JP2009088270A - 半導体素子の製造方法 - Google Patents

Abstract

【課題】発光層に印加される歪みを均一化することにより半導体素子の発光特性を向上させることが可能な半導体素子の製造方法を提供する。
【解決手段】この半導体素子の製造方法は、ｎ型ＧａＮ基板１上の共振器方向（Ａ方向）に互いに隣接する素子形成領域２５に、リッジ部７の端部７ａが劈開線５００ａ上に配置されるように、かつ、リッジ部７が共振器方向（Ａ方向）に連続しないように、リッジ部７を含む半導体素子層８を形成する工程と、半導体素子層８を形成する工程に先立って、ｎ型ＧａＮ基板１の半導体素子層８を形成する領域の周囲を囲むようにエッチングを行うことにより、ｎ型ＧａＮ基板１に溝部１ｄを形成する工程と、劈開線５００ａに沿って、共振器方向に隣接する半導体素子層８が形成された素子形成領域２５を分割する工程とを備える。
【選択図】図９

Description

本発明は、半導体素子の製造方法に関し、特に、基板上に半導体素子層を形成する工程を備えた半導体素子の製造方法に関する。

従来、基板上に半導体素子層を形成した後、半導体素子層が形成された基板を各素子に分割する半導体レーザ素子などの半導体素子の製造方法が知られている（たとえば特許文献１参照）。上記特許文献１には、ｎ型ＧａＮ基板上に、共振器方向に複数の素子形成領域を連続的に繋げた状態で形成するとともに、各素子形成領域を共振器長の間隔で一つ置きに共振器方向と直交する方向にずらすことにより、各素子形成領域が平面的に見て互い違いに配置されるように形成された半導体素子の製造方法が開示されている。なお、隣り合う素子形成領域同志の接続部分は、各素子形成領域の共振器方向と直交する方向の幅と比較して狭小な領域となるように形成されている。

特開２００５−２９４２９７号公報

しかしながら、上記特許文献１に開示された半導体素子の製造方法では、隣り合う素子形成領域同志の接続部分を、各素子形成領域の共振器方向と直交する方向の幅よりも狭い領域となるように形成するため、各素子形成領域の共振器方向の中央部に印加される歪みよりも、素子分割後に各素子形成領域の共振器端面部となる上記接続部分に印加される歪みが相対的に大きくなる。このため、素子形成領域の発光層に印加される歪みに分布が生じるので、半導体素子の発光特性が低下するという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、発光層に印加される歪みを均一化することにより半導体素子の発光特性を向上させることが可能な半導体素子の製造方法を提供することである。

課題を解決するための手段および発明の効果

上記目的を達成するために、この発明の一の局面による半導体素子の製造方法は、基板上の第１素子形成領域に、第１の方向に延びる第１能動素子領域の端部が第１の方向と交差する第２の方向に延びる第１分割線上に配置されるように、第１能動素子領域を含む第１半導体素子層を形成する工程と、基板上の第１分割線に沿って第１素子形成領域に接する第２素子形成領域に、第１の方向に延びる第２能動素子領域の端部が第１分割線上に配置されるように、かつ、第１能動素子領域と第２能動素子領域とが第１の方向に連続しないように、第２能動素子領域を含む第２半導体素子層を形成する工程と、第１半導体素子層および第２半導体素子層を形成する工程に先立って、前記基板の表面に、基板の第１半導体素子層および第２半導体素子層が形成される領域の周囲を囲む凹部を形成する工程と、第１半導体素子層および第２半導体素子層を形成した後、第１分割線に沿って、第１半導体素子層および第２半導体素子層が形成された基板を分割する工程とを備える。なお、本発明の能動素子領域は、たとえば、半導体レーザ素子のリッジ部を意味する。

この発明の一の局面による半導体素子の製造方法では、上記のように、第１半導体素子層および第２半導体素子層を形成する工程に先立って、前記基板の表面に、基板の第１半導体素子層および第２半導体素子層が形成される領域の周囲を囲む凹部を形成する工程を備えることによって、第１半導体素子層および第２半導体素子層は、凹部に周囲を囲まれたたとえば矩形形状の領域の基板上にそれぞれ形成される。これにより、各々の半導体素子層の形状に起因して、内部の発光層に印加される歪みの大きさに局所的な分布が生じることがない。その結果、半導体素子層の内部において発光層に印加される歪みが均一化されるので、半導体素子の発光特性を向上させることができる。

また、基板上の第１素子形成領域に、第１の方向に延びる第１能動素子領域を含む第１半導体素子層を形成するとともに、基板上の第１分割線に沿って第１素子形成領域に接する第２素子形成領域に、第１能動素子領域と第２能動素子領域とが第１の方向に連続しないように、第２能動素子領域を含む第２半導体素子層を形成することによって、基板上の第１素子形成領域および第２素子形成領域に第１の方向に連続するように延びる能動素子領域を形成する場合に比べて、素子分割前における能動素子領域の第１の方向の長さを小さくすることができる。これにより、第１素子形成領域および第２素子形成領域にそれぞれ形成される第１能動素子領域および第２能動素子領域の歪みが緩和されるので、第１能動素子領域および第２能動素子領域にクラックが発生するのを抑制することができる。この場合、第１の方向に延びる第１能動素子領域の端部および第１の方向に延びる第２能動素子領域の端部が、共に第１分割線上に配置されるように、第１能動素子領域を含む第１半導体素子層および第２能動素子領域を含む第２半導体素子層を形成することによって、第１分割線に沿って、第１半導体素子層および第２半導体素子層が形成された基板を分割すれば、分割面を共振器端面として用いる場合、１回の分割（劈開）で、第１能動素子領域および第２能動素子領域のそれぞれの一方の端部に共振器端面を形成することができる。これにより、第１能動素子領域と第２能動素子領域とが第１の方向に連続しないように第１半導体素子層および第２半導体素子層を形成したとしても、製造工程数を増加させることなく共振器端面を形成することができる。また、第１素子形成領域と第２素子形成領域とを第１分割線に沿って第１の方向に互いに接するように構成することにより、第１素子形成領域と第２素子形成領域との間に無駄な領域が存在しないので、基板を効率的に利用することができる。

上記一の局面による半導体素子の製造方法において、好ましくは、第１半導体素子層および第２半導体素子層を形成する工程は、第１半導体素子層に対して第２の方向にずれるように、第２半導体素子層を形成する工程を含む。このように構成すれば、容易に、第１の方向に延びる第１能動素子領域および第２能動素子領域が第１の方向に連続しないように、第１半導体素子層と第２半導体素子層とを形成することができる。

上記一の局面による半導体素子の製造方法において、好ましくは、基板上の第１の方向に延びる第２分割線に沿って第１素子形成領域に接する第３素子形成領域に、第１半導体素子層と第２の方向に連続しないように、第１の方向に延びる第３能動素子領域を含む第３半導体素子層を形成する工程をさらに備える。このように構成すれば、基板上の第１素子形成領域および第３素子形成領域に、第２の方向に連続するように半導体素子層を形成する場合に比べて、素子分割前における半導体素子層の第２の方向の長さを小さくすることができる。これにより、第１素子形成領域および第３素子形成領域にそれぞれ形成される第１能動素子領域および第３能動素子領域の歪みが緩和されるので、第１能動素子領域および第３能動素子領域にクラックが発生するのを抑制することができる。

上記一の局面による半導体素子の製造方法において、好ましくは、基板は、六方晶の略（０００±１）面からなる主表面を有し、凹部は、第１の方向に延びる第１部分と、第１の方向と６０°の角度をなす第３の方向に延びる第２部分とからなる。このように構成すれば、第１の方向と第３の方向とを六方晶構造において互いに等価な結晶方位とすることができるので、第１部分と第２部分の凹部の側面を互いに等価な面方位とすることができる。これにより、第１部分と第２部分の凹部の側面の面方位の違いによる基板の（０００±１）面上の結晶成長の影響差がなくなり、基板の（０００±１）面上に第１半導体素子層および第２半導体素子層をそれぞれ均一に成長させることができる。

上記一の局面による半導体素子の製造方法において、好ましくは、基板は、六方晶の略（Ｈ、Ｋ、−Ｈ−Ｋ、Ｌ）面（ＨおよびＫの少なくともいずれか一方が０ではない整数）からなる主表面を有する。このように構成すれば、基板の主表面が（１１−２２）面や（１−１０２）面などからなる非極性面（半極性面）上に半導体素子層（発光層）が形成されるので、半導体素子層に発生するピエゾ電場を低減することができる。その結果、レーザ光の発光効率を向上させた半導体レーザを形成することができる。

この場合、好ましくは、基板の主表面を構成する略（Ｈ、Ｋ、−Ｈ−Ｋ、Ｌ）面の指数Ｌは０である。このように構成すれば、特に、基板の主表面をｍ面（（１−１００）面）やａ面（（１１−２０）面）などの無極性面とすることができるので、主表面上に形成された半導体素子層に発生するピエゾ電場をより一層低減させることができる。これにより、レーザ光の発光効率をより一層向上させた半導体レーザを形成することができる。

上記基板が、六方晶の略（Ｈ、Ｋ、−Ｈ−Ｋ、Ｌ）面からなる主表面を有する構成において、好ましくは、第１能動素子領域および第２能動素子領域は、それぞれ、基板の［０００１］方向が基板の略（Ｈ、Ｋ、−Ｈ−Ｋ、Ｌ）面に射影された方向と略平行に延びる半導体レーザ素子のリッジ部を含む。このように構成すれば、Ａｌ組成の低いＡｌＧａＮまたはＧａＮまたはＩｎＧａＮを活性層とする半導体レーザの場合、半導体レーザの利得が大きくなる方向に沿ってリッジ部を形成するために、発光効率の良い半導体レーザを形成することができる。

上記一の局面による半導体素子の製造方法において、好ましくは、第１能動素子領域および第２能動素子領域は、それぞれ、半導体レーザ素子のリッジ部を含む。このように構成すれば、第１の方向に連続しないように形成されることによってクラックの発生が抑制された第１能動素子領域および第２能動素子領域にそれぞれリッジ部が形成されるので、リッジ部にクラックが発生するのを容易に抑制することができる。

以下、本発明の実施形態を図面に基づいて説明する。

（第１実施形態）
図１は、本発明の第１実施形態による窒化物系半導体レーザ素子の構造を示した平面図である。図２および図３は、それぞれ、図１の１００−１００線および２００−２００線に沿った断面図である。図４は、図２に示した第１実施形態による窒化物系半導体レーザ素子の発光層の詳細を示した拡大断面図である。まず、図１〜図４を参照して、第１実施形態による窒化物系半導体レーザ素子の構造について説明する。

本発明の第１実施形態による窒化物系半導体レーザ素子では、図２に示すように、約１００μｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のキャリア濃度を有する酸素がドープされたｎ型ＧａＮ基板１上に、約１００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層２が形成されている。なお、このｎ型ＧａＮ基板１は、ウルツ鉱型構造を有するとともに、（０００１）面からなる主表面を有する。なお、ｎ型ＧａＮ基板１は、本発明の「基板」の一例である。また、ｎ型層２上には、約４００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなるｎ型クラッド層３が形成されている。

ｎ型クラッド層３上には、発光層４が形成されている。この発光層４は、図４に示すように、ｎ型クラッド層３に近い側から順に、ｎ側キャリアブロック層４ａと、ｎ側光ガイド層４ｂと、多重量子井戸（ＭＱＷ）活性層４ｅと、ｐ側光ガイド層４ｆと、ｐ側キャップ層４ｇとから構成されている。ｎ側キャリアブロック層４ａは、約５ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．１Ｇａ_０．９Ｎからなる。ｎ側光ガイド層４ｂは、約５０ｎｍの厚みを有するアンドープＧａＮからなる。また、ＭＱＷ活性層４ｅは、約２０ｎｍの厚みを有するアンドープＩｎ_０．０５Ｇａ_０．９５Ｎからなる４層の障壁層４ｃと、約３ｎｍの厚みを有するアンドープＩｎ_０．１５Ｇａ_０．８５Ｎからなる３層の井戸層４ｄとが交互に積層されている。なお、ＭＱＷ活性層４ｅは、単層または単一量子井戸構造で形成してもよい。また、ｐ側光ガイド層４ｆは、約１００ｎｍの厚みを有するアンドープＧａＮからなる。ｐ側キャップ層４ｇは、約２０ｎｍの厚みを有するアンドープＡｌ_０．１Ｇａ_０．９Ｎからなる。

また、図２に示すように、発光層４上には、平坦部とその平坦部から上方に突出するように形成された凸部とを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなるｐ型クラッド層５が形成されている。このｐ型クラッド層５の凸部は、約１．５μｍの幅と約３００ｎｍの高さとを有する。また、ｐ型クラッド層５の凸部以外の平坦部は、約１００ｎｍの厚みを有する。ｐ型クラッド層５の凸部上には、約１０ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層６が形成されている。このｐ型コンタクト層６とｐ型クラッド層５の凸部とによって、半導体レーザ素子の光導波路として共振器方向（図１のＡ方向）に延びるストライプ状（細長状）のリッジ部７が構成されている。なお、導波路構造は、埋め込みヘテロ構造などにより形成してもよい。

なお、ｎ型ＧａＮ基板１の溝部１ｄの内側面１ｂ上に位置する半導体素子層８は、上面１ｅおよび底面１ｃ上に位置する半導体素子層８の厚みよりも小さい厚みを有する。また、ｎ型ＧａＮ基板１の溝部１ｄの底面１ｃと、溝部１ｄの底面１ｃ上に位置する半導体素子層８とには、転位の集中している領域１ａが形成されている。

ここで、第１実施形態では、ｎ型層２、ｎ型クラッド層３、発光層４、ｐ型クラッド層５およびｐ型コンタクト層６によって、半導体素子層８が構成されている。

また、リッジ部７を構成するｐ型コンタクト層６上には、ｐ型コンタクト層６に近い方から順に、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極９が形成されている。また、ｐ側オーミック電極９の上面以外の領域を覆うように、約２５０ｎｍの厚みを有するＳｉＮ膜からなる絶縁膜１０が形成されている。絶縁膜１０上の所定領域には、ｐ側オーミック電極９の上面に接触するように、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極１１が形成されている。このｐ側パッド電極１１は、図１に示すように、平面的に見て、矩形状に突出した端部１１ａを有する。

また、図２に示すように、ｎ型ＧａＮ基板１の裏面上には、ｎ型ＧａＮ基板１の裏面の転位の集中している領域１ａ以外の領域に接触するように、ｎ側電極１２が形成されている。このｎ側電極１２は、ｎ型ＧａＮ基板１の裏面に近い方から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなる。

図５〜図２０は、図１および図２に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図および平面図である。次に、図１〜図２０を参照して、第１実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。

まず、図５〜図８を参照して、ｎ型ＧａＮ基板１の形成プロセスについて説明する。具体的には、図５に示すように、有機金属気相成長（ＭＯＣＶＤ）法を用いて、基板温度を約６００℃に保持した状態で、サファイア基板２１上に、約２０ｎｍの厚みを有するＡｌＧａＮバッファ層２２を成長させる。その後、基板温度を約１１００℃に変えて、ＡｌＧａＮバッファ層２２上に、約１μｍの厚みを有するＧａＮ層２３を成長させる。この際、ＧａＮ層２３の全領域に、縦方向に伝播された転位が、約５×１０^８ｃｍ^−２以上（たとえば、約５×１０^９ｃｍ^−２）の密度で形成される。

次に、図６に示すように、プラズマＣＶＤ法を用いて、ＧａＮ層２３上に、約１０μｍの間隔を隔てて、約３９０μｍの幅と約２００ｎｍの厚みとを有するＳｉＮまたはＳｉＯ_２からなるマスク層２４を、約４００μｍの周期（Ｗ５）で形成する。

次に、図７に示すように、ハライド気相成長（ＨＶＰＥ）法を用いて、基板温度を約１１００℃に保持した状態で、マスク層２４を選択成長マスクとして、ＧａＮ層２３上に、約１５０μｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のキャリア濃度を有する酸素がドープされたｎ型ＧａＮ基板１を選択横方向成長させる。この際、ｎ型ＧａＮ基板１は、（０００１）面からなる主表面を結晶性帳面として、マスク層２４が形成されていないＧａＮ層２３上に選択的に縦方向に成長した後、徐々に横方向に成長する。このため、マスク層２４が形成されていないＧａＮ層２３上に位置するｎ型ＧａＮ基板１には、約５×１０^８ｃｍ^−２以上（たとえば、約５×１０^９ｃｍ^−２）の密度で縦方向に伝播された転位の集中している領域１ａが約１０μｍの幅で形成される。その一方、マスク層２４上に位置するｎ型ＧａＮ基板１には、ｎ型ＧａＮ基板１が横方向に成長することにより転位が横方向へ曲げられるので、縦方向に伝播された転位が形成されにくく、転位密度は、約５×１０^７ｃｍ^−２以下（たとえば、約１×１０^６ｃｍ^−２）である。この後、ｎ型ＧａＮ基板１下に位置するサファイア基板２１、ＡｌＧａＮバッファ層２２、ＧａＮ層２３およびマスク層２４を除去する。このようにして、図８に示すように、約５×１０^１８ｃｍ^−３のキャリア濃度を有する酸素がドープされたｎ型ＧａＮ基板１を形成する。なお、図６〜図８では、図面のＢ方向がＷ５×２＝約８００μｍの幅となるように図示している。

次に、図９および図１０に示すように、エッチング技術を用いて、ｎ型ＧａＮ基板１の所定領域を約２μｍの深さまでエッチングする。これにより、ｎ型ＧａＮ基板１に、Ａ方向およびＢ方向に延びるとともに、所定の角度傾斜した内側面１ｂと底面１ｃとを有する溝部１ｄを形成する。なお、図９では、太い斜線部分が溝部１ｄとしてエッチングされた領域である。また、図９では、図面のＢ方向がＷ５＝約４００μｍの幅となるように図示している。また、図１０は、図９の１００−１００線における断面を示す。この際、溝部１ｄが形成されていないｎ型ＧａＮ基板１の上面１ｅを、各素子形成領域（劈開線５００ａと素子分離線５００ｂとに囲まれた領域）２５の半導体素子層８（図２参照）を成長させる領域に配置する。なお、ｎ型ＧａＮ基板１は、本発明の「基板」の一例であり、素子形成領域２５は、本発明の「第１素子形成領域」、「第２素子形成領域」および「第３素子形成領域」の一例である。ここで、各素子形成領域２５の位置関係は、図９に示すように、仮に素子形成領域２５ｘを「第１素子形成領域」とすれば、素子形成領域２５ｙが「第２素子形成領域」であり、素子形成領域２５ｚが「第３素子形成領域」である。

ここで、第１実施形態では、図９に示すように、共振器方向（Ａ方向）および共振器方向と直交する方向（Ｂ方向）に隣接する素子形成領域２５にそれぞれ配置された上面１ｅが、溝部１ｄによって周囲を取り囲まれるように、ｎ型ＧａＮ基板１をエッチングする。なお、溝部１ｄの幅Ｗ１は、Ａ方向およびＢ方向ともに約４０μｍであり、上面１ｅのＢ方向の幅Ｗ２およびＷ３は、それぞれ約７０μｍおよび約１４０μｍ（＝Ｗ２×２）に設定する。これにより、Ｂ方向に隣接する素子形成領域２５に配置された各上面１ｅは、溝部１ｄによってＢ方向に連続しないように形成される。なお、溝部１ｄは、本発明の「凹部」の一例である。また、図９に示す幅Ｗ４は、約２０μｍ（溝部１ｄの幅Ｗ１の約半分）である。

また、第１実施形態では、図９に示すように、Ａ方向に隣接する素子形成領域２５にそれぞれ配置された上面１ｅは、劈開線５００ａ上において接続されている。なお、劈開線５００ａからＡ方向の端部１ｆまでの距離Ｌ１は、約３８０μｍである。また、隣接する劈開線５００ａ間の距離Ｌ２（共振器の長さ）は、約８００μｍである。これにより、Ａ方向に隣接する素子形成領域２５に配置された各上面１ｅは、溝部１ｄによって約１６００μｍ（＝Ｌ１×２＋Ｌ２＋Ｗ１）間隔でＡ方向に連続しないように形成される。

また、図９に示すように、隣接する素子分離線５００ｂ間の距離（レーザ素子の幅）は、約２００μｍ（＝Ｗ１＋Ｗ２×２＋Ｗ４）である。なお、劈開線５００ａおよび素子分離線５００ｂは、それぞれ、本発明の「第１分割線」および「第２分割線」の一例である。

次に、図１１〜図１３に示すように、ＭＯＣＶＤ法を用いて、溝部１ｄを有するｎ型ＧａＮ基板１上に、ｎ型層２、ｎ型クラッド層３、発光層４、ｐ型クラッド層５およびｐ型コンタクト層６を順次成長させる。なお、図１１では、エッチング加工が施されたｎ型ＧａＮ基板１上に上記半導体層を積層した際の１００−１００線（図９参照）における断面を示すとともに、図１２は、２００−２００線（図９参照）における断面を示している。また、図１３は、ｎ型ＧａＮ基板１上に上記半導体層を積層した際の３００−３００線（図９参照）における断面を示している。

上記半導体層の形成では、具体的には、まず、基板温度を約１１００℃の成長温度に保持した状態で、Ｈ_２およびＮ_２からなるキャリアガスと、原料ガスとを用いて、ｎ型ＧａＮ基板１上に、ｎ型層２、ｎ型クラッド層３およびｎ側キャリアブロック層４ａを順次成長させる。次に、基板温度を約８００℃の成長温度に保持した状態で、ｎ側キャリアブロック層４ａ上に、ｎ側光ガイド層４ｂ、ＭＱＷ活性層４ｅ、ｐ側光ガイド層４ｆおよびｐ側キャップ層４ｇを順次成長させる。次に、基板温度を約１１００℃の成長温度に保持した状態で、ｐ側キャップ層４ｇ上に、ｐ型クラッド層５およびｐ型コンタクト層６を順次成長させる。これにより、ｎ型層２、ｎ型クラッド層３、発光層４、ｐ型クラッド層５およびｐ型コンタクト層６からなる半導体素子層８が形成される。なお、半導体素子層８は、本発明の「第１半導体素子層」、「第２半導体素子層」および「第３半導体素子層」の一例である。ここで、各半導体素子層８の位置関係は、図１４に示すように、仮に半導体素子層８ｘを「第１半導体素子層」とすれば、半導体素子層８ｙが「第２半導体素子層」であり、半導体素子層８ｚが「第３半導体素子層」である。

この際、第１実施形態では、図１４に示すように、各半導体素子層８は、周囲が溝部１ｄによって取り囲まれるように形成されている。すなわち、Ｂ方向に延びる溝部１ｄを隔てて半導体素子層８ｘと８ｙとがＡ方向に連続しないように形成される。また、図１４に示すように、半導体素子層８ｘの後述するリッジ部７（図１５参照）となる領域のＡ方向の端部８ａが劈開線５００ａを跨いで共振器方向（Ａ方向）に隣接する素子形成領域２５ｙに達するように形成されるとともに、共振器方向と直交する方向（Ｂ方向）に隣接する素子形成領域２５ｘと２５ｚとに形成される半導体素子層８ｘと８ｚとが、Ａ方向に延びる溝部１ｄを隔ててＢ方向に連続しないように形成される。

また、第１実施形態では、図１１〜図１３に示すように、ｎ型ＧａＮ基板１の溝部１ｄに位置する半導体素子層８は、ｎ型ＧａＮ基板１の上面１ｅおよび底面１ｃの上面上に位置する半導体素子層８の厚みよりも小さい厚みを有するように形成される。そして、この第１実施形態では、上面１ｅおよび底面１ｃに位置する半導体素子層８が、溝部１ｄに位置する半導体素子層８により接続されている。

この後、窒素ガス雰囲気中で、約８００℃の温度条件下でアニール処理を行う。

次に、図１５および図１６に示すように、フォトリソグラフィ技術とドライエッチング技術を用いて、ｐ型クラッド層５の凸部とｐ型コンタクト層６とからなるリッジ部７と、リッジ部７上にｐ側オーミック電極９を形成する。なお、図１６は、図１５の１００−１００線における断面を示す。なお、リッジ部７は、本発明の「第１能動素子領域」、「第２能動素子領域」および「第３能動素子領域」の一例である。ここで、リッジ部７は、図１５に示すように、仮にリッジ部７ｘを「第１能動素子領域」とすれば、リッジ部７ｙが「第２能動素子領域」であり、リッジ部７ｚが「第３能動素子領域」である。この後、Ｎｉ層２６を除去することによって、図１５および図１６に示す状態になる。

ここで、第１実施形態では、図１５に示すように、ｎ型ＧａＮ基板１の上面１ｅに位置する半導体素子層８にのみリッジ部７を形成するとともに、そのリッジ部７がＡ方向に隣接する各半導体素子層８が溝部１ｄを介して互いに接続している領域に配置されないようにする。これにより、Ａ方向に隣接する素子形成領域２５の各半導体素子層８のリッジ部７は、Ａ方向に連続しないように形成される。

次に、図１７に示すように、プラズマＣＶＤ法を用いて、ｐ側オーミック電極９の上面以外の領域と、ｐ側オーミック電極９の一部を覆うように、ＳｉＮｘからなる絶縁膜１０を形成する。ここで、第１実施形態では、絶縁膜１０は、ｐ側オーミック電極９のうち、実際にレーザ素子となるｐ側オーミック電極９ａをほぼ露出させるとともに、Ｂ方向に延びる溝部１ｄによって分断されたリッジ７ｂ上に形成されたｐ側オーミック電極９ｂの上面を完全に覆っている。

次に、図１８および図１９に示すように、真空蒸着法を用いて、絶縁膜１０上の所定領域に、ｐ側オーミック電極９の上面に接触するように、ｐ側パッド電極１１を、矩形形状に突出した端部１１ａを有するように形成する。なお、図１９は、図１８の１００−１００線における断面を示す。この後、ｎ型ＧａＮ基板１の厚みが約１００μｍになるように、ｎ型ＧａＮ基板１の裏面を研磨した後、真空蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面の転位の集中している領域１ａ以外の領域に接触するように、ｎ側電極１２を形成する。なお、ｎ側電極１２を形成する際には、ｎ型ＧａＮ基板１に近い方から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とを形成する。

その後、図１８に示した劈開線５００ａに沿って、共振器方向（Ａ方向）に隣接する素子形成領域２５を分割する。これにより、図２０に示すように、分割された隣接する素子形成領域２５のそれぞれの劈開面に、共振器端面８ｂが形成される。この後、素子分離線５００ｂに沿って素子を分離することによって、図１〜図３に示した第１実施形態による窒化物系半導体レーザ素子が形成される。

第１実施形態の製造プロセスでは、上記のように、半導体素子層８を形成する工程に先立って、ｎ型ＧａＮ基板１に対してｎ型ＧａＮ基板１上の半導体素子層８が形成される上面１ｅの周囲を囲むように約２μｍの深さまでエッチングを行うことにより、ｎ型ＧａＮ基板１の表面に溝部１ｄを形成する工程を備えることによって、半導体素子層８は、エッチングによる溝部１ｄに周囲を囲まれた矩形形状の上面１ｅのｎ型ＧａＮ基板１上にそれぞれ形成される。これにより、各々の半導体素子層８の形状に起因して、内部の発光層４に印加される歪みの大きさに局所的な分布が生じることがない。その結果、半導体素子層８の内部において発光層４に印加される歪みが均一化されるので、窒化物系半導体レーザ素子の発光特性を向上させることができる。

また、第１実施形態の製造プロセスでは、ｎ型ＧａＮ基板１に、エッチングにより溝部１ｄを形成することによって、半導体素子層８を選択成長などにより結晶成長させる場合と異なり、溝部１ｄによって予め形成されたｎ型ＧａＮ基板１の上面１ｅにのみ結晶成長させることができるので、結晶成長における異常成長が発生しにくい。これにより、結晶成長時のクラックおよび反りなどの発生を抑制することができる。

また、第１実施形態の製造プロセスでは、素子分割前の共振器方向（Ａ方向）に隣接する素子形成領域２５（２５ｘおよび２５ｙ）間にＢ方向に延びる溝部１ｄを形成することにより、各々のリッジ部７（７ｘおよび７ｙ）がＡ方向に連続しないように半導体素子層８（８ｘおよび８ｙ）を形成することによって、Ａ方向に隣接する素子形成領域２５にＡ方向に連続するリッジ部７を含む半導体素子層８を形成する場合に比べて、素子分割前におけるリッジ部７を含む半導体素子層８のＡ方向の長さを小さくすることができる。これにより、Ａ方向に隣接する素子形成領域２５にそれぞれ形成される半導体素子層８のリッジ部７の歪みが緩和されるので、リッジ部７にクラックが発生するのを抑制することができる。この場合、共振器方向（Ａ方向）に隣接する素子形成領域２５に形成される各半導体素子層８の端部８ａを、共に劈開線５００ａを跨いでＡ方向に隣接する素子形成領域２５に達するように配置することによって、劈開線５００ａに沿ってＡ方向に隣接する素子形成領域２５を劈開すれば、１回の劈開で、Ａ方向に隣接する素子形成領域２５のそれぞれの半導体素子層８に一方の共振器端面を形成することができる。これにより、Ａ方向に隣接する素子形成領域２５に形成される半導体素子層８がＡ方向に連続していなかったとしても、製造工程数を増加させることなく共振器端面８ｂを形成することができる。また、Ａ方向に隣接する素子形成領域２５を劈開線５００ａに沿って互いに接するように構成することにより、素子形成領域２５間に無駄な領域が存在しないので、ｎ型ＧａＮ基板１を効率的に利用することができる。

また、第１実施形態の製造プロセスでは、半導体素子層８を形成する工程を、互いに隣接する半導体素子層８がＢ方向にずれるように形成する工程を含むことによって、容易に、Ａ方向に延びるリッジ部７がＡ方向に連続しないように、各半導体素子層８（８ｘおよび８ｙ）を形成することができる。

また、第１実施形態の製造プロセスでは、ｎ型ＧａＮ基板１上の素子形成領域２５（２５ｘ）と、Ａ方向に延びる素子分離線５００ｂに沿って素子形成領域２５（２５ｘ）に接する素子形成領域２５（２５ｚ）とに、それぞれ、Ａ方向に延びる溝部１ｄを形成することにより半導体素子層８（８ｘ）とＢ方向に連続しないようにＡ方向に延びるリッジ部７（７ｚ）を含む半導体素子層８（８ｚ）を形成する工程を備えることによって、ｎ型ＧａＮ基板１上の素子形成領域２５ｘおよび素子形成領域２５ｚに、Ｂ方向に連続するように半導体素子層８を形成する場合に比べて、素子分割前における半導体素子層８のＢ方向の幅を、Ｗ２（＝７０μｍ）およびＷ３（＝１４０μｍ）となるように小さくすることができる。これにより、素子形成領域２５ｘおよび素子形成領域２５ｚにそれぞれ形成されるリッジ部７ｘおよびリッジ部７ｚの歪みが緩和されるので、リッジ部７ｘおよびリッジ部７ｚにクラックが発生するのを抑制することができる。

また、第１実施形態の製造プロセスでは、各素子形成領域２５について、共振器の延びる方向（Ａ方向）における溝部１ｄの幅Ｗ１（＝約４０μｍ）よりも、劈開線５００ａからＡ方向の端部１ｆまでの距離Ｌ１（＝約３８０μｍ）を長く形成することによって、劈開線５００ａを、Ｂ方向に延びる溝部１ｄから距離Ｌ１だけＡ方向に遠ざけた位置に配置することができるので、バー状劈開時に劈開不良が発生するのを抑制することができる。また、各素子形成領域２５について、半導体レーザ素子とならない部分の半導体素子層８に形成されたリッジ部７の長さ（距離Ｌ１に相当する）を長く形成することによって、ジャンクションダウン組み立ての際に、導波路として用いる側のリッジ部７に加わる歪みを低減することができる。

（第２実施形態）
図２１は、本発明の第２実施形態による窒化物系半導体レーザ素子の構造を示した平面図であり、図２２は、図２１の３００−３００線に沿った断面図である。図２１および図２２を参照して、この第２実施形態による製造プロセスでは、上記第１実施形態と異なり、（１−１００）面からなる主表面を有するｎ型ＧａＮ（１−１００）面基板５１上に、リッジ部７の延びる方向が［０００１］方向（Ａ方向）となるように半導体素子層８（図２参照）を形成する場合について説明する。なお、ｎ型ＧａＮ（１−１００）面基板５１は、本発明の「基板」の一例である。

ここで、第２実施形態では、図２２に示すように、ｎ型ＧａＮ（１−１００）面基板５１に、エッチング技術を用いて溝部５１ｄを形成する。この際、Ａ方向に延びる内側面５１ｂは、図１０と同様に所定の角度傾斜する一方、Ｂ方向に延びる内側面５１ｆおよび５１ｇは、それぞれ、略（０００−１）面および略（０００１）面となっている。なお、溝部５１ｄは、本発明の「凹部」の一例である。

また、図２２に示すように、ｎ型ＧａＮ（１−１００）面基板５１上に半導体素子層８（図２参照）を成長させた場合、上面５１ｅ上の半導体素子層８の内側面５１ｆ側には、（０００−１）面の端面が形成される。また、上面５１ｅ上の半導体素子層８の内側面５１ｇ側には、（１−１０１）面のファセットが形成される。

そして、第１実施形態と同様の製造プロセスにより、リッジ部７、ｐ側オーミック電極９、絶縁膜１０、ｐ側パッド電極１１およびｎ側電極１２を順次形成した後、劈開線５００ａによるバー状劈開を行うとともに、素子分離線５００ｂに沿った素子分割によりチップ化を行う。なお、第２実施形態のその他の構造および製造プロセスは、上記第１実施形態と同様である。

（１−１００）面を主面とするＩｎＧａＮを井戸層とする活性層では、［０００１］方向に直線偏向した光より、［１１−２０］方向に直線偏向した光に対して振動子強度が大きい。したがって、第２実施形態では、リッジ部７が［０００１］方向に延びるように形成されて、（０００±１）面が共振器面となっているので、ＴＥモードに対して利得が大きくなる。これにより、半導体レーザの利得を向上させることができる。

また、ＧａＮとＡｌＧａＮとの格子定数の比を比較すると、ａ軸の格子定数比よりｃ軸の格子定数比の方が１からのずれが大きい。第２実施形態の製造プロセスでは、ＧａＮとＡｌＧａＮとの格子定数比の１からのずれが大きい［０００１］方向を分断するＢ方向に延びる溝部５１ｄが形成されているので、半導体素子層８へのクラックの発生や基板に反りが発生するのを抑制する効果が大きくなる。この結果、半導体レーザ形成時の歩留まりを向上させることができる。なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。

（第２実施形態の変形例）
図２３は、本発明の第２実施形態の変形例による窒化物系半導体レーザ素子の構造を示した平面図であり、図２４は、図２３の３００−３００線に沿った断面図である。この第２実施形態の変形例による製造プロセスでは、上記第２実施形態と異なり、ウェハ形成後のバー状劈開を、劈開線６００ａに沿って行う場合について説明する。なお、劈開線６００ａは、本発明の「第１分割線」の一例である。

ここで、第２実施形態の変形例では、図２３および図２４に示すような位置における劈開線６００ａに沿ってバー状劈開を行う。これにより、上面５１ｅ上の半導体素子層８の内側面５１ｆ側に形成された（０００−１）面の端面と、劈開面（（０００１）面）とを共振器端面８ｂとする窒化物系半導体レーザ素子が形成される。また、この際、共振器端面８ｂのうち、（０００−１）面側をレーザ光の光出射面側とするとともに、（０００１）面側をレーザ光の光反射面側とする。なお、本発明において、光出射側の共振器面は、光出射側および光反射側のそれぞれの共振器面から出射されるレーザ光強度の大小関係により区別される。すなわち、相対的にレーザ光の出射強度の大きい側が光出射側であり、相対的にレーザ光の出射強度の小さい側が光反射側である。

なお、第２実施形態の変形例における窒化物系半導体レーザ素子のその他の構造および製造プロセスは、上記第２実施形態と同様である。

第２実施形態の変形例における製造プロセスでは、上記のように、一方の共振器端面８ｂ（光出射面側）を、半導体素子層８の結晶成長による（０００−１）面を利用して形成することによって、他方の共振器端面８ｂ（光反射面側）のみをバー状劈開により形成することができる。したがって、光出射面側および光反射面側の両方の共振器端面８ｂを共に劈開により形成する場合と異なり、半導体レーザ素子の製造工程数が増加するのを抑制することができる。また、共振器端面を形成する劈開が片側の共振器端面（光反射側）のみの工程で済むので、劈開性の乏しい窒化物系半導体の（０００１）面を共振器面として用いた半導体レーザ素子を形成する際の歩留まりを向上させることができる。

（第３実施形態）
図２５は、本発明の第３実施形態による窒化物系半導体レーザ素子の構造を示した平面図であり、図２６は、図２５の３００−３００線に沿った断面図である。図２５および図２６を参照して、この第３実施形態による製造プロセスでは、上記第１および第２実施形態と異なり、（１１−２０）面からなる主表面を有するｎ型ＧａＮ（１１−２０）面基板６１上に、リッジ部７の延びる方向が［０００１］方向（Ａ方向）となるように半導体素子層８（図２参照）を形成する場合について説明する。なお、ｎ型ＧａＮ（１１−２０）面基板６１は、本発明の「基板」の一例である。

ここで、第３実施形態では、図２６に示すように、ｎ型ＧａＮ（１１−２０）面基板６１に、エッチング技術を用いて溝部６１ｄを形成する。この際、Ａ方向に延びる溝部６１ｄの内側面６１ｂは、図１０と同様に所定の角度傾斜する一方、Ｂ方向に延びる内側面６１ｆおよび６１ｇは、それぞれ、略（０００−１）面および略（０００１）面となっている。なお、溝部６１ｄは、本発明の「凹部」の一例である。

また、図２６に示すように、ｎ型ＧａＮ（１−１００）面基板６１上に半導体素子層８（図２参照）を成長させた場合、上面６１ｅ上の半導体素子層８の内側面６１ｆ側には、（０００−１）面の端面が形成される。また、上面６１ｅ上の半導体素子層８の内側面６１ｇ側には、（１１−２２）面のファセットが形成される。

そして、第１および第２実施形態の製造プロセスと同様に、リッジ部７、ｐ側オーミック電極９、絶縁膜１０、ｐ側パッド電極１１およびｎ側電極１２を順次形成した後、劈開線５００ａによるバー状劈開を行うとともに、素子分離線５００ｂに沿った素子分割によりチップ化を行う。なお、第３実施形態における窒化物半導体レーザ素子のその他の構造および製造プロセスは、上記第２実施形態と同様である。また、第３実施形態の効果は、上記第２実施形態と同様である。

（第３実施形態の変形例）
図２７は、本発明の第３実施形態の変形例による窒化物系半導体レーザ素子の構造を示した平面図であり、図２８は、図２７の３００−３００線に沿った断面図である。この第３実施形態の変形例による製造プロセスでは、上記第３実施形態と異なり、ウェハ形成後のバー状劈開を、上記第２実施形態の変形例と同様に劈開線６００ａに沿って行う場合について説明する。

ここで、第３実施形態の変形例では、図２７および図２８に示すような位置における劈開線６００ａに沿ってバー状劈開を行う。これにより、上面６１ｅ上の半導体素子層８の内側面６１ｆ側に形成された（０００−１）面の端面と、劈開面（（０００１）面）とを共振器端面８ｂとする窒化物系半導体レーザ素子が形成される。なお、第３実施形態の変形例における窒化物系半導体レーザ素子のその他の構造および製造プロセスは、上記第３実施形態と同様である。また、第３実施形態の変形例の効果は、上記第２実施形態の変形例の効果と同様である。

（第４実施形態）
図２９は、本発明の第４実施形態による窒化物系半導体レーザ素子を構成するｎ型ＧａＮ基板の構造を示した平面図であり、図３０は、図２９に示したｎ型ＧａＮ基板を用いて形成された窒化物系半導体レーザ素子の構造を示した平面図である。図２９および図３０を参照して、この第４実施形態による製造プロセスでは、上記第１〜第３実施形態と異なり、（１−１００）面からなる主表面を有するｎ型ＧａＮ（１−１００）面基板７１上に、図２９に示すような溝部７１ｄを形成する場合について説明する。

ここで、第４実施形態では、図２９に示すように、ｎ型ＧａＮ（１−１００）面基板７１に、エッチング技術を用いて溝部７１ｄを形成する。なお、ｎ型ＧａＮ（１−１００）面基板７１は、本発明の「基板」の一例であり、溝部７１ｄは、本発明の「凹部」の一例である。

この際、第４実施形態では、Ａ方向に延びる溝部７１ｄを、互いにＢ方向に隣接する素子形成領域２５（２５ｘおよび２５ｚ）間を分割する素子分割線５００ｂに沿って単一の約１００μｍ（＝Ｗ１＋Ｗ２）サイクルで形成する。ここで、Ｗ１は約４０μｍとし、Ｗ２は約６０μｍとする。これにより、上記第１〜第３実施形態における上面１ｅ（５１ｅおよび６１ｅ）が形成されるパターンと比較して、より規則的なパターンから構成された上面７１ｅを有するｎ型ＧａＮ（１−１００）面基板７１が形成される。

また、第４実施形態では、活性層としてＡｌＧａＮを井戸層とする活性層を用いる。半導体素子層８を形成後、第１実施形態と同様の製造プロセスにより、リッジ部７、ｐ側オーミック電極９、絶縁膜１０、ｐ側パッド電極１１およびｎ側電極１２を順次形成する。その後、劈開線５００ａによるバー状劈開を行うとともに、素子分離線５００ｂに沿った素子分割によりチップ化を行う。

第４実施形態の製造プロセスでは、上記のように、Ａ方向に延びる溝部７１ｄを、互いにＢ方向に隣接する素子形成領域２５（２５ｘおよび２５ｚ）間を分割する素子分割線５００ｂ上に形成することによって、ｎ型ＧａＮ（１−１００）面基板７１は、溝部７１ｄに周囲を取り囲まれるとともに、Ａ方向およびＢ方向に、上記第１〜第３実施形態における上面１ｅ（５１ｅおよび６１ｅ）の形成パターンよりもより規則的なパターンに区分けされた上面７１ｅから構成される。これにより、上面７１ｅ上に積層される半導体素子層８の形状に起因して、内部の発光層４に印加される歪みの大きさに局所的な分布が生じるのが抑制される。すなわち、半導体素子層８の内部において発光層４に印加される歪みがより均一化されるために、窒化物系半導体レーザ素子の発光特性をより一層向上させることができる。なお、第４実施形態のその他の効果は、上記第１実施形態の効果と同様である。

（第５実施形態）
図３１は、本発明の第５実施形態による窒化物系半導体レーザ素子を構成するｎ型ＧａＮ基板の構造を示した平面図であり、図３２は、図３１に示したｎ型ＧａＮ基板を用いて形成された窒化物系半導体レーザ素子の構造を示した平面図である。図３１および図３２を参照して、この第５実施形態による製造プロセスでは、上記第１〜第４実施形態と異なり、（０００１）面からなる主表面を有するｎ型ＧａＮ基板８１上に、図３１に示すような互いに６０°で交差する溝部８１ｄおよび８１ｈを形成する場合について説明する。なお、ｎ型ＧａＮ基板８１は、本発明の「基板」の一例であり、溝部８１ｄおよび８１ｈは、それぞれ、本発明の「凹部」の一例である。

ここで、第５実施形態では、図３１に示すように、上記第１実施形態におけるｎ型ＧａＮ基板１と同様の製造プロセスにより、（０００１）面が主表面のｎ型ＧａＮ基板８１を形成した後、（０００１）面に、エッチング技術を用いて溝部８１ｄおよび８１ｈを形成する。ここで、上面８１ｅのＢ方向の幅は６０μｍである。溝部８１ｄは、幅４０μｍでＢ方向に約６０μｍの間隔で［１−１００］方向に延びるように設けられ、内側面８１ｂを有している。溝部８１ｈは、幅４０μｍで［１０−１０］方向に延びるように設けられ、内側面８１ｃを有しており、溝部８１ｄと約６０°で交差する。なお、内側面８１ｂおよび内側面８１ｃは、それぞれ、本発明の「第１部分」および「第２部分」の一例である。

そして、第１実施形態と同様の製造プロセスにより、リッジ部７、ｐ側オーミック電極９、絶縁膜１０、ｐ側パッド電極１１およびｎ側電極１２を順次形成した後、劈開線５００ａによるバー状劈開を行うとともに、素子分離線５００ｂに沿った素子分割によりチップ化を行う。なお、第５実施形態における窒化物系半導体レーザ素子のその他の構造および製造プロセスは、上記第１実施形態と同様である。

第５実施形態の製造プロセスでは、上記のように、六方晶の略（０００１）面からなる主表面を有するｎ型ＧａＮ基板８１に、互いに等価な結晶方位＜１−１００＞方向に延びる溝部８１ｄおよび８１ｈを形成したので、内側面８１ｂと内側面８１ｃとは全て互いに等価な面方位となる。したがって、溝部８１ｄの内側面８１ｂおよび内側面８１ｃの面方位の違いによる基板の（０００１）面上の結晶成長の影響差がなくなり、基板の（０００１）面上に各半導体素子層８（８ｘ、８ｙ、８ｚ）をそれぞれ均一に成長させることができる。なお、第５実施形態のその他の効果は、上記第１実施形態の効果と同様である。

（第６実施形態）
図３３は、本発明の第６実施形態による窒化物系半導体レーザ素子を構成するｎ型ＧａＮ基板の構造を示した平面図であり、図３４は、図３３に示したｎ型ＧａＮ基板を用いて形成された窒化物系半導体レーザ素子の構造を示した平面図である。図３３および図３４を参照して、この第６実施形態による製造プロセスでは、上記第５実施形態と異なり、（０００１）面からなる主表面を有するｎ型ＧａＮ基板９１上に、図３３に示すような互いに６０°で交差する溝部９１ｄ、９１ｈおよび９１ｉを形成する場合について説明する。なお、ｎ型ＧａＮ基板９１は、本発明の「基板」の一例であり、溝部９１ｄ、９１ｈおよび９１ｉは、それぞれ、本発明の「凹部」の一例である。

ここで、第６実施形態では、図３３に示すように、上記第５実施形態におけるｎ型ＧａＮ基板１と同様の製造プロセスにより、（０００１）面が主表面のｎ型ＧａＮ基板９１を形成した後、（０００１）面に、エッチング技術を用いて溝部９１ｄ、９１ｈおよび９１ｉを形成する。ここで、上面９１ｅのＢ方向の幅は６０μｍである。溝部９１ｄは、幅４０μｍでＢ方向に約６０μｍの間隔で［１１−２０］方向に延びるように設けられ、内側面９１ｂを有している。溝部９１ｈは、幅４０μｍで［−１２−１０］方向（Ｃ方向）に延びるように設けられ、内側面９１ｃを有している。溝部９１ｉは、幅４０μｍで［−２１１０］方向（Ｄ方向）に延びるように設けられ、内側面９１ｆを有している。なお、内側面９１ｂは、本発明の「第１部分」の一例であり、内側面９１ｃおよび内側面９１ｆは、それぞれ、本発明の「第２部分」の一例である。

そして、第５実施形態と同様の製造プロセスにより、リッジ部７、ｐ側オーミック電極９、絶縁膜１０、ｐ側パッド電極１１およびｎ側電極１２を順次形成した後、劈開線５００ａによるバー状劈開を行うとともに、素子分離線５００ｂに沿った素子分割によりチップ化を行う。なお、第６実施形態における窒化物系半導体レーザ素子のその他の構造および製造プロセスは、上記第５実施形態と同様である。

第６実施形態の製造プロセスでは、上記のように、六方晶の略（０００１）面からなる主表面を有するｎ型ＧａＮ基板９１に、互いに等価な結晶方位＜１１−２０＞方向に延びる溝部９１ｄ、９１ｈおよび９１ｉを形成したので、内側面９１ｂ、内側面９１ｃおよび内側面９１ｆは全て互いに等価な面方位となる。したがって、溝部９１ｄの内側面９１ｂ、９１ｃおよび９１ｆの面方位の違いによる基板の（０００１）面上の結晶成長の影響差がなくなり、基板の（０００１）面上に各半導体素子層８（８ｘ、８ｙ、８ｚ）をそれぞれ均一に成長させることができる。なお、第６実施形態のその他の効果は、上記第１実施形態の効果と同様である。

（第７実施形態）
図３５は、本発明の第７実施形態による窒化物系半導体レーザ素子の構造を示した平面図である。図３５を参照して、この第７実施形態による製造プロセスでは、上記第１実施形態と異なり、（１−１０−１）面からなる主表面を有するｎ型ＧａＮ基板上に、［１１−２０］方向と垂直な方向にリッジ部７が延びるように半導体素子層を形成する場合について説明する。

ここで、第７実施形態では、図３５に示すように、ｎ型ＧａＮ（１−１０−１）面基板１１１に、エッチング技術を用いて溝部１１１ｄを形成する。溝部１１１ｄは、［１１−２０］方向と垂直な方向に延びる部分と、それらを繋ぐ［１１−２０］方向に延びる部分とからなる。なお、ｎ型ＧａＮ（１−１０−１）面基板１１１および溝部１１１ｄは、それぞれ、本発明の「基板」および「凹部」の一例である。また、第７実施形態のその他の構造は、上記第１実施形態と同様である。

そして、第１実施形態と同様のプロセスにより、ｎ側電極までを形成した後、劈開線５００ａによるバー状劈開を行うとともに、素子分離線５００ｂに沿った素子分割によりチップ化を行う。

（１−１０−１）面を主面とするＩｎＧａＮを井戸層とする活性層では、［１１−２０］方向に直線偏向した光に対して振動子強度が最も大きい。したがって、第７実施形態では、リッジ部７が［１１−２０］方向と垂直な方向（Ａ方向）に延びるように形成されているので、ＴＥモードに対して利得が大きくなる。これにより、半導体レーザの利得を向上させることができる。

（第８実施形態）
図３６は、本発明の第８実施形態による窒化物系半導体レーザ素子の構造を示した平面図である。図３６を参照して、この第８実施形態による製造プロセスでは、上記第１実施形態と異なり、（１１−２−２）面からなる主表面を有するｎ型ＧａＮ基板上に、［１−１００］方向と垂直な方向にリッジ部７が延びるように半導体素子層を形成する場合について説明する。

ここで、第８実施形態では、図３６に示すように、ｎ型ＧａＮ（１１−２−２）面基板１２１に、エッチング技術を用いて溝部１２１ｄを形成する。溝部１２１ｄは、［１−１００］方向と垂直な方向に延びる部分と、それらを繋ぐ［１−１００］方向に延びる部分とからなる。なお、ｎ型ＧａＮ（１１−２−２）面基板１２１および溝部１２１ｄは、それぞれ、本発明の「基板」および「凹部」の一例である。また、第８実施形態のその他の構造は、上記第１実施形態と同様である。

そして、第１実施形態と同様のプロセスにより、ｎ側電極までを形成した後、劈開線５００ａによるバー状劈開を行うとともに、素子分離線５００ｂに沿った素子分割によりチップ化を行う。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記第１〜第８実施形態では、本発明を半導体レーザ素子に適用する場合について説明したが、本発明はこれに限らず、半導体レーザ素子以外の半導体素子にも適用可能である。

また、上記第１〜第８実施形態では、基板上に、ｎ型半導体層、発光層およびｐ型半導体層を順次形成したが、本発明はこれに限らず、基板上に、ｐ型半導体層、発光層およびｎ型半導体層を順次形成する場合にも、同様の効果を得ることができる。

また、上記第１〜第８実施形態では、半導体素子層８を、ＡｌＧａＮやＩｎＧａＮなどの窒化物系半導体層により形成した例について示したが、本発明はこれに限らず、半導体素子層を、ＧａＮ、ＡｌＮ、ＩｎＮ、ＢＮ、ＴｌＮおよびこれらの混晶からなるウルツ鉱型構造の窒化物系半導体層により形成してもよい。

また、上記第１〜第８実施形態では、ウルツ鉱型構造の窒化物系半導体各層を形成したが、本発明はこれに限らず、閃亜鉛鉱型構造の半導体各層を形成してもよい。

また、上記第１〜第８実施形態では、ＭＯＣＶＤ法を用いて、窒化物系半導体各層を結晶成長させたが、本発明はこれに限らず、ＨＶＰＥ法やガスソース分子線エピタキシャル成長法などを用いて、半導体各層を結晶成長させてもよい。

また、上記第１〜第８実施形態では、共振器方向（Ａ方向）の両側に隣接する素子形成領域において能動素子領域を不連続に形成したが、本発明はこれに限らず、Ａ方向の一方の片側に隣接する素子形成領域において能動素子領域を不連続に形成するとともに、Ａ方向の他方の片側に隣接する素子形成領域において能動素子領域を連続に形成する場合においても、同様の効果を得ることができる。

また、上記第１〜第８実施形態では、ｎ型ＧａＮ基板の表面に、エッチング技術を用いて溝部を形成した例について示したが、本発明はこれに限らず、レーザ照射による基板材料の溶融や蒸発（アブレーション）などにより溝部を形成してもよい。

本発明の第１実施形態による窒化物系半導体レーザ素子の構造を示した平面図である。 図１の１００−１００線に沿った断面図である。 図１の２００−２００線に沿った断面図である。 図２に示した第１実施形態による窒化物系半導体レーザ素子の発光層の詳細を示した拡大断面図である。 図１および図２に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１および図２に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１および図２に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１および図２に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１および図２に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。 図９の１００−１００線に沿った断面図である。 図１および図２に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１および図２に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１および図２に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１および図２に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。 図１および図２に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。 図１および図２に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１および図２に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１および図２に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。 図１および図２に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。 図１および図２に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第２実施形態による窒化物系半導体レーザ素子の構造を示した平面図である。 図２１の３００−３００線に沿った断面図である。 本発明の第２実施形態の変形例による窒化物系半導体レーザ素子の構造を示した平面図である。 図２３の３００−３００線に沿った断面図である。 本発明の第３実施形態による窒化物系半導体レーザ素子の構造を示した平面図である。 図２５の３００−３００線に沿った断面図である。 本発明の第３実施形態の変形例による窒化物系半導体レーザ素子の構造を示した平面図である。 図２７の３００−３００線に沿った断面図である。 本発明の第４実施形態による窒化物系半導体レーザ素子を構成するｎ型ＧａＮ基板の構造を示した平面図である。 図２９に示したｎ型ＧａＮ基板を用いて形成された窒化物系半導体レーザ素子の構造を示した平面図である。 本発明の第５実施形態による窒化物系半導体レーザ素子を構成するｎ型ＧａＮ基板の構造を示した平面図である。 図３１に示したｎ型ＧａＮ基板を用いて形成された窒化物系半導体レーザ素子の構造を示した平面図である。 本発明の第６実施形態による窒化物系半導体レーザ素子を構成するｎ型ＧａＮ基板の構造を示した平面図である。 図３３に示したｎ型ＧａＮ基板を用いて形成された窒化物系半導体レーザ素子の構造を示した平面図である。 本発明の第７実施形態による窒化物系半導体レーザ素子の構造を示した平面図である。 本発明の第８実施形態による窒化物系半導体レーザ素子の構造を示した平面図である。

符号の説明

１、８１、９１ ｎ型ＧａＮ基板（基板）
５１、７１ ｎ型ＧａＮ（１−１００）面基板（基板）
６１ ｎ型ＧａＮ（１１−２０）面基板（基板）
１ｄ、５１ｄ、６１ｄ、７１ｄ、８１ｄ、８１ｈ、９１ｄ、９１ｈ、９１ｉ、
１１１ｄ、１２１ｄ 溝部（凹部）
７ リッジ部（第１能動素子領域、第２能動素子領域、第３能動素子領域）
７ａ 端部
８ 半導体素子層（第１半導体素子層、第２半導体素子層および第３半導体素子層）
２５ 素子形成領域（第１素子形成領域、第２素子形成領域、第３素子形成領域）
８１ｂ、９１ｂ 内側面（第１部分）
８１ｃ、９１ｃ、９１ｆ 内側面（第２部分）
１１１ ｎ型ＧａＮ（１−１０−１）面基板（基板）
１２１ ｎ型ＧａＮ（１１−２−２）面基板（基板）
５００ａ、６００ａ 劈開線（第１分割線）
５００ｂ 素子分離線（第２分割線）

Claims (8)

1. 基板上の第１素子形成領域に、第１の方向に延びる第１能動素子領域の端部が前記第１の方向と交差する第２の方向に延びる第１分割線上に配置されるように、前記第１能動素子領域を含む第１半導体素子層を形成する工程と、
   前記基板上の前記第１分割線に沿って前記第１素子形成領域に接する第２素子形成領域に、前記第１の方向に延びる第２能動素子領域の端部が前記第１分割線上に配置されるように、かつ、前記第１能動素子領域と前記第２能動素子領域とが前記第１の方向に連続しないように、前記第２能動素子領域を含む第２半導体素子層を形成する工程と、
   前記第１半導体素子層および前記第２半導体素子層を形成する工程に先立って、前記基板の表面に、前記基板の前記第１半導体素子層および前記第２半導体素子層が形成される領域の周囲を囲む凹部を形成する工程と、
   前記第１半導体素子層および前記第２半導体素子層を形成した後、前記第１分割線に沿って、前記第１半導体素子層および前記第２半導体素子層が形成された前記基板を分割する工程とを備えた、半導体素子の製造方法。
2. 前記第１半導体素子層および前記第２半導体素子層を形成する工程は、前記第１半導体素子層に対して前記第２の方向にずれるように、前記第２半導体素子層を形成する工程を含む、請求項１に記載の半導体素子の製造方法。
3. 前記基板上の前記第１の方向に延びる第２分割線に沿って前記第１素子形成領域に接する第３素子形成領域に、前記第１半導体素子層と前記第２の方向に連続しないように、前記第１の方向に延びる第３能動素子領域を含む第３半導体素子層を形成する工程をさらに備える、請求項１または２に記載の半導体素子の製造方法。
4. 前記基板は、六方晶の略（０００±１）面からなる主表面を有し、前記凹部は、前記第１の方向に延びる第１部分と、前記第１の方向と６０°の角度をなす第３の方向に延びる第２部分とからなる、請求項１〜３のいずれか１項に記載の半導体素子の製造方法。
5. 前記基板は、六方晶の略（Ｈ、Ｋ、−Ｈ−Ｋ、Ｌ）面（ＨおよびＫの少なくともいずれか一方が０ではない整数）からなる主表面を有する、請求項１〜３のいずれか１項に記載の半導体素子の製造方法。
6. 前記基板の主表面を構成する略（Ｈ、Ｋ、−Ｈ−Ｋ、Ｌ）面の指数Ｌは０である、請求項５に記載の半導体素子の製造方法。
7. 前記第１能動素子領域および前記第２能動素子領域は、それぞれ、前記基板の［０００１］方向が前記基板の前記略（Ｈ、Ｋ、−Ｈ−Ｋ、Ｌ）面に射影された方向と略平行に延びる半導体レーザ素子のリッジ部を含む、請求項５または６に記載の半導体素子の製造方法。
8. 前記第１能動素子領域および前記第２能動素子領域は、それぞれ、半導体レーザ素子のリッジ部を含む、請求項１〜６のいずれか１項に記載の半導体素子の製造方法。

Images