CN112216782B - 发光二极管芯片及其制作方法 - Google Patents
发光二极管芯片及其制作方法 Download PDFInfo
- Publication number
- CN112216782B CN112216782B CN202010872056.1A CN202010872056A CN112216782B CN 112216782 B CN112216782 B CN 112216782B CN 202010872056 A CN202010872056 A CN 202010872056A CN 112216782 B CN112216782 B CN 112216782B
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- corrosion
- bonding pad
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 374
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 239000011241 protective layer Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000005260 corrosion Methods 0.000 claims abstract description 40
- 230000007797 corrosion Effects 0.000 claims abstract description 40
- 238000003466 welding Methods 0.000 claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 9
- 238000002161 passivation Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 10
- 238000005520 cutting process Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本公开提供了一种发光二极管芯片及其制作方法，属于半导体技术领域。芯片包括透明基板、N型半导体层、有源层、P型半导体层、N型电极、P型电极、绝缘层、N型焊盘、P型焊盘和保护层；外延层上设有凹槽和隔离槽；N型电极设置在N型半导体层上，P型电极设置在P型半导体层上；绝缘层铺设在除N型电极和P型电极所在区域之外的区域上，绝缘层内设有第一通孔和第二通孔；N型焊盘设置在第一通孔内和绝缘层上，P型焊盘设置在第二通孔内和绝缘层上；N型焊盘和P型焊盘均包括依次层叠的腐蚀敏感层、腐蚀迟钝层和焊接层，保护层插设在N型焊盘和P型焊盘的边缘区域的腐蚀迟钝层中，并至少延伸到N型焊盘和P型焊盘的设置表面。本公开可靠性较高。
Description
技术领域
本公开涉及半导体技术领域，特别涉及一种发光二极管芯片及其制作方法。
背景技术
LED(Light Emitting Diode，发光二极管)是一种常用的发光器件，通过电子与空穴复合释放能量发光。通过采用不同的半导体材料和结构，LED能够覆盖从紫外到红外的全色范围，被广泛地应用在经济生活中的显示、装饰、通讯等领域。
芯片是LED的核心器件，包括正装、倒装和垂直三种结构。相关技术中，倒装LED芯片包括透明基板、N型半导体层、有源层、P型半导体层、N型电极、P型电极、钝化保护层、N型焊盘和P型焊盘。N型半导体层、有源层和P型半导体层依次层叠在透明基板上；P型半导体层上设有延伸至N型半导体层的凹槽，N型电极设置在凹槽内的N型半导体层上，P型电极设置在P型半导体层上。钝化保护层铺设在凹槽内除N型电极设置区域之外的区域上、以及P型半导体层上除P型电极设置区域之外的区域上。钝化保护层上设有延伸至N型电极的第一通孔和延伸至P型电极的第二通孔，N型焊盘设置在第一通孔内和第一通孔周围的钝化保护层上，P型焊盘设置在第二通孔内和第二通孔周围的钝化保护层上。
相关技术中的N型焊盘和P型焊盘大部分都在钝化保护层外，容易受到环境的腐蚀，导致芯片失效。
发明内容
本公开实施例提供了一种发光二极管芯片及其制作方法，可以有效防止N型焊盘和P型焊盘受到环境的腐蚀，提高芯片的可靠性。所述技术方案如下：
一方面，本公开实施例提供了一种发光二极管芯片，所述发光二极管芯片包括透明基板、外延层、N型电极、P型电极、绝缘层、N型焊盘、P型焊盘和保护层；
所述外延层包括依次层叠在所述透明基板上的N型半导体层、有源层、P型半导体层；所述外延层上设有延伸至所述N型半导体层的凹槽、以及延伸至所述透明基板的隔离槽；所述N型电极设置在所述凹槽内的N型半导体层上，所述P型电极设置在所述P型半导体层上；所述绝缘层铺设在所述凹槽内除所述N型电极所在区域之外的区域上、以及所述P型半导体层上除所述P型电极所在区域之外的区域上，所述绝缘层内设有延伸至所述N型电极的第一通孔、以及延伸至所述P型电极的第二通孔；所述N型焊盘设置在所述第一通孔内、以及所述第一通孔周围的绝缘层上，所述P型焊盘设置在所述第二通孔内、以及所述第二通孔周围的绝缘层上；
所述N型焊盘和所述P型焊盘均包括依次层叠的腐蚀敏感层、腐蚀迟钝层和焊接层，所述保护层插设在所述N型焊盘和所述P型焊盘的边缘区域的腐蚀迟钝层中，并至少延伸到所述N型焊盘和所述P型焊盘的设置表面。
可选地，所述腐蚀迟钝层为Au层。
可选地，所述保护层两侧的腐蚀迟钝层的厚度相等。
可选地，所述N型焊盘和所述P型焊盘还包括紧密接触层，所述紧密接触层插设在所述N型焊盘和所述P型焊盘的边缘区域的腐蚀迟钝层中，插设在所述腐蚀迟钝层中的保护层插设在所述紧密接触层中。
可选地，所述紧密接触层为Ti层。
可选地，所述保护层两侧的紧密接触层的厚度相等。
可选地，插设在所述腐蚀迟钝层中保护层的厚度沿从所述腐蚀迟钝层的边缘向所述腐蚀迟钝层的中心的方向逐渐减小。
可选地，所述保护层包括依次层叠的氮化硅层、氮氧化硅层和氧化硅层。
可选地，所述透明基板设置所述外延层的区域具有凹凸不平的图形，所述透明基板未设置所述外延层的区域为平面。
另一方面，本公开实施例提供了一种发光二极管芯片的制作方法，所述制作方法包括：
提供设有外延层的透明基板，所述外延层包括依次层叠在所述透明基板上的N型半导体层、有源层和P型半导体层；
在所述外延层上开设延伸至所述N型半导体层的凹槽；
在所述凹槽内的N型半导体层上设置N型电极，在所述P型半导体层上设置P型电极；
在所述外延层上开设延伸至所述透明基板的隔离槽；
在所述凹槽内除所述N型电极所在区域之外的区域上、以及所述P型半导体层上除所述P型电极所在区域之外的区域上铺设绝缘层，所述绝缘层内设有延伸至所述N型电极的第一通孔、以及延伸至所述P型电极的第二通孔；
在所述第一通孔内、以及所述第一通孔周围的绝缘层上设置N型焊盘，在所述第二通孔内、以及所述第二通孔周围的绝缘层上设置P型焊盘，并形成保护层；所述N型焊盘和所述P型焊盘均包括依次层叠的腐蚀敏感层、腐蚀迟钝层和焊接层，所述保护层插设在所述N型焊盘和所述P型焊盘的边缘区域的腐蚀迟钝层中，并至少延伸到所述N型焊盘和所述P型焊盘的设置表面。
本公开实施例提供的技术方案带来的有益效果是：
通过将N型焊盘和P型焊盘分成依次层叠的腐蚀敏感层、腐蚀迟钝层和焊接层，并在N型焊盘和P型焊盘的边缘区域的腐蚀迟钝层中插入保护层，保护层至少延伸到N型焊盘和P型焊盘的设置表面，可以利用保护层与腐蚀迟钝层、N型焊盘和P型焊盘的设置表面配合，将腐蚀敏感层及其设置表面与环境中的水汽隔离，有效防止水汽的腐蚀导致芯片失效，提高芯片的可靠性。同时焊接层位于保护层外，可以焊接在电路板上实现电连接，没有影响到N型焊盘和P型焊盘的主要作用。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管芯片的结构示意图；
图2是本公开实施例提供的N型焊盘和P型焊盘的结构示意图；
图3是本公开实施例提供的紧密接触层的俯视图；
图4是本公开实施例提供的一种发光二极管芯片的制作方法的流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
LED是一种常用的发光器件，芯片是LED的核心器件。倒装结构的LED芯片包括透明基板、N型半导体层、有源层、P型半导体层、N型电极、P型电极、钝化保护层、N型焊盘和P型焊盘。N型半导体层、有源层和P型半导体层依次层叠在透明基板上。P型半导体层上设有延伸至N型半导体层的凹槽，N型电极设置在凹槽内的N型半导体层上，P型电极设置在P型半导体层上。钝化保护层铺设在凹槽内除N型电极设置区域之外的区域上、以及P型半导体层上除P型电极设置区域之外的区域上。钝化保护层上设有延伸至N型电极的第一通孔和延伸至P型电极的第二通孔，N型焊盘设置在第一通孔内和第一通孔周围的钝化保护层上，P型焊盘设置在第二通孔内和第二通孔周围的钝化保护层上。
由于是N型焊盘和P型焊盘焊接在电路板上实现电连接，因此N型焊盘和P型焊盘大部分都在钝化保护层外。伴随着LED应用范围的扩展，LED的应用环境也在相应变化。有的应用环境比较恶劣，比如高温高湿环境。此时水汽会腐蚀N型焊盘和P型焊盘中部分位于钝化保护层外的金属层并渗透到芯片内部，导致芯片失效。
基于上述情况，本公开实施例提供了一种发光二极管芯片。图1为本公开实施例提供的一种发光二极管芯片的结构示意图。参见图1，该发光二极管芯片包括透明基板10、外延层20、N型电极31、P型电极32、绝缘层40、N型焊盘51、P型焊盘52和保护层60。
外延层20包括依次层叠在透明基板10上的N型半导体层21、有源层22、P型半导体层23。外延层20上设有延伸至N型半导体层21的凹槽100、以及延伸至透明基板10的隔离槽200。N型电极31设置在凹槽100内的N型半导体层21上，P型电极32设置在P型半导体层23上。绝缘层40铺设在凹槽100内除N型电极31所在区域之外的区域上、以及P型半导体层23上除P型电极32所在区域之外的区域上，绝缘层40内设有延伸至N型电极31的第一通孔300、以及延伸至P型电极32的第二通孔400。N型焊盘51设置在第一通孔300内、以及第一通孔300周围的绝缘层40上，P型焊盘52设置在第二通孔400内、以及第二通孔400周围的绝缘层40上。
N型焊盘51和P型焊盘52均包括依次层叠的腐蚀敏感层53、腐蚀迟钝层54和焊接层55，保护层60插设在N型焊盘51和P型焊盘52的边缘区域的腐蚀迟钝层54中，并至少延伸到N型焊盘51和P型焊盘52的设置表面。
本公开实施例通过将N型焊盘和P型焊盘分成依次层叠的腐蚀敏感层、腐蚀迟钝层和焊接层，并在N型焊盘和P型焊盘的边缘区域的腐蚀迟钝层中插入保护层，保护层至少延伸到N型焊盘和P型焊盘的设置表面，可以利用保护层与腐蚀迟钝层、N型焊盘和P型焊盘的设置表面配合，将腐蚀敏感层及其设置表面与环境中的水汽隔离，有效防止水汽的腐蚀导致芯片失效，提高芯片的可靠性。同时焊接层位于保护层外，可以焊接在电路板上实现电连接，没有影响到N型焊盘和P型焊盘的主要作用。
图2为本公开实施例提供的N型焊盘和P型焊盘的结构示意图。参见图2，可选地，腐蚀敏感层53包括粘附层531，以将N型焊盘51固定在N型半导体层21上，或者将P型焊盘52固定在P型半导体层23上。
示例性地，粘附层531为Ti层。
示例性地，粘附层531的厚度为150埃～250埃，如200埃。
可选地，如图2所示，腐蚀敏感层53还包括反射层532，反射层532设置在粘附层531和腐蚀迟钝层54之间，以对射向N型焊盘51或者P型焊盘52的光线进行反射，增加芯片的正面出光。
示例性地，反射层532为Al层。
示例性地，反射层532为9000埃～11000埃，如10000埃。
可选地，如图2所示，腐蚀敏感层53还包括应力平衡层533，应力平衡层533设置在反射层532和腐蚀迟钝层54之间，以平衡腐蚀敏感层53和腐蚀迟钝层54之间由于材料不同而产生的应力。
示例性地，应力平衡层533为Ti层。
示例性地，应力平衡层533的厚度为900埃～1100埃，如1000埃。
可选地，腐蚀迟钝层54为Au层。
Au的性质很稳定，不容易受到水汽的腐蚀，可以与保护层60配合，有效防止水汽的腐蚀导致芯片失效，提高芯片的可靠性。
可选地，如图2所示，保护层60两侧的腐蚀迟钝层54的厚度相等。
保护层60两侧的腐蚀迟钝层54的厚度相等，保护层60插设在腐蚀迟钝层54中的稳定性较高。
示例性地，保护层60两侧的腐蚀迟钝层54的厚度为2500埃～3500埃，如3000埃。
可选地，如图2所示，焊接层55可以包括依次层叠的Ni层551和Au层552。
Ni层551和Au层552可以在回流焊的时候有效阻挡焊料金属渗入到N型焊盘51或者P型焊盘52内。
示例性地，Ni层551的厚度为9000埃～11000埃，如10000埃。Au层552的厚度为4000埃～6000埃，如5000埃。
可选地，如图2所示，N型焊盘51和P型焊盘52还包括紧密接触层56，紧密接触层56插设在N型焊盘51和P型焊盘52的边缘区域的腐蚀迟钝层54中，插设在腐蚀迟钝层54中的保护层60插设在紧密接触层56中。
腐蚀迟钝层54采用的材料和保护层60采用的材料接触不紧密，先在腐蚀迟钝层54中插设紧密接触层56，紧密接触层56和腐蚀迟钝层54均属于采用金属材料的N型焊盘51或者P型焊盘52，因此紧密接触层56和腐蚀迟钝层54的交界面接触比较紧密。再在紧密接触层56中插设保护层60，紧密接触层56可以选择与保护层60比较紧密的金属材料形成，因此紧密接触层56和保护层60的交界面接触也比较紧密，通过紧密接触层56可以解决腐蚀迟钝层54和保护层60之间接触不紧密的问题。而且紧密接触层56仅位于N型焊盘51和P型焊盘52的边缘区域，即使被水汽腐蚀，也会延伸到N型焊盘51和P型焊盘52内。
图3为本公开实施例提供的紧密接触层的俯视图。参见图3，示例性地，紧密接触层56呈环形，环形的宽度为8微米～12微米，如10微米。
可选地，紧密接触层56为Ti层。
Ti层在形成的过程中，表面会有少量的氧化，能够与保护层60形成紧密的接触界面。
可选地，如图2所示，保护层60两侧的紧密接触层56的厚度相等。
保护层60两侧的紧密接触层56的厚度相等，保护层60插设在腐蚀迟钝层54中的稳定性较高。
示例性地，保护层60两侧的紧密接触层56的厚度为90埃～110埃，如100埃。
可选地，如图2所示，插设在腐蚀迟钝层54中保护层60的厚度沿从腐蚀迟钝层54的边缘向腐蚀迟钝层54的中心的方向逐渐减小。
插设在腐蚀迟钝层54中保护层60的厚度沿从腐蚀迟钝层54的边缘向腐蚀迟钝层54的中心的方向逐渐减小，有利于保护层60两侧的腐蚀迟钝层54在未插入保护层60的区域愈合在一起，有利于N型焊盘51或者P型焊盘52整体的稳定性。
可选地，如图2所示，保护层60包括依次层叠的氮化硅层61、氮氧化硅层62和氧化硅层63。
保护层60包括依次层叠的氮化硅层61、氮氧化硅层62和氧化硅层63，保护层60的腐蚀速率存在差异，使得插设在腐蚀迟钝层54中保护层60的厚度沿从腐蚀迟钝层54的边缘向腐蚀迟钝层54的中心的方向逐渐减小。而且保护层60靠近腐蚀敏感层53的部分比较致密，可以有效防止水汽进入N型焊盘51或者P型焊盘52内进行腐蚀。
示例性地，氮氧化硅层62中氮组分的含量和氧组分的含量相等。
示例性地，氮化硅层61的厚度、氮氧化硅层62的厚度、氧化硅层63的厚度相等。
示例性地，氮化硅层61的厚度、氮氧化硅层62的厚度、氧化硅层63的厚度均为1500埃～2500埃，如2000埃。
可选地，透明基板10设置外延层20的区域具有凹凸不平的图形，透明基板10未设置外延层20的区域为平面。
通过在透明基板10设置外延层20的区域形成凹凸不平的图形，一方面可以有效减少外延层20内的位错密度，另一方面可以改变全反射光的出射角，增加芯片的出光效率。同时透明基板10未设置外延层20的区域为平面，可以有效控制激光切割透明基板10的时候光线的射出，避免激光汇聚到有源层22而造成有源层22损伤。
示例性地，图形为圆锥形；圆锥形的高度为1微米～2微米，如1.5微米；圆锥形的高度为2微米～3微米，如2.5微米。
可选地，透明基板10为蓝宝石衬底。N型半导体层21为N型掺杂的GaN层，有源层22包括交替层叠的InGaN量子阱和GaN量子垒，P型半导体层23为P型掺杂的GaN层。N型电极31和P型电极32均包括依次层叠的Cr层、Al层、Cr层、Ti层、Al层。绝缘层40包括依次层叠的氧化硅层和DBR(Distributed Bragg Reflector，分布式布拉格反射器)。其中，氧化硅层的厚度为4000埃～6000埃，如5000埃；DBR包括交替层叠的氧化硅层和氧化钛层，氧化硅层和氧化钛层的数量为30个～40个，如36个。
可选地，该发光二极管芯片还包括透明导电层，透明导电层设置在P型半导体层23上，促使电流进行横向扩展。
示例性地，透明导电层为ITO(Indium Tin Oxide，氧化铟锡)层。
本公开实施例提供了一种发光二极管芯片的制作方法，适用于制作图1所示的发光二极管芯片。图4为本公开实施例提供的一种发光二极管芯片的制作方法的流程图。参见图4，该制作方法包括：
步骤201：提供设有外延层的透明基板。
在本公开实施例中，外延层包括依次层叠在透明基板上的N型半导体层、有源层和P型半导体层。
可选地，该步骤201包括：
采用金属有机化合物化学气相沉淀(英文：Metal-organic Chemical VaporDeposition，简称：MOCVD)技术在透明基板上依次生长N型半导体层、有源层和P型半导体层，形成外延层。
可选地，在步骤201之前，该制作方法还包括：
在透明基板的设定区域上具有凹凸不平的图形，外延层设置在透明基板的设定区域上。
步骤202：在外延层上开设延伸至N型半导体层的凹槽。
可选地，该步骤202包括：
采用光刻技术在外延层上形成图形化光刻胶；
干法刻蚀外延层，形成延伸至N型半导体层的凹槽；
去除图形化光刻胶。
可选地，该制作方法还包括：
在外延层沉积透明导电材料；
采用光刻技术在透明导电材料上形成图形化光刻胶；
湿法腐蚀透明导电材料，形成透明导电层；
去除图形化光刻胶。
步骤203：在凹槽内的N型半导体层上设置N型电极，在P型半导体层上设置P型电极。
可选地，该步骤203包括：
采用光刻技术在凹槽内、以及P型半导体层上形成负性光刻胶；
采用蒸发技术在负性光刻胶、凹槽内的N型半导体层、以及P型半导体层上形成电极材料；
去除负性光刻胶、以及负性光刻胶上的电极材料，凹槽内的N型半导体层上的电极材料形成N型电极，P型半导体层上的电极材料形成P型电极。
步骤204：在外延层上开设延伸至透明基板的隔离槽。
可选地，该步骤204包括：
采用光刻技术在外延层上形成图形化光刻胶；
干法刻蚀外延层，形成延伸至透明基板的隔离槽；
去除图形化光刻胶。
步骤205：在凹槽内除N型电极所在区域之外的区域上、以及P型半导体层上除P型电极所在区域之外的区域上铺设绝缘层。
在本公开实施例中，绝缘层内设有延伸至N型电极的第一通孔、以及延伸至P型电极的第二通孔。
可选地，该步骤205包括：
在凹槽内和P型半导体层上沉积绝缘材料；
采用光刻技术在绝缘材料上形成图形化光刻胶；
湿法腐蚀绝缘材料，形成绝缘层，绝缘层内设有延伸至N型电极的第一通孔、以及延伸至P型电极的第二通孔；
去除图形化光刻胶。
步骤206：在第一通孔内、以及第一通孔周围的绝缘层上设置N型焊盘，在第二通孔内、以及第二通孔周围的绝缘层上设置P型焊盘，并形成保护层。
在本公开实施例中，N型焊盘和P型焊盘均包括依次层叠的腐蚀敏感层、腐蚀迟钝层和焊接层，保护层插设在N型焊盘和P型焊盘的边缘区域的腐蚀迟钝层中，并至少延伸到N型焊盘和P型焊盘的设置表面。
可选地，该步骤206包括：
第一步，在第一通孔内、以及第一通孔周围的绝缘层上、第二通孔内、以及第二通孔周围的绝缘层上形成腐蚀敏感层和第一部分的腐蚀迟钝层；
第二步，至少在第一部分的腐蚀迟钝层的边缘区域上、以及第一部分的腐蚀迟钝层和腐蚀敏感层的侧面上形成保护层；
第三步，在第一部分的腐蚀迟钝层的边缘区域上的保护层上、第一部分的腐蚀迟钝层的非边缘区域上形成第二部分的腐蚀迟钝层；
第四步，在第二部分的腐蚀迟钝层上形成焊接层。
在实际应用中，第一步、第二步、第三步和第四步中都有利用光刻技术形成的图形化光刻胶实现图形化。
可选地，该制作方法还包括：
切割透明基板，得到至少两个相互独立的芯片。
在实际应用中，切割可以先利用隐形切割技术进行划裂，再劈开即可，有利于控制切割方向，减少损失。
示例性地，隐形切割的激光波长为1024纳米。
可选地，在切割透明基板之前，该制作方法还包括：
减薄透明基板。
示例性地，减薄后的基板的厚度为80微米。
可选地，在切割透明基板之后，该制作方法还包括：
对芯片进行测试。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (6)
1.一种发光二极管芯片，其特征在于，所述发光二极管芯片包括透明基板(10)、外延层(20)、N型电极(31)、P型电极(32)、绝缘层(40)、N型焊盘(51)、P型焊盘(52)和保护层(60)；
所述外延层(20)包括依次层叠在所述透明基板(10)上的N型半导体层(21)、有源层(22)、P型半导体层(23)；所述外延层(20)上设有延伸至所述N型半导体层(21)的凹槽(100)、以及延伸至所述透明基板(10)的隔离槽(200)；所述N型电极(31)设置在所述凹槽(100)内的N型半导体层(21)上，所述P型电极(32)设置在所述P型半导体层(23)上；所述绝缘层(40)铺设在所述凹槽(100)内除所述N型电极(31)所在区域之外的区域上、以及所述P型半导体层(23)上除所述P型电极(32)所在区域之外的区域上，所述绝缘层(40)内设有延伸至所述N型电极(31)的第一通孔(300)、以及延伸至所述P型电极(32)的第二通孔(400)；所述N型焊盘(51)设置在所述第一通孔(300)内、以及所述第一通孔(300)周围的绝缘层(40)上，所述P型焊盘(52)设置在所述第二通孔(400)内、以及所述第二通孔(400)周围的绝缘层(40)上；
所述N型焊盘(51)和所述P型焊盘(52)均包括依次层叠的腐蚀敏感层(53)、腐蚀迟钝层(54)和焊接层(55)，所述保护层(60)插设在所述N型焊盘(51)和所述P型焊盘(52)的边缘区域的腐蚀迟钝层(54)中，且所述保护层(60)至少延伸到所述外延层(20)中设置所述N型焊盘(51)的表面和所述外延层(20)中设置所述P型焊盘(52)的表面，所述腐蚀迟钝层(54)为Au层，所述N型焊盘(51)和所述P型焊盘(52)还包括紧密接触层(56)，所述紧密接触层(56)插设在所述N型焊盘(51)和所述P型焊盘(52)的边缘区域的腐蚀迟钝层(54)中，插设在所述腐蚀迟钝层(54)中的保护层(60)插设在所述紧密接触层(56)中，所述紧密接触层(56)呈环形，所述保护层(60)两侧的紧密接触层(56)的厚度相等，
所述保护层(60)包括依次层叠的氮化硅层(61)、氮氧化硅层(62)和氧化硅层(63)。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述保护层(60)两侧的腐蚀迟钝层(54)的厚度相等。
3.根据权利要求1所述的发光二极管芯片，其特征在于，所述紧密接触层(56)为Ti层。
4.根据权利要求1所述的发光二极管芯片，其特征在于，插设在所述腐蚀迟钝层(54)中保护层(60)的厚度沿从所述腐蚀迟钝层(54)的边缘向所述腐蚀迟钝层(54)的中心的方向逐渐减小。
5.根据权利要求1所述的发光二极管芯片，其特征在于，所述透明基板(10)设置所述外延层(20)的区域具有凹凸不平的图形，所述透明基板(10)未设置所述外延层(20)的区域为平面。
6.一种发光二极管芯片的制作方法，其特征在于，所述制作方法包括：
提供设有外延层的透明基板，所述外延层包括依次层叠在所述透明基板上的N型半导体层、有源层和P型半导体层；
在所述外延层上开设延伸至所述N型半导体层的凹槽；
在所述凹槽内的N型半导体层上设置N型电极，在所述P型半导体层上设置P型电极；
在所述外延层上开设延伸至所述透明基板的隔离槽；
在所述凹槽内除所述N型电极所在区域之外的区域上、以及所述P型半导体层上除所述P型电极所在区域之外的区域上铺设绝缘层，所述绝缘层内设有延伸至所述N型电极的第一通孔、以及延伸至所述P型电极的第二通孔；
在所述第一通孔内、以及所述第一通孔周围的绝缘层上设置N型焊盘，在所述第二通孔内、以及所述第二通孔周围的绝缘层上设置P型焊盘，并形成保护层；所述N型焊盘和所述P型焊盘均包括依次层叠的腐蚀敏感层、腐蚀迟钝层和焊接层，所述保护层插设在所述N型焊盘和所述P型焊盘的边缘区域的腐蚀迟钝层中，且所述保护层(60)至少延伸到所述外延层(20)中设置所述N型焊盘(51)的表面和所述外延层(20)中设置所述P型焊盘(52)的表面，所述腐蚀迟钝层(54)为Au层，所述N型焊盘(51)和所述P型焊盘(52)还包括紧密接触层(56)，所述紧密接触层(56)插设在所述N型焊盘(51)和所述P型焊盘(52)的边缘区域的腐蚀迟钝层(54)中，插设在所述腐蚀迟钝层(54)中的保护层(60)插设在所述紧密接触层(56)中，所述紧密接触层(56)呈环形，所述保护层(60)两侧的紧密接触层(56)的厚度相等，
所述保护层(60)包括依次层叠的氮化硅层(61)、氮氧化硅层(62)和氧化硅层(63)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010872056.1A CN112216782B (zh) | 2020-08-26 | 2020-08-26 | 发光二极管芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010872056.1A CN112216782B (zh) | 2020-08-26 | 2020-08-26 | 发光二极管芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112216782A CN112216782A (zh) | 2021-01-12 |
| CN112216782B true CN112216782B (zh) | 2021-10-08 |
Family
ID=74059342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010872056.1A Active CN112216782B (zh) | 2020-08-26 | 2020-08-26 | 发光二极管芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112216782B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113690349B (zh) * | 2021-06-30 | 2024-03-29 | 华灿光电（浙江）有限公司 | 防断裂发光二极管芯片及其制造方法 |
| CN118335877A (zh) * | 2024-06-07 | 2024-07-12 | 京东方华灿光电(苏州)有限公司 | 发光二极管及发光二极管制备方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4148264B2 (ja) * | 2003-11-19 | 2008-09-10 | 日亜化学工業株式会社 | 半導体素子及びその製造方法 |
| US20070272930A1 (en) * | 2006-05-26 | 2007-11-29 | Huan-Che Tseng | Light-emitting diode package |
| JP2008186959A (ja) * | 2007-01-29 | 2008-08-14 | Toyoda Gosei Co Ltd | Ｉｉｉ−ｖ族半導体素子、およびその製造方法 |
| DE102010036180A1 (de) * | 2010-09-02 | 2012-03-08 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip |
| DE112016000546T5 (de) * | 2015-01-30 | 2017-11-16 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement |
| CN104952995B (zh) * | 2015-05-05 | 2017-08-25 | 湘能华磊光电股份有限公司 | 一种iii族半导体发光器件的倒装结构 |
| CN104821351B (zh) * | 2015-05-05 | 2017-08-29 | 湘能华磊光电股份有限公司 | Iii族半导体发光器件倒装结构的制作方法 |
| US9851056B2 (en) * | 2015-10-16 | 2017-12-26 | Seoul Viosys Co., Ltd. | Compact light emitting diode chip and light emitting device having a slim structure with secured durability |
| CN107134470B (zh) * | 2017-05-08 | 2019-03-05 | 深圳市尚来特科技有限公司 | 照明装置的倒装结构及其制作方法 |
| CN108110116B (zh) * | 2017-10-20 | 2020-05-19 | 华灿光电（浙江）有限公司 | 一种发光二极管芯片及其制作方法 |
| JP2019079979A (ja) * | 2017-10-26 | 2019-05-23 | 豊田合成株式会社 | 半導体発光素子とその製造方法 |
| CN109216515B (zh) * | 2018-07-26 | 2020-07-07 | 华灿光电股份有限公司 | 一种倒装led芯片及其制作方法 |
| CN209045556U (zh) * | 2018-12-05 | 2019-06-28 | 湖北深紫科技有限公司 | 一种深紫外发光二极管芯片 |
| CN110212062A (zh) * | 2019-06-20 | 2019-09-06 | 合肥彩虹蓝光科技有限公司 | 一种倒装发光二极管及其制造方法 |
| CN111129249B (zh) * | 2019-12-31 | 2021-08-10 | 宁波安芯美半导体有限公司 | 一种深紫外线发光二极管及其制备方法 |
| CN111446341B (zh) * | 2020-03-27 | 2021-08-06 | 华灿光电（浙江）有限公司 | 倒装发光二极管芯片及其制作方法 |
-
2020
- 2020-08-26 CN CN202010872056.1A patent/CN112216782B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112216782A (zh) | 2021-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5782823B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
| KR102256591B1 (ko) | 고효율 발광 장치 | |
| CN112289915B (zh) | 倒装发光二极管芯片及其制作方法 | |
| CN112216782B (zh) | 发光二极管芯片及其制作方法 | |
| JP2006108698A (ja) | フリップチップ発光デバイス用のコンタクト及び全方向反射ミラー | |
| KR20160046538A (ko) | 발광 소자 및 그 제조 방법 | |
| TW202044616A (zh) | 半導體發光元件以及半導體發光元件的製造方法 | |
| CN111540818B (zh) | 倒装发光二极管芯片及其制作方法 | |
| JPH08330631A (ja) | 半導体発光素子およびその製造方法 | |
| KR102461968B1 (ko) | 발광 소자 | |
| US11990575B2 (en) | Light-emitting device | |
| KR20140121608A (ko) | 발광 다이오드의 반사전극, 이를 포함하는 발광 다이오드 칩, 및 이들의 제조방법들 | |
| JP2006073618A (ja) | 光学素子およびその製造方法 | |
| EP4187597A1 (en) | Light-emitting diode having plurality of light-emitting cells | |
| KR20140140399A (ko) | 복수개의 발광 요소들을 갖는 발광다이오드 및 그것을 제조하는 방법 | |
| KR20150069228A (ko) | 파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법 | |
| CN113690349A (zh) | 防断裂发光二极管芯片及其制造方法 | |
| US8878218B2 (en) | Semiconductor light-emitting device and method for manufacturing the same | |
| CN112885935B (zh) | 发光二极管芯片及其制造方法 | |
| CN112002790A (zh) | 发光二极管芯片及其制造方法 | |
| KR20130142581A (ko) | 개선된 광 추출 효율을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| CN114388673B (zh) | 微型发光二极管芯片及其制备方法 | |
| JP2015222828A (ja) | 窒化物半導体発光素子 | |
| CN118073490A (zh) | 发光元件 | |
| TW202310448A (zh) | 發光元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |