JPH08330631A - 半導体発光素子およびその製造方法 - Google Patents
半導体発光素子およびその製造方法Info
- Publication number
- JPH08330631A JPH08330631A JP6406696A JP6406696A JPH08330631A JP H08330631 A JPH08330631 A JP H08330631A JP 6406696 A JP6406696 A JP 6406696A JP 6406696 A JP6406696 A JP 6406696A JP H08330631 A JPH08330631 A JP H08330631A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- insulating substrate
- layer
- electrode
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 発光面積が大きく、かつランプの組み立て工
程を導電性基板を有する発光ダイオードと共通化するこ
とができる絶縁性基板を用いた半導体発光素子を提供す
ることである。 【構成】 サファイヤ基板１上に、バッファ層２、ｎ−
ＧａＮ層３、クラッド層４、発光層５、ｐ−クラッド層
６、およびキャップ層７が順に形成されている。キャッ
プ層７の上面にｐ側電極１０が設けられ、サファイヤ基
板１、バッファ層２およびｎ−ＧａＮ層３の側面にｎ側
電極１１が設けられている。
程を導電性基板を有する発光ダイオードと共通化するこ
とができる絶縁性基板を用いた半導体発光素子を提供す
ることである。 【構成】 サファイヤ基板１上に、バッファ層２、ｎ−
ＧａＮ層３、クラッド層４、発光層５、ｐ−クラッド層
６、およびキャップ層７が順に形成されている。キャッ
プ層７の上面にｐ側電極１０が設けられ、サファイヤ基
板１、バッファ層２およびｎ−ＧａＮ層３の側面にｎ側
電極１１が設けられている。
Description
【０００１】
【発明の属する技術分野】本発明は絶縁性基板を用いた
半導体発光素子およびその製造方法に関する。
半導体発光素子およびその製造方法に関する。
【０００２】
【従来の技術】直接遷移型のバンド構造を有する窒化ガ
リウム（ＧａＮ）は、青色あるいは紫色の光を発する発
光ダイオード、半導体レーザ装置等の半導体発光素子の
材料として有望である。しかしながら、ＧａＮからなる
基板が存在しないため、ＧａＮ系半導体発光素子を作製
する際には、サファイヤ（Ａｌ2 Ｏ3 ）等の絶縁性基板
上に各層をエピタキシャル成長させている。
リウム（ＧａＮ）は、青色あるいは紫色の光を発する発
光ダイオード、半導体レーザ装置等の半導体発光素子の
材料として有望である。しかしながら、ＧａＮからなる
基板が存在しないため、ＧａＮ系半導体発光素子を作製
する際には、サファイヤ（Ａｌ2 Ｏ3 ）等の絶縁性基板
上に各層をエピタキシャル成長させている。
【０００３】図３１は従来のＧａＮ系発光ダイオードの
構造を示す断面図である。図３１の発光ダイオードは日
経マイクロデバイス１９９４年２月号の第９２頁〜第９
３頁に開示されている。
構造を示す断面図である。図３１の発光ダイオードは日
経マイクロデバイス１９９４年２月号の第９２頁〜第９
３頁に開示されている。
【０００４】図３１において、サファイヤ（Ａｌ2 Ｏ
3 ）基板３１上に、ＧａＮバッファ層３２、ｎ−ＧａＮ
層３３、ｎ−ＡｌＧａＮクラッド層３４、ＩｎＧａＮ発
光層３５、ｐ−ＡｌＧａＮクラッド層３６およびｐ−Ｇ
ａＮ層３７が順に形成されている。ｎ−ＧａＮ層３３の
上部領域およびｎ−ＡｌＧａＮクラッド層３４からｐ−
ＧａＮ層３７までの幅は、サファイヤ基板３１からｎ−
ＧａＮ層３３の下部領域までの幅よりも狭く形成されて
いる。ｐ−ＧａＮ層３７の上面にｐ側電極３８が形成さ
れ、ｎ−ＧａＮ層３３の上面にｎ側電極３９が形成され
ている。このような発光ダイオードの構造はラテラル構
造と呼ばれている。
3 ）基板３１上に、ＧａＮバッファ層３２、ｎ−ＧａＮ
層３３、ｎ−ＡｌＧａＮクラッド層３４、ＩｎＧａＮ発
光層３５、ｐ−ＡｌＧａＮクラッド層３６およびｐ−Ｇ
ａＮ層３７が順に形成されている。ｎ−ＧａＮ層３３の
上部領域およびｎ−ＡｌＧａＮクラッド層３４からｐ−
ＧａＮ層３７までの幅は、サファイヤ基板３１からｎ−
ＧａＮ層３３の下部領域までの幅よりも狭く形成されて
いる。ｐ−ＧａＮ層３７の上面にｐ側電極３８が形成さ
れ、ｎ−ＧａＮ層３３の上面にｎ側電極３９が形成され
ている。このような発光ダイオードの構造はラテラル構
造と呼ばれている。
【０００５】図３１の発光ダイオードは、ＩｎＧａＮ発
光層３５をｎ−ＡｌＧａＮクラッド層３４およびｐ−Ａ
ｌＧａＮクラッド層３６で挟んだダブルヘテロ構造のｐ
ｎ接合を有し、青色の光を効率よく発生することができ
る。
光層３５をｎ−ＡｌＧａＮクラッド層３４およびｐ−Ａ
ｌＧａＮクラッド層３６で挟んだダブルヘテロ構造のｐ
ｎ接合を有し、青色の光を効率よく発生することができ
る。
【０００６】
【発明が解決しようとする課題】しかしながら、図３１
の従来の発光ダイオードでは、ｎ−ＧａＮ層３３上にｎ
側電極３９を設けるために、ｎ−ＧａＮ層３３よりも上
の層の面積をサファイヤ基板３１の面積に比べて小さく
する必要がある。それにより、ＩｎＧａＮ発光層３５の
面積が小さくなるので、発光面積が小さく、輝度が低く
なる。また、ｐ−ＧａＮ層３７からｎ−ＧａＮ層３３の
上部領域までを精度良くエッチングする工程が必要とな
り、かつｎ側電極３９が形成されるｎ−ＧａＮ層３３の
膜厚を均一にすることが難しいので、製造工程が複雑と
なり、歩留りが低くなる。
の従来の発光ダイオードでは、ｎ−ＧａＮ層３３上にｎ
側電極３９を設けるために、ｎ−ＧａＮ層３３よりも上
の層の面積をサファイヤ基板３１の面積に比べて小さく
する必要がある。それにより、ＩｎＧａＮ発光層３５の
面積が小さくなるので、発光面積が小さく、輝度が低く
なる。また、ｐ−ＧａＮ層３７からｎ−ＧａＮ層３３の
上部領域までを精度良くエッチングする工程が必要とな
り、かつｎ側電極３９が形成されるｎ−ＧａＮ層３３の
膜厚を均一にすることが難しいので、製造工程が複雑と
なり、歩留りが低くなる。
【０００７】さらに、図３１の発光ダイオードを用いた
ＬＥＤ（発光ダイオード）ランプの組み立て時に、以下
に示すような問題が生じる。図３２に図３１の発光ダイ
オードを用いたＬＥＤランプの構造を示す。図３２のＬ
ＥＤランプの組み立て時には、図３１の発光ダイオード
チップ３０のサファイヤ基板３１裏面を負極端子４１に
接着し、ｐ側電極３８をＡｕワイヤ４３で正極端子４２
に接続するとともに、ｎ側電極３９をＡｕワイヤ４４で
負極端子４１に接続する。さらに、発光ダイオードチッ
プ３０、負極端子４１および正極端子４２を樹脂レンズ
４５で封入する。
ＬＥＤ（発光ダイオード）ランプの組み立て時に、以下
に示すような問題が生じる。図３２に図３１の発光ダイ
オードを用いたＬＥＤランプの構造を示す。図３２のＬ
ＥＤランプの組み立て時には、図３１の発光ダイオード
チップ３０のサファイヤ基板３１裏面を負極端子４１に
接着し、ｐ側電極３８をＡｕワイヤ４３で正極端子４２
に接続するとともに、ｎ側電極３９をＡｕワイヤ４４で
負極端子４１に接続する。さらに、発光ダイオードチッ
プ３０、負極端子４１および正極端子４２を樹脂レンズ
４５で封入する。
【０００８】一方、従来より、ＧａＰ系発光ダイオー
ド、ＧａＡｌＡｓ発光ダイオード等の導電性基板を有す
る発光ダイオードがＬＥＤランプに用いられている。図
３３に導電性基板を有する発光ダイオードを用いたＬＥ
Ｄランプの構造を示す。
ド、ＧａＡｌＡｓ発光ダイオード等の導電性基板を有す
る発光ダイオードがＬＥＤランプに用いられている。図
３３に導電性基板を有する発光ダイオードを用いたＬＥ
Ｄランプの構造を示す。
【０００９】図３３のＬＥＤランプの組み立て時には、
発光ダイオードチップ５０の導電性基板５１裏面に設け
られたｎ側電極５２をハンダ５３で負極端子４１に接着
するとともに、チップ５０の上面に設けられたｐ側電極
５４をＡｕワイヤ５５で正極端子４２に接続する。さら
に、発光ダイオードチップ５０、負極端子４１および正
極端子４２を樹脂レンズ４５で封入する。
発光ダイオードチップ５０の導電性基板５１裏面に設け
られたｎ側電極５２をハンダ５３で負極端子４１に接着
するとともに、チップ５０の上面に設けられたｐ側電極
５４をＡｕワイヤ５５で正極端子４２に接続する。さら
に、発光ダイオードチップ５０、負極端子４１および正
極端子４２を樹脂レンズ４５で封入する。
【００１０】上記のように、図３３に示すＬＥＤランプ
の組み立てでは、ワイヤボンディングの工程が１回であ
るのに対して、図３２に示すＬＥＤランプの組み立て工
程においてはワイヤボンディングの工程が２回必要とな
る。
の組み立てでは、ワイヤボンディングの工程が１回であ
るのに対して、図３２に示すＬＥＤランプの組み立て工
程においてはワイヤボンディングの工程が２回必要とな
る。
【００１１】このため、図３２に示すＬＥＤランプの組
み立て時には、ワイヤボンディングの工数の増加により
組み立て時間および組み立てコストが増加するという問
題が生じる。また、図３２のＬＥＤランプを組み立て時
には、ボンディング回数が２回となることにより、ワイ
ヤボンディングによりチップに加えられる圧力が、図３
３に示すＬＥＤランプの組み立て時に比べて２倍とな
り、ＬＥＤランプの信頼性が低下し、さらには歩留りが
低下する。さらに、導電性基板を有する発光ダイオード
とＬＥＤランプの組み立て工程を共通化することができ
ず、図３３のＬＥＤランプの組み立てで使用していた既
存の設備を用いることができない。
み立て時には、ワイヤボンディングの工数の増加により
組み立て時間および組み立てコストが増加するという問
題が生じる。また、図３２のＬＥＤランプを組み立て時
には、ボンディング回数が２回となることにより、ワイ
ヤボンディングによりチップに加えられる圧力が、図３
３に示すＬＥＤランプの組み立て時に比べて２倍とな
り、ＬＥＤランプの信頼性が低下し、さらには歩留りが
低下する。さらに、導電性基板を有する発光ダイオード
とＬＥＤランプの組み立て工程を共通化することができ
ず、図３３のＬＥＤランプの組み立てで使用していた既
存の設備を用いることができない。
【００１２】一方、発光面積を大きくするために図３４
に示すＧａＮ系発光ダイオードが提案されている。図３
４（ａ）に示すように、サファイヤ基板６１上にＡｌＮ
バッファ層６２およびｎ- −ＧａＮ層６３を順に形成
し、ｎ- −ＧａＮ層上の所定の位置にＳｉＯ2 マスク６
４を形成する。次に、図３４（ｂ）に示すように、ｎ-
−ＧａＮ層６３上に、アクセプタとなるＭｇをドープし
たｎ−ＧａＮ層６５および発光センタとなるＺｎを含む
ｉ−ＧａＮ発光層６６を成長させた後、ＳｉＯ2マスク
６４を除去する。それにより、孔６７が形成される。そ
の後、図３４（ｃ）に示すように、ＧａＮ発光層６６の
上面に正電極６８を形成し、孔６７内に負電極６９を形
成する。
に示すＧａＮ系発光ダイオードが提案されている。図３
４（ａ）に示すように、サファイヤ基板６１上にＡｌＮ
バッファ層６２およびｎ- −ＧａＮ層６３を順に形成
し、ｎ- −ＧａＮ層上の所定の位置にＳｉＯ2 マスク６
４を形成する。次に、図３４（ｂ）に示すように、ｎ-
−ＧａＮ層６３上に、アクセプタとなるＭｇをドープし
たｎ−ＧａＮ層６５および発光センタとなるＺｎを含む
ｉ−ＧａＮ発光層６６を成長させた後、ＳｉＯ2マスク
６４を除去する。それにより、孔６７が形成される。そ
の後、図３４（ｃ）に示すように、ＧａＮ発光層６６の
上面に正電極６８を形成し、孔６７内に負電極６９を形
成する。
【００１３】図３５に図３４の発光ダイオードを用いた
ＬＥＤランプの構造を示す。図３５のＬＥＤランプの組
み立て時には、正極端子４２および負極端子４１にハン
ダ７０，７１を用いて発光ダイオードチップ６０の電極
６８，６９をそれぞれ接着する。さらに、発光ダイオー
ドチップ６０、正極端子４２および負極端子４１を樹脂
レンズ４５で封入する。
ＬＥＤランプの構造を示す。図３５のＬＥＤランプの組
み立て時には、正極端子４２および負極端子４１にハン
ダ７０，７１を用いて発光ダイオードチップ６０の電極
６８，６９をそれぞれ接着する。さらに、発光ダイオー
ドチップ６０、正極端子４２および負極端子４１を樹脂
レンズ４５で封入する。
【００１４】このように、図３４の発光ダイオードを用
いたＬＥＤランプの組み立て時には、発光ダイオードチ
ップ６０の上面を下にして電極６８，６９をそれぞれ正
極端子４２および負極端子４１上に位置決めし、ハンダ
７０，７１で接着する工程が必要になる。このような電
極６８，６９の位置決めおよびハンダ７０，７１での接
着の工程は容易ではなく、組み立てコストが上昇すると
ともに、ＬＥＤランプの信頼性および歩留りが低下す
る。また、図３３に示した従来の組み立て工程で用いて
いた既存の設備を使用することができない。
いたＬＥＤランプの組み立て時には、発光ダイオードチ
ップ６０の上面を下にして電極６８，６９をそれぞれ正
極端子４２および負極端子４１上に位置決めし、ハンダ
７０，７１で接着する工程が必要になる。このような電
極６８，６９の位置決めおよびハンダ７０，７１での接
着の工程は容易ではなく、組み立てコストが上昇すると
ともに、ＬＥＤランプの信頼性および歩留りが低下す
る。また、図３３に示した従来の組み立て工程で用いて
いた既存の設備を使用することができない。
【００１５】それゆえに、本発明の目的は、発光面積が
大きく、かつランプの組み立て工程を導電性基板を有す
る半導体発光素子と共通化することができる絶縁性基板
を用いた半導体発光素子を提供することである。
大きく、かつランプの組み立て工程を導電性基板を有す
る半導体発光素子と共通化することができる絶縁性基板
を用いた半導体発光素子を提供することである。
【００１６】本発明のさらに他の目的は、発光面積が大
きく、歩留りおよび信頼性が高く、かつランプの組み立
て工程を導電性基板を有する半導体発光素子と共通化す
ることができる絶縁性基板を用いた半導体発光素子の製
造方法を提供することである。
きく、歩留りおよび信頼性が高く、かつランプの組み立
て工程を導電性基板を有する半導体発光素子と共通化す
ることができる絶縁性基板を用いた半導体発光素子の製
造方法を提供することである。
【００１７】本発明の他の目的は、発光面幅が大きく、
製造工程数の増加が少なく、かつランプの組み立て工程
を導電性基板を有する半導体発光素子と共通化すること
ができる絶縁性基板を用いた半導体発光素子の製造方法
を提供することである。
製造工程数の増加が少なく、かつランプの組み立て工程
を導電性基板を有する半導体発光素子と共通化すること
ができる絶縁性基板を用いた半導体発光素子の製造方法
を提供することである。
【００１８】
【課題を解決するための手段】第１の発明に係る半導体
発光素子は、絶縁性基板上に複数の層が積層されてなる
半導体発光素子において、複数の層のうち最上層の上面
に第１の電極を形成するとともに、複数の層のうち所定
の層の側面から絶縁性基板の側面に渡って第２の電極を
形成したものである。
発光素子は、絶縁性基板上に複数の層が積層されてなる
半導体発光素子において、複数の層のうち最上層の上面
に第１の電極を形成するとともに、複数の層のうち所定
の層の側面から絶縁性基板の側面に渡って第２の電極を
形成したものである。
【００１９】なお、最上層は第１導電型であり、所定の
層は第１導電型と逆の第２導電型である。第２の発明に
係る半導体発光素子は、絶縁性基板上に少なくともガリ
ウムおよび窒素からなる発光領域を含む複数の層を積層
してなる半導体発光素子において、複数の層のうち最上
層の上面に第１の電極を形成するとともに、絶縁性基板
と発光領域との間の所定の層の側面から絶縁性基板の側
面に渡って第２の電極を形成したものである。
層は第１導電型と逆の第２導電型である。第２の発明に
係る半導体発光素子は、絶縁性基板上に少なくともガリ
ウムおよび窒素からなる発光領域を含む複数の層を積層
してなる半導体発光素子において、複数の層のうち最上
層の上面に第１の電極を形成するとともに、絶縁性基板
と発光領域との間の所定の層の側面から絶縁性基板の側
面に渡って第２の電極を形成したものである。
【００２０】第３の発明に係る半導体発光素子は、絶縁
性基板上に複数の層が積層されてなる半導体発光素子に
おいて、複数の層のうち最上層の上面に形成された第１
の電極と、複数の層の側面のうち最上層側から所定の層
の上端または一部分に渡る領域に連なって形成された絶
縁膜と、複数の層の側面のうち所定の層の側面から絶縁
性基板の側面に渡って形成された第２の電極とを備えた
ものである。
性基板上に複数の層が積層されてなる半導体発光素子に
おいて、複数の層のうち最上層の上面に形成された第１
の電極と、複数の層の側面のうち最上層側から所定の層
の上端または一部分に渡る領域に連なって形成された絶
縁膜と、複数の層の側面のうち所定の層の側面から絶縁
性基板の側面に渡って形成された第２の電極とを備えた
ものである。
【００２１】なお、第２の電極は、絶縁膜上から所定の
層の側面および絶縁性基板の側面に渡って形成されても
よい。第４の発明に係る半導体発光素子は、第１、第２
または第３の発明に係る半導体発光素子において、絶縁
性基板の裏面に第２の電極と電気的に接続された第３の
電極を形成したものである。
層の側面および絶縁性基板の側面に渡って形成されても
よい。第４の発明に係る半導体発光素子は、第１、第２
または第３の発明に係る半導体発光素子において、絶縁
性基板の裏面に第２の電極と電気的に接続された第３の
電極を形成したものである。
【００２２】第５の発明に係る半導体発光素子は、第３
の発明に係る半導体発光素子において、絶縁性基板の裏
面に溝を形成し、絶縁性基板の裏面および溝の内面に第
３の電極を形成したものである。
の発明に係る半導体発光素子において、絶縁性基板の裏
面に溝を形成し、絶縁性基板の裏面および溝の内面に第
３の電極を形成したものである。
【００２３】第６の発明に係る半導体発光素子の製造方
法は、絶縁性基板上に複数の層が積層されてなる半導体
発光素子の製造方法において、絶縁性基板上に複数の層
を形成した後、複数の層および絶縁性基板に複数の溝を
形成し、複数の層のうち最上層の上面に第１の電極を形
成するとともに、複数の溝内の絶縁性基板の側面から複
数の層のうち所定の層の側面に渡って第２の電極を形成
し、絶縁性基板を複数の溝に沿って複数のチップに分割
するものである。
法は、絶縁性基板上に複数の層が積層されてなる半導体
発光素子の製造方法において、絶縁性基板上に複数の層
を形成した後、複数の層および絶縁性基板に複数の溝を
形成し、複数の層のうち最上層の上面に第１の電極を形
成するとともに、複数の溝内の絶縁性基板の側面から複
数の層のうち所定の層の側面に渡って第２の電極を形成
し、絶縁性基板を複数の溝に沿って複数のチップに分割
するものである。
【００２４】第７の発明に係る半導体発光素子の製造方
法は、絶縁性基板上に複数の層が積層されてなる半導体
発光素子の製造方法において、絶縁性基板に複数の溝を
形成した後または複数の層のうち一部の層が形成された
絶縁性基板に複数の溝を形成した後、絶縁性基板上の複
数の溝を除く領域に複数の層を形成しまたは複数の層の
うち残りの層を形成し、複数の層のうち最上層の上面に
第１の電極を形成するとともに、複数の溝内の絶縁性基
板の側面から複数の層のうち所定の層の側面に渡って第
２の電極を形成し、絶縁性基板を複数の溝に沿って複数
のチップに分割するものである。
法は、絶縁性基板上に複数の層が積層されてなる半導体
発光素子の製造方法において、絶縁性基板に複数の溝を
形成した後または複数の層のうち一部の層が形成された
絶縁性基板に複数の溝を形成した後、絶縁性基板上の複
数の溝を除く領域に複数の層を形成しまたは複数の層の
うち残りの層を形成し、複数の層のうち最上層の上面に
第１の電極を形成するとともに、複数の溝内の絶縁性基
板の側面から複数の層のうち所定の層の側面に渡って第
２の電極を形成し、絶縁性基板を複数の溝に沿って複数
のチップに分割するものである。
【００２５】第８の発明に係る半導体発光素子の製造方
法は、絶縁性基板上に複数の層が積層されてなる半導体
発光素子の製造方法において、絶縁性基板上に複数の層
を形成した後、複数の層のうち最上層から所定の層に至
る深さを有する複数の溝を形成し、複数の溝の内面に絶
縁膜を形成するとともに、最上層の上面に第１の電極を
形成し、絶縁性基板を複数の溝に沿って複数の棒状部分
に分割し、各棒状部分の少なくとも一方の側面に第２の
電極を形成し、各棒状部分を複数のチップに分割するも
のである。
法は、絶縁性基板上に複数の層が積層されてなる半導体
発光素子の製造方法において、絶縁性基板上に複数の層
を形成した後、複数の層のうち最上層から所定の層に至
る深さを有する複数の溝を形成し、複数の溝の内面に絶
縁膜を形成するとともに、最上層の上面に第１の電極を
形成し、絶縁性基板を複数の溝に沿って複数の棒状部分
に分割し、各棒状部分の少なくとも一方の側面に第２の
電極を形成し、各棒状部分を複数のチップに分割するも
のである。
【００２６】第９の発明に係る半導体発光素子の製造方
法は、第６、第７または第８の発明に係る半導体発光素
子の製造方法において、絶縁性基板上に複数の層を形成
する前または絶縁性基板上に複数の層を形成した後に、
絶縁性基板の裏面に複数の溝を形成し、絶縁性基板の裏
面および複数の溝の内面に第３の電極を形成するもので
ある。
法は、第６、第７または第８の発明に係る半導体発光素
子の製造方法において、絶縁性基板上に複数の層を形成
する前または絶縁性基板上に複数の層を形成した後に、
絶縁性基板の裏面に複数の溝を形成し、絶縁性基板の裏
面および複数の溝の内面に第３の電極を形成するもので
ある。
【００２７】第１〜第５の発明に係る半導体発光素子に
おいては、最上層の上面に第１の電極が形成され、所定
の層の側面に第２の電極が形成されているので、発光面
積を大きくすることができ、輝度を向上させることがで
きる。
おいては、最上層の上面に第１の電極が形成され、所定
の層の側面に第２の電極が形成されているので、発光面
積を大きくすることができ、輝度を向上させることがで
きる。
【００２８】また、ランプの組み立ての際には、所定の
層および絶縁性基板の側面に設けられた第２の電極をラ
ンプの一方の端子に導電性材料で接着するとともに、最
上層の上面に設けられた第１の電極をランプの他方の端
子にワイヤボンディングにより接続することができる。
層および絶縁性基板の側面に設けられた第２の電極をラ
ンプの一方の端子に導電性材料で接着するとともに、最
上層の上面に設けられた第１の電極をランプの他方の端
子にワイヤボンディングにより接続することができる。
【００２９】このように、ワイヤボンディング工程が１
回しか必要ないので、組み立て時間および組み立てコス
トが低減されるとともに、ランプの歩留りおよび信頼性
が向上する。また、導電性基板を有する半導体発光素子
とランプの組み立て工程を共通化することができるの
で、既存の設備を使用することができる。
回しか必要ないので、組み立て時間および組み立てコス
トが低減されるとともに、ランプの歩留りおよび信頼性
が向上する。また、導電性基板を有する半導体発光素子
とランプの組み立て工程を共通化することができるの
で、既存の設備を使用することができる。
【００３０】特に、第３の発明に係る半導体発光素子に
おいては、複数の層の側面のうち最上層側から所定の層
の上端または一部分に渡る領域に連なって絶縁膜が形成
されているので、第２の電極が所定の層よりも上の層に
接触することが確実に防止される。したがって、第２の
電極から所定の層よりも上の層へ電流のリークが生じな
い。
おいては、複数の層の側面のうち最上層側から所定の層
の上端または一部分に渡る領域に連なって絶縁膜が形成
されているので、第２の電極が所定の層よりも上の層に
接触することが確実に防止される。したがって、第２の
電極から所定の層よりも上の層へ電流のリークが生じな
い。
【００３１】また、第４の発明に係る半導体発光素子に
おいては、絶縁性基板の裏面に第２の電極と電気的に接
続された第３の電極が形成されているので、絶縁性基板
の裏面を導電性材料でランプの端子に接着した際に、側
面に設けられた第２の電極が裏面に設けられた第３の電
極を通してランプの端子に電気的に接続される。したが
って、第２の電極とランプの端子との接続不良が回避さ
れ、ランプの歩留りおよび信頼性が向上する。
おいては、絶縁性基板の裏面に第２の電極と電気的に接
続された第３の電極が形成されているので、絶縁性基板
の裏面を導電性材料でランプの端子に接着した際に、側
面に設けられた第２の電極が裏面に設けられた第３の電
極を通してランプの端子に電気的に接続される。したが
って、第２の電極とランプの端子との接続不良が回避さ
れ、ランプの歩留りおよび信頼性が向上する。
【００３２】特に、第５の発明に係る半導体発光素子に
おいては、絶縁性基板の裏面に設けられた溝の内面にも
第３の電極が形成されているので、第２の電極と第３の
電極との電気的接続が確実に行われる。
おいては、絶縁性基板の裏面に設けられた溝の内面にも
第３の電極が形成されているので、第２の電極と第３の
電極との電気的接続が確実に行われる。
【００３３】第６および第７の発明に係る半導体発光素
子の製造方法においては、絶縁性基板上に複数の層を形
成する前あるいは絶縁性基板上に複数の層を形成した後
に、複数の層および絶縁性基板に複数の溝を形成し、最
上層の上面に第１の電極を形成するとともに複数の溝内
の絶縁性基板の側面から所定の層の側面に渡って第２の
電極を形成する。絶縁性基板上に複数の層を形成した後
に複数の層および絶縁性基板に複数の溝を設ける場合に
は、製造工程数の増加が少なくなり、製造コストが低減
される。一方、絶縁性基板上に複数の層を形成する前に
絶縁性基板に複数の溝を設ける場合または一部の層が形
成された絶縁性基板に複数の溝を設ける場合には、複数
の層を精度良くエッチングする必要がないので、製造工
程が複雑化せず、歩留りおよび信頼性が向上し、製造コ
ストも低減される。
子の製造方法においては、絶縁性基板上に複数の層を形
成する前あるいは絶縁性基板上に複数の層を形成した後
に、複数の層および絶縁性基板に複数の溝を形成し、最
上層の上面に第１の電極を形成するとともに複数の溝内
の絶縁性基板の側面から所定の層の側面に渡って第２の
電極を形成する。絶縁性基板上に複数の層を形成した後
に複数の層および絶縁性基板に複数の溝を設ける場合に
は、製造工程数の増加が少なくなり、製造コストが低減
される。一方、絶縁性基板上に複数の層を形成する前に
絶縁性基板に複数の溝を設ける場合または一部の層が形
成された絶縁性基板に複数の溝を設ける場合には、複数
の層を精度良くエッチングする必要がないので、製造工
程が複雑化せず、歩留りおよび信頼性が向上し、製造コ
ストも低減される。
【００３４】第８の発明に係る半導体発光素子の製造方
法においては、所定の層の側面から絶縁性基板の側面に
渡る領域を除いて複数の層の側面に絶縁膜を形成するこ
とによって、所定の層の側面から絶縁性基板の側面に渡
る領域に第２の電極を形成した際に、第２の電極が所定
の層よりも上の層に接触することが確実に防止される。
したがって、第２の電極から所定の層よりも上の層への
電流のリークが生じない。また、所定の層の側面から絶
縁性基板の側面に渡る領域に第２の電極を形成するため
に絶縁性基板に所定の深さの溝を設ける必要がないの
で、製造が容易であり、かつ絶縁性基板の割れが生じな
い。したがって、歩留りおよび信頼性が向上し、製造コ
ストも低減される。
法においては、所定の層の側面から絶縁性基板の側面に
渡る領域を除いて複数の層の側面に絶縁膜を形成するこ
とによって、所定の層の側面から絶縁性基板の側面に渡
る領域に第２の電極を形成した際に、第２の電極が所定
の層よりも上の層に接触することが確実に防止される。
したがって、第２の電極から所定の層よりも上の層への
電流のリークが生じない。また、所定の層の側面から絶
縁性基板の側面に渡る領域に第２の電極を形成するため
に絶縁性基板に所定の深さの溝を設ける必要がないの
で、製造が容易であり、かつ絶縁性基板の割れが生じな
い。したがって、歩留りおよび信頼性が向上し、製造コ
ストも低減される。
【００３５】第９の発明に係る半導体発光素子の製造方
法においては、絶縁性基板の裏面に複数の溝を形成し、
絶縁性基板の裏面および複数の溝の内面に第３の電極を
形成することにより、絶縁性基板の裏面を導電性材料で
ランプの端子に接着した際に、側面に設けられた第２の
電極が裏面に設けられた第３の電極を通してランプの端
子に電気的に接続される。したがって、第２の電極とラ
ンプの端子との接続不良が回避され、ランプの歩留りお
よび信頼性が向上する。
法においては、絶縁性基板の裏面に複数の溝を形成し、
絶縁性基板の裏面および複数の溝の内面に第３の電極を
形成することにより、絶縁性基板の裏面を導電性材料で
ランプの端子に接着した際に、側面に設けられた第２の
電極が裏面に設けられた第３の電極を通してランプの端
子に電気的に接続される。したがって、第２の電極とラ
ンプの端子との接続不良が回避され、ランプの歩留りお
よび信頼性が向上する。
【００３６】上記の第１〜第９の発明に係る半導体発光
素子が六方体等の多角体である場合には、第２の電極は
少なくとも１つの側面に形成する。
素子が六方体等の多角体である場合には、第２の電極は
少なくとも１つの側面に形成する。
【００３７】
【発明の実施の形態】図１〜図５は本発明の第１の実施
例によるＧａＮ系発光ダイオードの製造方法を示す工程
断面図である。また、図６（ａ），（ｂ）は第１の実施
例の発光ダイオードのそれぞれ断面図および平面図であ
る。
例によるＧａＮ系発光ダイオードの製造方法を示す工程
断面図である。また、図６（ａ），（ｂ）は第１の実施
例の発光ダイオードのそれぞれ断面図および平面図であ
る。
【００３８】まず、図１〜図５を参照しながら第１の実
施例の発光ダイオードの製造方法を説明する。図１に示
すように、厚さ３００〜５００μｍのサファイヤ（α−
Ａｌ 2 Ｏ3 ）基板１の例えば（０００１）面上に、ＭＯ
ＣＶＤ法（有機金属化学的気相成長法）により、バッフ
ァ層２、ｎ−ＧａＮ層３、ｎ−クラッド層４、発光層
５、ｐ−クラッド層６およびキャップ層７を連続成長さ
せ、ダブルヘテロ構造を形成する。各層の成膜条件を表
１に示す。成長時の圧力は大気圧とし、キャリアガスと
してＨ2 およびＮ2 を用いる。
施例の発光ダイオードの製造方法を説明する。図１に示
すように、厚さ３００〜５００μｍのサファイヤ（α−
Ａｌ 2 Ｏ3 ）基板１の例えば（０００１）面上に、ＭＯ
ＣＶＤ法（有機金属化学的気相成長法）により、バッフ
ァ層２、ｎ−ＧａＮ層３、ｎ−クラッド層４、発光層
５、ｐ−クラッド層６およびキャップ層７を連続成長さ
せ、ダブルヘテロ構造を形成する。各層の成膜条件を表
１に示す。成長時の圧力は大気圧とし、キャリアガスと
してＨ2 およびＮ2 を用いる。
【００３９】
【表１】
【００４０】表１において、ＴＭＧはトリメチルガリウ
ム（ＣＨ3 ）3 Ｇａ、ＴＭＡはトリメチルアルミニウム
（ＣＨ3 ）3 Ａｌ、ＴＭＩはトリメチルインジウム（Ｃ
Ｈ3）3 Ｉｎである。また、ＤＥＺはジエチルジンク
（Ｃ2 Ｈ5 ）2 Ｚｎ、Ｃｐ2 Ｍｇはビス（シクロペンタ
ジエニル）マグネシウムＭｇ（Ｃ5 Ｈ5 ）2 である。
ム（ＣＨ3 ）3 Ｇａ、ＴＭＡはトリメチルアルミニウム
（ＣＨ3 ）3 Ａｌ、ＴＭＩはトリメチルインジウム（Ｃ
Ｈ3）3 Ｉｎである。また、ＤＥＺはジエチルジンク
（Ｃ2 Ｈ5 ）2 Ｚｎ、Ｃｐ2 Ｍｇはビス（シクロペンタ
ジエニル）マグネシウムＭｇ（Ｃ5 Ｈ5 ）2 である。
【００４１】次に、図２に示すように、サファイヤ基板
１を裏面から厚さ１００〜２００μｍ程度に研磨した
後、フォトリソグラフによるパターニングによって、キ
ャップ層７からｎ−ＧａＮ層３に達する複数の凹溝８を
形成する（メサ作製工程）。エッチング法としてＲＩＥ
（リアクティブイオンエッチング）を用い、反応ガスと
してＣＦ4 およびＯ2 を用いる。エッチング時の圧力は
１０〜３０Ｐａであり、エッチング深さはｎ−ＧａＮ層
３の上部からその膜厚の１／３〜１／２までとする。
１を裏面から厚さ１００〜２００μｍ程度に研磨した
後、フォトリソグラフによるパターニングによって、キ
ャップ層７からｎ−ＧａＮ層３に達する複数の凹溝８を
形成する（メサ作製工程）。エッチング法としてＲＩＥ
（リアクティブイオンエッチング）を用い、反応ガスと
してＣＦ4 およびＯ2 を用いる。エッチング時の圧力は
１０〜３０Ｐａであり、エッチング深さはｎ−ＧａＮ層
３の上部からその膜厚の１／３〜１／２までとする。
【００４２】続いて、図３に示すように、凹溝８の底面
に、チップ分離および電極形成用の溝９をダイシングに
より形成する。溝９の深さは、サファイヤ基板１の裏面
から溝９の底面までの厚さが２０〜５０μｍ程度残るよ
うにする。さらに、ダイシングによるダメージ層をエッ
チングにより除去する。エッチング液としては、２００
〜２５０°Ｃの熱燐酸を用い、エッチング量は１０〜３
０μｍとする。
に、チップ分離および電極形成用の溝９をダイシングに
より形成する。溝９の深さは、サファイヤ基板１の裏面
から溝９の底面までの厚さが２０〜５０μｍ程度残るよ
うにする。さらに、ダイシングによるダメージ層をエッ
チングにより除去する。エッチング液としては、２００
〜２５０°Ｃの熱燐酸を用い、エッチング量は１０〜３
０μｍとする。
【００４３】その後、図４に示すように、フォトリソグ
ラフによるパターニングによって、キャップ層７の上面
にｐ側電極１０を形成し、溝９の内面および縁部上にｎ
側電極１１を形成する。ｐ側電極１０はＮｉまたはＡｕ
の蒸着等により厚さ８０００〜１２０００Åに形成す
る。また、ｎ側電極１１はＡｌまたはＴｉの蒸着または
スパッタ等により厚さ５０００〜８０００Åに形成す
る。
ラフによるパターニングによって、キャップ層７の上面
にｐ側電極１０を形成し、溝９の内面および縁部上にｎ
側電極１１を形成する。ｐ側電極１０はＮｉまたはＡｕ
の蒸着等により厚さ８０００〜１２０００Åに形成す
る。また、ｎ側電極１１はＡｌまたはＴｉの蒸着または
スパッタ等により厚さ５０００〜８０００Åに形成す
る。
【００４４】最後に、図５に示すように、サファイヤ基
板１を溝９でブレーキングにより分割（機械的に分割）
し、各発光ダイオードチップ１２を形成する。このよう
にして、図６に示す第１の実施例の発光ダイオードが製
造される。
板１を溝９でブレーキングにより分割（機械的に分割）
し、各発光ダイオードチップ１２を形成する。このよう
にして、図６に示す第１の実施例の発光ダイオードが製
造される。
【００４５】図６（ａ）に示すように、サファイヤ（α
−Ａｌ2 Ｏ3 ）基板１上に、ＧａＮ、ＡｌＮまたはＡｌ
ＧａＮからなるバッファ層２、ｎ−ＧａＮ層３、ＡｌＧ
ａＮからなるｎ−クラッド層４、ＧａＮまたはＩｎＧａ
Ｎからなる発光層５、ＡｌＧａＮからなるｐ−クラッド
層６およびＧａＮからなるキャップ層７が順に形成され
ている。キャップ層７の上面にｐ側電極１０が形成さ
れ、サファイヤ基板１、バッファ層２およびｎ−ＧａＮ
層３の側面にｎ側電極１１が形成されている。
−Ａｌ2 Ｏ3 ）基板１上に、ＧａＮ、ＡｌＮまたはＡｌ
ＧａＮからなるバッファ層２、ｎ−ＧａＮ層３、ＡｌＧ
ａＮからなるｎ−クラッド層４、ＧａＮまたはＩｎＧａ
Ｎからなる発光層５、ＡｌＧａＮからなるｐ−クラッド
層６およびＧａＮからなるキャップ層７が順に形成され
ている。キャップ層７の上面にｐ側電極１０が形成さ
れ、サファイヤ基板１、バッファ層２およびｎ−ＧａＮ
層３の側面にｎ側電極１１が形成されている。
【００４６】図６（ｂ）において、サファイヤ基板１の
下面の幅Ｗ１、ｎ側電極１１の外側の幅Ｗ２、およびサ
ファイヤ基板１の上面、バッファ層２およびｎ−ＧａＮ
層３の幅Ｗ３は、例えばそれぞれ３５０μｍ、３００μ
ｍおよび２５０μｍである。ｎ−クラッド層４、発光層
５、ｐ−クラッド層６およびキャップ層７の幅Ｗ４は例
えば２００μｍであり、ｐ側電極１０の直径Ｗ５は例え
ば１２０μｍである。
下面の幅Ｗ１、ｎ側電極１１の外側の幅Ｗ２、およびサ
ファイヤ基板１の上面、バッファ層２およびｎ−ＧａＮ
層３の幅Ｗ３は、例えばそれぞれ３５０μｍ、３００μ
ｍおよび２５０μｍである。ｎ−クラッド層４、発光層
５、ｐ−クラッド層６およびキャップ層７の幅Ｗ４は例
えば２００μｍであり、ｐ側電極１０の直径Ｗ５は例え
ば１２０μｍである。
【００４７】このように、本実施例の発光ダイオードに
おいては、キャップ層７の上面にｐ側電極１０が設けら
れ、かつサファイヤ基板１、バッファ層２およびｎ−Ｇ
ａＮ層３の側面にｎ側電極１１が設けられているので、
サファイヤ基板１の面積に対する発光層５の面積の割合
が大きい。したがって、発光面積が大きく、輝度が高く
なる。また、ｎ側電極１１を形成することによる製造工
程数の増加が少ないので、製造コストも低減される。
おいては、キャップ層７の上面にｐ側電極１０が設けら
れ、かつサファイヤ基板１、バッファ層２およびｎ−Ｇ
ａＮ層３の側面にｎ側電極１１が設けられているので、
サファイヤ基板１の面積に対する発光層５の面積の割合
が大きい。したがって、発光面積が大きく、輝度が高く
なる。また、ｎ側電極１１を形成することによる製造工
程数の増加が少ないので、製造コストも低減される。
【００４８】なお、ｎ側電極１１は、図６（ｂ）に示す
ように、サファイヤ基板１、バッファ層２およびｎ−Ｇ
ａＮ層３の４つの側面に設けてもよく、図７に示すよう
に、サファイヤ基板１、バッファ層２およびｎ−ＧａＮ
層３の対向する２つの側面に設けてもよい。
ように、サファイヤ基板１、バッファ層２およびｎ−Ｇ
ａＮ層３の４つの側面に設けてもよく、図７に示すよう
に、サファイヤ基板１、バッファ層２およびｎ−ＧａＮ
層３の対向する２つの側面に設けてもよい。
【００４９】図８〜図１６は本発明の第２の実施例によ
るＧａＮ系発光ダイオードの製造方法を示す工程断面図
である。以下、図８〜図１６を参照しながら第２の実施
例の発光ダイオードの製造方法を説明する。なお、各層
の材料および膜厚は第１の実施例と同様である。
るＧａＮ系発光ダイオードの製造方法を示す工程断面図
である。以下、図８〜図１６を参照しながら第２の実施
例の発光ダイオードの製造方法を説明する。なお、各層
の材料および膜厚は第１の実施例と同様である。
【００５０】まず、図８に示すように、サファイヤ基板
１にチップ分離および電極形成用の溝１３をダイシング
により形成した後、ダイシングによるダメージ層をエッ
チングにより除去する。次に、図９に示すように、フォ
トリソグラフによるパターニングによって溝１３の内面
に選択成長用のＳｉＯ2 マスク１４を形成する。形成方
法としてはＣＶＤ法（化学的気相成長法）を用い、Ｓｉ
Ｏ2 マスク１４の膜厚は２０００〜５０００Åとする。
続いて、図１０に示すように、サファイヤ基板１上にＭ
ＯＣＶＤ法によりバッファ層２およびｎ−ＧａＮ層３を
選択成長させる。
１にチップ分離および電極形成用の溝１３をダイシング
により形成した後、ダイシングによるダメージ層をエッ
チングにより除去する。次に、図９に示すように、フォ
トリソグラフによるパターニングによって溝１３の内面
に選択成長用のＳｉＯ2 マスク１４を形成する。形成方
法としてはＣＶＤ法（化学的気相成長法）を用い、Ｓｉ
Ｏ2 マスク１４の膜厚は２０００〜５０００Åとする。
続いて、図１０に示すように、サファイヤ基板１上にＭ
ＯＣＶＤ法によりバッファ層２およびｎ−ＧａＮ層３を
選択成長させる。
【００５１】次に、図１１に示すように、フォトリソグ
ラフによるパターニングによって溝１３の内部および縁
部上に選択成長用のＳｉＯ2 マスク１５を形成する。そ
して、図１２に示すように、ｎ−ＧａＮ層３上にＭＯＣ
ＶＤ法によりｎ−クラッド層４、発光層５、ｐ−クラッ
ド層６およびキャップ層７を順次選択成長させ、ダブル
ヘテロ構造を形成する。その後、図１３に示すように、
ＳｉＯ2 マスク１４，１５を除去する。
ラフによるパターニングによって溝１３の内部および縁
部上に選択成長用のＳｉＯ2 マスク１５を形成する。そ
して、図１２に示すように、ｎ−ＧａＮ層３上にＭＯＣ
ＶＤ法によりｎ−クラッド層４、発光層５、ｐ−クラッ
ド層６およびキャップ層７を順次選択成長させ、ダブル
ヘテロ構造を形成する。その後、図１３に示すように、
ＳｉＯ2 マスク１４，１５を除去する。
【００５２】続いて、図１４に示すように、フォトリソ
グラフによるパターニングによって、キャップ層７の上
面にｐ側電極１０を形成し、溝１３の内面および縁部上
にｎ側電極１１を形成する。その後、図１５に示すよう
に、サファイヤ基板１を裏面から厚さ１００〜２００μ
ｍ程度に研磨することによって、サファイヤ基板１を溝
１３で分離する。それにより、図１６に示すように、発
光ダイオードチップ１６が形成される。
グラフによるパターニングによって、キャップ層７の上
面にｐ側電極１０を形成し、溝１３の内面および縁部上
にｎ側電極１１を形成する。その後、図１５に示すよう
に、サファイヤ基板１を裏面から厚さ１００〜２００μ
ｍ程度に研磨することによって、サファイヤ基板１を溝
１３で分離する。それにより、図１６に示すように、発
光ダイオードチップ１６が形成される。
【００５３】このようにして製造された第２の実施例の
発光ダイオードにおいても、第１の実施例と同様に、キ
ャップ層７の上面にｐ側電極１０が設けられ、かつサフ
ァイヤ基板１、バッファ層２およびｎ−ＧａＮ層３の側
面にｎ側電極１１が設けられているので、サファイヤ基
板１の面積に対する発光層５の面積の割合が大きく、輝
度が高くなる。また、ｎ側電極１１を形成するために複
数の層を精度良くエッチングする必要がないので、製造
工程が複雑化せず、歩留りおよび信頼性が向上し、製造
コストも低減される。
発光ダイオードにおいても、第１の実施例と同様に、キ
ャップ層７の上面にｐ側電極１０が設けられ、かつサフ
ァイヤ基板１、バッファ層２およびｎ−ＧａＮ層３の側
面にｎ側電極１１が設けられているので、サファイヤ基
板１の面積に対する発光層５の面積の割合が大きく、輝
度が高くなる。また、ｎ側電極１１を形成するために複
数の層を精度良くエッチングする必要がないので、製造
工程が複雑化せず、歩留りおよび信頼性が向上し、製造
コストも低減される。
【００５４】なお、第２の実施例において、サファイア
基板１上に一部の層、例えばバッファ層２およびｎ−Ｇ
ａＮ層３を形成した後に、チップ分離および電極形成用
の溝１３を形成し、その後、図１１および図１２に示す
ように、ｎ−ＧａＮ層３上にｎ−クラッド層４、発光層
５、ｐ−クラッド層６およびキャップ層７を形成しても
よい。この場合にも、ｎ側電極１１を形成するために複
数の層を精度良くエッチングする必要がないので、製造
工程が複雑化せず、歩留りおよび信頼性が向上し、製造
コストも低減される。
基板１上に一部の層、例えばバッファ層２およびｎ−Ｇ
ａＮ層３を形成した後に、チップ分離および電極形成用
の溝１３を形成し、その後、図１１および図１２に示す
ように、ｎ−ＧａＮ層３上にｎ−クラッド層４、発光層
５、ｐ−クラッド層６およびキャップ層７を形成しても
よい。この場合にも、ｎ側電極１１を形成するために複
数の層を精度良くエッチングする必要がないので、製造
工程が複雑化せず、歩留りおよび信頼性が向上し、製造
コストも低減される。
【００５５】次に、第１の実施例の発光ダイオードを用
いたＬＥＤランプの組み立て工程を図１７を参照しなが
ら説明する。なお、第２の実施例の発光ダイオードを用
いたＬＥＤランプの組み立て工程も第１の実施例の場合
と同様である。
いたＬＥＤランプの組み立て工程を図１７を参照しなが
ら説明する。なお、第２の実施例の発光ダイオードを用
いたＬＥＤランプの組み立て工程も第１の実施例の場合
と同様である。
【００５６】図１７に示すように、発光ダイオードチッ
プ１２を負極端子４１上に設置し、チップ１２の側面に
設けられたｎ側電極１１と負極端子４１とをハンダ５６
で接続する。さらに、発光ダイオードチップ１２の上面
に設けられたｐ側電極１０と正極端子４２とをＡｕワイ
ヤ５５で接続する。さらに、発光ダイオードチップ１
２、負極端子４１および正極端子４２を樹脂レンズ４５
で封入する。
プ１２を負極端子４１上に設置し、チップ１２の側面に
設けられたｎ側電極１１と負極端子４１とをハンダ５６
で接続する。さらに、発光ダイオードチップ１２の上面
に設けられたｐ側電極１０と正極端子４２とをＡｕワイ
ヤ５５で接続する。さらに、発光ダイオードチップ１
２、負極端子４１および正極端子４２を樹脂レンズ４５
で封入する。
【００５７】このように、第１の実施例の発光ダイオー
ドにおいては、ｐ側電極１０が発光ダイオードチップ１
２の上面に設けられ、ｎ側電極１１が発光ダイオードチ
ップ１２の側面に設けられているので、ＬＥＤランプの
組み立て時にワイヤボンディングの工程が１回で済む。
ドにおいては、ｐ側電極１０が発光ダイオードチップ１
２の上面に設けられ、ｎ側電極１１が発光ダイオードチ
ップ１２の側面に設けられているので、ＬＥＤランプの
組み立て時にワイヤボンディングの工程が１回で済む。
【００５８】そのため、組み立ての工数が少なくなり、
組み立て時間および組み立てコストが低減される。ま
た、ワイヤボンディング時に発光ダイオードチップ１２
に加えられる圧力が小さくなるので、ＬＥＤランプの歩
留りおよび信頼性が向上する。さらに、導電性基板を有
する発光ダイオードとＬＥＤランプの組み立て工程を共
通化することができるので、既存の設備を使用すること
ができる。なお、第２の実施例の発光ダイオードを用い
たＬＥＤランプの組み立て工程においても同様の効果が
得られる。
組み立て時間および組み立てコストが低減される。ま
た、ワイヤボンディング時に発光ダイオードチップ１２
に加えられる圧力が小さくなるので、ＬＥＤランプの歩
留りおよび信頼性が向上する。さらに、導電性基板を有
する発光ダイオードとＬＥＤランプの組み立て工程を共
通化することができるので、既存の設備を使用すること
ができる。なお、第２の実施例の発光ダイオードを用い
たＬＥＤランプの組み立て工程においても同様の効果が
得られる。
【００５９】図１８〜図２４は本発明の第３の実施例に
よるＧａＮ系発光ダイオードの製造方法を示す工程図で
あり、図１８、図１９、図２２および図２３は斜視図で
あり、図２０、図２１および図２４は断面図である。以
下、図１８〜図２４を参照しながら第３の実施例の発光
ダイオードの製造方法を説明する。なお、各層の材料お
よび膜厚は第１の実施例と同様である。
よるＧａＮ系発光ダイオードの製造方法を示す工程図で
あり、図１８、図１９、図２２および図２３は斜視図で
あり、図２０、図２１および図２４は断面図である。以
下、図１８〜図２４を参照しながら第３の実施例の発光
ダイオードの製造方法を説明する。なお、各層の材料お
よび膜厚は第１の実施例と同様である。
【００６０】まず、図１８に示すように、厚さ３００〜
５００μｍのサファイヤ基板１上に、ＭＯＣＶＤ法によ
り、バッファ層２、ｎ−ＧａＮ層３、ｎ−クラッド層
４、発光層５、ｐ−クラッド層６およびキャップ層７を
連続成長させ、ダブルヘテロ構造を形成する。各層の成
膜条件は第１の実施例における図１の工程と同様であ
る。
５００μｍのサファイヤ基板１上に、ＭＯＣＶＤ法によ
り、バッファ層２、ｎ−ＧａＮ層３、ｎ−クラッド層
４、発光層５、ｐ−クラッド層６およびキャップ層７を
連続成長させ、ダブルヘテロ構造を形成する。各層の成
膜条件は第１の実施例における図１の工程と同様であ
る。
【００６１】次に、図１９に示すように、サファイヤ基
板１を裏面から厚さ１００〜２００μｍ程度に研磨した
後、フォトリソグラフによるパターニングによって、キ
ャップ層７からｎ−ＧａＮ層３に達する複数の凹溝８を
形成する（メサ作製工程）。凹溝８の幅は例えば５０μ
ｍである。エッチング方法およびエッチング条件は第１
の実施例における図２の工程と同様である。
板１を裏面から厚さ１００〜２００μｍ程度に研磨した
後、フォトリソグラフによるパターニングによって、キ
ャップ層７からｎ−ＧａＮ層３に達する複数の凹溝８を
形成する（メサ作製工程）。凹溝８の幅は例えば５０μ
ｍである。エッチング方法およびエッチング条件は第１
の実施例における図２の工程と同様である。
【００６２】続いて、図２０に示すように、キャップ層
７上および凹溝８の内面にＣＶＤ法を用いて、Ｓｉ
Ｏ2 、ＳｉＮX 等からなるパッシベーション膜（保護
膜）１７を形成する。パッシベーション膜１７の膜厚は
２０００Å以上であり、例えば５０００Åである。
７上および凹溝８の内面にＣＶＤ法を用いて、Ｓｉ
Ｏ2 、ＳｉＮX 等からなるパッシベーション膜（保護
膜）１７を形成する。パッシベーション膜１７の膜厚は
２０００Å以上であり、例えば５０００Åである。
【００６３】その後、図２１に示すように、フォトリソ
グラフによるパターニングによって、キャップ層７上の
パッシベーション膜１７を除去した後、キャップ層７の
上面にｐ側電極１０を形成する。ｐ側電極１０はＮｉま
たはＡｕの蒸着等により厚さ８０００〜１２０００Åに
形成する。
グラフによるパターニングによって、キャップ層７上の
パッシベーション膜１７を除去した後、キャップ層７の
上面にｐ側電極１０を形成する。ｐ側電極１０はＮｉま
たはＡｕの蒸着等により厚さ８０００〜１２０００Åに
形成する。
【００６４】さらに、図２２に示すように、凹溝８に沿
ってダイシングまたはスクライブによりサファイヤ基板
１を分割し、棒状の発光ダイオードバー１８を形成す
る。さらに、図２３に示すように、発光ダイオードバー
１８の側面にＡｌまたはＴｉのスパッタ、蒸着等により
厚さ５０００〜８０００Åのｎ側電極１９を形成する。
ってダイシングまたはスクライブによりサファイヤ基板
１を分割し、棒状の発光ダイオードバー１８を形成す
る。さらに、図２３に示すように、発光ダイオードバー
１８の側面にＡｌまたはＴｉのスパッタ、蒸着等により
厚さ５０００〜８０００Åのｎ側電極１９を形成する。
【００６５】最後に、図２４に示すように、発光ダイオ
ードバー１８を側面に垂直な面に沿ってダイシングまた
はスクライブにより分割し、各発光ダイオードチップ２
０を形成する。
ードバー１８を側面に垂直な面に沿ってダイシングまた
はスクライブにより分割し、各発光ダイオードチップ２
０を形成する。
【００６６】このようにして製造された第３の実施例の
発光ダイオードにおいても、第１の実施例と同様に、キ
ャップ層７の上面にｐ側電極１０が設けられ、かつサフ
ァイヤ基板１、バッファ層２およびｎ−ＧａＮ層３の側
面にｎ側電極１９が設けられているので、サファイヤ基
板１の面積に対する発光層５の面積の割合が大きく、輝
度が高くなる。
発光ダイオードにおいても、第１の実施例と同様に、キ
ャップ層７の上面にｐ側電極１０が設けられ、かつサフ
ァイヤ基板１、バッファ層２およびｎ−ＧａＮ層３の側
面にｎ側電極１９が設けられているので、サファイヤ基
板１の面積に対する発光層５の面積の割合が大きく、輝
度が高くなる。
【００６７】また、ｎ−クラッド層４、発光層５、ｐ−
クラッド層６およびキャップ層７の側面にパッシベーシ
ョン膜１７が形成されているので、ｎ側電極１９がこれ
らの層４，５，６，７に接触することが確実に防止され
る。したがって、ｎ側電極１９からｎ−クラッド層４、
発光層５、ｐ−クラッド層６およびキャップ層７への電
流のリークが生じず、信頼性が高い。
クラッド層６およびキャップ層７の側面にパッシベーシ
ョン膜１７が形成されているので、ｎ側電極１９がこれ
らの層４，５，６，７に接触することが確実に防止され
る。したがって、ｎ側電極１９からｎ−クラッド層４、
発光層５、ｐ−クラッド層６およびキャップ層７への電
流のリークが生じず、信頼性が高い。
【００６８】さらに、ｎ側電極１９を形成するためにサ
ファイヤ基板１にダイシングにより所定の深さの溝を形
成する必要がないので、作製が容易であり、かつサファ
イヤ基板１の割れの問題が生じない。したがって、歩留
りおよび信頼性が向上し、製造コストも低減される。
ファイヤ基板１にダイシングにより所定の深さの溝を形
成する必要がないので、作製が容易であり、かつサファ
イヤ基板１の割れの問題が生じない。したがって、歩留
りおよび信頼性が向上し、製造コストも低減される。
【００６９】なお、第３の実施例の発光ダイオードを用
いたＬＥＤランプの組み立て工程も、図１７を用いて説
明した第１の実施例の場合と同様であり、第１の実施例
と同様の効果が得られる。
いたＬＥＤランプの組み立て工程も、図１７を用いて説
明した第１の実施例の場合と同様であり、第１の実施例
と同様の効果が得られる。
【００７０】図２５〜図２８は本発明の第４の実施例に
よるＧａＮ系発光ダイオードの製造方法を示す工程図で
あり、図２５〜図２７は断面図であり、図２８は正面図
である。また、図２９（ａ），（ｂ）は第４の実施例の
発光ダイオードのそれぞれ平面図および正面図である。
よるＧａＮ系発光ダイオードの製造方法を示す工程図で
あり、図２５〜図２７は断面図であり、図２８は正面図
である。また、図２９（ａ），（ｂ）は第４の実施例の
発光ダイオードのそれぞれ平面図および正面図である。
【００７１】まず、図２５〜図２８を参照しながら第４
の実施例の発光ダイオードの製造方法を説明する。図２
５に示すように、図１の工程と同様にして、厚さ３００
〜５００μｍのサファイヤ基板１上に、ＭＯＣＶＤ法に
より、バッファ層２、ｎ−ＧａＮ層３、ｎ−クラッド層
４、発光層５、ｐ−クラッド層６およびキャップ層７を
連続成長させ、ダブルヘテロ構造を形成した後、図２の
工程と同様にして、サファイヤ基板１を裏面から厚さ１
００〜２００μｍ程度に研磨し、さらにフォトリソグラ
フによるパターニングによってキャップ層７からｎ−Ｇ
ａＮ層３に達する複数の凹溝８を形成する（メサ作製工
程）。なお、各層の材料および膜厚ならびに凹溝８のエ
ッチング方法およびエッチング条件は第１の実施例と同
様である。
の実施例の発光ダイオードの製造方法を説明する。図２
５に示すように、図１の工程と同様にして、厚さ３００
〜５００μｍのサファイヤ基板１上に、ＭＯＣＶＤ法に
より、バッファ層２、ｎ−ＧａＮ層３、ｎ−クラッド層
４、発光層５、ｐ−クラッド層６およびキャップ層７を
連続成長させ、ダブルヘテロ構造を形成した後、図２の
工程と同様にして、サファイヤ基板１を裏面から厚さ１
００〜２００μｍ程度に研磨し、さらにフォトリソグラ
フによるパターニングによってキャップ層７からｎ−Ｇ
ａＮ層３に達する複数の凹溝８を形成する（メサ作製工
程）。なお、各層の材料および膜厚ならびに凹溝８のエ
ッチング方法およびエッチング条件は第１の実施例と同
様である。
【００７２】その後、ダブルヘテロ構造の中央部下方に
おけるサファイヤ基板１の裏面に、ダイシング等により
深さ約８０μｍの溝２１を形成する。続いて、図２６に
示すように、サファイヤ基板１の裏面にＡｌのスパッタ
等により厚さ５０００〜８０００Åのｎ側電極２２を形
成する。また、凹溝８の底面に、チップ分離および電極
形成用の溝９をダイシング等により形成する。溝９の深
さは約１５０μｍとする。
おけるサファイヤ基板１の裏面に、ダイシング等により
深さ約８０μｍの溝２１を形成する。続いて、図２６に
示すように、サファイヤ基板１の裏面にＡｌのスパッタ
等により厚さ５０００〜８０００Åのｎ側電極２２を形
成する。また、凹溝８の底面に、チップ分離および電極
形成用の溝９をダイシング等により形成する。溝９の深
さは約１５０μｍとする。
【００７３】その後、図２７に示すように、フォトリソ
グラフによるパターニングによって、キャップ層７の上
面にｐ側電極１０を形成し、溝９の内面および縁部上に
ｎ側電極１１を形成する。ｐ側電極１０はＡｕの蒸着等
により厚さ８０００〜１２０００Åに形成する。また、
ｎ側電極１１はＡｌのスパッタ等により厚さ５０００〜
８０００Åに形成する。
グラフによるパターニングによって、キャップ層７の上
面にｐ側電極１０を形成し、溝９の内面および縁部上に
ｎ側電極１１を形成する。ｐ側電極１０はＡｕの蒸着等
により厚さ８０００〜１２０００Åに形成する。また、
ｎ側電極１１はＡｌのスパッタ等により厚さ５０００〜
８０００Åに形成する。
【００７４】最後に、図２８に示すように、サファイヤ
基板１を溝９に沿ってブレーキングにより分割し、発光
ダイオードチップ２３を形成する。このようにして、図
２９に示す第４の実施例の発光ダイオードが製造され
る。
基板１を溝９に沿ってブレーキングにより分割し、発光
ダイオードチップ２３を形成する。このようにして、図
２９に示す第４の実施例の発光ダイオードが製造され
る。
【００７５】図２９に示すように、キャップ層７の上面
にｐ側電極１０が形成され、サファイヤ基板１、バッフ
ァ層２およびｎ−ＧａＮ層３の側面にｎ側電極１１が形
成され、さらにサファイヤ基板１の裏面および溝２１の
内面にｎ側電極２２が形成されている。ｎ側電極１１と
ｎ側電極２２とは、溝２１の両端部において電気的に接
続されている。
にｐ側電極１０が形成され、サファイヤ基板１、バッフ
ァ層２およびｎ−ＧａＮ層３の側面にｎ側電極１１が形
成され、さらにサファイヤ基板１の裏面および溝２１の
内面にｎ側電極２２が形成されている。ｎ側電極１１と
ｎ側電極２２とは、溝２１の両端部において電気的に接
続されている。
【００７６】図３０は第４の実施例の発光ダイオードを
ＬＥＤランプの負極端子に装着した状態を示す正面図で
ある。なお、第４の実施例の発光ダイオードを用いたＬ
ＥＤランプの組み立て工程は第１の実施例の場合と同様
である。図３０に示すように、発光ダイオードチップ２
３の裏面が負極端子４１上にハンダ５６で接着されてい
る。
ＬＥＤランプの負極端子に装着した状態を示す正面図で
ある。なお、第４の実施例の発光ダイオードを用いたＬ
ＥＤランプの組み立て工程は第１の実施例の場合と同様
である。図３０に示すように、発光ダイオードチップ２
３の裏面が負極端子４１上にハンダ５６で接着されてい
る。
【００７７】第４の実施例の発光ダイオードにおいて
も、第１の実施例と同様に、サファイヤ基板１の面積に
対する発光層５の面積の割合が大きく、輝度が高くな
る。また、発光ダイオードチップ２３の側面のｎ側電極
１１が裏面のｎ側電極２２と電気的に接続されているの
で、図３０に示すように、ハンダ５６が側面のｎ側電極
１１に十分に接触しない場合でも、裏面のｎ側電極２２
を通してｎ側電極１１と負極端子４１との電気的接続が
確実に行われる。したがって、ＬＥＤランプの歩留りお
よび信頼性が向上する。
も、第１の実施例と同様に、サファイヤ基板１の面積に
対する発光層５の面積の割合が大きく、輝度が高くな
る。また、発光ダイオードチップ２３の側面のｎ側電極
１１が裏面のｎ側電極２２と電気的に接続されているの
で、図３０に示すように、ハンダ５６が側面のｎ側電極
１１に十分に接触しない場合でも、裏面のｎ側電極２２
を通してｎ側電極１１と負極端子４１との電気的接続が
確実に行われる。したがって、ＬＥＤランプの歩留りお
よび信頼性が向上する。
【００７８】さらに、第４の実施例の発光ダイオードを
用いたＬＥＤランプの組み立て工程においても、第１の
実施例の場合と同様に、組み立て工数が少なくなり、組
み立て時間および組み立てコストが低減される。また、
ワイヤボンディング時に発光ダイオードチップ２３に加
えられる圧力が小さくなるので、ＬＥＤランプの歩留り
および信頼性が向上する。さらに、導電性基板を有する
発光ダイオードとＬＥＤランプの組み立て工程を共通化
することができるので、既存の設備を使用することがで
きる。
用いたＬＥＤランプの組み立て工程においても、第１の
実施例の場合と同様に、組み立て工数が少なくなり、組
み立て時間および組み立てコストが低減される。また、
ワイヤボンディング時に発光ダイオードチップ２３に加
えられる圧力が小さくなるので、ＬＥＤランプの歩留り
および信頼性が向上する。さらに、導電性基板を有する
発光ダイオードとＬＥＤランプの組み立て工程を共通化
することができるので、既存の設備を使用することがで
きる。
【００７９】なお、第４の実施例では、図２５の工程に
おいて凹溝８の形成後にサファイヤ基板１の裏面に溝２
１およびｎ側電極２２を形成しているが、ダブルヘテロ
構造の形成前に最初にサファイヤ基板１の裏面に溝２１
およびｎ側電極２２を形成してもよく、あるいは、図２
７の工程においてｐ側電極１０およびｎ側電極９の形成
後にサファイヤ基板１の裏面に溝２１およびｎ側電極２
２を形成してもよい。
おいて凹溝８の形成後にサファイヤ基板１の裏面に溝２
１およびｎ側電極２２を形成しているが、ダブルヘテロ
構造の形成前に最初にサファイヤ基板１の裏面に溝２１
およびｎ側電極２２を形成してもよく、あるいは、図２
７の工程においてｐ側電極１０およびｎ側電極９の形成
後にサファイヤ基板１の裏面に溝２１およびｎ側電極２
２を形成してもよい。
【００８０】また、第４の実施例を第２の実施例の製造
方法に適用することもできる。この場合、図８の工程で
最初にサファイヤ基板１の裏面に溝２１およびｎ側電極
２２を形成してもよく、あるいは、図１４の工程におい
てｐ側電極１０およびｎ側電極１１の形成後にサファイ
ヤ基板１の裏面に溝２１およびｎ側電極２２を形成して
もよい。
方法に適用することもできる。この場合、図８の工程で
最初にサファイヤ基板１の裏面に溝２１およびｎ側電極
２２を形成してもよく、あるいは、図１４の工程におい
てｐ側電極１０およびｎ側電極１１の形成後にサファイ
ヤ基板１の裏面に溝２１およびｎ側電極２２を形成して
もよい。
【００８１】さらに、第４の実施例を第３の実施例の製
造方法に適用することもできる。この場合、図１８の工
程において最初にサファイヤ基板１の裏面に溝２１およ
びｎ側電極２２を形成してもよく、図１９の工程におい
て凹溝８の形成後にサファイヤ基板１の裏面に溝２１お
よびｎ側電極２２を形成してもよく、あるいは、図２１
の工程においてｐ側電極１０の形成後にサファイヤ基板
１の裏面に溝２１およびｎ側電極２２を形成してもよ
い。
造方法に適用することもできる。この場合、図１８の工
程において最初にサファイヤ基板１の裏面に溝２１およ
びｎ側電極２２を形成してもよく、図１９の工程におい
て凹溝８の形成後にサファイヤ基板１の裏面に溝２１お
よびｎ側電極２２を形成してもよく、あるいは、図２１
の工程においてｐ側電極１０の形成後にサファイヤ基板
１の裏面に溝２１およびｎ側電極２２を形成してもよ
い。
【００８２】このように、サファイヤ基板１の裏面に溝
２１およびｎ側電極２２を形成する工程はいずれの段階
で行ってもよい。上記第１〜第４の実施例では、ｎ側電
極１１をサファイア基板１の側面からｎ−ＧａＮ層３の
側面に渡って設けているが、ｎ側電極１１をサファイア
基板１の側面からｎ−クラッド層４の側面に渡って設け
てもよい。
２１およびｎ側電極２２を形成する工程はいずれの段階
で行ってもよい。上記第１〜第４の実施例では、ｎ側電
極１１をサファイア基板１の側面からｎ−ＧａＮ層３の
側面に渡って設けているが、ｎ側電極１１をサファイア
基板１の側面からｎ−クラッド層４の側面に渡って設け
てもよい。
【００８３】特に、本発明では、絶縁性基板と活性層等
の発光領域との間の所定の層の側面から該絶縁性基板の
側面に渡って第２の電極が形成されるのが好ましい。上
記実施例では、図２の工程、図１９の工程および図２５
の工程においてサファイア基板１の裏面を研磨している
が、サファイア基板１の厚さが１００〜２００μｍ程度
である場合には、研磨しなくてもよい。
の発光領域との間の所定の層の側面から該絶縁性基板の
側面に渡って第２の電極が形成されるのが好ましい。上
記実施例では、図２の工程、図１９の工程および図２５
の工程においてサファイア基板１の裏面を研磨している
が、サファイア基板１の厚さが１００〜２００μｍ程度
である場合には、研磨しなくてもよい。
【００８４】上記実施例では、本発明をｐｎ接合型ダブ
ルヘテロ構造のＧａＮ系またはＩｎＧａＮ系発光ダイオ
ードに適用した場合を説明したが、本発明は、シングル
ヘテロ構造の発光ダイオード、量子井戸構造の発光ダイ
オードにも適用でき、また上述のｐｎ接合以外のｐｉｎ
接合等の発光ダイオードにも適用可能である。勿論、Ｇ
ａＮ系またはＩｎＧａＮ系以外の材料系の発光ダイオー
ドにも適用でき、さらには半導体レーザ素子にも適用可
能であり、絶縁性基板を用いた他の種類の半導体発光素
子にも同様にして適用することができる。
ルヘテロ構造のＧａＮ系またはＩｎＧａＮ系発光ダイオ
ードに適用した場合を説明したが、本発明は、シングル
ヘテロ構造の発光ダイオード、量子井戸構造の発光ダイ
オードにも適用でき、また上述のｐｎ接合以外のｐｉｎ
接合等の発光ダイオードにも適用可能である。勿論、Ｇ
ａＮ系またはＩｎＧａＮ系以外の材料系の発光ダイオー
ドにも適用でき、さらには半導体レーザ素子にも適用可
能であり、絶縁性基板を用いた他の種類の半導体発光素
子にも同様にして適用することができる。
【００８５】半導体発光素子が六方体等の多角体である
場合には、ｎ側電極１１，１９を少なくとも１つの側面
に設ければよい。
場合には、ｎ側電極１１，１９を少なくとも１つの側面
に設ければよい。
【００８６】
【発明の効果】以上のように第１〜第９の発明によれ
ば、最上層の上面に第１の電極が形成され、かつ絶縁性
基板および所定の層の側面に第２の電極が形成されてい
るので、絶縁性基板の面積に対する発光面積の割合が大
きくなり、かつ製造工程が複雑化しない。したがって、
輝度が高く、かつ歩留りおよび信頼性が向上された半導
体発光素子が安価に得られる。
ば、最上層の上面に第１の電極が形成され、かつ絶縁性
基板および所定の層の側面に第２の電極が形成されてい
るので、絶縁性基板の面積に対する発光面積の割合が大
きくなり、かつ製造工程が複雑化しない。したがって、
輝度が高く、かつ歩留りおよび信頼性が向上された半導
体発光素子が安価に得られる。
【００８７】また、ランプの組み立て時にワイヤボンデ
ィング工程が１回で済むので、組み立て時間および組み
立てコストが低減されるとともに、ランプの歩留りおよ
び信頼性が向上する。さらに、導電性基板を有する半導
体発光素子とランプの組み立て工程を共通化することが
できるので、既存の設備を使用することができる。
ィング工程が１回で済むので、組み立て時間および組み
立てコストが低減されるとともに、ランプの歩留りおよ
び信頼性が向上する。さらに、導電性基板を有する半導
体発光素子とランプの組み立て工程を共通化することが
できるので、既存の設備を使用することができる。
【００８８】特に、第３の発明によれば、複数の層の側
面のうち最上層側から所定の層の上端または一部分に渡
って形成された絶縁膜によって第２の電極が所定の層よ
りも上の層に接触することが確実に防止される。したが
って、第２の電極から所定の層よりも上の層への電流の
リークが生じず、信頼性が向上する。
面のうち最上層側から所定の層の上端または一部分に渡
って形成された絶縁膜によって第２の電極が所定の層よ
りも上の層に接触することが確実に防止される。したが
って、第２の電極から所定の層よりも上の層への電流の
リークが生じず、信頼性が向上する。
【００８９】また、第４の発明によれば、側面に設けら
れた第２の電極が裏面に設けられた第３の電極を通して
ランプの端子に電気的に接続されるので、第２の電極と
ランプの端子との接続不良が回避され、ランプの歩留り
および信頼性が向上する。
れた第２の電極が裏面に設けられた第３の電極を通して
ランプの端子に電気的に接続されるので、第２の電極と
ランプの端子との接続不良が回避され、ランプの歩留り
および信頼性が向上する。
【００９０】さらに、第５の発明によれば、絶縁性基板
の裏面に設けられた溝の内面にも第３の電極が形成され
ているので、第２の電極と第３の電極との電気的接続が
確実に行われる。
の裏面に設けられた溝の内面にも第３の電極が形成され
ているので、第２の電極と第３の電極との電気的接続が
確実に行われる。
【００９１】特に、第６および第７の発明の製造工程に
おいて絶縁性基板上に複数の層を形成した後に、複数の
層および絶縁性基板に第２の電極形成用の複数の溝を設
ける場合には、製造工程数の増加が少なくなり、製造コ
ストが低減される。また、絶縁性基板上に複数の層を形
成する前に絶縁性基板に第２の電極形成用の複数の溝を
形成する場合または一部の層が形成された絶縁性基板に
第２の電極形成用の複数の溝を形成する場合には、複数
の層を精度良くエッチングする必要がないので、製造工
程が複雑化せず、歩留りおよび信頼性が向上し、製造コ
ストも低減される。
おいて絶縁性基板上に複数の層を形成した後に、複数の
層および絶縁性基板に第２の電極形成用の複数の溝を設
ける場合には、製造工程数の増加が少なくなり、製造コ
ストが低減される。また、絶縁性基板上に複数の層を形
成する前に絶縁性基板に第２の電極形成用の複数の溝を
形成する場合または一部の層が形成された絶縁性基板に
第２の電極形成用の複数の溝を形成する場合には、複数
の層を精度良くエッチングする必要がないので、製造工
程が複雑化せず、歩留りおよび信頼性が向上し、製造コ
ストも低減される。
【００９２】また、第８の発明によれば、所定の層の側
面から絶縁性基板の側面に渡る領域を除いて複数の層の
側面に絶縁膜を形成することによって、第２の電極が所
定の層よりも上の層に接触することが確実に防止される
ので、第２の電極から所定の層よりも上の層への電流の
リークが生じない。また、所定の層の側面から絶縁性基
板の側面に渡る領域に第２の電極を形成するために絶縁
性基板に所定の深さの溝を設ける必要がないので、製造
が容易であり、かつ絶縁性基板の割れが生じない。した
がって、歩留りおよび信頼性が向上し、製造コストも低
減される。
面から絶縁性基板の側面に渡る領域を除いて複数の層の
側面に絶縁膜を形成することによって、第２の電極が所
定の層よりも上の層に接触することが確実に防止される
ので、第２の電極から所定の層よりも上の層への電流の
リークが生じない。また、所定の層の側面から絶縁性基
板の側面に渡る領域に第２の電極を形成するために絶縁
性基板に所定の深さの溝を設ける必要がないので、製造
が容易であり、かつ絶縁性基板の割れが生じない。した
がって、歩留りおよび信頼性が向上し、製造コストも低
減される。
【００９３】また、第９の発明によれば、絶縁性基板の
裏面に複数の溝を形成し、絶縁性基板の裏面および複数
の溝の内面に第３の電極を形成することにより、側面に
設けられた第２の電極が裏面に設けられた第３の電極を
通してランプの端子に電気的に接続される。したがっ
て、第２の電極とランプの端子との接続不良が回避さ
れ、ランプの歩留りおよび信頼性が向上する。
裏面に複数の溝を形成し、絶縁性基板の裏面および複数
の溝の内面に第３の電極を形成することにより、側面に
設けられた第２の電極が裏面に設けられた第３の電極を
通してランプの端子に電気的に接続される。したがっ
て、第２の電極とランプの端子との接続不良が回避さ
れ、ランプの歩留りおよび信頼性が向上する。
【図１】本発明の第１の実施例による発光ダイオードの
製造方法を示す第１の工程断面図である。
製造方法を示す第１の工程断面図である。
【図２】本発明の第１の実施例による発光ダイオードの
製造方法を示す第２の工程断面図である。
製造方法を示す第２の工程断面図である。
【図３】本発明の第１の実施例による発光ダイオードの
製造方法を示す第３の工程断面図である。
製造方法を示す第３の工程断面図である。
【図４】本発明の第１の実施例による発光ダイオードの
製造方法を示す第４の工程断面図である。
製造方法を示す第４の工程断面図である。
【図５】本発明の第１の実施例による発光ダイオードの
製造方法を示す第５の工程断面図である。
製造方法を示す第５の工程断面図である。
【図６】本発明の第１の実施例による発光ダイオードの
断面図および平面図である。
断面図および平面図である。
【図７】本発明の第１の実施例による発光ダイオードの
ｎ側電極の他の例を示す平面図である。
ｎ側電極の他の例を示す平面図である。
【図８】本発明の第２の実施例による発光ダイオードの
製造方法を示す第１の工程断面図である。
製造方法を示す第１の工程断面図である。
【図９】本発明の第２の実施例による発光ダイオードの
製造方法を示す第２の工程断面図である。
製造方法を示す第２の工程断面図である。
【図１０】本発明の第２の実施例による発光ダイオード
の製造方法を示す第３の工程断面図である。
の製造方法を示す第３の工程断面図である。
【図１１】本発明の第２の実施例による発光ダイオード
の製造方法を示す第４の工程断面図である。
の製造方法を示す第４の工程断面図である。
【図１２】本発明の第２の実施例による発光ダイオード
の製造方法を示す第５の工程断面図である。
の製造方法を示す第５の工程断面図である。
【図１３】本発明の第２の実施例による発光ダイオード
の製造方法を示す第６の工程断面図である。
の製造方法を示す第６の工程断面図である。
【図１４】本発明の第２の実施例による発光ダイオード
の製造方法を示す第７の工程断面図である。
の製造方法を示す第７の工程断面図である。
【図１５】本発明の第２の実施例による発光ダイオード
の製造方法を示す第８の工程断面図である。
の製造方法を示す第８の工程断面図である。
【図１６】本発明の第２の実施例による発光ダイオード
の製造方法を示す第９の工程断面図である。
の製造方法を示す第９の工程断面図である。
【図１７】本発明の第１の実施例による発光ダイオード
を用いたＬＥＤランプの構造を示す図である。
を用いたＬＥＤランプの構造を示す図である。
【図１８】本発明の第３の実施例による発光ダイオード
の製造方法を示す第１の工程斜視図である。
の製造方法を示す第１の工程斜視図である。
【図１９】本発明の第３の実施例による発光ダイオード
の製造方法を示す第２の工程斜視図である。
の製造方法を示す第２の工程斜視図である。
【図２０】本発明の第３の実施例による発光ダイオード
の製造方法を示す第３の工程断面図である。
の製造方法を示す第３の工程断面図である。
【図２１】本発明の第３の実施例による発光ダイオード
の製造方法を示す第４の工程断面図である。
の製造方法を示す第４の工程断面図である。
【図２２】本発明の第３の実施例による発光ダイオード
の製造方法を示す第５の工程斜視図である。
の製造方法を示す第５の工程斜視図である。
【図２３】本発明の第３の実施例による発光ダイオード
の製造方法を示す第６の工程断面図である。
の製造方法を示す第６の工程断面図である。
【図２４】本発明の第３の実施例による発光ダイオード
の製造方法を示す第７の工程断面図である。
の製造方法を示す第７の工程断面図である。
【図２５】本発明の第４の実施例による発光ダイオード
の製造方法を示す第１の工程断面図である。
の製造方法を示す第１の工程断面図である。
【図２６】本発明の第４の実施例による発光ダイオード
の製造方法を示す第２の工程断面図である。
の製造方法を示す第２の工程断面図である。
【図２７】本発明の第４の実施例による発光ダイオード
の製造方法を示す第３の工程断面図である。
の製造方法を示す第３の工程断面図である。
【図２８】本発明の第４の実施例による発光ダイオード
の製造方法を示す第４の工程正面図である。
の製造方法を示す第４の工程正面図である。
【図２９】本発明の第４の実施例による発光ダイオード
の平面図および正面図である。
の平面図および正面図である。
【図３０】本発明の第４の実施例による発光ダイオード
をＬＥＤアンプの負極に装着した状態を示す図である。
をＬＥＤアンプの負極に装着した状態を示す図である。
【図３１】絶縁性基板を用いた従来の発光ダイオードの
一例を示す断面図である。
一例を示す断面図である。
【図３２】図３１の従来の発光ダイオードを用いたＬＥ
Ｄランプの構造を示す図である。
Ｄランプの構造を示す図である。
【図３３】導電性基板を有する従来の発光ダイオードを
用いたＬＥＤランプの構造を示す図である。
用いたＬＥＤランプの構造を示す図である。
【図３４】絶縁性基板を用いた従来の発光ダイオードの
他の例を示す工程断面図である。
他の例を示す工程断面図である。
【図３５】図３４の従来の発光ダイオードを用いたＬＥ
Ｄランプの構造を示す図である。
Ｄランプの構造を示す図である。
１ サファイヤ基板 ２ バッファ層 ３ ｎ−ＧａＮ層 ４ ｎ−クラッド層 ５ 発光層 ６ ｐ−クラッド層 ７ キャップ層 １０ ｐ側電極 １１，１９，２２ ｎ側電極 １７ パッシベーション膜 ２１ 溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松下 保彦 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 八木 克己 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (9)
- 【請求項１】 絶縁性基板上に複数の層が積層されてな
る半導体発光素子において、前記複数の層のうち最上層
の上面に第１の電極を形成するとともに、前記複数の層
のうち所定の層の側面から前記絶縁性基板の側面に渡っ
て第２の電極を形成したことを特徴とする半導体発光素
子。 - 【請求項２】 絶縁性基板上に少なくともガリウムおよ
び窒素からなる発光領域を含む複数の層が積層されてな
る半導体発光素子において、前記複数の層のうち最上層
の上面に第１の電極を形成するとともに、前記絶縁性基
板と前記発光領域との間の所定の層の側面から前記絶縁
性基板の側面に渡って第２の電極を形成したことを特徴
とする半導体発光素子。 - 【請求項３】 絶縁性基板上に複数の層が積層されてな
る半導体発光素子において、前記複数の層のうち最上層
の上面に形成された第１の電極と、前記複数の層の側面
のうち前記最上層側から所定の層の上端または一部分に
渡る領域に連なって形成された絶縁膜と、前記複数の層
の前記側面のうち前記所定の層の側面から前記絶縁性基
板の側面に渡って形成された第２の電極とを備えたこと
を特徴とする半導体発光素子。 - 【請求項４】 前記絶縁性基板の裏面に前記第２の電極
と電気的に接続された第３の電極を形成したことを特徴
とする請求項１、２または３記載の半導体発光素子。 - 【請求項５】 前記絶縁性基板の裏面に溝を形成し、前
記絶縁性基板の裏面および前記溝の内面に前記第３の電
極を形成したことを特徴とする請求項４記載の半導体発
光素子。 - 【請求項６】 絶縁性基板上に複数の層が積層されてな
る半導体発光素子の製造方法において、絶縁性基板上に
前記複数の層を形成した後、前記複数の層および前記絶
縁性基板に複数の溝を形成し、前記複数の層のうち最上
層の上面に第１の電極を形成するとともに、前記複数の
溝内の前記絶縁性基板の側面から前記複数の層のうち所
定の層の側面に渡って第２の電極を形成し、前記絶縁性
基板を前記複数の溝に沿って複数のチップに分割するこ
とを特徴とする半導体発光素子の製造方法。 - 【請求項７】 絶縁性基板上に複数の層が積層されてな
る半導体発光素子の製造方法において、絶縁性基板に複
数の溝を形成した後または前記複数の層のうち一部の層
が形成された絶縁性基板に複数の溝を形成した後、前記
絶縁性基板上の前記複数の溝を除く領域に前記複数の層
を形成しまたは前記複数の層のうち残りの層を形成し、
前記複数の層のうち最上層の上面に第１の電極を形成す
るとともに、前記複数の溝内の前記絶縁性基板の側面か
ら前記複数の層のうち所定の層の側面に渡って第２の電
極を形成し、前記絶縁性基板を前記複数の溝に沿って複
数のチップに分割することを特徴とする半導体発光素子
の製造方法。 - 【請求項８】 絶縁性基板上に複数の層が積層されてな
る半導体発光素子の製造方法において、前記絶縁性基板
上に前記複数の層を形成した後、前記複数の層のうち最
上層から所定の層に至る深さを有する複数の溝を形成
し、前記複数の溝の内面に絶縁膜を形成するとともに、
前記最上層の上面に第１の電極を形成し、前記絶縁性基
板を前記複数の溝に沿って複数の棒状部分に分割し、前
記各棒状部分の少なくとも一方の側面に第２の電極を形
成し、前記各棒状部分を複数のチップに分割することを
特徴とする半導体発光素子の製造方法。 - 【請求項９】 前記絶縁性基板上に前記複数の層を形成
する前または前記絶縁性基板上に前記複数の層を形成し
た後に、前記絶縁性基板の裏面に複数の溝を形成し、前
記絶縁性基板の裏面および前記複数の溝の内面に第３の
電極を形成することを特徴とする請求項６、７または８
記載の半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06406696A JP3557033B2 (ja) | 1995-03-24 | 1996-03-21 | 半導体発光素子およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-66570 | 1995-03-24 | ||
| JP6657095 | 1995-03-24 | ||
| JP06406696A JP3557033B2 (ja) | 1995-03-24 | 1996-03-21 | 半導体発光素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330631A true JPH08330631A (ja) | 1996-12-13 |
| JP3557033B2 JP3557033B2 (ja) | 2004-08-25 |
Family
ID=26405198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06406696A Expired - Lifetime JP3557033B2 (ja) | 1995-03-24 | 1996-03-21 | 半導体発光素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3557033B2 (ja) |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0927639A (ja) * | 1995-07-12 | 1997-01-28 | Toshiba Corp | 半導体装置 |
| JPH10256602A (ja) * | 1997-03-12 | 1998-09-25 | Sharp Corp | 半導体発光素子 |
| JPH10335699A (ja) * | 1997-05-27 | 1998-12-18 | Seiwa Electric Mfg Co Ltd | 化合物半導体発光素子とその製造方法 |
| JPH1154831A (ja) * | 1997-08-05 | 1999-02-26 | Matsushita Electric Ind Co Ltd | 半導体発光素子 |
| JPH11150300A (ja) * | 1997-11-14 | 1999-06-02 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
| JP2000077726A (ja) * | 1998-08-27 | 2000-03-14 | Seiwa Electric Mfg Co Ltd | 半導体素子とその製造方法 |
| JP2002009342A (ja) * | 2000-06-22 | 2002-01-11 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2002261327A (ja) * | 2001-03-06 | 2002-09-13 | Sony Corp | 半導体発光素子及び半導体発光素子の製造方法 |
| JP2003023180A (ja) * | 2001-07-05 | 2003-01-24 | Seiwa Electric Mfg Co Ltd | 化合物半導体発光素子及びその製造方法 |
| JP2003023182A (ja) * | 2002-04-22 | 2003-01-24 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
| KR100463957B1 (ko) * | 2000-10-02 | 2004-12-30 | 하이링크 테크놀로지 코포레이션 | 발광 다이오드 장치를 제조하는 방법 |
| JP2005159035A (ja) * | 2003-11-26 | 2005-06-16 | Sumitomo Electric Ind Ltd | 発光ダイオード及び発光装置 |
| JP2007042857A (ja) * | 2005-08-03 | 2007-02-15 | Nichia Chem Ind Ltd | 半導体発光素子と半導体素子の製造方法及び半導体発光装置 |
| KR100688037B1 (ko) * | 2006-09-30 | 2007-03-02 | 에피밸리 주식회사 | 3족 질화물 반도체 발광소자 |
| JP2007081081A (ja) * | 2005-09-14 | 2007-03-29 | Oki Data Corp | ３端子スイッチアレイ、３端子スイッチアレイ装置、半導体複合装置、および画像形成装置 |
| WO2008026902A1 (en) * | 2006-08-31 | 2008-03-06 | Epivalley Co., Ltd. | Iii-nitride semiconductor light emitting device |
| JP2008130799A (ja) * | 2006-11-21 | 2008-06-05 | Sharp Corp | 半導体発光素子および半導体発光素子の製造方法 |
| JP2009038407A (ja) * | 2005-03-09 | 2009-02-19 | Showa Denko Kk | 窒化物半導体発光素子及びその製造方法 |
| JP2009231462A (ja) * | 2008-03-21 | 2009-10-08 | Sanken Electric Co Ltd | 半導体発光装置 |
| JP2010056322A (ja) * | 2008-08-28 | 2010-03-11 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| JP2010056323A (ja) * | 2008-08-28 | 2010-03-11 | Toshiba Corp | 半導体発光装置の製造方法及び半導体発光装置 |
| WO2010095785A1 (ko) * | 2009-02-19 | 2010-08-26 | 엘지이노텍주식회사 | 발광소자 및 발광소자 패키지 |
| JP2011119760A (ja) * | 2011-02-21 | 2011-06-16 | Nichia Corp | 半導体素子の製造方法 |
| JP2011187692A (ja) * | 2010-03-09 | 2011-09-22 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| JP2011249425A (ja) * | 2010-05-24 | 2011-12-08 | Toshiba Corp | 半導体発光装置 |
| KR101147715B1 (ko) * | 2009-09-30 | 2012-05-23 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| KR101362504B1 (ko) * | 2007-12-18 | 2014-02-13 | 엘지전자 주식회사 | 질화물 반도체 레이저 다이오드 및 그의 제조 방법 |
| JP2019201198A (ja) * | 2018-05-18 | 2019-11-21 | オプト テック コーポレーション | 発光チップ及び関連するパッケージ構造 |
-
1996
- 1996-03-21 JP JP06406696A patent/JP3557033B2/ja not_active Expired - Lifetime
Cited By (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0927639A (ja) * | 1995-07-12 | 1997-01-28 | Toshiba Corp | 半導体装置 |
| JPH10256602A (ja) * | 1997-03-12 | 1998-09-25 | Sharp Corp | 半導体発光素子 |
| JPH10335699A (ja) * | 1997-05-27 | 1998-12-18 | Seiwa Electric Mfg Co Ltd | 化合物半導体発光素子とその製造方法 |
| JPH1154831A (ja) * | 1997-08-05 | 1999-02-26 | Matsushita Electric Ind Co Ltd | 半導体発光素子 |
| JPH11150300A (ja) * | 1997-11-14 | 1999-06-02 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
| JP2000077726A (ja) * | 1998-08-27 | 2000-03-14 | Seiwa Electric Mfg Co Ltd | 半導体素子とその製造方法 |
| JP2002009342A (ja) * | 2000-06-22 | 2002-01-11 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| KR100463957B1 (ko) * | 2000-10-02 | 2004-12-30 | 하이링크 테크놀로지 코포레이션 | 발광 다이오드 장치를 제조하는 방법 |
| JP2002261327A (ja) * | 2001-03-06 | 2002-09-13 | Sony Corp | 半導体発光素子及び半導体発光素子の製造方法 |
| JP2003023180A (ja) * | 2001-07-05 | 2003-01-24 | Seiwa Electric Mfg Co Ltd | 化合物半導体発光素子及びその製造方法 |
| JP2003023182A (ja) * | 2002-04-22 | 2003-01-24 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
| JP2005159035A (ja) * | 2003-11-26 | 2005-06-16 | Sumitomo Electric Ind Ltd | 発光ダイオード及び発光装置 |
| JP2009038407A (ja) * | 2005-03-09 | 2009-02-19 | Showa Denko Kk | 窒化物半導体発光素子及びその製造方法 |
| JP2007042857A (ja) * | 2005-08-03 | 2007-02-15 | Nichia Chem Ind Ltd | 半導体発光素子と半導体素子の製造方法及び半導体発光装置 |
| US7923737B2 (en) | 2005-09-14 | 2011-04-12 | Oki Data Corporation | Three-terminal switch array device, combined semiconductor device, and image forming apparatus |
| JP2007081081A (ja) * | 2005-09-14 | 2007-03-29 | Oki Data Corp | ３端子スイッチアレイ、３端子スイッチアレイ装置、半導体複合装置、および画像形成装置 |
| WO2008026902A1 (en) * | 2006-08-31 | 2008-03-06 | Epivalley Co., Ltd. | Iii-nitride semiconductor light emitting device |
| KR100688037B1 (ko) * | 2006-09-30 | 2007-03-02 | 에피밸리 주식회사 | 3족 질화물 반도체 발광소자 |
| JP2008130799A (ja) * | 2006-11-21 | 2008-06-05 | Sharp Corp | 半導体発光素子および半導体発光素子の製造方法 |
| KR101362504B1 (ko) * | 2007-12-18 | 2014-02-13 | 엘지전자 주식회사 | 질화물 반도체 레이저 다이오드 및 그의 제조 방법 |
| JP2009231462A (ja) * | 2008-03-21 | 2009-10-08 | Sanken Electric Co Ltd | 半導体発光装置 |
| JP2010056323A (ja) * | 2008-08-28 | 2010-03-11 | Toshiba Corp | 半導体発光装置の製造方法及び半導体発光装置 |
| JP2010056322A (ja) * | 2008-08-28 | 2010-03-11 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| CN102187483A (zh) * | 2009-02-19 | 2011-09-14 | Lg伊诺特有限公司 | Led和led封装 |
| WO2010095785A1 (ko) * | 2009-02-19 | 2010-08-26 | 엘지이노텍주식회사 | 발광소자 및 발광소자 패키지 |
| US8680560B2 (en) | 2009-02-19 | 2014-03-25 | Lg Innotek Co., Ltd. | LED and LED package |
| KR101007128B1 (ko) * | 2009-02-19 | 2011-01-10 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| KR101147715B1 (ko) * | 2009-09-30 | 2012-05-23 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| EP2797125A1 (en) * | 2010-03-09 | 2014-10-29 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same |
| JP2011187692A (ja) * | 2010-03-09 | 2011-09-22 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| US8766310B2 (en) | 2010-03-09 | 2014-07-01 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same |
| US9136437B2 (en) | 2010-03-09 | 2015-09-15 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same |
| JP2011249425A (ja) * | 2010-05-24 | 2011-12-08 | Toshiba Corp | 半導体発光装置 |
| US8729592B2 (en) | 2010-05-24 | 2014-05-20 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| JP2011119760A (ja) * | 2011-02-21 | 2011-06-16 | Nichia Corp | 半導体素子の製造方法 |
| JP2019201198A (ja) * | 2018-05-18 | 2019-11-21 | オプト テック コーポレーション | 発光チップ及び関連するパッケージ構造 |
| CN110504344A (zh) * | 2018-05-18 | 2019-11-26 | 光磊科技股份有限公司 | 发光晶粒、封装结构及其相关制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3557033B2 (ja) | 2004-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3557033B2 (ja) | 半導体発光素子およびその製造方法 | |
| US8093611B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| US7977682B2 (en) | Light emitting device | |
| US6156584A (en) | Method of manufacturing a semiconductor light emitting device | |
| JP3893874B2 (ja) | 窒化物半導体発光素子の製造方法 | |
| US8436373B2 (en) | Light emitting diode with a light source suitable structure | |
| US6703253B2 (en) | Method for producing semiconductor light emitting device and semiconductor light emitting device produced by such method | |
| US7541621B2 (en) | Semiconductor light emitting device having a current narrowing portion and manufacturing method for semiconductor light emitting device | |
| KR100615122B1 (ko) | 반도체 발광소자 | |
| JP2006041491A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH10294493A (ja) | 半導体発光デバイス | |
| JP2013201455A (ja) | 発光素子 | |
| KR101000276B1 (ko) | 반도체 발광소자 | |
| JP3752339B2 (ja) | 半導体発光素子 | |
| TW201448265A (zh) | 半導體發光元件及其製造方法 | |
| US20120146067A1 (en) | Light emitting device | |
| US20050079642A1 (en) | Manufacturing method of nitride semiconductor device | |
| US7056756B2 (en) | Nitride semiconductor laser device and fabricating method thereof | |
| JP4569859B2 (ja) | 発光素子の製造方法 | |
| JP2007096114A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
| KR20060115751A (ko) | 반도체 발광소자 및 그 제조방법 | |
| JP3713124B2 (ja) | 半導体発光素子およびその製法 | |
| JP3691202B2 (ja) | 半導体発光素子 | |
| JP2006147679A (ja) | 集積型発光ダイオード、集積型発光ダイオードの製造方法、発光ダイオードディスプレイおよび発光ダイオード照明装置 | |
| KR100644215B1 (ko) | 발광소자와 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040213 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040514 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |