KR100688037B1 - 3족 질화물 반도체 발광소자 - Google Patents

3족 질화물 반도체 발광소자 Download PDF

Info

Publication number
KR100688037B1
KR100688037B1 KR1020060096716A KR20060096716A KR100688037B1 KR 100688037 B1 KR100688037 B1 KR 100688037B1 KR 1020060096716 A KR1020060096716 A KR 1020060096716A KR 20060096716 A KR20060096716 A KR 20060096716A KR 100688037 B1 KR100688037 B1 KR 100688037B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
group iii
iii nitride
electrode
substrate
Prior art date
Application number
KR1020060096716A
Other languages
English (en)
Inventor
김창태
정현민
이태희
최병균
Original Assignee
에피밸리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피밸리 주식회사 filed Critical 에피밸리 주식회사
Priority to KR1020060096716A priority Critical patent/KR100688037B1/ko
Application granted granted Critical
Publication of KR100688037B1 publication Critical patent/KR100688037B1/ko
Priority to PCT/KR2007/004219 priority patent/WO2008026902A1/en
Priority to JP2009504133A priority patent/JP2009532895A/ja
Priority to CN200780006593.0A priority patent/CN101390225B/zh
Priority to US12/196,066 priority patent/US20080315240A1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 제1 면 및 제1 면에 대향하는 제2 면을 구비하며, 제1 면으로부터 제2 면으로 홈이 형성된 기판; 상기 홈이 형성된 기판의 제1 면 위에 성장되는 버퍼층, 버퍼층 위에 에피성장되는 n형 3족 질화물 반도체층, n형 3족 질화물 반도체층 위에 에피성장되며, 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층, 활성층 위에 에피성장되는 p형 3족 질화물 반도체층을 구비하는 복수개의 질화물 반도체층;을 포함하며, 상기 p형 3족 질화물 반도체층 위에 형성되는 p측 전극 및 p측 본딩 패드;구비하고, 상기 복수개의 질화물 반도체층은 기판의 제1 면에 형성된 홈에 의해 생성되는 개구부;를 포함하고, 상기 개구부를 통하여 n형 3족 질화물 반도체층에 형성되는 제1 n측 전극과 기판의 제2 면이 연마되어 노출되는 홈을 통하여 n형 3족 질화물 반도체층에 형성되는 제2 n측 전극;을 구비하며, 상기 제1 n측 전극과 제2 n측 전극은 전기적으로 접촉되어 있으며, 제1 n측 전극과 제2 n측 전극의 외벽에 보조 금속전극을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자에 관한 것이다.
개구부, Via hole, 전기도금, 수직구조LED

Description

3족 질화물 반도체 발광소자{Ⅲ-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}
도 1은 종래의 3족 질화물 반도체 발광소자를 나타내는 단면도,
도 2는 한국특허출원 2006- 호의 대표 도면,
도 3은 본 발명에 따른 3족 질화물 반도체 발광소자를 나타내는 단면도,
도 4는 전기도금 공정을 설명하는 개략도,
도 5는 본 발명에 따른 3족 질화물 반도체 발광소자의 보조 금속전극의 형성 모습을 나타내는 도면,
도 6은 본 발명에 따른 3족 질화물 반도체 발광소자의 평면도,
도 7은 도 6의 3족 질화물 반도체 발광소자에 보조 금속전극을 형성한 것과 형성하지 않은 것의 광학적 전기적 특성을 비교한 도면,
도 8은 본 발명에 따른 3족 질화물 반도체 발광소자의 신뢰성을 나타내는 도면.
본 발명은 3족 질화물 반도체 발광소자에 관한 것으로, 특히 비아 홀(Via hole)을 포함하는 수직의 전극 구조를 가지는 발광소자의 제1 n측 전극과 제2 n측 전극의 외벽에 전기도금법을 통하여 보조 금속전극을 형성하여 전류 밀도의 불균형을 해소하고 전기적 특성을 개선한 3족 질화물 반도체 발광소자에 관한 것이다.
도 1은 종래의 3족 질화물 반도체 발광소자를 나타내는 단면도로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 에피성장되는 버퍼층(200), 버퍼층(200) 위에 에피성장되는 n형 질화물 반도체층(300), n형 질화물 반도체층(300) 위에 에피성장되는 활성층(400), 활성층(400) 위에 에피성장되는 p형 질화물 반도체층(500), p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 질화물 반도체층(301) 위에 형성되는 n측 전극(800)을 포함한다.
기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사피이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다.
기판(100) 위에 에피성장되는 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.
버퍼층(200)은 이종기판(100)과 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 개시되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위 에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 개시되어 있고, 국제공개공보 WO/05/053042호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 개시되어 있다.
n형 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 개시되어 있다.
활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다. 국제공개공보 WO/02/021121호에는 복수개의 양자우물층들과 장벽층들의 일부에만 도핑을 하는 기술이 개시되어 있다.
p형 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있고, 국제공개공보 WO/05/022655호에는 p형 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 개시되어 있다.
일반적으로 3족 질화물 반도체 발광소자의 경우 기판(100)으로는 사파이어가 주로 사용되어 지는데, 사파이어는 전기가 통하지 않기 때문에 전류를 공급하기 위한 전극이 수평으로 위치하게 된다. 이때, 활성층(400)에서 발생한 빛의 일부는 외부로 탈출하여 외부양자효율에 영향을 주지만, 많은 양의 빛은 사파이어 기판(100)과 질화물 반도체층 내부에 갇혀 빠져나오지 못하고 열로 소멸되고 있는 실정이다. 또한, 수평방향으로 전류 인가되어 발광소자 내부에 전류밀도 불균형이 발생하여 소자의 성능에 좋지 않은 영향을 준다.
그래서, 사파이어 기판(100) 위에 복수개의 질화물 반도체층을 성장한 후 사파이어 기판(100)을 제거하고 수직 방향의 전극 구조를 가지는 고효율의 발광소자를 제작하기 위한 기술들이 연구되고 있다. 일반적으로 사파이어 기판(100)을 제거하기 위한 방법으로 레이저를 이용하는 방법이 사용된다. 사파이어 기판(100)의 하부에 레이저를 조사하면 사파이어 기판(100)은 레이저 빛을 흡수하지 못하고 그대로 투과시키지만, 질화물 반도체층은 레이저 빛을 흡수하여 삼족 원소와 질소 원소가 분리된다.
주된 삼족 원소인 갈륨은 상온에서도 액상을 유지하기 때문에 사파이어 기판(100)과 질화물 반도체층이 분리되는 것이다. 그러나, 레이저를 이용한 방법은 레이저의 조사시 높은 열이 발생하여 소자에 좋지 않은 영향을 주고 또한 사파이어 기판(100)과 질화물 반도체층 사이의 스트레스로 인하여 질화물 반도체층이 깨지기도 한다.
상기의 문제를 해결하기 위하여 본원인은 비아 홀(Via hole:900)을 포함하는 수직의 전극 형태를 가지는 발광소자를 한국특허출원(제2006-35149호)하였으며 그 대표 도면을 도 2에 나타내었다.
비아 홀(900)을 포함하는 수직의 전극 형태를 가지는 발광소자는 홈이 형성된 기판(101) 위에 버퍼층(201), n형 질화물 반도체층(301), 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층(401), p형 질화물 반도체층(501)을 포함한다. 홈이 형성된 기판(101) 위에 성장되는 복수개의 질화물 반도체층은 수평방향 성장이 일어나지 않는 성장 조건을 이용하여 반도체층을 성장함으로써 비아 홀(900)을 형성할 수 있다.
성장된 복수개의 질화물 반도체층의 위에 p측 전극(601)과 p측 본딩 패드(701)를 형성한다. p측 본딩 패드(701)의 형성 공정에서 제1 n측 전극(801)이 비아 홀(900)을 통하여 형성된다. 상기 공정을 수행한 후 기판(101)의 후면을 연마하는 공정을 수행한다. 기판(101)의 연마는 적어도 홈이 형성된 곳까지 연마하여 홈이 노출되도록 한다. 노출된 홈을 통하여 복수개의 질화물 반도체층의 아래에 제2 n측 전극(802)이 형성되며, 또한 기판(101)의 후면에도 제2 n측 전극(802)이 형성된다.
비아 홀(900)을 포함하는 수직의 전극 형태를 가지는 발광소자는 레이저를 이용하여 기판을 제거하지 않음으로써 성장된 복수개의 질화물 반도체층에 좋지 않은 영향을 주는 열적 문제를 개선할 수 있으며 칩의 제조 공정에서 높은 수율을 얻을 수 있다. 그러나, 비아 홀(900)을 포함하는 수직 형태의 전극 구조를 가지는 발 광소자는 제1 n측 전극(801) 및 제2 n측 전극(802)의 전기적 접촉의 불안정성에 따른 전류 밀도의 불균형 및 누설 전류에 대한 문제점을 가진다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 비아 홀 주위의 n형 질화물 반도체층에 형성되는 제1 n측 전극과 제2 n측 전극의 외벽에 전기도금법을 이용하여 보조 금속전극을 형성하여 전류 밀도의 불균형을 개선하고 전기적 특성을 향상시키는 3족 질화물 반도체 발광소자를 제공하는 것을 목적으로 한다.
이를 위해 본 발명은 기판, 그리고 기판 위에 성장되는 복수개의 3족 질화물 반도체층으로서, 제1 도전성을 가지는 제1 3족 질화물 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 3족 질화물 반도체층, 및 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위치하며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 3족 질화물 반도체층을 포함하는 3족 질화물 반도체 발광소자에 있어서, 기판으로부터 제1 3족 질화물 반도체층으로 이어진 개구부, 그리고 개구부에 위치하며, 제1 3족 질화물 반도체층과 전기적으로 연결되는 도금층을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자을 제공한다.
또한 본 발명은 기판 측으로부터 개구부를 통해 제1 3족 질화물 반도체층과 전기적으로 연결되는 전극을 포함하며, 도금층은 전극 위에 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.
또한 본 발명은 개구부가 복수개의 3족 질화물 반도체층을 관통하여 있으며, 복수개의 3족 질화물 반도체층 측으로부터 개구부를 통해 제1 3족 질화물 반도체층과 전기적으로 연결되는 제1 전극 및 기판 측으로부터 개구부를 통해 제1 3족 질화물 반도체층과 전기적으로 연결되는 제2 전극을 포함하고, 도금층이 제1 전극 및 제2 전극을 연결하도록 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.
또한 본 발명은 기판, 그리고 기판 위에 성장되는 복수개의 3족 질화물 반도체층으로서, 제1 도전성을 가지는 제1 3족 질화물 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 3족 질화물 반도체층, 및 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위치하며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 3족 질화물 반도체층을 포함하는 3족 질화물 반도체 발광소자에 있어서, 기판으로부터 복수개의 3족 질화물 반도체층을 관통하여 있는 개구부, 복수개의 3족 질화물 반도체층 측으로부터 개구부를 통해 제1 3족 질화물 반도체층과 전기적으로 연결되는 제1 전극, 기판 측으로부터 개구부를 통해 제1 3족 질화물 반도체층과 전기적으로 연결되는 제2 전극, 그리고 제1 전극과 제2 전극을 연결하는 보조 전극을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.
또한 본 발명은 보조 전극이 전기 도금층인 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.
또한 본 발명은 복수개의 3족 질화물 반도체층 위에 형성되는 투광성 전극을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.
또한 본 발명은 제2 전극이 기판의 전면에 걸쳐 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.
또한 본 발명은 제2 전극이 반사막인 것을 특징으로 3족 질화물 반도체 발광소자를 제공한다.
또한 본 발명은 제1 면 및 제1 면에 대향하는 제2 면을 구비하며, 제1 면으로부터 제2 면으로 홈이 형성된 기판; 상기 홈이 형성된 기판의 제1 면 위에 성장되는 버퍼층, 버퍼층 위에 에피성장되는 n형 3족 질화물 반도체층, n형 3족 질화물 반도체층 위에 에피성장되며, 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층, 활성층 위에 에피성장되는 p형 3족 질화물 반도체층을 구비하는 복수개의 질화물 반도체층;을 포함하며, 상기 p형 3족 질화물 반도체층 위에 형성되는 p측 전극 및 p측 본딩 패드;구비하고, 상기 복수개의 질화물 반도체층은 기판의 제1 면에 형성된 홈에 의해 생성되는 개구부;를 포함하고, 상기 개구부를 통하여 n형 3족 질화물 반도체층에 형성되는 제1 n측 전극과 기판의 제2 면이 연마되어 노출되는 홈을 통하여 n형 3족 질화물 반도체층에 형성되는 제2 n측 전극;을 구비하며, 상기 제1 n측 전극과 제2 n측 전극은 전기적으로 접촉되어 있으며, 제1 n측 전극과 제2 n측 전극의 외벽에 보조 금속전극을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.
또한 본 발명은 보조 금속전극이 전기도금법에 의하여 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.
또한 본 발명은 제1 n측 전극이 p측 본딩 패드와 동시에 형성되는 것을 특징 으로 하는 3족 질화물 반도체 발광소자를 제공한다.
또한 본 발명은 보조 금속전극이 금, 은 , 구리 및 알루미늄으로 이루어진 군으로부터 선택되는 하나인 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.
또한 본 발명은 보조 금속전극의 두께가 1㎛ ~ 10㎛인 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.
또한 본 발명은 제2 n측 전극이 기판 전체에 형성되어 반사막 역할을 하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.
이하 도면을 참고하여 본 발명을 더욱 자세히 설명한다.
도 3은 본 발명에 따른 3족 질화물 반도체 발광소자를 나타내는 단면도로서, 3족 질화물 반도체 발광소자는 홈(91)이 형성된 기판(10), 기판(10) 위에 에피성장되는 버퍼층(20), 버퍼층(20) 위에 에피성장되는 n형 3족 질화물 반도체층(30), n형 3족 질화물 반도체층(30) 위에 성장되며 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층(40), 활성층(40) 위에 에피성장되는 p형 3족 질화물 반도체층(50), p형 3족 질화물 반도체층(50) 위에 형성되는 투광성 전극인 p측 전극(60), p측 전극(60) 위에 성장되는 p측 본딩 패드(70), 개구부(90)에 의하여 노출된 n형 질화물 반도체층(30) 위에 형성된 제1 n측 전극(81)과 홈을 통하여 n형 3족 질화물 반도체층에 형성된 제2 n측 전극(82) 및 제1 n측 전극(81)과 제2 n측 전극(82)의 외벽에 보조 금속전극(80)을 포함한다.
홈(91)이 형성된 기판(10)의 홈을 형성하는 방법은 355nm 파장 영역의 레이 저를 이용하며, 레이저의 초점이 잡힌 상태에서 수 ㎛에서 수백 ㎛ 사이의 직경을 가지는 원형, 타원형 또는 여러 형태의 다각형 모양의 홈(91)을 형성할 수 있다. 또한 홈(91)의 깊이는 레이저의 에너지 등에 의해서 수 ㎛에서 수백 ㎛까지 홈(91)의 깊이를 조절할 수 있으며, 홈(91)은 기판(10)을 관통하여 형성하여도 된다.
홈(91)의 형성을 위해 사용한 레이저는 활성 매체가 네오드뮴이 포함된 이트리아계 산화물이며, 레이저의 파장은 532nm의 DPSS(Diod Pumped Solid State)레이저를 사용하였다. 이때, 레이저의 출력은 10W(10~100KHz)이며, 드릴링 속도는 20~50 holes/sec이었다.
버퍼층(20) 위에 에피성장되는 n형 3족 질화물 반도체층(30), 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층(40), p형 3족 질화물 반도체층(50)을 포함하는 복수개의 3족 질화물 반도체층은 성장조건 즉 성장 온도, 성장 속도 및 성장 압력 등을 조절하여 수평방향 성장이 발생하지 않도록 성장한다. 상기와 같이 수평방향 성장이 일어나지 않는 성장 조건에서 성장된 복수개의 질화물 반도체층은 기판에 형성된 홈(91)으로부터 시작되는 개구부(90)가 형성된다. 한편, 홈(91)을 덮도록 복수개의 3족 질화물 반도체층을 성장시킨 다음, 식각을 통해 개구부(90)를 형성할 수도 있다.
p형 3족 질화물 반도체층(50) 위에 p측 전극(60)을 형성한 후 n형 3족 질화물 반도체층(30)을 노출시키는 공정을 수행한다. n형 3족 질화물 반도체층(30)을 노출시키는 방법은 건식식각 및 습식식각법을 이용한다. 이때 n형 3족 질화물 반도체층(30)이 노출되는 표면적을 크게 하기 위해서 하나의 스텝(step)을 가지는 형태 로 식각한다.
p측 전극(60)을 형성한 후 p형 3족 질화물 반도체층(50)과 p측 전극(60) 위에 p측 본딩 패드(70)를 형성하며 이 과정에서 개구부(90)의 노출된 n형 3족 질화물 반도체층(30)에 제1 n측 전극(81)을 동시에 형성한다.
제1 n측 전극(81)은 두께가 비교적 얇기 때문에 단위 면적당 전류가 과도하게 몰리는 현상으로 인하여 열이 발생하고 그러므로 인하여 전기적 특성이 좋지 않게 될 수 있다.
p측 본딩 패드(60)와 제1 n측 전극(81)을 형성한 후 기판(10)의 후면을 연마하는 공정을 수행한다. 기판(10)의 연마는 적어도 홈(91)이 형성된 곳까지 연마하여 기판(10)의 제1 면으로부터 형성된 홈(91)이 노출되도록 한다. 기판(10)의 후면을 연마하는 공정을 수행한 후 제2 n측 전극(82)을 형성한다. 제2 n측 전극(82)은 형성된 홈(91)을 통하여 n형 3족 질화물 반도체층(30)의 아래에 형성되며, 제1 n측 전극(81)과 전기적으로 접촉된다. 바람직하게는 제2 n측 전극(82)은 기판(10)의 후면 전체에 형성되어 반사막으로 기능한다.
전기도금법(plating)은 도금할 물체를 (-)극에 연결하고, 도금재료를 (+)극에 연결한다. 이때 도금재료는 금, 은, 구리, 알루미늄 등 전기 전도성이 좋은 금속 이온을 포함하는 용액을 이용한다. 전기 전도성이 좋은 금속 이온을 포함하는 용액에 전류를 흘려주면 (-)극에서는 환원 반응이 일어나고, (+)극에서는 산화 반응이 발생한다. 이때 (-)극에 연결된 도금할 물체에 환원 반응으로 인하여 용액에 포함되어 있는 금속 이온이 보조 금속전극(80)을 형성하게 된다.
본 발명에서는 구리 이온을 포함하는 용액을 이용하여 보조 금속전극(80)을 형성하였다. 전기도금 공정의 조건은 홀의 내부에 도금이 잘되게 하기 위하여 웨이퍼(wafer)와 도금재료를 수평이 되도록 위치시켰다. 또한 용기 내부에 마그네틱 바를 이용하여 난류를 발생시켜 도금이 균일하게 되도록 하였다. 이를 도 4에 나타내었다.
그리고, 보조 금속전극(80)을 형성함에 있어서 보조 금속전극(80)의 막질을 좋게 하기 위하여 도금 공정에서 인가되는 전류는 최대한 저전류를 인가하였다. 본 발명에서는 150mA의 전류를 인가하였으며 이때, 보조 금속전극(80)은 분당 약 1700Å의 보조 금속전극(80)이 형성되었다.
보조 금속전극(80)을 형성함으로써, 제1 n측 전극의 얇은 두께에 의하여 발생하는 전류의 몰림 현상에 따른 열적 문제 및 전기적 접촉 특성을 비교적 쉬운 전기도금법을 통하여 개선할 수 있으며 소자의 신뢰성을 높을 수 있다. 또한, 제2 n측 전극(82)을 형성한 후 전기도금법을 이용하여 보조 금속전극(80)을 형성한다. 보조 금속전극(80)을 통하여 제1 n측 전극(81)과 제2 n측 전극(82)이 원활히 접촉되어 전기적 특성이 개선된다.
도 5는 본 발명에 따른 3족 질화물 반도체 발광소자의 보조 금속전극의 형성 모습을 나타내는 도면으로서, 보조 금속전극(80)의 형성 모습을 전자 현미경(SEM)으로 관찰한 모습이다. 도 5a는 보조 금속전극(80)이 형성된 전체적인 모습을 나타내며, 도 5b는 제1 n측 전극 위에 형성된 모습, 도 5c는 제2 n측 전극 위에 형성된 모습을 나타내며 그리고, 도 5d는 홀의 내부에 보조 금속전극(80)이 형성된 모습을 나타낸다. 제1 n측 전극 부분에 형성되는 보조 금속전극의 두께는 약 4.4㎛이며, 홀의 내부에 형성되는 보조 금속전극의 두께는 약 2.8㎛이다.
보조 금속전극(80)의 두께는 1㎛에서 10㎛의 두께가 바람직하며, 보조 금속전극(80)의 두께가 1㎛ 이하이면 전극의 단위 면적당 전류의 값이 너무 낮아 전기적 컨택 특성의 개선 효과를 기대하기 어려우며, 두께가 10㎛ 이상이면 소자의 절단 및 격리 공정에서 보조 금속전극(80)의 박리와 같은 기계적 결함이 발생할 수 있다.
도 6은 본 발명에 따른 3족 질화물 반도체 발광소자의 평면도로서, 소자는 1000㎛ x 1000㎛ 크기의 대면적 소자이며 16개의 개구부(90)를 포함하고 p측 본딩 패드(70)는 개구부(90)를 감싸는 형태를 가진다.
도 7은 도 6의 3족 질화물 반도체 발광소자에 보조 금속전극을 형성한 것과 형성하지 않은 것의 광학적 전기적 특성을 비교한 도면으로서, 보조 금속전극을 형성한 소자의 동작전압이 보조 금속전극을 형성하지 않은 소자보다 약 0.2V가 낮아지는 우수한 특성을 나타낸다.
도 8은 본 발명에 따른 3족 질화물 반도체 발광소자의 신뢰성을 나타내는 도면으로서, 96시간 및 168시간 후 소자의 전기적 광학적 특성을 보여준다. 전기적 특성에는 커다란 변화는 없으며, 휘도의 변화폭이 약 5% 미만으로 매우 안정적임을 알 수 있다.
본 발명에 의하면, 보조 금속전극을 형성함으로써 수직 형태의 전극 구조를 가지는 반도체 발광소자의 n측 전극 영역의 전류 밀도를 개선하여 열적 문제를 해결할 수 있으며 소자의 전기적 특성을 개선하여 신뢰성을 확보할 수 있다.

Claims (14)

  1. 제1 면 및 제1 면에 대향하는 제2 면을 구비하며, 제1 면으로부터 제2 면으로 홈이 형성된 기판;
    상기 홈이 형성된 기판의 제1 면 위에 성장되는 버퍼층, 버퍼층 위에 에피성장되는 n형 3족 질화물 반도체층, n형 3족 질화물 반도체층 위에 에피성장되며, 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층, 활성층 위에 에피성장되는 p형 3족 질화물 반도체층을 구비하는 복수개의 질화물 반도체층;을 포함하며,
    상기 p형 3족 질화물 반도체층 위에 형성되는 p측 전극 및 p측 본딩 패드;구비하고,
    상기 복수개의 질화물 반도체층은 기판의 제1 면에 형성된 홈에 의해 생성되는 개구부;를 포함하고,
    상기 개구부를 통하여 n형 3족 질화물 반도체층에 형성되는 제1 n측 전극과 기판의 제2 면이 연마되어 노출되는 홈을 통하여 n형 3족 질화물 반도체층에 형성되는 제2 n측 전극;을 구비하며,
    상기 제1 n측 전극과 제2 n측 전극은 전기적으로 접촉되어 있으며, 제1 n측 전극과 제2 n측 전극의 외벽에 보조 금속전극을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  2. 제 1 항에 있어서, 보조 금속전극은 전기도금법에 의하여 형성되는 것을 특 징으로 하는 3족 질화물 반도체 발광소자.
  3. 제 1 항에 있어서, 제1 n측 전극은 p측 본딩 패드와 동시에 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  4. 제 1 항에 있어서, 보조 금속전극은 금, 은 , 구리 및 알루미늄으로 이루어진 군으로부터 선택되는 하나인 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  5. 제 1 항에 있어서, 보조 금속전극의 두께는 1㎛ ~ 10㎛인 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  6. 제 1 항에 있어서, 제2 n측 전극은 기판 전체에 형성되어 반사막 역할을 하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  7. 기판; 그리고, 기판 위에 성장되는 복수개의 3족 질화물 반도체층;으로서, 제1 도전성을 가지는 제1 3족 질화물 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 3족 질화물 반도체층, 및 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위치하며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 3족 질화물 반도체층;을 포함하는 3족 질화물 반도체 발광소자에 있어서,
    기판으로부터 제1 3족 질화물 반도체층으로 이어진 개구부; 그리고,
    개구부에 위치하며, 제1 3족 질화물 반도체층과 전기적으로 연결되는 도금층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  8. 제 7 항에 있어서,
    기판 측으로부터 개구부를 통해 제1 3족 질화물 반도체층과 전기적으로 연결되는 전극;을 포함하며,
    도금층은 전극 위에 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  9. 제 7 항에 있어서,
    개구부가 복수개의 3족 질화물 반도체층을 관통하여 있으며,
    복수개의 3족 질화물 반도체층 측으로부터 개구부를 통해 제1 3족 질화물 반도체층과 전기적으로 연결되는 제1 전극; 및 기판 측으로부터 개구부를 통해 제1 3족 질화물 반도체층과 전기적으로 연결되는 제2 전극;을 포함하고,
    도금층은 제1 전극 및 제2 전극을 연결하도록 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  10. 기판; 그리고, 기판 위에 성장되는 복수개의 3족 질화물 반도체층;으로서, 제1 도전성을 가지는 제1 3족 질화물 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 3족 질화물 반도체층, 및 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위치하며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 3족 질화물 반도체층;을 포함하는 3족 질화물 반도체 발광소자에 있어서,
    기판으로부터 복수개의 3족 질화물 반도체층을 관통하여 있는 개구부;
    복수개의 3족 질화물 반도체층 측으로부터 개구부를 통해 제1 3족 질화물 반도체층과 전기적으로 연결되는 제1 전극;
    기판 측으로부터 개구부를 통해 제1 3족 질화물 반도체층과 전기적으로 연결되는 제2 전극; 그리고,
    제1 전극과 제2 전극을 연결하는 보조 전극;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  11. 제 10 항에 있어서,
    보조 전극은 전기 도금층인 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  12. 제 10 항에 있어서,
    복수개의 3족 질화물 반도체층 위에 형성되는 투광성 전극;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  13. 제 10 항에 있어서,
    제2 전극은 기판의 전면에 걸쳐 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  14. 제 13 항에 있어서,
    제2 전극은 반사막인 것을 특징으로 3족 질화물 반도체 발광소자.
KR1020060096716A 2006-08-31 2006-09-30 3족 질화물 반도체 발광소자 KR100688037B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060096716A KR100688037B1 (ko) 2006-09-30 2006-09-30 3족 질화물 반도체 발광소자
PCT/KR2007/004219 WO2008026902A1 (en) 2006-08-31 2007-08-31 Iii-nitride semiconductor light emitting device
JP2009504133A JP2009532895A (ja) 2006-08-31 2007-08-31 Ｉｉｉ族窒化物半導体発光素子
CN200780006593.0A CN101390225B (zh) 2006-08-31 2007-08-31 Ⅲ族氮化物半导体发光器件
US12/196,066 US20080315240A1 (en) 2006-08-31 2008-08-21 III-Nitride Semiconductor light Emitting Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096716A KR100688037B1 (ko) 2006-09-30 2006-09-30 3족 질화물 반도체 발광소자

Publications (1)

Publication Number Publication Date
KR100688037B1 true KR100688037B1 (ko) 2007-03-02

Family

ID=38102068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096716A KR100688037B1 (ko) 2006-08-31 2006-09-30 3족 질화물 반도체 발광소자

Country Status (1)

Country Link
KR (1) KR100688037B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084641B1 (ko) 2009-10-06 2011-11-17 주식회사 세미콘라이트 3족 질화물 반도체 발광소자
KR101124470B1 (ko) 2009-12-31 2012-03-16 주식회사 세미콘라이트 반도체 발광소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330631A (ja) * 1995-03-24 1996-12-13 Sanyo Electric Co Ltd 半導体発光素子およびその製造方法
JPH10335699A (ja) 1997-05-27 1998-12-18 Seiwa Electric Mfg Co Ltd 化合物半導体発光素子とその製造方法
KR20040057890A (ko) * 2002-12-26 2004-07-02 에피스타 코포레이션 전압 의존성 저항층을 구비한 광 방출기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330631A (ja) * 1995-03-24 1996-12-13 Sanyo Electric Co Ltd 半導体発光素子およびその製造方法
JPH10335699A (ja) 1997-05-27 1998-12-18 Seiwa Electric Mfg Co Ltd 化合物半導体発光素子とその製造方法
KR20040057890A (ko) * 2002-12-26 2004-07-02 에피스타 코포레이션 전압 의존성 저항층을 구비한 광 방출기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084641B1 (ko) 2009-10-06 2011-11-17 주식회사 세미콘라이트 3족 질화물 반도체 발광소자
KR101124470B1 (ko) 2009-12-31 2012-03-16 주식회사 세미콘라이트 반도체 발광소자

Similar Documents

Publication Publication Date Title
KR100981275B1 (ko) 3족 질화물 반도체 발광소자
JP5286045B2 (ja) 半導体発光素子の製造方法
JP5032171B2 (ja) 半導体発光素子およびその製造方法ならびに発光装置
TWI434433B (zh) 形成發光二極體裝置的方法
JP2008047860A (ja) 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
US20080315240A1 (en) III-Nitride Semiconductor light Emitting Device
JP2009532895A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2007043151A (ja) 放射放出半導体チップ
KR100960279B1 (ko) 3족 질화물 반도체 발광소자
CN101390225B (zh) Ⅲ族氮化物半导体发光器件
KR100688037B1 (ko) 3족 질화물 반도체 발광소자
KR100743471B1 (ko) 3족 질화물 반도체 발광소자의 제조 방법
KR100996447B1 (ko) 3족 질화물 반도체 발광소자
JP2010232556A (ja) 発光ダイオード素子及びその製造方法
KR20090045156A (ko) 3족 질화물 반도체 발광소자
KR101910567B1 (ko) 광추출 효율이 개선된 발광다이오드 및 그 제조방법
Johnson et al. High-power InGaN light emitting diodes grown by molecular beam epitaxy
JP5207944B2 (ja) 半導体発光素子の製造方法
KR101068864B1 (ko) 반도체 발광소자 및 그 제조방법
KR100743470B1 (ko) 3족 질화물 반도체 발광소자 및 그 제조 방법
KR101084641B1 (ko) 3족 질화물 반도체 발광소자
TW201225338A (en) Method for manufacturing light-emitting semiconductor chip
KR20070079139A (ko) 3족 질화물 반도체 적층체의 제조 방법 및 이를 이용한 3족질화물 반도체 발광소자와 그 제조 방법
JP2011238973A (ja) 半導体発光素子および発光装置
KR101004711B1 (ko) 3족 질화물 반도체 발광소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110607

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee