CN118073490A - 发光元件 - Google Patents

发光元件 Download PDF

Info

Publication number
CN118073490A
CN118073490A CN202311570558.9A CN202311570558A CN118073490A CN 118073490 A CN118073490 A CN 118073490A CN 202311570558 A CN202311570558 A CN 202311570558A CN 118073490 A CN118073490 A CN 118073490A
Authority
CN
China
Prior art keywords
layer
stack
sub
semiconductor
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311570558.9A
Other languages
English (en)
Inventor
卓亨颖
张伟庭
林羿宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW111144670A external-priority patent/TW202422907A/zh
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of CN118073490A publication Critical patent/CN118073490A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开一种发光元件，包含半导体叠层，其包含主表面、底面以及侧表面位于主表面与底面之间，侧表面倾斜于主表面且与底面之间具有锐角内夹角θ度；绝缘反射结构，覆盖半导体叠层，包含第一膜堆以及第二膜堆，其中第一膜堆包含一对或多对由第一子层及第二子层所组成的第一绝缘材料对，第二膜堆包含一对或多对由第三子层及第四子层所组成的第二绝缘材料对；其中，第一子层及第二子层包含不同材料，第三子层及第四子层包含不同材料，且第一子层的厚度小于第三子层的厚度，第二子层的厚度小于第四子层的厚度；开孔，位于绝缘反射结构中；以及电极，位于绝缘反射结构上，填入开孔并电连接半导体叠层。

Description

发光元件
技术领域
本发明涉及一种发光元件，更详言之，是涉及一种具有绝缘反射结构的发光元件。
背景技术
固态发光元件中的发光二极管(LEDs)具有具低耗电量、低产热、寿命长、体积小、反应速度快以及良好光电特性，例如具有稳定的发光波长等特性，故已被广泛的应用于家用装置、指示灯及光电产品等。
现有的发光二极管包含一基板、一n型半导体层、一活性层及一p型半导体层形成于基板上、以及分别形成于p型/n型半导体层上的p、n-电极。当通过电极对发光二极管通电，且在一特定值的顺向偏压时，来自p型半导体层的空穴及来自n型半导体层的电子在活性层内结合以放出光。然而，随着发光二极管应用于不同的光电产品，如何提升其光电特性为本技术领域人员所研究开发的目标之一。
发明内容
一种发光元件，包含：半导体叠层，其包含主表面、底面以及侧表面位于主表面与底面之间，侧表面倾斜于主表面且与底面之间具有一锐角内夹角θ度；绝缘反射结构，覆盖半导体叠层，包含第一膜堆以及第二膜堆，其中第一膜堆包含一对或多对由第一子层及第二子层所组成的第一绝缘材料对，第二膜堆包含一对或多对由第三子层及第四子层所组成的第二绝缘材料对；其中，第一子层及第二子层包含不同材料，第三子层及第四子层包含不同材料，且第一子层的厚度小于第三子层的厚度，第二子层的厚度小于第四子层的厚度；开孔，位于绝缘反射结构中；以及电极，位于绝缘反射结构上，经由开孔电连接半导体叠层；其中：发光元件具有一主波长及一峰值波长；绝缘反射结构包含：第一部分位于主表面上，具有第一厚度；以及第二部分位于侧表面上，具有第二厚度不同于第一厚度；绝缘反射结构的第二部分对于主波长或峰值波长在入射角0度至30度具有90％以上的反射率。
一种发光元件，包含：半导体叠层，包含主表面、底面以及侧表面位于主表面与底面之间，侧表面倾斜于主表面且与底面之间具有一锐角内夹角θ度；绝缘反射结构，覆盖半导体叠层，包含：第一膜堆以及第二膜堆，第一膜堆包含多个第一子层及多个第二子层交互堆叠，第二膜堆包含多个第三子层及多个第四子层交互堆叠；其中，第一子层及第二子层包含不同材料，第三子层及第四子层包含不同材料，且第一子层的厚度小于第三子层的厚度，第二子层的厚度小于第四子层的厚度；其中，相邻的第一子层及第二子层组成第一绝缘材料对，相邻的第三子层及第四子层组成第二绝缘材料对；开孔，位于绝缘反射结构中；以及电极，位于绝缘反射结构上，经由开孔电连接半导体叠层；其中，绝缘反射结构包含：第一部分位于主表面上以及第二部分位于侧表面上，第一部分中的第一绝缘材料对的平均厚度为d1，第二部分中的第二绝缘材料对的平均厚度为d2’，d1与d2’的差值小于10％。
附图说明
图1A为本发明一实施例的发光元件的俯视图；
图1B为图1A中沿AA’线段的截面图；
图1C为图1B中区域R的局部放大图；
图1D为一第一比较例的发光元件的局部截面放大图；
图2为本发明一实施例中绝缘材料叠层的结构的示意图；
图3A至图3C分别为本发明另一些实施例发光元件的局部截面放大图；
图4为本发明实施例与一第二比较例于不同波长下的反射率的示意图；
图5A至图5D为本发明实施例与第二比较例于不同入射角下的反射率的示意图；
图6为一发光模块，其包含本发明一实施例的发光元件的示意图；
图7为一显示装置背光单元，其包含本发明一实施例的发光元件的示意图。
符号说明
1 发光元件
10 基底
10a 基底上表面
10b 基底上表面
10c 基底侧表面
12 半导体叠层
121 第一半导体层
121a 第一半导体层主表面
121b 半导体叠层底面
122 第二半导体层
122a 第二半导体层主表面
123 活性层
20 第一电极垫
30 第二电极垫
20a 第一接触电极
30a 第二接触电极
50、50’ 绝缘材料叠层
50A 第一膜堆
50B 第二膜堆
50a、50a’ 第一子层
50b、50b’ 第二子层
50c 第三子层
50d 第四子层
501、502 开口
80 导电接合层
8a、8b 电路接合垫
100 发光模块
101 载板
112 光学膜
103 显示装置背光单元
D1、D1’ 厚度
d1、d1’、d2、d2’ 厚度
S1 第一侧表面
S2 第二侧表面
θ1、θ2 角度
P 图案化结构
P1 第一部分
P2 第二部分
具体实施方式
为了使本发明的叙述更加详尽与完备，请参照下列实施例的描述并配合相关图示。但是，以下所示的实施例是用于例示本发明的发光元件，并非将本发明限定于以下的实施例。又，本说明书记载于实施例中的构成零件的尺寸、材质、形状、相对配置等在没有限定的记载下，本发明的范围并非限定于此，而仅是单纯的说明而已。且各图示所示构件的大小或位置关系等，会由于为了明确说明有加以夸大的情形。更且，于以下的描述中，为了适切省略详细说明，对于同一或同性质的构件用同一名称、符号显示。
图1A显示依据本发明一实施例的发光元件1的俯视图，图1B是沿着图1A中线段A-A’截面的截面图，图1C为图1B中区域R的局部放大图。
如图1A及图1B所示，发光元件1包含：基底10；半导体叠层12位于基底10的上表面10a，由下往上依序包含第一半导体层121、活性层123和第二半导体层122；第一半导体层121包含主表面121a实质平行于XY平面且未被活性层123和第二半导体层122所覆盖，以及半导体叠层12包含底面121b相反于主表面121a；第一接触电极20a位于第一半导体层主表面121a上并与第一半导体层121电连接；透明导电层18及第二接触电极30a位于第二半导体层121上并与的电连接；绝缘材料叠层50覆盖半导体叠层12、第一接触电极20a、第二接触电极30a及透明导电层18，并具有开口501及502分别暴露第一接触电极20a及第二接触电极30a；第一电极垫20位于绝缘材料叠层50上，填入开口501与第一接触电极20a连接；以及第二电极垫30位于绝缘材料叠层50上，填入开口502与第二接触电极30a连接。
基底10可以是一成长基板，包括用于生长磷化镓铟(AlGaInP)的砷化镓(GaAs)基板及磷化镓(GaP)基板，或用于生长氮化铟镓(InGaN)或氮化铝镓(AlGaN)的蓝宝石(Al2O3)基板、氮化镓(GaN)基板、碳化硅(SiC)基板、及氮化铝(AlN)基板。在一实施例中，基底10可以是一图案化基板，即，基底10在其上表面10a上具有图案化结构P。从半导体叠层12发射的光可以被基底10的图案化结构P所折射，从而提高发光元件的亮度。此外，图案化结构P减缓或抑制了基底10与半导体叠层12之间因晶格不匹配而导致的错位，从而改善半导体叠层12的外延品质。
在另一实施例中，图案化结构P与基底10包含不同的材料，图案化结构P例如包含绝缘材料，例如氧化硅、氮化硅或氮氧化硅等。在一实施例中，上表面10a不被半导体叠层12所覆盖的区域，不具有图案化结构P；而上表面10a被半导体叠层12所覆盖的区域，具有图案化结构P。在另一实施例中，上表面10a不被半导体叠层12所覆盖的区域中的图案化结构P，与上表面10a被半导体叠层12所覆盖的区域中的图案化结构P，具有不同的尺寸、宽度、形状或高度。例如，不被半导体叠层12所覆盖区域中的图案化结构P，相较于被半导体叠层12所覆盖区域中的图案化结构P，具有较小的尺寸及较小的高度。在另一实施例中，基底上表面10a不具有图案化结构P。
在本发明的一实施例中，在基底10上形成半导体叠层12的方法包含有机金属化学气相沉积(MOCVD)、分子束外延法(MBE)、氢化物气相外延(HVPE)或离子镀，例如溅镀或蒸镀等。
在一实施例中，半导体叠层12包含缓冲结构(图未示)位于第一半导体层121与基底10之间。缓冲结构可减小上述的晶格不匹配并抑制错位，从而改善外延品质。缓冲层的材料包括GaN、AlGaN或AlN。在一实施例中，缓冲结构包括多个子层(图未示)，所述的子层包括相同材料或不同材料。在一实施例中，缓冲结构包括两个子层，其中第一子层的形成方式不同于第二子层的形成方式，例如第一子层的形成方式为溅镀；第二子层的形成方式为MOCVD。在一实施例中，缓冲结构还包含第三子层，其中第三子层的形成方式为MOCVD，第二子层的生长温度不同于第三子层的生长温度。在一实施例中，第一、第二及第三子层包括相同的材料，例如AlN。在一实施例中，第一半导体层121和第二半导体层122为包覆层(cladding layer)或局限层(confinement layer)。在一实施例中，第一半导体层121和第二半导体层122具有不同的导电型态、电性、极性或用于提供电子或空穴的掺杂元素，例如，第一半导体层121包含n型半导体，以及第二半导体层122包含p型半导体。活性层123形成于第一半导体层121与第二半导体层122之间。电子与空穴在电流驱动下在活性层123中结合，将电能转换成光能以发光。可通过改变半导体叠层12中之一或多层的物理特性和化学组成，来调整发光元件1或半导体叠层12所发出的光的波长。
半导体叠层12的材料包括AlxInyGa(1-x-y)N或AlxInyGa(1-x-y)P的III-V族半导体材料，其中0≤x，y≤1；x+y≤1。根据活性层的材料，当半导体叠层12的材料是AlInGaP系列时，可以发出波长介于610nm和650nm之间的红光或波长介于550nm和570nm之间的黄光。当半导体叠层12的材料是InGaN系列时，可以发出波长介于400nm和490nm之间的蓝光或深蓝光或波长介于490nm和550nm之间的绿光。当半导体叠层12的材料是AlGaN系列时，可以发出波长介于400nm和250nm之间的UV光。活性层123可以是单异质结构(single heterostructure；SH)、双异质结构(double heterostructure；DH)、双面双异质结构(double-side doubleheterostructure；DDH)、多重量子阱(multi-quantum well；MQW)。活性层123的材料可以是i型、p型或n型半导体。
透明导电层18覆盖第二半导体层122，用以扩散电流并与第二半导体层122形成欧姆接触。透明导电层18对于活性层123所发出的光线为透明，例如具有80％以上的穿透率。透明导电层18的材料可以是金属或是金属氧化物，其中金属材料包含但不限于金(Au)和镍/金(Ni/Au)等，金属氧化物包含但不限于铟锡氧化物(ITO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌(ZnO)或铟锌氧化物(IZO)等。
第一接触电极20a及第二接触电极30a包含金属材料，例如铬(Cr)、钛(Ti)、钨(W)、金(Au)、铝(Al)、铑(Rh)、铟(In)、锡(Sn)、镍(Ni)、铂(Pt)、银(Ag)等金属、或上述材料的叠层或合金。在另一实施例中，发光元件1还可包含电流阻挡结构(图未示)位于半导体叠层12和接触电极之间，其材料包含绝缘材料，可以阻挡电流直接注入接触电极正下方的半导体叠层，增加水平方向上的电流扩散。
如图1B所示，绝缘材料叠层50覆盖半导体叠层12的表面，在一实施例中，绝缘材料叠层50更延伸覆盖基底10的上表面10a。绝缘材料叠层50的结构将详述如后。第一半导体层主表面121a、第二半导体层主表面122a及底面121b实质上平行于XY平面。半导体叠层12的第一侧表面S1位于主表面121a与底面121b之间，并倾斜于XY平面。半导体叠层12的第二侧表面S2位于第一半导体层主表面121a与第二半导体层主表面122a之间，同样倾斜于XY平面。具体而言，第一侧表面S1与底面121b或XY平面之间形成第一内夹角，并具有角度θ1；第二侧表面S2与底面121b或XY平面之间形成第二内夹角，并具有角度θ2。第一内夹角与第二内夹角为锐角。在一实施例中，θ1及θ2介于20度至85度。在一实施例中，θ1及θ2介于30度至60度。θ1与θ2可以为相同或不同。当θ1不等于θ2时，θ1可大于或小于θ2。在相同的第一半导体层主表面121a面积下，当θ2大于θ1时，可至少保留较大的活性层123，让发光元件1的发光面积最大化。在另一实施例中，当θ2小于θ1时，可以让形成于第二侧表面S2上的绝缘材料叠层50有较佳的披覆性避免因高低差造成绝缘材料叠层50的缺陷，提升发光元件1的可靠度。在另一实施例(图未示)中，绝缘材料叠层50覆盖第一侧表面S1，但未覆盖基底上表面10a。在另一实施例(图未示)中，绝缘材料叠层50覆盖第二侧表面S2及主表面121a，但未覆盖第一侧表面S1及基底上表面10a。
第一电极垫20位于绝缘材料叠层50上，填入绝缘材料叠层50的开口501与第一半导体层121形成电连接。第二电极垫30位于绝缘材料叠层50上，填入绝缘材料叠层50的开口502与第二半导体层122形成电连接。第一电极垫20及第二电极垫30包含金属材料，例如铬(Cr)、钛(Ti)、钨(W)、金(Au)、铝(Al)、铟(In)、锡(Sn)、镍(Ni)、铜(Cu)、铑(Rh)、铂(Pt)、银(Ag)等金属、或上述材料的叠层或合金。例如，第一电极垫20及第二电极垫30可包含Al/Pt层、Ti/Au层、Ti/Pt/Au层、Cr/Au层、Cr/Pt/Au层、Ni/Au层、Ni/Pt/Au层、Cr/Al/Ti/Pt层、Ti/Al/Ti/Pt/Ni/Pt层、Cr/Al/Ti/Al/Ni/Pt/Au层、Cr/Al/Cr/Ni/Au层或Ag/NiTi/TiW/Pt层。第一电极垫20及第二电极垫30可作为外部电源供电至第一半导体层121及第二半导体层122的电流路径。
在另一实施例(图未示)中，发光元件1不具有基底10。在发光元件1的制造方法中，在基底10上形成半导体叠层12之后，可将第二半导体层122主表面122a固定至一暂时载板，接着将基底10从半导体叠层12分离，露出第一半导体叠层121或缓冲结构的表面。接着，再将第一半导体叠层121或缓冲结构所露出的表面固定至一载板，接着将前述的暂时载板从半导体叠层12分离，露出第二半导体叠层122表面。接着，如同前述实施例，移除部分的第二半导体层122及活性区123，以形成第一半导体层主表面121a。并在半导体叠层12上形成透明导电层18、接触电极20a及30a、绝缘材料叠层50、第一电极垫20及第二电极垫30。于上述实施例中，移除基底10及移除暂时载板的方法包含但不限于蚀刻及激光移除；固定半导体叠层12与暂时载板或载板的方法包含但不限于胶材粘合。在另一实施例中，在基底10上形成半导体叠层12，并在半导体叠层12上形成透明导电层18，再将透明导电层18上表面固定至一暂时载板，接着将基底10从半导体叠层12分离以及实施如上述的后续制作工艺。在另一实施例中，半导体叠层12的形成顺序与上述的实施例不同，差异在于基底10上依序堆叠有第二半导体层122、活性层123、及第一半导体叠层121，不经过暂时载板而直接将第一半导体叠层121固定至前述的载板，接着将基底10从半导体叠层分离，露出第二半导体层122以及实施如上述的后续制作工艺。类似的，半导体叠层中各层的成长顺序可依使用者需求而定。依本实施例所形成的不具有基底10的发光元件1，其半导体叠层12同样包含倾斜于XY平面的第一侧表面S1及第二侧表面S2。
图1C为图1B中区域R的局部放大图，图2显示绝缘材料叠层50的细部结构。为了清楚显示绝缘材料叠层50的堆叠，图1C中省略图案化结构P。绝缘材料叠层50包含多对不同折射率的材料层交互堆叠，通过不同折射率材料的选择搭配其厚度设计，对特定波长范围及/或特定入射角范围的光线提供反射功能，意即，绝缘材料叠层50可作为绝缘反射结构。在一实施例中，绝缘材料叠层50包含一分布式布拉格反射镜(DBR)。半导体叠层12所发出的光线经由绝缘材料叠层50的反射，主要经由基底10的下表面10b以及侧表面10c所摘出。在一实施例中，绝缘材料叠层50对于发光元件1的主波长及/或峰值波长具有60％以上的反射率。在另一实施例中，绝缘材料叠层50对于发光元件1的主波长及/或峰值波长具有80％以上的反射率。
如图2所示，绝缘材料叠层50包含第一膜堆50A以及第二膜堆50B，其中第一膜堆50A包含一对或多对由第一子层50a及第二子层50b所组成的第一绝缘材料对堆叠所组成，第二膜堆50B包含一对或多对由第三子层50c及第四子层50d所组成的第二绝缘材料对堆叠所组成。第一绝缘材料对的对数与第二绝缘材料对的对数可为相同或不同。为了清楚显示绝缘材料叠层50的堆叠，图1C中第一膜堆50A及第二膜堆50B各用一对绝缘材料对表示。
绝缘材料叠层50的材料包含绝缘材料，例如氧化硅、氮化硅、氧氮化硅、氧化铌、氧化铪、氧化钛、氟化镁、氧化铝等。第一子层50a及第二子层50b包含不同材料，例如第一子层50a的材料折射率高于及第二子层50b的材料折射率；第三子层50c及第四子层50d包含不同材料，例如第三子层50c的材料折射率高于及第四子层50d的材料折射率。也就是说，各膜堆分别包含一对或多对高折射率材料层及低折射率材料层所组成的绝缘材料对。第一绝缘材料对的对数或第二绝缘材料对的对数可为整数或半整数。半整数对指的是，在膜堆中最后结尾的是半对绝缘材料对，亦即仅包含一高折射率材料层或一低折射率材料层。例如，第一膜堆50A的堆叠依序为第一子层/第二子层/…/第一子层。在一实施例中，第一子层50a及第三子层50c包含相同材料，第二子层50b及第四子层50d包含相同材料。第一子层50a的厚度小于第三子层50c的厚度，第二子层50b的厚度小于第四子层50d的厚度。除非特别说明，在本说明书中所述的厚度为物理厚度。
图1D显示一第一比较例发光元件的截面局部放大图，其半导体叠层上形成有绝缘材料叠层50’，其包含第一子层50a’及第二子层50b’。参考图1D，一般来说，在一些膜层沉积方法中，膜层沉积方向(即图中的Z方向)上，以第二子层50b’为例，第一半导体层主表面121a上的膜层厚度D1及侧表面上的膜层厚度D1可控制为一致或大致相同。然而，在侧表面S1上的膜层有效厚度D1’会小于第一半导体层主表面121a上的膜层有效厚度D1。这里有效厚度指的是，在膜层所在的表面的法线方向上的厚度。于本说明书中将以厚度表示上述有效膜层厚度。侧表面上的膜层厚度与侧表面的倾斜角度θ1相关，即，对于同一膜层而言，侧表面上的膜层厚度＝XY平面上的膜层厚度×cosθ1。如此一来，当绝缘材料叠层50’作为反射结构时，在侧表面所形成的绝缘材料叠层50’所达到的反射率可能不如预期，且依侧表面的倾斜角度θ1的大小，反射率有不同程度的下降。
参考图1C，为了弥补第一比较例中绝缘材料叠层50’在侧表面上有效厚度不足而使反射率未达预期的问题，本实施例中的绝缘材料叠层50包含第一部分P1位于第一半导体层主表面121a上及第二部分P2位于侧表面S1上，其中：第一部分P1中第一绝缘材料对的平均厚度为d1，第一部分P1中第二绝缘材料对的平均厚度为d2，第二部分P2中第一绝缘材料对的平均厚度为d1’，第二部分P2中第二绝缘材料对的平均厚度为d2’。在本实施例中，将d1与d2’设定为接近或相等。在一实施例中，d1与d2’的差值小于10％；在另一实施例中，小于5％；在又一实施例中，小于1％。依本发明的实施例，可依第一侧表面S1的角度θ1来设计第一膜堆50A及第二膜堆50B，即，将d1设定为cosθ1×d2。在另一实施例中，预设的第一侧表面S1的角度θ1可能会因制作工艺而有些微变异，例如在蚀刻制作工艺中存在正负5度之内的变异，因此可依据d1＝cos(θ1±5)°×d2的关系来设计第一对膜堆50A及第二膜堆50B的结构，同样可以达到提升侧表面上的反射率，也就是cos(θ1+5)°×d2≤d1≤cos(θ1 -5)°×d2。
在一实施例中，第一部分P1与第二部分P2可不同时包含第一膜堆50A和第二膜堆50B，但第一部分P1至少包含第一膜堆50A且第二部分P2至少包含第二膜堆50B。图3A至图3C分别显示依据本发明另一些实施例发光元件1的局部截面放大图。不同于图1C所示的实施例，绝缘材料叠层50的第一部分P1及第二部分P2不同时包含第一膜堆50A及第二膜堆50B。如图3A所示，第一膜堆50A覆盖第一半导体层主表面121a及第一侧表面S1；第二膜堆50B覆盖第一侧表面S1，且仅覆盖部分的第一半导体层主表面121a或未覆盖第一半导体层主表面121a。第一膜堆50A及第二膜堆50B其中任一更覆盖基底上表面10a，或是第一膜堆50A及第二膜堆50B都不覆盖基底上表面10a。在一实施例中，形成上述实施例结构的方式包含以黄光显影制作工艺，先形成第一膜堆50A于第一半导体层主表面121a及第一侧表面S1，再以光致抗蚀剂覆盖第一半导体层主表面121a，且光致抗蚀剂暴露出第一侧表面S1上的第一膜堆50A，接着以镀膜方式于第一侧表面S1上的第一膜堆50A上以及光致抗蚀剂上形成第二膜堆50B，接着再去除光致抗蚀剂及第二膜堆50B中位于光致抗蚀剂上的部分。在另一实施例中，依序形成第一膜堆50A及第二膜堆50B于第一半导体层主表面121a及第一侧表面S1，再以黄光显影蚀刻制作工艺移除第二膜堆50B中位于整个主表面121a上的部分，或是移除第二膜堆50B中位于第一半导体层主表面121a特定区域上的部分，以形成图3A的绝缘材料叠层50。
如图3B所示，绝缘材料叠层50包含覆盖第一半导体层主表面121a而未覆盖第一侧表面S1的第一膜堆50A；以及覆盖第一半导体层主表面121a及第一侧表面S1的第二膜堆50B。在一实施例中，第二膜堆50B更覆盖基底上表面10a。在一实施例中，形成上述实施例结构的方式包含以黄光显影制作工艺，先形成光致抗蚀剂覆盖第一侧表面S1，且光致抗蚀剂暴露出部分或全部的第一半导体层主表面121a，接着形成第一膜堆50A于主表面121a及第一侧表面S1，接着去除光致抗蚀剂及第一膜堆50A中位于光致抗蚀剂上的部分，再形成第二膜堆50B于第一半导体层主表面121a及第一侧表面S1，以形成图3B的绝缘材料叠层50。在另一实施例中，形成第一膜堆50A于第一半导体层主表面121a及第一侧表面S1，再以黄光显影蚀刻制作工艺移除第一膜堆50A中位于整个第一侧表面S1上或位于第一侧表面S1特定区域上的部分，再形成第二膜堆50B于第一半导体层主表面121a及第一侧表面S1，以形成图3B的绝缘材料叠层50。在另一实施例(图未示)中，第一膜堆50A与第二膜堆50B的堆叠顺序与图3B相反，意即，依序形成第二膜堆50B及第一膜堆50A于第一半导体层主表面121a及第一侧表面S1，再移除第一侧表面S1上的第一膜堆50A。
如图3C所示，第一膜堆50A覆盖第一半导体层主表面121a；第二膜堆50B覆盖第一侧表面S1，且仅覆盖部分的第一半导体层主表面121a或未覆盖第一半导体层主表面121a。在一实施例中，第二膜堆50B更覆盖基底上表面10a。在一实施例中，先形成第一膜堆50A于第一半导体层主表面121a及第一侧表面S1，再以蚀刻或光致抗蚀剂掀离等制作工艺移除第一膜堆50A中位于整个第一侧表面S1上或第一侧表面S1特定区域上的部分，再形成第二膜堆50B于第一侧表面S1。在图1C、图2、图3A至图3B中，绝缘材料叠层50的第一部分P1与第二部分P2具有不同厚度。
在图1C、图2、图3A至图3C中，第二膜堆50B位于第一膜堆50A上方。然而，本发明实施例并不限于此，第二膜堆50B可位于第一膜堆50A下方，本技术领域者可通过上述实施方式，调整第一膜堆50A及第二膜堆50B的形成顺序。此外，虽然本实施例的局部截面放大图是以图1C中第一侧表面S1作为一示例，然而，本技术领域者可通过本实施例所揭露内容，理解，为了使第二侧表面S2上的绝缘材料叠层50达到目标反射率，在第二侧表面S2上的绝缘材料叠层50也可如前述所揭露的方式，依第二内夹角的角度θ2来设计。于此情况下，绝缘材料叠层50的第二部分P2位于第二侧表面S2上。在其他实施例中，可根据第一侧表面S1及第二侧表面S2所占的面积多寡来决定以第一内夹角角度θ1或第二内夹角的度θ2来设计绝缘材料叠层50。例如，第一侧表面S1面积大于第二侧表面S2面积，亦即从第一侧表面S1作为光摘出面积大于第二侧表面S2，因此选择第一内夹角角度θ1作为设计第一膜堆50A及第二膜堆50B的依据，第二膜堆50B可同时覆盖第一侧表面S1及第二侧表面S2。再者，在图1C及图3A至图3C中，绝缘材料叠层50的第一部分P1是以位于第一半导体层主表面121a上的绝缘材料叠层50作为示例，然而，在半导体叠层12的其他和第一半导体层主表面121a同样实质平行于XY平面的表面上的绝缘材料叠层50，例如第二半导体层主表面122a上的绝缘材料叠层50，其具体结构也如同图1C及图3A至图3C中绝缘材料叠层50的第一部分P1。
在一实施例中，绝缘材料叠层50还包含其他插入膜堆(图未示)位于第一膜堆50A之前及/或第二膜堆50B之后，或是第一膜堆50A与第二膜堆50B之间。插入膜堆主要可以消除或减少反射频谱中干涉现象，提高整体反射率。插入膜堆包含一对或多对高折射率材料层及低折射率材料层所组成的绝缘材料对，且插入膜堆的绝缘材料对对数可为整数对或半整数对，且小于第一膜堆50A及第二膜堆50B的绝缘材料对对数。在一实施例中，插入膜堆的绝缘材料对对数不超过3对。在一实施例中，插入膜堆中绝缘材料对的平均厚度与第二膜堆50B中第二绝缘材料对的平均厚度相差30％以上。
在一实施例中，绝缘材料叠层50还包含一底层(图未示)位于绝缘材料叠层50面对半导体叠层12的一侧。也就是说，先于半导体叠层12上形成上述的底层，接着再形成第一膜堆50A及第二膜堆50B。在一实施例中，底层包含绝缘材料，其厚度大于第一子层50a、第二子层50b、第三子层50c及第四子层50d的厚度。底层可提供保护发光元件或保护半导体叠层的功能，例如阻挡外界水气进入发光元件。在一实施例中，底层的形成方式与第一膜堆50A及第二膜堆50B不同，例如，底层的形成方式为化学汽相沉积(chemical vapor deposition，CVD)，更佳地，通过等离子体辅助化学气相沉积(plasma enhanced chemical vapordeposition，PECVD)来形成。第一膜堆50A及第二膜堆50B的形成方式为物理汽相沉积(Physical Vapor Deposition，PVD)。在一实施例中，第一膜堆50A位于第二膜堆50B及底层之间。在另一实施中，第二膜堆50B位于第一膜堆50A及底层之间。
在另一实施例中，绝缘材料叠层50还可包含一上层(图未示)位于绝缘材料叠层50相反于半导体叠层12的一侧。也就是说，先于半导体叠层12上形成第一膜堆50A及第二膜堆50B，接着再形成上层。上层包含绝缘材料，其厚度大于第一子层50a、第二子层50b、第三子层50c及第四子层50d的厚度。在一实施例中，上层的形成方式与第一膜堆50A及第二膜堆50B不同，例如，上层的形成方式为化学汽相沉积，更佳地，通过等离子体辅助化学气相沉积来形成。第一膜堆50A及第二膜堆50B的形成方式为物理汽相沉积。在一实施例中，上层可增加整体绝缘材料叠层50的强度，例如当绝缘材料叠层50受到外力时，上层可使绝缘材料叠层50不至于因外力而破裂损伤。
在一实施例中，绝缘材料叠层50的厚度介于1～5μm，较佳地，介于1.5～3.5μm。在一实施例中，绝缘材料叠层50的厚度大于第一接触电极20a及第二接触电极30a的厚度。
在另一实施例中，在形成绝缘材料叠层50之前，通过原子层沉积法(Atomic LayerDeposition；ALD)形成一致密层(图未示)于透明导电层18及半导体叠层12的表面上以直接披覆半导体叠层12。所述的致密层的材料包含氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、氧化钇、氧化镧、氧化钽、氮化硅、氮化铝或氮氧化硅。在本实施例中，所述的致密层与半导体叠层12相接的界面包含金属元素及氧，其中金属元素包含铝、铪、钽、锆、钇、镧或钽。所述的致密层包含一厚度介于之间，较佳介于/> 之间。在一实施例中，所述的致密层可共形覆盖于半导体叠层12上，通过其阶梯覆盖能力(step coverage)佳的膜质特性可提供半导体叠层12一较佳的保护作用，例如避免水气进入半导体叠层12，且可辅助绝缘材料叠层50与半导体叠层12之间的附着力。
在另一实施例中，发光元件1还包含一反射结构(图未示)设置于基底10的下表面10b，用以反射半导体叠层12所发出的光，使光主要由基底10的侧表面10c摘出。类似于绝缘材料叠层50，反射结构包含一对或多对不同折射率的材料层交互堆叠。
在另一实施例中，发光元件1还包含一金属反射结构(图未示)设置于绝缘材料叠层50相反于半导体叠层12的一侧。金属反射结构的材料例如包含铝、银，搭配绝缘材料叠层50可形成一全方位反射镜(omni-directional reflector，ODR)，增加发光元件1的亮度。
图4显示本发明实施例与一第二比较例于不同波长下的反射率实验模拟结果。下方表一显示实施例与第二比较例的绝缘反射结构，其中λ为可见光范围的中心波长，例如可见光范围介于400nm至700nm，则中心波长为550nm。第二比较例的绝缘反射结构自半导体叠层往上依序包含第一膜堆、第二膜堆及第三膜堆，为了尽可能提高不同波长范围的反射率，其中第一膜堆对于第一波长范围具有高反射率，第二膜堆对于第二波长范围具有高反射率，以及第三膜堆对于第三波长范围具有高反射率。第一波长范围小于第二波长范围，第二波长范围小于第三波长范围。实施例的绝缘反射结构50自半导体叠层往上依序包含第一膜堆、第二膜堆及插入膜堆(于表一中插入膜堆以第三膜堆表示)。其中实施例的第一膜堆与第二膜堆根据半导体叠层一侧表面的倾斜角度所设计，将第一侧表面S1的第一内夹角角度θ1设定为42度。由图4可知，第二比较例在较宽的波长范围内具有高反射率，例如对于约410nm至930nm的波长范围可维持60％以上的反射率。实施例在约410nm至790nm的波长范围具有60％以上的反射率。
表1
图5A及图5B显示本发明实施例与第二比较例于不同入射角光线的反射率实验模拟结果。需要说明的是，图5A显示对于波长450nm的光线，绝缘反射结构50在半导体叠层12的第一侧表面S1上，也就是绝缘反射结构50的第二部分P2的反射率。图5B显示对于波长450nm的光线，绝缘反射结构50在XY平面上的反射率，也就是绝缘反射结构50的第一部分P1的反射率。
由图5A可知，第二比较例在入射角0度至50度的范围内，存在多个反射率下降至低于90％的区段。实施例在入射角52度左右，存在一反射率下降区段。然而，相较于第二比较例，实施例的反射率受入射角变化而下降的区段较小，此外，实施例在入射角0度至30度的范围内、或是0度至40度的范围内、或是0度至50度的范围内，可以维持较高的反射率，例如90％以上的反射率，或是95％以上的反射率，因此在半导体叠层侧表面上的整体反射率，实施例优于第二比较例。另外参考图5B，在XY平面上的整体反射率，例如第一半导体层主表面121a及第二半导体层主表面122a上的整体反射率，实施例与第二比较例相当。将上述实施例及第二比较例的绝缘反射结构分别制作于主波长或峰值波长为450nm的发光元件上，实施例的发光元件相较于第二比较例的发光元件，亮度提升了0.3％～0.4％。
图5C及图5D显示对于波长450nm的光线，实施例与第二比较例于不同入射角光线的反射率实验模拟结果。需要说明的是，图5C及图5D分别显示当半导体叠层侧表面倾斜角度的预设值与及实际值存在误差时，实施例与第二比较例的绝缘反射结构50的第二部分P2的反射率实验模拟结果。图5C显示当半导体叠层侧表面倾斜角度的预设值如前述为42度，而实际值为37度(即误差值为负5度)的情况，图5D显示当半导体叠层侧表面倾斜角度实际值为47度(即误差值为正5度)的情况。由图5C及图5D可知，实施例相较于第二比较例，反射率依入射角变化所受到的影响较小，整体反射率较佳。此外，由上述实验可以得知，即使在实际发光元件中，预设的半导体叠层侧表面倾斜角度因制作工艺而有些微变异，实施例在入射角0度至30度的范围内、或是0度至45度的范围内，仍可维持较高的反射率，例如90％以上的反射率或95％以上的反射率。
综合上述反射率模拟实验以及实际发光元件的比较，可知本发明实施例的绝缘反射结构50在半导体叠层的侧表面可达到较佳的反射率，且在半导体叠层的XY平面上可以维持和第二比较例不相上下的反射率，因此在实际发光元件中，本发明实施例的发光元件可以达到亮度提升。在现有技术中，可以使用具有较多绝缘材料对数的绝缘反射结构，或是利用拓宽绝缘反射结构的高反射率波长范围，来达到较高的整体反射率。然而，在本发明中，针对半导体叠层侧表面的倾斜角度来设计绝缘反射结构，相较于第二比较例，本实施例的绝缘反射结构50即使绝缘材料对数较少，且在高反射率波长范围较小的情况下，仍可使发光元件达到较高的亮度。此外，本实施例的绝缘反射结构总物理厚度相较第二比较例来得薄，例如由表一可知，本实施例的绝缘反射结构总物理厚度相较第二比较例减少了0.91μm，可以减少制造成本及制作工艺时间。上述实验及绝缘反射结构50是针对主波长或峰值波长为450nm的发光元件来说明，本技术领域人员可依本发明所揭示的内容，理解可依半导体叠层侧表面倾斜角度及不同发光波长的发光元件，来设计及制作绝缘反射结构50。
图6显示一发光模块100，其包含依本发明任一实施例的发光元件1。发光模块100包含载板101，载板101上设置有电路接合垫8a及8b，发光元件1以倒装(flip-chip)的方式，将第一电极垫20及第二电极垫30分别经由导电接合层80接合至电路接合垫8a及8b。在一实施例中，接合的方法包含但不限于共晶接合、焊接接合及胶材粘合，其中导电接合层80包含共晶金属层、金属焊料及导电胶材。如此一来，半导体叠层12所发出的光，主要经由基底10的下表面10b以及侧表面10c向外摘出。在一实施例中，发光模块100更可包含一透明胶材(图未示)位于载板101上，包覆发光元件1。所述的透明胶材包含硅氧树脂(Silicone)、环氧树脂(Epoxy)、压克力或其混和物等。在一实施例中，发光元件1还包含一反射结构(图未示)设置于基底10的下表面10b，用以反射半导体叠层12所发出的光，使光主要由基底10的侧表面10c向外摘出。在一实施例中，反射结构包含一对或多对不同折射率的材料层交互堆叠。
图7显示一显示装置背光单元103的截面示意图，显示装置背光单元103包含前述任一实施例的发光元件1。显示装置背光单元103包含壳体300，壳体300中容纳了如图3所示的发光模块100，光学膜112设置于发光模块100上方，其中光学膜112例如为光扩散片(light diffuser)。在本实施例中，显示装置背光单元103为直下式背光单元。发光模块100包含载板101，以及依本发明任一实施例的发光元件1安装排列在载板101上。在另一实施例中(图未示)，发光模块100包含载板101和安装排列在其上表面上的多个发光元件封装体，发光元件封装体内封有前述任一实施例的发光元件，以倒装的方式安装在载板101的上表面上。
但是上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。任何本发明所属技术领域中普通技术人员均可在不违背本发明的技术原理及精神的情况下，对上述实施例进行修改及变化。举凡依本发明权利要求所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求内。

Claims (10)

1.一种发光元件，包含：
半导体叠层，包含：
主表面、底面以及侧表面位于该主表面与该底面之间，该侧表面倾斜于该主表面且与该底面之间具有锐角内夹角θ度；
绝缘反射结构，覆盖该半导体叠层，包含第一膜堆以及第二膜堆，该第一膜堆包含一对或多对由第一子层及第二子层所组成的第一绝缘材料对，该第二膜堆包含一对或多对由第三子层及第四子层所组成的第二绝缘材料对；其中，该第一子层及该第二子层包含不同材料，该第三子层及该第四子层包含不同材料，且该些第一子层的厚度小于该些第三子层的厚度，该些第二子层的厚度小于该些第四子层的厚度；
开孔，位于该绝缘反射结构中；以及
电极，位于该绝缘反射结构上，填入该开孔并电连接该半导体叠层；
其中：
该发光元件具有主波长及峰值波长；
该绝缘反射结构包含第一部分位于该主表面上，具有第一厚度；以及第二部分位于该侧表面上，具有第二厚度不同于该第一厚度；
该绝缘反射结构的该第二部分对于该主波长或该峰值波长在入射角0度至30度具有90％以上的反射率。
2.如权利要求1所述的发光元件，其中，在该第一部分中，该些第一绝缘材料对的平均厚度为d1，该些第二绝缘材料对的平均厚度为d2，d1及d2满足下列关系式：cos(θ+5)°×d2≤d1≤cos(θ-5)°×d2。
3.如权利要求2所述的发光元件，其中，该第一部分不包含该第二膜堆，及/或该第二部分不包含该第一膜堆。
4.如权利要求2所述的发光元件，其中，该第一部分包含该第一膜堆及该第二膜堆，该第二部分包含该第一膜堆及该第二膜堆。
5.如权利要求4所述的发光元件，其中，该第二厚度小于该第一厚度。
6.如权利要求1所述的发光元件，其中：该第一部分的该些第一绝缘材料对的平均厚度为d1，该第二部分的该些第二绝缘材料对的平均厚度为d2’，该d1与该d2’的差值小于10％。
7.如权利要求1所述的发光元件，其中θ介于30度～60度。
8.如权利要求1所述的发光元件，其中该第一子层及该第三子层包含相同材料，该第二子层及该第四子层包含相同材料。
9.一种发光元件，包含：
半导体叠层，包含：
主表面、底面以及侧表面位于该主表面与该底面之间，该侧表面倾斜于该主表面且与该底面之间具有锐角内夹角θ度；
绝缘反射结构，覆盖该半导体叠层，包含第一膜堆以及第二膜堆，该第一膜堆包含一对或多对由第一子层及第二子层所组成的第一绝缘材料对，该第二膜堆包含一对或多对由第三子层及第四子层所组成的第二绝缘材料对；其中，该第一子层及该第二子层包含不同材料，该第三子层及该第四子层包含不同材料，且该些第一子层的厚度小于该些第三子层的厚度，该些第二子层的厚度小于该些第四子层的厚度；
开孔，位于该绝缘反射结构中；以及
电极，位于该绝缘反射结构上，填入该开孔并电连接该半导体叠层；
其中，该绝缘反射结构包含：
第一部分，位于该主表面上；以及第二部分位于该侧表面上，该第一部分中该些第一绝缘材料对的平均厚度为d1，该第二部分中该些第二绝缘材料对的平均厚度为d2’，d1与d2’的差值小于10％。
10.如权利要求1或9所述的发光元件，该绝缘反射结构还包含插入膜堆位于该第一膜堆与该半导体叠层之间、或位于该第二膜堆上、或位于该第一膜堆与该第二膜堆之间。
CN202311570558.9A 2022-11-22 2023-11-22 发光元件 Pending CN118073490A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111144670A TW202422907A (zh) 2022-11-22 發光元件
TW111144670 2022-11-22

Publications (1)

Publication Number Publication Date
CN118073490A true CN118073490A (zh) 2024-05-24

Family

ID=91079314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311570558.9A Pending CN118073490A (zh) 2022-11-22 2023-11-22 发光元件

Country Status (2)

Country Link
US (1) US20240170610A1 (zh)
CN (1) CN118073490A (zh)

Also Published As

Publication number Publication date
US20240170610A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
KR102606543B1 (ko) 발광 디바이스
KR20170143374A (ko) 반도체 발광 소자 및 그 제조 방법
US11990575B2 (en) Light-emitting device
TW202029521A (zh) 發光元件
US20210336090A1 (en) Light-emitting device and manufacturing method thereof
CN118073490A (zh) 发光元件
CN113380932A (zh) 覆晶式发光二极管的结构及其制造方法
JP7505057B2 (ja) 発光素子
US20240162375A1 (en) Light-emitting device
US20230317765A1 (en) Light-emitting device
CN117810338A (zh) 发光元件及具有此发光元件的背光单元及显示装置
TW202141814A (zh) 發光元件及其製造方法
TW202310448A (zh) 發光元件
KR20240046064A (ko) 발광 디바이스, 백라이트 유닛 및 이를 갖는 디스플레이 장치
CN116885071A (zh) 发光二极管
TW202345419A (zh) 發光元件
CN115548183A (zh) 半导体发光元件及发光装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication