CN111446341B - 倒装发光二极管芯片及其制作方法 - Google Patents

倒装发光二极管芯片及其制作方法 Download PDF

Info

Publication number
CN111446341B
CN111446341B CN202010227110.7A CN202010227110A CN111446341B CN 111446341 B CN111446341 B CN 111446341B CN 202010227110 A CN202010227110 A CN 202010227110A CN 111446341 B CN111446341 B CN 111446341B
Authority
CN
China
Prior art keywords
layer
holes
type semiconductor
groove
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010227110.7A
Other languages
English (en)
Other versions
CN111446341A (zh
Inventor
兰叶
黄磊
张威
吴志浩
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202010227110.7A priority Critical patent/CN111446341B/zh
Publication of CN111446341A publication Critical patent/CN111446341A/zh
Priority to US17/914,749 priority patent/US20230127400A1/en
Priority to PCT/CN2021/082608 priority patent/WO2021190540A1/zh
Application granted granted Critical
Publication of CN111446341B publication Critical patent/CN111446341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本公开提供了一种倒装发光二极管芯片及其制作方法，属于半导体技术领域。芯片包括衬底、N型半导体层、有源层、P型半导体层、透明导电层、透明绝缘层、反射电极、连接电极和DBR层；N型半导体层、有源层和P型半导体层依次层叠在衬底上，P型半导体层上设有凹槽和隔离槽；透明导电层和透明绝缘层依次层叠在P型半导体层上，透明绝缘层内设有多个通孔；反射电极设置在多个通孔内与透明导电层接触，并铺设在透明绝缘层上；连接电极设置在N型半导体层上；DBR层铺设在凹槽和隔离槽的各个表面上；多个通孔包括多排第一通孔，同一排的第一通孔与凹槽的距离相同；在远离凹槽的方向上，各排的第一通孔的横截面面积之和逐渐增大，发光亮度提高。

Description

倒装发光二极管芯片及其制作方法
技术领域
本公开涉及半导体技术领域，特别涉及一种倒装发光二极管芯片及其制作方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种常用的发光器件，通过电子与空穴复合释放能量发光，可以高效地将电能转化为光能。LED的心脏是芯片，LED芯片的结构包括正装、倒装和垂直。
相关技术中，倒装LED芯片包括衬底、N型半导体层、有源层、P型半导体层、透明导电层、透明反射层、反射电极和连接电极。N型半导体层、有源层和P型半导体层依次层叠在衬底上，P型半导体层上设有延伸至N型半导体层的凹槽。透明导电层、透明反射层和反射电极依次层叠在P型半导体层上，透明反射层内设有延伸至透明导电层的通孔，反射电极设置在通孔内与透明导电层接触，并铺设在透明反射层上。连接电极设置在凹槽内的N型半导体层上。
在实现本公开的过程中，发明人发现现有技术至少存在以下问题：
车灯等应用场合对亮度的要求较高，目前倒装结构LED芯片的发光亮度无法满足应用需要。
发明内容
本公开实施例提供了一种倒装发光二极管芯片及其制作方法，可以提高倒装发光二极管芯片的发光亮度，满足车灯等应用场合的需要。所述技术方案如下：
一方面，本公开实施例提供了一种倒装发光二极管芯片，所述倒装发光二极管芯片包括衬底、N型半导体层、有源层、P型半导体层、透明导电层、透明绝缘层、反射电极、连接电极和分布式布拉格反射层；
所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上，所述P型半导体层上设有延伸至所述N型半导体层的凹槽、以及延伸至所述衬底的隔离槽；所述透明导电层和所述透明绝缘层依次层叠在所述P型半导体层上，所述透明绝缘层内设有多个延伸至所述透明导电层的通孔；所述反射电极设置在多个所述通孔内与所述透明导电层接触，并铺设在所述透明绝缘层上；所述连接电极设置在所述凹槽内的N型半导体层上；所述分布式布拉格反射层铺设在所述凹槽和所述隔离槽的各个表面上；
多个所述通孔包括多排第一通孔，同一排的所述第一通孔与所述凹槽的距离相同；在远离所述凹槽的方向上，各排的所述第一通孔的横截面面积之和逐渐增大，所述第一通孔的横截面为所述第一通孔垂直于所述第一通孔的延伸方向的截面。
可选地，在两排相邻的所述第一通孔中，远离所述凹槽的一排所述第一通孔的横截面面积之和，为靠近所述凹槽的一排所述第一通孔的横截面面积之和的120％～140％。
可选地，所述多排第一通孔满足以下条件中的至少一个：
在远离所述凹槽的方向上，各个所述第一通孔的横截面面积逐渐增大；
在远离所述凹槽的方向上，各排的所述第一通孔的数量逐渐增多。
可选地，所述透明绝缘层的横截面呈多边形，所述透明绝缘层的横截面为所述透明绝缘层垂直于所述通孔的延伸方向的截面；多个所述通孔还包括多个第二通孔，所述多个第二通孔位于所述多边形的不同转角处。
可选地，所述第二通孔的横截面呈扇环形，所述扇环形的圆心和所述第二通孔对应的所述多边形的转角位于所述扇环形的两侧，所述第二通孔的横截面为所述第二通孔垂直于所述第二通孔的延伸方向的截面。
可选地，所述倒装发光二极管芯片还包括透明粘附层，所述透明粘附层的材料为氧化铝，所述透明粘附层夹设在所述透明绝缘层和所述反射电极之间。
可选地，所述透明粘附层的厚度小于100埃。
可选地，所述反射电极包括依次层叠的反射层和阻挡层，所述反射层为银层，所述阻挡层包括交替层叠的镍层和铂金层。
另一方面，本公开实施例提供了一种倒装发光二极管芯片的制作方法，所述制作方法包括：
在衬底上依次生长N型半导体层、有源层和P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的凹槽和延伸至所述衬底的隔离槽；
在所述P型半导体层上依次形成透明导电层和透明绝缘层；
在所述透明绝缘层内开设延伸至所述透明导电层的通孔；多个所述通孔包括多排第一通孔，同一排的所述第一通孔与所述凹槽的距离相同；在远离所述凹槽的方向上，各排的所述第一通孔的横截面面积之和逐渐增大，所述第一通孔的横截面为所述第一通孔垂直于所述第一通孔的延伸方向的截面；
在所述通孔内和所述透明绝缘层上形成反射电极，所述反射电极在所述通孔内与所述透明导电层接触；
在所述凹槽内的N型半导体层上形成连接电极；
在所述凹槽和所述隔离槽的各个表面上形成分布式布拉格反射层。
可选地，所述制作方法还包括：
在所述透明绝缘层内开设延伸至所述透明导电层的通孔之前，在所述透明绝缘层上形成透明粘附层，所述透明粘附层的材料为氧化铝。
本公开实施例提供的技术方案带来的有益效果是：
通过在透明导电层和反射电极之间增设透明绝缘层，并在透明绝缘层内开设多个延伸至透明导电层的通孔，反射电极设置在多个通孔内与透明导电层接触，使反射电极向透明导电层注入电流的区域受到多个通孔的分布情况影响。多个通孔按照与凹槽的距离分为多排，各排通孔的横截面面积之和沿远离凹槽的方向逐渐增大，即两排相邻的通孔中，靠近凹槽的一排通孔的横截面面积之和较小，反射电极可以注入的电流较少，而远离凹槽的一排通孔的横截面面积之和较大，反射电极可以注入的电流较多，可以引导反射电极的电流从远离凹槽的区域注入透明导电层，与距离连接电极远近造成的电阻差异引导反射电极从靠近凹槽的区域注入透明导电层的作用相反，两者的综合作用可以使反射电极将电流均匀注入P型半导体层的各个区域，改善电流注入透明导电层的均匀性，充分利用有源层发光，最终提高倒装LED芯片的发光亮度。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种倒装发光二极管芯片的结构示意图；
图2是本公开实施例提供的通孔的分布示意图；
图3是本公开实施例提供的反射电极的结构示意图；
图4是本公开实施例提供的P型连通孔和N型连通孔的分布示意图；
图5是本公开实施例提供的P型焊盘和N型焊盘的分布示意图；
图6是本公开实施例提供的一种倒装发光二极管芯片的制作方法的流程图；
图7是本公开实施例提供的一种倒装发光二极管芯片的制作方法的流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
在LED芯片中，发光层发出的光线会均匀射向所有的方向。对于倒装LED芯片来说，最终使用光线的传播方向与从衬底射出光线的方向一致。如果对光线进行反射，改变光线的传播方向，增加从衬底射出的光线，则可以提高倒装LED芯片的发光亮度。
相关技术中，倒装LED芯片包括衬底、N型半导体层、有源层、P型半导体层、透明导电层、透明反射层、反射电极和连接电极。N型半导体层、有源层和P型半导体层依次层叠在衬底上，P型半导体层上设有延伸至N型半导体层的凹槽，透明导电层、透明反射层和反射电极依次层叠在P型半导体层上，只能反射从P型半导体层射出的光线，射向倒装LED芯片侧面(倒装LED芯片平行于N型半导体层、有源层和P型半导体层的层叠方向的表面)的光线直接从倒装LED芯片射出，并没有被有效利用。
将透明反射层从P型半导体层上扩展到倒装LED芯片侧面，即透明反射层铺设在凹槽和P型半导体层延伸至衬底的隔离槽的各个表面上，这样可以对从倒装LED芯片侧面射出的光线进行反射，有利于将直接从倒装LED芯片射出而浪费的光线改为从衬底射出，最终提高倒装LED芯片的发光亮度。
相关技术中，透明反射层内设有延伸至透明导电层的通孔，反射电极设置在通孔内与透明导电层接触并铺设在透明反射层上，连接电极设置在凹槽内的N型半导体层上。如果反射电极与透明反射层一起扩展到倒装LED芯片侧面，则反射电极可能与连接电极接触而造成短路。故在将透明反射层从P型半导体层上扩展到倒装LED芯片侧面的同时，交换透明反射层和反射电极层叠的先后顺序，即先在透明导电层上铺设反射电极，再在反射电极上铺设透明反射层，保证反射电极位于凹槽之外，与位于凹槽内的连接电极间隔设置。
在反射电极直接铺设在透明导电层上之后，反射电极的电流可以从整个接触表面通过透明导电层注入P型半导体层。反射电极的电流注入P型半导体层之后，先沿平行于倒装LED芯片侧面的方向到达N型半导体层，再沿垂直于倒装LED芯片侧面的方向到达凹槽内的连接电极，反射电极靠近凹槽的区域注入的电流到达连接电极经过的电阻小于反射电极远离凹槽的区域，反射电极的电流倾向于从靠近凹槽的区域注入P型半导体层，反射电极各个区域注入P型半导体层的电流不均匀，有源层没有充分发光，最终影响到倒装LED芯片的发光亮度。
基于上述情况，本公开实施例提供了一种倒装发光二极管芯片。图1为本公开实施例提供的一种倒装发光二极管芯片的结构示意图。参见图1，该倒装LED芯片包括衬底10、N型半导体层21、有源层22、P型半导体层23、透明导电层31、透明绝缘层32、反射电极41、连接电极42和分布式布拉格反射(英文：Distributed Bragg Reflection，简称：DBR)层51。
在本公开实施例中，如图1所示，N型半导体层21、有源层22和P型半导体层23依次层叠在衬底10上，P型半导体层23上设有延伸至N型半导体层21的凹槽100、以及延伸至衬底10的隔离槽200。透明导电层31和透明绝缘层32依次层叠在P型半导体层23上，透明绝缘层32内设有多个延伸至透明导电层31的通孔300。反射电极41设置在多个通孔300内与透明导电层31接触，并铺设在透明绝缘层32上。连接电极42设置在凹槽100内的N型半导体层21上。DBR层51铺设在凹槽100和隔离槽200的各个表面上。
图2为本公开实施例提供的通孔的分布示意图。参见图2，多个通孔300包括多排第一通孔310，同一排的第一通孔310与凹槽100的距离d相同。在远离凹槽100的方向上，各排的第一通孔310的横截面面积之和逐渐增大，第一通孔310的横截面为第一通孔310垂直于第一通孔310的延伸方向的截面。
在本公开实施例中，如图2所示，第一通孔310与凹槽100的距离d为第一通孔310的中心与凹槽100边缘的最短距离。
本公开实施例通过在透明导电层和反射电极之间增设透明绝缘层，并在透明绝缘层内开设多个延伸至透明导电层的通孔，反射电极设置在多个通孔内与透明导电层接触，使反射电极向透明导电层注入电流的区域受到多个通孔的分布情况影响。多个通孔按照与凹槽的距离分为多排，各排通孔的横截面面积之和沿远离凹槽的方向逐渐增大，即两排相邻的通孔中，靠近凹槽的一排通孔的横截面面积之和较小，反射电极可以注入的电流较少，而远离凹槽的一排通孔的横截面面积之和较大，反射电极可以注入的电流较多，可以引导反射电极的电流从远离凹槽的区域注入透明导电层，与距离连接电极远近造成的电阻差异引导反射电极从靠近凹槽的区域注入透明导电层的作用相反，两者的综合作用可以使反射电极将电流均匀注入P型半导体层的各个区域，改善电流注入透明导电层的均匀性，充分利用有源层发光，最终提高倒装LED芯片的发光亮度。
而且光线在透明绝缘层内基本没有损耗，透明绝缘层对倒装LED芯片的发光亮度不会产生负影响。DBR层铺设在凹槽和隔离槽的各个表面上，可以对射向倒装LED芯片侧面的光线进行反射，增加从衬底射出的光线，提高倒装LED芯片的发光亮度。反射电极位于凹槽外的P型半导体层上，连接电极位于凹槽内的N型半导体层，两者之间不会由于接触而造成短路。
另外，多个通孔的分布可以改变光线的方向，使部分光线的方向落入反射的范围，增加从衬底射出的光线，最终提高倒装LED芯片的发光亮度。
在本公开实施例中，如图1所示，第一通孔310可以为柱体，第一通孔310的横截面面积在第一通孔310的延伸方向上保持不变，第一通孔310的深度等于透明绝缘层32的厚度。
示例性地，如图2所示，第一通孔310的横截面呈多边形，第一通孔310的横截面面积为多边形的面积。
示例性地，多边形的边长可以为10微米～14微米。
可选地，在两排相邻的第一通孔310中，远离凹槽100的一排第一通孔310的横截面面积之和，可以为靠近凹槽100的一排第一通孔310的横截面面积之和的120％～140％。通过控制各排的第一通孔310的横截面面积之和之间的差异大小，恰好使反射电极将电流均匀注入P型半导体层的各个区域。
示例性地，多个通孔300可以包括两排第一通孔310，远离凹槽100的一排第一通孔310的横截面面积之和，为靠近凹槽100的一排第一通孔310的横截面面积之和的130％，在实际应用中的效果很好。
在本公开实施例的第一种实现方式中，在远离凹槽100的方向上，各个第一通孔310的横截面面积逐渐增大，各排的第一通孔310的数量相等。
示例性地，多个通孔300可以包括两排第一通孔310，靠近凹槽100的一排第一通孔310的横截面面积为S，远离凹槽100的一排第一通孔310的横截面面积之和为S*130％，两排第一通孔310的数量均为N。此时，靠近凹槽100的一排第一通孔310的横截面面积之和为N*S，远离凹槽100的一排第一通孔310的横截面面积之和为130％*N*S。
在本公开实施例的第二种实现方式中，在远离凹槽100的方向上，各排的第一通孔310的数量逐渐增多，各个第一通孔310的横截面面积相等。
示例性地，多个通孔300可以包括两排第一通孔310，靠近凹槽100的一排第一通孔310的数量为N，远离凹槽100的一排第一通孔310的数量为N*130％，两排的第一通孔310的横截面面积均为S。此时，靠近凹槽100的一排第一通孔310的横截面面积之和为N*S，远离凹槽100的一排第一通孔310的横截面面积之和为130％*N*S。
在本公开实施例的第三种实现方式中，在远离凹槽100的方向上，各个第一通孔310的横截面面积逐渐增大，各排的第一通孔310的数量逐渐增多。
示例性地，多个通孔300可以包括两排第一通孔310，靠近凹槽100的一排第一通孔310的横截面面积为S，远离凹槽100的一排第一通孔310的横截面面积之和为S*120％；靠近凹槽100的一排第一通孔310的数量为N，远离凹槽100的一排第一通孔310的数量为N*110％。此时，靠近凹槽100的一排第一通孔310的横截面面积之和为N*S，远离凹槽100的一排第一通孔310的横截面面积之和为132％*N*S。
在本公开实施例的第一种和第二种实现方式中，各排的第一通孔310的数量或者各个第一通孔310的横截面面积相等，实现上比较方便。在本公开实施例的第三种实现方式中，各排的第一通孔310的数量和各个第一通孔310的横截面面积同时变化，实现效果更为明显。
综上所述，多排第一通孔310可以满足以下条件中的至少一个，可以实现在远离凹槽100的方向上，各排的第一通孔310的横截面面积之和逐渐增大：
在远离凹槽100的方向上，各个第一通孔310的横截面面积逐渐增大。
在远离凹槽100的方向上，各排的第一通孔310的数量逐渐增多。
可选地，如图2所示，相邻两排第一通孔310之间的距离a可以相等，有利于反射电极的电流均匀注入P型半导体层的各个区域。
在本公开实施例中，如图2所示，相邻两排第一通孔310之间的距离a为相邻两排第一通孔310与凹槽100的距离之差。
可选地，如图2所示，同一排的相邻两个第一通孔310之间的距离b可以相等，有利于反射电极的电流均匀注入P型半导体层的各个区域。
在本公开实施例中，如图2所示，同一排的相邻两个第一通孔310之间的距离b为同一排的相邻两个第一通孔310的中心之间的距离。
可选地，如图2所示，透明绝缘层32的横截面呈多边形，透明绝缘层32的横截面为透明绝缘层32垂直于通孔300的延伸方向的截面。多个通孔300还可以包括多个第二通孔320，多个第二通孔320位于多边形的不同转角处。
在实际应用中，如图2所示，凹槽100位于透明绝缘层32的横截面的中心，以方便电流的扩展。此时，多边形的转角是与凹槽100的距离最远的位置，反射电极的电流最不容易注入。在多边形的各个转角处单独设置第二通孔320，有利于反射电极的电流注入这个位置的P型半导体层23，充分利用有源层22进行发光。
示例性地，如图2所示，透明绝缘层32的横截面呈长方形，四个第二通孔320分别位于长方形的四个转角处。
可选地，如图2所示，第二通孔320的横截面可以呈扇环形，扇环形的圆心和第二通孔320对应的多边形的转角位于扇环形的两侧，第二通孔320的横截面为第二通孔320垂直于第二通孔320的延伸方向的截面。
第二通孔320的横截面呈扇环形，且扇环形的圆心和多边形的转角位于扇环形的两侧，第二通孔320位于最贴近多边形的转角的位置，有利于反射电极的电流注入P型半导体层23与凹槽100距离最远的位置，充分利用有源层22进行发光。
示例性地，扇环形的宽度可以为5微米，直径可以为25微米。
在本公开实施例中，衬底10的材料可以为蓝宝石。N型半导体层21的材料可以为N型掺杂的GaN，有源层22可以包括交替层叠的InGaN层和GaN层，P型半导体层23的材料可以为P型掺杂的GaN。
可选地，该倒装LED芯片还可以包括缓冲层，缓冲层的材料为AlN，缓冲层可以夹设在衬底10和N型半导体层21之间，以缓解衬底10和N型半导体层21之间的晶格失配。
在本公开实施例中，透明导电层31的材料可以为氧化铟锡(英文：Indiumtinoxide，简称：ITO)。
示例性地，透明导电层31的厚度可以为400埃～600埃，如500埃。
可选地，透明绝缘层32的折射率可以小于透明导电层31的折射率。
透明绝缘层32的折射率小于透明导电层31的折射率，光线以大于某一个角度的方向从透明导电层31射到透明绝缘层32会发生全反射，可以避免光线通过透明绝缘层32到达反射电极41时部分光线被反射电极41吸收，减少被反射电极41损耗的光线，提高倒装LED芯片的发光亮度。
示例性地，透明绝缘层32的材料可以为氧化硅。
氧化硅的折射率低至1.46，透明绝缘层32的材料为氧化硅，透明绝缘层32与透明导电层31交界面的全反射角较小，从透明导电层31射到透明绝缘层32的光线发生全反射的可能性较大，可以尽可能减少被反射电极41损耗的光线，提高倒装LED芯片的发光亮度。
示例性地，透明绝缘层32的厚度可以为1800埃～2200埃，如2000埃，可以有效实现透明绝缘层32两侧的反射电极41和透明导电层31之间电绝缘，引导反射电极41的电流注入与反射电极41接触的透明导电层31。
可选地，如图1所示，该倒装发光二极管芯片还可以包括透明粘附层33，透明粘附层33的材料为氧化铝，透明粘附层33夹设在透明绝缘层32和反射电极41之间。
在实际应用中，反射电极41包括银层，反射效果最好。氧化铝与银之间的粘附性大于氧化硅与银之间的粘附性，而且氧化铝和氧化硅都是氧化物，两者之间的粘附性也比较好，因此在材料为氧化硅的透明绝缘层32和材料为银的反射电极41之间，增设材料为氧化铝的透明粘附层，有利于增强透明绝缘层32和反射电极41之间的粘附性，避免反射电极41从透明绝缘层32上脱落，提高倒装LED芯片的稳定性。另外，氧化铝的化学键很稳定，不会氧化银。
可选地，透明粘附层33的厚度可以小于100埃。
示例性地，透明粘附层33的厚度可以为40埃～60埃，如50埃。
将透明粘附层33的厚度控制在一定的范围内，既能提高在透明绝缘层32和反射电极41之间的粘附性，也能避免造成光线的损耗。
图3为本公开实施例提供的反射电极的结构示意图。参见图3，可选地，反射电极41可以包括依次层叠的反射层411和阻挡层412，反射层411为银层，阻挡层412包括交替层叠的镍层412a和铂金层412b。
镍层412a的密度很高，铂金层412b可以缓解冲击力，镍层412a和铂金层412b交替层叠形成的阻挡层412，可以将银层和外界的腐蚀物有效隔离，对银层进行有效保护。
示例性地，镍层412a和铂金层412b的周期数可以为3。在有效保护银层的情况下，尽可能减少镍层412a和铂金层412b的周期数，降低实现成本。
示例性地，银层的厚度可以为3000埃。镍层412a的厚度可以为1300埃～1700埃，如1500埃；铂金层412b的厚度可以为2500埃～3500埃，如3000埃。
在本公开实施例中，连接电极42可以包括依次层叠的第一铬层、铝层、第二铬层、钛层和金层。
示例性地，第一铬层的厚度可以为50埃，铝层的厚度可以为5000埃，第二铬层的厚度可以为1000埃，钛层的厚度可以为500埃，金层的厚度可以为2000埃。
在本公开实施例中，DBR层51可以包括交替层叠的氧化硅层和氧化钛层。
示例性地，氧化硅层和氧化钛层的周期数可以为32。
可选地，如图1所示，该倒装LED芯片还可以包括钝化层52，钝化层52的材料为氮化硅，钝化层52铺设在DBR层51上。氮化硅的硬度较大，可以对倒装LED芯片进行有效保护。
示例性地，钝化层52的厚度可以为1微米。
在实际应用中，如图1所示，DBR层51和钝化层52铺设在倒装LED芯片除衬底10的表面之外的所有表面上，以对倒装LED芯片形成全面的保护。DBR层51和钝化层52上分别设有延伸至反射电极41的P型连通孔400和延伸至连接电极42的N型连通孔500，以实现电流的注入。
图4为本公开实施例提供的P型连通孔和N型连通孔的分布示意图。参见图4，可选地，多个P型连通孔400位于钝化层52一侧的边缘区域，多个N型连通孔500位于钝化层52另一侧的中心区域。
多个P型连通孔400位于钝化层52的边缘区域，与反射电极41的设置区域对应，多个P型连通孔400可以为方便开设的柱状通孔。多个N型连通孔500位于钝化层52的中心区域，与连接电极42的设置区域对应，多个N型连通孔500可以为方便开设的柱状通孔。而多个P型连通孔400位于钝化层52一侧，多个N型连通孔500位于钝化层52另一侧，可以有效避免将反射电极41和连接电极42连通而短路。
示例性地，多个P型连通孔400的数量可以为6，多个N型连通孔500的数量可以为3，在保证电流注入效果的情况下，尽可能方便绝缘和加工。
可选地，如图1所示，该倒装LED芯片还可以包括P型焊盘61和N型焊盘62，P型焊盘61设置在P型连通孔400内与反射电极41接触，并覆盖在P型连通孔400周围的钝化层52上；N型焊盘62设置在N型连通孔500内与连接电极42连通，并覆盖在N型连通孔500周围的钝化层52上，以方便将倒装LED芯片固定在电路板上并形成电连接。
图5为本公开实施例提供的P型焊盘和N型焊盘的分布示意图。参见图5，P型焊盘61和N型焊盘62间隔设置在钝化层52上，且P型焊盘61和N型焊盘62在钝化层52上的设置区域大小相同，方便与电路板形成稳定的电连接。
在本公开实施例的一种实现方式中，P型焊盘61和N型焊盘62可以包括依次层叠的第一镍层、第一铝层、第二镍层、第二铝层、第三镍层、第三铝层、金层。
在本公开实施例的另一种实现方式中，P型焊盘61和N型焊盘62可以包括依次层叠的第一钛层、第一铝层、第二钛层、第二铝层、第三钛层、第三铝层、第四钛层、镍层、金层。
金层的柔韧性较好，可以有效缓解焊接过程中的作用力对倒装LED芯片的破坏。铝层也具有一定的柔韧性，可以配合金层缓解焊接过程中的作用力对倒装LED芯片的破坏，与全部采用金层相比，实现成本较低。而且铝层的反射性较好，有利于最终提高倒装LED芯片的发光亮度。镍层和钛层的密度较高，与铝层交替层叠，有利于对铝层进行定形。
本公开实施例提供了一种倒装发光二极管芯片的制作方法，适用于制作图1所示的倒装发光二极管芯片。图6为本公开实施例提供的一种倒装发光二极管芯片的制作方法的流程图。参见图6，制作方法包括：
步骤101：在衬底上依次生长N型半导体层、有源层和P型半导体层。
可选地，该步骤101可以包括：
采用金属有机化合物化学气相沉淀(英文：Metal-organic Chemical VaporDeposition，简称：MOCVD)技术在衬底上依次生长N型半导体层、有源层和P型半导体层。
步骤102：在P型半导体层上开设延伸至N型半导体层的凹槽和延伸至衬底的隔离槽。
可选地，该步骤102可以包括：
采用光刻技术在P型半导体层上形成图形化光刻胶；
采用感应耦合等离子体刻蚀(英文：Inductively Coupled Plasma，简称：ICP)技术在P型半导体层上开设延伸至N型半导体层的凹槽；
采用光刻技术在P型半导体层和凹槽内的N型半导体层上形成图形化光刻胶；
采用ICP技术在凹槽内的N型半导体层上开设延伸至衬底的隔离槽；
去除图形化光刻胶。
在实际应用中，隔离槽的深度较大，刻蚀形成需要的时间较长，刻蚀产生的热量较多。可选地，隔离槽的开设设备可以采用带有氦气冷却的刻蚀机，及时吸收刻蚀产生的热量，避免倒装LED芯片的温度升高而影响到性能。
步骤103：在P型半导体层上依次形成透明导电层和透明绝缘层。
可选地，该步骤103可以包括：
在P型半导体层上溅射氧化铟锡，并在空气气氛中进行快速热退火(英文：rapidthermal annealing，简称：RTA)，形成透明导电层；
采用等离子体增强化学的气相沉积法(英文：Plasma Enhanced Chemical VaporDeposition，简称：PECVD)技术在透明导电层上形成透明绝缘层。
步骤104：在透明绝缘层内开设延伸至透明导电层的通孔。
在本公开实施例中，多个通孔包括多排第一通孔，同一排的第一通孔与凹槽的距离相同。在远离凹槽的方向上，各排的第一通孔的横截面面积之和逐渐增大，第一通孔的横截面为第一通孔垂直于第一通孔的延伸方向的截面。
可选地，该步骤104可以包括：
采用光刻技术在透明绝缘层上形成图形化光刻胶；
采用干法刻蚀技术在透明绝缘层内开设延伸至透明导电层的通孔；
去除图形化光刻胶。
步骤105：在通孔内和透明绝缘层上形成反射电极。
在本公开实施例中，反射电极在通孔内与透明导电层接触。
可选地，该步骤105可以包括：
采用溅射技术在通孔内和透明绝缘层上形成反射电极。
步骤106：在凹槽内的N型半导体层上形成连接电极。
可选地，该步骤106可以包括：
采用溅射技术在凹槽内的N型半导体层上形成连接电极。
步骤107：在凹槽和隔离槽的各个表面上形成DBR层。
可选地，该步骤107可以包括：
采用PECVD技术在凹槽和隔离槽的各个表面上形成DBR层。
本公开实施例提供了一种倒装发光二极管芯片的制作方法，适用于制作图1所示的倒装发光二极管芯片。图7为本公开实施例提供的一种倒装发光二极管芯片的制作方法的流程图。参见图7，制作方法包括：
步骤201：在衬底上依次生长N型半导体层、有源层和P型半导体层。
可选地，该步骤201可以与步骤101相同，在此不再详述。
步骤202：在P型半导体层上开设延伸至N型半导体层的凹槽和延伸至衬底的隔离槽。
可选地，该步骤202可以与步骤102相同，在此不再详述。
步骤203：在P型半导体层上依次形成透明导电层、透明绝缘层和透明粘附层。
可选地，该步骤203可以包括：
在P型半导体层上溅射氧化铟锡，并在空气气氛中进行RTA，形成透明导电层；
采用PECVD技术在透明导电层上形成透明绝缘层；
采用蒸镀技术在透明绝缘层上形成透明粘附层。
在实际应用中，可以把透明粘附层材料放置在坩埚里，用电子束进行轰击。
步骤204：在透明粘附层和透明绝缘层内开设延伸至透明导电层的通孔。
在本公开实施例中，多个通孔包括多排第一通孔，同一排的第一通孔与凹槽的距离相同。在远离凹槽的方向上，各排的第一通孔的横截面面积之和逐渐增大，第一通孔的横截面为第一通孔垂直于第一通孔的延伸方向的截面。
可选地，该步骤204可以与步骤104类似，在此不再详述。
步骤205：在通孔内和透明粘附层上形成反射电极。
在本公开实施例中，反射电极在通孔内与透明导电层接触。
可选地，该步骤205可以与步骤105相同，在此不再详述。
步骤206：在凹槽内的N型半导体层上形成连接电极。
可选地，该步骤206可以与步骤106相同，在此不再详述。
步骤207：在凹槽和隔离槽的各个表面上形成DBR层。
可选地，该步骤207可以与步骤107相同，在此不再详述。
步骤208：在DBR层上形成钝化层。
可选地，该步骤208可以包括：
采用PECVD技术在DBR层上形成钝化层。
步骤209：在DBR层和钝化层内开设延伸至反射电极的P型连通孔和延伸至连接电极的N型连通孔。
可选地，该步骤209可以包括：
采用光刻技术在钝化层上形成图形化光刻胶；
采用干法刻蚀技术在DBR层和钝化层内开设延伸至反射电极的P型连通孔和延伸至连接电极的N型连通孔；
去除图形化光刻胶。
步骤210：在P型连通内和P型连通周围的钝化层上形成P型焊盘，在N型连通孔和N型连通孔周围的钝化层上形成N型焊盘。
在本公开实施例中，P型焊盘在通孔内与反射电极接触，N型焊盘在通孔内与连接电极接触。
可选地，该步骤210可以包括：
采用溅射技术在P型连通内和P型连通周围的钝化层上形成P型焊盘，在N型连通孔和N型连通孔周围的钝化层上形成N型焊盘。
在本公开实施例中，该步骤208～步骤210为可选步骤。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种倒装发光二极管芯片，其特征在于，所述倒装发光二极管芯片包括衬底(10)、N型半导体层(21)、有源层(22)、P型半导体层(23)、透明导电层(31)、透明绝缘层(32)、反射电极(41)、连接电极(42)和分布式布拉格反射层(51)；
所述N型半导体层(21)、所述有源层(22)和所述P型半导体层(23)依次层叠在所述衬底(10)上，所述P型半导体层(23)上设有延伸至所述N型半导体层(21)的凹槽(100)、以及延伸至所述衬底(10)的隔离槽(200)；所述透明导电层(31)和所述透明绝缘层(32)依次层叠在所述P型半导体层(23)上，所述透明绝缘层(32)内设有多个延伸至所述透明导电层(31)的通孔(300)；所述反射电极(41)设置在多个所述通孔(300)内与所述透明导电层(31)接触，并铺设在所述透明绝缘层(32)上；所述连接电极(42)设置在所述凹槽(100)内的N型半导体层(21)上；所述分布式布拉格反射层(51)铺设在所述凹槽(100)和所述隔离槽(200)的各个表面上；
多个所述通孔(300)包括多排第一通孔(310)，同一排的所述第一通孔(310)与所述凹槽(100)的距离相同；在远离所述凹槽(100)的方向上，各排的所述第一通孔(310)的横截面面积之和逐渐增大，所述第一通孔(310)的横截面为所述第一通孔(310)垂直于所述第一通孔(310)的延伸方向的截面。
2.根据权利要求1所述的倒装发光二极管芯片，其特征在于，在两排相邻的所述第一通孔(310)中，远离所述凹槽(100)的一排所述第一通孔(310)的横截面面积之和，为靠近所述凹槽(100)的一排所述第一通孔(310)的横截面面积之和的120％～140％。
3.根据权利要求1或2所述的倒装发光二极管芯片，其特征在于，所述多排第一通孔(310)满足以下条件中的至少一个：
在远离所述凹槽(100)的方向上，各个所述第一通孔(310)的横截面面积逐渐增大；
在远离所述凹槽(100)的方向上，各排的所述第一通孔(310)的数量逐渐增多。
4.根据权利要求1或2所述的倒装发光二极管芯片，其特征在于，所述透明绝缘层(32)的横截面呈多边形，所述透明绝缘层(32)的横截面为所述透明绝缘层(32)垂直于所述通孔(300)的延伸方向的截面；多个所述通孔(300)还包括多个第二通孔(320)，所述多个第二通孔(320)位于所述多边形的不同转角处。
5.根据权利要求4所述的倒装发光二极管芯片，其特征在于，所述第二通孔(320)的横截面呈扇环形，所述扇环形的圆心和所述第二通孔(320)对应的所述多边形的转角位于所述扇环形的两侧，所述第二通孔(320)的横截面为所述第二通孔(320)垂直于所述第二通孔(320)的延伸方向的截面。
6.根据权利要求1或2所述的倒装发光二极管芯片，其特征在于，所述倒装发光二极管芯片还包括透明粘附层(33)，所述透明粘附层(33)的材料为氧化铝，所述透明粘附层(33)夹设在所述透明绝缘层(32)和所述反射电极(41)之间。
7.根据权利要求6所述的倒装发光二极管芯片，其特征在于，所述透明粘附层(33)的厚度小于100埃。
8.根据权利要求1或2所述的倒装发光二极管芯片，其特征在于，所述反射电极(41)包括依次层叠的反射层(411)和阻挡层(412)，所述反射层(411)为银层，所述阻挡层(412)包括交替层叠的镍层(412a)和铂金层(412b)。
9.一种倒装发光二极管芯片的制作方法，其特征在于，所述制作方法包括：
在衬底上依次生长N型半导体层、有源层和P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的凹槽和延伸至所述衬底的隔离槽；
在所述P型半导体层上依次形成透明导电层和透明绝缘层；
在所述透明绝缘层内开设延伸至所述透明导电层的通孔；多个所述通孔包括多排第一通孔，同一排的所述第一通孔与所述凹槽的距离相同；在远离所述凹槽的方向上，各排的所述第一通孔的横截面面积之和逐渐增大，所述第一通孔的横截面为所述第一通孔垂直于所述第一通孔的延伸方向的截面；
在所述通孔内和所述透明绝缘层上形成反射电极，所述反射电极在所述通孔内与所述透明导电层接触；
在所述凹槽内的N型半导体层上形成连接电极，所述连接电极仅覆盖部分所述N型半导体层被所述凹槽暴露的表面；
在所述凹槽和所述隔离槽的各个表面上形成分布式布拉格反射层。
10.根据权利要求9所述的制作方法，其特征在于，所述制作方法还包括：
在所述透明绝缘层内开设延伸至所述透明导电层的通孔之前，在所述透明绝缘层上形成透明粘附层，所述透明粘附层的材料为氧化铝。
CN202010227110.7A 2020-03-27 2020-03-27 倒装发光二极管芯片及其制作方法 Active CN111446341B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010227110.7A CN111446341B (zh) 2020-03-27 2020-03-27 倒装发光二极管芯片及其制作方法
US17/914,749 US20230127400A1 (en) 2020-03-27 2021-03-24 Flip light emitting diode chip and manufacturing method therefor
PCT/CN2021/082608 WO2021190540A1 (zh) 2020-03-27 2021-03-24 倒装发光二极管芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010227110.7A CN111446341B (zh) 2020-03-27 2020-03-27 倒装发光二极管芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN111446341A CN111446341A (zh) 2020-07-24
CN111446341B true CN111446341B (zh) 2021-08-06

Family

ID=71655719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010227110.7A Active CN111446341B (zh) 2020-03-27 2020-03-27 倒装发光二极管芯片及其制作方法

Country Status (3)

Country Link
US (1) US20230127400A1 (zh)
CN (1) CN111446341B (zh)
WO (1) WO2021190540A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446341B (zh) * 2020-03-27 2021-08-06 华灿光电（浙江）有限公司 倒装发光二极管芯片及其制作方法
CN114079228B (zh) * 2020-08-14 2024-06-04 中国科学院苏州纳米技术与纳米仿生研究所 激光器及其制作方法
CN112216782B (zh) * 2020-08-26 2021-10-08 华灿光电（浙江）有限公司 发光二极管芯片及其制作方法
CN112289915B (zh) * 2020-09-14 2021-11-05 华灿光电（浙江）有限公司 倒装发光二极管芯片及其制作方法
CN112820808A (zh) * 2021-01-05 2021-05-18 华灿光电(苏州）有限公司 发光二极管芯片制备方法及发光二极管芯片
CN113363364B (zh) * 2021-04-29 2022-09-09 厦门三安光电有限公司 一种发光二极管、光电模块及显示装置
CN113130718A (zh) * 2021-02-24 2021-07-16 华灿光电（浙江）有限公司 倒装发光二极管芯片及其制作方法
CN113644180B (zh) * 2021-08-05 2023-01-06 厦门士兰明镓化合物半导体有限公司 倒装led芯片及其制备方法
CN116885072A (zh) * 2021-09-14 2023-10-13 厦门三安光电有限公司 发光二极管及发光模块
CN113782658B (zh) * 2021-11-10 2022-02-11 华引芯（武汉）科技有限公司 发光半导体及其制备方法
CN114464710B (zh) * 2021-12-27 2023-08-08 厦门士兰明镓化合物半导体有限公司 一种led芯片及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931297A (zh) * 2012-11-16 2013-02-13 映瑞光电科技(上海)有限公司 一种led芯片及其制作方法
CN103560186A (zh) * 2013-10-30 2014-02-05 北京大学 一种倒装纳米led芯片及其制备方法
CN103606613A (zh) * 2013-11-12 2014-02-26 华灿光电(苏州）有限公司 具有对称电极的倒装发光二极管及其制备方法
WO2015172733A1 (en) * 2014-05-15 2015-11-19 The Hong Kong University Of Science And Technology Gallium nitride flip-chip light emitting diode
CN105591002A (zh) * 2016-02-01 2016-05-18 大连德豪光电科技有限公司 一种含有反射层的led倒装芯片及其制备方法
CN107863434A (zh) * 2017-11-13 2018-03-30 佛山市国星半导体技术有限公司 一种具有绝缘保护结构的高亮倒装led芯片及其制作方法
CN110416380A (zh) * 2018-04-26 2019-11-05 厦门乾照光电股份有限公司 发光二极管的倒装芯片及其制造方法和发光方法
CN210182405U (zh) * 2019-07-29 2020-03-24 厦门三安光电有限公司 一种倒装led芯片及发光二极管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI257714B (en) * 2004-10-20 2006-07-01 Arima Optoelectronics Corp Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
CN104821351B (zh) * 2015-05-05 2017-08-29 湘能华磊光电股份有限公司 Iii族半导体发光器件倒装结构的制作方法
TWI584496B (zh) * 2015-08-13 2017-05-21 隆達電子股份有限公司 半導體發光結構
CN109786528A (zh) * 2018-12-19 2019-05-21 华灿光电（浙江）有限公司 一种发光二极管芯片及其制作方法
CN111446341B (zh) * 2020-03-27 2021-08-06 华灿光电（浙江）有限公司 倒装发光二极管芯片及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931297A (zh) * 2012-11-16 2013-02-13 映瑞光电科技(上海)有限公司 一种led芯片及其制作方法
CN103560186A (zh) * 2013-10-30 2014-02-05 北京大学 一种倒装纳米led芯片及其制备方法
CN103606613A (zh) * 2013-11-12 2014-02-26 华灿光电(苏州）有限公司 具有对称电极的倒装发光二极管及其制备方法
WO2015172733A1 (en) * 2014-05-15 2015-11-19 The Hong Kong University Of Science And Technology Gallium nitride flip-chip light emitting diode
CN105591002A (zh) * 2016-02-01 2016-05-18 大连德豪光电科技有限公司 一种含有反射层的led倒装芯片及其制备方法
CN107863434A (zh) * 2017-11-13 2018-03-30 佛山市国星半导体技术有限公司 一种具有绝缘保护结构的高亮倒装led芯片及其制作方法
CN110416380A (zh) * 2018-04-26 2019-11-05 厦门乾照光电股份有限公司 发光二极管的倒装芯片及其制造方法和发光方法
CN210182405U (zh) * 2019-07-29 2020-03-24 厦门三安光电有限公司 一种倒装led芯片及发光二极管

Also Published As

Publication number Publication date
CN111446341A (zh) 2020-07-24
US20230127400A1 (en) 2023-04-27
WO2021190540A1 (zh) 2021-09-30

Similar Documents

Publication Publication Date Title
CN111446341B (zh) 倒装发光二极管芯片及其制作方法
KR101280400B1 (ko) 광전 소자 및 그 제조방법
CN111540818B (zh) 倒装发光二极管芯片及其制作方法
US10103305B2 (en) High efficiency light emitting device
CN111433921B (zh) 一种发光二极管
CN113130718A (zh) 倒装发光二极管芯片及其制作方法
JP2013179215A (ja) Ｌｅｄアレイ及び光電子集積装置
KR101106139B1 (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법
CN111769190B (zh) 倒装发光二极管芯片及其制作方法
US9966519B2 (en) Gallium nitride flip-chip light emitting diode
CN111052409B (zh) 发光二极管装置及制造发光二极管装置的方法
CN118367077A (zh) 发光二极管芯片及其制备方法
CN112366262B (zh) 红光发光二极管芯片及其制作方法
CN210182405U (zh) 一种倒装led芯片及发光二极管
CN207265051U (zh) 一种紫外led芯片
CN111864019B (zh) 一种具有嵌入式散射层的倒装发光二极管及其制备方法
CN112133804B (zh) 发光二极管芯片及其制作方法
CN109980063B (zh) 一种发光二极管及其制作方法
KR101984932B1 (ko) 예각과 둔각을 가지는 다각형의 발광다이오드 및 이를 포함하는 조명모듈
US20150179889A1 (en) Light-Emitting Device with Reflecting Electrode
KR101018936B1 (ko) 대면적 발광 다이오드 및 그의 제조 방법
KR102217128B1 (ko) 발광 다이오드 및 그 제조 방법
CN114093997B (zh) 大张角发光二极管芯片及其制造方法
JP2010171138A (ja) 発光装置
CN118486770A (zh) 发光二极管及发光装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant