CN103606613A - 具有对称电极的倒装发光二极管及其制备方法 - Google Patents
具有对称电极的倒装发光二极管及其制备方法 Download PDFInfo
- Publication number
- CN103606613A CN103606613A CN201310560581.XA CN201310560581A CN103606613A CN 103606613 A CN103606613 A CN 103606613A CN 201310560581 A CN201310560581 A CN 201310560581A CN 103606613 A CN103606613 A CN 103606613A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- aperture
- ground floor
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 238000002161 passivation Methods 0.000 claims abstract description 149
- 239000004065 semiconductor Substances 0.000 claims abstract description 95
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000004020 conductor Substances 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims description 4
- 238000003466 welding Methods 0.000 abstract description 21
- 230000008569 process Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 327
- 229910000679 solder Inorganic materials 0.000 description 28
- 238000005530 etching Methods 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000003491 array Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000278713 Theora Species 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种具有对称电极的倒装发光二极管及其制备方法，涉及半导体技术领域。该方法包括：N型半导体、有源区和P型半导体的生长；反光层的制备；反光层内第一小孔的开设；电极保护层的制备；电极保护层内第二小孔的开设；第一钝化层的制备；第一钝化层内第三小孔和第四小孔的开设；第一层N电极和第一层P电极的制备；第二钝化层的制备；第二钝化层内第五小孔和第六小孔的制备；面积相等且呈对称分布的第二层N电极（即N型焊点）和第二层P电极（即P型焊点）的制备。本发明可以制备出面积相等且呈对称分布P型焊点和N型焊点，使得在倒装发光二极管与导热基板焊接过程中，芯片不会产生移位，得到焊接接触良好、连接可靠的倒装芯片器件。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种具有对称电极的倒装发光二极管及其制备方法。
背景技术
随着材料生长技术以及器件结构设计、制作的进步，目前正装发光二极管的制备及焊线技术已经相当成熟，但受GaN材料吸收、电极吸收、GaN材料与空气界面全反射临界角、以及热阻较大等因素影响，传统正装结构的LED（Light Emitting Diode，发光二极管）（本文简称为正装LED）的光提取效率非常低。近年来出现了另外一种器件结构，即倒装（flip-chip）结构的LED（本文简称为倒装LED）。与传统的正装LED相比，采用倒装结构的LED，光线从透明的蓝宝石衬底面发出，避免了电极对光线的吸收；同时蓝宝石的折射率（1.75）小于GaN材料的折射率（2.5），GaN材料与蓝宝石衬底的界面处将有更多光线的出射角小于全反射临界角，从而可以有效提高LED的提取效率，另外，倒装LED通常会在P型半导体上制备一层高导电率高反射率的金属，使得更多的光从蓝宝石衬底面射出，从而进一步提高了光的提取效率。
目前普遍采用的倒装发光二极管的制备方法包括以下步骤。提供衬底并在衬底上依次向上生长N型半导体、有源区和P型半导体，刻蚀P型半导体形成多个小孔，刻蚀直到露出N型半导体，从而形成了多个N区。为了使各个N区最终连接在一起，且和P电极绝缘，再沉积一层绝缘层，将P型半导体和裸露的N型半导体覆盖，再通过刻蚀绝缘层之对应所述多个N区的位置开设小孔，这些小孔只和N型半导体连接，最后蒸发N型焊点覆盖所有N区，和各个小孔处的N型半导体形成欧姆接触；在刻蚀绝缘层之对应多个N区的位置的同时，还会在绝缘层上刻蚀出只与P型半导体相连接的另一部分小孔，然后在部分绝缘层上和所述的另外一部分小孔内蒸发P型焊点。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
为了达到改善电子注入均匀性的目的，与N型半导体相连接的小孔必须均匀分布在整个芯片内，而N型焊点需要覆盖所有与N型半导体相连接的小孔，导致N型焊点占的面积比较大，而使得P型焊点所占面积比较小。在后续封装LED芯片的过程中，需要将LED芯片与导热基板焊在一起，焊接过程中，由于P、N型焊点面积相差较大，所以其所受到的应力不同，导致芯片发生移位，造成P、N型焊点短路，芯片不发光，严重影响封装后的倒装发光二极管的稳定性和焊接良率。
发明内容
考虑到上述问题进行了本发明，本发明的目的是提供一种具有对称电极的倒装发光二极管及其制备方法，其能够在不影响N型焊点焊接牢固性和改善电子注入的均匀性的基础上，增强P、N型焊点与导热基板焊接过程中，新品不会产生位移，得到焊接接触良好、连接可靠的倒装芯片器件，以提高倒装发光二极管器件的稳定性和焊接良率。
为了实现上述目的，一方面，本发明提供了一种具有对称电极的倒装发光二极管，所述发光二极管包括：衬底、依次向上生长于所述衬底上的N型半导体、有源区、P型半导体、反光层以及电极保护层，
所述反光层中开设有多个第一小孔，所述第一小孔从所述反光层延伸至所述P型半导体；
所述电极保护层覆盖在所述反光层之裸露的表面上，所述电极保护层中开设有多个第二小孔，所述第二小孔与所述第一小孔对应设置，且所述第二小孔从所述电极保护层延伸至所述N型半导体；
所述发光二极管还包括位于所述电极保护层上的第一钝化层、设于所述第一钝化层上的至少两个第一层P电极和至少两个第一层N电极，所述第一钝化层中开设有多个第三小孔和多个第四小孔，所述第三小孔与所述第二小孔对应设置，所述第三小孔从所述第一钝化层延伸至所述N型半导体，每个所述第一层N电极通过多个所述第三小孔与所述N型半导体连接，所述第四小孔从所述第一钝化层延伸至所述电极保护层，每个所述第一层P电极通过多个所述第四小孔与所述电极保护层连接；
所述发光二极管还包括覆盖在所述第一钝化层、所述第一层P电极和所述 第一层N电极上的第二钝化层、及设于所述第二钝化层上的第二层P电极和第二层N电极，所述第二钝化层中开设有至少两个第五小孔和至少两个第六小孔，所述第五小孔与所述第一层N电极对应设置，所述第二层N电极与所有所述第一层N电极通过所述第五小孔连接，所述第六小孔与所述第一层P电极对应设置，所述第二层P电极与所有所述第一层P电极通过所述第六小孔连接；
所述第二层P电极设于所述第二钝化层之表面上的一端，所述第二层N电极设于所述第二钝化层之表面上的另一端，所述第二层P电极和所述第二层N电极的面积相等且呈对称布置。
优选地，所述第一小孔均匀分布于整个所述反光层内，所述第四小孔均匀分布于整个所述第一钝化层中。
可选地，所述第一小孔呈阵列分布于整个所述反光层内，所述第四小孔呈阵列分布于整个所述第一钝化层中。
可选地，所述第一层P电极和所述第一层N电极均呈线形，且所述第一层P电极和所述第一层N电极平行设置。
可选地，所述第二层N电极和所述第二层P电极的最上层均为熔点不高于400摄氏度的导电材料。
可选地，所述第二层N电极和所述第二层P电极均从下至上依次包括Al层、Ni层、Ti层、Au层、AuSn层，各层的厚度分别为1000～5000埃、10～1000埃、10～1000埃、500～5000埃、5000～50000埃。
另一方面，本发明提供了一种具有对称电极的倒装发光二极管的制备方法，所述方法包括：
提供衬底，并在所述衬底上依次向上生长N型半导体、有源区和P型半导体；
在所述P型半导体上制备反光层；
在所述反光层上开设裸露出部分所述P型半导体的第一小孔；
在所述P型半导体和所述反光层之裸露的表面上制备电极保护层；
在所述电极保护层之对应所述第一小孔的位置开设裸露出部分所述N型半导体的第二小孔；
在所述N型半导体、所述有源区、所述P型半导体和所述电极保护层之裸 露的表面上制备第一钝化层；
在所述第一钝化层之对应所述第二小孔的位置开设裸露出部分所述N型半导体的第三小孔，在所述第一钝化层之对应所述电极保护层的位置开设裸露出部分所述电极保护层的第四小孔；
在部分所述第一钝化层和所述第三小孔的内壁上制备至少两个第一层N电极，使得所述第一层N电极通过多个所述第三小孔和所述N型半导体相连接，并在部分所述第一钝化层上和所述第四小孔的内壁上制备至少两个第一层P电极，使得所述第一层P电极通过多个所述第四小孔和所述电极保护层相连接；
在所述第一钝化层、所述第一层N电极和所述第一层P电极之裸露的表面上制备第二钝化层；
在所述第二钝化层之与位于所述第一钝化层的一端的第一层N电极对应的位置开设第五小孔，在所述第二钝化层之与位于所述第一钝化层的另一端的第一层P电极对应的位置开设第六小孔；
在所述第二钝化层之表面的一端制备第二层N电极，在所述第二钝化层之表面的另一端制备第二层P电极，所述第二层N电极的面积和所述第二层P电极的面积相等且呈对称布置。
可选地，所述第一小孔均匀分布于整个所述反光层内，所述第四小孔均匀分布于整个所述第一钝化层中。
可选地，所述第一层P电极和所述第一层N电极均呈线形，且所述第一层P电极和所述第一层N电极平行设置。
可选地，所述方法还包括：
在所述电极保护层的边缘处开设裸露出部分的所述N型半导体的缺口，所述缺口与所述第二小孔同时形成。
本发明实施例提供的技术方案带来的有益效果是：
本发明实施例通过设置于第一绝缘层内的多个第一小孔，连接设于第一绝缘层上的第一层N电极和N型半导体，并且通过设置于第二钝化层内的多个第五小孔，连接所有第一层N电极和第二层N电极，由于第一绝缘层内设置有多个第一小孔，所以可以达到改善电子注入均匀性的目的。同时，由于本发明实施例中，第一层N电极先通过多个第一小孔与N型半导体连接，第二层N电极再通过第五小孔与所有第一层N电极连接，所以第五小孔的数量少于第一小孔 的数量，从而可以减小第五小孔在第二钝化层上的分布区域，进而调整第二层N电极的面积大小，同理，也可以调整第二层P电极的面积大小，通过将第二层P电极和第二层N电极的面积调整为大致相等并且将第二层P电极（即P型焊点）和第二层N电极（即N型焊点）呈对称布置，使得在倒装发光二极管与导热基板的焊接过程中，两个焊点（即第二层P电极和第二层N电极）的应力差最小，芯片不会发生移位，从而可以得到焊接接触良好、连接可靠的倒装芯片，提高了倒装芯片焊接的良率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的具有对称电极的倒装发光二极管的制备方法的流程图；
图1-1是图1所示方法中，在衬底上生长外延层后的截面图；
图2-1是图1所示方法中，在部分P型半导体上蒸镀反光层的正面俯视图；
图2-2是图1所示方法中，在部分P型半导体上蒸镀反光层的截面图，截面位置如图2-1虚线a所示；
图3-1是图1所示方法中，溅射电极保护层后的截面图；
图4-1是图1所示方法中，在电极保护层上刻蚀划片道和N区，露出部分N型半导体的正面俯视图；
图4-2是图1所示方法中，在电极保护层上刻蚀划片道和N区，露出部分N型半导体的截面图，截面位置如图4-1中虚线b所示；
图5-1是图1所示方法中，沉积第一钝化层后的截面图；
图6-1是图1所示方法中，在第一钝化层上刻蚀小孔的正面俯视图；
图6-2是图1所示方法中，在第一钝化层上刻蚀小孔的截面图，截面位置如图6-1虚线c所示；
图6-3是图1所示方法中，在第一钝化层上刻蚀小孔的截面图，截面位置如 图6-1虚线d所示；
图6-4是图1所示方法中，在第一钝化层上刻蚀此小孔的截面图，截面位置如图6-1虚线e所示；
图7-1是图1所示方法中，剥离工艺后，制备出第一层P电极和第一层N电极的正面俯视图；
图7-2是图1所示方法中，剥离工艺后，制备出第一层N电极和第一层P电极的截面图，截面位置如图7-1中虚线f所示；
图7-3是图1所示方法中，剥离工艺后，制备出第一层N电极和第一层P电极的截面图，截面位置如图7-1中虚线g所示；
图7-4是图1所示方法中，剥离工艺后，制备出第一层N电极和第一层P电极的截面图，截面位置如图7-1中虚线h所示；
图8-1是图1所示方法中，中沉积第二钝化层的正面俯视图；
图8-2是图1所示方法中，中沉积第二钝化层后的截面图，截面位置如图8-1虚线i所示；
图8-3是图1所示方法中，中沉积第二钝化层后的截面图，截面位置如图8-1虚线j所示；
图8-4是图1所示方法中，沉积第二钝化层后的截面图，截面位置如图8-1虚线k所示；
图9-1是图1所示方法中，刻蚀第二钝化层后的正面俯视图；
图9-2是图1所示方法中，刻蚀第二钝化层后的截面图，截面位置如图9-1虚线l所示；
图9-3是图1所示方法中，刻蚀第二钝化层后的截面图，截面位置如图9-1虚线m所示；
图10-1是图1所示方法中，采用剥离工艺制备P型焊点和N型焊点后的正面俯视图；
图10-2是图1所示方法中，采用剥离工艺制备P型焊点和N型焊点的截面图，截面位置如图10-1虚线n所示；
图10-3是图1所示方法中，采用剥离工艺制备P型焊点和N型焊点的截面图，截面位置如图10-1虚线o所示。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本实施例提供了一种具有对称电极的倒装发光二极管的制备方法。参考图1，该方法包括：
步骤S101，提供衬底1，并在衬底1上依次向上生长N型半导体2、有源区3和P型半导体4（参见图1-1）；
在本实施例中，该衬底1可以为蓝宝石、金刚石、硅和砷化镓的任意一种材料形成的衬底。可以理解地，N型半导体2、有源区3和P型半导体4的生长可以通过MOCVD（金属有机化合物化学气相沉淀，Metal-organic Chemical Vapor Deposition）设备蒸镀实现。
步骤S102，在P型半导体4上制备反光层5（参见图2-1和图2-2）；
需要说明的是，反光层5可以为高反射率高电导率薄膜。反光层5位于P型半导体4上，使得反光层5能与P型半导体4形成良好的欧姆接触，并可以提高光的取出效率。
在本实施例中，该高反射率高电导率薄膜可以为Ag膜或者Al膜，该高反射率高电导率薄膜的厚度可以为1000～5000埃。
可以理解地，高反射率高电导率薄膜的制备可以通过PECVD（等离子体增强化学气相沉积，Plasma Enhanced Chemical Vapor Deposition）设备沉积实现。
反光层5可以覆盖P型半导体4的整个上表面，当然也可以覆盖P型半导体4的部分上表面。在本实施例中，反光层5覆盖P型半导体4的表面上之除边缘以外的部分，这里将P型半导体4的未覆盖反光层5的边缘区域定义为划片道。
步骤S103，在反光层5内开设裸露出部分P型半导体4的第一小孔51，第一小孔的孔径可以为1-100um，相邻的第一小孔之间的间距的范围可以为10-500um（参见图2-1和图2-2），该第一小孔51均匀分散布置于整个反光层5中；优选地，该第一小孔51以阵列形式布置于反光层5中。作为一个示例，该第一小孔51的阵列可以为3×3阵列。
步骤S104，在P型半导体4和反光层5之裸露的表面上制备电极保护层6 （参见图3-1）；
可以理解地，电极保护层6用于保护反光层5。在本实施例中，该电极保护层6可以由选自Ti、W、Pt、Ni、Cr中的至少一种元素、含有至少一种选自上述元素的合金或他们的固溶体形成，该电极保护层6的厚度可以为1000～6000埃。
可以理解地，电极保护层6的制备可以通过溅射方式实现。
步骤S105，在电极保护层6的边缘处开设裸露出部分N型半导体2的缺口62，在电极保护层6之对应第一小孔51的位置开设裸露出部分N型半导体2的第二小孔61（参见图4-1和图4-2）；
在本实施例中，电极保护层6的边缘处可以为前面定义的划片道。
可以理解地，缺口62环绕整个电极保护层6的边缘。
可以理解地，缺口62和第二小孔61的开设可以通过刻蚀电极保护层6实现。
可以理解地，第二小孔61均匀分布于整个电极保护层6中。
如图4-2所示，步骤S105之后，N型半导体2、有源区3、P型半导体4和电极保护层6均有部分裸露，而反光层5被电极保护层6覆盖，不会裸露在外。
步骤S106，在N型半导体2、有源区3、P型半导体4和电极保护层6之裸露的表面上制备第一钝化层7（参见图5-1）；
第一钝化层7由绝缘材料制成，在本实施例中，第一钝化层7可以为二氧化硅层或者氮化硅层，第一钝化层7的厚度可以为5000～10000埃。
可以理解地，第一钝化层7的制备可以通过PECVD设备沉积实现。
步骤S107，在第一钝化层7之对应第二小孔61的位置开设裸露出部分N型半导体2的第三小孔71，在第一钝化层7之对应电极保护层6的位置开设裸露出部分电极保护层6的第四小孔72（参见图6-1、6-2、6-3、6-4）；
从图6-2中可以看出，第三小孔71和第四小孔72的内壁均由第一钝化层构成。
可以理解地，第三小孔71均匀分散布置于整个第一钝化层7中，和N型半导体2相连接；优选地，第三小孔71以阵列形式布置于第一钝化层7中。作为一个示例，该第三小孔71的阵列可以为3×3阵列。
在本实施例中，第四小孔72均匀分散布置于整个第一钝化层7中，和电极保护层6相连接；作为一个示例，该第四小孔72的阵列可以为3×2阵列。进一 步地，每列第四小孔72位于相邻的两列第三小孔71之间（参见图6-1、6-2、6-3、6-4）。
可以理解地，第三小孔71和第四小孔72的开设可以通过刻蚀第一钝化层7实现。
步骤S108，在部分的第一钝化层7上和第三小孔71的内壁上制备至少两个第一层N电极81，使得第一层N电极81通过多个第三小孔71和N型半导体2相连接，并在部分的第一钝化层上7和第四小孔72的内壁上制备至少两个第一层P电极82，使得第一层P电极82通过多个第四小孔72和电极保护层6相连接（参见图7-1、7-2、7-3、7-4）；
如图7-1所示，在本实施例中，第一层N电极81为3个，第一层P电极82为两个；第一层N电极81通过三个第三小孔71和N型半导体2相连接，第一层P电极82通过三个第四小孔72和电极保护层6相连接；在本实施例中，第一层P电极82和第一层N电极81均呈线形，且第一层P电极82和第一层N电极81平行设置；作为一个示例，第一层N电极81和第一层P电极82均呈直线形，容易知道，其也可以为其它形状，例如波浪形、折线形等。
在本实施例中，第一层N电极81和第一层P电极82的厚度可以为1000～80000埃。
可以理解地，第一层N电极81和第一层P电极82的制备可以采用剥离工艺实现。
步骤S109，在第一钝化层7、第一层N电极81和第一层P电极82之裸露的表面上制备第二钝化层9（参见图8-1、8-2、8-3、8-4）；
该第二钝化层9由绝缘材料制成，在本实施例中，该第二钝化层9可以为二氧化硅层或者氮化硅层，该第二钝化层9的厚度可以为5000～10000埃。
可以理解地，该第二钝化层9的制备可以利用PECVD设备沉积实现。
步骤S110，在第二钝化层9上开设与第一层N电极81对应设置的第五小孔91和与第一层P电极82对应设置的第六小孔，第五小孔91分散布置于第二钝化层9中，与第一层N电极81相连接，第六小孔92分散布置于第二钝化层9中，与第一层P电极82相连接（参见图9-1、9-2、9-3）；
在本实施例中，第五小孔91为3个，分别与3个第一层P电极82相连接，第六小孔92为2个，分别与2个第一层P电极82相连接。
在实现时，可以将第五小孔91和第六小孔92形成为不同的形状，以便于区分，例如，可以将第五小孔91制备为圆形，第六小孔92制备为椭圆形。
可以理解地，第五小孔91和第六小孔92的开设可以通过刻蚀第一钝化层7实现。
步骤S111，在部分第二钝化层9上和第五小孔91内制备第二层N电极101（最终的N型焊点），第二层N电极101通过第五小孔91与所有第一层N电极81相连接；在部分第二钝化层9上和第六小孔92内制备第二层P电极102（最终的p型焊点），第二层P电极102通过第六小孔92与所有第一层P电极82相连接；（参见图10-1、10-2、10-3）。
具体地，第二层N电极101位于第二钝化层9之表面上的一端，第二层P电极102位于第二钝化层9之表面上的另一端；第二层N电极101的面积与第二层P电极102的面积基本相等，且第二层N电极101的面积与第二层P电极102的面积之和大致等于第二钝化层9的上表面面积。第二层N电极101和第二层P电极102均可以为长方形、正方形、半圆形等形状。
在本实施例中，该第二层N电极101和第二层P电极102的最上层均为熔点不高于400摄氏度的导电材料，该导电材料便于将本实施例倒装发光二极管芯片焊接到导热基板上。较佳地，第二层N电极101和第二层P电极102均从下至上依次包括Al层、Ni层、Ti层、Au层、AuSn层，各层的厚度分别为1000～5000埃、10～1000埃、10～1000埃、500～5000埃、5000～50000埃。优选地，Al层、Ni层、Ti层、Au层、AuSn层的厚度分别为3000埃、500埃、500埃、2000埃、30000埃。
可以理解地，该第二层N电极101和第二层P电极102的制备可以采用剥离工艺实现。
本发明实施例通过设置于第一绝缘层内的多个第一小孔，连接设于第一绝缘层上的第一层N电极和N型半导体，并且通过设置于第二钝化层内的多个第五小孔，连接所有第一层N电极和第二层N电极，由于第一绝缘层内设置有多个第一小孔，所以可以达到改善电子注入均匀性的目的。同时，由于本发明实施例中，第一层N电极先通过多个第一小孔与N型半导体连接，第二层N电极再通过第五小孔与所有第一层N电极连接，所以第五小孔的数量少于第一小孔的数量，从而可以减小第五小孔在第二钝化层上的分布区域，进而调整第二层N 电极的面积大小，同理，也可以调整第二层P电极的面积大小，通过将第二层P电极和第二层N电极的面积调整为大致相等并且将第二层P电极（即P型焊点）和第二层N电极（即N型焊点）呈对称布置，使得在倒装发光二极管与导热基板的焊接过程中，两个焊点（即第二层P电极和第二层N电极）的应力差最小，芯片不会发生移位，从而可以得到焊接接触良好、连接可靠的倒装芯片，提高了倒装芯片焊接的良率。
实施例二
本实施例提供了一种具有对称电极的倒装发光二极管。参见图10-2和图10-3，该倒装发光二极管包括：
衬底1、依次向上生长在衬底1上的N型半导体2、有源区3和P型半导体4、反光层5和电极保护层6，该反光层5上开设有多个第一小孔51，第一小孔51从反光层5延伸至P型半导体（参见图2-1和图2-2）；
电极保护层6覆盖在反光层5之裸露的表面（即上表面和侧壁）上，且电极保护层6中开设有多个第二小孔61，第二小孔61与第一小孔51对应设置，第二小孔61从电极保护层6延伸至N型半导体2（参见图4-1和图4-2）；
该发光二极管还包括位于电极保护层6上的第一钝化层7、设于第一钝化层7上的至少两个第一层P电极82和至少两个第一层N电极81，第一钝化层7中开设有多个第三小孔71和多个第四小孔72（参见图6-1、6-2、6-3、6-4），第三小孔71与第二小孔61对应设置，第三小孔71从第一钝化层7延伸至N型半导体2，每个第一层N电极82通过多个第三小孔71与N型半导体2连接，第四小孔72从第一钝化层7延伸至电极保护层6，每个第一层P电极82通过多个第四小孔72与电极保护层6连接（参见图7-1、7-2、7-3、7-4）；
该发光二极管还包括覆盖在第一钝化层7、第一层P电极82和第一层N电极81上的第二钝化层9（参见图8-1、8-2、8-3、8-4）、及设于第二钝化层9上的第二层P电极102（最终的P型焊点）和第二层N电极101（最终的N型焊点），第二钝化层9中开设有至少两个第五小孔91和至少两个第六小孔92（参见图9-1、9-2、9-3），第五小孔91与第一层N电极对应设置，第二层N电极101与至少两个第一层N电极81通过第五小孔91连接，第六小孔92与第一层P电极82对应设置，第二层P电极102与至少两个第一层P电极82通过第六小孔92连 接（参见图10-1、10-2、10-3）；
第二层N电极101位于第二钝化层9之表面上的一端，第二层P电极102位于第二钝化层9之表面上的另一端（参见图10-1、10-2、10-3），第二层P电极102和第二层N电极101的面积相等且呈对称布置。
在本实施例中，反光层5可以为高反射率高电导率薄膜，反光层5可以覆盖P型半导体4的整个上表面，当然也可以覆盖P型半导体4的部分上表面。在本实施例中，反光层5覆盖P型半导体4的上表面之除端缘以外的部分。反光层5位于P型半导体4上，使得反光层5能与P型半导体4形成良好的欧姆接触，并可以提高光的取出效率。
在本实施例中，第一小孔51均匀分布于整个反光层5内，相应地，第二小孔61均匀分布于整个电极保护层6中，第三小孔71均匀分布于整个第一钝化层7中，第四小孔72均匀分布于整个第一钝化层7中。在其它实施例中，该第四小孔72还可以集中布置于第一钝化层7的一端。
当第四小孔72集中布置于第一钝化层7的一端时，第一层P电极82集中布置于第一钝化层7的一端，当第四小孔72分散布置于整个第一钝化层7中，第一层P电极82分散布置于第一钝化层7中。
优选地，该第一小孔51以阵列形式布置于高反射率高电导率薄膜5中。作为一个示例，该第一小孔51的阵列可以为3×3阵列，参见图2-1、2-2；第二小孔61以阵列形式布置于电极保护层6中，且该第二小孔61的阵列为3×3阵列，与第一小孔51的阵列对应，参见图4-1、4-2；第三小孔71以阵列形式布置于第一钝化层7中，且该第三小孔71的阵列为3×3阵列，与第二小孔61的阵列对应，参见图6-1、6-2、6-3、6-4。
优选地，第四小孔72以阵列形式布置于第一钝化层7中。作为一个示例，该第四小孔72的阵列可以为3×2阵列。进一步地，每列第四小孔72位于相邻的两列第三小孔71之间（参见图6-1、6-2、6-3、6-4）。
在本实施例中，第一层P电极82和所述第一层N电极81均呈线形，且第一层P电极82和第一层N电极81平行设置。作为一个示例，第一层N电极81和第一层P电极82均呈直线形，容易知道，其也可以为其它形状，例如波浪形、折线形等。
进一步地，当第一层N电极81和第一层P电极82均呈直线形时，第一钝 化层7的整个表面上设置有覆盖住每列第三小孔71的第一层N电极81，如图7-1、7-2、7-3、7-4所示，该第一层N电极81为3个；在第一钝化层7的整个表面上设置有覆盖住每列第四小孔72的第一层P电极82，如图7-1、7-2、7-3、7-4所示，该第一层P电极82为2个。
在本实施例中，第五小孔91位于第二钝化层9的一端，且第五小孔91为3个，分别与3个第一层P电极82一一对应，第六小孔92位于第二钝化层9的另一端，且第六小孔92为2个，分别与2个第一层P电极82一一对应。
可以理解地，由于第二钝化层9位于第一钝化层7上，且第一钝化层7的一端的第一层N电极81与第二钝化层9的第五小孔91对应，第一钝化层7的另一端的第一层P电极82与第二钝化层9的第六小孔92对应，因此，第五小孔91开设在第二钝化层9的一端，第六小孔92开设在第二钝化层9的另一端。
可以理解地，由于第二层N电极101位于第二钝化层9的一端，且第五小孔91开设在第二钝化层9的一端，第一层N电极81与第五小孔91对应，因此第二层N电极101能通过第五小孔91与第一层N电极81连接。由于第二层P电极102位于第二钝化层9的另一端，且第六小孔92开设在第二钝化层9的另一端，第一层P电极82与第六小孔92对应，因此第二层P电极102能通过第六小孔92与第一层P电极82连接。
其中，在本实施例中，第二层N电极101的面积与第二层P电极102的面积均大致等于第二钝化层9的上表面的一半面积（参见图10-1、10-2、10-3）。即第二层N电极101的面积与第二层P电极102的面积之和大致等于第二钝化层9的上表面面积。第二层N电极101和第二层P电极102均可以为长方形、正方形、半圆形等形状。
进一步地，该第二层N电极101和第二层P电极102的最上层均为熔点不高于400摄氏度的导电材料，该导电材料便于将本实施例倒装发光二极管芯片焊接到导热基板上。
较佳地，第二层N电极101和第二层P电极102均从下至上依次包括Al层、Ni层、T i层、Au层、AuSn层，各层的厚度分别为1000～5000埃、10～1000埃、10～1000埃、500～5000埃、5000～50000埃。优选地，Al层、Ni层、Ti层、Au层、AuSn层的厚度分别为3000埃、500埃、500埃、2000埃、30000埃。
在本实施例中，该电极保护层6的端缘处还开设有裸露出部分N型半导体 2的缺口62（参见图4-1和图4-2），该缺口62处可以定义为划道片。
进一步地，该反光层5可以为Ag层或者Al层，该反光层5的厚度可以为1000～5000埃。
进一步地，该电极保护层6可以为TiW层，该电极保护层6的厚度可以为1000～6000埃。
进一步地，第一钝化层7由绝缘材料制成，在本实施例中，第一钝化层7可以为二氧化硅层或者氮化硅层，第一钝化层7的厚度可以为5000～10000埃。
进一步地，第一层N电极81和第一层P电极82的厚度可以为1000～80000埃。
进一步地，该第二钝化层9由绝缘材料制成，在本实施例中，第二钝化层9可以为二氧化硅层或者氮化硅层，该第二钝化层9的厚度可以为5000～10000埃。
本发明实施例通过设置于第一绝缘层内的多个第一小孔，连接设于第一绝缘层上的第一层N电极和N型半导体，并且通过设置于第二钝化层内的多个第五小孔，连接所有第一层N电极和第二层N电极，由于第一绝缘层内设置有多个第一小孔，所以可以达到改善电子注入均匀性的目的。同时，由于本发明实施例中，第一层N电极先通过多个第一小孔与N型半导体连接，第二层N电极再通过第五小孔与所有第一层N电极连接，所以第五小孔的数量少于第一小孔的数量，从而可以减小第五小孔在第二钝化层上的分布区域，进而调整第二层N电极的面积大小，同理，也可以调整第二层P电极的面积大小，通过将第二层P电极和第二层N电极的面积调整为大致相等并且将第二层P电极（即P型焊点）和第二层N电极（即N型焊点）呈对称布置，使得在倒装发光二极管与导热基板的焊接过程中，两个焊点（即第二层P电极和第二层N电极）的应力差最小，芯片不会发生移位，从而可以得到焊接接触良好、连接可靠的倒装芯片，提高了倒装芯片焊接的良率。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种具有对称电极的倒装发光二极管，所述发光二极管包括：衬底、依次向上生长于所述衬底上的N型半导体、有源区、P型半导体、反光层以及电极保护层，其特征在于，
所述反光层中开设有多个第一小孔，所述第一小孔从所述反光层延伸至所述P型半导体；
所述电极保护层覆盖在所述反光层之裸露的表面上，所述电极保护层中开设有多个第二小孔，所述第二小孔与所述第一小孔对应设置，且所述第二小孔从所述电极保护层延伸至所述N型半导体；
所述发光二极管还包括位于所述电极保护层上的第一钝化层、设于所述第一钝化层上的至少两个第一层P电极和至少两个第一层N电极，所述第一钝化层中开设有多个第三小孔和多个第四小孔，所述第三小孔与所述第二小孔对应设置，所述第三小孔从所述第一钝化层延伸至所述N型半导体，每个所述第一层N电极通过多个所述第三小孔与所述N型半导体连接，所述第四小孔从所述第一钝化层延伸至所述电极保护层，每个所述第一层P电极通过多个所述第四小孔与所述电极保护层连接；
所述发光二极管还包括覆盖在所述第一钝化层、所述第一层P电极和所述第一层N电极上的第二钝化层、及设于所述第二钝化层上的第二层P电极和第二层N电极，所述第二钝化层中开设有至少两个第五小孔和至少两个第六小孔，所述第五小孔与所述第一层N电极对应设置，所述第二层N电极与所有所述第一层N电极通过所述第五小孔连接，所述第六小孔与所述第一层P电极对应设置，所述第二层P电极与所有所述第一层P电极通过所述第六小孔连接；
所述第二层P电极设于所述第二钝化层之表面上的一端，所述第二层N电极设于所述第二钝化层之表面上的另一端，所述第二层P电极和所述第二层N电极的面积相等且呈对称布置。
2.如权利要求1所述的发光二极管，其特征在于，所述第一小孔均匀分布于整个所述反光层内，所述第四小孔均匀分布于整个所述第一钝化层中。
3.如权利要求2所述的发光二极管，其特征在于，所述第一小孔呈阵列分布于整个所述反光层内，所述第四小孔呈阵列分布于整个所述第一钝化层中。
4.如权利要求1所述的发光二极管，其特征在于，所述第一层P电极和所述第一层N电极均呈线形，且所述第一层P电极和所述第一层N电极平行设置。
5.如权利要求1-4任一项所述的发光二极管，其特征在于，所述第二层N电极和所述第二层P电极的最上层均为熔点不高于400摄氏度的导电材料。
6.如权利要求5所述的发光二极管，所述第二层N电极和所述第二层P电极均从下至上依次包括Al层、Ni层、Ti层、Au层、AuSn层，各层的厚度分别为1000～5000埃、10～1000埃、10～1000埃、500～5000埃、5000～50000埃。
7.一种如权利要求1所述的发光二极管的制备方法，其特征在于，所述方法包括：
提供衬底，并在所述衬底上依次向上生长N型半导体、有源区和P型半导体；
在所述P型半导体上制备反光层；
在所述反光层上开设裸露出部分所述P型半导体的第一小孔；
在所述P型半导体和所述反光层之裸露的表面上制备电极保护层；
在所述电极保护层之对应所述第一小孔的位置开设裸露出部分所述N型半导体的第二小孔；
在所述N型半导体、所述有源区、所述P型半导体和所述电极保护层之裸露的表面上制备第一钝化层；
在所述第一钝化层之对应所述第二小孔的位置开设裸露出部分所述N型半导体的第三小孔，在所述第一钝化层之对应所述电极保护层的位置开设裸露出部分所述电极保护层的第四小孔；
在部分所述第一钝化层和所述第三小孔的内壁上制备至少两个第一层N电极，使得所述第一层N电极通过多个所述第三小孔和所述N型半导体相连接，并在部分所述第一钝化层上和所述第四小孔的内壁上制备至少两个第一层P电极，使得所述第一层P电极通过多个所述第四小孔和所述电极保护层相连接；
在所述第一钝化层、所述第一层N电极和所述第一层P电极之裸露的表面上制备第二钝化层；
在所述第二钝化层之与位于所述第一钝化层的一端的第一层N电极对应的位置开设第五小孔，在所述第二钝化层之与位于所述第一钝化层的另一端的第一层P电极对应的位置开设第六小孔；
在所述第二钝化层之表面的一端制备第二层N电极，在所述第二钝化层之表面的另一端制备第二层P电极，所述第二层N电极的面积和所述第二层P电极的面积相等且呈对称布置。
8.如权利要求7所述的方法，其特征在于，所述第一小孔均匀分布于整个所述反光层内，所述第四小孔均匀分布于整个所述第一钝化层中。
9.如权利要求8所述的方法，其特征在于，所述第一层P电极和所述第一层N电极均呈线形，且所述第一层P电极和所述第一层N电极平行设置。
10.如权利要求7-9任一项所述的方法，其特征在于，所述方法还包括：
在所述电极保护层的边缘处开设裸露出部分的所述N型半导体的缺口，所述缺口与所述第二小孔同时形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310560581.XA CN103606613B (zh) | 2013-11-12 | 2013-11-12 | 具有对称电极的倒装发光二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310560581.XA CN103606613B (zh) | 2013-11-12 | 2013-11-12 | 具有对称电极的倒装发光二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103606613A true CN103606613A (zh) | 2014-02-26 |
| CN103606613B CN103606613B (zh) | 2016-04-13 |
Family
ID=50124827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310560581.XA Active CN103606613B (zh) | 2013-11-12 | 2013-11-12 | 具有对称电极的倒装发光二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103606613B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104659169A (zh) * | 2015-02-15 | 2015-05-27 | 映瑞光电科技(上海)有限公司 | 一种简易倒装led及其制作方法 |
| CN105428494A (zh) * | 2014-09-02 | 2016-03-23 | 展晶科技(深圳)有限公司 | 发光二极管封装结构 |
| CN105489721A (zh) * | 2015-09-21 | 2016-04-13 | 大连德豪光电科技有限公司 | 一种含有反射层的led倒装芯片及其制备方法 |
| CN111446341A (zh) * | 2020-03-27 | 2020-07-24 | 华灿光电（浙江）有限公司 | 倒装发光二极管芯片及其制作方法 |
| CN112635631A (zh) * | 2020-12-31 | 2021-04-09 | 深圳第三代半导体研究院 | 一种发光二极管 |
| CN112670385A (zh) * | 2020-12-31 | 2021-04-16 | 深圳第三代半导体研究院 | 一种发光二极管 |
| CN112670384A (zh) * | 2020-12-31 | 2021-04-16 | 深圳第三代半导体研究院 | 一种发光二极管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080303034A1 (en) * | 2007-06-08 | 2008-12-11 | Kuo-Chin Huang | Light-emitting gallium nitride-based III-V group compound semiconductor device and manufacturing method thereof |
| CN101584054A (zh) * | 2007-04-02 | 2009-11-18 | Lg伊诺特有限公司 | 发光器件及其制造方法 |
| CN102122694A (zh) * | 2010-01-07 | 2011-07-13 | 首尔Opto仪器股份有限公司 | 具有电极焊盘的发光二极管 |
| US20130146933A1 (en) * | 2011-12-07 | 2013-06-13 | Keisuke UNOSAWA | Semiconductor light-emitting device and method of forming the same |
-
2013
- 2013-11-12 CN CN201310560581.XA patent/CN103606613B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101584054A (zh) * | 2007-04-02 | 2009-11-18 | Lg伊诺特有限公司 | 发光器件及其制造方法 |
| US20080303034A1 (en) * | 2007-06-08 | 2008-12-11 | Kuo-Chin Huang | Light-emitting gallium nitride-based III-V group compound semiconductor device and manufacturing method thereof |
| CN102122694A (zh) * | 2010-01-07 | 2011-07-13 | 首尔Opto仪器股份有限公司 | 具有电极焊盘的发光二极管 |
| US20130146933A1 (en) * | 2011-12-07 | 2013-06-13 | Keisuke UNOSAWA | Semiconductor light-emitting device and method of forming the same |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428494A (zh) * | 2014-09-02 | 2016-03-23 | 展晶科技(深圳)有限公司 | 发光二极管封装结构 |
| CN104659169A (zh) * | 2015-02-15 | 2015-05-27 | 映瑞光电科技(上海)有限公司 | 一种简易倒装led及其制作方法 |
| CN105489721A (zh) * | 2015-09-21 | 2016-04-13 | 大连德豪光电科技有限公司 | 一种含有反射层的led倒装芯片及其制备方法 |
| CN105489721B (zh) * | 2015-09-21 | 2018-02-27 | 大连德豪光电科技有限公司 | 一种含有反射层的led倒装芯片及其制备方法 |
| CN111446341A (zh) * | 2020-03-27 | 2020-07-24 | 华灿光电（浙江）有限公司 | 倒装发光二极管芯片及其制作方法 |
| CN111446341B (zh) * | 2020-03-27 | 2021-08-06 | 华灿光电（浙江）有限公司 | 倒装发光二极管芯片及其制作方法 |
| CN112635631A (zh) * | 2020-12-31 | 2021-04-09 | 深圳第三代半导体研究院 | 一种发光二极管 |
| CN112670385A (zh) * | 2020-12-31 | 2021-04-16 | 深圳第三代半导体研究院 | 一种发光二极管 |
| CN112670384A (zh) * | 2020-12-31 | 2021-04-16 | 深圳第三代半导体研究院 | 一种发光二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103606613B (zh) | 2016-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103606613B (zh) | 具有对称电极的倒装发光二极管及其制备方法 | |
| CN105308765B (zh) | 具有通过焊膏粘结的发光二极管的发光二极管模块以及发光二极管 | |
| CN104465942B (zh) | 发光二极管、发光二极管模块和制造发光二极管的方法 | |
| CN104471727B (zh) | 半导体发光器件 | |
| CN204792880U (zh) | 发光二极管 | |
| CN105531834A (zh) | 具有esd保护的led芯片 | |
| CN104813490A (zh) | 电流分散效果优秀的发光器件及其制备方法 | |
| CN102386295A (zh) | 发光元件 | |
| CN103378240A (zh) | 发光器件和发光器件封装件 | |
| WO2014036803A1 (zh) | 一种改善出光率的发光二极管倒装芯片及其制备方法 | |
| CN105489721B (zh) | 一种含有反射层的led倒装芯片及其制备方法 | |
| CN110085620B (zh) | 一种微阵列集成led芯片及其制备方法 | |
| CN102891160A (zh) | 半导体发光装置和发光设备 | |
| CN108475711A (zh) | 紫外线发光元件 | |
| CN105742450A (zh) | 照射出特定平面几何图形光斑的led芯片的制备方法及结构 | |
| CN105489742A (zh) | 一种led倒装芯片及其制备方法 | |
| CN103247741B (zh) | 一种led倒装芯片及其制造方法 | |
| CN102694101B (zh) | Iii族氮化物半导体发光器件 | |
| CN102386178B (zh) | 一种高压驱动的led发光器件及其制造方法 | |
| CN116779634B (zh) | 一种高压倒装结构的紫外led芯片及其制作方法 | |
| US10297736B2 (en) | Eutectic electrode structure of flip-chip LED chip and flip-chip LED chip | |
| US10396248B2 (en) | Semiconductor light emitting diode | |
| CN102956784A (zh) | 发光二极管结构及其制造方法 | |
| US20130105844A1 (en) | Flip-chip light emitting diode | |
| KR100674875B1 (ko) | 플립칩형 발광 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |