CN103378240A - 发光器件和发光器件封装件 - Google Patents

发光器件和发光器件封装件 Download PDF

Info

Publication number
CN103378240A
CN103378240A CN2013101453428A CN201310145342A CN103378240A CN 103378240 A CN103378240 A CN 103378240A CN 2013101453428 A CN2013101453428 A CN 2013101453428A CN 201310145342 A CN201310145342 A CN 201310145342A CN 103378240 A CN103378240 A CN 103378240A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
conductive semiconductor
electrode
luminescent device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101453428A
Other languages
English (en)
Other versions
CN103378240B (zh
Inventor
文智炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN103378240A publication Critical patent/CN103378240A/zh
Application granted granted Critical
Publication of CN103378240B publication Critical patent/CN103378240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

公开了发光器件和发光器件封装件。发光器件包括第一导电半导体层、在第一导电半导体层上的有源层、在有源层上的第二导电半导体层、在有源层和第二导电半导体层之间的第三半导体层以及在第二导电半导体层上的光提取结构。第三半导体层的顶表面具有Ga面。

Description

发光器件和发光器件封装件
技术领域
本实施方案涉及发光器件。
本实施方案涉及发光器件封装件。
背景技术
已对发光器件和包括发光器件的发光器件封装件进行了积极的研究和探索。
发光器件是包括将电能转换成光的半导体材料的半导体发光二极管。
与常规光源如荧光灯和白炽灯比较，发光器件具有低功耗、半永久性寿命、快响应速度、安全以及环境友好性能方面的优势。因此，已经进行了用半导体发光器件取代常规光源的研究和探索。
此外，根据随着在室内和室外地方使用多种灯的光源和发光器件如液晶显示器、电子显示板以及街灯的趋势，发光器件越来越多地被使用。
发明内容
本实施方案提供能够提高产品良品率的发光器件和发光器件封装件。
根据实施方案，提供了一种发光器件，包括：第一导电半导体层、在第一导电半导体层上的有源层、在有源层上的第二导电半导体层、在有源层和第二导电半导体层之间的第三半导体层以及在第二导电半导体层上的光提取结构。第三半导体层的顶表面具有Ga面。
根据实施方案，提供了一种发光器件，包括：支承衬底、在支承衬底上的电极层、在电极层上的第一导电半导体层、在第一导电半导体层上的有源层、在有源层上的第三半导体层、接触第三半导体层的第二导电半导体层、在第二导电半导体层上的光提取结构以及在电极层和第一导电半导体层之间的周边区域处的保护层。第三半导体层的顶表面具有Ga面，第二导电半导体层的顶表面具有N面。
根据实施方案，提供了一种发光器件封装件，包括：本体、在本体上的发光器件以及围绕发光器件的模制构件。发光器件包括第一导电半导体层、在第一导电半导体层上的有源层、在有源层上的第二导电半导体层、在有源层和第二导电半导体层之间的第三半导体层以及在第二导电半导体层上的光提取结构。第三半导体层的顶表面具有Ga面。
附图说明
图1是示出根据第一实施方案的发光器件的截面图；
图2是示出未设置图1的第三半导体层时有源层由于过度蚀刻而受损的状态的视图；
图3是示出G面和N面的蚀刻状态的视图；
图4是示出通过生长图1的第三半导体层和第二导电半导体层的Ga-N键结构的视图；
图5至图9是示出根据第一实施方案的发光器件的制造过程的截面图；
图10是示出根据第二实施方案的发光器件的截面图；
图11至17是示出根据第二实施方案的发光器件的制造过程的截面图；
图18是示出根据实施方案的发光器件封装件的截面图。
具体实施方式
在实施方案的描述中，应理解，当层(或膜)、区域、图案或结构被称为在另一层(或膜)、另一区域、另一焊垫或另一图案“上”或“下”时，表述“上”和“下”包括“直接地”和“间接地”两个含义。另外，在每层“上”和“下”均是基于附图而言的。
在下文中，将参考附图描述实施方案。在附图中，为便于描述和清楚，每层的厚度或尺寸被放大、省略或示意性示出。在附图中，为便于描述和清楚，每个部件的厚度或尺寸被放大、省略或示意性示出。
图1是示出根据第一实施方案的发光器件的截面图。
参考图1，根据第一实施方案的发光器件10包括支承衬底11、电极层17、第一保护层23、发光结构30以及电极40。
根据第一实施方案的发光器件10还可以包括置于支承衬底11和电极层17之间的粘合层13，但实施方案不限于此。
根据第一实施方案的发光器件10还可以包括置于电极层17和发光结构30之间的电流阻挡层21，但实施方案不限于此。
根据第一实施方案的发光器件10还可以包括围绕发光结构30的第二保护层43，但实施方案不限于此。
支承衬底11不仅可以支承其上形成的多个层，也可以与粘合层13和电极层17一起用作电极。支承衬底11可以与电极40一起将电力提供给发光结构30。
支承衬底11可以包括金属材料或半导体材料。支承衬底11可以包括表现出导电性和热导率的材料。
例如，金属材料可以包括选自钛(Ti)、铬(Cr)、镍(Ni)、铝(Al)、铂(Pt)、金(Au)、钨(W)、铜(Cu)、铜合金(Cu合金)、钼(Mo)以及铜-钨(Cu-W)中的至少一种，但实施方案不限于此。例如，半导体材料可以包括选自硅(Si)、锗(Ge)、砷化镓(GaAs)、氮化镓(GaN)、氧化锌(ZnO)、硅锗(SiGe)以及碳化硅(SiC)中的至少一种，但实施方案不限于此。
支承衬底11可以被镀覆和/或沉积在发光结构30下方，或者可以以片的形式附接在发光结构30下方，但实施方案不限于此。
支承衬底11可以在其上形成有粘合层13。粘合层13置于电极层17和支承衬底11之间用作接合层。粘合层13可以用作增强电极层17和支承衬底11之间的粘附强度的介质。
粘合层13可以包括阻挡金属或接合金属。粘合层13可以包括表现出较高粘附性和较高热导率的金属材料。粘合层13可以包括选自Ti、Au、Sn、Ni、Nb、Cr、Ga、In、Bi、Cu、Ag以及Ta中的至少一种。
粘合层13可以在其上形成有阻挡层(未示出)。阻挡层可以防止形成在阻挡层下方的粘合层13和支承衬底11的构成材料扩散至在阻挡层上形成的电极层17或发光结构30而使发光器件10的特性劣化。
阻挡层可以接触电极层17的底表面。
当电极层17和第一保护层23形成在相同层处时，设置电极层17的底表面设置成与第一保护层23的底表面对齐，阻挡层可以接触电极层17和第一保护层23的底表面。
如果未形成阻挡层，则粘合层13可以接触第一保护层23和电极层17的底表面。
阻挡层可以包括包含选自Ni、Pt、Ti、W、V、Fe以及Mo的材料的单层或至少上述两种材料的堆叠层。
可以在粘合层13或阻挡层上形成电极层17。
电极层17将从发光结构30入射至其的光反射，以提高光提取效率。
电极层17可以与发光结构30进行欧姆接触，使得电流可以流过发光结构30。
电极层17可以包括接触粘合层13的顶表面的反射层和置于反射层的顶表面与发光结构30的底表面之间的欧姆接触层。
电极层17可以包括包含有反射材料和欧姆接触材料的混合物的单层。
例如，反射材料可以包括选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au以及Hf中的至少一种或者至少上述两种材料的合金，但实施方案不限于此。欧姆接触材料可以包括导电材料或金属材料。换言之，欧姆接触材料可以包括选自铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IrOx、RuOx、RuOx/ITO、Ni、Ag、Ni/IrOx/Au以及Ni/IrOx/Au/ITO中的至少一种。
例如，电极层17可以包括包含有IZO/Ni、AZO/Ag、IZO/Ag/Ni以及AZO/Ag/Ni中的一种的多层。
电极层17可以至少与发光结构30进行欧姆接触。因此，电流可以平稳地提供给与电极层17进行欧姆接触的发光结构30，使得可以提高发光效率。
电极层17可以与发光结构30、电流阻挡层21以及第一保护层23的底表面交叠。为了完全地将从发光结构30中发射的光反射，电极层17可以具有比发光结构30、尤其是有源层27的面积大的面积。
支承衬底11、粘合层13以及电极层17可以用作电极。通过包括支承衬底11、粘合层13和电极层17的电极以及电极40，将电力提供给发光结构30，使得可以从发光结构30中产生光。
电极层17可以在其上形成有电流阻挡层21。电流阻挡层21可以接触发光结构30的底表面。电流阻挡层21可以在垂直方向上至少与电极40的一部分交叠。
电流阻挡层21可以与发光结构30进行肖特基接触。因此，电流未能平稳地提供给与电流阻挡层21进行肖特基接触的发光结构30。
电流阻挡层21可以包括彼此隔开的多个图案或多个突出部，但实施方案不限于此。
电流沿支承衬底11和电极40之间的最短路径集中流动。为了防止电流集中流动，可以通过使电极40能够与支承衬底11的一部分在空间上交叠来形成电流阻挡层21。电流可以不完全地流过电流阻挡层21或可以更轻微地流过电流阻挡层21。与此相反，由于电流平稳地流过接触第一导电半导体层25的电极层17，所以电流在光结构30的整个区域内均匀地流动，使得可以提高发光效率。
电流阻挡层21可以包括表现出比电极层17的电导率小的电导率、表现出比电极层17的电绝缘性小的电绝缘性并且与发光结构30进行肖特基接触的材料。例如，电流阻挡层21可以包括选自ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、ZnO、SiO2、SiOx、SiOxNy、Si3N4、Al2O3、TiOx、Ti、Al以及Cr中的至少一种。在这种情况下，SiO2、SiOx、SiOxNy、Si3N4以及Al2O3可以是绝缘材料。
同时，电流阻挡层21可以置于电极层17和发光结构30之间，但实施方案不限于此。
电流阻挡层21可以在形成于电极层17中的槽中形成、可以从电极层17的顶表面突出或者可以在形成为穿过电极层17的顶表面和底表面的孔中形成，但实施方案不限于此。
电极层17可以在其上形成有第一保护层23。例如，第一保护层23可以沿电极层17的边缘区域形成。换言之，第一保护层23可以在置于发光结构30和电极层17之间的周边区域处形成。详细地，第一保护层23的部分可以置于电极层17和发光结构30之间与电极层17和发光结构30两者同时垂直地交叠。例如，第一保护层23的顶表面的部分可以接触第一导电半导体层25，并且第一保护层23的内侧表面和底表面可以接触电极层17，但实施方案不限于此。
第一保护层23可以防止电极层17的侧表面相对于发光结构30的侧表面由于外部异物而引起电短路。
确保第一保护层23和发光结构30之间的接触区域，使得当激光划片工艺将多个芯片分割成单独的芯片和激光剥离(LLO)工艺移除衬底时，第一保护层23可以有效地防止发光结构30与电极层17层叠。
当发光结构30在芯片分割工艺中被过度蚀刻时，可能露出电极层。在这种情况下，由于异物，在电极层和发光结构的有源层的侧表面可能发生电短路。
根据第一实施方案的第一保护层23可以防止由于在芯片分割工艺中将发光结构30过度蚀刻而露出电极层17。
第一保护层23可以包括绝缘材料。例如，第一保护层可以包括选自SiO2、SiOx、SiOxNy、Si3N4以及Al2O3中的至少一种。此外，第一保护层23可以包括金属材料，但实施方案不限于此。
第一保护层23可以包括与构成电流阻挡层21的材料相同的材料或与电流阻挡层21的材料不同的材料，但实施方案不限于此。例如，第一保护层23和电流阻挡层21可以包括绝缘材料。
当第一保护层23可以包括与构成电流阻挡层21的材料相同的材料时，第一保护层23和电流阻挡层21可以通过相同的工艺同时形成。在这种情况下，第一保护层23和电流阻挡层21可以具有相同的厚度，但实施方案不限于此。
当第一保护层23包括与电流阻挡层21的材料不同的材料时，第一保护层23与电流阻挡层21可以通过彼此不同的工艺独立形成。在这种情况下，第一保护层23可以具有与电流阻挡层21的厚度不同的厚度。例如，电流阻挡层21可以包括绝缘材料，第一保护层23可以包括金属材料，但实施方案不限于此。电流阻挡层21可以具有比第一保护层23的厚度更小的厚度，但实施方案不限于此。
可以在电极层17、第一保护层23以及电流阻挡层21上形成发光结构30。
通过蚀刻方案将多个芯片分割成单独的芯片，发光结构30的侧表面可以垂直地形成或可以是倾斜的。例如，可以通过隔离蚀刻方案形成发光结构30的侧表面。
发光结构30可以包括第II-VI族化合物半导体材料或第III-V族化合物半导体材料。
发光结构30可以包括第一导电半导体层25、有源层27、第三半导体层20以及第二导电半导体层31，但实施方案不限于此。
虽然描述了在根据第一实施方案的发光结构30中包括第三半导体层20，但实施方案不限于此。例如，在发光结构30中可以不包括第三半导体层20。
发光结构30还可以包括置于有源层27和第三半导体层20之间的第四导电半导体层29，但实施方案不限于此。
第四导电半导体层29可以置于有源层27和第三半导体层20之间，或者可以不形成。
可以在电极层17、第一保护层23以及电流阻挡层21上形成第一导电半导体层25。第一导电半导体层25可以包括含P型掺杂剂的P型半导体层。第一导电半导体层25可以包括第II-VI族化合物半导体或第III-V族化合物半导体。例如，第一导电半导体层25可以包括选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP以及AlGaInP中的一种。P型掺杂剂可以包括Mg、Zn、Ga、Sr以及Ba。第一导电半导体层25可以形成为单层或多层，但实施方案不限于此。
第一导电半导体层25向有源层27提供多个载流子(例如，空穴)。
有源层27形成在第一导电半导体层25上并且可以具有单量子阱结构、多量子阱(MQW)结构、量子点结构以及量子线结构中的一种，但实施方案不限于此。
可以使用第II-VI族化合物半导体材料或第III-V族化合物半导体材料以阱层和势垒层的周期性结构形成有源层27。构成有源层27的化合物半导体材料可以包括GaN、InGaN或者AlGaN。因此，例如，有源层27可以具有InGaN/GaN、InGaN/AlGaN或InGaN/InGaN的周期性结构，但实施方案不限于此。
通过由第一导电半导体层25供给的空穴与由第二导电半导体层31和第四导电半导体层29供给的电子的复合，有源层27可以产生具有对应于由有源层27的半导体材料所确定的能量带隙的波长的光。
虽然未示出，但导电覆层可以形成在有源层27上和/或下方，并且可以包括AlGaN基半导体材料。例如，包括P型掺杂剂的P型覆层可以置于第一导电半导体层25和有源层27之间，并且包括N型掺杂剂的N型覆层可以置于有源层27和第四导电半导体层29之间。
导电覆层用作导引器以防止供给到有源层27的空穴和电子移动至第一导电半导体层25和第四导电半导体层29。因此，由于导电覆层，所以更大量的供给到有源层27的空穴和电子彼此复合，使得可以提高发光器件10的发光效率。
可以在有源层27上形成第二导电半导体层31。第二导电半导体层31可以包括包含有N型掺杂剂的N型半导体层。第二导电半导体层31可以包括第II-V族化合物半导体或第III-V族化合物半导体。例如，第二导电半导体层31可以包括选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP以及AlGaInP中的一种。N型掺杂剂可以包括Si、Ge、Sn、Se以及Te。第二导电半导体层31可以形成为单层或多层，但实施方案不限于此。
当生长发光结构30时，可以以第二导电半导体层31、有源层27以及第一导电半导体层25的顺序生长发光结构30。
第二导电半导体层31可以在其顶表面处形成有光提取结构32以提高光提取效率。光提取结构32可以通过湿法蚀刻工艺以任意图案形成或者可以通过图案工艺以周期性图案如光子晶体结构形成，但实施方案不限于此。
光提取结构32可以周期性地具有凹形状和凸形状。例如，凹形状和凸形状可以具有圆形的表面或在顶点处汇合的两个倾斜表面。
当未形成第三半导体层20和第四导电半导体层29两者时，且当进行湿法蚀刻工艺以形成光提取结构32时，第二导电半导体层31的整个部分可能由于过度蚀刻而被蚀刻，使得可能露出有源层27。在这种情况下，可以通过蚀刻工艺部分地蚀刻有源层27，使得可能不形成发光器件的固有功能，即，不能产生光，这意味着发光器件的失效。因此，由于失效，良品率可被降低。
根据第一实施方案的发光器件，为了防止有源层27由于过蚀刻而被损坏，可以在第二导电半导体层31和有源层27之间形成第三半导体层20。关于发光结构30的生长过程，在生长第二导电半导体层31后，可以在第二导电半导体层31上依次形成第三半导体层20和第四导电半导体层29，然后可以生长有源层27和第一导电半导体层25。如上所述，在第三半导体层20上可以形成或可以不形成第四导电半导体层29。
当蚀刻第二导电半导体层31以形成光提取结构32时，即使由于过度蚀刻而蚀刻第二导电半导体层31的设置在第三半导体层20上的整个部分，第三半导体层20也可以防止有源层27被蚀刻。因此，完全地保护了有源层27的设置在第三半导体层20下方的整个部分，使得可以防止发光器件的失效，从而提高良品率。
第三半导体层20可以在待蚀刻的表面，即接触蚀刻剂的表面上具有Ga面，但实施方案不限于此。换言之，接触第二导电半导体层31的底表面的第三半导体层20的顶表面可以具有Ga面。
第三半导体层20可以包括与第二导电半导体层31和第四导电半导体层29中的至少一个的材料相同的第II-V族化合物半导体材料或第III-V族化合物半导体材料，但实施方案不限于此。
可以从图3看出，具有N面47的半导体层更容易被蚀刻，但具有Ga面45的半导体层可以几乎不被蚀刻。
可以通过向上生长镓(Ga)和氮(N)材料的混合物来形成化合物半导体层。在这种情况下，可以将铟(In)和铝(Al)材料添加至化合物半导体层。
可以在上述化合物半导体层的底表面或顶表面处蚀刻上述化合物半导体层。
换句话说，可以从其底面向上蚀刻化合物半导体层。化合物半导体层的底表面可以具有N面。
换句话说，可以从其顶表面向下蚀刻化合物半导体层。化合物半导体层的顶表面可以具有Ga面。
N面具有与Ga面的热稳定性和工作电压特性不同的热稳定性和工作电压特性。
通常，Ga面具有优于N面的结晶度的结晶度，因此Ga面具有优于N面的热稳定性的热稳定性。
此外，Ga面具有优于N面的工作电压特性的工作电压特性。
当发光器件工作了长的时间，例如，10小时时，Ga面的工作电压特性几乎不发生变化，但N面的工作电源电压特性劣化。
因此，如果在Ga面上进行电接触，则可以获得具有较好的工作电压特性的发光器件。
根据第一实施方案的发光器件，基于不同的蚀刻状态，N面可以形成在第二导电半导体层31的形成有光提取结构32的凹凸图案的顶表面上，并且Ga面可以形成在第三半导体层20的顶表面上。因此，第二导电半导体层31容易被蚀刻，使得可以形成光提取结构32，并且可以通过第三半导体层20保护第三半导体层20下方的有源层27免受蚀刻，即使第二导电半导体层31被过度蚀刻也是如此。如图4中所示，第二导电半导体层31和第四导电半导体层29的顶表面两者都具有N面，但第三半导体层20的顶表面可以具有Ga面。
当顶表面具有Ga面时，Ga可以分布在比Ga-N共价键结构中N的位置高的位置处。
相反地，当顶表面具有N面时，N可以分布在比Ga-N共价键结构中Ga的位置高的位置处。
因此，Ga-N共价键结构中的N可以分布在比第二导电半导体层31的顶表面中Ga的位置高的位置处，且Ga-N共价键结构中的Ga可以分布在比第三半导体层20的顶表面中N的位置高的位置处。此外，N可以分布在比第四导电半导体层29的顶表面中N的位置高的位置处。
因此，第三半导体层20的Ga-N共价键结构与第二导电半导体层31和第四导电半导体层29的Ga-N共价键结构相反。
在生长过程中，δ掺杂方案可以用于形成彼此相反的Ga-N共价键结构，但实施方案不限于此。
根据δ掺杂方案，为了生长具有与下半导体层的Ga-N共价键结构相反的Ga-N共价键结构的上半导体层，在生长下半导体层后，任意添加如Si和Mg的掺杂剂，然后从下半导体层生长上半导体层。在这种情况下，上半导体层可以具有与下半导体层的Ga-N共价键结构相反的Ga-N共价键结构。
第三半导体层20可以具有约20nm至约1μm的厚度。
如果第三半导体层20的厚度是20nm或更小，则第三半导体层20具有过薄的厚度，使得第三半导体层20不均匀地形成，而是如岛状物稀疏地形成。
如果第三半导体层20的厚度是1μm或更厚，则发光器件的厚度增加。
第三半导体层20可以接触有源层27或者可以与有源层27间隔开。如果第三半导体层20与有源层27间隔开，则第四导电半导体层29可以置于第三半导体层20和有源层27之间。
如果第三半导体层20接触有源层27，则第三半导体层20可以掺杂有与第二导电半导体层31类似或相同的N型掺杂剂并且具有带有Ga面的顶表面。在这种情况下，第三半导体层20可以防止有源层27由于过蚀刻而被损坏，同时用作导电层以产生待供给到有源层27的电子。
根据另一实施方案，第三半导体层20可以与有源层27间隔开约500nm至约2μm的距离。换言之，第三半导体层20可以不接触有源层27。如果第三半导体层20与有源层27间隔开2μm或更多的距离，则光损失可能增加。换言之，如果第四导电半导体层29具有过厚的厚度，则光损失可能增加。
如果第三半导体层20与有源层27间隔开至少500nm或更小的距离，即，如果第四导电半导体层29的厚度为500nm或更小，则由于第四导电半导体层29不能产生足够量的电子，所以电子可能无法平稳地供给到有源层27，使得可能降低光效率。
如果可以在第四导电半导体层29中产生足够量的电子，则第三半导体层20不包括掺杂剂，或者第三半导体层20的N型掺杂剂的浓度可以小于第四导电半导体层29的N型掺杂剂的浓度或者可以没有掺杂剂，但实施方案不限于此。
因此，有源层27和第三半导体层20之间的第四导电半导体层29可以具有约500nm至约2μm的厚度，但实施方案不限于此。
如果第三半导体层20足够用作第四导电半导体层29，即，如果产生足够的电子，则在第三半导体层20和有源层27之间不需要第四导电半导体层29。在这种情况下，第三半导体层20可以直接接触有源层27。
可以在发光结构30上形成电极40。电极40不覆盖发光结构30的整个区域，但可以以预定的图案形状局部地形成。
虽然未示出，但电极40可以包括接合到导线的至少一个电极焊垫以及从电极焊垫分支到至少一侧以将电流均匀地供给到发光结构的整个区域内的多个电极线。
电极线可以包括与构成电极焊垫的材料相同的材料或与电极焊垫的材料不同的材料。
当从顶部看时，电极焊垫可以具有矩形、圆形、椭圆形或多边形形状，但实施方案不限于此。
电极40可以包括表现出较好导电性的金属材料，但实施方案不限于此。电极40可以包括表现出较好光反射效率的金属材料，但实施方案不限于此。电极40可以包括表现出较好导电性和较好光反射效率两者的金属材料，但实施方案不限于此。
例如，电极可以包括包含有选自V、W、Au、Ti、Ni、Pd、Ru、Cu、Al、Cr、Ag以及Pt中的至少一种的单层或多层。
同时，电极线可以包括表现出光透射率和导电性的材料。例如，电极线可以包括ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO和ZnO中的至少一种。
发光结构30可以在其上形成有第二保护层43。例如，可以至少在发光结构30的侧表面上形成第二保护层43。详细地，第二保护层43的一端可以形成在第二导电半导体层31的顶表面的周边区域处，并且第二保护层43的相反端可以通过第二导电半导体层31的侧表面、有源层27的侧表面以及第一导电半导体层25的侧表面形成在第一保护层23的顶表面的部分上，但实施方案不限于此。
第二保护层43可以防止发光结构30和支承衬底11之间的电短路。第二保护层43可以包括表现出较好透射率和较好绝缘性的材料。例如，第二保护层43可以包括选自SiO2、SiOx、SiOxNy、Si3N4、TiO2以及Al2O3中的至少一种，但是实施例不限于此。
第二保护层43可以包括与构成第一保护层23和/或电流阻挡层21的材料相同的材料，但实施方案不限于此。
图5至图9为示出根据第一实施方案的发光器件的制造过程的截面图。
参考图5，可以依次从生长衬底50生长第二导电半导体层31、第三半导体层20、第四导电半导体层29、有源层27以及第一导电半导体层25，从而形成发光结构30。第二导电半导体层31和第四导电半导体层29可以包括相同的化合物半导体，但实施方案不限于此。
可以在生长衬底50上生长第二导电半导体层31，可以在第二导电半导体层31上生长第三半导体层20，可以在第三半导体层20上生长第四导电半导体层29，在第四导电半导体层29上生长有源层27以及可以在有源层27上生长第一导电半导体层25。如果第三半导体层20像第二导电半导体层31一样产生足够量的载流子如电子或空穴，则可以省略第四导电半导体层29，但实施方案不限于此。
第一导电半导体层25可以包括P型掺杂剂，并且第二和第四导电半导体层31和29可以包括N型掺杂剂，但实施方案不限于此。
第三半导体层20可以包括N型掺杂剂或第三半导体层20的N型掺杂剂的浓度可以小于第二导电半导体层31或第四导电半导体层29的N型掺杂剂的浓度，但实施方案不限于此。
第二和第四导电半导体层31和29的底表面可以具有N面，第三半导体层20的底表面可以具有Ga面。
当在第二导电半导体层31上形成第三半导体层20时，且当在第三半导体层20上形成第四导电半导体层29时，可以进行δ掺杂工艺。通过δ掺杂工艺，在第二导电半导体层31和第三半导体层20之间或者在第三半导体层20和第四导电半导体层29之间形成彼此相反的Ga-N共价键结构，但实施方案不限于此。
生长衬底50用于生长发光结构30。生长衬底50可以包括适合于半导体材料生长的材料，即，载体晶片。此外，生长衬底50可以包括具有与发光结构30的晶格常数相似的晶格常数和热稳定性的材料，并且可以包括导电衬底或绝缘衬底。
例如，生长衬底50可以包括选自蓝宝石(Al2O3)、SiC、GaAs、GaN、ZnO、Si、GaP、InP以及Ge中的至少一种，但实施方案不限于此。
例如，通过金属有机物化学气相沉积(MOCVD)方案、化学气相沉积(CVD)方案、等离子体增强化学气相沉积(PECVD)方案、分子束外延(MBE)方案或者氢化物气相外延(HVPE)方案形成发光结构30，但实施方案不限于此。
可以在发光结构30和生长衬底50之间形成缓冲层(未示出)以减小其间的晶格常数差异。
可以在生长衬底50上形成第二导电半导体层31和第四导电半导体层29。第二导电半导体层31和第四导电半导体层29可以是包括N型掺杂剂的N型半导体层。
可以在第二导电半导体层31和第四导电半导体层29上形成第三半导体层20。
第三半导体层20可以包括与第二导电半导体层31和第四导电半导体层29相同的第II-VI族化合物半导体材料或第III-V族化合物半导体材料，但实施方案不限于此。第三半导体层20可以包括掺杂剂或者可以不包括掺杂剂。此外，第三半导体层20的N型掺杂剂的浓度可以小于第二导电半导体层31或第四导电半导体层29的N型掺杂剂的浓度。
第三半导体层20可以具有约20nm至约1μm的厚度，但实施方案不限于此。
置于第三半导体层20和有源层27之间的第四导电半导体层29可以具有0μm至2μm的厚度，但实施方案不限于此。
第三半导体层20可以接触有源层27或者可以与有源层27间隔开，它们之间置有第四导电半导体层29。
有源层27形成在第四导电半导体层29上并且可以具有单量子阱结构、多量子阱(MQW)结构、量子点结构以及量子线结构中的一种，但实施方案不限于此。
通过由第一导电半导体层25供给的空穴和由第四导电半导体层29供给的电子的复合，有源层27可以产生具有对应于由有源层27的半导体材料所确定的能量带隙的波长的光。
第一导电半导体层25可以形成在有源层27上。第一导电半导体层25可以是包括P型掺杂剂的P型半导体层。
参考图6，第一导电半导体层25可以在其上形成有电流阻挡层21和第一保护层23。
电流阻挡层21的至少一部分可以与在随后的过程中待形成的电极40在空间上交叠。
电流阻挡层21可以阻挡通过电极层17供给到第一导电半导体层25的电流或者可以减小电流的量。
因此，电流可不完全流过电流阻挡层21或可能更轻微地流过电流阻挡层21。与此相反，由于电流平稳地流过接触电极层17的第一导电半导体层25，所以电流在发光结构30的整个区域内均匀地流动，使得可以提高发光效率。
如果设置多个电极40，则可以设置分别对应于电极40的多个电流阻挡层21。
可以在第一导电半导体层25上形成第一保护层23。例如，可以在第一导电半导体层25的周边区域处形成第一保护层23，但实施方案不限于此。
参考图7，可以在电流阻挡层21、第一保护层23以及第一导电半导体层25上形成电极层17、粘合层13和支承衬底11。
电极层17可以包括依次堆叠在第一导电半导体层25上的欧姆接触层和反射层。
电极层17可以包括包含有在第一导电半导体层25上的反射材料和欧姆接触材料的混合物的单层。
粘合层13可以置于支承衬底11和电极层17之间以增强它们之间的粘附强度。
支承衬底11不仅可以支承其上形成的多个层，而且可以用作电极。支承衬底11可以与电极40一起将电力提供给发光结构30。
例如，支承衬底11可以包括Ti、Cr、Ni、Al、Pt、Au、W、Cu、Mo以及Cu-W中的至少一种。
支承衬底11可以通过镀覆工艺或沉积工艺形成在发光结构30上，或者可以以片的形式附接至发光结构30上，但实施方案不限于此。
参考图8，在将生长衬底50转动180°后，可以移除生长衬底50。
可以通过激光剥离(LLO)方案、化学剥离(CLO)方案或物理抛光方案移除生长衬底50，但实施方案不限于此。
当通过LLO方案移除生长衬底50时，激光束集中照射到生长衬底50和第二导电半导体层31之间的界面表面上，使得生长衬底50可以与第二导电半导体层31分离。
当通过CLO方案移除生长衬底50时，通过湿法蚀刻方案移除生长衬底50，使得可以露出第二导电半导体层31。
当通过物理抛光方案移除生长衬底50时，可以通过直接抛光生长衬底50、使得可以露出第二导电半导体层31而从其顶表面移除生长衬底50。
此后，可以进行台面蚀刻工艺使得以倾斜形状露出发光结构30的侧表面、第三半导体层20的侧表面以及第一保护层的侧表面。可以通过台面蚀刻工艺移除在槽的外部区域处形成的第一导电半导体层25、有源层27以及第二导电半导体层31。
由于第一保护层23用作阻挡物，所以即使通过台面蚀刻工艺从槽的外区域移除第一导电半导体层25、有源层27以及第二和第四导电半导体层29和31的部分，也不会移除在第一保护层23下方形成的电极层17、粘合层13以及支承衬底11。
参考图9，可以至少在发光结构30上形成第二保护层43。
换言之，通过第四导电半导体29的侧表面、有源层27的侧表面以及第一导电半导体层25的侧表面，可以从第二导电半导体层31的顶表面的周边区域处至第一保护层23的顶表面的部分形成第二保护层43。
第二保护层43可以防止发光结构30和支承衬底11之间的电短路。第二保护层43可以包括表现出较好透射率和较好绝缘性的材料。第二保护层43的材料可以包括与第一保护层23和电流阻挡层21的材料相同的材料。
通过将第二保护层43用作掩模来进行蚀刻工艺，可以在第二导电半导体层31的通过第二保护层43露出的顶表面处形成光提取结构32。
光提取结构32可以通过使穿过第二导电半导体层31的顶表面的光散射来提高光提取效率。
当进行蚀刻工艺以形成光提取结构32时，由于过蚀刻，所以可移除第二导电半导体层31的大部分。
根据第一实施方案，可以在第二导电半导体层31和有源层27之间形成第三半导体层20。在这种情况下，即使移除第二导电半导体层31的在第三半导体层20上的整个部分，但是由于通过第三半导体层20来防止有源层27被蚀刻，所以能够防止发光器件的失效，使得可以提高良品率。
可以在包括光提取结构32的第二导电半导体层31上形成包括多个电极焊垫和多个电极线的电极40。
图10是示出根据第二实施方案的发光器件的截面图。
参考图10，根据第二实施方案的发光器件100包括发光结构135、第一电极层150、第一绝缘层164、第二电极层174、支承衬底178以及电极115。
根据第二实施方案的发光器件100还可以包括置于支承衬底178和第二电极层174之间的粘合层176，但实施方案不限于此。
根据第二实施方案的发光器件100还可以包括围绕发光结构135的第二绝缘层190，但实施方案不限于此。
第二绝缘层190可以包括与第一实施方案的第二保护层43的材料相同的材料，使得第二绝缘层190可以基本上具有与第二保护层43的功能相同的功能，即保护功能，但实施方案不限于此。
发光器件100可以包括包含有第II-VI族化合物半导体材料或第III-V族化合物半导体材料的多个化合物半导体层。发光器件100可以产生具有可见光波长带的光(如蓝光、绿光或红光)或紫外光。在本实施方案的技术范围内，可以通过使用多种半导体材料来实现从发光器件产生光，但实施方案不限于此。
发光结构135可以包括第一导电半导体层130、有源层120、第三半导体层140以及第二导电半导体层105。在发光结构135中可以不包括第三半导体层140，但实施方案不限于此。
可以在有源层120下方设置第一导电半导体层130，可以在有源层120上设置第二导电半导体层105。第二导电半导体层105的厚度可以至少比第一导电半导体层130的厚度厚，但实施方案不限于此。
发光结构135还可以包括置于有源层120和第三半导体层140之间的第四导电半导体层110，但实施方案不限于此。
例如，第一导电半导体层130可以具有与第二导电半导体层105的导电类型相反的导电类型。例如，第一导电半导体层130可以具有P型，并且第二导电半导体层105可以具有N型，但实施方案不限于此。
第一导电半导体层130可以包括包含有第一导电掺杂剂的第III-V族化合物半导体、或第II-VI族化合物半导体。例如，第一导电半导体层130可以包括GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP或AlGaInP。第一导电半导体层130可以包括具有组成式InxAlyGa1-X-YN(0≤X≤1，0≤y≤1和0≤x+y≤1)的半导体层。
第一导电半导体层130可以包括P型半导体层，并且第一导电掺杂剂包括P型掺杂剂如Mg和Zn。第一导电半导体层130可以包括单层或多层，但实施方案不限于此。
具有与第二导电半导体层105的N型的极性相反的极性的第五导电半导体层如P型半导体层可以形成在第一导电半导体层130下方。换言之，第一导电半导体层130和第五导电半导体层可以包括P型半导体层，第二导电半导体层105可以包括N型半导体层，但实施方案不限于此。因此，发光结构135可以包括N-P结结构、P-N结结构、N-P-N结结构以及P-N-P结结构中的至少一种。将要进行以下描述：第一导电半导体层130设置在发光结构135的最下层上。
有源层120可以形成在第一导电半导体层130和第二导电半导体层105之间。有源层120可以具有单量子阱结构或者多量子阱结构。有源层120可以具有量子线结构或量子点结构。
可以通过使用第II-VI族化合物半导体材料或第III-V族化合物半导体材料以阱层和势垒层的周期性结构形成有源层120。阱层可以包括具有组成式InxAlyGa1-X-YN(0≤X≤1，0≤Y≤1以及0≤x+y≤1)的半导体层，势垒层可以包括具有组成式InxAlyGa1-X-YN(0≤X≤1、0≤y≤1以及0≤x+y≤1)的半导体层。势垒层可以包括具有比阱层的带隙高的带隙的材料。
例如，有源层120可以具有InGaN/GaN的周期性结构、InGaN/AlGaN的周期性结构以及InGaN/InGaN的周期性结构中的至少一种。
可以在有源层120上和/或下方形成导电覆层。导电覆层可以包括GaN基半导体材料且导电覆层的带隙可以高于势垒层的带隙。
第二导电半导体层105可以包括包含有第二导电掺杂剂的第III-V族化合物半导体或第II-VI族化合物半导体。例如，第二导电半导体层105可以选择性地包括GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP或AlGaInP。第二导电半导体层105可以包括具有组成式InxAlyGa1-X-YN(0≤X≤1、0≤y≤1以及0≤X+Y≤1)的半导体层。第二导电半导体层105可以包括N型半导体层，且第二导电掺杂剂包括N型掺杂剂如Si、Ge、Sn、Se以及Te。第二导电半导体层105可以包括单层或多层。如果第二导电半导体层105包括多层，则第二导电半导体层105包括其中相互不同的半导体层彼此交替对准的超晶格结构。第二导电半导体层105的底表面可以具有与有源层120的顶表面相同的面积，但实施方案不限于此。
第二导电半导体层105的顶表面可以具有光提取结构112，并且可以通过以粗糙图案或凹凸图案形成第二导电半导体层的顶表面105来形成光提取结构112。粗糙图案或凹凸图案的侧表面形状可以包括半球形形状、多边形形状、棱锥体形状以及纳米棱柱形状中的至少一种。粗糙图案或凹凸图案可以具有均匀的或者不规则的尺寸以及均匀的或者不规则的间隔。光提取结构112改变了入射至第二导电半导体层105的顶表面上的光的临界角，从而提高光提取效率。光提取结构112可以形成在第二导电半导体层105的整个部分或一部分处，但实施方案不限于此。
第三半导体层140可以置于第二导电半导体层105和有源层120之间。可以在第二导电半导体层105下方形成第三半导体层140以在进行蚀刻过程以形成光提取结构112时保护有源层120免受蚀刻。
第四导电半导体层110可以置于第三半导体层140和有源层120之间或者可以不置于其间。换言之，第四导电半导体层110在第三半导体层140和有源层120之间可以具有约500nm至约2μm的厚度，但实施方案不限于此。
第三半导体层140可以接触有源层120的顶表面，或者可以与有源层120间隔开，同时在第三半导体层140和有源层120之间置入具有约500nm至约2μm的厚度的第四导电半导体层110。
如果第三半导体层140与有源层120间隔开至少500nm或更小的距离，即，如果第四导电半导体层110的厚度为500nm或更小，则由于第四导电半导体层110不能充分地产生电子，所以电子不能平稳地提供给有源层120，使得光效率可能降低。
如果第三半导体层140与有源层120间隔开2μm或更大的距离，则置于有源层120和第三半导体层140之间的第四导电半导体层110具有约2μm的厚度。如果第三半导体层140与有源层120间隔开2μm或更大的距离，且第四导电半导体层110形成在有源层120和第三半导体层140之间，则由于第四导电半导体层110的厚度，可能发生光损失，且由于光损失，光效率可能降低。
可以在第三半导体层140上形成第二导电半导体层105，且可以在第三半导体层140下方形成第四导电半导体层110，但实施方案不限于此。
当对设置在第三半导体层140上的第二导电半导体层105的顶表面进行蚀刻以形成光提取结构112时，由于第三半导体层140，所以蚀刻过程不再进行。因此，可以保护设置在第三半导体层140下方的第四导电半导体层110和有源层120免受蚀刻。
第三半导体层140可以具有约20nm至约1μm的厚度。
第三半导体层140可以包括其顶表面具有Ga面的半导体层。第三半导体层140可以包括第II-V族化合物半导体材料或第III-V族化合物半导体材料。
第三半导体层140可以包括掺杂剂或可以不包括掺杂剂。
第三半导体层140可以包括与第二导电半导体层105或第四导电半导体层110的化合物半导体材料相同的化合物半导体材料，但实施方案不限于此。
发光结构135的至少一个侧表面可以与发光结构135的底表面垂直或者可以相对于发光结构135的底表面倾斜。
可以在发光结构135上形成第二绝缘层190。例如，可以至少在发光结构135的侧表面和顶表面上形成第二绝缘层190，从而保护发光结构135免受外部异物的影响。例如，可以仅在发光结构135的侧表面上形成第二绝缘层190。
第二绝缘层190可以包括透射性绝缘材料。例如，透射性绝缘材料可以包括其折射率比构成发光结构135的第II-VI族化合物半导体层或者第III-V族化合物半导体层的折射率2.4低的材料。如上所述，由于第二绝缘层190的折射率低于发光结构135的折射率，所以光可以更容易地被提取出来，使得可以提高光提取效率。
第二绝缘层190包括选自SiO2、SiOx、SiOxNy、Si3N4、Al2O3以及TiO2中的至少一种，但实施方案不限于此。
第一电极层150可以包括导电层148、反射层152以及扩散层154中的至少一个。第一电极层150将电极115电连接至第一导电半导体层130。
可以在第一导电半导体层130下方设置第一电极层150。
可以在第一导电半导体层130下方设置导电层148，并且可以在导电层148下方设置反射层152。
导电层148可以包括至少一种导电材料并且可以包括单层或多层。导电层148可以与第一导电半导体层130进行欧姆接触。导电层148可以以层或者图案的形式接触第一导电半导体层130的底表面。导电材料可以包括金属材料、金属氧化物材料以及金属氮化物材料中的至少一种。例如，导电层148可以包括ITO、IZO、IZON、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Pt、Ni、Au、Rh以及Pd中的至少一种。此外，导电层148可包括包含有Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au或Hf、或至少两种所述材料的合金的单层或多层。
反射层152包括金属材料。例如，反射层152可以包括包含有Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au或Hf、或上述材料中的至少两种材料的合金的单层或多层。
导电层148和反射层152的宽度与发光结构135的底表面的宽度相等或不同。
可以在反射层152下方设置扩散层154。扩散层154可以包括表现出较好导电性的金属材料。例如，扩散层154可以包括Sn、Ga、In、Bi、Cu、Ni、Ag、Mo、Al、Au、Nb、W、Ti、Cr、Ta、Al、Pd、Pt或Si或选自上述材料中的至少一种的合金。扩散层154可以用作电流散布层。扩散层154的接触部分154A可以比扩散层154的其它区域设置地更接近第一导电半导体层130。接触部分154A的一部分可以接触第一导电半导体层130的底表面的一部分。扩散层154的接触部分154A的一部分从发光结构135的侧表面向外延伸以接触电极115的底表面。扩散层154的接触部分154A可以接触导电层148和反射层152的一个侧表面。
电极115可以局部地设置在扩散层154的接触部分154A的一部分上并且可以至少与发光结构135的侧表面间隔开。
电极115可以包括金属材料。详细地，电极115可以包括Cr、Ti、Al、In、Ta、Pd、Co、Ni、Si、Ge、Ag、Cu以及Au中的一种或上述材料的合金中的至少一种。电极115可以包括单层或多层，但实施方案不限于此。
电极115设置在露出到发光结构135的侧部的第一电极层150上，因此，相比于电极115形成在光发射结构135上的情况，可以进一步增加发光区域，从而提高发光效率。
第二电极层174可以包括水平电极172和至少一个垂直电极173。
可以在第一电极层150下方设置水平电极172，垂直电极173可以在垂直方向上从水平电极172突出。
可以通过第一电极层150、第一导电半导体层130以及有源层120形成凹部，使得露出第二导电半导体层110的在第三半导体层140下方的部分。
垂直电极173可以从水平电极172延伸，使得垂直电极173可以通过第一电极层150、第一导电半导体层130以及有源层120连接至第二导电半导体层110。
在这种情况下，第三半导体层140可以接触垂直电极173的顶表面或者可以与垂直电极173的顶表面间隔开，但实施方案不限于此。
例如，当垂直电极173与第三半导体层140进行欧姆接触时，第三半导体层140可以接触垂直电极173的顶表面。当垂直电极173不与第三半导体层140进行欧姆接触，即与第三半导体层140进行肖特基接触时，第三半导体层140可以与垂直电极173的顶表面间隔开，但实施方案不限于此。
垂直电极173可以与第二导电半导体层110进行欧姆接触。在这种情况下，第二导电半导体层110的顶表面可以具有N面，并且第二导电半导体层110的底表面可以具有Ga面。
通常，Ga面表现出优于N面的结晶度的结晶度，使得Ga面表现出优于N面的热稳定性的热稳定性。此外，Ga面表现出优于N面的工作电压特性的工作电压特性。
因此，垂直电极173与第二导电半导体层110的底表面的Ga面进行欧姆接触，从而获得能够平稳地提供电流且表现出较好热稳定性和较好工作电压特性的发光器件。
垂直电极173的周围表面可以垂直于水平电极或可以相对于水平电极172倾斜，但实施方案不限于此。
当从顶部观察时，垂直电极173可以具有圆形形状或多边形形状。
垂直电极173的顶表面可以置于有源层120的顶表面和第二导电半导体层110的顶表面之间。
接触垂直电极173和第二导电半导体层110的边界表面113可以具有平坦结构或者凹凸结构，但实施方案不限于此。
第二电极层174可以包括欧姆接触层和反射层中的至少一个。第二电极层174可以包括金属材料、金属氧化物以及金属氮化物中的至少一种。例如，第二电极层174可以包括包含有ITO、IZO、IZON、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Cr、Ti、Co、Ge、Cu、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au或Hf、以及至少两种材料的合金的一个层或多个层。
第一绝缘层164可以包括水平绝缘层162和垂直绝缘层163。
第一绝缘层164可以被第二电极层174、第一电极层150以及发光结构135围绕。
详细地，水平绝缘层162可以设置在第一电极层150的扩散层154和第二电极层174的水平电极172之间。垂直绝缘层163可以设置在垂直电极173与扩散层154、反射层152、导电层148、第一导电半导体层130、有源层120以及第二导电半导体层110中的每一个之间。
第一绝缘层164可以将第二电极层174与第一电极层150、第一导电半导体层130以及有源层120电绝缘。第一绝缘层164可以包括表现出较好电绝缘特性的材料。例如，第一绝缘层164可以包括选自SiO2、SiOx、SiOxNy、Si3N4、Al2O3以及TiO2的材料。
可以在第二电极层174下方设置粘合层176。可以在粘合层176下设置支承衬底178。
粘合层176可以包括金属层和导电层中的至少一种并且可以包括阻挡金属和/或接合金属。粘合层176可以包括表现出较好粘附性和较好导电性的材料。构成粘合层176的材料可以包括Sn、Ga、In、Bi、Cu、Ni、Ag、Mo、Al、Au、Nb、W、Ti、Cr、Ta、Al、Pd、Pt、Si、Al-Si、Ag-Cd、Au-Sb、Al-Zn、Al-Mg、Al-Ge、Pd-Pb、Ag-Sb、Au-In、Al-Cu-Si、Ag-Cd-Cu、Cu-Sb、Cd-Cu、Al-Si-Cu、Ag-Cu、Ag-Zn、Ag-Cu-Zn、Ag-Cd-Cu-Zn、Au-Si、Au-Ge、Au-Ni、Au-Cu、Au-Ag-Cu、Cu-Cu2O、Cu-Zn、Cu-P、Ni-B、Ni-Mn-Pd、Ni-P以及Pd-Ni中的至少一种，但实施方案不限于此。粘合层176的厚度可以在5μm至9μm的范围内，但实施方案不限于此。
支承衬底178可以包括导电材料。支承衬底178用作基底衬底或导电支承构件。支承衬底178可以包括铜(Cu)、金(Au)、镍(Ni)、钼(Mo)以及铜-钨(Cu-W)中的至少一种。支承衬底178可以以导电片的形式实现。支承衬底178可以具有30μm至300μm的尺寸，但实施方案不限于此。
支承衬底178可以包括绝缘衬底，并且绝缘衬底包括蓝宝石(Al2O3)或氧化锌。如果支承衬底178是绝缘衬底，则在支承衬底178的底表面上设置导电焊垫后，通过横向连接电极或通路孔结构，支承衬底178可以连接至第二电极层174和/或粘合层176。
图11至图17为示出根据第二实施方案的发光器件的制造过程的截面图。
参考图11，在生长设备上加载生长衬底101，然后可以通过使用第II-VI族化合物半导体或第III-V族化合物半导体在生长衬底101上形成层或者图案。
可以通过电子束蒸发器、PVD(物理气相沉积)、CVD(化学气相沉积)、PLD(等离子体激光沉积)、双型热蒸发器、溅射或MOCVD(金属有机化学气相沉积)来准备生长设备。然而，本实施方案不限于上述生长设备。
生长衬底101包括导电衬底或绝缘衬底。例如，生长衬底101可以包括选自蓝宝石衬底(Al2O3)、GaN、SiC、ZnO、Si、GaP、InP、Ga2O3以及GaAs中的一种。生长衬底101在其顶表面上设置有具有透镜形状或条纹形状的凹凸图案。此外，生长衬底101在其上设置有缓冲层102。缓冲层102减小生长衬底101和氮化物半导体层之间的晶格常数差异。构成缓冲层102的材料可以包括选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP以及AlGaInP中的一种。未掺杂的半导体层可以置于缓冲层102和发光结构135之间。未掺杂的半导体层可以包括未掺杂的GaN基半导体，并且可以包括具有比N型半导体层的导电性低的导电性的半导体层。
可以在缓冲层102上依次生长第二导电半导体层105、第三半导体层140、第四导电半导体层110、有源层120以及第一导电半导体层130，从而形成发光结构135。
由于层110、140、120以及130的生长方案基本上与第一实施方案相同，所以将省略它们的细节。
参考图12，可以在第一导电半导体层130上形成导电层148。可以通过溅射方案或者沉积方案形成导电层148，但实施方案不限于此。
导电层148可以包括表现出欧姆特性的材料。导电层148可以与第一导电半导体层130的顶表面进行欧姆接触并且可以以层或多个图案形成。构成导电层148的材料可以包括金属材料、透射性氧化物材料以及透射性氮化物材料中的至少一种。此外，由于在导电层148和第一导电半导体层130之间的区域处另外地设置有绝缘材料，所以该区域可以表现出比另一区域的电阻高的电阻。
导电层148在其上设置有反射层152。反射层152可以包括阻挡金属或接合金属。例如，反射层152可以包括Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag以及Ta中的至少一种，但实施方案不限于此。
反射层152用作金属层并且可以通过溅射方案、沉积方案、印刷方案或者镀覆方案形成，但实施方案不限于此。
扩散层154设置在反射层152上并用作金属层。扩散层154可以通过镀覆方案、溅射方案、沉积方案以及印刷方案中的至少一种形成。反射层152可以包括包含有Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au以及Hf中的至少两种的合金的一个层或多个层。
通过反射层152和导电层148的侧表面，扩散层154的接触部分154A可以接触第一导电半导体层130的顶表面。扩散层154的接触部分154A可以是发光结构135的第一侧表面的一部分并且可以具有100μm或更小的宽度。
导电层148、反射层152以及扩散层154可以构成第一电极层150。
参考图13，在发光结构135和第一电极层150中可以形成至少一个凹部区域161。凹部区域161的深度可以形成到露出第四导电半导体层110的一部分的程度。如果设置多个凹部区域161，则凹部区域161可以彼此间隔开。第四导电半导体层110的露出的表面113具有Ga面并且可以具有平坦表面或凹凸表面。在已形成掩模层后，可以通过激光器、钻孔机、干法蚀刻方案或湿法蚀刻方案在没有掩模层的区域中形成凹部区域161。
可以在第一电极层150和凹部区域161上形成第一绝缘层164。在对应于凹部区域161的第一电极层150和发光结构135两者的周围表面上形成第一绝缘层164。可以在凹部区域161中填充第一绝缘层164的部分163，然后通过使用钻孔机打孔，但实施方案不限于此。
可以在扩散层154的接触部分154A的侧表面上形成第一绝缘层164的保护部分162A。
参考图14，可以在第一绝缘层164和第二电极层174上形成第二电极层174。当第二电极层174设置在第一绝缘层164上时，第二电极层174可以填充凹部区域161。第二电极层174的接触电极173与第一导电半导体层130的表面113进行欧姆接触。
可以通过溅射方案、镀覆方案、沉积方案以及印刷方案中的至少一种形成第二电极层174。第二电极层174包括金属、金属氮化物以及金属氧化物中的至少一种。在第二电极层174上设置粘合层176，并且在粘合层176上设置支承衬底178。粘合层176可以包括阻挡金属或接合金属。例如，粘合层176可以包括Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag以及Ta中的至少一种。粘合层176可以包括沉积方案、溅射方案以及镀覆方案中的至少一种或者可以以导电片的形式附接。粘合层176的厚度可以具有5μm至9μm的范围，但实施方案不限于此。
支承衬底178可以用作基底衬底。可以通过使用Cu、Au、Ni、Mo以及Cu-W中的至少一种来实现支承衬底178。
参考图15，可以通过物理方案和/或化学方案移除生长衬底101。可以通过使用激光剥离(LLO)方案移除生长衬底101。换言之，通过将具有特定波长的激光束照射到生长衬底101上来将生长衬底101从发光结构135剥离。通过使用湿蚀刻剂移除置于生长衬底101和第二导电半导体层105之间的缓冲层102，可以将生长衬底101从发光结构135剥离。可以通过蚀刻方案或者抛光方案移除生长衬底101并且之后移除缓冲层102来露出第二导电半导体层105的顶表面。
可以通过电感耦合等离子体/反应离子蚀刻(ICP/RIE)方案蚀刻或者可以使用抛光设备抛光第二导电半导体层105的顶表面。
参考图16，可以移除为发光结构135的周边区域(即，芯片之间的边界区域)的沟道区或隔离区，并且通过进行第一蚀刻工艺露出扩散层154的接触部分154A。第一蚀刻工艺包括湿法蚀刻工艺和/或干法蚀刻工艺。
可以通过进行第二蚀刻工艺，在第二导电半导体层105的顶表面上形成光提取结构112。可以形成具有粗糙度或者图案的光提取结构112。可以通过湿法蚀刻方案或者干法蚀刻方案形成发光结构112。
第三半导体层140置于第二导电半导体层105和有源层120之间，使得当完全移除第二导电半导体层105时，有源层120不会由于通过第二蚀刻工艺的过度蚀刻而被损坏。如果形成第四导电半导体层110，则第三半导体层140可以与有源层120间隔开达到第四导电半导体层110的厚度。因此，即使造成过蚀刻，仅移除形成在第三半导体层140上的第二导电半导体层105，并且根本不损坏在第三半导体层140下的第四导电半导体层110和有源层120，使得可以提高成良品率。
同时，在沟道区中设置第一绝缘层164的保护部分162A以在芯片彼此分开时保护发光结构135的侧表面。
参考图17，在发光结构135的侧表面和顶表面上形成第二绝缘层190。在发光结构135的表面上形成第二绝缘层190以防止露出发光结构135。可以通过溅射方案或者沉积方案形成第二绝缘层190。
设置在发光结构135上的第二绝缘层190可以具有与发光结构112的粗糙形状相同的粗糙形状。
在第二绝缘层190上形成电极115。电极115包括电极图案且通过接触部分116接触扩散层154的接触部分154A。通过发光结构135的侧表面，电极115的接触部分116可以以最短的间隔连接至扩散层154的接触部分154A。可以通过溅射方案、镀覆方案或者沉积方案形成电极115，但实施方案不限于此。
可以在发光结构135的边缘部分设置电极115。可以形成一个电极115或多个电极115。
根据第一和第二实施方案，在具有光提取结构的半导体层下形成用作蚀刻停止层的另一半导体层，从而防止由于在进行蚀刻工艺以形成光提取结构时因发生的过蚀刻引起的有源层损坏而造成的良品率降低。
图18是示出根据实施方案的发光器件封装件的截面图。
参考图18，发光器件封装件200包括本体202、安装在本体202中的第一和第二电极线203和205、安装在本体201中且电连接至第一和第二电极线203和205的根据实施方案的发光器件10或100以及围绕发光器件10和100的模制构件209。
本体201可以包括如硅衬底的导电衬底、合成树脂材料如PPA、陶瓷衬底、绝缘衬底或者金属衬底(例如，金属芯印刷电路板MCPCB)。本体201可以具有倾斜的表面，这归因于发光器件10或100周围的腔体结构。本体201可以具有上部打开的凹状腔体结构，但实施方案不限于此。
本体201在其内部设置有第一和第二电极线203和205以及发光器件10或100。本体201可以具有平坦的顶表面。
发光器件10或100可以设置在第一电极线203上且可以通过导线207连接至第二电极线205。第一和第二电极线203和205彼此电绝缘以将电力提供给发光器件10或100。此外，第一和第二电极线203和205可以将从发光器件10或100产生的光反射以提高光效率并且可以将从发光器件10或100发出的热量向外释放。
发光器件10或100可以安装在本体201上或安装在第一电极线203或第二电极线205上。
发光器件10或100为在实施方案(多个实施方案)中公开的一种器件并可以通过钎料接合到第一和第二电极线203和205。
模制构件209包括树脂材料如硅或者环氧树脂并且可以通过围绕发光器件10或100来保护发光器件10或100。此外，模制构件209可以包括磷光体以改变从光发射器件10或100发出的光的波长。模制构件209可以在其上设置有光学透镜。光学透镜可以接触模制构件209或可以不接触模制构件209。光学透镜可以具有凹形状或凸形状。
通过通孔，发光器件10或100可以电连接至本体201的底表面或衬底。
发光器件封装件可以在其中安装有本公开的实施方案的发光器件中的至少一种，但实施方案不限于此。
虽然以俯视型示出了根据实施方案的发光器件封装件，但是也可以以侧视型实现发光器件封装件，使得可以提高热辐射特性、导电性以及反射特性。在通过使用如上所述的树脂层封装俯视型或侧视型发光器件封装件后，透镜可以形成在树脂层上或者可以附接至树脂层，但实施方案不限于此。

Claims (20)

1.一种发光器件，包括：
第一导电半导体层；
在所述第一导电半导体层上的有源层；
在所述有源层上的第二导电半导体层；
在所述有源层和所述第二导电半导体层之间的第三半导体层；以及
在所述第二导电半导体层上的光提取结构，
其中所述第三半导体层的顶表面具有Ga面。
2.根据权利要求1所述的发光器件，其中所述第三半导体层包括掺杂剂。
3.根据权利要求1或2所述的发光器件，其中所述第三半导体层的掺杂剂具有与所述第二导电半导体层的掺杂剂的极性相同的极性。
4.根据权利要求1所述的发光器件，其中所述第三半导体层没有掺杂剂。
5.根据权利要求1至4中任一项所述的发光器件，其中所述第三半导体层接触所述有源层。
6.根据权利要求1至4中任一项所述的发光器件，还包括在所述有源层和所述第三半导体层之间的第四导电半导体层。
7.根据权利要求6所述的发光器件，其中所述第四导电半导体层的掺杂剂具有与所述第一导电半导体层的掺杂剂的极性不同而与所述第二导电半导体层的掺杂剂的极性相同的极性。
8.根据权利要求6所述的发光器件，其中所述第三半导体层的掺杂剂的浓度小于所述第四导电半导体层的掺杂剂的浓度。
9.根据权利要求6所述的发光器件，其中所述第四导电半导体层具有在500nm至2μm的范围内的厚度。
10.根据权利要求6所述的发光器件，还包括：
在所述第一导电半导体层下方的第一电极层；
在所述第一电极层下方的绝缘层；以及
设置在所述绝缘层下方并且电连接至所述第四导电半导体层的第二电极层。
11.根据权利要求10所述的发光器件，其中所述第二电极层穿过所述第一导电半导体层和所述有源层两者接触所述第四导电半导体层。
12.根据权利要求11所述的发光器件，其中所述第二电极层接触所述第三半导体层。
13.根据权利要求10所述的发光器件，其中所述第二电极层包括：
在所述绝缘层下方的水平电极；以及
从所述水平电极垂直地突出的至少一个垂直电极，
其中所述至少一个垂直电极接触所述第四导电半导体层。
14.根据权利要求1至4中任一项所述的发光器件，其中所述第三半导体层具有在20nm至1μm的范围内的厚度。
15.根据权利要求1至4中任一项所述的发光器件，其中所述第二导电半导体层的顶表面具有N面。
16.根据权利要求1至4中任一项所述的发光器件，还包括：
在所述光提取结构上的电极；
在所述第一导电半导体层下方的电极层；以及
在所述第一导电半导体层和所述电极层之间的周边区域处的保护层。
17.一种发光器件，包括：
支承衬底；
在所述支承衬底上的电极层；
在所述电极层上的第一导电半导体层；
在所述第一导电半导体层上的有源层；
在所述有源层上的第三半导体层；
接触所述第三半导体层的第二导电半导体层；
在所述第二导电半导体层上的光提取结构；以及
在所述电极层和所述第一导电半导体层之间的周边区域处的保护层，
其中所述第三半导体层的顶表面具有Ga面，所述第二导电半导体层的顶表面具有N面。
18.根据权利要求17所述的发光器件，还包括在所述有源层和所述第三半导体层之间的第四导电半导体层，
其中所述第四导电半导体层的掺杂剂具有与所述第一导电半导体层的掺杂剂的极性不同而与所述第二导电半导体层的掺杂剂的极性相同的极性。
19.根据权利要求17所述的发光器件，其中所述第三半导体层接触所述有源层，并且包括具有与所述第二导电半导体层的极性相同的极性的掺杂剂。
20.一种发光器件封装件，包括：
本体；
在所述本体上的发光器件；以及
围绕所述发光器件的模制构件，
其中，所述发光器件包括：
第一导电半导体层；
在所述第一导电半导体层上的有源层；
在所述有源层上的第二导电半导体层；
在所述有源层和所述第二导电半导体层之间的第三半导体层；以及
在所述第二导电半导体层上的光提取结构，以及
其中所述第三半导体层的顶表面具有Ga面。
CN201310145342.8A 2012-04-26 2013-04-24 发光器件和发光器件封装件 Active CN103378240B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0043643 2012-04-26
KR20120043643A KR20130120615A (ko) 2012-04-26 2012-04-26 발광 소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
CN103378240A true CN103378240A (zh) 2013-10-30
CN103378240B CN103378240B (zh) 2017-09-22

Family

ID=48182824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310145342.8A Active CN103378240B (zh) 2012-04-26 2013-04-24 发光器件和发光器件封装件

Country Status (5)

Country Link
US (1) US9099610B2 (zh)
EP (1) EP2657992A3 (zh)
JP (1) JP2013229598A (zh)
KR (1) KR20130120615A (zh)
CN (1) CN103378240B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576862A (zh) * 2014-12-24 2015-04-29 北京中科天顺信息技术有限公司 一种基于铜衬底的氮化物led垂直芯片及其制备方法
CN105990487A (zh) * 2015-03-16 2016-10-05 株式会社东芝 半导体发光元件
CN105990486A (zh) * 2015-03-16 2016-10-05 株式会社东芝 半导体发光元件
CN107810563A (zh) * 2015-06-25 2018-03-16 Lg伊诺特有限公司 紫外光发光二极管、发光二极管封装及照明装置
CN108352426A (zh) * 2015-11-09 2018-07-31 Lg伊诺特有限公司 紫外线发光器件和发光器件封装
CN111370591A (zh) * 2020-03-12 2020-07-03 浙江大学 一种顶发射硅基钙钛矿发光二极管及其制备方法
WO2021109075A1 (zh) * 2019-12-05 2021-06-10 苏州晶湛半导体有限公司 半导体结构及其制作方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972362A (zh) * 2013-01-30 2014-08-06 Lg伊诺特有限公司 发光器件
EP2763195A3 (en) * 2013-01-30 2016-04-06 LG Innotek Co., Ltd. Light emitting device
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
TWI540753B (zh) 2013-07-30 2016-07-01 隆達電子股份有限公司 發光二極體結構
US10797188B2 (en) * 2014-05-24 2020-10-06 Hiphoton Co., Ltd Optical semiconductor structure for emitting light through aperture
TWI758603B (zh) * 2014-07-03 2022-03-21 晶元光電股份有限公司 光電元件及其製造方法
US20160064603A1 (en) * 2014-08-26 2016-03-03 Toshiba Corporation Light Emitting Diodes With Current Confinement
DE102014113380B4 (de) * 2014-09-17 2017-05-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips
KR102249637B1 (ko) * 2014-10-28 2021-05-10 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광소자 패키지
US9793436B2 (en) 2015-01-16 2017-10-17 Epistar Corporation Semiconductor light-emitting device
JP6468459B2 (ja) * 2015-03-31 2019-02-13 ウシオ電機株式会社 半導体発光素子
KR102353077B1 (ko) * 2015-06-25 2022-01-19 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자, 발광소자 패키지 및 조명장치
JP6668863B2 (ja) * 2016-03-22 2020-03-18 日亜化学工業株式会社 発光素子
CN115101641A (zh) * 2016-06-24 2022-09-23 苏州立琻半导体有限公司 半导体器件和包括半导体器件的半导体器件封装
JP7324395B2 (ja) * 2018-09-27 2023-08-10 日亜化学工業株式会社 発光素子及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080035936A1 (en) * 2006-08-14 2008-02-14 Lester Steven D GaN based LED with improved light extraction efficiency and method for making the same
US20080135856A1 (en) * 2006-11-03 2008-06-12 Lg Electronics Inc. Light emitting device having vertical topology and method for manufacturing the same
US20100059781A1 (en) * 2008-09-08 2010-03-11 Stanley Electric Co., Ltd. Semiconductor light-emitting element and method of manufacturing same
CN102044613A (zh) * 2009-10-15 2011-05-04 Lg伊诺特有限公司 半导体发光器件及其制造方法
US20120007121A1 (en) * 2010-09-17 2012-01-12 Lg Innotek Co., Ltd. Light emitting device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5162809B2 (ja) * 2004-02-09 2013-03-13 日亜化学工業株式会社 窒化物半導体素子
WO2006013698A1 (ja) * 2004-08-02 2006-02-09 Nec Corporation 窒化物半導体素子、及びその製造方法
JP2007329382A (ja) * 2006-06-09 2007-12-20 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオード素子
US20090039373A1 (en) * 2007-07-24 2009-02-12 Toyoda Gosei Co., Ltd. Group III nitride-based compound semiconductor light emitting device
KR20090018451A (ko) 2007-08-17 2009-02-20 삼성전기주식회사 수직구조 갈륨계 ｌｅｄ 소자의 제조방법
WO2009066398A1 (ja) * 2007-11-21 2009-05-28 E & E Japan Co., Ltd. 発光装置
KR100974787B1 (ko) * 2010-02-04 2010-08-06 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101047721B1 (ko) * 2010-03-09 2011-07-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
DE102010048617A1 (de) * 2010-10-15 2012-04-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
KR101752663B1 (ko) * 2010-12-22 2017-06-30 엘지이노텍 주식회사 발광소자 및 발광소자 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080035936A1 (en) * 2006-08-14 2008-02-14 Lester Steven D GaN based LED with improved light extraction efficiency and method for making the same
US20080135856A1 (en) * 2006-11-03 2008-06-12 Lg Electronics Inc. Light emitting device having vertical topology and method for manufacturing the same
US20100059781A1 (en) * 2008-09-08 2010-03-11 Stanley Electric Co., Ltd. Semiconductor light-emitting element and method of manufacturing same
CN102044613A (zh) * 2009-10-15 2011-05-04 Lg伊诺特有限公司 半导体发光器件及其制造方法
US20120007121A1 (en) * 2010-09-17 2012-01-12 Lg Innotek Co., Ltd. Light emitting device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576862A (zh) * 2014-12-24 2015-04-29 北京中科天顺信息技术有限公司 一种基于铜衬底的氮化物led垂直芯片及其制备方法
CN104576862B (zh) * 2014-12-24 2017-08-25 江苏巨晶新材料科技有限公司 一种基于铜衬底的氮化物led垂直芯片及其制备方法
CN105990487A (zh) * 2015-03-16 2016-10-05 株式会社东芝 半导体发光元件
CN105990486A (zh) * 2015-03-16 2016-10-05 株式会社东芝 半导体发光元件
CN107810563B (zh) * 2015-06-25 2020-04-14 Lg伊诺特有限公司 紫外光发光二极管、发光二极管封装及照明装置
CN107810563A (zh) * 2015-06-25 2018-03-16 Lg伊诺特有限公司 紫外光发光二极管、发光二极管封装及照明装置
CN108352426A (zh) * 2015-11-09 2018-07-31 Lg伊诺特有限公司 紫外线发光器件和发光器件封装
US10971648B2 (en) 2015-11-09 2021-04-06 Lg Innotek Co., Ltd. Ultraviolet light-emitting element and light-emitting element package
CN108352426B (zh) * 2015-11-09 2021-10-12 苏州乐琻半导体有限公司 紫外线发光器件和发光器件封装
WO2021109075A1 (zh) * 2019-12-05 2021-06-10 苏州晶湛半导体有限公司 半导体结构及其制作方法
CN114730739A (zh) * 2019-12-05 2022-07-08 苏州晶湛半导体有限公司 半导体结构及其制作方法
CN114730739B (zh) * 2019-12-05 2023-06-06 苏州晶湛半导体有限公司 半导体结构及其制作方法
CN111370591A (zh) * 2020-03-12 2020-07-03 浙江大学 一种顶发射硅基钙钛矿发光二极管及其制备方法

Also Published As

Publication number Publication date
US9099610B2 (en) 2015-08-04
EP2657992A3 (en) 2015-01-14
CN103378240B (zh) 2017-09-22
US20130285095A1 (en) 2013-10-31
KR20130120615A (ko) 2013-11-05
JP2013229598A (ja) 2013-11-07
EP2657992A2 (en) 2013-10-30

Similar Documents

Publication Publication Date Title
CN103378240B (zh) 发光器件和发光器件封装件
EP2518782B1 (en) Light emitting device and light emitting device package
CN101834246B (zh) 发光器件、制造发光器件的方法以及发光装置
KR101014155B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP6199948B2 (ja) 発光素子、発光素子パッケージ
US8492782B2 (en) Semiconductor light emitting device
CN102044609B (zh) 半导体发光器件及其制造方法
JP5816243B2 (ja) 発光素子及び発光素子パッケージ
KR100986374B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120129449A (ko) 자외선 발광 소자
US8101958B2 (en) Semiconductor light-emitting device
KR101028286B1 (ko) 반도체 발광소자 및 그 제조방법
KR100999701B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102200000B1 (ko) 발광소자 및 조명시스템
KR101976446B1 (ko) 발광 소자 및 발광 소자 패키지
KR101500027B1 (ko) 반도체 발광소자
KR101750207B1 (ko) 발광 소자 및 발광 소자 패키지
KR101643410B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102350784B1 (ko) 자외선 발광소자 및 조명시스템
KR102299735B1 (ko) 발광소자 및 조명시스템
KR102075148B1 (ko) 발광 소자 및 발광 소자 패키지
KR102181398B1 (ko) 발광소자 및 조명시스템
KR102042540B1 (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210813

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.