JP2013229598A - 発光素子及び発光素子パッケージ - Google Patents

発光素子及び発光素子パッケージ Download PDF

Info

Publication number
JP2013229598A
JP2013229598A JP2013081970A JP2013081970A JP2013229598A JP 2013229598 A JP2013229598 A JP 2013229598A JP 2013081970 A JP2013081970 A JP 2013081970A JP 2013081970 A JP2013081970 A JP 2013081970A JP 2013229598 A JP2013229598 A JP 2013229598A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
light emitting
electrode
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013081970A
Other languages
English (en)
Other versions
JP2013229598A5 (ja
Inventor
Ji Hyung Moon
ムン・ジヒュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2013229598A publication Critical patent/JP2013229598A/ja
Publication of JP2013229598A5 publication Critical patent/JP2013229598A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】 製品歩留まりを向上させることができる発光素子及び発光素子パッケージを提供する。
【解決手段】 一実施形態に係る発光素子は、第1導電型半導体層と、第1導電型半導体層の上に配置される活性層と、活性層の上に配置される第2導電型半導体層と、活性層と第2導電型半導体層との間に配置される第3半導体層と、第2導電型半導体層の上に配置される光抽出構造とを含む。第3半導体層の上面はGa−face面を有する。
【選択図】 図1

Description

本発明は、発光素子に関する。
本発明は、発光素子パッケージに関する。
発光素子及び発光素子を具備した発光素子パッケージに対する研究が活発に進められている。
発光素子は、例えば半導体物質で形成され電気エネルギーを光に変換する半導体発光ダイオードである。
発光素子は、蛍光灯及び白熱灯などの既存の光源に比べて、低消費電力、半永久的な寿命、速い応答速度、安全性、及び、環境親和性といった長所を有する。したがって、既存の光源を半導体発光素子に取り替えるための多くの研究が進められている。
発光素子は、室内外で使われる各種ランプ、液晶表示装置、電光板、及び、街灯などの照明装置の光源として使用が増加している趨勢である。
本発明の目的は、製品歩留まりを向上させることができる発光素子及び発光素子パッケージを提供する。
本発明の実施形態によれば、発光素子は、第1導電型半導体層、上記第1導電型半導体層の上に配置される活性層、上記活性層の上に配置される第2導電型半導体層、上記活性層と上記第2導電型半導体層との間に配置される第3半導体層、及び上記第2導電型半導体層の上に配置される光抽出構造を含み、上記第3半導体層の上面はGa−face面を有する。
本発明の実施形態によれば、発光素子は、支持基板、上記支持基板の上に配置される電極層、上記電極層の上に配置される第1導電型半導体層、上記第1導電型半導体層の上に配置される活性層、上記活性層の上に配置される第3半導体層、上記第3半導体層に接する上記第2導電型半導体層、上記第2導電型半導体層の上に配置される光抽出構造、及び上記電極層と上記第1導電型半導体層との間の周り領域に配置される保護層を含み、上記第3半導体層の上面はGa−face面を有し、上記第2導電型半導体層の上面はN−face面を有する。
本発明の実施形態によれば、発光素子パッケージは、胴体、上記胴体の上に配置される発光素子、及び上記発光素子を囲むモールディング部材を含み、上記発光素子は、第1導電型半導体層、上記第1導電型半導体層の上に配置される活性層、上記活性層の上に配置される第2導電型半導体層、上記活性層と上記第2導電型半導体層との間に配置される第3半導体層、及び上記第2導電型半導体層の上に配置される光抽出構造を含み、上記第3半導体層の上面はGa−face面を有する。
本発明の第1実施形態に従う発光素子を示す断面図。 図1の第3半導体層がない時に過エッチングにより活性層が損傷される形態を示す図。 Ga−face面とN−face面の各々をエッチングした形態を示す図。 図1の第3半導体層と第2導電型半導体層の成長によるGa−N結合の配置を示す図。 本発明の第1実施形態に従う発光素子の製造工程を示す図。 本発明の第1実施形態に従う発光素子の製造工程を示す図。 本発明の第1実施形態に従う発光素子の製造工程を示す図。 本発明の第1実施形態に従う発光素子の製造工程を示す図。 本発明の第1実施形態に従う発光素子の製造工程を示す図。 本発明の第2実施形態に従う発光素子を示す断面図。 本発明の第2実施形態に従う発光素子の製造工程を示す図。 本発明の第2実施形態に従う発光素子の製造工程を示す図。 本発明の第2実施形態に従う発光素子の製造工程を示す図。 本発明の第2実施形態に従う発光素子の製造工程を示す図。 本発明の第2実施形態に従う発光素子の製造工程を示す図。 本発明の第2実施形態に従う発光素子の製造工程を示す図。 本発明の第2実施形態に従う発光素子の製造工程を示す図。 本発明の実施形態に従う発光素子パッケージを示す断面図。
本発明を説明するに当たって、各層(膜)、領域、パターン、または構造物が、基板、各層(膜)、領域、パッド、またはパターンの“上(on)”に、または“下(under)”に形成されるという記載は、直接(directly)または他の層を介して形成されることを全て含む。また、各層の上または下に対する基準は、図面を基準として説明する。
以下、添付した図面を参照して実施形態を説明すると、次の通りである。図面において、各層の厚さやサイズは説明の便宜及び明確性のために誇張、省略、または概略的に図示された。また、各構成要素のサイズは実際のサイズを全的に反映するものではない。
図1は、本発明の第1実施形態に従う発光素子を示す断面図である。
図1を参照すると、第1実施形態に従う発光素子10は、支持基板11、電極層17、第1保護層23、発光構造物30、及び電極40を含むことができる。
第1実施形態に従う発光素子10は、上記支持基板11と上記電極層17との間に配置された接合層13をさらに含むことができるが、これに対して限定するものではない。
第1実施形態に従う発光素子10は、上記電極層17と上記発光構造物30との間に配置された電流遮断層(CBL:Current Blocking Layer)21をさらに含むことができるが、これに対して限定するものではない。
第1実施形態に従う発光素子10は、上記発光構造物30を囲む第2保護層43をさらに含むことができるが、これに対して限定するものではない。
上記支持基板11は、その上に形成される複数の層を支持するだけでなく、上記接合層13及び上記電極層17と共に電極としての機能を有することができる。上記支持基板11は、上記電極40と共に上記発光構造物30に電源を供給することができる。
上記支持基板11は、金属物質または半導体物質で形成できる。上記支持基板11は電気伝導性と熱伝導性の高い物質で形成できる。
上記金属物質には、例えば、チタン(Ti)、クロム(Cr)、ニッケル(Ni)、アルミニウム(Al)、白金(Pt)、金(Au)、タングステン(W)、銅(Cu)、銅合金(Cu Alloy)、モリブデン(Mo)、及び銅−タングステン(Cu−W)からなるグループから選択された少なくとも1つが使用できるが、これに対して限定するものではない。上記半導体物質には、例えば、Si、Ge、GaAs、GaN、ZnO、SiGe、及びSiCからなるグループから選択された少なくとも1つが使用できるが、これに対して限定するものではない。
上記支持基板11は、上記発光構造物30の下にメッキまたは/及び蒸着されるか、シート(sheet)形態に付着されることができ、これに対して限定するものではない。
上記支持基板11の上には上記接合層13が形成できる。上記接合層13はボンディング層であって、上記電極層17と上記支持基板11との間に形成される。上記接合層13は、電極層17と上記支持基板11との間の接着力を強化させてあげる媒介体の役割をすることができる。
上記接合層13は、バリア金属またはボンディング金属などを含むことができる。上記接合層13は、接合性と熱伝導性の高い金属物質で形成できる。上記接合層13は、例えば、Ti、Au、Sn、Ni、Nb、Cr、Ga、In、Bi、Cu、Ag、及びTaからなるグループから選択された少なくとも1つを含むことができる。
上記接合層13の上には図示していないバリア層が形成できる。上記バリア層は、その下部に形成された上記接合層13と上記支持基板11に含まれた物質がその上部に形成された電極層17や発光構造物30に広がって発光素子10の特性の低下を防止することができる。
上記バリア層は、上記電極層17の下面と接するように形成できる。
上記電極層17が上記第1保護層23と同一層に形成され、上記電極層17の下面と上記第1保護層23の下面とが同一ラインの上に位置する場合、上記バリア層は上記電極層17の下面及び上記第1保護層23の下面に接するように形成できる。
もし、上記バリア層が形成されない場合、上記接合層13は上記第1保護層23の下面及び上記電極層17の下面と接するように形成できる。
上記バリア層は、Ni、Pt、Ti、W、V、Fe、及びMoからなるグループから選択された単一層またはこれらの2つ以上の積層を含むことができる。
上記接合層13または上記バリア層の上に上記電極層17が形成できる。
上記電極層17は上記発光構造物30から入射される光を反射させてあげて、光抽出効率を改善させることができる。
上記電極層17は上記発光構造物30とオーミックコンタクトされて、電流が発光構造物に流れるようにすることができる。
上記電極層17は、上記接合層13の上面に接触して形成された反射層と上記反射層の上面と上記発光構造物30の下面との間に形成されたオーミックコンタクト層を含むことができる。
上記電極層17は、上記反射物質とオーミックコンタクト物質とが混合された単一層に形成できる。
上記反射物質には、例えば、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、及びHfからなるグループから選択された少なくとも1つまたは2つ以上の合金が使われるが、これに対して限定するものではない。上記オーミックコンタクト物質には、伝導性物質と金属物質を選択的に使用することができる。即ち、上記オーミックコンタクト物質には、ITO(indium tin oxide)、IZO(indium zinc oxide)、IZTO(indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、AZO(aluminum zinc oxide)、ATO(antimony tin oxide)、GZO(gallium zinc oxide)、IrOx、RuOx、RuOx/ITO、Ni、Ag、Ni/IrOx/Au、及びNi/IrOx/Au/ITOからなるグループから選択された少なくとも1つが使用できる。
上記電極層17は、例えば、IZO/Ni、AZO/Ag、IZO/Ag/Ni、及びAZO/Ag/Niのうち、いずれか1つを含む多層に構成できる。
上記電極層17は、少なくとも上記発光構造物30とオーミックコンタクトできる。したがって、上記電極層17とオーミックコンタクトされる上記発光構造物30に円滑に電流が供給されて発光効率が向上できる。
上記電極層17は、発光構造物30、電流遮断層21、及び上記第1保護層23の下面に重畳されるように形成できる。上記発光構造物30からの光を全て反射させるために上記電極層17は少なくとも上記発光構造物30、特に活性層27より大きい面積を有することができる。
上記支持基板11、上記接合層13、及び上記電極層17は、電極としての機能を有することができる。上記支持基板11、上記接合層13、及び上記電極層17を含む電極と、電極40を通じて電源が発光構造物30に供給されて上記発光構造物30から光が生成できる。
上記電極層17の上には電流遮断層21が形成できる。電流遮断層21は上記発光構造物30の下面と接するように形成できる。上記電流遮断層21は少なくとも上記電極40の一部と垂直方向に重畳されるように形成できる。
上記電流遮断層21は、上記発光構造物30とショットキーコンタクト(Schottky contact)できる。これによって、上記電流遮断層21とショットキーコンタクトされる上記発光構造物30に電流が円滑に供給されないようになる。
上記電流遮断層21は、互いに離隔した多数のパターンまたは突起で形成されることもできるが、これに対して限定するものではない。
上記支持基板11と上記電極40との間の最短経路に沿って電流が集中的に流れるようになる。このような電流集中を防止するために、上記電極40と一部が空間的に重畳みされる上記電流遮断層21が形成できる。電流が上記電流遮断層21を通じて完全に流れなかったり、上記電流遮断層21を通じて相対的に小さく流れることができる。これに反して、電流は上記第1導電型半導体層25と接触する上記電極層17を通じては円滑に流れるので、電流が上記発光構造物30の全領域に均一に流れるようになって発光効率が向上できる。
上記電流遮断層21は、上記電極層17より小さな電気伝導性を有するか、上記電極層17より大きい電気絶縁性を有するか、上記発光構造物30とショットキー接触を形成する材質を用いて形成できる。上記電流遮断層21は、例えば、ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、ZnO、SiO、SiO、SiO、Si、Al、TiO、Ti、Al、及びCrからなるグループから選択された少なくとも1つを含むことができる。ここで、上記SiO、SiO、SiO、Si、Alは絶縁物質でありうる。
一方、上記電流遮断層21は上記電極層17と上記発光構造物30との間に形成できるが、これに対して限定するものではない。
上記電流遮断層21は、上記電極層17に形成された溝の内部に形成されるか、上記電極層17の上に突出して形成されるか、上記電極層17の上面と下面を貫通するホールの内部に形成できるが、これに対して限定するものではない。
上記電極層17の上に第1保護層23が形成できる。例えば、上記電極層17のエッジ領域の周りに沿って上記第1保護層23が形成できる。即ち、上記第1保護層23は上記発光構造物30と上記電極層17との間の周り領域に形成できる。具体的に、上記第1保護層23の一部は上記電極層17及び上記発光構造物30の間で垂直方向に互いに重畳されるように形成できる。例えば、上記第1保護層23の上面の一部領域は第1導電型半導体層25と接触し、上記第1保護層23の内側面及び下面は上記電極層17と接触できるが、これに対して限定するものではない。
上記第1保護層23は外部の異質物による上記電極層17の側面と上記発光構造物30の側面との間の電気的なショートを防止することができる。
上記第1保護層23が上記発光構造物30と接触する面積を確保してくれることによって、複数個のチップを個別チップ単位で分離するレーザースクライビング(Laser Scribing)工程と、基板を除去するレーザーリフトオフ(LLO)工程の時、上記第1保護層23は上記発光構造物30が上記電極層17から剥離されることを効果的に防止することができる。
チップ分離工程時、発光構造物が過エッチング(over-etching)される場合、電極層が露出できる。このような場合、側領域で異質物などにより電極層と発光構造物の活性層との間の電気的なショートが発生することがある。
第1実施形態の第1保護層23は、チップ分離工程時、発光構造物30の過エッチング(over-etching)により上記電極層17が露出されることを防止することができる。
上記第1保護層23は絶縁物質、例えば、SiO、SiO、SiO、Si、Alからなるグループから選択された少なくとも1つを含むことができる。また、上記第1保護層23は金属物質で形成されることもできるが、これに対して限定するものではない。
上記第1保護層23は上記電流遮断層21と同一物質で形成されることもでき、異なる物質で形成されることもできるが、これに対して限定するものではない。例えば、第1保護層23と上記電流遮断層21は上記絶縁物質で形成できる。
上記第1保護層23が上記電流遮断層21と同一物質で形成される場合、同一工程により上記第1保護層23と上記電流遮断層21とが同時に形成できる。このような場合、上記第1保護層23と上記電流遮断層21は同一な厚さを有することができるが、これに対して限定するものではない。
上記第1保護層23が上記電流遮断層21と相異する物質で形成される場合、上記第1保護層23と上記電流遮断層21は個別的な工程により個別的に形成できる。このような場合、上記第1保護層23と上記電流遮断層21とは互いに相異する厚さを有することができる。例えば、上記電流遮断層21は絶縁物質で形成され、上記第1保護層23は金属物質で形成できるが、これに対して限定するものではない。上記電流遮断層21は、上記第1保護層23より小さな厚さを有することができるが、これに対して限定するものではない。
上記発光構造物30が上記電極層17、上記第1保護層23、及び上記電流遮断層21の上に形成できる。
上記発光構造物30の側面は複数個のチップを個別チップ単位で区分するエッチングにより垂直または傾斜するように形成できる。例えば、上記発光構造物30の側面はアイソレーションエッチング(isolation etching)により形成できる。
上記発光構造物30は、II−VI族またはIII−V族化合物半導体材料を含むことができる。
上記発光構造物30は、第1導電型半導体層25、活性層27、第3半導体層20、及び第2導電型半導体層31を含むことができるが、これに対して限定するものではない。
第1実施形態では上記第3半導体層20が上記発光構造物30に含まれるものと説明されているが、これに対して限定するものではない。例えば、上記第3半導体層20は上記発光構造物30に含まれないこともある。
上記発光構造物30は、上記活性層27と上記第3半導体層20との間に形成された第4導電型半導体層29をさらに含むことができるが、これに対して限定するものではない。
上記第4導電型半導体層29は、上記活性層27と上記第3半導体層20との間に形成されることもあり、形成されないこともある。
上記第1導電型半導体層25は、上記電極層17、上記第1保護層23、及び上記電流遮断層21の上に形成できる。上記第1導電型半導体層25は、p型ドーパントを含むp型半導体層でありうる。上記第1半導体層25は、II−VI族またはIII−V族化合物半導体で形成できる。上記第1導電型半導体層25は、例えば、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、及びAlGaInPからなるグループから選択された1つを含むことができる。上記p型ドーパントは、Mg、Zn、Ga、Sr、Baなどでありうる。上記第1導電型半導体層25は、単層または多層で形成されることができ、これに対して限定するものではない。
上記第1導電型半導体層25は複数のキャリア、例えば正孔を上記活性層27に供給してくれる役割をする。
上記活性層27は上記第1導電型半導体層25の上に形成され、単一量子井戸構造、多重量子井戸構造(MQW)、量子点構造、または量子線構造のうち、いずれか1つを含むことができるが、これに対して限定するものではない。
上記活性層27は、II−VI族またはIII−V族化合物半導体材料を用いて井戸層と障壁層の周期で形成できる。上記活性層27に使用するための化合物半導体材料には、GaN、InGaN、AlGaNでありうる。したがって、上記活性層27は、例えば、InGaN/GaNの周期、InGaN/AlGaNの周期、InGaN/InGaNの周期などを含むことができるが、これに対して限定するものではない。
上記活性層27は、上記第1導電型半導体層25から供給された正孔と上記第2導電型半導体層31及び第4導電型半導体層29から供給された電子を再結合(recombination)させて、上記活性層27の半導体材質により決定されたエネルギーバンドギャップ(energy bandgap)に相応する波長の光を生成することができる。
図示してはいないが、上記活性層27の上のまたは/及び下には導電型クラッド層が形成されることもでき、上記導電型クラッド層はAlGaN系半導体材質で形成できる。例えば、上記第1導電型半導体層25と上記活性層27との間にはp型ドーパントを含むp型クラッド層が形成され、上記活性層27と上記第4導電型半導体層29との間にはn型ドーパントを含むn型クラッド層が形成できる。
上記導電型クラッド層は、上記活性層27に供給された複数のホールと複数の電子が第1導電型半導体層25と第4導電型半導体層29に移動しないようにするガイドの役割をする。したがって、上記導電型クラッド層により上記活性層27に供給されたホールと電子がよりたくさん再結合して、発光素子10の発光効率を向上させることができる。
上記第2導電型半導体層31は、上記活性層27の上に形成できる。上記第2導電型半導体層31は、n型ドーパントを含むn型半導体層でありうる。上記第2導電型半導体層31は、II−VI族またはIII−V族化合物半導体で形成できる。上記第2導電型半導体層31は、例えば、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、及びAlGaInPからなるグループから選択された1つを含むことができる。上記n型ドーパントは、Si、Ge、Sn、Se、Teなどでありうる。上記第2導電型半導体層31は単層または多層で形成されることができ、これに対して限定するものではない。
発光構造物30の成長時、第2導電型半導体層31、活性層27、及び第1導電型半導体層25の順に成長できる。
上記第2導電型半導体層31の上面には光抽出効率のために光抽出構造32が形成できる。上記光抽出構造32は湿式エッチングにより形成されたランダムなパターンに形成されるか、パターニング工程により形成された光結晶(photonic crystal)構造のように周期的なパターンに形成されることもでき、これに対して限定するものではない。
上記光抽出構造32は、凹な形状と凸な形状を周期的に有することができる。上記凹な形状と上記凸な形状は、例えばラウンド面を有するか、頂点で合う両側傾斜面を有することができる。
上記第3半導体層20及び上記第4導電型半導体層29が形成されていない時、上記光抽出構造32を形成するために湿式エッチング工程を遂行する場合、過エッチングにより上記第2導電型半導体層31が全てエッチングされて上記活性層27が露出できる。このような場合、エッチング工程により万が一活性層27また部分的にエッチングされて、発光素子としての機能、例えば光生成を全く行うことができないことがある。これはすなわち不良を意味し、このような不良により歩留まりが悪くなることがある。
第1実施形態に従う発光素子では、このような過エッチングによる活性層27の損傷を防止するために、第3半導体層20が上記第2導電型半導体層31と上記活性層27との間に形成できる。発光構造物30の成長工程を見ると、第2導電型半導体層31が成長され、上記第2導電型半導体層31の上に第3半導体層20及び第4導電型半導体層29が順次に成長され、次に、活性層27及び第1導電型半導体層25が成長できる。前述したように、上記第4導電型半導体層29は上記第3半導体層20の上に形成されることもあり、形成されれないこともある。
上記第3半導体層20は、上記光抽出構造32を形成するために上記第2導電型半導体層31がエッチングされる時、過エッチングにより上記第3半導体層20の上に配置された上記第2導電型半導体層31が全て除去されても上記活性層27はエッチングされないようにする。したがって、上記第3半導体層20の下に配置された活性層27が全て完全に保護されることによって、発光素子の不良が防止されて歩留まりが向上できる。
上記第3半導体層20は、エッチングされる面、即ちエッチング溶液と接触する面がGa−face面を有することができるが、これに対して限定するものではない。言い換えると、上記第2導電型半導体層31の背面と接する上記第3半導体層20の上面はGa−face面を有することができる。
上記第3半導体層20は、上記第2導電型半導体層31及び上記第4導電型半導体層29のうち、少なくとも1つと同一なII−V族またはIII−V族化合物半導体材質で形成できるが、これに対して限定するものではない。
図3に示すように、N−face面47を有する半導体層は比較的容易にエッチングされることが分かる。しかしながら、Ga−face面45を有する半導体層はほとんどエッチングされないことが分かる。
Ga物質とN物質とが混合されて上方に沿って成長されて化合物半導体層が形成できる。このような化合物半導体層にIn物質またはAl物質がさらに追加されることもできる。
このように成長された化合物半導体層は、底面または上面でエッチングできる。
即ち、化合物半導体層の底面から上方にエッチングできる。このようなエッチングにより露出された化合物半導体層の底面はN−face面になることができる。
また、化合物半導体層の上面から下方にエッチングできる。このようなエッチングにより露出された化合物半導体層の上面はGa−face面になることができる。
N−face面及びGa−face面は熱的安定性と動作電圧特性が相異する。
通常的に、Ga−face面がN−face面に比べて結晶性に優れて、これに起因して熱的安定性また優れる。
併せて、Ga−face面はN−face面に比べて動作電圧特性に優れる。
長時間、例えば10時間駆動する場合、Ga−face面は動作電圧特性が変わらないことに反して、N−face面は動作電圧特性が低下する。
したがって、Ga−face面に電気的なコンタクトされる場合、動作電圧特性に優れる発光素子を得ることができる。
第1実施形態に従う発光素子は、このような互いに相異するエッチング状態を考慮して光抽出構造32の凹凸を形成する第2導電型半導体層31の上面はN−face面を有するようにし、第3半導体層20の上面はGa−face面を有するようにすることができる。したがって、上記第2導電型半導体層31はエッチングが容易に進行されて、光抽出構造32が形成されることができ、上記第3半導体層20により上記第2導電型半導体層31が過エッチングされても上記第3半導体層20の下の上記活性層27がエッチングから保護できる。上記図4に示すように、上記第2導電型半導体層31の上面及び上記第4導電型半導体層29の上面は全てN−face面を有することに反して、上記第3半導体層20の上面はGa−face面を有することができる。
上面がGa−face面の場合、Ga−Nの共有結合構造でGaが上面に分布できる。
これとは反対に、上面がN−face面の場合、Ga−Nの共有結合構造でNが上面に分布できる。
したがって、上記第2導電型半導体層31ではGa−Nの共有結合構造でNが上面に分布され、上記第3半導体層20ではGa−Nの共有結合構造でGaが上面に分布され、上記第4導電型半導体層29ではNが上面に分布できる。
これから上記第3半導体層20のGa_Nの共有結合構造は、上記第2導電型半導体層31と上記第4導電型半導体層29の各々のGa−Nの共有結合構造と相反した配置構造を有することが分かる。
成長工程時、このような互いに相反した配置構造のGa−Nの共有結合構造を形成するためにデルタドーピング(delta doping)技法が利用できるが、これに対して限定するものではない。
デルタドーピング技法は、下部半導体層のGa−Nの共有結合構造と互いに相反した配置構造を有するGa−Nの共有結合構造の上部半導体層を成長するために、下部半導体層を成長した後、ドーパント、例えばSi、Mgなどを人為的に追加した後、下部半導体層の上に上部半導体層を成長させる。このような場合、上部半導体層は下部半導体層と互いに相反したGa−Nの共有結合構造を有することができる。
上記第3半導体層20は20nm乃至1μmの厚さを有することができる。
上記第3半導体層20の厚さが20nm以下の場合、あまり薄くて第3半導体層が均一に形成されず、島(island)のようにまばらに形成できる。
上記第3半導体層20の厚さが1μm以上の場合、発光素子の厚さが厚くなる。
上記第3半導体層20は上記活性層27に接触して形成されることもでき、上記活性層27から離隔して形成されることもできる。上記第3半導体層20が上記活性層27から離隔する場合、上記第3半導体層20と上記活性層27との間には第4導電型半導体層29が形成できる。
上記第3半導体層20が上記活性層27に接触して形成される場合、上記第3半導体層20は第2導電型半導体層31と同様に、n型ドーパントでドーピングされることができ、その上面はGa−face面を有することができる。このような場合、上記第3半導体層20は過エッチングにより活性層27が損傷されることを防止し、電子を生成して活性層27に提供する導電層としての役割をすることができる。
他の実施形態として、上記第3半導体層20は上記活性層27から最小500nm乃至最大2μmまで離隔できる。言い換えると、上記第3半導体層20は上記活性層27に接触しなくて形成されることもできる。上記第3半導体層20が上記活性層27から2μm以上に離隔される場合、光損失が増加できる。言い換えると、上記第4導電型半導体層29の厚さがあまり厚ければ、光損失が増加するようになる。
上記第3半導体層20が活性層27から最小500nm以下の場合、即ち第4導電型半導体層29の厚さが500nm以下の場合、上記第4導電型半導体層29は電子を十分に生成できないので、電子が円滑に活性層27に供給できなくて光効率が低下する。
上記第4導電型半導体層29で充分の電子が生成できれば、上記第3半導体層20はドーパントを含まないか、上記第3半導体層20のn型ドーパントの濃度が上記第4導電型半導体層29のn型ドーパントの濃度より小さいことがあるが、これに対して限定するものではない。
結局、上記活性層27と上記第3半導体層20との間の上記第4導電型半導体層29は500nm乃至2μmの厚さを有することができるが、これに対して限定するものではない。
上記第3半導体層20が十分に第4導電型半導体層29の役割をする場合、即ち電子が十分に生成される場合、上記第3半導体層20と上記活性層27との間に第4導電型半導体層29が形成される必要がない。このような場合、上記第3半導体層20は上記活性層27に直接接するように形成できる。
上記発光構造物30の上には電極40が形成できる。上記電極40は上記発光構造物30の全体面積をカバーせず、局部的に形成されたパターン形状を有することができる。
図示してはいないが、上記電極40はワイヤーがボンディングされる少なくとも1つ以上の電極パッドと、上記電極パッドから少なくとも一側以上に分岐されて上記発光構造物の全領域に均等に電流を供給するための多数の電極ラインを含むことができる。
上記電極ラインは、上記電極パッドと同一な物質で形成されるか、相異する物質で形成できる。
上記電極パッドは、上面視して、四角形、円形、楕円形、多角形を有することができるが、これに対して限定するものではない。
上記電極40は、電気伝導度に優れる金属物質で形成できるが、これに対して限定するものではない。上記電極40は光の反射効率に優れる金属物質で形成できるが、これに対して限定するものではない。上記電極40は電気伝導度と光の反射効率に優れる金属物質で形成できるが、これに対して限定するものではない。
上記電極は、例えばV、W、Au、Ti、Ni、Pd、Ru、Cu、Al、Cr、Ag、及びPtからなるグループから選択された少なくとも1つを含む単層または多層構造で形成できる。
一方、上記電極ラインは透光性及び電気伝導性を有する材質、例えば、ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、ZnOのうち、少なくとも1つで形成できる。
上記発光構造物30の上に第2保護層43が形成できる。例えば、上記発光構造物30の少なくとも側面上には第2保護層43が形成できる。具体的には、上記第2保護層43は一端が上記第2導電型半導体層31の上面の周り領域に形成され、上記第2導電型半導体層29の側面、上記活性層27の側面、及び第1導電型半導体層25の側面を経由したり横切って他端が上記第1保護層23の上面の一部領域に形成できるが、これに対して限定するものではない。
上記第2保護層43は、上記発光構造物30と支持基板11との間の電気的ショートを防止する役割をすることができる。上記第2保護層43は、透明性と絶縁性に優れる材質で形成できる。上記第2保護層43は、例えば、SiO、SiO、SiO、Si、TiO、及びAlからなるグループから選択された1つを含むことができるが、これに対して限定するものではない。
上記第2保護層43は、上記第1保護層23及び/または上記電流遮断層21と同一な物質を含むことができるが、これに対して限定するものではない。
図5乃至図9は、本発明の第1実施形態に従う発光素子の製造工程を示す図である。
図5を参照すると、成長基板50の上に第2導電型半導体層31、第3半導体層20、第4導電型半導体層29、活性層27、及び第1導電型半導体層25が順次に成長されて発光構造物30が形成できる。上記第2導電型半導体層31及び上記第4導電型半導体層29は同一な化合物半導体からなることができるが、これに対して限定するものではない。
上記成長基板50の上に第2導電型半導体層31が成長され、上記第2導電型半導体層31の上に第3半導体層20、上記第3半導体層20の上に上記第4導電型半導体層29が成長され、上記第4導電型半導体層29の上に活性層27が成長され、上記活性層27の上に上記第1導電型半導体層25が成長できる。上記第3半導体層20が上記第2導電型半導体層31のようにキャリア、電子または正孔を十分に生成する場合、上記第4導電型半導体層29は省略できるが、これに対して限定するものではない。
上記第1導電型半導体層25はp型ドーパントを含み、上記第2導電型半導体層31及び上記第4導電型半導体層29はn型ドーパントを含むことができるが、これに対して限定するものではない。
上記第3半導体層20はn型ドーパントを含むか、上記第3半導体層20のn型ドーパントの濃度が上記第2導電型半導体層31または上記第4導電型半導体層29のn型ドーパントの濃度より小さいことがあるが、これに対して限定するものではない。
上記第2導電型半導体層31の下面と上記第4導電型半導体層29の下面はN−face面を有し、上記第3半導体層20の下面はGa−face面を有することができる。
上記第2導電型半導体層31の上に上記第3半導体層20を形成する時、デルタドーピング工程が遂行され、上記第3半導体層20の上に上記第4導電型半導体層29を形成する時、デルタドーピング工程が遂行できる。上記デルタドーピング工程により第2導電型半導体層31と上記第3半導体層との間、または上記第3半導体層と上記第4導電型半導体層との間のGa−Nの共有結合構造が互いに相反するように配置できるが、これに対して限定するものではない。
上記成長基板50は上記発光構造物30を成長させるための基板であって、半導体物質成長に適合した物質、即ちキャリアウエハーで形成できる。また、上記成長基板50は上記発光構造物30と格子定数が類似しており、熱的安定性を有する材質で形成されることができ、伝導性基板または絶縁性基板でありうる。
上記成長基板50は、例えば、サファイア(Al)、SiC、GaAs、GaN、ZnO、Si、GaP、InP、Geのうち、少なくとも1つで形成されることができ、これに対して限定するものではない。
上記発光構造物は、例えば、有機金属化学蒸着法(MOCVD;Metal Organic Chemical Vapor Deposition)、化学蒸着法(CVD;Chemical Vapor Deposition)、プラズマ化学蒸着法(PECVD;Plasma-Enhanced Chemical Vapor Deposition)、分子線成長法(MBE;Molecular Beam Epitaxy)、水素化物気相成長法(HVPE;Hydride Vapor Phase Epitaxy)などの方法を用いて形成されることができ、これに対して限定するものではない。
上記発光構造物30及び上記成長基板50の間には両方の間の格子定数の差を緩和するためにバッファ層(図示せず)が形成されることもできる。
上記第2導電型半導体層31及び上記第4導電型半導体層29は、上記成長基板50の上に形成できる。上記第2導電型半導体層31及び上記第4導電型半導体層29はn型ドーパントを含むn型半導体層でありうる。
上記第2導電型半導体層31及び上記第4導電型半導体層29の上に上記第3半導体層20が形成できる。
上記第3半導体層20は、第2導電型半導体層31及び上記第4導電型半導体層29と同一なII−VI族またはIII−V族化合物半導体材質で形成できるが、これに対して限定するものではない。上記第3半導体層20はドーパントを含むこともでき、ドーパントを含まないこともできる。または、上記第3半導体層20のn型ドーパントの濃度は、上記第2導電型半導体層31または上記第4導電型半導体層29のn型ドーパントの濃度より小さいことがある。
上記第3半導体層20は20nm乃至1μmの厚さを有することができるが、これに対して限定するものではない。
上記第3半導体層20と上記活性層27との間の第4導電型半導体層29は0μm乃至2μmの厚さを有することができるが、これに対して限定するものではない。
上記第3半導体層20は上記活性層27と接するように形成されることもでき、第4導電型半導体層29を挟んで上記活性層27から離隔して形成できる。
上記活性層27は、上記第4導電型半導体層29の上に形成され、単一量子井戸構造、多重量子井戸構造(MQW)、量子点構造、または量子線構造のうち、いずれか1つを含むことができるが、これに対して限定するものではない。
上記活性層27は、上記第1導電型半導体層25から供給された正孔と上記第4導電型半導体層29から供給された電子を再結合(recombination)させて、上記活性層27の半導体材質により決定されたバンドギャップに相応する波長の光を生成することができる。
上記第1導電型半導体層25は、上記活性層27の上に形成できる。上記第1導電型半導体層25はp型ドーパントを含むp型半導体層でありうる。
図6を参照すると、上記第1導電型半導体層25の上に電流遮断層21と第1保護層23が形成できる。
上記電流遮断層21は、後に形成される電極40と少なくとも一部が空間的に重畳されるように形成できる。
上記電流遮断層21は、上記電極層17を通じて上記第1導電型半導体層25に供給される電流を遮断させたり電流の量を減らしてくれる役割をすることができる。
したがって、電流が上記電流遮断層21を通じて完全に流れなかったり上記電流遮断層21を通じて相対的に小さく流れることがある。これに反して、電流は上記第1導電型半導体層25と接触する上記電極層17を通じては完全に流れるので、電流が上記発光構造物30の全領域に均一に流れるようになって発光効率が向上できる。
もし、上記電極40が多数個に形成される場合、上記電流遮断層21また上記電極40の各々に対応するように多数個に形成できる。
上記第1保護層23は、上記第1導電型半導体層25の上に形成できる。例えば、上記第1保護層23は、上記第1導電型半導体層25の周り領域の上に形成できるが、これに限定するものではない。
図7を参照すると、上記電流遮断層21、上記第1保護層23、及び上記第1導電型半導体層25の上に電極層17、接合層13、及び支持基板11が形成できる。
上記電極層17は、上記第1導電型半導体層25の上に順次に積層されたオーミックコンタクト層及び反射層を含むことができる。
上記電極層17は、上記第1導電型半導体層25の上にオーミックコンタクト物質と反射物質とが混合された単一層を含むことができる。
上記接合層13は、上記支持基板11と上記電極層17との間の接着力を強化するために形成できる。
上記支持基板11は、その上に形成される複数の層を支持するだけでなく、電極としての機能を有することができる。上記支持基板11は、上記電極40と共に上記発光構造物30に電源を供給することができる。
上記支持基板11は、例えば、チタン(Ti)、クロム(Cr)、ニッケル(Ni)、アルミニウム(Al)、白金(Pt)、金(Au)、タングステン(W)、銅(Cu)、モリブデン(Mo)、及び銅−タングステン(Cu−W)のうち、少なくとも1つを含むことができる。
上記支持基板11は、上記発光構造物30の上にメッキまたは/及び蒸着されるか、シート(sheet)形態に付着されることができ、これに対して限定するものではない。
図8を参照すると、上記成長基板50を180゜覆った後、上記成長基板50が除去できる。
上記成長基板50は、レーザーリフトオフ(LLO;Laser Lift Off)、化学的エッチング(CLO;Chemical Lift Off)、または物理的な研磨方法などにより除去されることができ、これに対して限定するものではない。
上記レーザーリフトオフ(LLO)方法により上記成長基板50を除去する場合、上記成長基板50と上記第2導電型半導体層31との間の界面にレーザーを集中的に照射して上記成長基板50が上記第2導電型半導体層31から分離されるようにすることができる。
上記化学的エッチング方法により上記成長基板50を除去する場合、湿式エッチングを用いて上記第2導電型半導体層31が露出されるように上記成長基板50を除去することができる。
上記物理的な研磨方法用いて上記成長基板50を除去する場合、物理的に上記成長基板50を直接研磨して上記第2導電型半導体層31が露出されるように上記成長基板50の上面から順次に除去することができる。
次に、上記発光構造物30の側面、上記第3半導体層29の側面、及び上記第1保護層23の側面が傾斜するように露出されるようにメサエッチングが遂行できる。このようなメサエッチングにより上記グルーブ(groove)の外郭領域に形成されている上記第1導電型半導体層25、上記活性層27、及び上記第2導電型半導体層29、31が除去できる。
上記第1保護層23はストッパー(stopper)としての役割をするので、メサエッチングにより上記グルーブの外郭領域にある上記第1導電型半導体層25、上記活性層27、及び上記第2導電型半導体層29、31の一部領域が除去されるが、上記第1保護層23の下にある電極層17、接合層13、及び支持基板11は除去できなくなる。
図9を参照すると、少なくとも上記発光構造物30の上に第2保護層43が形成できる。
即ち、上記第2保護層43は、上記発光構造物30、具体的に上記第2導電型半導体層31の上面の周り領域から上記第4導電型半導体層29の側面、上記活性層27の側面、上記第1導電型半導体層25の側面を経由して上記第1保護層の上面の一部領域まで形成できる。
上記第2保護層43は、上記発光構造物30と支持基板11との間の電気的ショートを防止する役割をすることができる。上記第2保護層43は透明性と絶縁性に優れる材質で形成できる。上記第2保護層43は、上記第1保護層23と上記電流遮断層21と同一な物質を含むことができる。
上記第2保護層43をマスクにしてエッチング工程を遂行して、上記第2保護層43により露出された上記第2導電型半導体層31の上面に光抽出構造32が形成できる。
上記光抽出構造32は、上記第2導電型半導体層31の上面を通過する光を散乱させて、光抽出効率を向上させることができる。
上記光抽出構造32を形成するためにエッチング工程を遂行する場合、過エッチングにより第2導電型半導体層31の大部分が除去できる。
第1実施形態では、第2導電型半導体層31と上記活性層27との間に第3半導体層20が形成できる。このような場合、上記第3半導体層20の上の第2導電型半導体層31がエッチング工程により全て除去されても、上記第3半導体層20により活性層27のエッチングが遮断されるので、発光素子の不良を防止して歩留まりが向上できる。
上記光抽出構造32を含む第2導電型半導体層31の上に多数の電極パッドと多数の電極ラインとを含む電極40が形成できる。
図10は、本発明の第2実施形態に従う発光素子を示す断面図である。
図10を参照すると、第2実施形態に従う発光素子100は、発光構造物135、第1電極層150、第1絶縁層164、第2電極層174、支持基板178、及び電極115を含む。
第2実施形態に従う発光素子100は、上記支持基板178と上記第2電極層174との間に配置された接合層176をさらに含むことができるが、これに対して限定するものではない。
第2実施形態に従う発光素子100は、上記発光構造物135を囲む第2絶縁層190をさらに含むことができるが、これに対して限定するものではない。
上記第2絶縁層190は、第1実施形態の第2保護層43と同一な材質で形成されて実質的に同一な機能、即ち保護機能を有することができるが、これに対して限定するものではない。
上記発光素子100はII−VI族またはIII−V族化合物半導体材質で形成された多数の化合物半導体層を含むことができる。上記発光素子100は、青色、緑色、または赤色のような可視光線帯域の光を生成するか、紫外線帯域の光を生成することができる。上記発光素子から生成された光は実施形態の技術的範囲内で多様な半導体材質を用いて具現されることができ、これに対して限定するものではない。
上記発光構造物135は、第1導電型半導体層130、活性層120、第3半導体層140、及び第2導電型半導体層105を含むことができる。上記第3導電型半導体層140は、上記発光構造物135に含まれないこともあるが、これに対して限定するものではない。
上記第1導電型半導体層130は上記活性層120の下に配置され、上記第2導電型半導体層105は上記活性層120の上に配置できる。上記第2導電型半導体層105の厚さは、上記第1導電型半導体層130の厚さより少なくても厚く形成できるが、これに対して限定するものではない。
上記発光構造物135は、上記活性層120と上記第3半導体層140との間に形成された第4導電型半導体層110をさらに含むことができるが、これに対して限定するものではない。
例えば、上記第1導電型半導体層130と上記第2導電型半導体層105とは互いに相反した導電型を有することができる。例えば、上記第1導電型半導体層130はp型を有し、上記第2導電型半導体層105はn型を有することができるが、これに対して限定するものではない。
上記第1導電型半導体層130は、第1導電型ドーパントを含むII−VI族またはIII−V族化合物半導体で形成できる。上記第1導電型半導体層130は、例えば、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInPなどから選択できる。上記第1導電型半導体層130は、InAlGa1−x−yN(0≦x≦1,0≦y≦1,0≦x+y≦1)の組成式を有する半導体層で形成できる。
上記第1導電型半導体層130はp型半導体層であることがあり、上記第1導電型ドーパントはMg、Znなどのp型ドーパントを含む。上記第1導電型半導体層130は単層または多層に形成されることができ、これに対して限定するものではない。
上記第1導電型半導体層130の下には第5導電型半導体層、例えば、第2導電型半導体層105のn型と反対の極性を有するp型半導体層が形成できる。即ち、第1導電型半導体層130と第5導電型半導体層はp型半導体層であり、第2導電型半導体層105はn型半導体層であることがあるが、これに対して限定するものではない。これによって、発光構造物135はn−p接合、p−n接合、n−p−n接合、p−n−p接合構造のうち、少なくとも1つが形成できる。以下の説明では、発光構造物135の最下層には第1導電型半導体層130が配置された構造を一例として説明する。
上記第1導電型半導体層130及び上記第2導電型半導体層105の間に活性層120が形成できる。上記活性層120は、単一量子井戸構造または多重量子井戸構造で形成できる。上記活性層120は、量子線(Quantum wire)構造または量子点(Quantum dot)構造を含むこともできる。
上記活性層120はII−VI族またはIII−V族化合物半導体材料を用いて井戸層と障壁層の周期で形成できる。上記井戸層はInAlGa1−x−yN(0≦x≦1,0≦y≦1,0≦x+y≦1)の組成式を有する半導体層で形成され、上記障壁層はInAlGa1−x−yN(0≦x≦1,0≦y≦1,0≦x+y≦1)の組成式を有する半導体層で形成できる。上記障壁層は、上記井戸層のバンドギャップより高いバンドギャップを有する物質で形成できる。
上記活性層120は、例えば、InGaN/GaNの周期、InGaN/AlGaNの周期、及びInGaN/InGaNの周期のうち、少なくとも1つの周期を含むことができる。
上記活性層120の上または/及び下には導電型クラッド層が形成されることができ、上記導電型クラッド層はGaN系半導体材質で形成されることができ、上記導電型クラッド層のバンドギャップは上記障壁層のバンドギャップより高く形成できる。
上記第2導電型半導体層105は、第2導電型ドーパントを含むII−VI族またはIII−V族化合物半導体で形成できる。上記第2導電型半導体層105は、例えば、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInPなどから選択できる。上記第2導電型半導体層105は、InAlGa1−x−yN(0≦x≦1,0≦y≦1,0≦x+y≦1)の組成式を有する半導体層で形成できる。上記第2導電型半導体層105はn型半導体層であることがあり、上記第2導電型ドーパントはSi、Ge、Sn、Se、Teのようなn型ドーパントを含む。上記第2導電型半導体層105は単層または多層に形成されることができ、多層の場合、互いに異なる半導体層が交互に配置された超格子構造を含む。上記第2導電型半導体層105の下面は上記活性層120の上面と同一な面積で形成されることができ、これに対して限定するものではない。
上記第2導電型半導体層105の上面は光抽出構造112で形成されることができ、上記光抽出構造112は上記第2導電型半導体層105の上面がラフニスまたは凹凸パターンに形成されることができ、上記ラフニスまたは凹凸パターンの側断面形状は半球形状、多角形形状、錐形状、ナノ柱形状のうち、少なくとも1つを含むことができる。上記ラフニスまたは凹凸パターンは規則的なまたは不規則的なサイズ及び間隔を含むことができる。上記光抽出構造112は、上記第2導電型半導体層105の上面に入射される光の臨界角を変化させて、光抽出効率を改善させることができる。上記第2導電型半導体層105の光抽出構造112は全領域に形成されるか、一部領域に形成されることができ、これに対して限定するものではない。
上記第2導電型半導体層105と上記活性層120との間に第3半導体層140が形成できる。上記第3半導体層140は光抽出構造112を形成するためにエッチング工程が遂行される時、エッチングから上記活性層120を保護するために上記第2導電型半導体層105の下に形成できる。
上記第3半導体層140と上記活性層120との間には第4導電型半導体層110が形成されることもあり、形成されないこともある。言い換えると、上記第3半導体層140と上記活性層120との間の第4導電型半導体層110は500nm乃至2μmの厚さを有することができるが、これに対して限定するものではない。
上記第3半導体層140は、上記活性層120の上面と接触して形成されることもでき、最小500nm乃至最大2μmの厚さを有する第4導電型半導体層110を挟んで上記活性層120から離隔されることもできる。
上記第3半導体層140が活性層120から最小500nm以下の場合、即ち第4導電型半導体層110の厚さが500nm以下の場合、上記第4導電型半導体層110は電子を十分に生成できないので、電子が円滑に活性層120に供給できなくて光効率が低下することがある。
上記第3半導体層140が上記活性層120から2μm以上に離隔する場合、活性層120と上記第3半導体層140との間の第4導電型半導体層110も2μm以上になることを意味する。上記第3半導体層140が上記活性層120から2μm以上に離隔し、活性層120と上記第3半導体層140との間の第4導電型半導体層110が形成される場合、上記第4導電型半導体層110の厚い厚さによって光損失が発生し、このような光損失により光効率が低下することがある。
上記第3半導体層140の下及び上に第2導電型半導体層105及び上記第4導電型半導体層110が形成できるが、これに対して限定するものではない。
光抽出構造112を形成するために、上記第3半導体層140の上に配置された第2導電型半導体層105の上面がエッチングされる時、第3半導体層140によりこれ以上エッチングが進行されないようになる。したがって、上記第3半導体層140の下に配置された第4導電型半導体層110と活性層120がエッチングから保護できる。
上記第3半導体層140は20nm乃至1μmの厚さを有することができる。
上記第3半導体層140はその上面がGa−face面を有する半導体層でありうる。上記第3半導体層140はII−VI族またはIII−V族化合物半導体材質で形成できる。
上記第3半導体層140はドーパントを含むか、含まないことがある。
上記第3半導体層140は、上記第2導電型半導体層105または上記第4導電型半導体層110と同一な化合物半導体材質で形成できるが、これに対して限定するものではない。
上記発光構造物135の少なくとも一側面は上記発光構造物135の下面に対して垂直または傾斜するように形成できる。
上記発光構造物135の上には第2絶縁層190が形成できる。例えば、上記第2絶縁層190は少なくとも上記発光構造物135の側面と上面に形成されて、上記発光構造物135を外部の異質物から保護するようになる。上記第2絶縁層190は透光性絶縁物質で形成できる。例えば、透光性絶縁物質として、発光構造物135を構成するII−VI族またはIII−V族化合物半導体層の屈折率、例えば、2.4より低い屈折率を有する物質で形成できる。このように、上記第2絶縁層190の屈折率が上記発光構造物135の屈折率より低くなるので、より容易に光を抽出してくれて光抽出効率を向上させることができる。
上記第2絶縁層190は、SiO、SiO、SiO、Si、Al、及びTiOからなるグループから選択された少なくとも1つを含むが、これに対して限定するものではない。
上記第1電極層150は伝導層148、反射層152、及び拡散層154のうち、少なくとも1つ以上を含むことができる。上記第1電極層150は、上記電極115と上記第1導電型半導体層130との間を電気的に連結させる。
上記第1電極層150は、上記第1導電型半導体層130の下に配置できる。
上記第1導電型半導体層130の下に伝導層148が配置され、上記伝導層148の下に反射層152が配置できる。
上記伝導層148は少なくとも1つの伝導性物質を含み、単層または多層からなることができる。上記伝導層148は、上記第1導電型半導体層130とオーミックコンタクトを形成し、上記第1導電型半導体層130の下に層またはパターンに接触できる。上記伝導層物質には、金属材質、金属酸化物材質、及び金属窒化物材質のうち、少なくとも1つを含むことができる。上記伝導層148は、例えば、ITO(indium tin oxide)、IZO(indium zinc oxide)、IZON(IZO nitride)、IZTO(indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、AZO(aluminum zinc oxide)、ATO(antimony tin oxide)、GZO(gallium zinc oxide)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、及びNi/IrOx/Au/ITO、Pt、Ni、Au、Rh、及びPdのうち、少なくとも1つを含むことができる。また、上記伝導層148はAg、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、及びこれらのうち、2つ以上の合金で構成された物質のうち、一層または複数の層に形成できる。
上記反射層152は金属材質を含み、例えばAg、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、及びこれらのうち、2つ以上の合金で構成された物質のうち、一層または複数の層に形成できる。
上記伝導層148と上記反射層152の幅は発光構造物135の下面の幅と同一または相異することができる。
上記反射層152の下に拡散層154が配置できる。上記拡散層154は電気伝導性に優れる金属材質を含み、例えばSn、Ga、In、Bi、Cu、Ni、Ag、Mo、Al、Au、Nb、W、Ti、Cr、Ta、Al、Pd、Pt、Siとこれらの選択的な合金のうち、少なくとも1つを含む。上記拡散層154は、電流拡散層(current spreading)として機能することができる。上記拡散層154の接触部154Aは、上記拡散層154の他の領域より上記第1導電型半導体層130に一層近く配置できる。上記接触部154Aの一部領域は、上記第1導電型半導体層130の下面の一部領域と接触及び重畳できる。上記拡散層154の接触部154Aの一部領域は上記発光構造物135の側面から外方に延長され、上記電極115の下面と接触できる。上記拡散層154の接触部154Aは上記伝導層148及び上記反射層152の一側面と接触できる。
上記電極115は、上記拡散層154の接触部154Aの上の一部領域に局部的に配置され、少なくとも上記発光構造物135の側面から離隔するように配置できる。
上記電極115は金属材質を含み、Cr、Ti、Al、In、Ta、Pd、Co、Ni、Si、Ge、Ag、Cu、及びAuのうち、いずれか1つまたは複数の物質を混合した合金のうち、少なくとも1つを含み、単層または多層に形成されることができ、これに対して限定するものではない。
上記電極115が上記発光構造物135の側領域に露出された第1電極層150の上に配置されることによって、電極115が発光構造物135の上に形成される時に比べて発光面積が拡大されて発光効率が向上できる。
上記第2電極層174は、水平電極172及び少なくとも1つ以上の垂直電極173を含むことができる。
上記水平電極172は第1電極層150の下に配置され、上記垂直電極173は上記水平電極172から垂直方向に突出できる。
上記第3半導体層140の下の第2導電型半導体層110の一領域が露出するように、上記第1電極層150、上記第1導電型半導体層130、及び上記活性層120が貫通されたリセスが形成できる。
上記垂直電極173は上記水平電極172から延長されて、上記第1電極層150、上記第1導電型半導体層130、及び上記活性層120を貫通して上記第2導電型半導体層110と連結できる。
この際、上記第3半導体層140は上記垂直電極173の上面に接するように配置されることもでき、上記垂直電極の上面から離隔するように配置できるが、これに対して限定するものではない。
例えば、上記垂直電極173が上記第3半導体層140とオーミックコンタクトされる場合、上記第3半導体層140は上記垂直電極173の上面に接するように配置できる。上記垂直電極173が上記第3半導体層140とオーミックコンタクトされない場合、即ちショットキーコンタクト(Schottky contact)される場合、上記第3半導体層140は上記垂直電極173の上面から離隔するように配置できるが、これに対して限定するものではない。
上記垂直電極173は、上記第2導電型半導体層110とオーミックコンタクトできる。この際、上記第2導電型半導体層110の上面はN−face面を有し、上記第2導電型半導体層110の下面はGa−face面を有することができる。
通常的に、Ga−face面はN−face面に比べて結晶性に優れて、これに起因して熱的安定性も優れる。また、Ga−face面はN−face面に比べて動作電圧特性に優れる。
したがって、上記垂直電極173が上記第2導電型半導体層110の下面のGa−face面にオーミックコンタクトされることによって、電流の円滑な供給が可能であり、熱的安定性と動作電圧特性に優れる発光素子が得られる。
上記垂直電極173の周り面は上記水平電極172に対して垂直または傾斜するように形成できるが、これに対して限定するものではない。
上記垂直電極173は上面視して、円形状または多角形形状であることがあるが、これに対して限定するものではない。
上記垂直電極173の上面は、上記活性層120の上面と上記第2導電型半導体層110の上面との間に配置できる。
上記垂直電極173と第2導電型半導体層110に接する境界面113は、平らな構造または凹凸構造で形成されることができ、これに対して限定するものではない。
上記第2電極層174は、オーミック接触層及び反射層のうち、少なくとも1つを含むことができる。上記第2電極層174は、金属材質、金属酸化物材質、及び金属窒化物のうち、少なくとも1つを含むことができる。上記第2電極層174は、例えばITO(indium tin oxide)、IZO(indium zinc oxide)、IZON(IZO nitride)、IZTO(indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、AZO(aluminum zinc oxide)、ATO(antimony tin oxide)、GZO(gallium zinc oxide)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、及びNi/IrOx/Au/ITO、Cr、Ti、Co、Ge、Cu、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、及びこれらのうち、2つ以上の合金で構成された物質のうち、一層または複数の層に形成できる。
上記第1絶縁層164は、水平絶縁層162及び垂直絶縁層163を含むことができる。
上記第1絶縁層164は、上記第2電極層174と上記第1電極層150及び発光構造物135との間に配置できる。
具体的に、上記水平絶縁層162は、上記第1電極層150の拡散層154と上記第2電極層174の水平電極172との間に配置できる。上記垂直絶縁層163は、上記垂直電極173と上記拡散層154、上記反射層152、上記伝導層148、上記第1導電型半導体層130、上記活性層120、及び上記第2導電型半導体層110の各々の間に配置できる。
上記第1絶縁層164は、上記第2電極層174と上記第1電極層150、第1導電型半導体層130及び活性層120の間を電気的に絶縁させることができる。上記第1絶縁層164は電気的絶縁特性に優れる材質を含み、例えばSiO、SiO、SiO、Si、Al、TiOのうちから選択された物質で形成できる。
上記第2電極層174の下には接合層176が配置され、上記接合層176の下には支持基板178が配置できる。
上記接合層176は少なくとも1つの金属層または伝導層を含み、バリヤ金属または/及びボンディング金属を含むことができる。上記接合層176は接合性と導電性に優れる物質で形成できる。上記接合層176の物質は、例えば、Sn、Ga、In、Bi、Cu、Ni、Ag、Mo、Al、Au、Nb、W、Ti、Cr、Ta、Al、Pd、Pt、Si、Al−Si、Ag−Cd、Au−Sb、Al−Zn、Al−Mg、Al−Ge、Pd−Pb、Ag−Sb、Au−In、Al−Cu−Si、Ag−Cd−Cu、Cu−Sb、Cd−Cu、Al−Si−Cu、Ag−Cu、Ag−Zn、Ag−Cu−Zn、Ag−Cd−Cu−Zn、Au−Si、Au−Ge、Au−Ni、Au−Cu、Au−Ag−Cu、Cu−Cu2 O、Cu−Zn、Cu−P、Ni−B、Ni−Mn−pd、Ni−P、Pd−Niのうち、少なくとも1つを含むことができ、これに対して限定するものではない。上記接合層176の厚さは5〜9μmで形成されることができ、これに対して限定するものではない。
上記支持基板178は、伝導性物質を含むことができる。上記支持基板178は、ベース基板または伝導性支持部材として、銅(Cu)、金(Au)、ニッケル(Ni)、モリブデニウム(Mo)、銅−タングステン(Cu−W)のうち、少なくとも1つで形成できる。上記支持基板178は、伝導性シートで具現できる。上記支持基板178は30〜300μmで形成されることができ、これに対して限定するものではない。
上記支持基板178は絶縁性基板で形成されることができ、上記絶縁性基板はサファイア(Al)またはZnO材質を含む。上記支持基板178が絶縁基板の場合、上記支持基板178の下面に伝導性パッドを配置した後、側面連結電極またはビア構造を通じて第2電極層174または/及び上記接合層176と連結できる。
図11乃至図17は、本発明の第2実施形態に従う発光素子の製造工程を示す図である。
図11を参照すると、成長基板101は成長装備にローディングされ、その上にII−VI族またはIII−V族化合物半導体を用いて層またはパターン形態に形成できる。
上記成長装備は、電子ビーム蒸着器、PVD(physical vapor deposition)、CVD(Chemical Vapor Deposition)、PLD(plasma laser deposition)、二重型の熱蒸着器(dual-type thermal evaporator)、スパッタリング(sputtering)、MOCVD(Metal Organic Chemical Vapor Deposition)などにより形成することができ、このような装備に限定するものではない。
上記成長基板101は、導電性基板または絶縁性基板などを用いた成長基板であり、例えば、サファイア基板(Al)、GaN、SiC、ZnO、Si、GaP、InP、Ga、そしてGaAsなどからなる群から選択できる。このような成長基板101の上面にはレンズ形状またはストライプ形状の凹凸パターンが形成できる。また、上記成長基板101の上にはバッファ層102が形成できる。上記バッファ層102は、上記成長基板101と窒化物半導体層との間の格子定数の差を減らしてくれるようになり、その物質はGaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInPのうちから選択できる。上記バッファ層102と発光構造物135との間にアンドープド半導体層が形成されることができ、上記アンドープド半導体層はドーピングしないGaN系半導体で形成されることができ、n型半導体層より低伝導性の半導体層で形成できる。
上記バッファ層102の上に、第2導電型半導体層105、第3半導体層140、第4導電型半導体層110、活性層120、及び第1導電型半導体層130が順次に成長されて発光構造物135が形成できる。
以上の各層110、140、120、130の成長方法は、第1実施形態と実質的に同一であるので、これ以上の説明は省略する。
図12を参照すると、上記第1導電型半導体層130の上には伝導層148が形成されることができ、上記伝導層148はスパッタ方式または蒸着方式により形成することができ、これに対して限定するものではない。
上記伝導層148は、オーミック特性の物質を含むことができる。上記伝導層148は、上記第1導電型半導体層130の上にオーミック接触され、層または複数のパターンに形成されることができ、その材質は、金属、透光性の酸化物、及び透光性の窒化物材質のうち、少なくとも1つを含むことができる。また、上記伝導層148と上記第1導電型半導体層130との間の一部領域には絶縁性物質をさらに配置して、他の領域より抵抗値がより高く形成できる。
上記伝導層148の上には反射層152が形成され、上記反射層152はバリヤ金属またはボンディング金属などを含み、例えば、Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag、またはTaのうち、少なくとも1つを含むことができ、これに対して限定するものではない。
上記反射層152は金属層であって、スパッタ方式、蒸着方式、プリンティング方式、メッキ方式のうちから選択的に形成することができ、これに対して限定するものではない。
上記反射層152の上には拡散層154が配置され、上記拡散層154は金属層であって、メッキ方式、スパッタ方式、蒸着方式、プリンティング方式のうち、少なくとも1つを用いて形成できる。上記反射層152は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、及びこれらのうち、2つ以上の合金で構成された物質のうち、一層または複数の層に形成できる。
上記拡散層154の接触部154Aは、上記反射層152及び上記伝導層148の側面を通じて上記第1導電型半導体層130の上面に接触できる。上記拡散層154の接触部154Aは、上記発光構造物135の第1側面の一部であることができ、100μm以下の幅を有することができる。
上記伝導層148、上記反射層152、及び拡散層154は、第1電極層150を構成することができる。
図13を参照すると、上記発光構造物135及び第1電極層150の内部には少なくとも1つのリセス領域161が形成されることができ、上記リセス領域161の深さは上記第4導電型半導体層110の一部が露出する程度の深さに形成できる。上記リセス領域161が複数の場合、互いに離隔するように形成できる。上記第4導電型半導体層110の露出された面113はGa−face面を有し、平坦な面または凹凸面で形成できる。上記リセス領域161は、マスク層を形成した後、マスク層が形成されない領域に、レーザー、ドリル、乾式エッチング、湿式エッチング方式のうちから選択的に形成できる。
上記第1電極層150の上と上記リセス領域161に第1絶縁層164が形成できる。上記第1絶縁層164は上記リセス領域161の上記第1電極層150及び上記発光構造物135と対応する周り面に形成される。上記第1絶縁層164の一部163は上記リセス領域161に詰められた後、ドリルにより孔をまた形成することができるが、これに対して限定するものではない。
上記第1絶縁層164の保護部162Aは、上記拡散層154の接触部154Aの側面の上に形成できる。
図14を参照すると、上記第1絶縁層164の上及び上記リセス領域161に第2電極層174が形成できる。上記第2電極層174は、上記リセス領域161を詰めて、上記第1絶縁層164の上に配置できる。上記第2電極層174の接触電極173は上記第1導電型半導体層130の面113にオーミック接触される。
上記第2電極層174は、スパッタリング方式、メッキ方式、蒸着方式、プリンティング方式のうち、少なくとも1つで形成できる。上記第2電極層174は、金属、金属窒化物、金属酸化物のうち、少なくとも1つを含む。上記第2電極層174の上には接合層176が配置され、上記接合層176の上には支持基板178が配置される。上記接合層176はバリヤ金属またはボンディング金属であることがあり、例えば、Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag、またはTaのうち、少なくとも1つを含むことができる。上記接合層176は、蒸着方式、スパッタリング方式、メッキ方式のうち、少なくとも1つで形成されるか、伝導性シートにより付着できる。上記接合層176の厚さは5〜9μmに形成されることができ、これに対して限定するものではない。
上記支持基板178はベース基板であって、銅(Cu)、金(Au)、ニッケル(Ni)、モリブデニウム(Mo)、銅−タングステン(Cu−W)のうち、少なくとも1つで具現できる。
図15を参照すると、成長基板101は物理的または/及び化学的方法により除去できる。上記成長基板101の除去方法は、レーザーリフトオフ(LLO:Laser Lift Off)工程を用いて除去できる。即ち、上記成長基板101に特定の波長を有するレーザーを照射する方式により上記成長基板101を発光構造物135からリフトオフするようになる。上記成長基板101と上記第2導電型半導体層105との間に配置されたバッファ層102を湿式エッチング液を用いて除去して、上記成長基板101を分離することもできる。上記成長基板101が除去され、上記バッファ層102をエッチングまたはポリッシングして除去することによって、上記第2導電型半導体層105の上面が露出できる。
上記第2導電型半導体層105の上面は、ICP/RIE(Inductively coupled Plasma / Reactive Ion Etching)などの方式によりエッチングするか、ポリッシング装備により研磨することができる。
図16を参照すると、第1エッチング工程を遂行して上記発光構造物135の周り、即ち、チップとチップとの間の境界領域であるチャンネル領域またはアイソレーション領域が除去されることができ、上記拡散層154の接触部154Aを露出させる。上記第1エッチング工程は湿式エッチングまたは/及び乾式エッチングを含む。
第2エッチング工程を遂行して上記第2導電型半導体層105の上面に光抽出構造112が形成できる。上記光抽出構造112は、ラフニスまたはパターンに形成できる。上記光抽出構造112は、湿式または乾式エッチング方式により形成できる。
上記第3半導体層140は、上記第2エッチング工程による過エッチングにより上記第2導電型半導体層105の完全な除去により活性層120が損傷されないように、上記第2導電型半導体層105と上記活性層120との間に形成される。もし、上記第4導電型半導体層110が形成される場合、上記第3半導体層140は上記活性層120から上記第4導電型半導体層110だけ離隔できる。したがって、過エッチングされても第3半導体層140の上の第2導電型半導体層105のみ除去されるだけであり、第3半導体層140の下の第4導電型半導体層110及び活性層120はエッチングによるいかなる損傷も発生しないようになるので、歩留まりが向上できる。
一方、上記第1絶縁層164の保護部162Aがチャンネル領域に配置されることによって、チップとチップとの間を分離する時、発光構造物135の側面を保護することができる。
図17を参照すると、上記発光構造物135の側面及び上面に第2絶縁層190を形成するようになる。上記第2絶縁層190は上記発光構造物135の表面に形成されて、発光構造物135の露出を防止するようになる。上記第2絶縁層190は、スパッタ方式、及び蒸着方式により形成できる。
上記発光構造物135の上に配置された第2絶縁層190は、上記光抽出構造112と同一なラフニス形状を有することができる。
上記第2絶縁層190の上に電極115を形成するようになる。上記電極115は電極パターンを含み、接触部116を通じて上記拡散層154の接触部154Aと接触される。上記電極115の接触部116は、上記発光構造物135の側面を通じて上記拡散層154の接触部154Aと最短間隔で連結できる。上記電極115は、スパッタ方式、メッキ方式、蒸着方式のうちから選択的に形成されることができ、これに対して限定するものではない。
上記電極115は発光構造物135の隅部分に配置されることができ、1つまたは複数に形成できる。
第1及び第2実施形態は、光抽出構造が形成される半導体層の下にエッチング防止層としての機能を有する更に他の半導体層を形成して、光抽出構造の形成のためのエッチング工程時、過エッチングにより活性層が損傷されて歩留まりの低下を防止することができる。
図18は、本発明の実施形態に従う発光素子パッケージの断面図である。
図18を参照すると、発光素子パッケージ200は、胴体201と、上記胴体201に設置された第1電極ライン203及び第2電極ライン205と、上記胴体201に設置されて上記第1電極ライン203及び第2電極ライン205と電気的に連結される実施形態に従う発光素子10、100と、上記発光素子10、100を囲むモールディング部材209とを含む。
上記胴体201は、シリコンのような導電性基板、PPAなどのような合成樹脂材質、セラミック基板、絶縁基板、または金属基板(例:MCPCB)を含んで形成されることができ、上記発光素子10、100の周囲に上記キャビティ構造により傾斜面が形成できる。上記胴体201は、上部が開放された凹なキャビティ構造を含むことができ、これに対して限定するものではない。
上記胴体201の内には第1及び第2電極ライン203、205及び上記発光素子10、100が配置される。上記胴体201の上面は平らに形成できる。
上記発光素子10、100は、第1電極ライン203の上に配置され、ワイヤー207により第2電極ライン205と連結できる。上記第1電極ライン203及び第2電極ライン205は互いに電気的に分離され、上記発光素子10、100に電源を提供する。また、上記第1電極ライン203及び第2電極ライン205は、上記発光素子10、100で発生した光を反射させて光効率を増加させることができ、上記発光素子10、100で発生した熱を外部に排出させる役割をすることもできる。
上記発光素子10、100は、上記胴体201の上に設置されるか、上記第1電極ライン203または第2電極ライン205の上に設置できる。
上記発光素子10、100は上記の実施形態に開示された素子であって、上記第1電極ライン203と第2電極ライン205にソルダーによりボンディングできる。
上記モールディング部材209は、シリコンまたはエポキシのような樹脂材質を含み、上記発光素子10、100を囲んで上記発光素子10、100を保護することができる。また、上記モールディング部材209は蛍光体を含み、上記発光素子10、100から放出された光の波長をシフト(shift)させることができる。上記モールディング部材209の上には光学レンズが配置されることができ、上記光学レンズは上記モールディング部材209と接触されるか、非接触される形態に具現できる。上記光学レンズは、凹または凸な形状を含むことができる。
上記発光素子10、100は、ビア(via)を通じて胴体201または基板の下面と電気的に接触できる。
上記発光素子パッケージは、上記に開示された実施形態の発光素子のうち、少なくとも1つが搭載されることができ、これに対して限定するものではない。
実施形態のパッケージは、トップビュー(top view)形態に図示及び説明したが、サイドビュー方式により具現して上記のような放熱特性、伝導性、及び反射特性の改善効果があり、このようなトップビューまたはサイドビュー方式の発光素子は、上記のように樹脂層にパッケージングした後、レンズを上記樹脂層の上に形成するか、接着することができ、これに対して限定するものではない。

Claims (20)

  1. 第1導電型半導体層と、
    前記第1導電型半導体層の上に配置される活性層と、
    前記活性層の上に配置される第2導電型半導体層と、
    前記活性層と前記第2導電型半導体層との間に配置される第3半導体層と、
    前記第2導電型半導体層の上に配置される光抽出構造と、を含み、
    前記第3半導体層の上面はGa−face面を有することを特徴とする、発光素子。
  2. 前記第3半導体層はドーパントを含むことを特徴とする、請求項1に記載の発光素子。
  3. 前記第3半導体層のドーパントは、前記第2導電型半導体層のドーパントと同一極性を有することを特徴とする、請求項1または2に記載の発光素子。
  4. 前記第3半導体層は、ドーパントを含まないことを特徴とする、請求項1に記載の発光素子。
  5. 前記第3半導体層は、前記活性層に接することを特徴とする、請求項1乃至4のうち、いずれか1項に記載の発光素子。
  6. 前記活性層と前記第3半導体層との間に配置される第4導電型半導体層をさらに含むことを特徴とする、請求項1乃至5のうち、いずれか1項に記載の発光素子。
  7. 前記第4導電型半導体層のドーパントは、前記第1導電型半導体層のドーパントと反対の極性を有し、前記第2導電型半導体層のドーパントと同一な極性を有することを特徴とする、請求項6に記載の発光素子。
  8. 前記第3半導体層のドーパントの濃度は、前記第4導電型半導体層のドーパントの濃度より小さいことを特徴とする、請求項6に記載の発光素子。
  9. 前記第4導電型半導体層は、500nm乃至2μmの厚さであることを特徴とする、請求項6に記載の発光素子。
  10. 前記第1導電型半導体層の下に配置される第1電極層と、
    前記第1電極層の下に配置される絶縁層と、
    前記絶縁層の下に配置され、前記第4導電型半導体層に電気的に連結される第2電極層と、
    を含むことを特徴とする、請求項6に記載の発光素子。
  11. 前記第2電極層は、前記第1導電型半導体層及び前記活性層を貫通して前記第4導電型半導体層に接することを特徴とする、請求項10に記載の発光素子。
  12. 前記第2電極層は、前記第3半導体層に接することを特徴とする、請求項11に記載の発光素子。
  13. 前記第2電極層は、
    前記絶縁層の下に配置される水平電極と、
    前記水平電極から垂直方向に突出した少なくとも1つ以上の垂直電極と、を含み、
    前記垂直電極は前記第4導電型半導体層に接することを特徴とする、請求項10に記載の発光素子。
  14. 前記第3半導体層は20nm乃至1μmの厚さであることを特徴とする、請求項1乃至13のうち、いずれか1項に記載の発光素子。
  15. 前記第2導電型半導体層の上面はN−face面を有することを特徴とする、請求項1乃至13のうち、いずれか1項に記載の発光素子。
  16. 前記光抽出構造の上に配置される電極と、
    前記第1導電型半導体層の下に配置される電極層と、
    前記第1導電型半導体層と前記電極層との間の周り領域に配置される保護層と、
    をさらに含むことを特徴とする、請求項1乃至13のうち、いずれか1項に記載の発光素子。
  17. 支持基板と、
    前記支持基板の上に配置される電極層と、
    前記電極層の上に配置される第1導電型半導体層と、
    前記第1導電型半導体層の上に配置される活性層と、
    前記活性層の上に配置される第3半導体層と、
    前記第3半導体層に接する前記第2導電型半導体層と、
    前記第2導電型半導体層の上に配置される光抽出構造と、
    前記電極層と前記第1導電型半導体層との間の周り領域に配置される保護層と、を含み、
    前記第3半導体層の上面はGa−face面を有し、
    前記第2導電型半導体層の上面はN−face面を有することを特徴とする、発光素子。
  18. 前記活性層と前記第3導電型半導体層との間に配置される第4導電型半導体層をさらに含み、
    前記第4導電型半導体層のドーパントは、前記第1導電型半導体層のドーパントと反対の極性を有し、前記第2導電型半導体層のドーパントと同一な極性を有することを特徴とする、請求項17に記載の発光素子。
  19. 前記第3半導体層は前記活性層に接し、前記第2導電型半導体層と同一な極性を有するドーパントを含むことを特徴とする、請求項17に記載の発光素子。
  20. 胴体と、
    前記胴体の上に配置される発光素子と、
    前記発光素子を囲むモールディング部材と、を含み、
    前記発光素子は、
    第1導電型半導体層と、
    前記第1導電型半導体層の上に配置される活性層と、
    前記活性層の上に配置される第2導電型半導体層と、
    前記活性層と前記第2導電型半導体層との間に配置される第3半導体層と、
    前記第2導電型半導体層の上に配置される光抽出構造と、を含み、
    前記第3半導体層の上面はGa−face面を有することを特徴とする、発光素子パッケージ。
JP2013081970A 2012-04-26 2013-04-10 発光素子及び発光素子パッケージ Pending JP2013229598A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120043643A KR20130120615A (ko) 2012-04-26 2012-04-26 발광 소자 및 발광 소자 패키지
KR10-2012-0043643 2012-04-26

Publications (2)

Publication Number Publication Date
JP2013229598A true JP2013229598A (ja) 2013-11-07
JP2013229598A5 JP2013229598A5 (ja) 2016-06-02

Family

ID=48182824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013081970A Pending JP2013229598A (ja) 2012-04-26 2013-04-10 発光素子及び発光素子パッケージ

Country Status (5)

Country Link
US (1) US9099610B2 (ja)
EP (1) EP2657992A3 (ja)
JP (1) JP2013229598A (ja)
KR (1) KR20130120615A (ja)
CN (1) CN103378240B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046511A (ja) * 2014-08-26 2016-04-04 株式会社東芝 発光ダイオード装置
KR20160049747A (ko) * 2014-10-28 2016-05-10 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광소자 패키지
JP2016192525A (ja) * 2015-03-31 2016-11-10 ウシオ電機株式会社 半導体発光素子
JP2017174873A (ja) * 2016-03-22 2017-09-28 日亜化学工業株式会社 発光素子
JP2018534781A (ja) * 2015-11-09 2018-11-22 エルジー イノテック カンパニー リミテッド 紫外線発光素子及び発光素子パッケージ
JP2019519123A (ja) * 2016-06-24 2019-07-04 エルジー イノテック カンパニー リミテッド 半導体素子およびこれを含む半導体素子パッケージ
JP2020053594A (ja) * 2018-09-27 2020-04-02 日亜化学工業株式会社 発光素子及びその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994058B2 (en) * 2013-01-30 2015-03-31 Lg Innotek Co., Ltd. Light emitting device having an ohmic layer with a plurality of protruding contact portions
CN103972348B (zh) * 2013-01-30 2018-11-06 Lg伊诺特有限公司 发光器件
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
TWI540753B (zh) * 2013-07-30 2016-07-01 隆達電子股份有限公司 發光二極體結構
US10797188B2 (en) * 2014-05-24 2020-10-06 Hiphoton Co., Ltd Optical semiconductor structure for emitting light through aperture
TWI758603B (zh) * 2014-07-03 2022-03-21 晶元光電股份有限公司 光電元件及其製造方法
DE102014113380B4 (de) * 2014-09-17 2017-05-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips
CN104576862B (zh) * 2014-12-24 2017-08-25 江苏巨晶新材料科技有限公司 一种基于铜衬底的氮化物led垂直芯片及其制备方法
US9793436B2 (en) * 2015-01-16 2017-10-17 Epistar Corporation Semiconductor light-emitting device
JP2016174015A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体発光素子
JP2016174018A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体発光素子
CN107810563B (zh) * 2015-06-25 2020-04-14 Lg伊诺特有限公司 紫外光发光二极管、发光二极管封装及照明装置
KR102353077B1 (ko) * 2015-06-25 2022-01-19 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자, 발광소자 패키지 및 조명장치
CN114730739B (zh) * 2019-12-05 2023-06-06 苏州晶湛半导体有限公司 半导体结构及其制作方法
CN111370591A (zh) * 2020-03-12 2020-07-03 浙江大学 一种顶发射硅基钙钛矿发光二极管及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260215A (ja) * 2004-02-09 2005-09-22 Nichia Chem Ind Ltd 窒化物半導体素子
WO2006013698A1 (ja) * 2004-08-02 2006-02-09 Nec Corporation 窒化物半導体素子、及びその製造方法
JP2007329382A (ja) * 2006-06-09 2007-12-20 Mitsubishi Cable Ind Ltd GaN系発光ダイオード素子
US20080035936A1 (en) * 2006-08-14 2008-02-14 Lester Steven D GaN based LED with improved light extraction efficiency and method for making the same
JP2009049395A (ja) * 2007-07-24 2009-03-05 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP2010062493A (ja) * 2008-09-08 2010-03-18 Stanley Electric Co Ltd 半導体発光素子および半導体発光素子の製造方法
JP2011187961A (ja) * 2010-03-09 2011-09-22 Lg Innotek Co Ltd 発光素子
US20120001222A1 (en) * 2010-12-22 2012-01-05 Lg Innotek Co., Ltd. Light emitting device, and light emitting device package
DE102010048617A1 (de) * 2010-10-15 2012-04-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101282775B1 (ko) 2006-11-03 2013-07-05 엘지이노텍 주식회사 수직형 발광 소자 및 그 제조방법
KR20090018451A (ko) 2007-08-17 2009-02-20 삼성전기주식회사 수직구조 갈륨계 led 소자의 제조방법
US7897989B2 (en) * 2007-11-21 2011-03-01 E&E Japan Co., Ltd. Light emitter
KR101072034B1 (ko) * 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100974787B1 (ko) * 2010-02-04 2010-08-06 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101114191B1 (ko) 2010-09-17 2012-03-13 엘지이노텍 주식회사 발광소자

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260215A (ja) * 2004-02-09 2005-09-22 Nichia Chem Ind Ltd 窒化物半導体素子
WO2006013698A1 (ja) * 2004-08-02 2006-02-09 Nec Corporation 窒化物半導体素子、及びその製造方法
JP2007329382A (ja) * 2006-06-09 2007-12-20 Mitsubishi Cable Ind Ltd GaN系発光ダイオード素子
US20080035936A1 (en) * 2006-08-14 2008-02-14 Lester Steven D GaN based LED with improved light extraction efficiency and method for making the same
JP2009049395A (ja) * 2007-07-24 2009-03-05 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP2010062493A (ja) * 2008-09-08 2010-03-18 Stanley Electric Co Ltd 半導体発光素子および半導体発光素子の製造方法
JP2011187961A (ja) * 2010-03-09 2011-09-22 Lg Innotek Co Ltd 発光素子
DE102010048617A1 (de) * 2010-10-15 2012-04-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
US20120001222A1 (en) * 2010-12-22 2012-01-05 Lg Innotek Co., Ltd. Light emitting device, and light emitting device package

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046511A (ja) * 2014-08-26 2016-04-04 株式会社東芝 発光ダイオード装置
KR20160049747A (ko) * 2014-10-28 2016-05-10 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광소자 패키지
KR102249637B1 (ko) * 2014-10-28 2021-05-10 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광소자 패키지
JP2016192525A (ja) * 2015-03-31 2016-11-10 ウシオ電機株式会社 半導体発光素子
JP2018534781A (ja) * 2015-11-09 2018-11-22 エルジー イノテック カンパニー リミテッド 紫外線発光素子及び発光素子パッケージ
US10971648B2 (en) 2015-11-09 2021-04-06 Lg Innotek Co., Ltd. Ultraviolet light-emitting element and light-emitting element package
JP2017174873A (ja) * 2016-03-22 2017-09-28 日亜化学工業株式会社 発光素子
JP2019519123A (ja) * 2016-06-24 2019-07-04 エルジー イノテック カンパニー リミテッド 半導体素子およびこれを含む半導体素子パッケージ
JP7022997B2 (ja) 2016-06-24 2022-02-21 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子およびこれを含む半導体素子パッケージ
JP2020053594A (ja) * 2018-09-27 2020-04-02 日亜化学工業株式会社 発光素子及びその製造方法

Also Published As

Publication number Publication date
EP2657992A2 (en) 2013-10-30
US9099610B2 (en) 2015-08-04
CN103378240A (zh) 2013-10-30
US20130285095A1 (en) 2013-10-31
KR20130120615A (ko) 2013-11-05
CN103378240B (zh) 2017-09-22
EP2657992A3 (en) 2015-01-14

Similar Documents

Publication Publication Date Title
US9099610B2 (en) Light emitting device and light emitting device package
JP5650446B2 (ja) 半導体発光素子
KR101020963B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5816243B2 (ja) 発光素子及び発光素子パッケージ
KR101163838B1 (ko) 반도체 발광소자 및 그 제조방법
KR101154709B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101014013B1 (ko) 반도체 발광소자 및 그 제조방법
KR100993077B1 (ko) 반도체 발광소자 및 그 제조방법, 발광소자 패키지
KR100986374B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120129449A (ko) 자외선 발광 소자
KR102353570B1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
US8101958B2 (en) Semiconductor light-emitting device
KR101646261B1 (ko) 발광 소자 및 그 제조방법
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
KR102250516B1 (ko) 발광소자
KR101826979B1 (ko) 발광 소자 및 발광 소자 패키지
KR102200000B1 (ko) 발광소자 및 조명시스템
KR102042171B1 (ko) 발광 소자 및 발광 소자 패키지
KR20110101427A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102237137B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR101976446B1 (ko) 발광 소자 및 발광 소자 패키지
KR101750207B1 (ko) 발광 소자 및 발광 소자 패키지
KR102249637B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102350784B1 (ko) 자외선 발광소자 및 조명시스템
KR102299735B1 (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180522