JP2005260215A - 窒化物半導体素子 - Google Patents

Abstract

【課題】
従来の発光素子では、ウエハ内の順方向電圧（Ｖｆ）が不均一であったり、駆動時間経過にともないＶｆが変動する等、素子特性が十分とは言えない場合があった。
【解決手段】
本発明は、ｎ電極を有するｎ側コンタクト層とｐ電極を有するｐ側コンタクト層との間に、活性層を有する窒化物半導体素子に関する。特に、ｎ側コンタクト層と活性層の間に、ｎ側コンタクト層側から順に、第１のｎ側層、第２のｎ側層、第３のｎ側層および第４のｎ側層を少なくとも有し、少なくとも第２のｎ側層および第４のｎ側層はそれぞれｎ型不純物を含み、第２のｎ側層および第４のｎ側層のｎ型不純物濃度はそれぞれ、第１のｎ側層および第３のｎ側層のｎ型不純物濃度よりも高いことを特徴とする。
【選択図】 図１

Description

本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、太陽電池、光センサー等の発光素子、受光素子、あるいはトランジスタ、パワーデバイス等の電子デバイスに使用される窒化物半導体（例えば、Ｉｎ_aＡｌ_bＧａ_1-a-bＮ、０≦ａ、０≦ｂ、ａ＋ｂ≦１）素子に関する。

窒化物半導体は例えば高輝度青色ＬＥＤ、純緑色ＬＥＤの材料として、フルカラーＬＥＤディスプレイ、交通信号灯、イメージスキャナー光源等の各種光源で実用化されている。ＬＥＤの構造としては種々知られており、例えば、特許文献１などがある。
特開２０００−２３２２３７号公報

しかしながら、上記従来の発光素子では、ウエハ内の順方向電圧（Ｖｆ）が不均一であったり、駆動時間経過にともないＶｆが変動する等、素子特性が十分とは言えない場合があった。ウエハ内における平均Ｖｆを下げ、Ｖｆのバラツキを抑えることにより、よりよい歩留まりとすることができる。さらに、駆動時間経過にともなうＶｆの変動を抑えることが、素子の汎用性を広げるとともに信頼性を向上させることにつながる。例えば、複数のＬＥＤを並列に接続した場合、あるＬＥＤのみのＶｆが駆動時間経過とともに変動してしまうと、各々が均一に光らなくなってしまい、問題となる。
またさらに、静電耐圧を高くする構造として、ｎ型半導体層とp型半導体層とで活性層を挟む窒化物半導体素子において、複数の層からなるｎ型半導体層に、ｎ型不純物を含むｎ型半導体層を設けることでＶｆが低下する傾向にあり、低濃度のｎ型不純物もしくはアンドープのｎ型半導体層を設けることで静電耐圧が向上する傾向にある。そして、この低濃度のｎ型不純物もしくはアンドープのｎ型半導体層を厚膜で設けると静電耐圧特性がさらに向上する傾向にあるが、その一方で、上記課題のＶｆが駆動時間経過とともに変動してしまう問題が特に目立つ傾向にあった。

そこで、本発明の目的は、上記課題を解決する窒化物半導体素子を提供することである。

請求項１に記載の発明は、ｎ電極を有するｎ側コンタクト層とｐ電極を有するｐ側コンタクト層との間に、活性層を有する窒化物半導体素子に関する。特に、前記窒化物半導体素子は、前記ｎ側コンタクト層と前記活性層の間に、前記ｎ側コンタクト層側から順に、第１のｎ側層、第２のｎ側層、第３のｎ側層および第４のｎ側層を少なくとも有し、少なくとも前記第２のｎ側層および前記第４のｎ側層はそれぞれｎ型不純物を含み、前記第２のｎ側層および前記第４のｎ側層のｎ型不純物濃度はそれぞれ、前記第１のｎ側層および第３のｎ側層のｎ型不純物濃度よりも高いことを特徴とする窒化物半導体素子である。
請求項２に記載の発明は、請求項１に記載の窒化物半導体素子であって、前記第４のｎ側層のｎ型不純物濃度は、前記第２のｎ側層のｎ型不純物濃度よりも高いことを特徴とする。
請求項３に記載の発明は、請求項１または２に記載の窒化物半導体素子であって、前記窒化物半導体素子は、前記第４のｎ側層と前記活性層の間に、第５のｎ側層をさらに備え、前記第２のｎ側層および前記第４のｎ側層のｎ型不純物濃度はそれぞれ、前記第５のｎ側層のｎ型不純物濃度よりも高いことを特徴とする。
請求項４に記載の発明は、請求項３に記載の窒化物半導体素子であって、前記第１のｎ側層、前記第３のｎ側層および前記第５のｎ側層のｎ型不純物濃度は１Ｘ１０^１８／ｃｍ^３以下であることを特徴とする。
請求項５に記載の発明は、請求項１乃至４のいずれか１項に記載の窒化物半導体素子であって、前記第２のｎ側層の膜厚が、前記第１のｎ側層の膜厚より小さく、前記第４のｎ側層の膜厚が、前記第３のｎ側層の膜厚よりも小さいことを特徴とする。
請求項６に記載の発明は、請求項１乃至５のいずれか１項に記載の窒化物半導体素子であって、前記第１のｎ側層と第３のｎ側層は、実質的に組成が同じかバンドギャップエネルギーが同じであることを特徴とする。
請求項７に記載の発明は、請求項１乃至６のいずれか１項に記載の窒化物半導体素子であって、前記第２のｎ側層が第１のｎ側層と実質的に組成が同じかバンドギャップエネルギーが同じであることを特徴とする。
請求項８に記載の発明は、請求項１乃至７のいずれか１項に記載の窒化物半導体素子であって、前記第１のｎ側層および第３のｎ側層の膜厚が１００ｎｍ以上であることを特徴とする。
請求項９に記載の発明は、請求項１乃至８のいずれか１項に記載の窒化物半導体素子であって、前記第１乃至第３のｎ側層がＧａＮからなることを特徴とする。
また、請求項１０に記載の発明は、ｎ電極を有するｎ側コンタクト層と活性層との間に、該ｎ側コンタクト層側から順に、第１のｎ側層、第２のｎ側層、第３のｎ側層とを少なくとも有する窒化物半導体素子において、前記第１のｎ側層と第２のｎ側層は接しており、前記第２のｎ側層は、ｎ型不純物を含み、
前記第２のｎ側層のｎ型不純物濃度が第１のｎ側層及び第３のｎ側層のｎ型不純物濃度よりも高く、前記第２のｎ側層は、前記第１のｎ側層と実質的に組成が同じかバンドギャップエネルギーが同じであり、前記第２のｎ側層の膜厚が、第１のｎ側層及び第３のｎ側層の膜厚よりも小さいことを特徴とする窒化物半導体素子である。
請求項１１に記載の発明は、請求項１０に記載の窒化物半導体素子であって、前記第１のｎ側層及び第３のｎ側層は、実質的に組成が同じかバンドギャップエネルギーが同じであることを特徴とする。
請求項１２に記載の発明は、請求項１０または１１に記載の窒化物半導体素子であって、前記第１のｎ側層の膜厚が１００ｎｍ以上であることを特徴とする。
請求項１３に記載の発明は、請求項１０乃至１２のいずれか１項に記載の窒化物半導体素子であって、前記第１のｎ側層および第２のｎ側層がＧａＮからなることを特徴とする。
請求項１４に記載の発明は、請求項１０乃至１３のいずれか１項に記載の窒化物半導体素子であって、前記第１乃至第３のｎ側層がＧａＮからなることを特徴とする。
請求項１５に記載の発明は、請求項１０乃至１４のいずれか１項に記載の窒化物半導体素子であって、前記第３のｎ側層と活性層との間に、第３のｎ側層に接して、第４のｎ側層を有し、前記第４のｎ側層は、ｎ型不純物を含み、前記第４のｎ側層は、前記第３のｎ側層と実質的に組成が同じがバンドギャップエネルギーが同じであることを特徴とする。
請求項１６に記載の発明は、請求項１５に記載の窒化物半導体素子であって、 前記第３のｎ側層の膜厚が１００ｎｍ以上であることを特徴とする。
請求項１７に記載の発明は、請求項１５または１６に記載の窒化物半導体素子であって、前記第４のｎ側層は、ｎ型不純物を含み、前記第２のｎ側層のｎ型不純物濃度以上の濃度であることを特徴とする。
請求項１８に記載の発明は、請求項１５乃至１７に記載の窒化物半導体素子であって、前記第４のｎ側層と活性層との間に第５のｎ側層を有し、前記第４のｎ側層のｎ型不純物濃度は、前記第５のｎ型不純物濃度よりも高いことを特徴とする。
請求項１９に記載の発明は、請求項１乃至１８のいずれか１項に記載の窒化物半導体素子であって、前記第１のｎ側層の、隣接する層との界面の表面積が、１ｍｍ^２以下であることを特徴とする。
請求項２０に記載の発明は、請求項１乃至１９のいずれか１項に記載の窒化物半導体素子であって、前記ｎ側コンタクト層は、活性層側と反対の第１の主面側に窒化物半導体と異なる基板を有し、さらに活性層側に、隣接する窒化物半導体層との界面をなす第２の主面と、前記第２の主面より基板側にｎ電極を有する第３の主面とを有し、第１の主面から第３の主面までの膜厚が、３μｍ以上または第１の主面から第２の主面までの膜厚に対して８０％以下であることを特徴とする。

本発明の構成により、静電耐圧が高く、また駆動時間経過にともなうＶｆの変動を抑えた、信頼性の高い素子を得ることができる。

（実施の形態１）
図１は、本発明の窒化物半導体素子である発光ダイオード（ＬＥＤ）の構造を示す模式的断面図であるが、本発明はこれに限定されない。
図１は、基板１の上に、バッファ層２、下地層３、ｎ側コンタクト層４、第１のｎ側層５、第２のｎ側層６、第３のｎ側層７、第４のｎ側層８、活性層１１、ｐ側コンタクト層１４が順に積層された構造を有するＬＥＤを示す。ここで、本件発明の実施の形態１においては、第２のｎ側層および第４のｎ側層のｎ不純物濃度はそれぞれ、第１のｎ側層および第３のｎ側層のｎ型不純物濃度よりも高いことを特徴とする。なお、本実施の形態におけるｎ型不純物とはＳｉである。本発明において、窒化物半導体におけるｎ型不純物としては、炭素（Ｃ），ケイ素（Ｓｉ），ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、硫黄（Ｓ），セレン（Ｓｅ）およびテルル（Ｔｅ）などを用いることができるが、好ましくは導電性の点でＳｉを用いる

このように、ｎ側コンタクト層４と活性層１１の間に、第１のｎ側層５、第２のｎ側層６、第３のｎ側層７、第４のｎ側層８を設けることにより、ウエハ内におけるＶｆ（所定の電流値、例えば２０ｍＡの電流を流すのに必要な電圧）の平均値が低下するとともにバラツキも軽減されるので、出荷可能なチップ数が増え歩留まりが向上する。さらには、駆動初期のＶｆが低下するチップ数も減少するので歩留まりと共に汎用性も向上する。

また、複数のＬＥＤを並列に接続した場合、あるＬＥＤのみのＶｆが駆動時間経過とともに変動してしまうという、Ｖｆの変動の問題も解決される。以下に、このＶｆの駆動時間経過による変動の問題について詳説する。
例えば従来のｎ型窒化物半導体層とｐ型窒化物半導体層とが活性層を挟むような窒化物半導体発光素子では、素子特性のよい発光素子として、Ｖｆの低い素子が、また静電耐圧の高い素子が必要とされる。そして、ｎ型窒化物半導体層がｎ導電型を示す不純物（ｎ型不純物）を含むことでＶｆの低い窒化物半導体素子が得られる傾向にあり、逆にｎ型窒化物半導体層がアンドープか、低濃度のｎ型不純物を含む場合、静電耐圧の高い窒化物半導体素子が得られる傾向にあるが、これらはｎ型不純物の濃度については相反するものとなり、静電耐圧を高くしようとすると、Ｖｆが高くなるなどの問題がある。本発明者らは、アンドープか、低濃度のｎ型不純物を含む窒化物半導体層を厚膜で設けることにより、Ｖｆの駆動時間経過による変動がおこりやすいと考え、本発明にいたり、静電耐圧特性に優れかつＶｆの駆動時間経過による変動を抑えた窒化物半導体素子を得ることができた。

図６、図７、は本発明の静電耐圧特性に優れかつＶｆの駆動時間経過による変動を抑えた窒化物半導体素子を説明するための図であり、これら図示した半導体積層体がｎ型コンタクト層と活性層との間に有する窒化物半導体素子の説明である。

図６Ａは従来の、静電耐圧向上の効果を備えたｎ型半導体層の積層構造を模式的に示した図であり、図６Ｂは、図６Ａの積層構造におけるｎ側コンタクト層４と活性層１１とに挟まれた層についてのエネルギーバンド図を模式的に示した図である。ｎ電極が形成されるｎ側コンタクト層と活性層との間において、ｎ側コンタクト層から電子が移動し、この間にあるｎ型窒化物半導体層を通過して活性層に電子が注入される。ｎ型窒化物半導体層とｐ型窒化物半導体層との間に活性層が設けられた窒化物半導体発光素子においては、活性層に電子および正孔が効率よく注入されるために、少なくとも活性層とその外側の層との間でバンドオフセットが設けられる。つまりバンドギャップ差をもつ活性層よりもバンドギャップエネルギーの大きい層が設けらるが、このとき、接合界面にそれによる図６Ｂに示すようなスパイクおよびノッチが現れてしまう。図６Ａはその一例を示すもので、ＳｉがドープされたＧａＮからなるｎ側コンタクト層２０、アンドープのＧａＮ層２１、ＩｎＧａＮ層２２（活性層の井戸層よりもバンドギャップエネルギーが大きい層）、ＩｎＧａＮを井戸層とする活性層２３である。図６Ｂには、このうちアンドープのＧａＮ層２１、ＩｎＧａＮ層２２とのエネルギーバンド図である。このアンドープのＧａＮ層２１を設けることによって、静電耐圧特性に優れた発光素子が得られるが、ｎ側コンタクト層やその他の層が、ｎ型不純物がドープされているのに対し、アンドープの層は、電気ポテンシャルエネルギーが高いために、ｎ側コンタクト層からの電子の加速度が大きく、電子の移動する速度Ｖがその層を移動する際に、次第に大きくなってしまう。つまりｎ側コンタクト層からの電子がアンドープの層にＶ１の速度で入ると、アンドープの層から出るときの速度Ｖ２が、Ｖ１＜Ｖ２となる。そしてこのアンドープの層で加速された電子がスパイクに当たり、界面に強い衝撃を与える。そしてこの衝撃が続くことにより、活性層側のバンドギャップエネルギーの異なる層であるＩｎＧａＮ層２２の結晶が他の層と比べて急速に劣化し、部分的にその層にリーク電流が流れるようになり、Ｖｆが変動するものと考えられる。つまりこのアンドープの層の膜厚が厚ければ厚いほど、電子はポテンシャルエネルギーの高い層を移動する時間が長くなり、移動速度Ｖが速くなるので、この現象が起こりやすい。また、図６ＡではアンドープのＧａＮ層に接する層が、ＩｎＧａＮ層である場合の説明であるが、アンドープのＧａＮ層に接する層がＩｎＧａＮなど、アンドープの層と組成が異なるか、バンドギャップエネルギーが異なる窒化物半導体層を有するときには、またＩｎＧａＮからなる井戸層などの活性層に直接接する場合には、スパイクおよびノッチが現れるため、同様にこの現象が起りうると考えられる。また活性層の直前の層で電子の移動速度を小さくさせるより、ｎ型不純物を含む層と活性層の間になんらかの別の層を設けて、活性層から離れた層で電子の移動速度を小さくさせる方が、電子が安定して活性層に流れるようになるので好ましい。例えば、アンドープの層がＧａＮ層であるとき、ＡｌＧａＮ層やＩｎＧａＮ層（これらはアンドープでもｎ型不純物がドープされていてもよい）であれば、同様に起こりうる。

そこで本発明では、一例として図７に模式的に示したような、アンドープ層２１に接してｎ型不純物を含む層２５を設けることで、この問題が解消される。図７Ａは、図６Ａに加えてアンドープのＧａＮ層２１とＩｎＧａＮ層２２との間に、ＳｉがドープされたＧａＮ層２５を設けたものである。また図７Ｂは、図７Ａの積層構造におけるエネルギーバンド図を模式的に示した図である。図６に示したように、スパイクおよびノッチは現れるが、アンドープのＧａＮ層に接してＳｉドープのＧａＮ層を設けることで、アンドープ層を通過した電子の移動する速度Ｖが一度小さくなり、スパイクへの衝撃を小さくすることができる。つまりｎ側コンタクト層からの電子がアンドープの層にＶ３の速度で入ると、アンドープの層から出るときの速度がＶ４となり、この関係はＶ３＜Ｖ４となるが、従来の図６の構造に対して、Ｖ４＜Ｖ２となるので、従来よりスパイクへの衝撃を小さくすることができる。このＳｉがドープされたＧａＮ層（ｎ型不純物を含むＧａＮ層）の作用についてさらに説明すると、この層は、少なくともアンドープ層よりもｎ型不純物濃度が高いことが必要である。このような層は、ｎ型ドーパントによる程度のポテンシャルエネルギーの低下がみられ、静電耐圧特性を大きく変えることなく、電子の加速度を小さくすること、言い換えれば電子の移動速度Ｖを低下させることができる。またこの層は、アンドープの層よりもｎ型不純物濃度が高いことに加えて、アンドープの層と組成が実質的に同じかバンドギャップエネルギーが同じであることがさらに好ましい。組成が実質的に同じかバンドギャップエネルギーが同じであることで、アンドープの層に対するポテンシャルエネルギーの低下が、ｎ型ドーパントによるもののみになり、静電耐圧特性を変えることなく、電子の加速度を小さくすることができる。くわえて、この２層の格子整合性も良好となり、結晶性のよい半導体層とできる点でも好ましい。つまり、静電耐圧が高い素子において、Ｖｆの駆動時間経過による変動を抑えた窒化物半導体素子が得られる。

また、このアンドープの層は、必ずしもアンドープである必要はなく、静電耐圧の高い素子が得られる程度の低濃度であればよく、具体的にはｎ型不純物の濃度が１Ｘ１０^１８／cm³以下の範囲であることが好ましい。
さらに、このアンドープの層の活性層側に接するｎ型不純物を含む層のｎ型不純物濃度は、少なくとも隣接するアンドープの層よりもｎ型不純物濃度が高く、また５Ｘ１０^１７／cm³以上、好ましくは１Ｘ１０^１８／ｃｍ^３、より好ましくは５Ｘ１０^１８／cm³以上とすることで、電子の移動速度Ｖを低下させ、Ｖｆの駆動時間経過による変動を抑えることができる。加えて、ｎ型不純物を含む層は、ｎ側コンタクト層のｎ型不純物濃度とほぼ等しいかそれよりも小さいことが好ましい。ｎ型不純物濃度がｎ側コンタクト層よりも大きくなると、この層から活性層への電子の供給が支配的となってしまい、隣接するアンドープの層やその他の層が好適に機能しない。

またこれらアンドープの層と、ｎ型不純物を含む層のそれぞれの膜厚としては、これらの層の相関として、アンドープの層の膜厚が活性層側に隣接するｎ型不純物を含む層の膜厚よりも大きいことが好ましく、これにより、静電耐圧の高い素子が得られる。またそれぞれの膜厚については、ｎ型不純物を含む層の膜厚が１００ｎｍ以下が好ましい。ｎ型不純物を含む層の膜厚が１００ｎｍよりも大きいと、順方向および逆方向、特に逆方向の静電耐圧が大きく低下する傾向にあるとともに、隣接するアンドープの層が窒化物半導体素子の静電耐圧特性に好適に機能しなくなる。図８は、後述する積層構造Ｂにおいて、ｎ側に設けるアンドープＧａＮからなる下層（３０００オングストローム）を、最小構成を含むように、下からアンドープＧａＮからなる第1の層（１５００オングストローム）、Ｓｉを５Ｘ１０^１７／ｃｍ^３含むＧａＮからなる第２の層及びアンドープＧａＮからなる第３の層（１５００オングストローム）からなる３層構造とし、Ｓｉを含む層（第２の層）の膜厚（単位：オングストローム）に対する破壊電圧（単位：Ｖ）を示す図であるが、ｎ型不純物を含む層の膜厚が１００ｎｍを越えると、破壊電圧が急激に低下し、静電耐圧が大きく低下してしまう。また、ｎ型不純物を含む層の膜厚の下限としては、１ｎｍであり、１ｎｍ以上とすることで、ウエハ内におけるＶｆが低下する傾向にあると共に、この層が少なくとも電子の移動速度Ｖを低下する層として好適に機能する。

また他方、アンドープの層の膜厚は、１００ｎｍ以上であることが好ましい。この層が１００ｎｍ以上であることで、静電耐圧特性に優れた窒化物半導体素子となる。またアンドープの層の膜厚の上限としては、５００ｎｍであり、５００ｎｍより厚いとＶｆが急激に上昇してしまい好ましくない。図９は、後述する積層構造Ｂにおいて、ｎ側に設けるアンドープＧａＮからなる下層（３０００オングストローム）を、後述する最小構成を含むように、下からアンドープＧａＮからなる第1の層（１５００オングストローム）、Ｓｉを５Ｘ１０^１７／ｃｍ^３含むＧａＮからなる第２の層（１００オングストローム）及びアンドープＧａＮからなる第３の層（１５００オングストローム）からなる３層構造とし、アンドープの層（第１の層）の膜厚（単位：オングストローム）に対するＶｆ（単位：Ｖ）を示す図であるが、アンドープの層の膜厚が５００ｎｍ以上となると、Ｖｆが急激に上昇してしまう。

以上の説明が、本発明の主要となる特徴部分となり、このｎ側コンタクト層と活性層との間にある、隣接した２つの層を最小構成となる。
さらに、この最小構成をｎ側コンタクト層と活性層との間に備えた窒化物半導体素子において、最小構成のアンドープの層の隣接する層との界面の表面積が１ｍｍ^２よりも小さいことが好ましい。実施の形態１においては、第１のｎ側層もしくは第３のｎ側層の表面積が１ｍｍ^２よりも小さいことが好ましい。本発明の課題とするＶｆの駆動時間経過による変動は、ｎ側コンタクト層から供給される電子が、スパイクに衝撃を継続的に与えることにより起こる問題から、アンドープの層の界面の表面積が小さい、すなわち単位面積あたりの電子の数が多くなる窒化物半導体素子に特に発生しうる問題である。すなわちアンドープの層の界面の表面積が小さいほど、本発明の最小構成を備えることによるＶｆ変動の抑制が効果的にはたらく。窒化物半導体素子では、大きくは３インチのサファイア基板、その他２インチのＧａＮ基板や、６インチのＳｉＣ基板上に、窒化物半導体層を積層し、積層した窒化物半導体ウエハを種々の面積となるようにチップ化して窒化物半導体素子を得るが、チップ化した際の表面積が特に１ｍｍ^２より小さいと、ｎ側コンタクト層から活性層に向かう電子の数が多くなってしまい、スパイクに与える衝撃の回数も多くなることによるＶｆの変動が顕著に表れるが、本発明の最小構成を備えた素子ではＶｆの変動を抑制することができる。この特徴は、ｎ電極を基板に設けるＳｉ、ＳｉＣ、ＧａＮなどの導電性を有する基板を備えた窒化物半導体素子でも、ｐ電極と同一面側にｎ電極を設けるサファイアなどの絶縁性の基板を備えた窒化物半導体素子でも、適用される。

さらに加えて、基板としてサファイアなどの絶縁性の基板を用いた窒化物半導体素子では、ｐ電極とｎ電極とを同一面側に設ける構造が取られ、ｎ側コンタクト層が活性層側の窒化物半導体層に接合する面とｎ電極が形成される面とは通常高さが異なる。また電極から注入された電子は、ｎ側コンタクト層を層に平行な方向となる横方向に進み、次に活性層にむけて積層方向となる縦方向に進む。このため、ｎ側コンタクト層が活性層側の窒化物半導体層に接合する面と、ｎ電極が形成される面との高低差とともに、電子が通過する層となるｎ側コンタクト層の膜厚とによって、スパイクに与える衝撃の度合い、回数も異なると考えられる。

そこで、特に最小構成のアンドープの層の隣接する層との界面の表面積が１ｍｍ^２よりも小さい窒化物半導体素子において、ｎ側コンタクト層は、活性層側と反対の第１の主面側に絶縁性からなる基板を有し、さらに活性層側に、隣接する窒化物半導体層との界面をなす第２の主面と、第２の主面より基板側にｎ電極を有する第３の主面とを有し、これら第１〜第３の主面について、第１の主面から第３の主面までの膜厚が、３μｍ以上であるか、または第１の主面から第２の主面までの膜厚に対して８０％以下であることで、ｎ側コンタクト層から活性層に向かう電子の数が多くなってしまい、スパイクに与える衝撃の回数も多くなることによるＶｆの変動が顕著に表れるが、本発明の最小構成を備えた素子ではＶｆの変動を抑制することができる。図１０は、異種基板（３０）上に有するｎ側コンタクト層（３１）における第１の主面（Ｆ１）と第２の主面（Ｆ２）と第３の主面（Ｆ３）の関係を説明する図であり、第１の主面（Ｆ１）から第３の主面（Ｆ３）までの膜厚が３μｍ以上であると、ｎ電極（３２）からｎ側コンタクト層（３１）に入った電子は、縦方向であって、異種基板（３０）側に向けて深く入るため、横方向に進む時間も長くなり、ｎ電極（３２）から離れたｎ側コンタクト層の界面にまで到達する。また、第１の主面（Ｆ１）から第３の主面（Ｆ３）までの膜厚が、第１の主面（Ｆ１）から第２の主面（Ｆ２）までの膜厚に対して８０％以下であると、第２の主面（Ｆ２）と第３の主面（Ｆ３）との高低差が大きくなり、ｎ電極からｎ側コンタクト層に入った電子は、横方向に進むが、ｎ側コンタクト層の界面（ｎ側コンタクト層の活性層（３４）側にアンドープの窒化物半導体層（３３）が接している）に到達するまでの距離が大きいために、横方向に進み続け、この場合もｎ電極から離れたｎ側コンタクト層の界面にまで到達する。すなわちこれらの範囲においては、単位面積あたりの電子が多い領域が最小構成のアンドープの層の隣接する層との界面の全体にわたるため、界面のｎ電極側にのみ電子の多い領域が存在する窒化物半導体素子と比べて、スパイクに与える衝撃によるＶｆの変動が最も顕著に表れるが、本発明の最小構成を備えた素子では、このＶｆの変動を抑制することができる。

さらに、このアンドープの層とｎ型不純物を含む層とを最小構成とする構造を、ｎ側コンタクト層と活性層との間に、複数設けてもよい。複数設ける場合、静電耐圧は向上し、Ｖｆの変動を抑えた素子が得られるが、構造を多くしすぎると結晶性が悪くなり、発光効率が落ちる傾向になるので、適宜の数の最小構成を設けるとよい。

先に示した実施の形態１の構造は、この最小構成を２つ備えた構造であり、第１と第３のｎ側層が、この説明にあるアンドープの層もしくは１Ｘ１０^１８／ｃｍ^３以下のｎ型不純物を含む層、第２と第４のｎ側層が、この説明にある隣接するｎ型不純物を含む層に該当し、また第１のｎ側層と第２のｎ側層とで最小構成、また第３のｎ側層と第４のｎ側層とで最小構成を形成する。
以上説明した、この最小構成および最小構成を備えた窒化物半導体素子としては、いくつかの実施形態が挙げられる。次に、この最小構成および最小構成を備えた窒化物半導体素子において、好ましい実施形態を順番に詳説する。

以下、実施の形態１として示した図１の窒化物半導体素子を構成する各部位について説明する。
（基板１）
基板１としては、Ｃ面、Ｒ面又はＡ面を主面とするサファイア、その他、スピネル（ＭｇＡ₁₂Ｏ₄）のような絶縁性の基板の他、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、Ｓｉ、ＺｎＯ、ＧａＡｓ、ＧａＮ等の半導体基板を用いることができる。また、基板１は最終的に除去することもできる。

（バッファ層２）
バッファ層２としては、例えばＡｌＧａＮ（ＧａＮも含む）からなる窒化物半導体であり、好ましくはＡｌ混晶比が０．３以下、より好ましくはＡｌ混晶比が０．２以下のバッファ層２が挙げられる。また、バッファ層２は最終的に除去することもできるし、それ自体省略することもできる。

（下地層３）
下地層３としては、その組成は特に問うものではないが、好ましくはＡｌ比率が０．２以下のＡｌＧａＮ、より好ましくはＧａＮとすると結晶欠陥の少ない窒化物半導体層が得られやすい。また、下地層３は最終的に除去することもできるし、それ自体省略することもできる。

（ｎ側コンタクト層４）
ｎ側コンタクト層４としては、その組成は特に問うものではないが、好ましくはＡｌ比率が０．２以下のＡｌＧａＮ、より好ましくはＧａＮとすると結晶欠陥の少ない窒化物半導体層が得られやすい。膜厚は特に問うものではないが、ｎ電極を形成する層であるので１μｍ以上の膜厚で成長させることが望ましい。
また、本発明において用いられるｎ電極は、特に限定されず、従来知られている電極等を用いることができ、例えば実施例に記載の電極が挙げられる。

（第１のｎ側層５）
第１のｎ側層５としては、第２のｎ側層６〜第４のｎ側層８と同様に、それぞれ、Ａｌ比率が０．２以下のＡｌＧａＮ、またはＩｎ比率が０．１以下のＩｎＧａＮ、より好ましくはＧａＮとすると結晶欠陥の少ない窒化物半導体層が得られやすいので好ましい。また、第１のｎ側層５〜第４のｎ側層８はそれぞれが異なる組成でもよいが、同一組成であることが好ましく、より好ましくはＧａＮとすることができる。特に、第１のｎ側層と第３のｎ側層がＧａＮであることで、その両方が窒化物半導体素子の静電耐圧向上に好適に機能し、また第２のｎ側層と第４のｎ側層がＧａＮであることで、ｎ型不純物を含む層として結晶性のよい膜が得られる。

第１のｎ側層５を設けることにより、静電耐圧を向上させることができる。第１のｎ側層５におけるｎ型不純物濃度は、１Ｘ１０^１８／ｃｍ^３3以下、好ましくは５Ｘ１０^１７／ｃｍ^３以下、より好ましくは１Ｘ１０^１７／ｃｍ^３以下とすることができる。なお、これらのｎ型不純物濃度範囲はそれぞれがアンドープを含むものとする。これにより、特にｎ型不純物濃度が低くなるほど（ｎ型不純物濃度がアンドープに近づくほど）、上記効果がより顕著なものとなる。

本発明において、アンドープとは、意図的に不純物をドープしない状態を指し、例えば隣接する窒化物半導体層から拡散により混入される不純物を含んでいても成長時に不純物をドープしないで成長させている場合も本発明ではアンドープという。なお、拡散により混入される不純物は層内において不純物濃度に勾配がついていることが多い。

第１のｎ側層５の膜厚は、少なくとも１００オングストローム以上、好ましくは１００〜５０００オングストローム、より好ましくは１０００オングストローム以上３０００オングストローム以下とすることができる。１００オングストローム未満では静電耐圧の低下に伴い歩留まりの低下が大きくなる傾向が見られる。さらには、５０００オングストロームより厚いとＶｆが上昇しやすい。また１０００オングストローム以上、３０００オングストローム以下の範囲で、ｎ型不純物を含む層（第２の層）との関係が静電耐圧特性が向上とＶｆの駆動時間経過による変動を抑制することができる。

（第２のｎ側層６）
ｎ側不純物がドープされた第２のｎ側層６を設けることにより、ウエハ内における平均Ｖｆが大幅に低下するとともにバラツキも軽減させることができる。また駆動初期のＶｆが低下するＬＥＤチップの数も減少させることができる。また第１のｎ側層と接していることで、好適に加速された電子の速度を一度低下させることができる。

第２のｎ側層は、第１のｎ側層と組成が実質的に同じかバンドギャップエネルギーが同じであることが好ましく、先に説明したように、第１のｎ側層に対するポテンシャルエネルギーの低下が、ｎ型ドーパント（ｎ型不純物）によるもののみになり、静電耐圧特性を変えることなく、電子の加速度を小さくすることができる。最も好ましくは第１のｎ側層と第２のｎ側層とを共にＧａＮとすることである。

また、第２のｎ側層におけるｎ型不純物濃度は、少なくとも第１のｎ側層よりもｎ型不純物濃度が大きく、また５Ｘ１０^１７／ｃｍ^３以上、好ましくは１Ｘ１０^１８／ｃｍ^３以上、より好ましくは５Ｘ１０^１８／ｃｍ^３とすることにより、上記効果がより顕著なものとなる。 第２のｎ側層６の膜厚は、１０〜１０００オングストローム、好ましくは３０〜５００オングストローム、より好ましくは５０〜２００オングストロームである。膜厚が１０００オングストロームを超えると順方向および逆方向、特に逆方向の静電耐圧が大きく低下する傾向がある。一方、膜厚が１０オングストローム未満ではウエハ内における平均Ｖｆが低下しない傾向がある。

（第３のｎ側層７）
第３のｎ側層７を設けることにより、静電耐圧を向上させることができる。第３のｎ側層７におけるｎ型不純物濃度は、第２のｎ側層よりも小さいか、１Ｘ１０^１８／ｃｍ^３以下、好ましくは５Ｘ１０^１７／ｃｍ^３以下、より好ましくは１Ｘ１０^１７／ｃｍ^３以下とすることができる。なお、これらのｎ型不純物濃度範囲はそれぞれがアンドープを含むものとする。これにより、特にｎ型不純物濃度が低くなるほど（ｎ型不純物濃度がアンドープに近づくほど）、上記効果がより顕著なものとなる。

第３のｎ側層７の膜厚は、１００オングストローム以上、好ましくは１００〜５０００オングストローム、より好ましくは１０００オングストローム以上５０００オングストローム以下とすることができる。１００オングストローム未満では静電耐圧の低下に伴い歩留まりの低下が大きくなる傾向が見られる。さらには、５０００オングストロームより厚いとＶｆが上昇しやすい。また１０００オングストローム以上、３０００オングストローム以下の範囲で、ｎ型不純物を含む層（第４の層）との関係が静電耐圧特性が向上とＶｆの駆動時間経過による変動を抑制することができる。また詳細は不明だが、第３のｎ側層７は第１のｎ側層５と一体となってこのような作用効果が得られるものと考えられる。

（第４のｎ側層８）
ｎ側不純物がドープされた第４のｎ側層８は、キャリア濃度を十分とさせて発光出力に比較的大きく作用する層であり、また第３の層を設けた本実施の形態において、第３の層が静電耐圧を上げる層として好適に機能することができる。つまり、第３のｎ側層と接しているので、第３のｎ側層で再度加速された電子の速度を低下させることができる。この層を形成させないと著しく発光出力が低下する傾向がある。

第４のｎ側層は、第３のｎ側層と組成が実質的に同じかバンドギャップエネルギーが同じであることが好ましく、先に説明したように、第３のｎ側層に対するポテンシャルエネルギーの低下が、ｎ型ドーパント（ｎ型不純物）によるもののみになり、静電耐圧特性を変えることなく、電子の加速度を小さくすることができる。最も好ましくは第３のｎ側層と第４のｎ側層とを共にＧａＮとすることである。

第４のｎ側層８の膜厚は、１０オングストローム以上、好ましくは１００〜１０００オングストローム、より好ましくは１００〜５００オングストローム、さらに好ましくは２００〜５００オングストロームとすることができる。膜厚が１０オングストローム未満では静電耐圧の低下が大きくなる傾向があり、またウエハ内における平均Ｖｆが低下しない傾向がある。さらには、１０００オングストロームを超えると発光出力が低下しやすい。

第４のｎ側層８におけるｎ型不純物濃度は、少なくとも第３のｎ側層７よりもｎ型不純物濃度が大きく、好ましくは１Ｘ１０^１８／ｃｍ^３以上、より好ましくは５Ｘ１０^１８／ｃｍ^３以上とすることにより、上記効果がより顕著なものとなる。
さらに、第４のｎ側層８のｎ型不純物濃度は、第２のｎ側層６のｎ型不純物濃度よりも高いことが好ましい。つまり複数の最小構成（本実施の形態では第１と第２のｎ側層、第３と第４のｎ側層の２つの最小構成）を持つ場合、ｎ型不純物を含む層は、最小構成のうち、活性層に近い方のｎ型不純物濃度を高くすることが好ましい。これにより、発光出力および静電耐圧（特に逆方向の静電耐圧）の２つの特性を両立させて得ることができる。

さらに図示していないが、第４のｎ側層と活性層との間に、第５のｎ側層を設けてもよい。第５のｎ側層は、第２のｎ側層および第４のｎ側層のｎ型不純物濃度が、第５のｎ側層のｎ型不純物濃度よりも高くなるように設けることが好ましく、さらに第５のｎ側層のｎ型不純物濃度が１Ｘ１０^１８／ｃｍ^３以下とすることが好ましい。また第５のｎ側層の膜厚は、少なくとも第１のｎ側層および第３のｎ側層の膜厚よりも小さく、また１００ｎｍより小さいことで、第１〜第５のｎ側層を設けたときの、第１と第３のｎ側層が静電耐圧特性向上に好適に機能すると共に、第２と第４のｎ側層が電子の移動速度を低下させる層として、Ｖｆの駆動時間経過に伴う変動を抑制する層として好適に機能する。第５のｎ側層の膜厚の下限としては、１ｎｍで、１ｎｍ以上の膜厚で第１〜第５のｎ側層を備えた素子として上記効果がより顕著なものとなる。また上限としては１００ｎｍ以下が好ましく、１００ｎｍ以下とすることで、第１のｎ側層と第２のｎ側層、またさらに第３のｎ側層と第４のｎ側層とが本発明の効果を十分に発揮できるので好ましい。

また図示していないが、さらに加えて、第５のｎ側層と活性層の間に、次の超格子構造のｎ側多層膜を設けてもよい。超格子構造のｎ側多層膜を設けることにより、発光出力をさらに向上させることができる。このｎ型多層膜層は、組成の異なる少なくとも２種類以上の窒化物半導体から構成されていればよく、好ましい組成としては、Ａｌ比率０．１以下のＡｌＧａＮ（ＧａＮ含む）とＩｎ比率が０．１以下のＩｎＧａＮとの２種類の組成が挙げられる。超格子構造のｎ側多層膜を構成する単一層の膜厚は、特に限定されないが、１００オングストローム以下、好ましくは７０オングストローム以下、より好ましくは５０オングストローム以下とする。これにより出力が向上する傾向にある。また超格子構造のｎ側多層膜を構成する単一層はそれぞれ、アンドープでも、ｎ型不純物がドープされていてもよいが、好ましくは全層をアンドープとすることができる。

（活性層１１）
活性層１１としては、井戸層を有する単一量子井戸構造（ＳＱＷ）、又は多重量子井戸構造（ＭＱＷ）が好ましい。活性層１１がＭＱＷの場合、その積層順は特に問わず、井戸層または障壁層から積層することもできるし、同様に井戸層または障壁層で終わることもできる。

（ｐ側コンタクト層１４）
ｐ側コンタクト層１４としては、その組成は特に問わないが、ＧａＮ、Ａｌ比率０．２以下のＡｌＧａＮ、Ｉｎ比率０．２以下のＩｎＧａＮとすることができ、より好ましくはＧａＮとするとｐ電極材料と好ましいオーミック接触が得られやすい。本発明において用いられるｐ電極は、特に限定されず、従来知られているＩＴＯ等を用いた電極や、実施例に記載の電極が挙げられる。

（実施の形態２）
実施の形態２は、実施の形態１で示した最小構成に加えて、第２のｎ側層よりも活性層側に第３のｎ側層を備えたもので、第３のｎ側層が、第２のｎ側層よりも膜厚が大きく、またｎ型不純物濃度が第２のｎ側層よりも小さいことを特徴とする。そしてｎ側コンタクト層と活性層との間に、第１のｎ側層と第２のｎ側層が接して、さらに第２のｎ側層より活性層側に第３のｎ側層を備えた構成を最小構成とした積層構造を備えた窒化物半導体素子である。

この実施の形態２による最小構成に含まれる第３のｎ側層は、第３のｎ側層を設けることで、第２のｎ側層が活性層から離れて位置するようになる。また第１のｎ側層と第２のｎ側層による、静電耐圧を上げ、駆動経過時間によるＶｆの変動を抑えた窒化物半導体素子を、さらに静電耐圧をあげることができる。すなわち静電耐圧を上げることができる第１のｎ側層と第３のｎ側層との間に電子の移動速度を低下させる第２のｎ側層を介在することで、静電耐圧特性を上げる層（具体的には、アンドープの層もしくはｎ型不純物濃度を１Ｘ１０^１８／ｃｍ^３以下含む層）を擬似的に厚膜で設けることが可能となる。また、第２のｎ側層（ｎ型不純物を含む層）を活性層から離して設けることができ、活性層から離れた層（第２のｎ側層）で電子の移動速度を小さくさせる方が、電子が安定して活性層に流れるようになるので好ましい。

実施の形態２の第１のｎ側層〜第３のｎ側層について、詳説すると、第１のｎ側層と第２のｎ側層は、実施の形態１に示したアンドープの層、ｎ型不純物を含む層がそれぞれ適用される。

また第３のｎ側層については、実施の形態１に示したアンドープの層が適用される。さらに加えて第３のｎ側層は、第２のｎ側層に接してなることが好ましく、また第１のｎ側層と組成が実質的に同じか、バンドギャップエネルギーが同じであることが好ましく、第１のｎ側層と組成かバンドギャップエネルギーが同じであることで、第１のｎ側層と第３のｎ側層との両方が静電耐圧特性を向上させる層として、好適に機能する。いずれか一方のバンドギャップエネルギーが小さいと、偏りが生じてしまい、バンドギャップエネルギーが小さい層においては、静電耐圧の効果は十分に得られない傾向にある。そして、第１のｎ側層と第３のｎ側層とがいずれもＧａＮであることが好ましい。また第１のｎ側層、第２のｎ側層、第３のｎ側層がいずれもＧａＮであることで、第２のｎ側層について、第１のｎ側層に対するポテンシャルエネルギーの低下が、ｎ型ドーパント（ｎ型不純物）によるもののみになり、静電耐圧特性を変えることなく、電子の加速度を小さくすることができると共に、第３のｎ側層で第１のｎ側層で得られる静電耐圧特性をさらに向上することができる。このように実施の形態２では、第１のｎ側層〜第３のｎ側層を最小構成とした窒化物半導体素子を説明したが、これを図を用いて説明すると、図１１のようになる。図１１Ａは、アンドープの層（第１のｎ側層）に接してｎ型不純物を含む層（第２のｎ側層）を設け、さらにｎ型不純物を含む層（第２のｎ側層）と活性層との間、図の例ではｎ型不純物を含む層に接して、アンドープの層（第３のｎ側層）を備えた構造の一例を模式的に示した図である。このような第１のｎ側層〜第３のｎ側層を備えることで、図６に示した従来の構造に対して同様の問題が解決できる。図１１Ａは、図６Ａに加えてアンドープのＧａＮ層とＩｎＧａＮ層との間に、ＳｉがドープされたＧａＮ層とアンドープのＧａＮ層をさらに設けたものである。また図１１Ｂは、図１１Ａの積層構造におけるエネルギーバンド図を模式的に示した図である。実施の形態１で示した第１のｎ側層と第２のｎ側層を備えた構造に加えて、第３のｎ側層（具体的には、アンドープの層もしくはｎ型不純物濃度を１Ｘ１０^１８／ｃｍ^３以下含む層）を設けたことで、ｎ型不純物を含む層が活性層から離すことができるとともに、さらに静電耐圧を上げる層を擬似的に厚膜で設けることが可能となる。

さらに実施の形態２では、第３のｎ側層の活性層側に接して、第４のｎ側層を設けることが好ましく、第４のｎ側層が、ｎ型不純物を含む（少なくとも第３のｎ側層よりもｎ型不純物濃度が大きく、好ましくはｎ型不純物濃度が５Ｘ１０^１７／ｃｍ^３以上）とともに、第３のｎ側層と実質的に組成が同じかバンドギャップエネルギーが同じであることを特徴とする。このような第４のｎ側層を設けることで、第３のｎ側層により加速された電子の速度を第４のｎ側層で再度小さくすることができる。すなわち第３のｎ側層は第１のｎ側層と第２のｎ側層とで最小構成をとるのみならず、第３のｎ側層と第４のｎ側層とで、実施の形態１で示した最小構成による効果ももたらすことになる。

さらに、第４のｎ側層を設ける場合、第４のｎ側層のｎ型不純物濃度は、第２のｎ側層のｎ型不純物濃度よりも高いことが好ましい。ｎ型不純物を含む層が第２のｎ側層と第４のｎ側層と２つ有するが、活性層に近い方のｎ型不純物濃度を高くすることが好ましい。これにより、発光出力および静電耐圧（特に逆方向の静電耐圧）の２つの特性を両立させて得ることができる。
さらに実施の形態２においても、第４のｎ側層と活性層との間に第５のｎ側層を設けてもよい。第５のｎ側層は、第２のｎ側層および第４のｎ側層のｎ型不純物濃度が、第５のｎ側層のｎ型不純物濃度よりも高くなるように設けることが好ましく、さらに第５のｎ側層のｎ型不純物濃度が１Ｘ１０^１８／ｃｍ^３以下とすることが好ましい。また第５のｎ側層の膜厚は、少なくとも第１のｎ側層および第３のｎ側層の膜厚よりも小さく、また１００ｎｍより小さいことで、第１〜第５のｎ側層を設けたときの、第１と第３のｎ側層が静電耐圧特性向上に好適に機能すると共に、第２と第４のｎ側層が電子の移動速度を低下させる層として、Ｖｆの駆動時間経過に伴う変動を抑制する層として好適に機能する。第５のｎ側層の膜厚の下限としては、１ｎｍで、１ｎｍ以上の膜厚で第１〜第５のｎ側層を備えた素子として上記効果がより顕著なものとなる。また上限としては１００ｎｍ以下が好ましく、１００ｎｍ以下とすることで、第１のｎ側層と第２のｎ側層、またさらに第３のｎ側層と第４のｎ側層が本発明の効果を十分に発揮できるので好ましい。

また図示していないが、さらに加えて、第５のｎ側層と活性層の間に、次の超格子構造のｎ側多層膜を設けてもよい。超格子構造のｎ側多層膜を設けることにより、発光出力をさらに向上させることができる。このｎ側多層膜について詳しくは実施の形態１と同様である。
また実施の形態２においても、この第１のｎ側層、第２のｎ側層、第３のｎ側層を最小構成とする構造を、ｎ側コンタクト層と活性層との間に、複数設けてもよい。複数設ける場合、静電耐圧は向上し、Ｖｆの変動を抑えた素子が得られるが、構造を多くしすぎると結晶性が悪くなり、発光効率が落ちる傾向になるので、適宜の数の最小構成を設けるとよい。

以上、実施の形態１と実施の形態２を説明したが、これらの窒化物半導体素子について、その他の構成については限定されるものではないが、窒化物半導体素子とするには、基板、ｎ側窒化物半導体層、活性層、p側窒化物半導体層およびｎ電極、ｐ電極とそれぞれの構成が必要となる。これらその他の構成について、好ましい形態を次に説明する。
基板としては、特に限定されるものではなく、半導体層を積層させることができるものであればよい。例えば、積層構造の成長方法に用いる基板、特にエピタキシャル成長用の基板としては、窒化物半導体と異なる材料の異種基板として、Ｃ面、Ｒ面及びＡ面のいずれかを主面とするサファイア、スピネル（ＭｇＡ１_２Ｏ_４）のような絶縁性基板、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉ及び窒化物半導体と格子整合する酸化物基板；窒化物基板として、ＧａＮ、ＡｌＮ等の窒化物半導体基板等が挙げられる。なかでも、サファイア、スピネル基板を用いることが好ましい。さらにこれら基板のうち、窒化物半導体と屈折率が異なる材料については、基板の窒化物半導体成長面が凹凸形状を有することが好ましい。基板と窒化物半導体層との界面が凹凸形状であることで、発光層から出た光が効率よく窒化物半導体素子から出されるようになる。この凹凸は、凹部と凸部をつなぐ斜面が窒化物半導体積層方向に対して傾斜していると、さらに窒化物半導体素子の光取り出し効率が大きくなるので好ましい。

なお、基板は、基板上に下地層などが形成されたものを用いてもよい。下地層としては、特にその上に形成される半導体層に対して異種基板を用いた場合、例えば、結晶核形成層及び核成長層として、Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）を低温（２００〜９００℃）で成長させた低温成長バッファ層と、その上に形成される単結晶かつ高温成長層とからなるバッファ層等が挙げられる。膜厚は、例えば、５０オングストローム〜０．１μｍ程度が挙げられる。また、ＥＬＯ(Epitaxial Lateral Overgrowth)として知られるような層を設けてもよい。つまり、基板上又は下地層上に、島状部（凸部、マスク開口部）などの成長部を他の領域に比べて優先的又は選択的に成長させて、各選択成長部が横方向に成長して接合、会合することで層を形成するような成長層を設けてもよい。これにより結晶性、特に結晶欠陥を低減させた素子構造を得ることができる。下地層は、発光素子構造として動作部に含めてもよいが、通常、発光素子構造の成長用のためにのみ用いられて、発光素子として機能しない非動作部として設けられる。

窒化物半導体層としては、ＧａＮ、ＡｌＮもしくはＩｎＮ又はこれらの混晶であるＩＩＩ−Ｖ族窒化物半導体等が挙げられる。ＩＩＩ−Ｖ族窒化物半導体としては、例えば、Ｉｎ_αＡｌ_βＧａ_{１−α−β}Ｎ（０≦α、０≦β、α＋β≦１）、ＩＩＩ族元素の一部又は全部をボロンで置換したもの、Ｖ族元素として窒素の一部をＰ、Ａｓ、Ｓｂで置換したもの等が挙げられる。なお、その他、半導体層として、一部にＩｎＡｌＧａＰ系材料、ＩｎＰ系材料、ＡｌＧａＡｓ系材料又はこれらの混晶材料等を用いてもよい。

窒化物半導体層は、ＭＯＶＰＥ（有機金属気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、ＭＯＣＶＤ（有機金属化学気相成長法）等の種々の方法で形成することができる。なかでも、ＭＯＣＶＤ、ＭＢＥにより形成することが好ましい。

窒化物半導体層は、アクセプター又はドナーとして機能するドーパントを添加することにより、各導電型の窒化物半導体層を形成することができる。ｎ型ドーパントとしては、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ等のＩＶ族又はＶＩ族元素を用いることができる。なかでも、Ｓｉ、Ｇｅ、Ｓｎが好ましく、Ｓｉがより好ましい。ｐ型ドーパントとしては、Ｂｅ、Ｚｎ、Ｍｎ、Ｃｒ、Ｍｇ、Ｃａなどが挙げられる。なかでも、Ｍｇが好ましい。なお、窒化物半導体層は、ドーパントをドープしないアンドープのままであってもｎ型半導体層として機能させることができる。また、ｎ型半導体層及びｐ型半導体層は、部分的にアンドープの層、半絶縁性の層を含んでいてもよい。

ｎ型半導体層は、いずれかの導電型のドーパントを含有させ、電極との接続と活性層（発光層）へのキャリアの供給、拡散とを実現するような層構造を有している。特に、電極との接続領域から発光層の直下にわたって、キャリア（電子）を面内に拡散して供給する層（コンタクト層）には、他の領域より高濃度にドープされることが好ましい。また、このようなキャリアの供給及び面内拡散層（コンタクト層及びその近傍層）の他に、積層方向において発光層へキャリアを移動・供給する介在層又はｐ型半導体層のキャリアを発光層に閉じ込めるクラッド層などを、コンタクト層とは別に設けることが好ましい。このような層は、面内拡散層よりドーパントが低濃度の低濃度不純物層か、アンドープのアンドープ層か、又はこれらの層を含む多層膜により形成することができる。

この層により、比較的不純物濃度が高い面内拡散層による結晶性の悪化を回復し、その上に成長させる層の結晶性を良好にすることができる。
ここで、多層膜としては、少なくとも組成の異なる２種の層を交互に積層させたような周期構造が好ましい。具体的には、Ｉｎを含む窒化物半導体層とそれとは異なる組成の層との周期構造、例えば、Ｉｎ_ｘＧａ_１−ｘＮ／Ｉｎ_ｙＧａ_１−ｙＮ（０≦ｘ＜ｙ＜１）等が挙げられる。また、組成が傾斜する構造であってもよいし、周期構造又は傾斜構造において不純物濃度を変調させた構造、膜厚を変動させた構造等であってもよい。特に、多層膜は、結晶性を考慮すると、２０ｎｍ以下の膜厚の層を積層した構造、さらに１０ｎｍ以下の膜厚の層を積層した構造であることが好ましい。

発光層は、ｎ型半導体層と、ｐ型半導体層との間に形成されることが好ましい。特に、Ｉｎを含む窒化物半導体（例えば、ＩｎＧａＮ等）を発光層に用いると、Ｉｎの混晶比を変化させることにより、発光波長を紫外域から可視光（赤色、緑色、青色）の領域において調整することができ、さらに良好な発光効率が得られる。また、ＧａＮ、ＡｌＧａＮなどのＩｎＧａＮよりも高バンドギャップの材料を用いることにより、紫外域において発光するものが得られる。

さらに、発光層（活性層と称することがある）は、量子井戸構造の活性層を用いることが好ましい。例えば、井戸層が１つの単一量子井戸構造、さらに好ましくは、複数の井戸層が障壁層を介して積層した構造の多重量子井戸構造である。井戸層は、ＩｎＧａＮ層を用いるものが好ましく、障壁層として、井戸層よりバンドギャップエネルギーが大きくなるような層、例えばＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ等を設けることが好ましい。また障壁層は組成の異なる層が複数積層された積層体として井戸層と井戸層との間に有していてもよい。井戸層及び障壁層の膜厚は、３０ｎｍ以下、好ましくは２０ｎｍ以下であり、特に井戸層は１０ｎｍ以下とすることで、量子効率に優れた発光層が得られる。井戸層及び障壁層は、各導電型層のドーパントがドープされていてもよいし、ドープされていなくてもよい。

ｐ型半導体層は、キャリアを発光層に閉じ込めるクラッド層、電極と接続されるコンタクト層を設けることが好ましい。特に、発光層上にクラッド層、その上にコンタクト層を設け、コンタクト層に、ドーパントを高濃度にドープすることが好ましい。

クラッド層は、Ａｌを含む窒化物半導体、さらにＡｌＧａＮ層を用いることが好ましい。さらにクラッド層は、発光層に近接又は接触して形成されることにより、発光層の効率を高めることができる。

また、コンタクト層とクラッド層との間にそれらの層より低濃度の不純物層を介在させることにより、耐圧性に優れた素子を得ることができる。
さらに、コンタクト層を高濃度にドープすることにより、結晶性を改善することができる。コンタクト層は、電極を接続する領域の下方において発光するため、その面内でキャリアを拡散させる層としても機能し得る。また、電極により面内での電流拡散として機能させることで、窒化物半導体における低い移動度のｐ型キャリアの拡散を補助することができる。さらに、コンタクト層の膜厚を他の層（クラッド層、介在低濃度層）よりも小さくし、他の層よりも高濃度に不純物ドープすることにより、高キャリア濃度の層を形成して、電極からのキャリアの注入を効率的に行うことができる。

ｎ型半導体層に備えるｎ電極及びp型半導体層に備えるｐ電極は、それぞれ、ｎ型半導体層及びｐ型は半導体層に接続して形成されるものであれば、その形状、位置、材料、膜厚等は特に限定されるものではない。

例えば、ｎ型半導体層、発光層及びｐ型半導体層がこの順に積層されている場合には、部分的にｐ型半導体層と発光層、任意にｎ型半導体層の膜厚方向の一部が除去されることにより露出したｎ型半導体層の上面にｎ電極が、ｐ型半導体層の上面にｐ電極が形成されていることが適当である。

また、ｎ電極及びｐ電極は、ｎ型半導体層及びｐ型半導体層に対してオーミック接触が得られる材料、例えば、アルミニウム、ニッケル、金、銀、銅、クロム、モリブデン、チタン、インジウム、ガリウム、タングステン、白金族系材料（例えば、Ｐｔ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｏｓ等）等の金属及びＩＴＯ、ＺｎＯ、ＳｎＯ_２等の導電性酸化物等の単層又は積層層により形成することができる。これら電極は、例えば、５０ｎｍ〜１５μｍ程度の膜厚で形成することができる。なお、得られた発光素子の実装形態（例えば、フェイスダウン、フェイスアップ等）、発光面の方向等により、最も発光光が効率的に取り出すことができるように、ｎ電極及びｐ電極の材料を選択することが必要である。

ｎ電極及びｐ電極は、当該分野で公知の方法、例えば、電極材料膜を半導体層上のほぼ全面に形成した後、フォトリソグラフィ及びエッチング工程、リフトオフ法、ＥＢ法等によりパターニングすることにより形成することができる。

このように窒化物半導体素子のその他の構成も踏まえて、本発明に適用できる窒化物半導体素子について、例えば次の積層構造Ａ〜Ｅに示すような積層構造が挙げられる。そして本発明の特徴部である最小構造がｎ側コンタクト層と活性層との間のいずれかの層に置き換えられるか層間に挿入される。
下記の積層構造Ａ〜Ｅは、いずれも成長基板上に形成され、成長基板としてはサファイアが好ましい。

積層構造Ａ：ＧａＮよりなるバッファ層（膜厚：２００オングストローム）、Ｓｉドープｎ型ＧａＮよりなるｎ型コンタクト層（４μｍ）、アンドープＩｎ_０．２Ｇａ_０．８Ｎよりなる単一量子井戸構造の発光層（３０オングストローム）、Ｍｇドープｐ型Ａｌ_０．１Ｇａ_０．９Ｎよりなるｐ型クラッド層（０．２μｍ）、Ｍｇドープｐ型ＧａＮよりなるｐ型コンタクト層（０．５μｍ）。

積層構造Ｂ：ＡｌＧａＮからなるバッファ層（膜厚：約１００オングストローム）、アンドープＧａＮ層（１μｍ）、Ｓｉを４．５Ｘ１０^１８／ｃｍ^３含むＧａＮからなるｎ側コンタクト層（５μｍ）、アンドープＧａＮからなる下層（３０００オングストローム）と、Ｓｉを４．５Ｘ１０^１８／ｃｍ^３含むＧａＮからなる中間層（３００オングストローム）と、アンドープＧａＮからなる上層（５０オングストローム）との３層からなるｎ側第１多層膜層（総膜厚：３３５０オングストローム）、アンドープＧａＮ（４０オングストローム）とアンドープＩｎ_０．１Ｇａ_０．９Ｎ（２０オングストローム）とが繰り返し交互に１０層ずつ積層されてさらにアンドープＧａＮ（４０オングストローム）が積層された超格子構造のｎ側第２多層膜層（総膜厚：６４０オングストローム）、アンドープＧａＮからなる障壁層（２５０オングストローム）とＩｎ_０．３Ｇａ_０．７Ｎからなる井戸層（３０オングストローム）とが繰り返し交互に６層ずつ積層されてさらにアンドープＧａＮからなる障壁層（２５０オングストローム）が積層された多重量子井戸構造の発光層（総膜厚：１９３０オングストローム）、Ｍｇを５Ｘ１０^１９／ｃｍ^３含むＡｌ_０．１５Ｇａ_０．８５Ｎ（４０オングストローム）とＭｇを５Ｘ１０^１９／ｃｍ^３含むＩｎ_０．０３Ｇａ_０．９７Ｎ（２５オングストローム）とが繰り返し５層ずつ交互に積層されてさらにＭｇを５Ｘ１０^１９／ｃｍ^３含むＡｌ_０．１５Ｇａ_０．８５Ｎ（４０オングストローム）が積層された超格子構造のｐ側多層膜層（総膜厚：３６５オングストローム）、Ｍｇを１Ｘ１０^２０／ｃｍ^３含むＧａＮからなるｐ側コンタクト層（１２００オングストローム）。

積層構造Ｃ：ＡｌＧａＮからなるバッファ層（膜厚：約１００オングストローム）、アンドープＧａＮ層（１μｍ）、Ｓｉを４．５Ｘ１０^１８／ｃｍ^３含むＧａＮからなるｎ側コンタクト層（５μｍ）、アンドープＧａＮからなる下層（３０００オングストローム）と、Ｓｉを４．５Ｘ１０^１８／ｃｍ^３含むＧａＮからなる中間層（３００オングストローム）と、アンドープＧａＮからなる上層（５０オングストローム）との３層からなるｎ側第１多層膜層（総膜厚：３３５０オングストローム）、アンドープＧａＮ（４０オングストローム）とアンドープＩｎ_０．１Ｇａ_０．９Ｎ（２０オングストローム）とが繰り返し交互に１０層ずつ積層されてさらにアンドープＧａＮ（４０オングストローム）が積層された超格子構造のｎ側第２多層膜層（総膜厚：６４０オングストローム）、アンドープＧａＮからなる障壁層（２５０オングストローム）と、Ｉｎ_０．３Ｇａ_０．７Ｎからなる井戸層（３０オングストローム）とＩｎ_０．０２Ｇａ_０．９８Ｎからなる第１の障壁層（１００オングストローム）とアンドープＧａＮからなる第２の障壁層（１５０オングストローム）との３層が繰り返し交互に６層ずつ積層されて形成された多重量子井戸構造の発光層（総膜厚：１９３０オングストローム）（繰り返し交互に積層する層は３層〜６層の範囲が好ましい）、Ｍｇを５Ｘ１０^１９／ｃｍ^３含むＡｌ_０．１５Ｇａ_０．８５Ｎ（４０オングストローム）とＭｇを５Ｘ１０^１９／ｃｍ^３含むＩｎ_０．０３Ｇａ_０．９７Ｎ（２５オングストローム）とが繰り返し５層ずつ交互に積層されてさらにＭｇを５Ｘ１０^１９／ｃｍ^３含むＡｌ_０．１５Ｇａ_０．８５Ｎ（４０オングストローム）が積層された超格子構造のｐ側多層膜層（総膜厚：３６５オングストローム）、Ｍｇを１Ｘ１０^２０／ｃｍ^３含むＧａＮからなるｐ側コンタクト層（１２００オングストローム）。

さらに、ｐ側多層膜層とｐ側コンタクト層との間に、ＧａＮ又はＡｌＧａＮ（２０００オングストローム）からなる層を形成してもよい。この層は、アンドープで形成され、隣接する層からのＭｇの拡散により、ｐ型を示す。この層を設けることで、発光素子の静電耐圧が向上する。この層は、静電保護機能を別途設けた発光装置に用いる場合にはなくてもよいが、発光素子外部に静電保護素子など、静電保護手段を設けない場合には、静電耐圧を向上させることができるので設けることが好ましい。

積層構造Ｄ：バッファ層、アンドープＧａＮ層、Ｓｉを６．０Ｘ１０^１８／ｃｍ^３含むＧａＮからなるｎ側コンタクト層、アンドープＧａＮ層（以上が総膜厚６ｎｍのｎ型窒化物半導体層）、Ｓｉを２．０Ｘ１０^１８／ｃｍ^３含むＧａＮ障壁層とＩｎＧａＮ井戸層とを繰り返し５層ずつ交互に積層された多重量子井戸の発光層（総膜厚：１０００オングストローム）、Ｍｇを５．０Ｘ１０^１８／ｃｍ^３含むＧａＮからなるｐ型窒化物半導体層（膜厚：１３００オングストローム）。
さらに、ｐ型窒化物半導体層の上にＩｎＧａＮ層（３０〜１００オングストローム、好ましくは５０オングストローム）を有してもよい。これにより、このＩｎＧａＮ層が電極と接するｐ側コンタクト層となる。

積層構造Ｅ：バッファ層、アンドープＧａＮ層、Ｓｉを１．３Ｘ１０^１９／ｃｍ^３含むＧａＮからなるｎ側コンタクト層、アンドープＧａＮ層（以上が総膜厚６ｎｍのｎ型窒化物半導体層）、Ｓｉを３．０Ｘ１０^１８／ｃｍ^３含むＧａＮ障壁層とＩｎＧａＮ井戸層とを繰り返し７層ずつ交互に積層された多重量子井戸の発光層（総膜厚：８００オングストローム）、Ｍｇを２．５Ｘ１０^２０／ｃｍ^３含むＧａＮからなるｐ型窒化物半導体層。このｐ型窒化物半導体層の上には、ｐ側コンタクト層として、ＩｎＧａＮ層（３０〜１００オングストローム、好ましくは５０オングストローム）を形成してもよい。

以上、積層構造Ａ〜Ｅを例として挙げたが、本発明の窒化物半導体素子がこれらの積層構造に特に限定されないことはいうまでもない。

以下に、本発明に係る実施例を示す。ただし、本発明は以下の実施例に限定されるものではない。
［実施例１］
図１に基づいて実施例１について説明する。
（基板１）
サファイア（Ｃ面）よりなる基板１をＭＯＶＰＥの反応容器内にセットし、水素を流しながら、基板の温度を１０５０℃まで上昇させ、基板のクリーニングを行う。

（バッファ層２）
続いて、温度を５１０℃まで下げ、キャリアガスに水素、原料ガスにアンモニアとＴＭＧ（トリメチルガリウム）とを用い、基板１上にＧａＮよりなるバッファ層２を約１００オングストロームの膜厚で成長させる。

（下地層３）
バッファ層２成長後、ＴＭＧのみ止めて、温度を１０５０℃まで上昇させる。１０５０℃になったら、同じく原料ガスにＴＭＧ、アンモニアガスを用い、アンドープＧａＮ層からなる下地層３を約１．５μｍの膜厚で成長させる。

（ｎ型コンタクト層４）
１０５０℃で、同じく原料ガスにＴＭＧ、アンモニアガス、不純物ガスにシランガスを用い、Ｓｉを５Ｘ１０^１８／cm^３ドープしたＧａＮよりなるｎ側コンタクト層を約４μｍの膜厚で成長させる。

（第１のｎ側層５）
１０５０℃で、シランガスのみを止めてアンドープＧａＮ層からなる第１のｎ側層５を約１５００オングストロームの膜厚で成長させる。

（第２のｎ側層６）
１０５０℃で、シランガスを用いＳｉを５Ｘ１０^１７／cm^３ドープしたＳｉドープＧａＮ層からなる第２のｎ側層６を約１００オングストロームの膜厚で成長させる。

（第３のｎ側層７）
１０５０℃で、シランガスのみを止めてアンドープＧａＮ層からなる第３のｎ側層７を約１５００オングストロームの膜厚で成長させる。

（第４のｎ側層８）
１０５０℃で、シランガスを用いＳｉを１Ｘ１０^１９／cm^３ドープしたＳｉドープＧａＮ層からなる第４のｎ側層８を約３００オングストロームの膜厚で成長させる。

（活性層１１）
アンドープＧａＮよりなる障壁層を２００オングストロームの膜厚で成長させ、続いて温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いアンドープＩｎ_０．３Ｇａ_０．７Ｎよりなる井戸層を２０オングストロームの膜厚で成長させる。そして障壁＋井戸＋障壁＋井戸・・・・＋障壁の順で障壁層を５層、井戸層４層交互に積層して、総膜厚１０８０オングストロームの多重量子井戸構造よりなる活性層１１を成長させる。

（ｐ側コンタクト層１４）
１０５０℃で、ＴＭＧ、アンモニア、Ｃｐ₂Ｍｇを用い、Ｍｇを１Ｘ１０²⁰／cm³ドープしたｐ型ＧａＮよりなるｐ側コンタクト層１４を１０００オングストロームの膜厚で成長させる。

反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウエハを反応容器内において、７００℃でアニーリングを行い、ｐ側層をさらに低抵抗化する。アニーリング後、ウエハを反応容器から取り出し、最上層のｐ型コンタクト層１４の表面に所定の形状のマスクを形成し、ＲＩＥ（反応性イオンエッチング）装置でｐ側コンタクト層側からエッチングを行い、図１に示すようにｎ側コンタクト層４の表面を露出させる。

エッチング後、最上層にあるｐ側コンタクト層のほぼ全面にＮｉ、Ａｕよりなる透光性の全面部１５と、その上にボンディング用のＷ、Ｐｔ、Ａｕを含むパッド部１６を形成してｐ電極とする。一方、エッチングにより露出させたｎ側コンタクト層４の表面にはｐ電極のパッド部と同一工程にてＷ、Ｐｔ、Ａｕを含むｐパッド部と同じ部材からなるｎ電極１７を形成する。

最終的に各チップ毎にカットされて得られるＬＥＤは、第２のｎ側層６を設けないＬＥＤと比較して、発光出力、静電耐圧等の特性はそのままに、ウエハ内における平均Ｖｆが下がると共に、Ｖｆのバラツキをほとんどなくすことができる。さらにＬＥＤを駆動した際の、Ｖｆの駆動時間経過による変動が抑えられる。また、初期Ｖｆが低下するＬＥＤ数も軽減される。

［実施例２］
図２に基づいて実施例２について説明する。第４のｎ側層８と活性層１１との間に、次の第５のｎ側層９を設ける他は実施例１と同様である。実施例２のＬＥＤは実施例１に比較して、他の特性はそのままに静電耐圧を大幅に向上させることができる。

（第５のｎ側層９）
１０５０℃で、ＴＭＧ、アンモニアを用いてアンドープＧａＮ層からなる第５のｎ側層９を約５０オングストロームの膜厚で成長させる。
第５のｎ側層９は、Ａｌ比率が０．２以下のＡｌＧａＮ、またはＩｎ比率が０．１以下のＩｎＧａＮ、より好ましくはＧａＮとすると好ましい。また、第１のｎ側層５〜第５のｎ側層９はそれぞれが異なる組成でもよいが、同一組成であることが好ましく、より好ましくはＧａＮとすることができる。

第５のｎ側層９におけるｎ型不純物濃度は、１Ｘ１０^１８／cm³以下、好ましくは５Ｘ１０^１７／cm³以下、より好ましくは１Ｘ１０^１７／cm³以下とすることができる。なお、これらのｎ型不純物濃度範囲はそれぞれがアンドープを含むものとする。これにより、特にｎ型不純物濃度が低くなるほど（ｎ型不純物濃度がアンドープに近づくほど）、上記効果がより顕著なものとなる。

第２のｎ側層６および第４のｎ側層８のｎ型不純物濃度は、第５のｎ型不純物濃度よりも高くすることができる。これにより、上記効果をより効果的に得ることができる。

第５のｎ側層９の膜厚は、１０〜１０００オングストローム、好ましくは１５〜５００オングストローム、より好ましくは２５〜１５０オングストロームであり、よりいっそう好ましくは３０〜８０オングストロームとすることができる。第５のｎ側層９の膜厚が１０オングストローム未満では静電耐圧が低下し、一方、１０００オングストロームを超えるとＶｆが上昇するばかりでなく静電耐圧も低下する傾向がある。

［実施例３］
図３に基づいて実施例３について説明する。第５のｎ側層９と活性層１１の間に、次の超格子構造のｎ側多層膜を設ける他は実施例２と同様である。超格子構造のｎ側多層膜１０を設けることにより、発光出力をさらに向上させることができる。

（超格子構造のｎ側多層膜１０）
ＴＭＧ、アンモニアを用い、アンドープＧａＮ層を約３５オングストローム成長させ、続いて温度を下げ、その上にＴＭＧ、ＴＭＩ、アンモニアをアンドープＩｎ_0.03Ｇａ_0.97Ｎよりなる第１の窒化物半導体層を約１５オングストローム成長させる。そしてこれらの操作を繰り返し、交互に１０層づつ積層し、最後にアンドープＧａＮ層を約３５オングストローム成長させた超格子構造よりなるｎ型多層膜を成長させる。

本発明において、ｎ型多層膜層６は、組成の異なる少なくとも２種類以上の窒化物半導体から構成されていればよく、好ましい組成としては、Ａｌ比率０．１以下のＡｌＧａＮ（ＧａＮ含む）とＩｎ比率が０．１以下のＩｎＧａＮとの２種類の組成が挙げられる。

超格子構造のｎ側多層膜１０を構成する単一層の膜厚は、特に限定されないが、１００オングストローム以下、好ましくは７０オングストローム以下、より好ましくは５０オングストローム以下とする。これにより出力が向上する傾向にある。また超格子構造のｎ側多層膜１０を構成する単一層はそれぞれ、アンドープでも、ｎ型不純物がドープされていてもよいが、好ましくは全層をアンドープとすることができる。

ここでは第５のｎ側層９と活性層１１の間に超格子構造のｎ側多層膜１０を用いたが、超格子構造のｎ側多層膜１０のかわりに、たとえば膜厚１００オングストローム以上の厚膜からなる単一層を設けることもできる。

［実施例４］
図４に基づいて実施例４について説明する。活性層１１とｐ側コンタクト層１４の間に、次の超格子構造のｐ側多層膜を設ける他は実施例３と同様である。超格子構造のｐ側多層膜１２を設けることにより、発光出力をさらに向上させることができる。

（超格子構造のｐ側多層膜１２）
ＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ₂Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを５Ｘ１０¹⁹／cm³ドープしたＡｌ_０．１５Ｇａ_０．８５Ｎよりなる層を約３５オングストロームの膜厚で成長させ、続いてＴＭＡを止め代わりにＴＭＩを用いてＭｇを５Ｘ１０¹⁹／cm³ドープしたＩｎ_０．０３Ｇａ_０．９７Ｎよりなる層を約２０オングストロームの膜厚で成長させる。これらの操作を繰り返し、５層ずつ積層した後、最後にＭｇを５Ｘ１０¹⁹／cm³ドープしたＡｌ_０．１５Ｇａ_０．８５Ｎよりなる層を約３５オングストロームの膜厚で成長させて、超格子構造のｐ側多層膜１２を成長させる。

本発明において、ｐ型多層膜層８は、組成の異なる少なくとも２種類以上の窒化物半導体から構成されていればよく、好ましい組成としては、Ａｌ比率が０．２以下のＡｌＧａＮとＩｎ比率が０．１以下のＩｎＧａＮ（ＧａＮ含む）との２種類の組成が挙げられる。
超格子構造のｎ側多層膜１２を構成する単一層の膜厚は、特に限定されないが、１００オングストローム以下、好ましくは７０オングストローム以下、より好ましくは５０オングストローム以下とする。これにより出力が向上する傾向にある。

［実施例５］
図５に基づいて実施例５について説明する。超格子構造のｐ側多層膜１２とｐ側コンタクト層１４の間に、次のｐ側低ドープ層１３を設ける他は実施例４と同様である。ｐ側低ドープ層１３を設けることにより、発光出力をさらに向上させることができると共に、静電耐圧をさらに向上させることができる。

（ｐ側低ドープ層１３）
１０５０℃で、ＴＭＧ、ＴＭＡ、アンモニアを用いてアンドープＡｌ_０．０５Ｇａ_０．９５Ｎ層からなるｐ側低ドープ層１３を約２０００オングストロームの膜厚で成長させる。
ｐ側低ドープ層１３は、ＧａＮ、Ａｌ比率が０．２以下のＡｌＧａＮ、またはＩｎ比率が０．１以下のＩｎＧａＮ、より好ましくはＡｌ比率が０．１５以下のＡｌＧａＮと好ましい。ｐ側低ドープ層１３におけるｐ型不純物濃度は、１Ｘ１０^１８／cm³以下、好ましくは５Ｘ１０^１７／cm³以下、より好ましくは１Ｘ１０^１７／cm³以下、さらに好ましくはアンドープとすることにより、上記効果がより顕著なものとなる。

ｐ側低ドープ層１３の膜厚は、１００オングストローム以上、好ましくは１００〜１００００オングストローム、より好ましくは３００〜５０００オングストローム、さらに好ましくは３００〜３０００オングストロームとすることができる。ｐ側低ドープ層１３の膜厚が１００オングストローム未満では静電耐圧が低下し、一方、１００００オングストロームを超えるとＶｆが上昇するばかりでなく静電耐圧も低下する傾向がある。

［比較例１］
第１のｎ側層５、第２のｎ側層６および第３のｎ側層７の３層を、実施例１の第２のｎ側層６と同じＳｉ濃度（５Ｘ１０^１７／cm^３）のＧａＮからなる１層とする他は、実施例５と同様である。なお、その膜厚は、実施例１における第１のｎ側層５、第２のｎ側層６および第３のｎ側層７の３層の合計膜厚とほぼ同じである。

本比較例のＬＥＤは、実施例５のＬＥＤに比較して静電耐圧が低下した。なお、実施例５の第１のｎ側層５のみを実施例１の第２のｎ側層６と同じＳｉ濃度（５Ｘ１０^１７／cm^３）のＧａＮとした場合、実施例５の第３のｎ側層７のみを実施例１の第２のｎ側層６と同じＳｉ濃度（５Ｘ１０^１７／cm^３）のＧａＮとした場合においても、同様の傾向が認められた。

［比較例２］
第２のｎ側層６を、実施例１の第１のｎ側層６と同じアンドープのＧａＮとし、第１のｎ側層５、第２のｎ側層６および第３のｎ側層７の３層を、アンドープのＧａＮからなる１層とする他は、実施例５と同様である。なお、その膜厚は、実施例１における第１のｎ側層５、第２のｎ側層６および第３のｎ側層７の３層の合計膜厚とほぼ同じである。

本比較例のＬＥＤは、実施例５のＬＥＤに比較して静電耐圧は同様に高いものの、Ｖｆが高くなってしまい、またＬＥＤを駆動させたときの、駆動時間経過によるＶｆの変動がみられる。

［実施例６］
実施例６は、実施例１において、第３のｎ側層と第４のｎ側層を省略した素子であり、最小構成の１つとして、以下の第１のｎ側層と第２のｎ側層とを備えた窒化物半導体素子である。

（第１のｎ側層５）
１０５０℃で、シランガスのみを止めてアンドープＧａＮ層からなる第１のｎ側層５を約１５００オングストロームの膜厚で成長させる。

（第２のｎ側層６）
１０５０℃で、シランガスを用いＳｉを１Ｘ１０^１８／cm^３ドープしたＳｉドープＧａＮ層からなる第２のｎ側層６を約１００オングストロームの膜厚で成長させる。
これによって得られた素子は、第２のｎ側層をアンドープで成長した（つまり第２のｎ側層を省略し、第１のｎ側層を約１６００オングストローム成長した）素子と比べて、静電耐圧が高く、またＬＥＤ駆動時、駆動時間経過によるＶｆの変動を抑えることができる。

［実施例７］
実施例５において、第２のｎ側層と第３のｎ側層との間に、ＩｎＧａＮ層を１００オングストロームの膜厚で設けたところ、静電耐圧が若干低下したが、比較例１より静電耐圧特性に優れた素子が得られる。また比較例２に対してＶｆの駆動時間経過による変動が抑えられる。

［実施例８］
実施例５において、第３のｎ側層と第４のｎ側層を次のように成長した他は実施例５と同様にして素子を得る。
第３のｎ側層７は、アンドープＩｎ_０．０１Ｇａ_０．９９Ｎ層を約１５００オングストロームの膜厚で成長させる。
第４のｎ側層８は、Ｓｉを１Ｘ１０^１９／cm^３ドープしたＳｉドープＩｎ_０．０１Ｇａ_０．９９Ｎ層を約３００オングストロームの膜厚で成長させる。
これによって得られた素子は、静電耐圧が実施例５には若干劣るが、比較例１に対して、静電耐圧の高い素子が得られる。また比較例２に対してＶｆの駆動時間経過による変動が抑えられる。

［実施例９］
実施例９は、実施例６に対して、第１のｎ側層と第２のｎ側層とをＧａＮからＡｌ_０．１５Ｇａ_０．８５Ｎに変えたもので、その他は実施例６と同様にして素子を得る。得られた素子は、実施例６に対して、Ｖｆが高くなり、また結晶性の点で劣り、発光効率が低下する。しかしながら、静電耐圧は、実施例６に若干劣る程度で、ＬＥＤ駆動時、駆動時間経過によるＶｆの変動は実施例６と同様に抑えることができる。

［実施例１０］
実施例１０は、実施例５について、第２のｎ側層を次のようにして成長する他は実施例５と同様にして素子を得る。
（第２のｎ側層６）
Ｓｉを１Ｘ１０^１９／ｃｍ^３ドープしたＳｉドープＧａＮ層を約１００オングストロームの膜厚で成長させる。
これにより得られた素子は、実施例５と比べて、発光出力が低下し、静電耐圧が低下するが、比較例１と比べて静電耐圧は高く、また比較例２に対してＶｆの駆動時間経過による変動が抑えられる。

［実施例１１］
実施例１１は、実施例５について、第２のｎ側層と第４のｎ側層とを次のようにして成長する他は実施例５と同様にして素子を得る。
（第２のｎ側層６）
Ｓｉを１Ｘ１０^１９／ｃｍ^３ドープしたＳｉドープＧａＮ層を約１００オングストロームの膜厚で成長させる。
（第４のｎ側層８）
Ｓｉを５Ｘ１０^１９／ｃｍ^３ドープしたＳｉドープＧａＮ層を約３００オングストロームの膜厚で成長させる。
これにより得られた素子は、実施例５と比べて、発光出力が低下し、静電耐圧が低下し、また駆動時間経過によるＶｆの変動も若干起こるが、比較例１と比べて、静電耐圧は高く、また比較例２に対してＶｆの駆動時間経過による変動が抑えられる。

［実施例１２］
図１２に基いて、実施例１２について説明する。
基板１からｎ側コンタクト層４までは、実施例５と同様にして成長する。
（第１のｎ側層５）
１０５０℃で、シランガスのみを止めてアンドープＧａＮ層からなる第１のｎ側層５を約１５００オングストロームの膜厚で成長させる。
（第２のｎ側層６）
１０５０℃で、シランガスを用いＳｉを５Ｘ１０^１８／cm^３ドープしたＳｉドープＧａＮ層からなる第２のｎ側層６を約５００オングストロームの膜厚で成長させる。

（第３のｎ側層７）
１０５０℃で、シランガスのみを止めてアンドープＧａＮ層からなる第３のｎ側層７を約１５００オングストロームの膜厚で成長させる。

（活性層１１）
アンドープＧａＮよりなる障壁層を２００オングストロームの膜厚で成長させ、続いて温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いアンドープＩｎ_０．３Ｇａ_0.７Ｎよりなる井戸層を２０オングストロームの膜厚で成長させる。そして障壁＋井戸＋障壁＋井戸・・・・＋障壁の順で障壁層を５層、井戸層４層交互に積層して、総膜厚１０８０オングストロームの多重量子井戸構造よりなる活性層１１を成長させる。

（ｐ側コンタクト層１４）
１０５０℃で、ＴＭＧ、アンモニア、Ｃｐ２Ｍｇを用い、Ｍｇを１Ｘ１０^２０／cm^３ドープしたｐ型ＧａＮよりなるｐ側コンタクト層１４を１０００オングストロームの膜厚で成長させる。
反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウエハを反応容器内において、７００℃でアニーリングを行い、ｐ側層をさらに低抵抗化する。アニーリング後、ウエハを反応容器から取り出し、最上層のｐ型コンタクト層１４の表面に所定の形状のマスクを形成し、ＲＩＥ（反応性イオンエッチング）装置でｐ側コンタクト層側からエッチングを行い、図１に示すようにｎ側コンタクト層４の表面を露出させる。

エッチング後、最上層にあるｐ側コンタクト層のほぼ全面にＩＴＯ（Ｉｎｄｉｕｍｕ−Ｔｉｎ−Ｏｘｉｄｅ）よりなる透光性の全面部１５と、その上にボンディング用のＷ、Ｐｔ、Ａｕを含むパッド部１６を形成してｐ電極とする。一方、エッチングにより露出させたｎ側コンタクト層４の表面にはｐ電極のパッド部と同一工程にてＷ、Ｐｔ、Ａｕを含むｐパッド部と同じ部材からなるｎ電極１７を形成する。

最終的に各チップ毎にカットされて得られるＬＥＤは、第２のｎ側層６を設けないで、第１のｎ側層５と第３のｎ側層とで、実質的に３０００オングストロームのアンドープからなるＧａＮ層を成長したＬＥＤと比較して、発光出力、静電耐圧等の特性はそのままに、ウエハ内における平均Ｖｆが下がると共に、駆動時間経過によるＶｆの変動を抑えることができる。

［実施例１３］
実施例１３は、実施例１２について、第３のｎ側層７の次に以下の第４のｎ側層８を成長する他は、実施例１２と同様にして、素子を得る。
（第４のｎ側層８）
Ｓｉを１Ｘ１０^１９／ｃｍ^３ドープしたＳｉドープＧａＮ層を約３００オングストロームの膜厚で成長させる。
これによって得られた素子は、実施例１２と同様の効果を奏する上に、さらにＶｆが低下した素子が得られる。

［実施例１４］
実施例１４は、実施例１２について、第２のｎ側層６を次のようにして成長する他は、実施例１２と同様にして素子を得る。
（第２のｎ側層６）
Ｓｉを５Ｘ１０^１８／ｃｍ^３ドープしたＳｉドープＩｎ_０．０２Ｇａ_０．９８Ｎ層を約５００オングストロームの膜厚で成長させる。
これによって得られた素子は、実施例１２と同様の効果を奏するが、静電耐圧が若干低下する。

［実施例１５］
実施例１５は、その他の実施例の窒化物半導体素子の断面から見た模式図が図１０であるのに対し、図１３のような断面から見た模式図にあるように、導電性基板１のｐ電極側と反対の面にｎ電極１７を設けたものであり、本実施例ではＳｉ基板を用いたものである。基板上の複数の窒化物半導体層およびｐ電極、ｎ電極の材料は実施例５と同様にして素子を得る。
この素子も実施例５と同様の効果が得られる。

［実施例１６］
実施例１６として、実施例５において、第１のｎ側層と第２のｎ側層の接する界面の面積を変えて素子を作製する。本実施例の窒化物半導体素子は、素子をｐ電極側からみた図が図１４となるように作製する。図１４は、一実施例における窒化物半導体素子をｐ電極側から見たときの模式図であり、基板上に、ｎ側窒化物半導体層、活性層、p側窒化物半導体層が順に積層され、p側窒化物半導体層のｐ側コンタクト層１４表面に透光性の全面部１５とパッド部１６からなるｐ電極が形成され、パッド部１６は窒化物半導体素子の一端面側に３つ設けられると共に、その一端面側から対向する他端面側に向けて電流拡散部を備えている。またｎ側コンタクト層４の露出面を有し、その露出面にｎ電極１７が形成されると共に、そのｎ電極は、ｐ電極のパッド部が形成された一端面側と対向した他端面側に３つのパッド部と、ｐ電極の電流拡散部と平行であってｐ電極のパッド部を有する一端面側に向けて延伸した電流拡散部とを備えている。このような形状の窒化物半導体素子とすることで、ｐ電極（全面部とパッド部と電流拡散部とからなるｐ電極）とｎ電極（パッド部と電流拡散部とからなるｎ電極）との距離を発光面内で均一にできる。

そして図１４の形状のサンプル１〜４の４種類を、それぞれ以下の違いを設けて作製する。
（サンプル１）実施例５の素子で、第１のｎ側層から活性層、さらにp側コンタクト層までの層のそれぞれの界面の面積を０．３６ｍｍ^２となるように作製する。
（サンプル２）比較例１の素子で、第１のｎ側層から活性層、さらにp側コンタクト層までの層のそれぞれの界面の面積を０．３６ｍｍ^２となるように作製する。
（サンプル３）実施例５の素子で、第１のｎ側層から活性層、さらにp側コンタクト層までの層のそれぞれの界面の面積を２．２５ｍｍ^２となるように作製する。
（サンプル４）比較例１の素子で、第１のｎ側層から活性層、さらにp側コンタクト層までの層のそれぞれの界面の面積を２．２５ｍｍ^２となるように作製する。

サンプル１と３は、アンドープの層とn型不純物を含む層とを備えた（最小構成を備えた）素子であり、それぞれはサンプル２と４よりも、静電耐圧が高く、Ｖｆの駆動時間経過による変動も抑えられる素子である。それぞれのサンプル１〜４は、２インチφのサファイア基板上に窒化物半導体層を積層して得るものであり、さらに窒化物半導体層が積層された基板をチップ化して得られるものであり、１枚の基板から複数の窒化物半導体素子が得られる。この複数の素子を実際に駆動させると、駆動時間経過によるＶｆの変動が抑制されたチップ（素子）の数を比較すると、サンプル２に対するサンプル１の歩留まり向上率（一定時間駆動し、Ｖｆの変動が起こらない素子の割合が、サンプル２が８５％に対し、サンプル１が９８％）が、サンプル４に対するサンプル３の歩留まり向上率（一定時間駆動し、Ｖｆの変動が起こらない素子の割合が、サンプル４が８３％に対し、サンプル３が９０％）よりも高い結果となる。これはサンプル１がサンプル３に対して、ｎ側コンタクト層から活性層に流れる電子の単位面積あたりの個数が多いことによるものと考えられる。

［実施例１７］
実施例１７として、実施例５において、ｎ側コンタクト層の活性層側の窒化物半導体層に接合する面とｎ電極が形成される面との高さを異ならせて作製する。なお本実施例は、第１のｎ側層から活性層、さらにｐ側コンタクト層までの層のそれぞれの界面の面積が１ｍｍ^２以下の０．１ｍｍ^２の素子を用いる。またｐ電極側から見た図は図１５のように作製する。図１５は、一実施例における窒化物半導体素子をｐ電極側から見たときの模式図であり、基板上にｎ側窒化物半導体層、活性層、ｐ側窒化物半導体層が順に積層され、ｐ側窒化物半導体層のｐ側コンタクト層１４の表面に透光性の全面部１５とパッド部１６からなるｐ電極が形成され、ｐ電極のパッド部１６と対向する位置でかつｎ側コンタクト層４が露出された面にｎ電極１７が形成されている。

そして図１５の形状のサンプル５〜８の４種類を、それぞれ以下の違いを設けて作製する。
（サンプル５）実施例５の素子で、ｎ側コンタクト層４の第１の主面Ｆ１から第３の主面Ｆ３（ｎ電極１７が形成された面）までの距離が３．５μｍとする。
（サンプル６）比較例１の素子で、ｎ側コンタクト層４の第１の主面Ｆ１から第３の主面Ｆ３（ｎ電極１７が形成された面）までの距離が３．５μｍとする。
（サンプル７）実施例５の素子で、ｎ側コンタクト層４の第１の主面Ｆ１から第３の主面Ｆ３（ｎ電極１７が形成された面）までの距離が２．０μｍとする。
（サンプル８）比較例１の素子で、ｎ側コンタクト層４の第１の主面Ｆ１から第３の主面Ｆ３（ｎ電極１７が形成された面）までの距離が２．０μｍとする。

それぞれのサンプル５〜８は、２インチφのサファイア基板上に窒化物半導体層を積層して得るものであり、さらに窒化物半導体層が積層された基板をチップ化して得られるものであり、１枚の基板から複数の窒化物半導体素子が得られる。この複数の素子を実際に駆動させると、駆動時間経過によるＶｆの変動が抑制されたチップ（素子）の数を比較すると、サンプル６に対するサンプル５の歩留まり向上率（一定時間駆動し、Ｖｆの変動が起こらない素子の割合が、サンプル６が８０％に対し、サンプル５が９５％）が、サンプル８に対するサンプル７の歩留まり向上率（一定時間駆動し、Ｖｆの変動が起こらない素子の割合が、サンプル８が８３％に対し、サンプル７が９２％）よりも高い結果となる。これはサンプル５がサンプル７に対して、ｎ側コンタクト層から活性層に流れる電子の単位面積あたりの個数が多い領域が、ｎ電極から離れたコンタクト層表面にまで広がり、スパイクへの衝突がｎ側コンタクト層の界面の全面に渡って均一に起こっているものと考えられる。

［実施例１８］
実施例１７と同様の素子でサンプル５〜８の代わりに、次のサンプル９〜１２の４種類を、それぞれ以下の違いを設けて作製する。
（サンプル９）実施例５の素子で、ｎ側コンタクト層４の第１の主面Ｆ１から第３の主面Ｆ３（ｎ電極１７が形成された面）までの距離が、第１の主面Ｆ１から第２の主面Ｆ２（ｎ側コンタクト層４が活性層側の窒化物半導体層と接する面）までの距離に対して７０％とする。
（サンプル１０）比較例１の素子で、ｎ側コンタクト層４の第１の主面Ｆ１から第３の主面Ｆ３（ｎ電極１７が形成された面）までの距離が、第１の主面Ｆ１から第２の主面Ｆ２（ｎ側コンタクト層４が活性層側の窒化物半導体層と接する面）までの距離に対して７０％とする。
（サンプル１１）実施例５の素子で、ｎ側コンタクト層４の第１の主面Ｆ１から第３の主面Ｆ３（ｎ電極１７が形成された面）までの距離が、第１の主面Ｆ１から第２の主面Ｆ２（ｎ側コンタクト層４が活性層側の窒化物半導体層と接する面）までの距離に対して９０％とする。
（サンプル１２）比較例１の素子で、ｎ側コンタクト層４の第１の主面Ｆ１から第３の主面Ｆ３（ｎ電極１７が形成された面）までの距離が、第１の主面Ｆ１から第２の主面Ｆ２（ｎ側コンタクト層４が活性層側の窒化物半導体層と接する面）までの距離に対して９０％とする。

それぞれのサンプル９〜１２は、２インチφのサファイア基板上に窒化物半導体層を積層して得るものであり、さらに窒化物半導体層が積層された基板をチップ化して得られるものであり、１枚の基板から複数の窒化物半導体素子が得られる。この複数の素子を実際に駆動させると、駆動時間経過によるＶｆの変動が抑制されたチップ（素子）の数を比較すると、サンプル１０に対するサンプル９の歩留まり向上率（一定時間駆動し、Ｖｆの変動が起こらない素子の割合が、サンプル１０が８０％に対し、サンプル９が９２％）が、サンプル１２に対するサンプル１１の歩留まり向上率（一定時間駆動し、Ｖｆの変動が起こらない素子の割合が、サンプル１２が８２％に対し、サンプル１１が８８％）よりも高い結果となる。これはサンプル９がサンプル１１に対して、ｎ側コンタクト層から活性層に流れる電子の単位面積あたりの個数が多い領域が、ｎ電極から離れたコンタクト層表面にまで広がり、スパイクへの衝突がｎ側コンタクト層の界面の全面に渡って均一に起こっているものと考えられる。

本発明の窒化物半導体素子は、発光素子としては、バックライト光源、ディスプレイ、照明、車両用ランプ等の各種光源を構成する発光装置に好適に利用することができ、また発光素子のみならず、受光素子や窒化物半導体レーザ素子にも適用可能である。

本発明の一実施例である窒化物半導体素子の構造を示す模式的断面図である。 本発明の他の実施例である窒化物半導体素子の構造を示す模式的断面図である。 本発明の他の実施例である窒化物半導体素子の構造を示す模式的断面図である。 本発明の他の実施例である窒化物半導体素子の構造を示す模式的断面図である。 本発明の他の実施例である窒化物半導体素子の構造を示す模式的断面図である。 従来の窒化物半導体素子の積層構造の一部を示す模式図（従来のｎ型半導体層の積層構造を示す模式図）である。 図６Ａの積層構造における一部のエネルギーバンド図を示す模式図である。 本発明の実施の形態１における窒化物半導体素子の積層構造の一部を示す模式図（本発明の実施の形態１のｎ型半導体層の積層構造を示す模式図）である。 図７Ａの積層構造における一部のエネルギーバンド図を示す模式図である。 本発明の一実施の形態における、ｎ型不純物を含む層の膜厚に対する破壊電圧の変化を示す図である。 本発明の一実施の形態における、アンドープの層の膜厚に対するＶ_ｆの変化を示す図である。 本発明の特徴を説明するための図である。 本発明の実施の形態２における窒化物半導体素子の積層構造の一部を示す模式図（本発明の実施の形態２のｎ型半導体層の積層構造を示す模式図）である。 図１１Ａの積層構造における一部のエネルギーバンド図を示す模式図である。 本発明の実施の形態２における窒化物半導体素子の構造を示す模式図である。 本発明の他の実施例である窒化物半導体素子の構造を示す模式図である。 本発明の他の実施例である窒化物半導体素子の構造を示す模式図（一実施例における窒化物半導体素子をｐ電極側から見たときの模式図）である。 本発明の他の実施例である窒化物半導体素子の構造を示す模式図（一実施例における窒化物半導体素子をｐ電極側から見たときの模式図）である。

符号の説明

１・・・基板、
２・・・バッファ層、
３・・・下地層、
４、２０、３１・・・ｎ側コンタクト層、
５・・・第１のｎ側層、
６・・・第２のｎ側層、
７・・・第３のｎ側層、
８・・・第４のｎ側層、
９・・・第５のｎ側層、
１０・・・超格子構造のｎ側多層膜、
１１、２３、３４・・・活性層、
１２・・・超格子構造のｐ側多層膜、
１３・・・ｐ側低ドープ層、
１４・・・ｐ側コンタクト層、
１５・・・全面部（ｐ電極）、
１６・・・パッド部（ｐ電極）、
１７、３２・・・ｎ電極、
２１・・・アンドープのＧａＮ層、
２２・・・ＩｎＧａＮ層、
２５・・・ｎ型不純物を含む層、
３０・・・異種基板、
３３・・・アンドープの窒化物半導体層。

Claims (20)

1. ｎ電極を有するｎ側コンタクト層とｐ電極を有するｐ側コンタクト層との間に、活性層を有する窒化物半導体素子において、
   前記窒化物半導体素子は、前記ｎ側コンタクト層と前記活性層の間に、前記ｎ側コンタクト層側から順に、第１のｎ側層、第２のｎ側層、第３のｎ側層および第４のｎ側層を少なくとも有し、
   少なくとも前記第２のｎ側層および前記第４のｎ側層はそれぞれｎ型不純物を含み、
   前記第２のｎ側層および前記第４のｎ側層のｎ型不純物濃度はそれぞれ、前記第１のｎ側層および第３のｎ側層のｎ型不純物濃度よりも高いことを特徴とする窒化物半導体素子。
2. 前記第４のｎ側層のｎ型不純物濃度は、前記第２のｎ側層のｎ型不純物濃度よりも高いことを特徴とする請求項１に記載の窒化物半導体素子。
3. 前記窒化物半導体素子は、前記第４のｎ側層と前記活性層の間に、第５のｎ側層をさらに備え、
   前記第２のｎ側層および前記第４のｎ側層のｎ型不純物濃度はそれぞれ、前記第５のｎ側層のｎ型不純物濃度よりも高いことを特徴とする請求項１または２に記載の窒化物半導体素子。
4. 前記第１のｎ側層、前記第３のｎ側層および前記第５のｎ側層のｎ型不純物濃度は、１×１０^１８／ｃｍ^３以下であることを特徴とする請求項３に記載の窒化物半導体素子。
5. 前記第２のｎ側層の膜厚が、前記第１のｎ側層の膜厚より小さく、前記第４のｎ側層の膜厚が、前記第３のｎ側層の膜厚よりも小さいことを特徴とする請求項１乃至４のいずれか１項に記載の窒化物半導体素子。
6. 前記第１のｎ側層と第３のｎ側層は、実質的に組成が同じかバンドギャップエネルギーが同じであることを特徴とする請求項１乃至５のいずれか１項に記載の窒化物半導体素子。
7. 前記第２のｎ側層が第１のｎ側層と実質的に組成が同じかバンドギャップエネルギーが同じであることを特徴とする請求項１乃至６のいずれか１項に記載の窒化物半導体素子。
8. 前記第１のｎ側層および第３のｎ側層の膜厚が１００ｎｍ以上であることを特徴とする請求項１乃至７のいずれか１項に記載の窒化物半導体素子。
9. 前記第１乃至第３のｎ側層がＧａＮからなることを特徴とする請求項１乃至８のいずれか１項に記載の窒化物半導体素子。
10. ｎ電極を有するｎ側コンタクト層と活性層との間に、該ｎ側コンタクト層側から順に、第１のｎ側層、第２のｎ側層、第３のｎ側層とを少なくとも有する窒化物半導体素子において、
    前記第１のｎ側層と第２のｎ側層は接しており、
    前記第２のｎ側層は、ｎ型不純物を含み、
    前記第２のｎ側層のｎ型不純物濃度が第１のｎ側層及び第３のｎ側層のｎ型不純物濃度よりも高く、
    前記第２のｎ側層は、前記第１のｎ側層と実質的に組成が同じかバンドギャップエネルギーが同じであり、
    前記第２のｎ側層の膜厚が、第１のｎ側層及び第３のｎ側層の膜厚よりも小さいことを特徴とする窒化物半導体素子。
11. 前記第１のｎ側層及び第３のｎ側層は、実質的に組成が同じかバンドギャップエネルギーが同じであることを特徴とする請求項１０に記載の窒化物半導体素子。
12. 前記第１のｎ側層の膜厚が１００ｎｍ以上であることを特徴とする請求項１０または１１に記載の窒化物半導体素子。
13. 前記第１のｎ側層および第２のｎ側層がＧａＮからなることを特徴とする請求項１０乃至１２のいずれか１項に記載の窒化物半導体素子。
14. 前記第１乃至第３のｎ側層がＧａＮからなることを特徴とする請求項１０乃至１３のいずれか１項に記載の窒化物半導体素子。
15. 前記第３のｎ側層と活性層との間に、第３のｎ側層に接して、第４のｎ側層を有し、
    前記第４のｎ側層は、ｎ型不純物を含み、
    前記第４のｎ側層は、前記第３のｎ側層と実質的に組成が同じがバンドギャップエネルギーが同じであることを特徴とする 請求項１０乃至１４のいずれか１項に記載の窒化物半導体素子。
16. 前記第３のｎ側層の膜厚が１００ｎｍ以上であることを特徴とする請求項１５に記載の窒化物半導体素子。
17. 前記第４のｎ側層は、ｎ型不純物を含み、前記第２のｎ側層のｎ型不純物濃度以上の濃度であることを特徴とする請求項１５または１６に記載の窒化物半導体素子。
18. 前記第４のｎ側層と活性層との間に第５のｎ側層を有し、前記第４のｎ側層のｎ型不純物濃度は、前記第５のｎ型不純物濃度よりも高いことを特徴とする請求項１５乃至１７のいずれか１項に記載の窒化物半導体素子。
19. 前記第１のｎ側層の、隣接する層との界面の表面積が、１ｍｍ^２より小さいことを特徴とする請求項１乃至１８のいずれか１項に記載の窒化物半導体素子。
20. 前記ｎ側コンタクト層は、活性層側と反対の第１の主面側に窒化物半導体と異なる基板を有し、さらに活性層側に、隣接する窒化物半導体層との界面をなす第２の主面と、前記第２の主面より基板側にｎ電極を有する第３の主面とを有し、
    第１の主面から第３の主面までの膜厚が、３μｍ以上または第１の主面から第２の主面までの膜厚に対して８０％以下であることを特徴とする請求項１乃至１９のいずれか１項に記載の窒化物半導体素子。
    
    

Images