JP2007214548A - ＧａＮ系発光素子およびその製造方法 - Google Patents

Abstract

【課題】通電による劣化の抑制と、静電破壊に対する耐性の改善とが、同時に達成されるＧａＮ系発光素子を提供する。
【解決手段】成長の途中で成長温度を第１の温度から第２の温度に下げることによって、ピットが形成されるようにｎ型層を成長させる工程と、ｎ型層の上に活性層を成長させる工程と、活性層の上にｐ型層を成長させる工程と、を有する。ｎ型層のうち、第１の温度で成長される層を高温ｎ型層、第２の温度で成長される層を低温ｎ型層としたとき、低温ｎ型層を成長させる工程は、高温ｎ型層に接する第１の領域を形成する工程と、第１の領域よりも高温ｎ型層から離れた位置に第２の領域を形成する工程とを含む。第１の領域は、ｎ型不純物濃度が第２の領域よりも低くなるように形成し、第２の領域は、ｎ型不純物濃度が活性層よりも高くなるように形成する。活性層は、ｎ型層に接して、かつ、その上面にピットが開口するように成長させる。
【選択図】図１

Description

本発明は、ｎ型ＧａＮ系半導体層（以下、「ｎ型層」ともいう。）と、ｐ型ＧａＮ系半導体層（以下、「ｐ型層」ともいう。）とで、ＧａＮ系半導体からなる活性層を挟んだ積層構造を有する半導体発光素子である、ＧａＮ系発光素子と、その製造方法に関し、特に、通電による劣化の抑制と、静電破壊に対する耐性の改善とが、同時に達成されるＧａＮ系発光素子と、かかるＧａＮ系発光素子を製造する方法に関する。

ＧａＮ系半導体は、化学式Ａｌ_ａＩｎ_ｂＧａ_{１−ａ−ｂ}Ｎ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で決定される組成を有する化合物半導体で、窒化ガリウム系化合物半導体、３族窒化物系化合物半導体などとも称されている。ＧａＮ系半導体は、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮ、ＩｎＮなど、任意の組成のものを含み、また、上記化学式において、３族元素の一部をＢ（ホウ素）、Ｔｌ（タリウム）などで置換したもの、また、Ｎ（窒素）の一部をＰ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）などで置換したものも、ＧａＮ系半導体に含まれる。

ＧａＮ系発光素子は、有機金属化合物気相成長（ＭＯＶＰＥ）法、ハイドライド気相成長（ＨＶＰＥ）法、分子ビームエピタキシー（ＭＢＥ）法等の気相成長法を用いて、サファイア等からなる基板の上に、ｎ型層、活性層、ｐ型層を、順次成長して積層し、ｎ型層およびｐ型層のそれぞれに電極を形成することによって、製造することができる。

発光出力を向上させることを目的として、ピットを有するｎ型層の上に、活性層とｐ型層を順次成長させたＧａＮ系発光素子が、特許文献１に開示されている。ＧａＮ系半導体をピットが形成されないように成長させる技術は、特許文献１のＧａＮ系発光素子が発明される以前より周知であったが、該ＧａＮ系発光素子では、ｎ型層の成長の途中で、成長温度を通常の温度から通常よりも低い温度に降下させることによって、意図的にｎ型層の表面にピットを形成させている。図４は、かかる従来技術により製造されるＧａＮ系発光素子の構造を示す断面図であり、素子１００は、サファイア基板１０、バッファ層（図示せず）、アンドープＧａＮ層１１、ｎ型ＧａＮクラッド層１２Ａ、ピットが形成されたｎ型ＧａＮクラッド層１２Ｂ、活性層１３、ｐ型ＡｌＧａＮクラッド層１４、ｐ型ＧａＮコンタクト層１５、ｎ側電極Ｐ１１、ｐ側電極Ｐ１２、パッド電極Ｐ１３から構成されている。ＧａＮ系発光素子１００の製造工程において、ｎ型ＧａＮクラッド層１２Ａは、ピットが形成されないように、好ましくは１０００℃以上の成長温度で成長され、ｎ型ＧａＮクラッド層１２Ｂは、ピットが形成されるように、低い成長温度（５００℃〜９５０℃の領域に含まれる）で成長される。以下、本明細書では、成長の途中で成長温度を第１の温度から第２の温度に下げることによって、ピットが形成されるように成長されたｎ型層において、第１の温度で成長された層を「高温ｎ型層」と呼ぶことにし、また、第２の温度で成長された層を「低温ｎ型層」と呼ぶことにする。ＧａＮ系発光素子１００では、ｎ型ＧａＮクラッド層１２Ａが高温ｎ型層に該当し、ピットが形成されたｎ型ＧａＮクラッド層１２Ｂが、低温ｎ型層に該当する。

特開平１１−２２０１６９号公報

図４に示すＧａＮ系発光素子１００は、低温ｎ型層であるｎ型ＧａＮクラッド層１２Ｂにｎ型不純物をドープして導電性を付与しないと、静電破壊に対する耐性が著しく低いものとなり、一方、この層にｎ型不純物をドープすると、静電破壊に対する耐性は改善されるが、通電による劣化が速くなることを、本発明者等は見出している。

本発明は、上記の課題を解決するためになされたものであり、通電による劣化の抑制と、静電破壊に対する耐性の改善とが、同時に達成されるＧａＮ系発光素子と、その製造方法を提供することを目的とする。

本発明のＧａＮ系発光素子およびＧａＮ系発光素子の製造方法は、次の特徴を有する。
（１）成長の途中で成長温度を第１の温度から第２の温度に下げることによって、ピットが形成されるようにｎ型層を成長させる工程と、該ｎ型層の上に活性層を成長させる工程と、該活性層の上にｐ型層を成長させる工程と、を有し、前記ｎ型層のうち、第１の温度で成長される層を高温ｎ型層、第２の温度で成長される層を低温ｎ型層としたとき、前記低温ｎ型層を成長させる工程は、前記高温ｎ型層に接する第１の領域を形成する工程と、該第１の領域よりも前記高温ｎ型層から離れた位置に第２の領域を形成する工程とを含み、前記第１の領域は、ｎ型不純物濃度が前記第２の領域よりも低くなるように形成し、前記第２の領域は、ｎ型不純物濃度が前記活性層よりも高くなるように形成し、前記活性層は、前記ｎ型層に接して、かつ、その上面にピットが開口するように成長させる、ことを特徴とするＧａＮ系発光素子の製造方法。
（２）前記第１の領域が、アンドープで成長されるＧａＮ系半導体を含む、前記（１）に記載の製造方法。
（３）前記第２の領域が、前記活性層におけるｎ型不純物濃度の最大値の５倍以上の濃度にｎ型不純物が添加されるＧａＮ系半導体を含む、前記（１）または（２）に記載の製造方法。
（４）前記高温ｎ型層が、ｎ型不純物濃度２×１０^１８ｃｍ^−３以上の高キャリア濃度層を含み、前記第２の領域が、該高キャリア濃度層におけるｎ型不純物濃度の最大値の５０％以上の濃度にｎ型不純物が添加されるＧａＮ系半導体を含む、前記（１）〜（３）のいずれかに記載の製造方法。
（５）成長の途中で成長温度を第１の温度から第２の温度に下げることによって、ピットが形成されるようにｎ型層を成長させる工程と、該ｎ型層の上に活性層を成長させる工程と、該活性層の上にｐ型層を成長させる工程と、を有し、前記ｎ型層のうち、第１の温度で成長される層を高温ｎ型層、第２の温度で成長される層を低温ｎ型層としたとき、前記低温ｎ型層を成長させる工程は、前記高温ｎ型層に接する第１の層を形成する工程と、該第１の層よりも前記高温ｎ型層から離れた位置に第２の層を形成する工程とを含み、前記第１の層は、ｎ型不純物濃度が前記第２の層よりも低くなるように形成し、前記第２の層は、ｎ型不純物濃度が前記活性層よりも高くなるように形成し、前記活性層は、前記ｎ型層に接して、かつ、その上面にピットが開口するように成長させる、ことを特徴とするＧａＮ系発光素子の製造方法。
（６）前記第１の層が、アンドープで成長されるＧａＮ系半導体層である、前記（５）に記載の製造方法。
（７）前記第１の層と前記第２の層とを重ねて形成する、前記（５）または（６）に記載の製造方法。
（８）前記第２の層には、前記活性層におけるｎ型不純物濃度の最大値の５倍以上の濃度にｎ型不純物を添加する、前記（５）〜（７）のいずれかに記載の製造方法。
（９）前記高温ｎ型層が、ｎ型不純物濃度２×１０^１８ｃｍ^−３以上の高キャリア濃度層を含み、前記第２の層には、該高キャリア濃度層におけるｎ型不純物濃度の最大値の５０％以上の濃度にｎ型不純物を添加する、前記（５）〜（８）のいずれかに記載の製造方法。
（１０）前記低温ｎ型層をＧａＮまたはＡｌＧａＮで形成する、前記（１）〜（９）のいずれかに記載の製造方法。
（１１）前記高温ｎ型層と前記低温ｎ型層とを、同じ結晶組成のＧａＮ系半導体で形成する、前記（１）〜（１０）のいずれかに記載の製造方法。
（１２）前記活性層を、その上面に、深さが当該活性層の膜厚よりも大きいピットが開口するように成長させる、前記（１）〜（１１）のいずれかに記載の製造方法。
（１３）前記（１）〜（１２）のいずれかに記載の製造方法により製造される、ＧａＮ系発光素子。

本発明のＧａＮ系発光素子の製造方法を用いることにより、通電による劣化の抑制と、静電破壊に対する耐性の改善とが、同時に達成された、ＧａＮ系発光素子を得ることができる。

（作用の説明）
図４に示す従来のＧａＮ系発光素子１００において、ｎ型ＧａＮクラッド層１２Ｂにｎ型不純物をドープした場合に、通電による劣化が速くなったのは、該ｎ型ＧａＮクラッド層１２Ｂの結晶性の低下が著しくなり、それによって、その上に成長される活性層１３の品質が低下したためであると考えられる。そこで、本発明に係るＧａＮ系発光素子では、例えば、図１に示すＧａＮ系発光素子２００のように、低温ｎ型層であるｎ型ＧａＮクラッド層２２Ｂを、結晶性低下の原因となるｎ型不純物のドーピングを施さないアンドープ層２２Ｂ−１と、ｎ型不純物濃度をドープして導電性を付与したｎドープ層２２Ｂ−２と、から構成する。このｎ型ＧａＮクラッド層２２Ｂは、通常より低い成長温度で形成されるにもかかわらず、アンドープ層２２Ｂ−１が最初に成長され、その上にｎドープ層２２Ｂ−２が積層されるために、結晶性の低下が抑制されたものとなり、それによって、ｎ型ＧａＮクラッド層２２Ｂの上に形成される活性層２３の品質も改善されたために、ＧａＮ系発光素子２００では、通電による劣化の進行が遅くなったと考えられる。また、ｎドープ層２２Ｂ−２は、ｎ型不純物濃度が活性層よりも高く、活性層より高い導電性を有することから、素子に高電圧が印加されたときのｎ型ＧａＮクラッド層２２Ｂの内部の電界が、ｎドープ層２２Ｂ−２を設けない場合に比べて広げられ、そのために、ＧａＮ系発光素子２００は、静電破壊に対する耐性の改善されたものとなったと考えられる。

（実施例）
以下、本発明を具体的な実施例に基づいて説明する。
図１は、本発明を実施したＧａＮ系発光素子２００の断面図である。２０はサファイア基板で、その上には、ＧａＮバッファ層（図示せず）を介して、アンドープＧａＮ層２１が形成されている。アンドープＧａＮ層２１の上には、Ｓｉ（ケイ素）が約５×１０^１８ｃｍ^−３の濃度でドープされた膜厚約４μｍのｎ型ＧａＮクラッド層２２Ａが形成されている。ｎ型ＧａＮクラッド層２２Ａの上には、表面にピットを有する、膜厚２００ｎｍのｎ型ＧａＮクラッド層２２Ｂが形成されている。このｎ型ＧａＮクラッド層２２Ｂは、アンドープ層２２Ｂ−１と、Ｓｉが約５×１０^１８ｃｍ^−３の濃度でドープされたｎドープ層２２Ｂ−２とからなっており、アンドープ層２２Ｂ−１の膜厚は１８０ｎｍ、ｎドープ層２２Ｂ−２の膜厚は２０ｎｍである。ｎ型ＧａＮクラッド層２２Ｂの上には、７層の障壁層と、６層の井戸層とを、最下層および最上層が障壁層となるように交互に積層してなる、多重量子井戸構造の活性層２３が形成されている。活性層２３において、障壁層は膜厚１０ｎｍのＳｉドープＧａＮ層（Ｓｉ濃度：約５×１０^１７ｃｍ^−３）であり、井戸層
は膜厚５ｎｍのアンドープＩｎＧａＮ層（発光波長４００ｎｍ）である。このように、活性層２３のｎ型不純物濃度（約５×１０^１７ｃｍ^−３）よりも、ｎドープ層２２Ｂ−２のｎ型不純物濃度（約５×１０^１８ｃｍ^−３）の方が、高濃度となっている。活性層２３の上には、Ｍｇ（マグネシウム）がドープされたＡｌ_０．１Ｇａ_０．９Ｎからなる膜厚３０ｎｍのｐ型ＡｌＧａＮクラッド層２４が形成され、その上には、Ｍｇがドープされた膜厚１５０ｎｍのｐ型ＧａＮコンタクト層２５が積層されている。部分的に露出されたｎ型ＧａＮクラッド層２２Ａの表面には、Ｔｉ（チタン）層の上にＡｌ（アルミニウム）層を積層し、熱処理してなるｎ側電極Ｐ１が形成されている。ｐ型ＧａＮコンタクト層２５の上面には、Ｎｉ（ニッケル）層の上にＡｕ（金）層を積層し、熱処理してなるｐ側電極Ｐ２が、該上面を略全面的に覆うように形成されている。ｐ側電極Ｐ２の上には、Ｔｉ層の上にＡｕ層を積層してなるパッド電極Ｐ２３が形成されている。

次に、このＧａＮ系発光素子２００の製造方法を説明する。ＧａＮ系半導体層の気相成長法としてはＭＯＶＰＥ法を用いたが、ＭＯＶＰＥ法を用いたＧａＮ系半導体結晶の成長技術は公知であり、装置（成長炉、制御系、配管系）、原材料、キャリアガス、基本的な成長条件などについては、従来技術を適宜参照することができる。

まず、Ｃ面を主面とするサファイア基板２０を準備し、これをＭＯＶＰＥ装置の成長炉内に設けられたサセプタに装着した。そして、水素ガスを成長炉内に供給しながら、該サファイア基板２０を１１００℃以上に加熱して、基板表面の有機汚染を除去した。それから、基板温度を５００℃に下げ、原料としてトリメチルガリウム（ＴＭＧ）およびアンモニアを供給して、ＧａＮバッファ層を形成した。ＧａＮバッファ層の形成後、基板温度を１０００℃に上げ、ＴＭＧ、アンモニアを供給して、膜厚約２μｍのアンドープＧａＮ層２１を形成した。次に、ＴＭＧ、アンモニア、シラン（ＳｉＨ_４）を供給して、ｎ型ＧａＮクラッド層２２Ａを形成した。このｎ型ＧａＮクラッド層２２Ａは、高温ｎ型層に相当する。

次に、基板温度を７５０℃に下げて、ピットを有するｎ型ＧａＮクラッド層２２Ｂを形成した。このｎ型ＧａＮクラッド層２２Ｂは、低温ｎ型層に相当する。ｎ型ＧａＮクラッド層２２Ｂは、まず、ＴＭＧとアンモニアを供給して、アンドープ層２２Ｂ−１を１８０ｎｍ成長させ、次に、ＴＭＧ、アンモニアおよびシランを供給して、ｎドープ層２２Ｂ−２を２０ｎｍ成長させることにより、形成した。なお、ｎ型ＧａＮクラッド層２２Ｂの成長までを行った後、基板加熱を停止し、アンモニア雰囲気中で室温まで降温して作製したサンプルを、原子間力顕微鏡（ＡＦＭ）を用いて観察すると、ｎ型ＧａＮクラッド層２２Ｂの表面には、正六角形状の開口部を有するピットが多数形成されていた。図２に示すように、この正六角形の向かい合う２つの角を結ぶ対角線の長さを「開口径」と定義すると、ｎ型ＧａＮクラッド層２２Ｂに形成されたピットの開口径は、０．１μｍ〜０．２μｍであった。

ｎ型ＧａＮクラッド層の形成後、基板温度を７５０℃に保ったまま、活性層２３を形成した。障壁層を形成する際には、ＴＭＧ、アンモニアおよびシランを供給し、井戸層を形成する際には、ＴＭＧ、トリメチルインジウムおよびアンモニアを供給した。なお、活性層２３の成長まで行った後、基板加熱を停止し、アンモニア雰囲気中で室温まで降温して作製したサンプルを、原子間力顕微鏡（ＡＦＭ）を用いて観察すると、活性層２３の表面にも多数のピットが存在していた。このピットの密度（単位面積に存在するピットの平均数）は、ｎ型ＧａＮクラッド層２２Ｂの表面に形成されたピットの密度と実質的に同じであった。また、活性層２３の膜厚はｎ型ＧａＮクラッド層２２Ｂよりも小さいが、活性層２３の表面のピットの開口径は、ｎ型ＧａＮクラッド層２２Ｂの表面のピットの開口径よりも大きかった。このことから、図３に模式的に示すように、活性層２３の表面に観察されたピットは、ｎ型ＧａＮクラッド層２２Ｂに形成されたピットが引き継がれたものであり、活性層２３の表面からｎ型ＧａＮクラッド層２２Ｂに達しているものと考えられる。言い換えると、このピットの深さは、活性層２３の膜厚よりも大きいと考えられる。

次に、アンモニアを供給しながら、基板温度を１０２５℃に上げた。このときの昇温速度は１１０℃／分とし、約２．５分で昇温を完了させた。該昇温の後、ＴＭＧ、トリメチルアルミニウム（ＴＭＡ）、ビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）およびアンモニアを供給し、ｐ型ＡｌＧａＮクラッド層２４を形成した。なお、上記昇温まで行った後、ｐ型ＡｌＧａＮクラッド層２４の形成を行わないで、基板加熱を停止し、アンモニア雰囲気中で室温まで降温して作製したサンプルを、原子間力顕微鏡（ＡＦＭ）を用いて観察したところ、活性層２３の表面に存在していたピットの埋め込みが生じており、活性層２３の表面は平坦性の高い状態となっていた。

ｐ型ＡｌＧａＮクラッド層２４の形成後、ＴＭＧ、Ｃｐ_２Ｍｇおよびアンモニアを供給して、ｐ型コンタクト層２５を形成した。その後、アンモニア雰囲気中で基板温度を室温まで降下させ、ウェハをＭＯＶＰＥ装置から取り出した。次に、このウェハに対して、ｐ型層に不純物として添加したＭｇを活性化させるための、アニーリング処理を行った。ｎ側電極Ｐ２１、ｐ側電極Ｐ２２およびパッド電極Ｐ２３の形成と、ウェハからのチップの切り出しは、この分野でよく知られた方法を用いて行った。このようにして、上面形状が正方形状で、その一辺の長さが０．３５ｍｍである、チップ状のＧａＮ系発光素子２００を得た。

上記製造したチップ状の素子に、逆方向に５Ｖの電圧を印加したときに流れる逆方向電流を測定したところ、通電前の初期状態においては、０．０５μＡ未満であった。次に、この素子に順方向に１００ｍＡの電流を５０時間連続して流し、劣化させた後、同様にして逆方向電流を測定したところ、初期値より増加していたが、その値は０．５μＡ未満であった。また、通電を行う前の初期状態の素子の、静電破壊に対する耐性を、静電破壊試験の規格（ＥＳＤＡ規格のＳＴＭ５．１−１９９８）で定められている人体帯電モデル（Ｈｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌ；ＨＢＭ）の方法に基づいて評価したところ、測定に用いたサンプル素子の大部分（全数の９０％）は、２０００Ｖ以下では破壊されなかった。

（比較例１）
比較例１として、ｎ型ＧａＮクラッド層２２Ｂの全体をアンドープとしたこと以外は、上記実施例と同様にしてチップ状のＧａＮ系発光素子を作製し、上記実施例と同様にして、通電前の初期状態と、１００ｍＡの電流を順方向に５０時間流して劣化させた後の、逆方向電流を測定したところ、初期状態においては０．０５μＡ未満であり、劣化後においても０．１μＡ未満という低い値であった。しかし、通電前の初期状態の素子について、静電破壊に対する耐性を実施例と同様の方法で評価したところ、測定に用いたサンプル素子の全数が１５０Ｖ以下で破壊された。

（比較例２）
比較例２として、ｎ型ＧａＮクラッド層２２Ｂの全体に、Ｓｉを約５×１０^１８ｃｍ^−３の濃度でドープしたこと以外は、上記実施例と同様にしてチップ状のＧａＮ系発光素子を作製し、上記実施例と同様にして、通電前の初期状態と、１００ｍＡの電流を順方向に流して劣化させた後の、逆方向電流を測定した。その結果、素子に流れる逆方向電流は、初期状態においては実施例の素子よりも低い値であったが、１０時間の通電後には１μＡを超える値となり、５０時間の通電後には約５μＡと、実施例の素子の１０倍以上の値まで増加していた。一方、通電前の初期状態の素子について、静電破壊に対する耐性を実施例と同様の方法で評価したところ、実施例の素子と同等であった。

上記に示した実施例と比較例の対比から、実施例に係るＧａＮ系発光素子２００では、通電による劣化の抑制と、静電破壊に対する耐性の改善とが、同時に達成されていることが分る。

以上、本発明を具体的な実施例を用いて説明したが、本発明は上記実施例に限定されるものではない。ＧａＮ系発光素子２００ではサファイア基板２０が用いられているが、サファイア基板に代えて、ＧａＮ系半導体結晶の成長に適した他の基板を制限なく用いることができる。基板の結晶成長面には、ＧａＮ系半導体層を成長させる前に、ＳｉＯ_２などからなるマスクパターンを形成してもよいし、凹凸形状を加工してもよい。また、ＧａＮ系発光素子２００は、ＧａＮ系半導体層の気相成長に用いられたサファイア基板２０を含んでいるが、必須ではなく、例えば、該気相成長が完了した後、サファイア基板２０を別途準備した基板に置き換えてもよい。

本発明のＧａＮ系発光素子において、ｎ型層、活性層およびｐ型層からなる積層構造は、ｎ型層に注入された電子とｐ型層に注入された正孔とが、活性層で再結合することによって発光が生じるように構成されていればよく、各層は任意の結晶組成を有するＧａＮ系半導体で形成することができる。発光効率を高くするためには、ダブルヘテロ構造を構成することが好ましく、また、活性層は量子井戸構造（ＭＱＷ、ＳＱＷ）とすることが好ましい。ＧａＮ系発光素子２００では、ｎ型ＧａＮクラッド層２２Ａがコンタクト層を兼用しているが、必須ではなく、ｎ型層中にはクラッド層とコンタクト層とを別個の層として設けてもよい。導電性を有する基板を用いた場合には、ｎ型層からコンタクト層を省略して、基板にｎ側電極を形成することもできる。クラッド層やコンタクト層の他、転位の伝播を制御するための層、不純物の拡散を抑制するための層、光の反射性や透過性を制御するための層、光を閉じ込めるための層、発光層を保護するための層など、各種の機能を有する層は、適宜設けてよく、ｎ型層、活性層、ｐ型層の全部または一部が、これらの機能層を兼ねるように構成することができる。サファイア基板２０とｎ型ＧａＮクラッド層２２Ａとの間にアンドープＧａＮ層２１を介在させる構成は、必須ではないが、ｎ型ＧａＮクラッド層２２Ａや、その上に成長させるＧａＮ系半導体層の結晶性を向上させるうえで、好ましい構成である。ｐ型層の上に、トンネル接合を介して第２のｎ型層を積層し、該第２のｎ型層にｐ側電極を形成することもできる。

高温ｎ型層および低温ｎ型層の成長温度は、特許文献１の記載その他の従来技術を適宜参照して定めることができる。これらの温度は、いずれも、一定である必要はない。ＭＯＶＰＥ法では、高温ｎ型層の成長温度は、好ましくは、１０００℃〜１２００℃であり、低温ｎ型層の成長温度は、好ましくは、６５０℃〜８５０℃である。低温ｎ型層の表面のピットの開口径は、当該層の成長温度が低い程、また、成長時の雰囲気中の水素分圧が高い程、大きくなる傾向がある。本発明者等は、低温ｎ型層の膜厚が小さ過ぎる場合にも、発光素子の通電による劣化が速くなる傾向があることを見出しており、このことから、低温ｎ型層の膜厚は、好ましくは１００ｎｍ以上であり、より好ましくは１５０ｎｍ以上である。また、低温ｎ型層の膜厚を大きくし過ぎると、活性層の結晶性が低下する傾向が生じるので、該膜厚は６００ｎｍ以下とすることが好ましい。

低温ｎ型層には、素子の静電破壊に対する耐性を改善するために、ｎ型不純物が活性層よりも高濃度にドープされた領域（以下、「高濃度領域」ともいう。）を設けるが、そのような低温ｎ型層の結晶性を改善するには、少なくとも、当該低温ｎ型層の、高温ｎ型層と接する部分に、ｎ型不純物の濃度を高濃度領域よりも低くした領域（以下、「低濃度領域」ともいう。）を設ければよい。従って、低温ｎ型層は、例えば、高温ｎ型層から離れるにつれてｎ型不純物濃度が単調に増加するように、ｎ型不純物がドープされたものであってもよいし、ｎ型不純物濃度が相対的に低い２つの層の間に、ｎ型不純物濃度が相対的に高い層が挟まれた３層構造を有するもの等であってもよい。ＧａＮ系半導体の結晶性は、含有する不純物の濃度が低い程、良好なものとなるので、低濃度領域を設けることによる低温ｎ型層の結晶性改善効果は、低濃度領域を、アンドープで成長したＧａＮ系半導体で形成したとき、最大となる。前記実施例から分るように、低温ｎ型層の大部分を、アンドープで成長したＧａＮ系半導体で形成した場合であっても、高温ｎ型層とで該部分を挟むように高濃度領域を設けることによって、素子の静電破壊に対する耐性を飛躍的に向上させることができる。

低温ｎ型層の高濃度領域におけるｎ型不純物濃度を、好ましくは活性層のｎ型不純物濃度の５倍以上、更に好ましくは１０倍以上とすることにより、素子の静電破壊に対する耐性をより高いものとすることができる。低温ｎ型層の高濃度領域におけるｎ型不純物濃度に特に上限はないが、添加量を多くし過ぎると、結晶性の低下が問題となる。本発明者等は、上記実施例のＧａＮ系発光素子２００の構成において、ｎドープ層２２Ｂ−２に添加するＳｉの濃度を２×１０^１９ｃｍ^−３まで高くしても、通電による劣化の抑制が十分に達成されることを確認している。

高温ｎ型層には、特許文献１に記載された従来のＧａＮ系発光素子がそうであるように、ｎ型不純物が２×１０^１８ｃｍ^−３以上の濃度に添加された、膜厚２μｍ以上の高キャリア濃度層が設けられることが一般的である。低温ｎ型層の高濃度領域におけるｎ型不純物濃度は、このような高キャリア濃度層におけるｎ型不純物濃度を基準に設定することもできる。本発明者等は、上記実施例のＧａＮ系発光素子２００から低温ｎ型層（ｎ型ＧａＮクラッド層２２Ｂ）だけを省略した構成のＧａＮ系発光素子において、通電による劣化が極めて短時間で生じる一方、静電破壊に対する耐性が良好であることを確認している。このことから、低温ｎ型層の高濃度領域におけるｎ型不純物濃度は、高温ｎ型層中の高キャリア濃度層におけるｎ型不純物濃度に匹敵する濃度以上（該高キャリア濃度層におけるｎ型不純物濃度の最大値の５０％以上）とすることが好ましいといえる。更に好ましくは、低温ｎ型層の高濃度領域におけるｎ型不純物濃度を、上記実施例の場合のように、高温ｎ型層中の高キャリア濃度層におけるｎ型不純物濃度の最大値と同じとするか、あるいは、それよりも高濃度にする。

低温ｎ型層は、任意の結晶組成を有するＧａＮ系半導体で形成してよいが、Ｉｎ（インジウム）を多く含むＧａＮ系半導体は分解温度が低くなることから、低温ｎ型層を、ＧａＮ、ＡｌＧａＮ等の、Ｉｎを含まないＧａＮ系半導体で形成した方が、素子の耐熱性を高くするうえで好ましい。また、低温ｎ型層をＩｎを含むＧａＮ系半導体で形成すると、バンドギャップが狭くなるので光吸収性が大きくなり、特に、発光波長の短い素子（紫〜紫外発光素子）の場合には、出力に対する影響が無視できなくなってくる。この問題を軽減するためには、低温ｎ型層を、Ｉｎを含まない、ＧａＮ、ＡｌＧａＮ等のＧａＮ系半導体で形成することが好ましい。低温ｎ型層の結晶性の低下を抑制するには、高温ｎ型層と低温ｎ型層とを、同一結晶組成を有するＧａＮ系半導体で形成することも有効であり、その場合、更に、高温ｎ型層と低温ｎ型層の両方を２元結晶であるＧａＮで形成することが、より好ましい。

次の事項を付記する。
（１ａ）成長の途中で成長温度を第１の温度から第２の温度に下げることによって、ピットが形成されるように成長されたｎ型層を有し、該ｎ型層の上に、活性層およびｐ型層が順次成長されてなるＧａＮ系発光素子であって、前記ｎ型層のうち、第１の温度で成長された層を高温ｎ型層、第２の温度で成長された層を低温ｎ型層としたとき、前記低温ｎ型層は、前記高温ｎ型層に接する部分に設けられた第１の領域と、該第１の領域よりも前記高温ｎ型層から離れた位置に設けられた第２の領域と、を含んでおり、前記第１の領域は、ｎ型不純物濃度が前記第２の領域よりも低くなるように設けられており、前記第２の領域は、ｎ型不純物濃度が前記活性層よりも高くなるように設けられている、ＧａＮ系発光素子。
（２ａ）前記第１の領域が、アンドープで成長されたＧａＮ系半導体を含む、前記（１ａ）に記載のＧａＮ系発光素子。
（３ａ）成長の途中で成長温度を第１の温度から第２の温度に下げることによって、ピットが形成されるように成長されたｎ型層を有し、該ｎ型層の上に、活性層およびｐ型層が順次成長されてなるＧａＮ系発光素子であって、前記ｎ型層のうち、第１の温度で成長された層を高温ｎ型層、第２の温度で成長された層を低温ｎ型層としたとき、前記低温ｎ型層は、前記高温ｎ型層に接する部分に設けられた第１の層と、該第１の層よりも前記高温ｎ型層から離れた位置に設けられた第２の層と、を含んでおり、前記第１の層は、ｎ型不純物濃度が前記第２の層よりも低くなるように設けられており、前記第２の層は、ｎ型不純物濃度が前記活性層よりも高くなるように設けられている、ＧａＮ系発光素子。
（４ａ）前記第１の層が、アンドープで成長されたＧａＮ系半導体層である、前記（３ａ）に記載のＧａＮ系発光素子。
（５ａ）前記第１の層と前記第２の層とが重ねて形成されている、前記（３ａ）または（４ａ）に記載のＧａＮ系発光素子。
（６ａ）前記低温ｎ型層がＧａＮまたはＡｌＧａＮからなる、前記（１ａ）〜（５ａ）のいずれかに記載のＧａＮ系発光素子。
（７ａ）前記高温ｎ型層と前記低温ｎ型層が、同じ結晶組成のＧａＮ系半導体からなる、前記（１ａ）〜（６ａ）のいずれかに記載のＧａＮ系発光素子。

本発明を実施したＧａＮ系発光素子の構造を示す断面図である。 ピットの開口径を説明する図である。 図１に示すＧａＮ系発光素子の製造時における、活性層の成長の様子を模式的に示す断面図である。 従来技術のＧａＮ系発光素子の構造を示す断面図である。

符号の説明

１００、２００ ＧａＮ系発光素子
１０、２０ サファイア基板
１１、２１ アンドープＧａＮ層
１２Ａ、２２Ａ ｎ型ＧａＮクラッド層
１２Ｂ、２２Ｂ ピットが形成されたｎ型ＧａＮクラッド層
２２Ｂ−１ アンドープ層
２２Ｂ−２ ｎドープ層
１３、２３ 活性層
１４、２４ ｐ型ＡｌＧａＮクラッド層
１５、２５ ｐ型ＧａＮコンタクト層
Ｐ１１、Ｐ２１ ｎ側電極
Ｐ１２、Ｐ２２ ｐ側電極
Ｐ１３、Ｐ２３ パッド電極

Claims (13)

1. 成長の途中で成長温度を第１の温度から第２の温度に下げることによって、ピットが形成されるようにｎ型層を成長させる工程と、該ｎ型層の上に活性層を成長させる工程と、該活性層の上にｐ型層を成長させる工程と、を有し、
   前記ｎ型層のうち、第１の温度で成長される層を高温ｎ型層、第２の温度で成長される層を低温ｎ型層としたとき、
   前記低温ｎ型層を成長させる工程は、前記高温ｎ型層に接する第１の領域を形成する工程と、該第１の領域よりも前記高温ｎ型層から離れた位置に第２の領域を形成する工程とを含み、
   前記第１の領域は、ｎ型不純物濃度が前記第２の領域よりも低くなるように形成し、
   前記第２の領域は、ｎ型不純物濃度が前記活性層よりも高くなるように形成し、
   前記活性層は、前記ｎ型層に接して、かつ、その上面にピットが開口するように成長させる、
   ことを特徴とするＧａＮ系発光素子の製造方法。
2. 前記第１の領域が、アンドープで成長されるＧａＮ系半導体を含む、請求項１に記載の製造方法。
3. 前記第２の領域が、前記活性層におけるｎ型不純物濃度の最大値の５倍以上の濃度にｎ型不純物が添加されるＧａＮ系半導体を含む、請求項１または２に記載の製造方法。
4. 前記高温ｎ型層が、ｎ型不純物濃度２×１０^１８ｃｍ^−３以上の高キャリア濃度層を含み、前記第２の領域が、該高キャリア濃度層におけるｎ型不純物濃度の最大値の５０％以上の濃度にｎ型不純物が添加されるＧａＮ系半導体を含む、請求項１〜３のいずれかに記載の製造方法。
5. 成長の途中で成長温度を第１の温度から第２の温度に下げることによって、ピットが形成されるようにｎ型層を成長させる工程と、該ｎ型層の上に活性層を成長させる工程と、該活性層の上にｐ型層を成長させる工程と、を有し、
   前記ｎ型層のうち、第１の温度で成長される層を高温ｎ型層、第２の温度で成長される層を低温ｎ型層としたとき、
   前記低温ｎ型層を成長させる工程は、前記高温ｎ型層に接する第１の層を形成する工程と、該第１の層よりも前記高温ｎ型層から離れた位置に第２の層を形成する工程とを含み、
   前記第１の層は、ｎ型不純物濃度が前記第２の層よりも低くなるように形成し、
   前記第２の層は、ｎ型不純物濃度が前記活性層よりも高くなるように形成し、
   前記活性層は、前記ｎ型層に接して、かつ、その上面にピットが開口するように成長させる、
   ことを特徴とするＧａＮ系発光素子の製造方法。
6. 前記第１の層が、アンドープで成長されるＧａＮ系半導体層である、請求項５に記載の製造方法。
7. 前記第１の層と前記第２の層とを重ねて形成する、請求項５または６に記載の製造方法。
8. 前記第２の層には、前記活性層におけるｎ型不純物濃度の最大値の５倍以上の濃度にｎ型不純物を添加する、請求項５〜７のいずれかに記載の製造方法。
9. 前記高温ｎ型層が、ｎ型不純物濃度２×１０^１８ｃｍ^−３以上の高キャリア濃度層を含み、前記第２の層には、該高キャリア濃度層におけるｎ型不純物濃度の最大値の５０％以上の濃度にｎ型不純物を添加する、請求項５〜８のいずれかに記載の製造方法。
10. 前記低温ｎ型層をＧａＮまたはＡｌＧａＮで形成する、請求項１〜９のいずれかに記載の製造方法。
11. 前記高温ｎ型層と前記低温ｎ型層とを、同じ結晶組成のＧａＮ系半導体で形成する、請求項１〜１０のいずれかに記載の製造方法。
12. 前記活性層を、その上面に、深さが当該活性層の膜厚よりも大きいピットが開口するように成長させる、請求項１〜１１のいずれかに記載の製造方法。
13. 請求項１〜１２のいずれかに記載の製造方法により製造される、ＧａＮ系発光素子。

Images