JP2021174813A - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP2021174813A
JP2021174813A JP2020075319A JP2020075319A JP2021174813A JP 2021174813 A JP2021174813 A JP 2021174813A JP 2020075319 A JP2020075319 A JP 2020075319A JP 2020075319 A JP2020075319 A JP 2020075319A JP 2021174813 A JP2021174813 A JP 2021174813A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
light emitting
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020075319A
Other languages
English (en)
Other versions
JP7149486B2 (ja
Inventor
斉一 林
Seiichi Hayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2020075319A priority Critical patent/JP7149486B2/ja
Priority to US17/231,292 priority patent/US11611013B2/en
Publication of JP2021174813A publication Critical patent/JP2021174813A/ja
Application granted granted Critical
Publication of JP7149486B2 publication Critical patent/JP7149486B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Abstract

【課題】半導体層の結晶性を良好にできる発光素子の製造方法を提供すること。【解決手段】発光素子の製造方法は、第１ｎ型窒化物半導体層を形成する工程と、第１ｎ型窒化物半導体層の上に第１発光層を形成する工程と、炉内にガリウムを含む第１流量のガスと窒素を含むガスとを導入し、第１発光層の上にアンドープの第１窒化物半導体層を形成する工程と、第１窒化物半導体層の上に第１ｐ型窒化物半導体層を形成する工程と、第１ｐ型窒化物半導体層の上にｎ型中間層を形成する工程と、ｎ型中間層の上に第２ｎ型窒化物半導体層を形成する工程と、第２ｎ型窒化物半導体層の上に第２発光層を形成する工程と、炉内にガリウムを含む第２流量のガスと窒素を含むガスとを導入し、第２発光層の上にアンドープの第２窒化物半導体層を形成する工程と、第２窒化物半導体層の上に第２ｐ型窒化物半導体層を形成する工程とを備え、第１流量は第２流量よりも少ない。【選択図】図１

Description

本発明は、発光素子の製造方法に関する。
特許文献１には、積層半導体中に積層された２つの活性領域を有し、その２つの活性領域の間にトンネル接合を形成する発光装置が開示されている。このような発光装置においては、トンネル接合を構成する高い不純物濃度のｎ型層及びｐ型層の結晶性を良好にしつつトンネル接合を形成することが望まれる。
特開２００４−１２８５０２号公報
本発明は、半導体層の結晶性を良好にできる発光素子の製造方法を提供することを目的とする。
本発明の一態様によれば、発光素子の製造方法は、ｎ型不純物を含む第１ｎ型窒化物半導体層を形成する工程と、前記第１ｎ型窒化物半導体層の上に、第１発光層を形成する工程と、炉内にガリウムを含む第１流量のガスと、窒素を含むガスとを導入し、前記第１発光層の上に、アンドープの第１窒化物半導体層を形成する工程と、前記第１窒化物半導体層の上に、第１ｐ型窒化物半導体層を形成する工程と、前記第１ｐ型窒化物半導体層の上に、ｎ型不純物を含み、前記第１ｎ型窒化物半導体層よりも高い不純物濃度を有する窒化物半導体層からなるｎ型中間層を形成する工程と、前記ｎ型中間層の上に、第２ｎ型窒化物半導体層を形成する工程と、前記第２ｎ型窒化物半導体層の上に、第２発光層を形成する工程と、前記炉内にガリウムを含む第２流量のガスと、窒素を含むガスとを導入し、前記第２発光層の上に、アンドープの第２窒化物半導体層を形成する工程と、前記第２窒化物半導体層の上に、第２ｐ型窒化物半導体層を形成する工程と、を備える。前記第１流量は、前記第２流量よりも少ない。
本発明の一態様によれば、半導体層の結晶性を良好にできる発光素子の製造方法を提供することができる。
本発明の一実施形態の発光素子の模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 第２窒化物半導体層を形成するときのガリウムを含むガスの第２流量に対する第１窒化物半導体層を形成するときのガリウムを含むガスの第１流量の比と、出力Ｐｏとの関係を表すグラフである。 第２窒化物半導体層を形成するときのガリウムを含むガスの第２流量に対する第１窒化物半導体層を形成するときのガリウムを含むガスの第１流量の比と、駆動電圧Ｖｆとの関係を表すグラフである。
以下、図面を参照し、本発明の一実施形態について説明する。なお、各図面中、同じ構成には同じ符号を付している。
図１は、本発明の一実施形態の発光素子１の模式断面図である。
本実施形態の発光素子１は、基板１０と、基板１０上に設けられた半導体積層体１００と、ｎ側電極５１と、ｐ側電極５２とを有する。
半導体積層体１００は、窒化物半導体からなる複数の半導体層が積層された積層体である。本明細書において「窒化物半導体」とは、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）なる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。
半導体積層体１００は、基板１０上に設けられた第１積層部１１と、第１積層部１１上に設けられた第２積層部１２とを有する。
基板１０の材料は、例えば、サファイア、シリコン、ＳｉＣ、ＧａＮなどである。半導体積層体１００として窒化物半導体からなる半導体層を用いる場合、基板１０の材料は、サファイアやＧａＮを用いることが好ましい。
第１積層部１１は、基板１０上に設けられた第１ｎ型窒化物半導体層２１と、第１ｎ型窒化物半導体層２１上に設けられた第１発光層２２と、第１発光層２２上に設けられた第１ｐクラッド層２３と、第１ｐクラッド層２３上に設けられた第１窒化物半導体層２４と、第１窒化物半導体層２４上に設けられた第１ｐ型窒化物半導体層２５とを有する。
第１ｎ型窒化物半導体層２１は、窒化ガリウム（ＧａＮ）を含み、さらにｎ型不純物として例えばシリコン（Ｓｉ）がドープされている。第１ｎ型窒化物半導体層２１は、その他に、インジウム（Ｉｎ）、アルミニウム（Ａｌ）を含んでいてもよい。また、第１ｎ型窒化物半導体層２１には、アンドープのＧａＮからなる半導体層が含まれていてもよい。ここで、アンドープの層とは、導電性を制御するための不純物を意図的にドープするための原料ガス（例えばＳｉやＭｇを含むガス）を用いることなく形成された層であり、プロセス上不可避的に混入される不純物を含む場合もある。例えば、第１窒化物半導体層２４の不純物濃度は、１×１０１８／ｃｍ３以下である。
第１発光層２２は、第１ｎ型窒化物半導体層２１と第１ｐクラッド層２３との間に設けられている。第１発光層２２は、例えば、複数の井戸層と複数の障壁層とを有する多重量子井戸構造を有する。複数の井戸層には、例えば、Ｉｎを含有するＩｎＧａＮを用いることができる。複数の障壁層には、例えば、ＧａＮを用いることができる。
第１ｐクラッド層２３および第１ｐ型窒化物半導体層２５は、窒化ガリウム（ＧａＮ）を含み、さらにｐ型不純物として例えばマグネシウム（Ｍｇ）がドープされている。第１ｐクラッド層２３および第１ｐ型窒化物半導体層２５は、その他に、インジウム（Ｉｎ）、アルミニウム（Ａｌ）を含んでいてもよい。
第１ｐ型窒化物半導体層２５のｐ型不純物濃度は、第１ｐクラッド層２３のｐ型不純物濃度よりも高い。例えば、Ｍｇをｐ型不純物として含む第１ｐ型窒化物半導体層２５のＭｇ濃度は、５×１０１９／ｃｍ３以上２×１０２１／ｃｍ３以下である。第１ｐ型窒化物半導体層２５は、第１ｐクラッド層２３よりも高濃度のｐ型不純物を含む。
第１窒化物半導体層２４は、第１ｐクラッド層２３と第１ｐ型窒化物半導体層２５との間に設けられている。第１窒化物半導体層２４は、アンドープ層である。
第１窒化物半導体層２４は、例えば、窒化ガリウム（ＧａＮ）からなる。第１窒化物半導体層２４は、その他に、インジウム（Ｉｎ）、アルミニウム（Ａｌ）を含んでいてもよい。
第２積層部１２は、第１ｐ型窒化物半導体層２５上に設けられたｎ型中間層２６と、ｎ型中間層２６上に設けられた第２ｎ型窒化物半導体層２７と、第２ｎ型窒化物半導体層２７上に設けられた第２発光層２８と、第２発光層２８上に設けられた第２ｐクラッド層２９と、第２ｐクラッド層２９上に設けられた第２窒化物半導体層３０と、第２窒化物半導体層３０上に設けられた第２ｐ型窒化物半導体層３１とを有する。
ｎ型中間層２６および第２ｎ型窒化物半導体層２７は、窒化ガリウム（ＧａＮ）を含み、さらにｎ型不純物として例えばシリコン（Ｓｉ）がドープされている。第２ｎ型窒化物半導体層２７は、その他に、インジウム（Ｉｎ）、アルミニウム（Ａｌ）を含んでいてもよい。
ｎ型中間層２６のｎ型不純物濃度は、第２ｎ型窒化物半導体層２７のｎ型不純物濃度よりも高い。例えば、Ｓｉをｎ型不純物として含むｎ型中間層２６のＳｉ濃度は、１×１０２０／ｃｍ３以上５×１０２１／ｃｍ３以下である。ｎ型中間層２６は、第２ｎ型窒化物半導体層２７よりも高濃度のｎ型不純物を含む。
第２発光層２８は、第２ｎ型窒化物半導体層２７と第２ｐクラッド層２９との間に設けられている。第２発光層２８は、例えば、複数の井戸層と複数の障壁層とを有する多重量子井戸構造を有する。第２発光層２８における井戸層および障壁層には、例えば、上述した第１発光層２２と同様の半導体層を用いる。
第２ｐクラッド層２９および第２ｐ型窒化物半導体層３１は、窒化ガリウム（ＧａＮ）を含み、さらにｐ型不純物として例えばマグネシウム（Ｍｇ）がドープされている。第２ｐクラッド層２９および第２ｐ型窒化物半導体層３１は、その他に、インジウム（Ｉｎ）、アルミニウム（Ａｌ）を含んでいてもよい。
第２ｐ型窒化物半導体層３１のｐ型不純物濃度は、第２ｐクラッド層２９のｐ型不純物濃度よりも高い。
第２窒化物半導体層３０は、第２ｐクラッド層２９と第２ｐ型窒化物半導体層３１との間に設けられている。第２窒化物半導体層３０は、アンドープ層である。例えば、第２窒化物半導体層３０の不純物濃度は、１×１０１８／ｃｍ３以下である。第２窒化物半導体層３０は、例えば、窒化ガリウム（ＧａＮ）からなる。第２窒化物半導体層３０は、その他に、インジウム（Ｉｎ）、アルミニウム（Ａｌ）を含んでいてもよい。
第２ｐ型窒化物半導体層３１上にｐ側電極５２が設けられ、ｐ側電極５２は第２ｐ型窒化物半導体層３１に電気的に接続している。
第１ｎ型窒化物半導体層２１は、第１発光層２２、第１ｐクラッド層２３、第１窒化物半導体層２４、第１ｐ型窒化物半導体層２５、および第２積層部１２が設けられていないｎコンタクト面２１ａを有する。そのｎコンタクト面２１ａ上にｎ側電極５１が設けられ、ｎ側電極５１は第１ｎ型窒化物半導体層２１に電気的に接続している。
ｐ側電極５２とｎ側電極５１との間に、順方向電圧を印加する。このとき、第１積層部１１の第１発光層２２には順方向電圧が印加され、第１発光層２２にホールおよび電子が供給されることで第１発光層２２が発光する。第２積層部１２の第２発光層２８にも順方向電圧が印加され、第２発光層２８にホールおよび電子が供給されることで第２発光層２８が発光する。
第１発光層２２の発光ピーク波長、および第２発光層２８の発光ピーク波長は、例えば、４３０ｎｍ以上５４０ｎｍ以下である。第１発光層２２および第２発光層２８は、例えば、青色光や緑色光を発する。第１発光層２２上に第２発光層２８を積層することで、１つの発光層を有する発光素子に比べて、１つの発光素子の単位面積当たりの出力を高くすることができる。第１発光層２２の発光ピーク波長と、第２発光層２８の発光ピーク波長とは異なっていてもよい。
ｐ側電極５２に正電位が、ｎ側電極５１にｐ側電極５２よりも低い電位（例えば負電位）が印加されたとき、第１積層部１１の第１ｐ型窒化物半導体層２５と、第２積層部１２のｎ型中間層２６との間には逆方向電圧が印加されることになる。そのため、第１ｐ型窒化物半導体層２５とｎ型中間層２６との間の電流はトンネル効果を利用する。つまり、第１ｐ型窒化物半導体層２５の価電子帯に存在する電子を、ｎ型中間層２６の伝導帯にトンネリングさせることで電流を流す。
このようなトンネル効果を得るために、高濃度でｐ型不純物がドープされた第１ｐ型窒化物半導体層２５と、高濃度でｎ型不純物がドープされたｎ型中間層２６とによりｐｎ接合を形成する。そして、第１ｐ型窒化物半導体層２５とｎ型中間層２６とが形成する空乏層の幅を狭くする。このような構造とすることで、第１ｐ型窒化物半導体層２５の価電子帯の電子が、第１ｐ型窒化物半導体層２５とｎ型中間層２６とが形成する空乏層をトンネリングし、ｎ型中間層２６の伝導帯に移動させることができる。第１ｐ型窒化物半導体層２５とｎ型中間層２６とが形成する空乏層の幅を狭くすることで電子のトンネリングが効率よく行われ、低濃度でｐ型不純物がドープされた第１ｐ型窒化物半導体層２５と低濃度でｎ型不純物がドープされたｎ型中間層２６とを用いる場合に比べて、発光素子の駆動電圧Ｖｆを低くすることができる。また、第１ｐ型窒化物半導体層２５及びｎ型中間層２６には、高濃度の不純物をドープする必要があるため、下地層となる半導体層の表面状態は良好であることが好ましい。
例えば、Ｓｉをｎ型不純物として含むｎ型中間層２６のＳｉ濃度は、１×１０２０／ｃｍ３以上５×１０２１／ｃｍ３以下である。Ｍｇをｐ型不純物として含む第１ｐ型窒化物半導体層２５のＭｇ濃度は、５×１０１９／ｃｍ３以上２×１０２１／ｃｍ３以下である。このような第１ｐ型窒化物半導体層２５とｎ型中間層２６とが形成する空乏層の幅は、例えば、５ｎｍ以上８ｎｍ以下である。
本実施形態の発光素子１は、半導体積層体１００に第１発光層２２と第２発光層２８の２つの発光層が積層されているため、発光層が１つである発光素子に比べて単位面積当たりの出力を高くすることできる。
図２〜図１３は、本実施形態の発光素子１の製造方法を示す模式断面図である。半導体積層体１００の前述した各層は、圧力および温度の調整が可能な炉内においてＭＯＣＶＤ（metal organic chemical vapor deposition）法により、基板１０上にエピタキシャル成長される。
まず、図２に示すように、基板１０上に、第１ｎ型窒化物半導体層２１が形成される。
図３に示すように、第１ｎ型窒化物半導体層２１上に、第１発光層２２が形成される。第１発光層２２は、第１ｎ型窒化物半導体層２１に接する。
図４に示すように、第１発光層２２上に、第１ｐクラッド層２３が形成される。第１ｐクラッド層２３は、第１発光層２２に接する。
図５に示すように、第１ｐクラッド層２３上に、第１窒化物半導体層２４が形成される。第１窒化物半導体層２４は、第１ｐクラッド層２３に接する。
図６に示すように、第１窒化物半導体層２４上に、第１ｐ型窒化物半導体層２５が形成される。第１ｐ型窒化物半導体層２５は、第１窒化物半導体層２４に接する。
図７に示すように、第１ｐ型窒化物半導体層２５上に、ｎ型中間層２６が形成される。ｎ型中間層２６は、第１ｐ型窒化物半導体層２５に接する。
図８に示すように、ｎ型中間層２６上に、第２ｎ型窒化物半導体層２７が形成される。第２ｎ型窒化物半導体層２７は、ｎ型中間層２６に接する。
図９に示すように、第２ｎ型窒化物半導体層２７上に、第２発光層２８が形成される。第２発光層２８は、第２ｎ型窒化物半導体層２７に接する。
図１０に示すように、第２発光層２８上に、第２ｐクラッド層２９が形成される。第２ｐクラッド層２９は、第２発光層２８に接する。
図１１に示すように、第２ｐクラッド層２９上に、第２窒化物半導体層３０が形成される。第２窒化物半導体層３０は、第２ｐクラッド層２９に接する。
図１２に示すように、第２窒化物半導体層３０上に、第２ｐ型窒化物半導体層３１が形成される。第２ｐ型窒化物半導体層３１は、第２窒化物半導体層３０に接する。このようにして、基板１０上に半導体積層体１００が形成される。
この後、半導体積層体１００の一部を除去して、図１３に示すように、第１ｎ型窒化物半導体層２１の一部を露出させ、ｎコンタクト面２１ａを形成する。
その後、図１に示すように、第２ｐ型窒化物半導体層３１上にｐ側電極５２が形成され、ｎコンタクト面２１ａ上にｎ側電極５１が形成される。
半導体積層体１００の各層は、加熱された炉内に、キャリアガスと、ガリウムを含むガスと、窒素を含むガスとを導入することで形成される。ｐ型の層を形成するときには、さらにｐ型不純物を含むガスが炉内に導入される。ｎ型の層を形成するときには、さらにｎ型不純物を含むガスが炉内に導入される。
キャリアガスは、例えば、窒素（Ｎ２）ガス、水素（Ｈ２）ガスである。ガリウムを含むガスは、例えば、ＴＭＧ（トリメチルガリウム）ガス、またはＴＥＧ（トリエチルガリウム）ガスである。窒素を含むガスは、例えば、アンモニア（ＮＨ３）ガスである。
第１窒化物半導体層２４は、トンネル接合を形成する第１ｐ型窒化物半導体層２５およびｎ型中間層２６を形成する際の下地層となるため、結晶性が良好な状態で形成されることが好ましい。例えば、第１窒化物半導体層２４の結晶性が良好であることで、積層後における第１窒化物半導体層２４の表面に存在するＶピットの径が小さい、あるいはＶピットの発生数が少ない状態になっていることが好ましい。このような第１窒化物半導体層２４の表面状態が得られる成膜条件で第１窒化物半導体層２４を形成する。ここで、Ｖピットとは、半導体層に形成される転位に起因して半導体層の表面に生じる凹状のピットである。
第１窒化物半導体層２４は以下のようにして形成される。第１ｐクラッド層２３を形成した後、炉内に、キャリアガスと、ガリウムを含むガスと、窒素を含むガスとを導入し、炉内を第１温度に加熱した状態で、第１ｐクラッド層２３上に第１窒化物半導体層２４が形成される。第１窒化物半導体層２４として、例えば、アンドープのＧａＮ層が形成される。第１窒化物半導体層２４をアンドープのＧａＮ層で形成することで、不純物をドープする、あるいはＡｌなどを混晶させて成長させることによる表面状態の悪化を抑制し、結晶性を良好にできる。第１窒化物半導体層２４の膜厚は、例えば、５０ｎｍ以上１００ｎｍ以下である。
第２窒化物半導体層３０は、第２ｐ型窒化物半導体層３１を形成する際の下地層となるため、結晶性が良好な状態で形成されることが好ましい。例えば、第２窒化物半導体層３０の結晶性が良好であることで、積層後における第２窒化物半導体層３０の表面に存在するＶピットの径が小さい、あるいはＶピットの発生数が少ない状態になっていることが好ましい。このような第２窒化物半導体層３０の表面状態が得られる成膜条件で第２窒化物半導体層３０を形成する。
第２窒化物半導体層３０は以下のようにして形成される。第２ｐクラッド層２９を形成した後、炉内に、キャリアガスと、ガリウムを含むガスと、窒素を含むガスとを導入し、炉内を、第１窒化物半導体層２４を形成するときと同じ第１温度に加熱した状態で、第２ｐクラッド層２９上に第２窒化物半導体層３０が形成される。第２窒化物半導体層３０として、例えば、アンドープのＧａＮ層が形成される。第２窒化物半導体層３０の膜厚は、例えば、５０ｎｍ以上１００ｎｍ以下である。第２窒化物半導体層３０の膜厚は、例えば、第１窒化物半導体層２４の膜厚と同じである。
第１窒化物半導体層２４を形成するときに炉内に導入されるガリウムを含むガスの第１流量は、第２窒化物半導体層３０を形成するときに炉内に導入されるガリウムを含むガスの第２流量よりも少ない。第１流量は第２流量よりも少ないため、第１窒化物半導体層２４の成膜速度は、第２窒化物半導体層３０の成膜速度よりも遅い。第１窒化物半導体層２４の成膜速度を遅くすることで、第１窒化物半導体層２４の結晶性を改善することができる。これにより、第１窒化物半導体２４を下地層として形成する第１ｐ型窒化物半導体層２５およびｎ型中間層２６を結晶性よく形成できるため、発光素子の駆動電圧を低くすることできる。また、第２窒化物半導体層３０を成膜する際、すでに形成されている第１発光層２２及び第２発光層２８への熱ダメージを考慮して、第２窒化物半導体層３０の成膜速度は第１窒化物半導体層２４の成膜速度より速くすることが好ましい。第１窒化物半導体層２４の成膜速度は、例えば、２．５ｎｍ／ｍｉｎ以上、５ｎｍ／ｍｉｎ以下とすることができる。第２窒化物半導体層３０の成膜速度は、例えば、７．５ｎｍ／ｍｉｎ以上、１０ｎｍ／ｍｉｎ以下とすることができる。
なお、第１発光層２２を形成するときに炉内に導入されるガリウムを含むガスの第３流量は、第２発光層２８を形成するときに炉内に導入されるガリウムを含むガスの第４流量と同じである。
図１４Ａは、第２窒化物半導体層３０を形成するときのガリウムを含むガスの第２流量に対する第１窒化物半導体層２４を形成するときのガリウムを含むガスの第１流量の比と、発光素子１の出力（明るさ）Ｐｏ[ａ．ｕ．]との関係を表すグラフである。
出力Ｐｏは、ウェーハの中心から外周に向かって半径方向に沿って１０ｍｍずつ離れた５カ所の測定値の平均を表す。
図１４Ｂは、第２窒化物半導体層３０を形成するときのガリウムを含むガスの第２流量に対する第１窒化物半導体層２４を形成するときのガリウムを含むガスの第１流量の比と、発光素子１の駆動電圧Ｖｆ[Ｖ]との関係を表すグラフである。図１４Ａ及び図１４Ｂでは、第２窒化物半導体層３０を形成するときのガリウムを含むガスの第２流量に対する第１窒化物半導体層２４を形成するときのガリウムを含むガスの第１流量の比を（第１流量／第２流量）と示している。
駆動電圧Ｖｆは、ウェーハの中心から外周に向かって半径方向に沿って１０ｍｍずつ離れた５カ所の測定値の平均を表す。
図１４Ａに示すように、第２流量に対する第１流量の比を１倍とした場合に比べて、第２流量に対する第１流量の比を０．７５倍、０．５倍、０．２５倍、０．１２５倍と低下させることで、出力Ｐｏが上昇する。これは、第１窒化物半導体層２４の成膜速度を遅くすることで第１窒化物半導体層２４の半導体層の結晶性を良好にできたためであると考えられる。そして、結晶性が良好である第１窒化物半導体層２４の上に形成される第２発光層２８の結晶性の悪化が抑制でき、出力Ｐｏが上昇するものと推測される。
図１４Ｂに示すように、第２流量に対する第１流量の比を１倍とした場合に比べて、第２流量に対する第１流量の比を０．７５倍、０．５倍、０．２５倍、０．１２５倍と低下させることで、駆動電圧Ｖｆが低下する。これは、第１窒化物半導体層２４の成膜速度を遅くすることで第１窒化物半導体層２４の半導体層の結晶性を良好にできたためであると考えられる。そして、結晶性が良好である第１窒化物半導体層２４の上に形成されるトンネル接合を形成する第１ｐ型窒化物半導体層２５およびｎ型中間層２６の結晶性の悪化を抑制でき、駆動電圧Ｖｆが低下するものと推測される。
図１４Ａおよび図１４Ｂの結果より、第１窒化物半導体層２４を形成するときに炉内に導入されるガリウムを含むガスの第１流量は、第２窒化物半導体層３０を形成するときに炉内に導入されるガリウムを含むガスの第２流量の０．１２５倍以上０．５倍以下であることが好ましい。半導体層の成膜速度を遅くすることによる各半導体層への熱ダメージを考慮すると、第１窒化物半導体層２４を形成するときに炉内に導入されるガリウムを含むガスの第１流量は、第２窒化物半導体層３０を形成するときに炉内に導入されるガリウムを含むガスの第２流量の０．２５倍以上０．５倍以下であることがさらに好ましい。
以上、具体例を参照しつつ、本発明の実施形態及び実施例について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものである。
１…発光素子、１０…基板、１１…第１積層部、１２…第２積層部、２１…第１ｎ型窒化物半導体層、２２…第１発光層、２３…第１ｐクラッド層、２４…第１窒化物半導体層、２５…第１ｐ型窒化物半導体層、２６…ｎ型中間層、２７…第２ｎ型窒化物半導体層、２８…第２発光層、２９…第２ｐクラッド層、３０…第２窒化物半導体層、３１…第２ｐ型窒化物半導体層、５１…ｎ側電極、５２…ｐ側電極、１００…半導体積層体

Claims (11)

  1. ｎ型不純物を含む第１ｎ型窒化物半導体層を形成する工程と、
    前記第１ｎ型窒化物半導体層の上に、第１発光層を形成する工程と、
    炉内にガリウムを含む第１流量のガスと、窒素を含むガスとを導入し、前記第１発光層の上に、アンドープの第１窒化物半導体層を形成する工程と、
    前記第１窒化物半導体層の上に、第１ｐ型窒化物半導体層を形成する工程と、
    前記第１ｐ型窒化物半導体層の上に、ｎ型不純物を含み、前記第１ｎ型窒化物半導体層よりも高い不純物濃度を有する窒化物半導体層からなるｎ型中間層を形成する工程と、
    前記ｎ型中間層の上に、第２ｎ型窒化物半導体層を形成する工程と、
    前記第２ｎ型窒化物半導体層の上に、第２発光層を形成する工程と、
    前記炉内にガリウムを含む第２流量のガスと、窒素を含むガスとを導入し、前記第２発光層の上に、アンドープの第２窒化物半導体層を形成する工程と、
    前記第２窒化物半導体層の上に、第２ｐ型窒化物半導体層を形成する工程と、
    を備え、
    前記第１流量は、前記第２流量よりも少ない発光素子の製造方法。
  2. 前記第１流量は、前記第２流量の０．１２５倍以上０．５倍以下である請求項１記載の発光素子の製造方法。
  3. 前記第１ｐ型窒化物半導体層は、ｐ型不純物としてマグネシウムを含み、
    前記第１ｐ型窒化物半導体層の不純物濃度は、５×１０１９／ｃｍ３以上２×１０２１／ｃｍ３以下である請求項１又は２に記載の発光素子の製造方法。
  4. 前記ｎ型中間層は、ｎ型不純物としてシリコンを含み、
    前記ｎ型中間層の不純物濃度は、１×１０２０／ｃｍ３以上５×１０２１／ｃｍ３以下である請求項１〜３のいずれか１つに記載の発光素子の製造方法。
  5. 前記第１発光層を形成する工程において、前記炉内にガリウムを含む第３流量のガスと、窒素を含むガスとを導入し、
    前記第２発光層を形成する工程において、前記炉内にガリウムを含む第４流量のガスと、窒素を含むガスとを導入し、
    前記第３流量は、前記第４流量と同じである請求項１〜４のいずれか１つに記載の発光素子の製造方法。
  6. 前記第１ｐ型窒化物半導体層を形成する工程において、前記第１窒化物半導体層に接して前記第１ｐ型窒化物半導体層を形成する請求項１〜５のいずれか１つに記載の発光素子の製造方法。
  7. 前記第１窒化物半導体層及び前記第２窒化物半導体層は、窒化ガリウムからなる請求項１〜６のいずれか１つに記載の発光素子の製造方法。
  8. 前記第１窒化物半導体層を形成するときに前記炉内に導入される前記ガリウムを含むガス、および前記第２窒化物半導体層を形成するときに前記炉内に導入される前記ガリウムを含むガスは、トリメチルガリウムガスまたはトリエチルガリウムガスである請求項１〜７のいずれか１つに記載の発光素子の製造方法。
  9. 前記第１窒化物半導体層及び前記第２窒化物半導体層の膜厚は、５０ｎｍ以上１００ｎｍ以下である請求項１〜８のいずれか１つに記載の発光素子の製造方法。
  10. 前記第１発光層を形成する工程の後、前記第１発光層上に第１ｐクラッド層を形成する工程をさらに有し、
    前記第１窒化物半導体層を形成する工程において、前記第１ｐクラッド層に接して前記第１窒化物半導体層を形成する請求項１〜９のいずれか１つに記載の発光素子の製造方法。
  11. 前記第２発光層を形成する工程の後、前記第２発光層上に第２ｐクラッド層を形成する工程をさらに有し、
    前記第２窒化物半導体層を形成する工程において、前記第２ｐクラッド層に接して前記第２窒化物半導体層を形成する請求項１〜１０のいずれか１つに記載の発光素子の製造方法。
JP2020075319A 2020-04-21 2020-04-21 発光素子の製造方法 Active JP7149486B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020075319A JP7149486B2 (ja) 2020-04-21 2020-04-21 発光素子の製造方法
US17/231,292 US11611013B2 (en) 2020-04-21 2021-04-15 Method for manufacturing light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020075319A JP7149486B2 (ja) 2020-04-21 2020-04-21 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2021174813A true JP2021174813A (ja) 2021-11-01
JP7149486B2 JP7149486B2 (ja) 2022-10-07

Family

ID=78081456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020075319A Active JP7149486B2 (ja) 2020-04-21 2020-04-21 発光素子の製造方法

Country Status (2)

Country Link
US (1) US11611013B2 (ja)
JP (1) JP7149486B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7432844B2 (ja) 2021-12-17 2024-02-19 日亜化学工業株式会社 窒化物半導体発光素子

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128502A (ja) * 2002-09-30 2004-04-22 Lumileds Lighting Us Llc トンネル接合を含む発光装置
JP2005019874A (ja) * 2003-06-27 2005-01-20 Matsushita Electric Ind Co Ltd Ｌｅｄ、ｌｅｄチップ、ｌｅｄモジュール、および照明装置
JP2005277401A (ja) * 2004-02-24 2005-10-06 Showa Denko Kk 窒化ガリウム系化合物半導体積層物およびその製造方法
JP2006344930A (ja) * 2005-04-07 2006-12-21 Showa Denko Kk Ｉｉｉ族窒化物半導体素子の製造方法
JP2007214548A (ja) * 2006-01-12 2007-08-23 Mitsubishi Cable Ind Ltd ＧａＮ系発光素子およびその製造方法
JP2012209488A (ja) * 2011-03-30 2012-10-25 Kyocera Corp 発光素子
JP2012248765A (ja) * 2011-05-30 2012-12-13 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
CN103296045A (zh) * 2012-02-24 2013-09-11 华夏光股份有限公司 发光二极管装置
US20150207035A1 (en) * 2014-01-17 2015-07-23 Epistar Corporation Light-Emitting Element Having a Tunneling Structure
JP2015149342A (ja) * 2014-02-05 2015-08-20 ウシオ電機株式会社 半導体発光素子及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095052B2 (en) 2004-10-22 2006-08-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Method and structure for improved LED light output
JP2007109713A (ja) 2005-10-11 2007-04-26 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
US7737451B2 (en) 2006-02-23 2010-06-15 Cree, Inc. High efficiency LED with tunnel junction layer
JP2007288052A (ja) 2006-04-19 2007-11-01 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
DE102007031926A1 (de) 2007-07-09 2009-01-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper
DE102008056371A1 (de) 2008-11-07 2010-05-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
FR3019380B1 (fr) 2014-04-01 2017-09-01 Centre Nat Rech Scient Pixel semiconducteur, matrice de tels pixels, structure semiconductrice pour la realisation de tels pixels et leurs procedes de fabrication
JP2016162876A (ja) 2015-03-02 2016-09-05 ウシオ電機株式会社 半導体発光素子、及び、半導体発光素子の製造方法
US11538962B2 (en) * 2019-04-23 2022-12-27 Nichia Corporation Light-emitting element and method for manufacturing light-emitting element
JP7101347B2 (ja) * 2019-12-27 2022-07-15 日亜化学工業株式会社 発光素子の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128502A (ja) * 2002-09-30 2004-04-22 Lumileds Lighting Us Llc トンネル接合を含む発光装置
JP2005019874A (ja) * 2003-06-27 2005-01-20 Matsushita Electric Ind Co Ltd Ｌｅｄ、ｌｅｄチップ、ｌｅｄモジュール、および照明装置
JP2005277401A (ja) * 2004-02-24 2005-10-06 Showa Denko Kk 窒化ガリウム系化合物半導体積層物およびその製造方法
JP2006344930A (ja) * 2005-04-07 2006-12-21 Showa Denko Kk Ｉｉｉ族窒化物半導体素子の製造方法
JP2007214548A (ja) * 2006-01-12 2007-08-23 Mitsubishi Cable Ind Ltd ＧａＮ系発光素子およびその製造方法
JP2012209488A (ja) * 2011-03-30 2012-10-25 Kyocera Corp 発光素子
JP2012248765A (ja) * 2011-05-30 2012-12-13 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
CN103296045A (zh) * 2012-02-24 2013-09-11 华夏光股份有限公司 发光二极管装置
US20150207035A1 (en) * 2014-01-17 2015-07-23 Epistar Corporation Light-Emitting Element Having a Tunneling Structure
JP2015149342A (ja) * 2014-02-05 2015-08-20 ウシオ電機株式会社 半導体発光素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7432844B2 (ja) 2021-12-17 2024-02-19 日亜化学工業株式会社 窒化物半導体発光素子

Also Published As

Publication number Publication date
US11611013B2 (en) 2023-03-21
US20210328095A1 (en) 2021-10-21
JP7149486B2 (ja) 2022-10-07

Similar Documents

Publication Publication Date Title
US11569413B2 (en) Method for manufacturing light-emitting element
JP3304787B2 (ja) 半導体発光素子及びその製造方法
JP3952210B2 (ja) 窒化物系半導体素子及びその製造方法
JP2007150066A (ja) 窒化物半導体発光素子
JPWO2005029588A1 (ja) 窒化物系半導体素子及びその製造方法
US11538962B2 (en) Light-emitting element and method for manufacturing light-emitting element
JP2015177025A (ja) 光半導体素子
JP3940933B2 (ja) 窒化物系半導体素子
WO2007072810A1 (ja) 酸化物半導体発光素子
JP7149486B2 (ja) 発光素子の製造方法
JP2004214337A (ja) 窒化物半導体発光素子
JP3763701B2 (ja) 窒化ガリウム系半導体発光素子
JP2016143771A (ja) エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法
JP7129630B2 (ja) 発光素子および発光素子の製造方法
JPH08213653A (ja) コンタクト抵抗低減層を有する半導体装置
JP3605907B2 (ja) コンタクト抵抗低減層を有する半導体装置
JP7385138B2 (ja) 発光素子の製造方法
JP2008227103A (ja) ＧａＮ系半導体発光素子
JPH10173231A (ja) 窒化ガリウム系化合物半導体発光素子
JP2950316B2 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP7344434B2 (ja) 発光素子の製造方法
WO2022196374A1 (ja) 発光素子
JP3797280B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3481305B2 (ja) ３族窒化物半導体発光素子
JPH1027923A (ja) ３族窒化物半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220713

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220713

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220822

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220908

R151 Written notification of patent or utility model registration

Ref document number: 7149486

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151