JP7101347B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP7101347B2
JP7101347B2 JP2019238037A JP2019238037A JP7101347B2 JP 7101347 B2 JP7101347 B2 JP 7101347B2 JP 2019238037 A JP2019238037 A JP 2019238037A JP 2019238037 A JP2019238037 A JP 2019238037A JP 7101347 B2 JP7101347 B2 JP 7101347B2
Authority
JP
Japan
Prior art keywords
layer
temperature
nitride semiconductor
light emitting
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019238037A
Other languages
English (en)
Other versions
JP2021106245A (ja
Inventor
斉一 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2019238037A priority Critical patent/JP7101347B2/ja
Priority to US17/117,975 priority patent/US11569413B2/en
Publication of JP2021106245A publication Critical patent/JP2021106245A/ja
Application granted granted Critical
Publication of JP7101347B2 publication Critical patent/JP7101347B2/ja
Priority to US18/145,227 priority patent/US12068429B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、発光素子の製造方法に関する。
特許文献1には、n型にドーピングされた層と、このn型にドーピングされた層と隣接するp型にドーピングされた層とから成るnp型トンネル接合部を、2つの光活性領域の間に設けた半導体発光ダイオードが開示されている。このような半導体発光ダイオードにおいては、トンネル接合部に用いる不純物が高濃度にドープされたn型層及びp型層の結晶性を良好に保ちつつトンネル接合部を形成することが望まれる。トンネル接合部における半導体層の結晶性の悪化は、トンネル接合部の上に積層される半導体層の結晶性を悪化させる要因になるおそれがある。
特表2003-513474号公報
本発明は、半導体層を積層する際に生じる半導体層の結晶性の悪化を抑制できる発光素子の製造方法を提供することを目的とする。
本発明の一態様によれば、発光素子の製造方法は、第1n型窒化物半導体層と、第1発光層と、第1p型窒化物半導体層とを含む第1積層部と、前記第1積層部上に形成され、第2n型窒化物半導体層と、第2発光層と、第2p型窒化物半導体層とを含む第2積層部と、を有する発光素子の製造方法であって、炉内にガリウムを含むガスと、アンモニアガスと、p型不純物を含むガスとを導入し、前記炉内を第1温度に加熱した状態で前記第1発光層の上に前記第1p型窒化物半導体層を形成する工程と、前記第1p型窒化物半導体層を形成した後、前記炉内の温度を前記第1温度から前記第1温度よりも低い第2温度に降温する工程と、前記炉内に第1流量のアンモニアガスを導入し、前記炉内の温度を前記第2温度から前記第2温度よりも高い第3温度に昇温する工程と、前記炉内を前記第3温度に加熱した状態で、前記炉内にガリウムを含むガスと、第2流量のアンモニアガスと、n型不純物を含むガスとを導入し、前記第1p型窒化物半導体層の上に前記第2n型窒化物半導体層を形成する工程と、を有し、前記第1流量は、前記第2流量よりも小さい。
本発明の一態様によれば、発光素子の製造方法は、第1n型窒化物半導体層と、第1発光層と、第1p型窒化物半導体層とを含む第1積層部と、前記第1積層部上に形成され、第2n型窒化物半導体層と、第2発光層と、第2p型窒化物半導体層とを含む第2積層部と、を有する発光素子の製造方法であって、炉内にガリウムを含むガスと、アンモニアガスと、p型不純物を含むガスとを導入し、前記炉内を第1温度に加熱した状態で前記第1発光層の上に前記第1p型窒化物半導体層を形成する工程と、前記炉内を前記第1温度に保持した状態で、前記炉内に第1流量のアンモニアガスと、窒素ガスとを導入する工程と、その後、前記炉内にガリウムを含むガスと、第2流量のアンモニアガスと、n型不純物を含むガスとを導入し、前記第1p型窒化物半導体層の上に前記第2n型窒化物半導体層を形成する工程と、を有し、前記第1流量は、前記第2流量よりも小さい。
本発明の一態様によれば、半導体層を積層する際に生じる半導体層の結晶性の悪化を抑制できる発光素子の製造方法を提供することができる。
本発明の一実施形態の発光素子の模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 サンプルA、B、C、Dについての駆動電圧Vfを比較したグラフである。 サンプルA、B、C、Dについての出力Poを比較したグラフである。
以下、図面を参照し、本発明の一実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図1は、本発明の一実施形態の発光素子1の模式断面図である。
本実施形態の発光素子1は、基板10と、基板10上に設けられた半導体積層体100と、n側電極81と、p側電極82とを有する。
半導体積層体100は、窒化物半導体からなる複数の半導体層が積層された積層体である。本明細書において「窒化物半導体」とは、InAlGa1-x-yN(0≦x≦1,0≦y≦1,x+y≦1)なる化学式において組成比x及びyをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。
半導体積層体100は、基板10上に設けられた第1積層部11と、第1積層部11上に設けられた第2積層部12とを有する。
基板10の材料は、例えば、サファイア、シリコン、SiC、GaNなどである。
第1積層部11は、基板10上に設けられた第1n型窒化物半導体層20と、第1n型窒化物半導体層20上に設けられた第1発光層30と、第1発光層30上に設けられた第1p型窒化物半導体層40とを有する。
第1n型窒化物半導体層20は、窒化ガリウム(GaN)を含み、さらにn型不純物として例えばシリコン(Si)がドープされている。第1n型窒化物半導体層20は、その他に、インジウム(In)、アルミニウム(Al)を含んでいてもよい。例えば、Siをn型不純物として含む第1n型窒化物半導体層20のSi濃度は、1×1018/cm以上1×1020/cm以下である。
第1p型窒化物半導体層40は、窒化ガリウム(GaN)を含み、さらにp型不純物として例えばマグネシウム(Mg)がドープされている。第1p型窒化物半導体層40は、その他に、インジウム(In)、アルミニウム(Al)を含んでいてもよい。
第1p型窒化物半導体層40は、第1発光層30上に設けられた第1p型層41と、第1p型層41上に設けられた第2p型層42とを有する。第2p型層42のp型不純物濃度は、第1p型層41のp型不純物濃度よりも高い。第1p型窒化物半導体層40には、アンドープの窒化ガリウムからなる半導体層が含まれていてもよい。例えば、Mgをp型不純物として含む第1p型層41のMg濃度は、5×1019/cm以上5×1020/cm以下である。
第1発光層30は、第1n型窒化物半導体層20と、第1p型窒化物半導体層40の第1p型層41との間に設けられている。第1発光層30は、例えば、複数の井戸層と複数の障壁層とを有する多重量子井戸構造を有する。複数の井戸層には、例えば、InGaNを用いる。複数の障壁層には、例えば、GaNを用いる。
第2積層部12は、第1p型窒化物半導体層40上に設けられた第2n型窒化物半導体層50と、第2n型窒化物半導体層50上に設けられた第2発光層60と、第2発光層60上に設けられた第2p型窒化物半導体層70とを有する。
第2n型窒化物半導体層50は、窒化ガリウム(GaN)を含み、さらにn型不純物として例えばシリコン(Si)、ゲルマニウム(Ge)がドープされている。第2n型窒化物半導体層50は、その他に、インジウム(In)、アルミニウム(Al)を含んでいてもよい。
第2n型窒化物半導体層50は、第1積層部11の第2p型層42上に設けられた第1n型層51と、第1n型層51上に設けられた第2n型層52とを有する。第1n型層51のn型不純物濃度は、第2n型層52のn型不純物濃度よりも高い。例えば、Siをn型不純物として含む第2n型層52のSi濃度は、5×1019/cm以上2×1021/cm以下である。
第2p型窒化物半導体層70は、窒化ガリウム(GaN)を含み、さらにp型不純物として例えばマグネシウム(Mg)がドープされている。第2p型窒化物半導体層70は、その他に、インジウム(In)、アルミニウム(Al)を含んでいてもよい。
第2p型窒化物半導体層70は、第2発光層60上に設けられた第3p型層71と、第3p型層71上に設けられた第4p型層72とを有する。第4p型層72のp型不純物濃度は、第3p型層71のp型不純物濃度よりも高い。第2p型窒化物半導体層70には、アンドープの窒化ガリウムからなる半導体層が含まれていてもよい。例えば、Mgをp型不純物として含む第3p型層71のMg濃度は、1×1018/cm以上1×1020/cm以下である。例えば、Mgをp型不純物として含む第4p型層72のMg濃度は、1×1020/cm以上2×1021/cm以下である。
第2発光層60は、第2n型窒化物半導体層50の第2n型層52と、第2p型窒化物半導体層70の第3p型層71との間に設けられている。第2発光層60は、例えば、複数の井戸層と複数の障壁層とを有する多重量子井戸構造を有する。第2発光層60における井戸層および障壁層には、上述した第1発光層30と同様の半導体層を用いる。
第2p型窒化物半導体層70の第4p型層72上にp側電極82が設けられ、p側電極82は第4p型層72に電気的に接続している。
第1n型窒化物半導体層20は、第1発光層30、第1p型窒化物半導体層40、第2n型窒化物半導体層50、第2発光層60、および第2p型窒化物半導体層70が設けられていないnコンタクト面20aを有する。そのnコンタクト面20a上にn側電極81が設けられ、n側電極81は第1n型窒化物半導体層20に電気的に接続している。
p側電極82とn側電極81との間に、順方向電圧を印加する。このとき、第1積層部11の第1p型窒化物半導体層40と第1n型窒化物半導体層20との間には順方向電圧が印加され、第1発光層30にホールおよび電子が供給されることで第1発光層30が発光する。第2積層部12の第2p型窒化物半導体層70と第2n型窒化物半導体層50との間にも順方向電圧が印加され、第2発光層60にホールおよび電子が供給されることで第2発光層60が発光する。つまり、p側電極82とn側電極81との間に上述した電位を印加することで、第1発光層30および第2発光層60が発光する。
第1発光層30の発光ピーク波長、および第2発光層60の発光ピーク波長は、例えば、430nm以上540nm以下である。第1発光層30、第2発光層60は、青色光や緑色光を発する。第1発光層30上に第2発光層60を積層することで、1つの発光層を有する発光素子に比べて、単位面積当たりの出力を高くすることができる。第1発光層30の発光ピーク波長と、第2発光層60の発光ピーク波長とは異なっていてもよい。
p側電極82に正電位が、n側電極81にp側電極82よりも低い電位(例えば負電位)が印加されたとき、第1積層部11の第2p型層42と、第2積層部12の第1n型層51との間には逆方向電圧が印加されることになる。そのため、第2p型層42と第1n型層51との間の電流はトンネル効果を利用する。つまり、第2p型層42の価電子帯に存在する電子を、第1n型層51の伝導帯にトンネリングさせることで電流を流す。
このようなトンネル効果を得るために、高濃度でp型不純物がドープされた第2p型層42と、高濃度でn型不純物がドープされた第1n型層51とによりpn接合を形成する。そして、第2p型層42と第1n型層51とが形成する空乏層の電位の傾きを急峻にしてその空乏層の幅を狭くする。このような構造とすることで、第2p型層42の価電子帯の電子が第2p型層42と第1n型層51とが形成する空乏層をトンネリングし、第1n型層51の伝導帯に移動させることができる。
例えば、Siをn型不純物として含む第1n型層51のSi濃度は、5×1019/cm以上2×1021/cm以下である。Mgをp型不純物として含む第2p型層42のMg濃度は、1×1020/cm以上5×1021/cm以下である。このような第1n型層51と第2p型層42とが形成する空乏層の幅は、例えば、5nm以上8nm以下である。
本実施形態の発光素子1は、半導体積層体100に第1発光層30と第2発光層60の2つの発光層が積層されているため、発光層が1つである発光素子に比べて単位面積当たりの出力を高くすることできる。
図2~図11は、本実施形態の発光素子1の製造方法を示す模式断面図である。半導体積層体100の前述した各層は、圧力および温度の調整が可能な炉内においてMOCVD(metal organic chemical vapor deposition)法により、基板10上にエピタキシャル成長される。
まず、図2に示すように、基板10上に第1n型窒化物半導体層20が形成される。図3に示すように、第1n型窒化物半導体層20上に第1発光層30が形成される。図4に示すように、第1発光層30上に第1p型層41が形成される。図5に示すように、第1p型層41上に第2p型層42が形成される。図6に示すように、第2p型層42上に第1n型層51が形成される。図7に示すように、第1n型層51上に第2n型層52が形成される。図8に示すように、第2n型層52上に第2発光層60が形成される。図9に示すように、第2発光層60上に第3p型層71が形成される。図10に示すように、第3p型層71上に第4p型層72が形成される。このようにして、基板10上に第1積層部11および第2積層部12が形成される。
この後、半導体積層体100の一部を除去して、図11に示すように、第1n型窒化物半導体層20の一部を露出させ、nコンタクト面20aを形成する。
その後、図1に示すように、第4p型層72上にp側電極82が形成され、nコンタクト面20a上にn側電極81が形成される。
次に、第1p型窒化物半導体層40と第2n型窒化物半導体層50の形成方法について詳しく説明する。
第1発光層30を形成した後、炉内に、キャリアガスと、ガリウム(Ga)を含むガスと、アンモニア(NH)ガスと、p型不純物としてマグネシウムを含むガスとを導入し、炉内を第1温度に加熱した状態で、第1発光層30の上に、第1p型窒化物半導体層40として、マグネシウムがドープされたGaN層を形成する。
第1p型窒化物半導体層40を形成するときにおいて、ガリウムを含むガスは、例えば、TMG(トリメチルガリウム)ガス、またはTEG(トリエチルガリウム)ガスである。キャリアガスは、例えば、窒素(N)ガスである。第1温度(設定値または実測値)は、例えば、900℃以上1000℃以下である。
第1p型窒化物半導体層40として、第1p型層41と、第1p型層41よりもp型不純物濃度が高い第2p型層42とが、第1発光層30上に順に形成される。
第1p型窒化物半導体層40を形成した後、炉内の温度を、第1温度から、第1温度よりも低い第2温度に降温する。第2温度は、例えば、室温である。
炉内の温度を第1温度から第2温度に降温した後、第1p型窒化物半導体層40を形成するときに炉内に導入されたガスを、窒素ガスに置換する。これにより、炉内に残留していたp型不純物(Mg)を含むガスが炉内から除去される。
その後、炉内に、窒素ガスに加えてさらにアンモニアガスを導入し、炉内の温度を、第2温度から、第2温度よりも高い第3温度に昇温する。第3温度(設定値または実測値)は、例えば、900℃以上1000℃以下である。
炉内を第2温度から第3温度に昇温する期間においては、炉内に、ガリウムを含むガス、n型不純物を含むガス、およびp型不純物を含むガスは導入されず、窒素ガスと、アンモニアガスとが導入される。このときのアンモニアガスの流量(第1流量)は、窒素ガスの流量よりも小さい。炉内を第2温度から第3温度に昇温する期間において、例えば、アンモニアガスの第1流量は2slm以上4slm以下であり、窒素ガスの流量は30slm以上400slm以下である。例えば、第1流量のアンモニアガスの炉内におけるアンモニアガスと窒素ガスの総量に対する割合は、0.5%以上10%以下であることが好ましく、1%以上5%以下であることがさらに好ましい。
続けて、炉内を第3温度に加熱した状態で、炉内に、キャリアガスと、ガリウムを含むガスと、アンモニアガスと、n型不純物としてシリコンを含むガスとを導入し、第1p型窒化物半導体層40の上に、第2n型窒化物半導体層50として、シリコンがドープされたGaN層を形成する。
第2n型窒化物半導体層50を形成するときにおいて、ガリウムを含むガスは、例えば、TMGガス、またはTEGガスであり、キャリアガスは、例えば、窒素ガスである。
第2n型窒化物半導体層50として、第1n型層51と、第1n型層51よりもn型不純物濃度が低い第2n型層52とが、第2p型層42上に順に形成される。第2p型層42と第1n型層51はpn接合を形成する。例えば、第2p型層42の厚さは15nm以上20nm以下である。例えば、第1n型層51の厚さは10nm以上40nm以下である。
炉内を第2温度から第3温度に昇温するときに炉内に導入されるアンモニアガスの流量(第1流量)は、第2n型窒化物半導体層50を形成するときに炉内に導入されるアンモニアガスの流量(第2流量)よりも小さい。
また、アンモニアガスの第1流量は、第1p型窒化物半導体層40を形成するときに炉内に導入されるアンモニアガスの流量(第3流量)よりも小さい。
例えば、第1流量は2slm以上4slm以下である。例えば、第2流量は5slm以上80slmであり、好ましくは、10slm以上50slm以下である。例えば、第3流量は、5slm以上40slm以下であり、好ましくは、10slm以上30slm以下である。
本実施形態の発光素子1のように、トンネル効果を利用し2つの発光層を有する半導体積層体100を形成する場合、第2p型層42を形成した後の前述した降温後の昇温工程において、第2p型層42は熱ダメージを受け表面の平坦性が悪化しやすい。第2p型層42の平坦性が悪化すると、第2p型層42を下地として成長される第1n型層51の結晶性が悪化する。第2p型層42と第1n型層51のトンネル接合部の結晶性の悪化は、発光素子1の駆動電圧が高くなる原因となる。さらに、トンネル接合部の結晶性が悪化することで、第2p型層42および第1n型層51の上に成長される第2発光層60の結晶性も悪化し、発光素子1の出力が低くなる原因となる。
第2p型層42を成長させるとき、第2p型層42の表面に生じるピットの側面は結晶成長面が他の半導体層とは異なるため、結晶品質の悪いGaNが形成されやすい。この第2p型層42の表面に形成された結晶品質の悪いGaNが上記昇温時に分解されて除去される結果、第2p型層42の表面の平坦性が悪化すると推測される。
本実施形態によれば、炉内を第2温度から第3温度に昇温するときに、炉内に第1流量のアンモニアガスを導入することで、第2p型層42の表面の平坦性の悪化を抑制することができる。これは、昇温時に炉内に導入されるアンモニアガスによって上記結晶品質の悪いGaNが除去されることが抑制されるためであると推測される。
第2n型窒化物半導体層50を形成するときには、上記昇温時の第1流量よりも大きい第2流量のアンモニアガスを炉内に導入する。そして、そのアンモニアガスから熱分解した窒素と、TMGガスまたはTEGガスから熱分解したガリウムとが結合したGaNからなる第2n型窒化物半導体層50を成長させる。
第1p型窒化物半導体層40を形成するときにおいても、上記昇温時の第1流量よりも大きい第3流量のアンモニアガスを炉内に導入する。そして、そのアンモニアガスから熱分解した窒素と、TMGガスまたはTEGガスから熱分解したガリウムとが結合したGaNによりピット内が埋め込まれやすいを良くした状態で第1p型窒化物半導体層40を成長させる。
ここで、比較例として、炉内を第2温度から第3温度に昇温するときに、炉内に第2流量のアンモニアガスを導入し、炉内が第3温度に昇温した後、そのまま炉内に導入するアンモニアガスの第2流量は変えずに、第2n型窒化物半導体層50を形成することが考えられる。しかしながら、上記昇温時に炉内に導入するアンモニアガスの流量が半導体層の成膜時のように比較的多いと、アンモニアから熱分解した水素によって、ピット内の上記結晶品質の悪いGaNの分解が促進され、第2p型層42の表面の平坦性が悪化しやすくなる。逆に、昇温時に炉内に導入するアンモニアガスの流量が少ないと、アンモニアガスによる窒素の供給が不十分となり、ピット内の上記結晶品質の悪いGaNの分解が促進され、第2p型層42の表面の平坦性が悪化しやすくなる。そのため、炉内を第2温度から第3温度に昇温するときに炉内に導入されるアンモニアガスの第1流量は、例えば、2slm以上4slm以下が好ましく、2slm以上3slm以下であることがさらに好ましい。
図12Aは、サンプルA、B、C、Dについての駆動電圧Vfを比較したグラフである。図12Aにおける駆動電圧Vfは、各サンプルA~Dに順方向電流120mAを流すために必要な駆動電圧[V]を表す。図12Bは、サンプルA、B、C、Dについての出力Poを比較したグラフである。なお、図12Bにおける出力Poは、n側電極81とp側電極82との間に電圧を印加し、順方向電流120mAを流したときの各サンプルA~Dの明るさを測定した値を表す。
サンプルAは、図1に示す構造において、第2積層部12がない構造である。すなわち、サンプルAは、発光層が第1発光層30だけであり、トンネル接合部を有さない。
サンプルB~Dは、図1に示すように基板10上に第1積層部11および第2積層部12を有する構造であり、第1p型窒化物半導体層40を形成した後、炉内を第2温度から第3温度に昇温するときに炉内に導入されるアンモニアガスの第1流量のみが異なる。また、サンプルB~Dにおいて基板10上に第1積層部11を形成する条件はサンプルAと同じである。
具体的に、サンプルAにおける第1積層部11は、以下に説明するように形成した。
基板10にはサファイア基板を用いた。そのサファイア基板上に、AlGaNからなるバッファ層を形成した。バッファ層上に、第1n型窒化物半導体層20として、アンドープのGaN層、SiをドープしたGaN層、Siを変調してドープした複数のGaN層を含む変調ドープ層、GaN層とInGaN層を交互に積層した第1超格子層、および第1バリア層を順に形成した。変調ドープ層として、アンドープのGaN層とSiをドープしたGaN層と交互に積層し、それらのペアを4ペア形成し、さらにSiをドープしたGaN層を形成した。第1超格子層として、膜厚が約2nm程度のアンドープのGaN層と、膜厚が約1nm程度のアンドープのInGaN層とを交互に積層し、それらのペアを20ペア形成した。第1バリア層として、SiをドープしたInGaN層とアンドープのGaN層を順に形成した。第1n型窒化物半導体層20におけるSiをドープしたGaN層のSi濃度は、1×1019/cmである。
第1n型窒化物半導体層20上に、第1発光層30として、アンドープのInGaN層とアンドープのGaN層とを交互に積層し、それらのペアを9ペア形成した。
第1発光層30上に、第1p型窒化物半導体層40として、MgをドープしたAlGaN層、アンドープのGaN層、およびMgをドープしたGaN層を順に形成した。サンプルAにおいて、第1p型窒化物半導体層40におけるMgをドープしたGaN層のMg濃度は、3×1020/cmである。
サンプルB~Dにおいては、第1積層部11上に、以下に説明するようにして第2積層部12をさらに形成した。
第1積層部11の第1p型窒化物半導体層40上に、第2n型窒化物半導体層50として、SiをドープしたGaN層、GaN層とInGaN層を交互に積層した第2超格子層、および第2バリア層を順に形成した。第2超格子層として、膜厚が約2nm程度のアンドープのGaN層と、膜厚が約1nm程度のアンドープInGaN層とを交互に積層し、それらのペアを20ペア形成した。第2バリア層として、SiをドープしたInGaN層とアンドープのGaN層を順に形成した。第2n型窒化物半導体層50におけるSiをドープしたGaN層はSiを高ドープしたGaN層と、Siを低ドープしたGaN層を含む。Siを高ドープしたGaN層のSi濃度は、1×1020/cmである。
第2n型窒化物半導体層50上に、第2発光層60として、アンドープのInGaN層とアンドープのGaN層とを交互に積層し、それらのペアを9ペア形成した。
第2発光層60上に、第2p型窒化物半導体層70として、MgをドープしたAlGaN層、アンドープのGaN層、およびMgをドープしたGaN層を順に形成した。第2p型窒化物半導体層70におけるMgをドープしたGaN層のMg濃度は、3×1020/cmである。
第1p型窒化物半導体層40を形成した後、炉内を第2温度から第3温度に昇温するときにおいて、サンプルBはアンモニアガスの第1流量を4slmをとし、サンプルCはアンモニアガスの第1流量を2slmとし、サンプルDはアンモニアガスの第1流量を0.5slmとした。
図12Aの結果より、サンプルAのVfは3.02V、サンプルBのVfは9.44V、サンプルCのVfは9.12V、サンプルDのVfは9.87Vであった。2層の発光層を有する構造(サンプルB~D)の中では、サンプルBおよびサンプルCの駆動電圧Vfが、サンプルDの駆動電圧Vfよりも低くなった。
図12Bの結果より、サンプルBおよびサンプルCの出力Poは、サンプルAおよびサンプルDの出力Poよりも高くなった。
図12Aおよび図12Bの結果より、駆動電圧Vfの上昇を抑えつつ、高い出力Poを実現するために、上記第1流量は2slm以上4slm以下が好ましい。
炉内を第1温度に加熱した状態で第1p型窒化物半導体層40を形成した後、降温および昇温せずに、炉内を第1温度に保持した状態で、炉内に第1流量のアンモニアガスと、窒素ガスとを導入し、炉内に残留していたp型不純物(Mg)を含むガスを炉内から除去してもよい。
その後、炉内を第1温度から第3温度に昇温又は降温し、炉内にガリウムを含むガスと、第2流量のアンモニアガスと、n型不純物を含むガスとを導入し、第1p型窒化物半導体層40の上に第2n型窒化物半導体層50を形成する。なお、第1温度を保持した状態で、上記同様のガスを炉内に導入し、第1p型窒化物半導体層40の上に第2n型窒化物半導体層50を形成してもよい。
この場合でも、第1p型窒化物半導体層40を形成した後の、第1p型窒化物半導体層40を形成するときに炉内に導入されたガスを炉内から除去する期間において、炉内に第1流量のアンモニアガスを導入する。これにより、第2p型層42の表面の平坦性の悪化を抑制することができる。その結果、積層される半導体層の結晶性の悪化を抑制でき、発光素子1の駆動電圧の上昇を抑えつつ、高い出力を実現することができる。この場合も、図12Aおよび図12Bの結果を鑑み、アンモニアガスの第1流量は、2slm以上4slm以下が好ましいと考えられる。
以上、具体例を参照しつつ、本発明の実施形態及び実施例について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
1…発光素子、10…基板、11…第1積層部、12…第2積層部、20…第1n型窒化物半導体層、30…第1発光層、40…第1p型窒化物半導体層、50…第2n型窒化物半導体層、60…第2発光層、70…第2p型窒化物半導体層、81…n側電極、82…p側電極、100…半導体積層体

Claims (9)

  1. 第1n型窒化物半導体層と、第1発光層と、第1p型窒化物半導体層とを含む第1積層部と、前記第1積層部上に形成され、第2n型窒化物半導体層と、第2発光層と、第2p型窒化物半導体層とを含む第2積層部と、を有する発光素子の製造方法であって、
    炉内にガリウムを含むガスと、アンモニアガスと、p型不純物を含むガスとを導入し、前記炉内を第1温度に加熱した状態で前記第1発光層の上に前記第1p型窒化物半導体層を形成する工程と、
    前記第1p型窒化物半導体層を形成した後、前記炉内の温度を前記第1温度から前記第1温度よりも低い第2温度に降温する工程と、
    前記炉内に第1流量のアンモニアガスを導入し、前記炉内の温度を前記第2温度から前記第2温度よりも高い第3温度に昇温する工程と、
    前記炉内を前記第3温度に加熱した状態で、前記炉内にガリウムを含むガスと、第2流量のアンモニアガスと、n型不純物を含むガスとを導入し、前記第1p型窒化物半導体層の上に前記第2n型窒化物半導体層を形成する工程と、
    を有し、
    前記第1流量は、前記第2流量よりも小さい発光素子の製造方法。
  2. 前記炉内の温度を前記第1温度から前記第2温度に降温した後、前記第1p型窒化物半導体層を形成するときに前記炉内に導入されたガスを、窒素ガスに置換する工程を有し、
    前記炉内の温度を前記第2温度から前記第3温度に昇温するときに、前記窒素ガスに加えてさらに前記アンモニアガスを前記炉内に導入する請求項1記載の発光素子の製造方法。
  3. 前記第2温度よりも高い前記第3温度に昇温する工程において、前記第1流量を2slm以上4slm以下とする請求項1または2に記載の発光素子の製造方法。
  4. 第1n型窒化物半導体層と、第1発光層と、第1p型窒化物半導体層とを含む第1積層部と、前記第1積層部上に形成され、第2n型窒化物半導体層と、第2発光層と、第2p型窒化物半導体層とを含む第2積層部と、を有する発光素子の製造方法であって、
    炉内にガリウムを含むガスと、アンモニアガスと、p型不純物を含むガスとを導入し、前記炉内を第1温度に加熱した状態で前記第1発光層の上に前記第1p型窒化物半導体層を形成する工程と、
    前記炉内を前記第1温度に保持した状態で、前記炉内に第1流量のアンモニアガスと、窒素ガスとを導入する工程と、
    その後、前記炉内にガリウムを含むガスと、第2流量のアンモニアガスと、n型不純物を含むガスとを導入し、前記第1p型窒化物半導体層の上に前記第2n型窒化物半導体層を形成する工程と、
    を有し、
    前記第1流量は、前記第2流量よりも小さい発光素子の製造方法。
  5. 前記第1流量を2slm以上4slm以下とする請求項4記載の発光素子の製造方法。
  6. 前記第1流量は、前記第1p型窒化物半導体層を形成するときに前記炉内に導入される前記アンモニアガスの流量よりも小さい請求項1~5のいずれか1つに記載の発光素子の製造方法。
  7. 前記p型不純物はマグネシウムであり、
    前記第1p型窒化物半導体層のマグネシウム濃度は、5×1019/cm以上×1021/cm以下である請求項1~6のいずれか1つに記載の発光素子の製造方法。
  8. 前記n型不純物はシリコンであり、
    前記第2n型窒化物半導体層のシリコン濃度は、5×10 19 /cm以上×1021/cm以下である請求項1~7のいずれか1つに記載の発光素子の製造方法。
  9. 第1n型窒化物半導体層と、第1発光層と、第1p型窒化物半導体層とを含む第1積層部と、前記第1積層部上に形成され、第2n型窒化物半導体層と、第2発光層と、第2p型窒化物半導体層とを含む第2積層部と、を有する発光素子の製造方法であって、
    炉内にガリウムを含むガスと、アンモニアガスと、p型不純物を含むガスとを導入し、前記炉内を第1温度に加熱した状態で前記第1発光層の上に前記第1p型窒化物半導体層を形成する工程と、
    前記第1p型窒化物半導体層を形成した後、前記炉内の温度を前記第1温度から前記第1温度よりも低い第2温度に降温する工程と、
    前記炉内の温度を前記第1温度から前記第2温度に降温した後、前記第1p型窒化物半導体層を形成するときに前記炉内に導入されたガスを、窒素ガスに置換する工程と、
    前記炉内に前記窒素ガスに加えてさらに第1流量のアンモニアガスを導入し、前記炉内の温度を前記第2温度から前記第2温度よりも高い第3温度に昇温する工程と、
    前記炉内を前記第3温度に加熱した状態で、前記炉内にガリウムを含むガスと、第2流量のアンモニアガスと、n型不純物を含むガスとを導入し、前記第1p型窒化物半導体層の上に前記第2n型窒化物半導体層を形成する工程と、
    を有し、
    前記第1流量は、前記第2流量よりも小さい発光素子の製造方法。
JP2019238037A 2019-12-27 2019-12-27 発光素子の製造方法 Active JP7101347B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019238037A JP7101347B2 (ja) 2019-12-27 2019-12-27 発光素子の製造方法
US17/117,975 US11569413B2 (en) 2019-12-27 2020-12-10 Method for manufacturing light-emitting element
US18/145,227 US12068429B2 (en) 2019-12-27 2022-12-22 Method for manufacturing light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019238037A JP7101347B2 (ja) 2019-12-27 2019-12-27 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2021106245A JP2021106245A (ja) 2021-07-26
JP7101347B2 true JP7101347B2 (ja) 2022-07-15

Family

ID=76546713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019238037A Active JP7101347B2 (ja) 2019-12-27 2019-12-27 発光素子の製造方法

Country Status (2)

Country Link
US (2) US11569413B2 (ja)
JP (1) JP7101347B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7149486B2 (ja) * 2020-04-21 2022-10-07 日亜化学工業株式会社 発光素子の製造方法
WO2022054877A1 (ja) * 2020-09-11 2022-03-17 日亜化学工業株式会社 窒化物半導体素子及び窒化物半導体素子の製造方法
JP7419651B2 (ja) * 2021-07-14 2024-01-23 日亜化学工業株式会社 発光素子の製造方法
JP7385138B2 (ja) * 2021-09-08 2023-11-22 日亜化学工業株式会社 発光素子の製造方法
JP7344434B2 (ja) * 2021-09-10 2023-09-14 日亜化学工業株式会社 発光素子の製造方法
JP7419652B2 (ja) * 2021-11-22 2024-01-23 日亜化学工業株式会社 発光素子
CN114203865B (zh) * 2021-12-07 2023-08-01 宁波安芯美半导体有限公司 一种基于蓝宝石衬底的氮化铝外延片的制备方法
JP7432844B2 (ja) * 2021-12-17 2024-02-19 日亜化学工業株式会社 窒化物半導体発光素子

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128502A (ja) 2002-09-30 2004-04-22 Lumileds Lighting Us Llc トンネル接合を含む発光装置
JP2005019874A (ja) 2003-06-27 2005-01-20 Matsushita Electric Ind Co Ltd Led、ledチップ、ledモジュール、および照明装置
JP2007194664A (ja) 2002-03-08 2007-08-02 Matsushita Electric Ind Co Ltd 半導体レーザ及びその製造方法
JP2009147319A (ja) 2007-11-21 2009-07-02 Mitsubishi Chemicals Corp 窒化物半導体および窒化物半導体の結晶成長方法
JP2011192752A (ja) 2010-03-12 2011-09-29 Stanley Electric Co Ltd 半導体素子の製造方法
JP2014175482A (ja) 2013-03-08 2014-09-22 Osaka Univ 赤色発光半導体素子とその製造方法
US20180331255A1 (en) 2017-05-12 2018-11-15 X Development Llc Fabrication of ultraviolet light emitting diode with tunnel junction
JP2019087710A (ja) 2017-11-10 2019-06-06 学校法人 名城大学 窒化物半導体発光素子の製造方法、及び窒化物半導体発光素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559038B2 (en) * 1997-11-18 2003-05-06 Technologies And Devices International, Inc. Method for growing p-n heterojunction-based structures utilizing HVPE techniques
DE19952932C1 (de) 1999-11-03 2001-05-03 Osram Opto Semiconductors Gmbh LED-Weißlichtquelle mit breitbandiger Anregung
JP2002305327A (ja) 2001-04-09 2002-10-18 Sharp Corp 窒化物系半導体発光素子
AU2003211723A1 (en) 2002-03-08 2003-09-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser and method for fabricating the same
US7095052B2 (en) * 2004-10-22 2006-08-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Method and structure for improved LED light output
JP5353802B2 (ja) 2010-04-12 2013-11-27 豊田合成株式会社 半導体発光素子の製造方法およびランプ、電子機器、機械装置
KR102507671B1 (ko) * 2017-10-02 2023-03-08 도와 일렉트로닉스 가부시키가이샤 심자외 발광소자 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194664A (ja) 2002-03-08 2007-08-02 Matsushita Electric Ind Co Ltd 半導体レーザ及びその製造方法
JP2004128502A (ja) 2002-09-30 2004-04-22 Lumileds Lighting Us Llc トンネル接合を含む発光装置
JP2005019874A (ja) 2003-06-27 2005-01-20 Matsushita Electric Ind Co Ltd Led、ledチップ、ledモジュール、および照明装置
JP2009147319A (ja) 2007-11-21 2009-07-02 Mitsubishi Chemicals Corp 窒化物半導体および窒化物半導体の結晶成長方法
JP2011192752A (ja) 2010-03-12 2011-09-29 Stanley Electric Co Ltd 半導体素子の製造方法
JP2014175482A (ja) 2013-03-08 2014-09-22 Osaka Univ 赤色発光半導体素子とその製造方法
US20180331255A1 (en) 2017-05-12 2018-11-15 X Development Llc Fabrication of ultraviolet light emitting diode with tunnel junction
JP2019087710A (ja) 2017-11-10 2019-06-06 学校法人 名城大学 窒化物半導体発光素子の製造方法、及び窒化物半導体発光素子

Also Published As

Publication number Publication date
JP2021106245A (ja) 2021-07-26
US11569413B2 (en) 2023-01-31
US20210202790A1 (en) 2021-07-01
US12068429B2 (en) 2024-08-20
US20230126383A1 (en) 2023-04-27

Similar Documents

Publication Publication Date Title
JP7101347B2 (ja) 発光素子の製造方法
JP5533744B2 (ja) Iii族窒化物半導体発光素子
JP4572963B2 (ja) Iii族窒化物系半導体発光素子、及びエピタキシャルウエハ
JP2785254B2 (ja) 窒化ガリウム系化合物半導体発光素子
US9755107B2 (en) Group III nitride semiconductor light-emitting device
JP5322523B2 (ja) 発光素子及びその製造方法
TWI497766B (zh) 半導體裝置製造方法
JP2011176240A (ja) 半導体発光素子及びその製造方法
TW201301567A (zh) 三族氮化物半導體發光元件
JP7481618B2 (ja) 窒化物半導体素子の製造方法
US11538962B2 (en) Light-emitting element and method for manufacturing light-emitting element
JP7129630B2 (ja) 発光素子および発光素子の製造方法
JP5229048B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
TW201607076A (zh) Led元件
JP7149486B2 (ja) 発光素子の製造方法
JP2005093578A (ja) Iii族窒化物系化合物半導体素子
JP5800251B2 (ja) Led素子
JP7385138B2 (ja) 発光素子の製造方法
JP2008227103A (ja) GaN系半導体発光素子
JP7333504B2 (ja) 発光素子
WO2022196374A1 (ja) 発光素子
TWI807552B (zh) 氮化物半導體發光元件及其製造方法
KR101373804B1 (ko) 백색 발광다이오드 및 그 제조방법
JP5800252B2 (ja) Led素子
JP4363196B2 (ja) Iii族窒化物系半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220616

R151 Written notification of patent or utility model registration

Ref document number: 7101347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151