WO2022054877A1 - 窒化物半導体素子及び窒化物半導体素子の製造方法 - Google Patents

窒化物半導体素子及び窒化物半導体素子の製造方法 Download PDF

Info

Publication number
WO2022054877A1
WO2022054877A1 PCT/JP2021/033187 JP2021033187W WO2022054877A1 WO 2022054877 A1 WO2022054877 A1 WO 2022054877A1 JP 2021033187 W JP2021033187 W JP 2021033187W WO 2022054877 A1 WO2022054877 A1 WO 2022054877A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
concentration
thickness
side semiconductor
nitride semiconductor
Prior art date
Application number
PCT/JP2021/033187
Other languages
English (en)
French (fr)
Inventor
良太 船越
Original Assignee
日亜化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日亜化学工業株式会社 filed Critical 日亜化学工業株式会社
Priority to EP21866834.1A priority Critical patent/EP4213227A1/en
Priority to AU2021340423A priority patent/AU2021340423A1/en
Priority to JP2022547653A priority patent/JPWO2022054877A1/ja
Priority to KR1020237008057A priority patent/KR20230061401A/ko
Priority to CN202180062027.1A priority patent/CN116097457A/zh
Publication of WO2022054877A1 publication Critical patent/WO2022054877A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Definitions

  • the present disclosure relates to a nitride semiconductor device and a method for manufacturing a nitride semiconductor device.
  • Patent Document 1 discloses a method for manufacturing a nitride semiconductor device including a group III nitride semiconductor layer having a tunnel junction.
  • Nitride semiconductor devices including a nitride semiconductor layer having such a tunnel junction tend to have a high forward voltage.
  • an object of the present disclosure is to provide a nitride semiconductor device, which is a nitride semiconductor device and capable of reducing a forward voltage, and a method for manufacturing the nitride semiconductor device.
  • the nitride semiconductor element includes a 1n-side semiconductor layer, a first active layer provided on the 1n-side semiconductor layer, and a first p-side semiconductor layer provided on the first active layer.
  • a second layer provided between the first layer and the second n-side semiconductor layer and containing a second concentration of n-type impurities is provided, and the second n-side semiconductor layer has a third concentration of n.
  • the first concentration and the second concentration are larger than the third concentration, the first concentration is larger than the second concentration, and the thickness of the second layer is the first. Thicker than the layer thickness.
  • the method for manufacturing a nitride semiconductor element includes a first n-side semiconductor layer, a first active layer formed on the first n-side semiconductor layer, and a first active layer formed on the first active layer.
  • a step of preparing a first light emitting unit including a 1p-side semiconductor layer and an element to be an n-type impurity are introduced to form a first layer containing a first-concentration n-type impurity on the first p-side semiconductor layer.
  • the present invention comprises a step of forming a second light emitting portion including the second active layer formed in the above and the second p-side semiconductor layer formed on the second active layer.
  • the nitride semiconductor device is a nitride semiconductor device capable of reducing a forward voltage, and the nitride semiconductor device thereof.
  • a method for manufacturing an element can be provided.
  • FIG. 1 It is sectional drawing of the nitride semiconductor element which concerns on one Embodiment of this disclosure. It is a schematic sectional drawing which shows an example of the manufacturing process of the nitride semiconductor element shown in FIG. It is a schematic sectional drawing which shows an example of the manufacturing process of the nitride semiconductor element shown in FIG. It is a schematic sectional drawing which shows an example of the manufacturing process of the nitride semiconductor element shown in FIG. It is a schematic sectional drawing which shows an example of the manufacturing process of the nitride semiconductor element shown in FIG. It is a schematic sectional drawing which shows an example of the manufacturing process of the nitride semiconductor element shown in FIG.
  • nitride semiconductor element and the method for manufacturing the nitride semiconductor element described below are for embodying the technical idea of the present disclosure, and unless otherwise specified, the present disclosure is as follows. Not limited to.
  • members having the same function may be designated by the same reference numeral.
  • partial replacement or combination of the configurations shown in different embodiments or examples is possible.
  • the description of the matters common to the above will be omitted, and only the differences will be described.
  • similar actions and effects with the same configuration will not be mentioned sequentially for each embodiment or embodiment.
  • the size and positional relationship of the members shown in each drawing may be exaggerated for the sake of clarity.
  • the nitride semiconductor element 100 includes a substrate 2, a semiconductor structure 1 arranged on the substrate 2, a first electrode 3, and a second electrode 4.
  • the semiconductor structure 1 according to the present embodiment is provided between the first light emitting unit 10, the second light emitting unit 20, the first light emitting unit 10 and the second light emitting unit 20, and contains a first concentration of n-type impurities.
  • a second layer 32 provided between the first layer 31 and the first layer 31 and the second light emitting unit 20 and containing a second concentration of n-type impurities is provided.
  • the first light emitting unit 10 has a first n-side semiconductor layer 11 provided on the substrate 2, a first active layer 12 provided on the first n-side semiconductor layer 11, and a first p-side provided on the first active layer 12.
  • the semiconductor layer 13 and the like are included.
  • the first electrode 3 is electrically connected to the first n-side semiconductor layer 11.
  • the first layer 31 is provided on the first p-side semiconductor layer 13 in contact with the first p-side semiconductor layer 13.
  • the first layer 31 contains the first concentration of n-type impurities.
  • the second layer 32 is provided on the first layer 31.
  • the second layer 32 contains a second concentration of n-type impurities smaller than the first concentration. Further, the thickness of the second layer 32 is thicker than the thickness of the first layer 31.
  • the second light emitting unit 20 is provided on the second n-side semiconductor layer 21 provided on the first layer 31, the second active layer 22 provided on the second n-side semiconductor layer 21, and the second active layer 22. 2p side semiconductor layer 23 and the like.
  • the second n-side semiconductor layer 21 contains a third concentration of n-type impurities. The third concentration is smaller than the first and second concentrations.
  • the second electrode 4 is electrically connected to the second p-side semiconductor layer 23 via the conductive layer 5.
  • the nitride semiconductor device 100 according to the present embodiment can be used for both face-up mounting type nitride semiconductor devices and flip chip mounting type nitride semiconductor devices.
  • the light emitted from the first active layer 12 and the second active layer 22 is taken out from the substrate 2 side. That is, it is possible to take out the light emitted from the first active layer 12 and the second active layer 22 from the side having the first electrode 3 and the second electrode 4 on the same surface side and not provided with these electrodes. It is possible.
  • the nitride semiconductor device 100 will be described in detail.
  • the material of the substrate 2 is, for example, sapphire, Si, SiC, GaN and the like.
  • a buffer layer may be provided between the substrate 2 and the first n-side semiconductor layer 11.
  • the first light emitting unit 10 includes a first n-side semiconductor layer 11, a first active layer 12, and a first p-side semiconductor layer, and a plurality of semiconductor layers made of nitride semiconductors are laminated.
  • the composition ratios x and y are changed within the respective ranges in the chemical formula consisting of In x Al y Ga 1-x-y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x + y ⁇ 1). It may include semiconductors of all compositions.
  • the first n-side semiconductor layer 11, the first active layer 12, and the first p-side semiconductor layer 13 are arranged in this order from the side of the substrate 2.
  • the first n-side semiconductor layer 11 has a nitride semiconductor layer containing n-type impurities such as silicon (Si) and germanium (Ge), for example.
  • the first n-side semiconductor layer 11 includes one or more n-type nitride semiconductor layers.
  • the 1n-side semiconductor layer 11 may partially include an undoped semiconductor layer.
  • the undoped semiconductor layer means a layer to which n-type impurities and / or p-side impurities are not intentionally added.
  • concentrations of n-type impurities and p-type impurities in the undoped semiconductor layer are, for example, concentrations below the detection limit in analysis results such as secondary ion mass spectrometry (SIMS).
  • the undoped semiconductor layer has, for example, an n-type impurity concentration of 1 ⁇ 10 16 cm -3 or less when Si is contained as an n-type impurity, and an n-type impurity concentration when Ge is contained as an n-type impurity. Is 1 ⁇ 10 17 cm -3 or less.
  • the first n-side semiconductor layer 11 includes, for example, an n-type GaN layer, and the thickness of the n-type GaN layer can be 5 ⁇ m or more and 15 ⁇ m or less.
  • the impurity concentration of the n-type GaN layer can be, for example, 1 ⁇ 10 18 cm -3 or more and 1 ⁇ 10 19 cm -3 or less.
  • the first active layer 12 is provided between the first n-side semiconductor layer 11 and the first p-side semiconductor layer 13, and includes a light emitting layer.
  • the first active layer 12 is, for example, a nitride semiconductor layer that emits light having an emission peak wavelength range of 365 nm or more and 760 nm or less.
  • the first active layer 12 has, for example, a multiple quantum well structure having a plurality of well layers and a plurality of barrier layers.
  • the well layer is, for example, GaN or InGaN
  • the barrier layer is, for example, AlGaN or GaN.
  • the first p-side semiconductor layer 13 has a nitride semiconductor layer containing p-type impurities such as magnesium (Mg).
  • the first p-side semiconductor layer 13 includes one or more p-type nitride semiconductor layers.
  • at least the layer in contact with the first layer 31 is a nitride semiconductor layer containing p-type impurities.
  • the nitride semiconductor constituting the p-type nitride semiconductor layer is, for example, a p-type GaN layer, and may contain In and / or Al.
  • the thickness of the p-type GaN layer can be 0.04 ⁇ m or more and 0.2 ⁇ m or less.
  • the impurity concentration of the p-type GaN layer can be, for example, 1 ⁇ 10 19 cm ⁇ 3 or more and 3 ⁇ 10 20 cm ⁇ 3 or less.
  • the first p-side semiconductor layer 13 may include, for example, an undoped semiconductor layer.
  • the first layer 31 is a nitride semiconductor layer containing n-type impurities such as Si and Ge.
  • the first layer 31 is formed in contact with the first p-side semiconductor layer 13.
  • the first layer 31 is, for example, an n-type GaN layer, and may contain In and / or Al.
  • the concentration of the n-type impurities in the first layer 31 (first concentration) is higher than the concentration of the n-type impurities in the second layer 32 (second concentration), which will be described later. Further, the first concentration is higher than the concentration (third concentration) of the n-type impurities in the second n-side semiconductor layer 21 described later.
  • the first concentration of the first layer 31 may be, for example, 2 ⁇ 10 20 cm -3 or more and 1 ⁇ 10 22 cm -3 or less. By setting the first concentration in such a range, the forward voltage can be reduced.
  • the first concentration is preferably 2 ⁇ 10 20 cm -3 or more and 1 ⁇ 10 21 cm -3 or less, and more preferably 2 ⁇ 10 20 cm -3 or more and 5 ⁇ 10 20 cm -3 or less. As a result, it is possible to reduce the deterioration of the crystallinity of the first layer 31 due to the high impurity concentration and suppress the deterioration of the characteristics of the nitride semiconductor device.
  • the first concentration is, for example, 1.5 times or more and 100 times or less, preferably 1.5 times or more and 75 times or less, and more preferably 2 times or more and 50 times or less the maximum value of the second concentration described later. It is as follows.
  • the second layer 32 is a nitride semiconductor layer in contact with the first layer 31, and contains n-type impurities. Examples of n-type impurities include Si, Ge and the like.
  • the second layer 32 is, for example, an n-type GaN layer, and may contain In and / or Al. Further, the second layer 32 is also in contact with the second n-side semiconductor layer 21.
  • the concentration (second concentration) of the n-type impurities in the second layer 32 is smaller than the first concentration of the first layer 31.
  • the second concentration is, for example, 0.09 times or more and 0.38 times or less the first concentration.
  • the second concentration is, for example, 0.09 times or more and 0.38 times or less the maximum value of the first concentration.
  • the second concentration of the second layer 32 is higher than the concentration of the n-type impurities (third concentration) of the second n-side semiconductor layer 21.
  • the second concentration is smaller than the first concentration, and is, for example, 1 ⁇ 10 19 cm -3 or more and 2 ⁇ 10 20 cm -3 or less.
  • the first layer 31 and the second layer 32 form a pn junction with the first p-side semiconductor layer 13.
  • the pn junction between the first layer 31 and the second layer 32 and the first p-side semiconductor layer 13 in the present embodiment can form a so-called tunnel junction.
  • the tunnel junction can be formed by increasing the concentration of at least one of the p-type impurities in the p-type semiconductor layer and the n-type impurities in the n-type semiconductor layer.
  • the width of the depletion layer formed by the pn junction between the first layer 31 and the second layer 32 and the first p-side semiconductor layer 13 is narrow. Is preferable.
  • the width of the depletion layer can be narrowed as at least one of the p-type impurity concentration and the n-type impurity concentration is higher. Therefore, in the present embodiment, by increasing the concentration of n-type impurities in the first layer 31 forming the tunnel junction, the width of the depletion layer of the pn junction is relatively narrowed, and electrons can easily pass through the depletion layer. ing.
  • the first layer 31 is an n-type nitride semiconductor layer having a very high impurity concentration, it may be difficult to provide a sufficiently thick first layer 31 while maintaining crystallinity. If the first layer 31 cannot be provided thick enough, the n-type impurities contained in the first layer 31 will be reduced, and the width of the depletion layer will be widened. Therefore, by providing the second layer 32 having a second concentration smaller than the first concentration as a layer in contact with the first layer 31 thicker than the first layer 31, there is a possibility that the first layer 31 alone will be insufficient. It can be a source of electrons.
  • the second concentration is smaller than the first concentration, the amount of n-type impurities contained in the second layer 32 per unit volume is smaller than that of the first layer 31.
  • the volume of the second layer 32 can be increased, and many electrons can be used for tunnel junction formation.
  • the tunnel junction in which the width of the depleted layer is narrow can be formed by the first layer 31 and the second layer 32 and the first p-side semiconductor layer 13, so that the forward voltage of the nitride semiconductor element can be lowered. Can be done.
  • the second layer 32 thicker than the first layer 31, the effect described below is expected.
  • the width of the depletion layer is widened, and the probability that electrons pass through the depletion layer is considered to decrease.
  • the distance between the first p-side semiconductor layer 13 and the second n-side semiconductor layer 21 and / or the second active layer 22 is increased.
  • the distance required for the p-type impurities contained in the first p-side semiconductor layer 13 to diffuse into the second n-side semiconductor layer 21 and / or the second active layer 22 is widened, and the p-type impurities are on the second n-side. It is possible to reduce diffusion to the semiconductor layer 21 and / or the second active layer 22. As a result, it is possible to suppress the widening of the width of the depletion layer, so that the probability that electrons pass through the depletion layer can be increased. Since the probability that electrons pass through the depletion layer increases, the number of electrons that contribute to light emission can be increased, and the light output can be improved.
  • the second layer 32 having a second concentration smaller than the first concentration, the crystallinity and surface morphology of the second layer 32 are improved as compared with the first layer 31, and the second light emitting unit 20 is crystallized. It can be laminated with good properties.
  • the thickness of the first layer 31 is thinner than the thickness of the second layer 32.
  • the ratio of the thickness of the second layer 32 to the thickness of the first layer 31 is, for example, 5 or more and 60 or less, preferably 5 or more and 25 or less. This makes it possible to further reduce the forward voltage.
  • the thickness of the first layer 31 is, for example, 1 nm or more and 10 nm or less, preferably 1 nm or more and 6 nm or less, more preferably 1 nm or more and 5 nm or less, and further preferably 1 nm or more and 4 nm.
  • the thickness of the first layer 31 is particularly preferably 1 nm or more and 3 nm or less. This makes it possible to further reduce the forward voltage.
  • the thickness of the second layer 32 is, for example, 15 nm or more and 60 nm or less. The forward voltage can be further reduced.
  • the thickness of the first layer 31 can be analyzed in detail by using, for example, STEM (scanning transmission electron microscope) and EDS (energy dispersion type X-ray spectroscopy) analysis in combination.
  • the thickness of the first layer 31 is 1 nm or more and 3 nm or less
  • the thickness of the second layer 32 is preferably 15 nm or more and 50 nm or less.
  • the thickness of the second layer 32 is more preferably 20 nm or more and 45 nm or less.
  • the total of the thickness of the first layer 31 and the thickness of the second layer 32 is preferably 20 nm or more and 50 nm or less, and more preferably 30 nm or more and 45 nm or less. As a result, the width of the depletion layer can be narrowed, the forward voltage can be reduced, and the optical output can be improved.
  • the thicknesses and ratios of the first layer 31 and the second layer 32 can be estimated by quantitatively analyzing the impurity concentration by SIMS.
  • the first layer 31 has a higher n-type impurity concentration than the second layer 32
  • the second layer 32 has a higher n-type impurity concentration than the second n-side semiconductor layer. Therefore, by performing SIMS analysis, it can be observed that there is a portion where the n-type impurity concentration is relatively large in the order of the first layer 31, the second layer 32, and the second n-side semiconductor layer.
  • the n-type impurity concentrations of the first layer 31 and the second layer 32 may change sharply before and after each layer, or may change stepwise.
  • the region where the n-type impurity concentration is in a predetermined range can be estimated as the first layer 31 and the second layer 32.
  • the first layer 31 is the thickness of a portion having an n-type impurity concentration in the range of 2 ⁇ 10 20 cm -3 or more and 1 ⁇ 10 21 cm -3 or less
  • the second layer 32 is an n-type impurity concentration. It can be estimated as the thickness of the portion included in the range where the concentration is 1 ⁇ 10 19 cm -3 or more and 2 ⁇ 10 20 cm -3 or less.
  • the p-type impurity concentration can also be quantitatively analyzed by SIMS.
  • the concentration of p-type impurities contained in the second layer 32 can be made smaller than the concentration of p-type impurities contained in the first layer 31.
  • the p-type impurity concentration contained in the second layer 32 may be, for example, 0.005 times or more and 0.2 times or less the peak of the p-type impurity concentration contained in the first p-side semiconductor layer 13.
  • the p-type impurity concentration of the second layer 32 is, for example, 1 ⁇ 10 18 cm -3 or more and 4 ⁇ 10 19 cm -3 or less.
  • the second concentration of the second layer 32 is higher than the n-type impurity concentration (third concentration) of the second n-side semiconductor layer 21.
  • the second light emitting unit 20 includes a second n-side semiconductor layer 21, a second active layer 22, and a second p-side semiconductor layer 23, and a plurality of semiconductor layers made of nitride semiconductors are laminated.
  • the composition ratios x and y are changed within the respective ranges in the chemical formula consisting of In x Al y Ga 1-x-y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x + y ⁇ 1). It may include semiconductors of all compositions.
  • the second n-side semiconductor layer 21, the second active layer 22, and the second p-side semiconductor layer 23 are arranged in this order from the side of the substrate 2.
  • the second n-side semiconductor layer 21 has a nitride semiconductor layer that is in contact with the second layer 32 and the second active layer 22 and is doped with n-type impurities such as Si and Ge.
  • the second n-side semiconductor layer 21 includes one or more n-type nitride semiconductor layers.
  • the second n-side semiconductor layer 21 may partially include an undoped semiconductor layer.
  • the concentration of the n-type impurities in the second n-side semiconductor layer 21 (third concentration) is smaller than the concentration of the n-type impurities in the first layer 31 (first concentration).
  • the third concentration of the second n-side semiconductor layer 21 is smaller than the concentration of the n-type impurities (second concentration) of the second layer 32.
  • the third concentration refers to the highest concentration in the second n-side semiconductor layer.
  • the third concentration is smaller than the first concentration and the second concentration, and is, for example, 1 ⁇ 10 18 cm -3 or more and 2 ⁇ 10 19 cm -3 or less.
  • the thickness of the second n-side semiconductor layer 21 can also be estimated by SIMS analysis in the same manner as in the first layer 31 and the second layer 32. Further, the concentration of p-type impurities contained in the second n-side semiconductor layer 21 can also be estimated by SIMS analysis in the same manner.
  • the concentration of p-type impurities contained in the second n-side semiconductor layer 21 can be made smaller than the concentration of p-type impurities contained in the second layer 32.
  • the concentration of p-type impurities contained in the second n-side semiconductor layer 21 may be, for example, 0.002 times or more and 0.045 times or less with respect to the peak of the p-type impurity concentration contained in the first p-side semiconductor layer 13. ..
  • the concentration of the p-type impurity contained in the second n-side semiconductor layer 21 is, for example, 4 ⁇ 10 17 cm -3 or more and 9 ⁇ 10 18 cm -3 or less.
  • the thickness of the second n-side semiconductor layer 21 is thicker than that of the first layer 31. Further, the thickness of the second n-side semiconductor layer 21 is thicker than that of the second layer 32.
  • the thickness of the second n-side semiconductor layer 21 is, for example, 0.03 ⁇ m to 0.2 ⁇ m.
  • the second active layer 22 is provided between the second n-side semiconductor layer 21 and the second p-side semiconductor layer 23, and includes a light emitting layer.
  • the second active layer 22 is, for example, a nitride semiconductor layer that emits light having an emission peak wavelength range of 365 nm or more and 760 nm or less.
  • the second active layer 22 has, for example, a multiple quantum well structure having a plurality of well layers and a plurality of barrier layers.
  • the well layer is, for example, GaN or InGaN
  • the barrier layer is, for example, AlGaN or GaN.
  • the second active layer 22 may contain p-type impurities due to unintended diffusion of p-type impurities.
  • the concentration of p-type impurities contained in the second active layer 22 can also be estimated by SIMS analysis in the same manner as in the second n-side semiconductor layer 21.
  • the p-type impurity concentration contained in the second active layer 22 may be, for example, 0.0015 times or more and 0.015 times or less with respect to the peak of the p-type impurity concentration contained in the first p-side semiconductor layer 13.
  • the concentration of p-type impurities contained in the second active layer 22 is, for example, 3 ⁇ 10 17 cm -3 or more and 3 ⁇ 10 18 cm -3 or less.
  • the emission color of the second active layer 22 may be the same as or different from the emission color of the first active layer 12. If the emission color of the first active layer 12 and the emission color of the second active layer 22 are the same, the output of the same color per unit area can be increased as compared with a light emitting element having one active layer. Therefore, it is preferable.
  • the nitride semiconductor device 100 according to the present disclosure emits blue light or green light.
  • the blue light means a case where the emission peak wavelength is in the range of 435 nm or more and 460 nm or less.
  • the green light means a case where the emission peak wavelength is in the range of 500 nm or more and 560 nm or less.
  • the second p-side semiconductor layer 23 has, for example, a nitride semiconductor layer containing p-type impurities such as Mg.
  • the second p-side semiconductor layer 23 includes one or more p-type nitride semiconductor layers.
  • the nitride semiconductor constituting the p-type nitride semiconductor layer is, for example, p-type GaN, and may contain In and / or Al.
  • the thickness of the p-type GaN layer can be 0.04 ⁇ m or more and 0.2 ⁇ m or less.
  • the impurity concentration of the p-type GaN layer can be 1 ⁇ 10 19 cm -3 or more and 3 ⁇ 10 20 cm -3 or less.
  • the second p-side semiconductor layer 23 may include, for example, an undoped semiconductor layer as a part thereof.
  • the first electrode 3 is formed on the first n-side semiconductor layer 11.
  • the first electrode 3 is electrically connected to the first n-side semiconductor layer 11.
  • the second electrode 4 is electrically connected to the second p-side semiconductor layer 23 via the conductive layer 5 formed on the second p-side semiconductor layer 23.
  • the nitride semiconductor element 100 is manufactured by a MOCVD (metalorganic chemical vapor deposition) method in a furnace in which the pressure and temperature can be adjusted.
  • MOCVD metalorganic chemical vapor deposition
  • Each nitride semiconductor layer can be formed by introducing a carrier gas and a raw material gas into the furnace.
  • the carrier gas hydrogen (H 2 ) gas or nitrogen (N 2 ) gas can be used.
  • Ammonia (NH 3 ) gas can be used as the raw material gas of the N source.
  • the raw material gas for the Ga source trimethylgallium (TMG) gas or triethylgallium (TEG) gas can be used.
  • Trimethylindium (TMI) gas can be used as the raw material gas for the In source.
  • Trimethylaluminum (TMA) gas can be used as the raw material gas for the Al source.
  • monosilane (SiH 4 ) gas can be used.
  • As the raw material gas for the Mg source bis (cyclopentadienyl) magnesium (Cp 2 Mg) gas can be used.
  • An example of the manufacturing method described below is a method in which each layer is epitaxially grown by MOCVD.
  • a substrate 2 made of, for example, sapphire is prepared.
  • the first light emitting unit 10 is formed on the substrate 2.
  • the first light emitting unit 10 first forms the first n-side semiconductor layer 11 on the substrate 2.
  • the first n-side semiconductor layer 11 is formed, for example, by growing an n-type contact layer and an n-type clad layer in order from the substrate 2 side.
  • the first n-side semiconductor layer 11 may be formed after the buffer layer is provided on the substrate 2. Further, an undoped semiconductor layer may be further provided between the buffer layer and the n-type contact layer.
  • the first active layer 12 is formed on the first n-side semiconductor layer 11.
  • the barrier layer and the well layer are alternately formed by a desired number of layers in order from the substrate 2 side to form the first active layer 12.
  • the step of forming the first active layer 12 is completed by the step of forming the barrier layer.
  • the first p-side semiconductor layer 13 is formed by growing, for example, a p-type clad layer on the first active layer 12.
  • a first light emitting unit 10 having a first n-side semiconductor layer 11, a first active layer 12, and a first p-side semiconductor layer 13 is prepared on the substrate 2.
  • the first layer 31 containing the first concentration of n-type impurities is formed on the first p-side semiconductor layer 13.
  • the first layer 31 is, for example, n-type GaN, and may contain In and / or Al.
  • the first concentration is, for example, 2 ⁇ 10 20 cm -3 or more and 1 ⁇ 10 22 cm -3 or less, preferably 2 ⁇ 10 20 cm -3 or more and 1 ⁇ 10 21 cm -3 or less, and more preferably. It is 2 ⁇ 10 20 cm -3 or more and 5 ⁇ 10 20 cm -3 or less.
  • the first layer 31 containing the first concentration of n-type impurities can be formed by introducing a carrier gas, a raw material gas forming the first layer 31, and a raw material gas containing an element to be an n-type impurity.
  • a carrier gas for example, when the n-type impurity is Si, the raw material gas containing Si is supplied to the raw material gas forming the first layer 31 at a predetermined flow rate to provide the first layer 31 containing the n-type impurity having the first concentration.
  • the first molar ratio of Si to Ga in the raw material gas (first Si / Ga ratio) may be in the range of 1.1 ⁇ 10 ⁇ 2 or more and 1.6 ⁇ 10 ⁇ 2 or less.
  • the thickness of the first layer 31 is thinner than the thickness of the second layer 32 and thinner than the thickness of the second n-side semiconductor layer 21.
  • the first layer 31 is formed, for example, to have a thickness of 1 nm or more and 10 nm or less.
  • a second layer 32 containing a second concentration of n-type impurities is formed on the first layer 31.
  • the second layer 32 is, for example, n-type GaN, and may contain In and / or Al.
  • the second concentration is, for example, 2 ⁇ 10 19 cm -3 or more and 2 ⁇ 10 20 cm -3 or less.
  • the second layer 32 containing the second-concentration n-type impurity can be formed by introducing an element that becomes the n-type impurity into the raw material gas forming the second layer 32.
  • the raw material gas containing Si is supplied to the raw material gas forming the second layer 32 at a predetermined flow rate to obtain the second layer 32 containing the n-type impurity having a second concentration.
  • the second molar ratio (second Si / Ga ratio) of Si to Ga in the raw material gas is set to be smaller than the first molar ratio.
  • the second molar ratio is smaller than the first molar ratio, and may be, for example, in the range of 1.5 ⁇ 10 -3 or more and 1.6 ⁇ 10 -2- or less.
  • the second layer 32 is preferably formed thinner than the thickness of the second n-side semiconductor layer 21.
  • the second layer 32 is formed, for example, to have a thickness of 15 nm or more and 60 nm or less.
  • the second layer 32 is formed so that the ratio of the thickness of the second layer 32 to the thickness of the first layer 31 is, for example, 5 or more and 60 or less. Further, the total of the thickness of the first layer 31 and the thickness of the second layer 32 is formed to be, for example, 20 nm or more and 50 nm or less. When the thickness of the first layer 31 is formed to be 1 nm or more and 3 nm or less, the thickness of the second layer 32 is preferably formed in the range of 20 nm or more and 45 nm or less.
  • the second light emitting unit 20 is formed on the second layer 32.
  • the second light emitting unit 20 forms the second n-side semiconductor layer 21 on the second layer 32.
  • the second n-side semiconductor layer 21 is formed, for example, by growing an n-type contact layer and an n-type clad layer.
  • the concentration (third concentration) of the n-type impurity in the second n-side semiconductor layer 21 is smaller than the second concentration, for example, 1 ⁇ 10 18 cm -3 or more and 2 ⁇ 10 19 cm -3 or less.
  • the second n-side semiconductor layer 21 is formed to be thicker than the first layer 31 and thicker than the second layer 32.
  • the thickness of the second n-side semiconductor layer 21 is, for example, 0.03 ⁇ m or more and 0.2 ⁇ m or less.
  • the second active layer 22 is formed on the second n-side semiconductor layer 21.
  • the barrier layer and the well layer are alternately formed by a desired number of layers in order from the second n-side semiconductor layer 21 side to form the second active layer 22. do.
  • the step of forming the second active layer 22 is completed by the step of forming the barrier layer.
  • the p-type clad layer and a p-type contact layer are included in this order from the second active layer 22 side.
  • the 2p side semiconductor layer 23 is formed.
  • a second light emitting portion 20 having a second n-side semiconductor layer 21, a second active layer 22, and a second p-side semiconductor layer 23 is formed on the second layer 32.
  • the semiconductor laminate 1a including the first light emitting unit 10, the first layer 31, the second layer 32, and the second light emitting unit 20 is formed on the substrate 2.
  • ⁇ Step of removing a part of the semiconductor laminate> a part of the second light emitting unit 20, the second layer 32, the first layer 31, and the first light emitting unit 10 is removed, and the n-type contact layer of the first n-side semiconductor layer 11 is formed. Expose. Part of the semiconductor laminate 1a is removed by dry etching such as reactive ion etching.
  • the conductive layer 5 is formed on the upper surface of the second p-side semiconductor layer 23.
  • the conductive layer 5 may be formed by appropriately using a known method.
  • the conductive layer 5 may be formed by, for example, patterning a conductive member by a lift-off process.
  • a metal film or a translucent conductive film can be used as the conductive member.
  • the material of the metal film is, for example, Ag or Al.
  • the material of the translucent conductive film is, for example, ITO (Indium Tin Oxide).
  • the first electrode 3 having a predetermined pattern is formed on the upper surface of the first n-side semiconductor layer 11, and the second electrode 4 having a predetermined pattern is formed on the upper surface of the second p-side semiconductor layer 23.
  • the first electrode 3 and the second electrode 4 can be formed by a lift-off process or an etching process using a resist, similarly to the method for forming the conductive layer 5 described above.
  • the semiconductor laminate 1a is individualized into individual nitride semiconductor elements 100 having a desired size. This individualization is performed along the predetermined individualization position CL shown in FIG. 2H by laser scribe or dicing.
  • Laser scribe is a method in which laser light is focused inside a substrate to form a modified region, and the wafer is divided starting from a crack extending from the region.
  • the nitride semiconductor device 100 of the present embodiment can be manufactured by the above manufacturing method.
  • the nitride semiconductor device includes two light emitting parts, but may have three or more light emitting parts.
  • a tunnel junction is formed between the light emitting portions, and the first layer 31 and the second layer 32 are arranged between the light emitting portions.
  • the wavelength region of the light emitted by each light emitting part may be the same in all the light emitting parts, or different in all the light emitting parts. It may be the same in some light emitting parts.
  • FIG. 3 is a cross-sectional view of a light emitting device including the nitride semiconductor element 100 according to the embodiment of the present disclosure.
  • the nitride semiconductor element 100 of the above-described embodiment is flip-chip mounted on a wiring electrode or the like formed on the mounting substrate 40. Flip-chip mounting is performed by connecting the wiring electrodes formed on the mounting substrate 40 and the first electrodes 3 and the second electrodes 4 with the connecting members 70a and 70b.
  • the connecting members 70a and 70b are formed of bumps, plating, or the like.
  • a wavelength conversion member 50 is provided on the substrate 2.
  • a sintered body containing a fluorescent substance or the like can be used.
  • a resin layer 60 having light reflectivity is formed so as to cover the side surfaces of the nitride semiconductor element 100 and the wavelength conversion member 50.
  • the first light emitting unit 10 and the second light emitting unit 20 are exposed on the side surface of the nitride semiconductor element 100, but as a light emitting device, the side surfaces of the first light emitting unit 10 and the second light emitting unit 20 are formed by the resin layer 60. It is covered.
  • the inside of the resin layer 60 contains particles having a refractive index different from that of the resin layer 60. As such particles, aluminum oxide, titanium oxide, or the like can be used.
  • the light from the nitride semiconductor element 100 is mainly taken out from the upper surface side of the wavelength conversion member 50 exposed from the resin layer 60.
  • the conductive layer 5 contains, for example, a metal film such as Ag or Al, and can reflect light from the nitride semiconductor element 100.
  • a part of the light emitted from the first light emitting unit 10 and / or the second light emitting unit 20 to the mounting substrate 40 side is at least the conductive layer 5, the first electrode 3, the second electrode 4, the resin layer 60 and the like. It is reflected to the wavelength conversion member 50 side by either the connecting member 70a or 70b.
  • Example 1 The nitride semiconductor device of Example 1 was manufactured as follows.
  • a substrate 2 made of sapphire is prepared, and an n-type contact layer and an n-type clad layer are grown on the substrate 2 using the MOCVD method to form an n-type contact layer and an n-type clad layer in order from the substrate 2 side.
  • the 1n-side semiconductor layer 11 including the first n-side semiconductor layer 11 was formed.
  • a first active layer 12 having a multiple quantum well structure and a peak wavelength of 440 nm was formed on the 1n-side semiconductor layer 11.
  • the first p-side semiconductor layer 13 including the p-type clad layer was formed on the first active layer 12, and the first light emitting unit 10 was prepared.
  • Mg was introduced into the first p-side semiconductor layer 13 as a p-type impurity.
  • a first layer 31 made of GaN and having a thickness of 2 nm was formed on the first p-side semiconductor layer 13.
  • the thickness referred to here is the set thickness of the nitride semiconductor layer to be grown.
  • Si was introduced into the first layer 31 as an n-type impurity.
  • a second layer 32 made of GaN and having a thickness of 28 nm was formed on the first layer 31.
  • Si was introduced into the second layer 32 as an n-type impurity.
  • the thickness of the second n-side semiconductor layer 21 was formed to be 0.08 ⁇ m.
  • a second active layer 22 having a multiple quantum well structure and a peak wavelength of 440 nm was formed on the second n-side semiconductor layer 21.
  • a second p-side semiconductor layer 23 including a p-type clad layer and a p-type contact layer was formed on the second active layer 22, and a second light emitting portion 20 was formed.
  • the conductive layer 5 was formed on the second p-side semiconductor layer 23.
  • the second electrode 4 was formed on the conductive layer 5.
  • the first electrode 3 was formed on the first n-side semiconductor layer 11.
  • Example 2 In the nitride semiconductor device 100 of Example 1, the same as that of the nitride semiconductor device 100 of Example 1 except that the thickness of the first layer 31 is set to 3 nm and the thickness of the second layer 32 is set to 27 nm. The nitride semiconductor device 100 of Example 2 was manufactured.
  • Example 3 In the nitride semiconductor device 100 of Example 1, the same as that of the nitride semiconductor device 100 of Example 1 except that the thickness of the first layer 31 is set to 4 nm and the thickness of the second layer 32 is set to 26 nm. The nitride semiconductor device 100 of Example 3 was manufactured.
  • Example 4 In the nitride semiconductor device 100 of Example 1, the same as that of the nitride semiconductor device 100 of Example 1 except that the thickness of the first layer 31 is set to 6 nm and the thickness of the second layer 32 is set to 24 nm. The nitride semiconductor device 100 of Example 4 was manufactured.
  • the nitride semiconductor device 100 of the fifth embodiment is manufactured in the same manner as the nitride semiconductor device 100 of the first embodiment except that the thickness of the second layer 32 is set to 18 nm. did.
  • the nitride semiconductor device 100 of the sixth embodiment is manufactured in the same manner as the nitride semiconductor device 100 of the first embodiment except that the thickness of the second layer 32 is set to 43 nm. did.
  • Example 7 In the nitride semiconductor device 100 of Example 1, the same as that of the nitride semiconductor device 100 of Example 1 except that the thickness of the first layer 31 is set to 4 nm and the thickness of the second layer 32 is set to 56 nm. The nitride semiconductor device 100 of Example 7 was manufactured.
  • the first layer 31 is not provided and the thickness of the second layer 32 is set to 30 nm.
  • the nitride semiconductor device 100 of the above was manufactured.
  • the forward voltage of the nitride semiconductor element 100 is reduced by providing the first layer 31 and the second layer 32 which is thicker than the first layer 31. Further, from the results shown in Tables 1 and 2, the thickness of the first layer 31 is 1 nm or more and 3 nm or less, and the thickness of the second layer 32 is 15 nm or more and 50 nm or less. It was confirmed that Examples 5 and 6 had higher light output than the other Examples. Further, from the results shown in Tables 1 and 2, the ratio of the thickness of the second layer 32 to the thickness of the first layer 31 is 5 or more and 60 or less, from Example 1 to Example 3 and from Example 5 to Examples. It was confirmed that the forward voltage of No. 6 was lower than that of Example 4.
  • the nitride semiconductors of Examples 1 and 6 in which the total thickness of the first layer 31 and the thickness of the second layer 32 is 20 nm or more and 50 nm or less are compared with those of Example 7. It was confirmed that the forward voltage of the element 100 was reduced and the optical output was high.
  • the laminated body structure includes a first light emitting unit 10, a first layer 31 formed on the first light emitting unit 10, and a second layer 32 formed on the first layer 31.
  • the laminated structure A was formed on the substrate 2 made of sapphire.
  • the laminated body structure A was formed by the same method as the method for forming the first light emitting unit 10, the first layer 31, and the second layer 32 in Example 1.
  • the thickness of the first layer 31 is 2 nm
  • the thickness of the second layer 32 is 48 nm.
  • the roughness Ra of the crystal plane of the second layer 32 of the laminated structure A formed as described above was measured using AFM. As a result, the surface roughness Ra was 0.43 nm.
  • the laminated body structure B was produced by the same method as the laminated body structure A except that the thickness of the second layer 32 was changed to 2 nm. That is, the laminated body structure B was produced by setting the thicknesses of the first layer 31 and the second layer 32 to be the same.
  • the roughness Ra of the crystal plane of the second layer 32 of the laminated structure B formed as described above was measured using AFM. As a result, the surface roughness Ra was 0.83 nm. From the above measurement results, the laminated structure A in which the thickness of the first layer 31 is thinner than that of the second layer 32 is larger than the laminated structure B in which the thickness of the second layer 32 and the thickness of the first layer 31 are the same.
  • the roughness Ra of the crystal plane of the second layer 32 can be reduced. From the fact that the first concentration of the first layer 31 is higher than the second concentration of the second layer 32 and the surface roughness measurement of the laminated structure A and the laminated structure B, the thickness of the second layer 32 is the first layer. When it is thicker than the thickness of 31, it is considered that the surface roughness of the second layer 32 tends to be improved more than the surface roughness of the first layer 31.
  • SIMS analysis was performed on the nitride semiconductor device 100 having the following configuration.
  • the nitride semiconductor element 100 used in the analysis has a substrate 2 made of sapphire and a plurality of nitride semiconductor layers produced on the substrate 2 by the MOCVD method.
  • the nitride semiconductor element 100 includes a first light emitting unit 10 including a first n-side semiconductor layer 11, a first active layer 12, and a first p-side semiconductor layer 13, a second n-side semiconductor layer 21, a second active layer 22, and a second active layer 22.
  • a second light emitting unit 20 including a second p-side semiconductor layer 23 is provided, and a first layer 31 and a second layer 32 are provided between the first light emitting unit 10 and the second light emitting unit 20.
  • FIG. 4 is a graph showing the results of SIMS analysis regarding Si concentration and Mg concentration. The positions of the first layer 31, the second layer 32, and the second n-side semiconductor layer 21 were inferred from the peak positions of the Si concentration and the peak positions of the Mg concentration shown in FIG. In addition, from the results of SIMS analysis, a plurality of portions showing a sharp change in Si concentration were observed.
  • FIG. 4 shows the range presumed to be the first layer 31 and the second layer 32.
  • the boundary line indicating these ranges was set so that the portion having the maximum Si concentration in each range was located approximately in the middle of each range.
  • the maximum value of Si concentration in the range presumed to be the second layer 32 was about 1.1 ⁇ 10 20 cm -3 . Further, it was confirmed that the maximum value of the Si concentration in the range presumed to be the first layer 31 is larger than the maximum value of the Si concentration in the range presumed to be the second layer 32.
  • the thickness of the first layer estimated by reading the scale of the graph of FIG. 4 was about 5 nm to 7 nm.
  • the thickness of the second layer estimated by reading the scale of the graph of FIG. 4 was about 21 nm.
  • the Si concentration in the first layer 31, the second layer 32 and the second n-side semiconductor layer 21 is highest in the first layer 31 and the second n-side semiconductor. It was confirmed that the layer 21 was the lowest.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

第１ｎ側半導体層、第１ｎ側半導体層上に設けられた第１活性層、及び第１活性層上に設けられた第１ｐ側半導体層を含む第１発光部と、第１ｐ側半導体層上に設けられた第２ｎ側半導体層、第２ｎ側半導体層上に設けられた第２活性層、及び第２活性層上に設けられた第２ｐ側半導体層を含む第２発光部と、第１発光部と第２発光部の間に、第１ｐ側半導体層と接して設けられ、第１濃度のｎ型不純物を含む第１層と、第１層と第２ｎ側半導体層の間に設けられ、第２濃度のｎ型不純物を含む第２層と、を備え、第２ｎ側半導体層は、第３濃度のｎ型不純物を含み、第１濃度および第２濃度は、第３濃度よりも大きく、第１濃度は、第２濃度よりも大きく、第２層の厚さは、第１層の厚さよりも厚い。

Description

窒化物半導体素子及び窒化物半導体素子の製造方法
　本開示は、窒化物半導体素子及び窒化物半導体素子の製造方法に関する。
　近年、トンネル接合を有する窒化物半導体素子の開発が盛んに進められている。例えば、特許文献１には、トンネル接合を有するＩＩＩ族窒化物半導体層を含む窒化物半導体素子の製造方法が開示されている。
特表２０１９－５２２３５６号公報
　このようなトンネル接合を有する窒化物半導体層を含む窒化物半導体素子は、順方向電圧が高くなる傾向にある。
　そこで、本開示は、窒化物半導体素子であって、順方向電圧を低減することができる窒化物半導体素子及びその窒化物半導体素子の製造方法を提供することを目的とする。
　本開示に係る窒化物半導体素子は、第１ｎ側半導体層、前記第１ｎ側半導体層上に設けられた第１活性層、及び前記第１活性層上に設けられた第１ｐ側半導体層を含む第１発光部と、第１ｐ側半導体層上に設けられた第２ｎ側半導体層、前記第２ｎ側半導体層上に設けられた第２活性層、及び前記第２活性層上に設けられた第２ｐ側半導体層を含む第２発光部と、前記第１発光部と前記第２発光部の間に、前記第１ｐ側半導体層と接して設けられ、第１濃度のｎ型不純物を含む第１層と、前記第１層と前記第２ｎ側半導体層の間に設けられ、第２濃度のｎ型不純物を含む第２層と、を備え、前記第２ｎ側半導体層は、第３濃度のｎ型不純物を含み、前記第１濃度および前記第２濃度は、前記第３濃度よりも大きく、前記第１濃度は、前記第２濃度よりも大きく、前記第２層の厚さは、前記第１層の厚さよりも厚い。
　また、本開示に係る窒化物半導体素子の製造方法は、第１ｎ側半導体層と、前記第１ｎ側半導体層上に形成された第１活性層と、前記第１活性層上に形成された第１ｐ側半導体層と、を含む第１発光部を準備する工程と、ｎ型不純物となる元素を導入し、前記第１ｐ側半導体層上に第１濃度のｎ型不純物を含む第１層を形成する工程と、ｎ型不純物となる元素を導入し、前記第１層上に、前記第１層の厚さよりも厚く、前記第１濃度よりも小さい第２濃度のｎ型不純物を含む第２層を形成する工程と、前記第１濃度および前記第２濃度よりも小さい第３濃度のｎ型不純物を含み前記第２層上に形成された第２ｎ側半導体層と、前記第２ｎ側半導体層上に形成された第２活性層と、前記第２活性層上に形成された第２ｐ側半導体層と、を含む第２発光部を形成する工程と、を含む。
　本開示の一実施形態に係る窒化物半導体素子及び窒化物半導体素子の製造方法によれば、窒化物半導体素子であって、順方向電圧を低減することができる窒化物半導体素子及びその窒化物半導体素子の製造方法を提供することができる。
本開示の一実施形態に係る窒化物半導体素子の断面図である。 図１に示す窒化物半導体素子の製造工程の一例を示す概略断面図である。 図１に示す窒化物半導体素子の製造工程の一例を示す概略断面図である。 図１に示す窒化物半導体素子の製造工程の一例を示す概略断面図である。 図１に示す窒化物半導体素子の製造工程の一例を示す概略断面図である。 図１に示す窒化物半導体素子の製造工程の一例を示す概略断面図である。 図１に示す窒化物半導体素子の製造工程の一例を示す概略断面図である。 図１に示す窒化物半導体素子の製造工程の一例を示す概略断面図である。 図１に示す窒化物半導体素子の製造工程の一例を示す概略断面図である。 本開示の一実施形態に係る窒化物半導体素子１００を備える発光装置の断面図である。 Ｓｉ濃度およびＭｇ濃度に関するＳＩＭＳ分析の結果を表すグラフである。
　以下、図面を参照しながら、本開示を実施するための実施形態や実施例を説明する。なお、以下に説明する窒化物半導体素子及び窒化物半導体素子の製造方法は、本開示の技術思想を具体化するためのものであって、特定的な記載がない限り、本開示を以下のものに限定しない。
　各図面中、同一の機能を有する部材には、同一符号を付している場合がある。要点の説明または理解の容易性を考慮して、便宜上実施形態や実施例に分けて示す場合があるが、異なる実施形態や実施例で示した構成の部分的な置換または組み合わせは可能である。後述の実施形態や実施例では、前述と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態や実施例ごとには逐次言及しないものとする。各図面が示す部材の大きさや位置関係等は、説明を明確にするため、誇張して示している場合もある。
　実施形態
　以下、図面を参照しながら本実施形態の窒化物半導体素子とその窒化物半導体素子の製造方法について説明する。なお、各図面中、同じ要素には同じ符号を付している。
　本実施形態に係る窒化物半導体素子１００は、図１に示すように、基板２と、基板２上に配置された半導体構造１と、第１電極３と、第２電極４と、を備える。
　本実施形態に係る半導体構造１は、第１発光部１０と、第２発光部２０と、第１発光部１０及び第２発光部２０の間に設けられ、第１濃度のｎ型不純物を含む第１層３１と、第１層３１及び第２発光部２０の間に設けられ、第２濃度のｎ型不純物を含む第２層３２と、を備える。
　第１発光部１０は、基板２上に設けられる第１ｎ側半導体層１１と、第１ｎ側半導体層１１上に設けられる第１活性層１２と、第１活性層１２上に設けられる第１ｐ側半導体層１３と、を含む。第１ｎ側半導体層１１には、第１電極３が電気的に接続される。
　第１層３１は、第１ｐ側半導体層１３上に、第１ｐ側半導体層１３に接して設けられる。第１層３１は、第１濃度のｎ型不純物を含む。
　第２層３２は、第１層３１上に設けられる。第２層３２は、第１濃度よりも小さい第２濃度のｎ型不純物を含む。また、第２層３２の厚さは、第１層３１の厚さよりも厚い。
　第２発光部２０は、第１層３１上に設けられる第２ｎ側半導体層２１と、第２ｎ側半導体層２１上に設けられる第２活性層２２と、第２活性層２２上に設けられる第２ｐ側半導体層２３と、を含む。第２ｎ側半導体層２１は、第３濃度のｎ型の不純物を含む。第３濃度は第１濃度および第２濃度よりも小さい。第２ｐ側半導体層２３には、導電層５を介して第２電極４が電気的に接続される。
　本実施形態に係る窒化物半導体素子１００は、フェイスアップ実装型の窒化物半導体素子およびフリップチップ実装型の窒化物半導体素子のいずれにも利用できる。フリップチップ実装型の場合は、第１活性層１２及び第２活性層２２から出射される光は、基板２側から取り出される。すなわち、同一面側に第１電極３および第２電極４を有し、これらの電極が設けられていない側から、第１活性層１２および第２活性層２２から出射される光を取り出すことが可能である。
　以下、窒化物半導体素子１００について詳細に説明する。
＜基板＞
　基板２の材料は、例えば、サファイア、Ｓｉ、ＳｉＣ、ＧａＮなどである。基板２と第１ｎ側半導体層１１の間にバッファ層を設けてもよい。
＜第１発光部＞
　第１発光部１０は、第１ｎ側半導体層１１と、第１活性層１２と、第１ｐ側半導体層とを含み、窒化物半導体からなる複数の半導体層が積層されている。窒化物半導体は、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）からなる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させた全ての組成の半導体を含み得る。第１発光部１０において、第１ｎ側半導体層１１と、第１活性層１２と、第１ｐ側半導体層１３とは、基板２の側からこの順に配置されている。
＜第１ｎ側半導体層＞
　第１ｎ側半導体層１１は、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）等のｎ型不純物を含有する窒化物半導体層を有する。第１ｎ側半導体層１１は、１以上のｎ型窒化物半導体層を含む。第１ｎ側半導体層１１は、アンドープの半導体層を一部に含んでいてもよい。ここで、アンドープの半導体層とは、ｎ型不純物及び／又はｐ側不純物を意図的に添加していない層のことをいう。アンドープの半導体層のｎ型不純物及びｐ型不純物の濃度は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｓｃｏｐｙ；ＳＩＭＳ）等の分析結果において検出限界以下の濃度である。アンドープの半導体層は、例えば、Ｓｉがｎ型不純物として含まれる場合は、ｎ型不純物濃度が１×１０１６ｃｍ－３以下であり、Ｇｅがｎ型不純物として含まれる場合は、ｎ型不純物濃度が１×１０１７ｃｍ－３以下である。第１ｎ側半導体層１１は、例えば、ｎ型ＧａＮ層を含み、ｎ型ＧａＮ層の厚さは、５μｍ以上１５μｍ以下とすることができる。ｎ型ＧａＮ層がｎ型不純物としてＳｉを含む場合、ｎ型ＧａＮ層の不純物濃度は、例えば、１×１０１８ｃｍ－3以上１×１０１９ｃｍ－３以下とすることができる。
＜第１活性層＞
　第１活性層１２は、第１ｎ側半導体層１１と第１ｐ側半導体層１３との間に設けられており、発光層を含む。第１活性層１２は、例えば、発光ピーク波長範囲が３６５ｎｍ以上７６０ｎｍ以下の光を発する窒化物半導体層である。第１活性層１２は、例えば、複数の井戸層と複数の障壁層とを有する多重量子井戸構造を有する。第１活性層１２が上記の波長範囲の光を発光する量子井戸構造である場合、井戸層は、例えばＧａＮ又はＩｎＧａＮであり、障壁層は、例えばＡｌＧａＮ又はＧａＮである。
＜第１ｐ側半導体層＞
　第１ｐ側半導体層１３は、例えば、マグネシウム（Ｍｇ）等のｐ型不純物を含有する窒化物半導体層を有する。第１ｐ側半導体層１３は、１以上のｐ型窒化物半導体層を含む。後述する第１層３１とトンネル接合を形成するために、少なくとも第１層３１と接する層はｐ型不純物を含む窒化物半導体層であることが好ましい。ｐ型窒化物半導体層を構成する窒化物半導体は、例えばｐ型ＧａＮ層であり、Ｉｎ及び／又はＡｌを含んでいてもよい。ｐ型ＧａＮ層の厚さは、０．０４μｍ以上０．２μｍ以下とすることができる。また、ｐ型ＧａＮ層がｐ型不純物としてＭｇを含む場合、ｐ型ＧａＮ層の不純物濃度は、例えば、１×１０１９ｃｍ－3以上３×１０２０ｃｍ－3以下とすることができる。また、第１ｐ側半導体層１３は、例えば、アンドープの半導体層を含んでいてもよい。
＜第１層＞
　第１層３１は、例えば、Ｓｉ、Ｇｅ等のｎ型不純物を含む窒化物半導体層である。第１層３１は、第１ｐ側半導体層１３に接して形成されている。第１層３１は、例えば、ｎ型ＧａＮ層であり、Ｉｎ及び／又はＡｌを含んでいてもよい。
　第１層３１のｎ型不純物の濃度（第１濃度）は、後述する第２層３２のｎ型不純物の濃度（第２濃度）よりも大きい。また、第１濃度は、後述する第２ｎ側半導体層２１のｎ型不純物の濃度（第３濃度）よりも大きい。第１層３１の第１濃度は、例えば、２×１０２０ｃｍ－３以上１×１０２２ｃｍ－３以下であってよい。第１濃度をこのような範囲とすることにより、順方向電圧を低減することができる。第１濃度は好ましくは、２×１０２０ｃｍ－３以上１×１０２１ｃｍ－３以下であり、より好ましくは、２×１０２０ｃｍ－3以上５×１０２０ｃｍ－3以下である。これにより、不純物濃度が大きいことによる第１層３１の結晶性の悪化を低減し、窒化物半導体素子の特性が低下することを抑制することができる。また、第１濃度は、例えば、後述する第２濃度の最大値の１．５倍以上１００倍以下であり、好ましくは１．５倍以上７５倍以下であり、より好ましくは２倍以上５０倍以下である。
＜第２層＞
　第２層３２は、第１層３１と接する窒化物半導体層であり、ｎ型不純物を含む。ｎ型不純物としては、例えば、Ｓｉ、Ｇｅ等を含む。第２層３２は、例えば、ｎ型ＧａＮ層であり、Ｉｎ及び／又はＡｌを含んでいてもよい。また、第２層３２は第２ｎ側半導体層２１とも接している。
　第２層３２のｎ型不純物の濃度（第２濃度）は、第１層３１の第１濃度より小さい。第２濃度は、例えば、第１濃度の０．０９倍以上０．３８倍以下である。第２濃度は、例えば、第１濃度の最大値の０．０９倍以上０．３８倍以下である。また、第２層３２の第２濃度は、第２ｎ側半導体層２１のｎ型不純物の濃度（第３濃度）よりも大きい。第２濃度は、第１濃度より小さく、かつ、例えば１×１０１９ｃｍ－３以上２×１０２０ｃｍ－３以下である。
　第１層３１および第２層３２は、第１ｐ側半導体層１３とｐｎ接合を形成する。ここで、本実施形態におけるこの第１層３１および第２層３２と、第１ｐ側半導体層１３によるｐｎ接合は、いわゆるトンネル接合を形成することができる。トンネル接合は、ｐ型半導体層中のｐ型不純物とｎ型半導体層中のｎ型不純物のうち少なくとも一方を高濃度とすることにより形成することができる。このトンネル接合において、電子が空乏層を通過する確率を向上させるためには、第１層３１および第２層３２と、第１ｐ側半導体層１３のｐｎ接合によって形成される空乏層の幅が狭いほうが好ましい。空乏層の幅は、ｐ型不純物濃度とｎ型不純物濃度の少なくとも一方が高ければ高いほど狭くすることができる。よって、本実施形態では、トンネル接合を形成する第１層３１のｎ型不純物濃度を高くすることにより、ｐｎ接合の空乏層の幅を比較的狭くして、電子が空乏層を通過しやすくしている。
　第１層３１は、不純物濃度が非常に大きいｎ型窒化物半導体層であるために、結晶性を維持しながら十分厚い第１層３１を設けることが難しい場合がある。第１層３１を十分厚く設けることができない場合、第１層３１に含まれるｎ型不純物が少なくなり、空乏層幅が広がることになる。そこで、第１層３１と接する層として、第１濃度よりも小さい第２濃度を有する第２層３２を、第１層３１よりも厚く設けることで、第１層３１だけでは不足する虞がある電子の供給源とすることができる。第２濃度は第１濃度よりも小さいので、第２層３２に含まれる単位体積あたりのｎ型不純物量は、第１層３１よりも少なくなる。第２層３２を第１層３１よりも厚くすることで、第２層３２の体積を増すことができ、多くの電子をトンネル接合形成に利用することができる。これにより、第１層３１および第２層３２と、第１ｐ側半導体層１３により空乏の層の幅が狭いトンネル接合を形成することができるので、窒化物半導体素子の順方向電圧を低下させることができる。
　また第２層３２を第１層３１よりも厚くすることで、以下に説明する効果が期待される。第１ｐ側半導体層中のｐ型不純物が第２ｎ側半導体層２１及び／又は第２活性層２２へ拡散すると、空乏層の幅が広がり、電子が空乏層を通過する確率が低下すると考えられる。しかしながら、第１層３１上に第２層３２を設けることで、第１ｐ側半導体層１３と、第２ｎ側半導体層２１及び／又は第２活性層２２との距離が広がる。これにより、第１ｐ側半導体層１３に含まれるｐ型不純物が、第２ｎ側半導体層２１及び／又は第２活性層２２へ拡散するために必要となる距離を広げ、ｐ型不純物が第２ｎ側半導体層２１及び／又は第２活性層２２へ拡散することを低減することができる。これにより、空乏層の幅が広がることを抑制することができるので、電子が空乏層を通過する確率を増加させることができる。電子が空乏層を通過する確率が増加するので、発光に寄与する電子の数を増やすことができ、光出力を向上させることができる。
　また、第１濃度よりも小さい第２濃度を有する第２層３２を設けることで、第２層３２は第１層３１よりも結晶性や表面のモフォロジーが改善し、第２発光部２０を結晶性よく積層させることができる。
　本開示の一実施形態において、第１層３１の厚さは第２層３２の厚さよりも薄い。これにより、第１発光部１０と第２発光部２０とを備える窒化物半導体素子１００の順方向電圧を低下させることができる。第１層３１の厚さに対する第２層３２の厚さの比は、例えば、５以上６０以下であり、好ましくは５以上２５以下である。これにより、順方向電圧をさらに低下させることができる。第１層３１の厚さは例えば、１ｎｍ以上１０ｎｍ以下であり、好ましくは１ｎｍ以上６ｎｍ以下であり、より好ましくは１ｎｍ以上５ｎｍ以下であり、さらに好ましくは、１ｎｍ以上４ｎｍである。第１層３１の厚さは、特に好ましくは、１ｎｍ以上３ｎｍ以下である。これにより、順方向電圧をさらに低下させることができる。また、第２層３２の厚さは、例えば、１５ｎｍ以上６０ｎｍ以下である。順方向電圧をさらに低下させることができる。なお、第１層３１の厚さは、例えば、ＳＴＥＭ（走査透過電子顕微鏡）およびＥＤＳ（エネルギー分散型Ｘ線分光）分析を併用することで詳細な分析を行うことができる。
　また、第１層３１の厚さが１ｎｍ以上３ｎｍ以下である場合、第２層３２の厚さは、好ましくは、１５ｎｍ以上５０ｎｍ以下である。第２層３２の厚さは、より好ましくは、２０ｎｍ以上４５ｎｍ以下である。第１層３１および第２層３２をこれらの範囲とすることで、空乏層の幅を狭くすることができ、順方向電圧を低下させるとともに、光出力を向上させることができる。
　第１層３１の厚さと第２層３２の厚さとの合計は、好ましくは、２０ｎｍ以上５０ｎｍ以下であり、さらに好ましくは、３０ｎｍ以上４５ｎｍ以下である。これにより、空乏層の幅を狭くすることができ、順方向電圧を低減するとともに、光出力を向上させることができる。
　第１層３１および第２層３２の厚さ、当該比は、ＳＩＭＳによって不純物濃度を定量分析することで見積もることができる。第１層３１は、第２層３２よりもｎ型不純物濃度が大きく、第２層３２は第２ｎ側半導体層よりもｎ型不純物濃度が大きい層である。したがって、ＳＩＭＳ分析を行えば、第１層３１、第２層３２および第２ｎ側半導体層の順に、ｎ型不純物濃度が相対的に大きい部分があることを観測することができる。第１層３１および第２層３２のｎ型不純物濃度は、各層の前後で急峻に変化する場合もあれば、段階的に変化する場合もある。後者の場合は、ｎ型不純物濃度が所定の範囲にある領域を第１層３１および第２層３２として見積もることができる。例えば、第１層３１は、ｎ型不純物濃度が２×１０２０ｃｍ－３以上1×１０２1ｃｍ－３以下の範囲に含まれる部分の厚さであり、第２層３２は、ｎ型不純物濃度が１×１０１９ｃｍ－３以上２×１０２０ｃｍ－３未満の範囲に含まれる部分の厚さとして見積もることができる。また、ＳＩＭＳによってｐ型不純物濃度も定量分析することができる。第２層３２に含まれるｐ型不純物濃度は、第１層３１に含まれるｐ型不純物濃度よりも小さくすることができる。第２層３２に含まれるｐ型不純物濃度は、第１ｐ側半導体層１３に含まれるｐ型不純物濃度のピークに対して、例えば、０．００５倍以上０．２倍以下であってよい。第２層３２のｐ型不純物濃度は、具体的には、例えば、１×１０１８ｃｍ－３以上４×１０１９ｃｍ－３以下である。
　次に、第２層３２と後述する第２ｎ側半導体層２１との関係について説明する。第２層３２の第２濃度は、第２ｎ側半導体層２１のｎ型不純物濃度（第３濃度）よりも大きい。これにより、第１層３１と同様に、窒化物半導体素子１００に電流が注入されると、第２活性層２２へキャリア（電子）を供給することができる。これにより、窒化物半導体素子１００の順方向電圧を低減させることができる。
＜第２発光部＞
　第２発光部２０は、第２ｎ側半導体層２１と、第２活性層２２と、第２ｐ側半導体層２３とを含み、窒化物半導体からなる複数の半導体層が積層されている。窒化物半導体は、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）からなる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させた全ての組成の半導体を含み得る。半導体積層体において、第２ｎ側半導体層２１と、第２活性層２２と、第２ｐ側半導体層２３とは、基板２の側からこの順に配置されている。
＜第２ｎ側半導体層＞
　第２ｎ側半導体層２１は、第２層３２および第２活性層２２と接し、例えば、Ｓｉ、Ｇｅ等のｎ型不純物をドープした窒化物半導体層を有する。第２ｎ側半導体層２１は、１以上のｎ型窒化物半導体層を含む。第２ｎ側半導体層２１は、アンドープの半導体層を一部に含んでいてもよい。
　第２ｎ側半導体層２１のｎ型不純物の濃度（第３濃度）は、第１層３１のｎ型不純物の濃度（第１濃度）よりも小さい。また、第２ｎ側半導体層２１の第３濃度は、第２層３２のｎ型不純物の濃度（第２濃度）よりも小さい。第３濃度は、第２ｎ側半導体層の中で最も高い濃度を指す。第３濃度は、第１濃度および第２濃度よりも小さく、かつ、例えば１×１０１８ｃｍ－３以上２×１０１９ｃｍ－３以下である。第２ｎ側半導体層２１の厚さも、第１層３１および第２層３２と同様に、ＳＩＭＳ分析により見積もることができる。また、第２ｎ側半導体層２１に含まれるｐ型不純物濃度も、同様にＳＩＭＳ分析により見積もることができる。第２ｎ側半導体層２１に含まれるｐ型不純物濃度は、第２層３２に含まれるｐ型不純物濃度よりも小さくすることができる。第２ｎ側半導体層２１に含まれるｐ型不純物濃度は、第１ｐ側半導体層１３に含まれるｐ型不純物濃度のピークに対して、例えば、０．００２倍以上０．０４５倍以下であってよい。第２ｎ側半導体層２１に含まれるｐ型不純物濃度は、具体的には、例えば、４×１０１７ｃｍ－３以上９×１０１８ｃｍ－３以下である。
　第２ｎ側半導体層２１の厚さは、第１層３１よりも厚い。また、第２ｎ側半導体層２１の厚さは、第２層３２よりも厚い。第２ｎ側半導体層２１の厚さは、例えば０．０３μｍから０．２μｍである。
＜第２活性層＞
　第２活性層２２は、第２ｎ側半導体層２１と第２ｐ側半導体層２３との間に設けられており、発光層を含む。第２活性層２２は、例えば、発光ピーク波長範囲が３６５ｎｍ以上７６０ｎｍ以下の光を発する窒化物半導体層である。第２活性層２２は、例えば、複数の井戸層と複数の障壁層とを有する多重量子井戸構造を有する。第２活性層２２が上記の波長範囲の光を発光する量子井戸構造である場合、井戸層は、例えばＧａＮ又はＩｎＧａＮであり、障壁層は、例えばＡｌＧａＮ又はＧａＮである。
　ｐ型不純物の意図しない拡散によって、第２活性層２２にはｐ型不純物が含まれる場合がある。第２活性層２２に含まれるｐ型不純物濃度も、第２ｎ側半導体層２１と同様にＳＩＭＳ分析により見積もることができる。第２活性層２２に含まれるｐ型不純物濃度は、第１ｐ側半導体層１３に含まれるｐ型不純物濃度のピークに対して、例えば、０．００１５倍以上０．０１５倍以下であってよい。第２活性層２２に含まれるｐ型不純物濃度は、具体的には、例えば、３×１０１７ｃｍ－３以上３×１０１８ｃｍ－３以下である。
　第２活性層２２の発光色は、第１活性層１２の発光色と同一であってもよいし、異なっていてもよい。第１活性層１２の発光色と、第２活性層２２の発光色が同一であれば、１つの活性層を有する発光素子と比べて、単位面積当たりの同一色の出力を高くすることができるので好ましい。例えば、本開示にかかる一実施形態の窒化物半導体素子１００は青色光または緑色光を発する。ここで、本明細書中において、青色光とは、発光ピーク波長が４３５ｎｍ以上４６０ｎｍ以下の範囲にある場合をいう。また、緑色光とは、発光ピーク波長が５００ｎｍ以上５６０ｎｍ以下の範囲にある場合をいう。
＜第２ｐ側半導体層＞
　第２ｐ側半導体層２３は、例えば、Ｍｇ等のｐ型不純物を含有する窒化物半導体層を有する。第２ｐ側半導体層２３は、１以上のｐ型窒化物半導体層を含む。ｐ型窒化物半導体層を構成する窒化物半導体は、例えばｐ型ＧａＮであり、Ｉｎ及び／又はＡｌを含んでいてもよい。ｐ型ＧａＮ層の厚さは０．０４μｍ以上０．２μ以下とすることができる。また、ｐ型ＧａＮ層がｐ型不純物としてＭｇを含む場合、ｐ型ＧａＮ層の不純物濃度は１×１０１９ｃｍ－３以上３×１０２０ｃｍ－３以下とすることができる。また、第２ｐ側半導体層２３は、例えば、アンドープの半導体層を一部に含んでいてもよい。
＜第１電極及び第２電極＞
　本実施形態では、第１電極３は、第１ｎ側半導体層１１上に形成される。第１電極３は、第１ｎ側半導体層１１と電気的に接続される。
　本実施形態では、第２電極４は、第２ｐ側半導体層２３の上に形成された導電層５を介して、第２ｐ側半導体層２３と電気的に接続される。
＜製造方法＞
　次に、本実施形態の窒化物半導体素子１００の製造方法の一例を説明する。窒化物半導体素子１００は、圧力および温度の調整が可能な炉内において、ＭＯＣＶＤ（ｍｅｔａｌ　ｏｒｇａｎｉｃ　ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ）法によって製造される。各窒化物半導体層は、炉内にキャリアガスおよび原料ガスを導入することで形成することができる。キャリアガスとしては、水素（Ｈ２）ガスまたは窒素（Ｎ２）ガスを用いることができる。Ｎ源の原料ガスとしては、アンモニア（ＮＨ３）ガスを用いることができる。Ｇａ源の原料ガスとしては、トリメチルガリウム（ＴＭＧ）ガス、またはトリエチルガリウム（ＴＥＧ）ガスを用いることができる。Ｉｎ源の原料ガスとしては、トリメチルインジウム（ＴＭＩ）ガスを用いることができる。Ａｌ源の原料ガスとしては、トリメチルアルミニウム（ＴＭＡ）ガスを用いることができる。Ｓｉ源の原料ガスとしては、モノシラン（ＳｉＨ４）ガスを用いることができる。Ｍｇ源の原料ガスとしては、ビス（シクロペンタジエニル）マグネシウム（Ｃｐ２Ｍｇ）ガスを用いることができる。以下に説明する製造方法の一例は、各層をＭＯＣＶＤによってエピタキシャル成長させる
方法である。
＜基板を準備する工程＞
　まず、図２Ａに示すように、例えばサファイアからなる基板２を準備する。
＜第１発光部を準備する工程＞
　次に、図２Ｂに示すように基板２上に、第１発光部１０を形成する。
　第１発光部１０は、まず、基板２上に第１ｎ側半導体層１１を形成する。第１ｎ側半導体層１１は、例えば、基板２側から順に、ｎ型コンタクト層、ｎ型クラッド層を成長させることにより形成される。尚、基板２上にバッファ層を設けてから第１ｎ側半導体層１１を形成してもよい。また、バッファ層とｎ型コンタクト層との間に、さらにアンドープの半導体層を設けてもよい。
　次に、第１ｎ側半導体層１１の上に、第１活性層１２を形成する。例えば、第１活性層１２が多重量子井戸構造である場合、基板２側から順に障壁層と井戸層とを所望の層数だけ交互に形成し、第１活性層１２を形成する。なお、この場合、第１活性層１２を形成する工程は、障壁層を形成する工程で終了される。
　次に、第１活性層１２の上に、例えば、ｐ型クラッド層を成長させることにより第１ｐ側半導体層１３を形成する。
　このような工程により、基板２の上に、第１ｎ側半導体層１１、第１活性層１２、及び第１ｐ側半導体層１３を有する第１発光部１０が準備される。
＜第１層を形成する工程＞
　次に、図２Ｃに示すように、第１ｐ側半導体層１３の上に第１濃度のｎ型不純物を含む第１層３１を形成させる。第１層３１は、例えば、ｎ型ＧａＮであり、Ｉｎ及び／又はＡｌを含んでいてもよい。第１濃度は、例えば、２×１０２０ｃｍ－３以上１×１０２２ｃｍ－３以下であり、好ましくは２×１０２０ｃｍ－３以上１×１０２１ｃｍ－３以下であり、より好ましくは２×１０２０ｃｍ－３以上５×１０２０ｃｍ－３以下である。
　第１濃度のｎ型不純物を含む第１層３１は、キャリアガスと、第１層３１を形成する原料ガスと、ｎ型不純物となる元素を含む原料ガスとを導入することで形成することができる。例えば、ｎ型不純物がＳｉである場合、第１層３１を形成する原料ガスにＳｉを含む原料ガスを所定の流量で供給することで、第１濃度のｎ型不純物を含む第１層３１を形成することができる。このとき、例えば、原料ガス中のＧａに対するＳｉの第１モル比（第１Ｓｉ／Ｇａ比）は１．１×１０－2以上１．６×１０－２以下の範囲であってよい。
　第１層３１の厚さは、第２層３２の厚さより薄く、かつ第２ｎ側半導体層２１の厚さより薄く形成されることが好ましい。第１層３１は、例えば、１ｎｍ以上１０ｎｍ以下の厚さに形成される。
＜第２層を形成する工程＞
　次に、図２Ｄに示すように、第１層３１の上に第２濃度のｎ型不純物を含む第２層３２を形成させる。第２層３２は、例えば、ｎ型ＧａＮであり、Ｉｎ及び／又はＡｌを含んでいてもよい。第２濃度は、例えば、２×１０１９ｃｍ－３以上２×１０２０ｃｍ－３以下である。
　第２濃度のｎ型不純物を含む第２層３２は、第２層３２を形成する原料ガスに、ｎ型不純物となる元素を導入することで形成することができる。例えば、ｎ型不純物がＳｉである場合、第２層３２を形成する原料ガスにＳｉを含む原料ガスを所定の流量で供給することで、第２濃度のｎ型不純物を含む第２層３２を形成することができる。例えば、このとき、原料ガス中のＧａに対するＳｉの第２モル比（第２Ｓｉ／Ｇａ比）は、第１モル比よりも小さくなるように設定する。第２モル比は、第１モル比よりも小さく、例えば、１．５×１０－３以上１．６×１０－２以下の範囲であってよい。
　第２層３２は、第２ｎ側半導体層２１の厚さより薄く形成されることが好ましい。第２層３２は、例えば、１５ｎｍ以上６０ｎｍ以下の厚さに形成される。
　また、第１層３１の厚さに対する第２層３２の厚さの比が、例えば、５以上６０以下になるように、第２層３２は形成される。
　また、第１層３１の厚さと第２層３２の厚さとの合計は、例えば、２０ｎｍ以上５０ｎｍ以下となるよう形成される。
　なお、第１層３１の厚さが１ｎｍ以上３ｎｍ以下となるように形成される場合、第２層３２の厚さは２０ｎｍ以上４５ｎｍ以下の範囲で形成することが好ましい。
＜第２発光部を形成する工程＞
　次に、図２Ｅに示すように第２層３２上に、第２発光部２０を形成する。
　第２発光部２０は、まず、第２層３２上に第２ｎ側半導体層２１を形成する。第２ｎ側半導体層２１は、例えば、ｎ型コンタクト層、ｎ型クラッド層を成長させることにより形成される。
　第２ｎ側半導体層２１のｎ型不純物の濃度（第３濃度）は、第２濃度よりも小さく、例えば、１×１０１８ｃｍ－３以上２×１０１９ｃｍ－３以下である。
　第２ｎ側半導体層２１は、第１層３１よりも厚く、かつ第２層３２よりも厚く形成される。第２ｎ側半導体層２１の厚さは、例えば、０．０３μｍ以上０．２μｍ以下である。
　次に、第２ｎ側半導体層２１の上に、第２活性層２２を形成する。
　例えば、第２活性層２２が多重量子井戸構造である場合、第２ｎ側半導体層２１側から順に、障壁層と井戸層とを所望の層数だけ交互に形成し、第２活性層２２を形成する。なお、この場合、第２活性層２２を形成する工程は、障壁層を形成する工程で終了される。
　次に、第２活性層２２の上に、例えば、ｐ型クラッド層及びｐ型コンタクト層を成長させることにより、第２活性層２２側から順にｐ型クラッド層とｐ型コンタクト層とを含む第２ｐ側半導体層２３を形成する。
　このような工程により、第２層３２の上に、第２ｎ側半導体層２１、第２活性層２２、及び第２ｐ側半導体層２３を有する第２発光部２０が形成される。
　以上の工程により、基板２の上に、第１発光部１０と、第１層３１と、第２層３２と、第２発光部２０と、含む半導体積層体１ａが形成される。
＜半導体積層体の一部を除去する工程＞
　次に、図２Ｆに示すように、第２発光部２０、第２層３２、第１層３１、第１発光部１０の一部を除去し、第１ｎ側半導体層１１のｎ型コンタクト層を露出させる。半導体積層体１ａの一部の除去は、例えば、反応性イオンエッチングなどのドライエッチングにより行う。
＜導電層を形成する工程＞
　次に、図２Ｇに示すように、第２ｐ側半導体層２３の上面に導電層５を形成する。
　導電層５は、公知の方法を適宜用いて形成すればよい。導電層５は、例えば、導電部材をリフトオフプロセスによってパターンニングして形成してもよい。導電部材は、金属膜または透光性導電膜を用いることができる。金属膜の材料は、例えば、ＡｇやＡｌである。透光性導電膜の材料は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）である。
＜第１電極及び第２電極を形成する工程＞
　次に、図２Ｈに示すように、第１ｎ側半導体層１１の上面に所定のパターンの第１電極３を形成し、かつ第２ｐ側半導体層２３の上面に所定のパターンの第２電極４を形成する。第１電極３及び第２電極４は、上述した導電層５の形成方法と同様に、レジストを用いたリフトオフプロセスやエッチングプロセスにより形成することができる。
＜個片化工程＞
　最後に、半導体積層体１ａを所望の大きさの個々の窒化物半導体素子１００に個片化する。この個片化は、レーザスクライブもしくはダイシングなどにより、図２Ｈに示す所定の個片化位置ＣＬに沿って行う。レーザスクライブは、基板内部にレーザ光を集光させて、改質領域を形成し、これから伸展する亀裂を起点としてウェハを分割する方法である。
　以上の製造方法により、本実施形態の窒化物半導体素子１００を製造することができる。
　変形例
　上記の実施形態に係る窒化物半導体素子は、２つの発光部を備えているが、３つ以上の発光部を備えていてもよい。この場合、各発光部の間にトンネル接合が形成されており、各発光部の間に第１層３１及び第２層３２が配置される。また、窒化物半導体素子１００が３つ以上の発光部を備える場合、各発光部が出射する光の波長領域は、全ての発光部において同一であってもよいし、全ての発光部において異なっていてもよいし、一部の発光部において同一であってもよい。
＜発光装置＞
　図３は、本開示の一実施形態に係る窒化物半導体素子１００を備える発光装置の断面図である。
　前述した実施形態の窒化物半導体素子１００は、実装基板４０上に形成される配線電極等にフリップチップ実装される。フリップチップ実装は、実装基板４０上に形成される配線電極と、第１電極３および第２電極４とを、接続部材７０ａおよび７０ｂで接続することにより行われる。接続部材７０ａおよび７０ｂはバンプやめっき等で形成される。基板２上には波長変換部材５０が設けられている。波長変換部材５０には、例えば、蛍光体が含有された焼結体等を用いることができる。窒化物半導体素子１００及び波長変換部材５０の側面を覆うように光反射性を有する樹脂層６０が形成されている。窒化物半導体素子１００の側面には第１発光部１０と第２発光部２０が露出しているが、発光装置としては、第１発光部１０および第２発光部２０の側面が樹脂層６０により覆われている。樹脂層６０の内部には、樹脂層６０とは屈折率が異なる粒子が含有されている。このような粒子としては、酸化アルミニウムや酸化チタン等を用いることができる。窒化物半導体素子１００からの光は主に樹脂層６０から露出した波長変換部材５０の上面側から取り出される。導電層５は、例えばＡｇやＡｌなどの金属膜を含んでおり、窒化物半導体素子１００からの光を反射することができる。このとき、第１発光部１０および／または第２発光部２０から実装基板４０側へ出射される光の一部は、少なくとも導電層５、第１電極３、第２電極４、樹脂層６０および接続部材７０ａ、７０ｂのいずれかによって波長変換部材５０側へ反射される。
　（実施例１）
　実施例１の窒化物半導体素子を以下のように作製した。
　まず、サファイアからなる基板２を準備し、ＭＯＣＶＤ法を用いて、その上にｎ型コンタクト層、ｎ型クラッド層を成長させることにより、基板２側から順にｎ型コンタクト層、ｎ型クラッド層を含む第１ｎ側半導体層１１を形成した。
　次に、第１ｎ側半導体層１１の上に、多重量子井戸構造を有し、４４０ｎｍにピーク波長を有する第１活性層１２を形成した。
　次に、第１活性層１２の上に、ｐ型クラッド層を含む第１ｐ側半導体層１３を形成し、第１発光部１０を準備した。第１ｐ側半導体層１３には、Ｍｇをｐ型不純物として導入した。
　次に、第１ｐ側半導体層１３の上に、ＧａＮからなり、厚さが２ｎｍの第１層３１を形成した。なお、ここでいう厚さとは、成長させる窒化物半導体層の設定厚さである。第１層３１には、Ｓｉをｎ型不純物として導入した。
　次に、第１層３１の上に、ＧａＮからなり、厚さが２８ｎｍの第２層３２を形成した。第２層３２には、Ｓｉをｎ型不純物として導入した。
　次に、第２層３２の上に、ｎ型コンタクト層、ｎ型クラッド層を成長させることにより、第２層３２側から順にｎ型コンタクト層、ｎ型クラッド層を含む第２ｎ側半導体層２１を形成した。第２ｎ側半導体層２１の厚さは０．０８μｍとなるように形成した。
　次に、第２ｎ側半導体層２１の上に、多重量子井戸構造を有し、４４０ｎｍにピーク波長を有する第２活性層２２を形成した。
　次に、第２活性層２２の上に、ｐ型クラッド層とｐ型コンタクト層とを含む第２ｐ側半導体層２３を形成し、第２発光部２０を形成した。
　次に、第２発光部２０、第２層３２、第１層３１および第１発光部１０の一部を除去し、第１ｎ側半導体層１１に含まれるｎ型コンタクト層が露出する領域を形成した。
　次に、第２ｐ側半導体層２３の上に導電層５を形成した。導電層５の上に第２電極４を形成した。さらに、第１ｎ側半導体層１１の上に第１電極３を形成した。
　最後に、基板２及び半導体積層体１ａを所望の位置で個片化し、窒化物半導体素子１００を作製した。
　（実施例２）
　実施例１の窒化物半導体素子１００において、第１層３１の厚さを３ｎｍに設定し、第２層３２の厚さを２７ｎｍに設定した以外は、実施例１の窒化物半導体素子１００と同様にして実施例２の窒化物半導体素子１００を作製した。
　（実施例３）
　実施例１の窒化物半導体素子１００において、第１層３１の厚さを４ｎｍに設定し、第２層３２の厚さを２６ｎｍに設定した以外は、実施例１の窒化物半導体素子１００と同様にして実施例３の窒化物半導体素子１００を作製した。
　（実施例４）
　実施例１の窒化物半導体素子１００において、第１層３１の厚さを６ｎｍに設定し、第２層３２の厚さを２４ｎｍに設定した以外は、実施例１の窒化物半導体素子１００と同様にして実施例４の窒化物半導体素子１００を作製した。
　（実施例５）
　実施例１の窒化物半導体素子１００において、第２層３２の厚さを１８ｎｍに設定した以外は、実施例１の窒化物半導体素子１００と同様にして実施例５の窒化物半導体素子１００を作製した。
　（実施例６）
　実施例１の窒化物半導体素子１００において、第２層３２の厚さを４３ｎｍに設定した以外は、実施例１の窒化物半導体素子１００と同様にして実施例６の窒化物半導体素子１００を作製した。
　（実施例７）
　実施例１の窒化物半導体素子１００において、第１層３１の厚さを４ｎｍに設定し、第２層３２の厚さを５６ｎｍに設定した以外は、実施例１の窒化物半導体素子１００と同様にして実施例７の窒化物半導体素子１００を作製した。
　（比較例１）
　実施例１の窒化物半導体素子１００において、第１層３１を設けず、第２層３２の厚さを３０ｎｍに設定した以外は、実施例１の窒化物半導体素子１００と同様にして比較例１の窒化物半導体素子１００を作製した。
＜順方向電圧の評価＞
　実施例１から実施例７の窒化物半導体素子１００および比較例１の窒化物半導体素子１００に対して電流密度２８．４Ａ／ｃｍ２の電流を流し、そのときの順方向電圧Ｖｆ（Ｖ）を評価した。結果を表１、表２及び表３に示す。なお、比較例１における順方向電圧Ｖｆは、本測定で用いた装置の測定上限（１０．００Ｖ）を超えており、測定ができなかった。そのため、表１では「＞１０」と記載している。
＜光出力の評価＞
　また、実施例１から実施例７の窒化物半導体素子１００をパッケージに搭載し、積分球を用いて光出力（ｍＷ）を評価した。その結果を表１、表２及び表３に示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
　表１に示す結果より、第１層３１と、第１層３１よりも厚い第２層３２とを設けることで、窒化物半導体素子１００の順方向電圧は低減されることが確認できた。
　また、表１及び表２に示す結果より、第１層３１の厚さが１ｎｍ以上３ｎｍ以下であり、第２層３２の厚さが１５ｎｍ以上５０ｎｍ以下である実施例１、実施例２、実施例５、実施例６は、他の実施例と比べて光出力も高いことが確認された。
　また、表１及び表２に示す結果より、第１層３１の厚さに対する第２層３２の厚さの比が５以上６０以下である実施例１から実施例３および実施例５から実施例６は実施例４と比べて順方向電圧は低下することが確認できた。
　また、表３に示す結果より、第１層３１の厚さと第２層３２の厚さとの合計が２０ｎｍ以上５０ｎｍ以下である実施例１、実施例６は実施例７と比べて、窒化物半導体素子１００の順方向電圧は低減され、かつ光出力は高いことが確認できた。
＜第２層の表面平坦性＞
　また、第１層３１の厚さが第２層３２より薄いことにより、第１層３１の結晶面に生じた表面粗さを改善させることを確かめるため、以下の２つの積層体構造を作製し、第２層３２の結晶面の表面粗さを測定した。表面粗さは、原子間力顕微鏡（Ａｔｏｍｉｃ　Ｆｏｒｃｅ　Ｍｉｃｒｏｓｃｏｐｅ；ＡＦＭ）を用いて測定した。積層体構造とは、第１発光部１０と、第１発光部１０の上に形成された第１層３１と、第１層３１の上に形成された第２層３２と、を含む。
（積層体構造Ａ）
　積層体構造Ａは、サファイアからなる基板２の上に作製された。積層体構造Ａは、実施例１において第１発光部１０、第１層３１及び第２層３２を形成した方法と同一の方法で形成された。ただし、第１層３１の厚さは２ｎｍであり、第２層３２の厚さは４８ｎｍである。
　上記のようにして形成された積層体構造Ａの第２層３２の結晶面の粗さＲａを、ＡＦＭを用いて測定した。その結果、表面粗さＲａは０．４３ｎｍであった。
（積層体構造Ｂ）
　積層体構造Ｂは、第２層３２の厚さを２ｎｍに変更したこと以外は積層体構造Ａと同一の方法で作製された。すなわち、積層体構造Ｂは第１層３１と第２層３２の厚さを同一に設定して作製された。
　上記のようにして形成された積層体構造Ｂの第２層３２の結晶面の粗さＲａを、ＡＦＭを用いて測定した。その結果、表面粗さＲａは０．８３ｎｍであった。
　以上の測定結果より、第１層３１の厚さが第２層３２より薄い積層体構造Ａの方が、第２層３２の厚さと第１層３１の厚さとが同じ積層体構造Ｂよりも、第２層３２の結晶面の粗さＲａを小さくできることが明らかになった。第１層３１の第１濃度が第２層３２の第２濃度よりも高いことと、積層体構造Ａおよび積層体構造Ｂの表面粗さ測定から、第２層３２の厚さが第１層３１の厚さよりも厚い場合は、第２層３２の表面粗さが第１層３１の表面粗さよりも改善される傾向にあると考えられる。
（ＳＩＭＳ分析）
　以下の構成を備える窒化物半導体素子１００に対してＳＩＭＳ分析を行った。分析に用いた窒化物半導体素子１００は、サファイアからなる基板２と、その上にＭＯＣＶＤ法を用いて作製された複数の窒化物半導体層とを有する。窒化物半導体素子１００は、第１ｎ側半導体層１１、第１活性層１２、および第１ｐ側半導体層１３を備える第１発光部１０と、第２ｎ側半導体層２１、第２活性層２２、および第２ｐ側半導体層２３を備える第２発光部２０を備え、第１発光部１０と第２発光部２０との間に第１層３１と第２層３２とを備える。図４は、Ｓｉ濃度およびＭｇ濃度に関するＳＩＭＳ分析の結果を表すグラフである。図４に示されるＳｉ濃度のピーク位置およびＭｇ濃度のピーク位置から、第１層３１、第２層３２、および第２ｎ側半導体層２１の位置が推測された。また、ＳＩＭＳ分析の結果から、Ｓｉ濃度に急峻な変化を示す部分が複数観察された。このＳｉ濃度の急峻な変化を示す部分の近傍のうちの１つは第１層３１と第２層３２の境界付近であること、および、別の１つは第２層３２と第２ｎ側半導体層２１の境界付近であることが推測された。図４に、第１層３１および第２層３２と推測される範囲を示す。これらの範囲を示す境界線は、各範囲内におけるＳｉ濃度が最大となる部分が各範囲のおおよそ中間に位置するように設定した。第２層３２と推測される範囲におけるＳｉ濃度の最大値は、およそ１．１×１０２０ｃｍ－３を示した。また、第１層３１と推測される範囲におけるＳｉ濃度の最大値は、第２層３２と推測される範囲のおけるＳｉ濃度の最大値よりも大きいことが確認された。また、また、図４のグラフの目盛りを読むことにより推測される第１層の厚さは、およそ５ｎｍ～７ｎｍ程度であった。また、図４のグラフの目盛りを読むことにより推測される第２層の厚さは、およそ２１ｎｍであった。また、また、ＳＩＭＳ分析の結果から、窒化物半導体素子１００において、第１層３１、第２層３２および第２ｎ側半導体層２１におけるＳｉ濃度は、第１層３１が最も高く、第２ｎ側半導体層２１が最も低いことが確認できた。
　以上、本開示の実施形態、変形例及び実施例を説明したが、開示内容は構成の細部において変化してもよく、実施形態、変形例及び実施例における要素の組合せや順序の変化等は請求された本開示の範囲および思想を逸脱することなく実現し得るものである。
１　半導体構造
１ａ　半導体積層体
２　基板
３　第１電極
４　第２電極
５　導電層
１０　第１発光部
１１　第１ｎ側半導体層
１２　第１活性層
１３　第１ｐ側半導体層
２０　第２発光部
２１　第２ｎ側半導体層
２２　第２活性層
２３　第２ｐ側半導体層
１００　窒化物半導体素子

Claims (15)

  1. 　第１ｎ側半導体層、前記第１ｎ側半導体層上に設けられた第１活性層、及び前記第１活性層上に設けられた第１ｐ側半導体層を含む第１発光部と、
    　第１ｐ側半導体層上に設けられた第２ｎ側半導体層、前記第２ｎ側半導体層上に設けられた第２活性層、及び前記第２活性層上に設けられた第２ｐ側半導体層を含む第２発光部と、
    　前記第１発光部と前記第２発光部の間に、前記第１ｐ側半導体層と接して設けられ、第１濃度のｎ型不純物を含む第１層と、
    　前記第１層と前記第２ｎ側半導体層の間に設けられ、第２濃度のｎ型不純物を含む第２層と、
    を備え、
    　前記第２ｎ側半導体層は、第３濃度のｎ型不純物を含み、
    　前記第１濃度および前記第２濃度は、前記第３濃度よりも大きく、
    　前記第１濃度は、前記第２濃度よりも大きく、
    　前記第２層の厚さは、前記第１層の厚さよりも厚い、窒化物半導体素子。
  2. 　前記第１層の厚さに対する前記第２層の厚さの比は、５以上６０以下である、請求項１に記載の窒化物半導体素子。
  3. 　前記第１層の厚さは１ｎｍ以上１０ｎｍ以下である、請求項１又は２に記載の窒化物半導体素子。
  4. 　前記第２層の厚さは１５ｎｍ以上６０ｎｍ以下である、請求項１から３のいずれか１項に記載の窒化物半導体素子。
  5. 　前記第１層の厚さと前記第２層の厚さとの合計は、２０ｎｍ以上５０ｎｍ以下である、請求項１から４のいずれか１項に記載の窒化物半導体素子。
  6. 　第１層の厚さは第２ｎ側半導体層の厚さよりも薄く、
    　第２層の厚さは第２ｎ側半導体層の厚さよりも薄い、請求項１から５のいずれか１項に記載の窒化物半導体素子。
  7. 　前記第１濃度は、２×１０２０ｃｍ－３以上１×１０２２ｃｍ－３以下であり、
    　前記第２濃度は、１×１０１９ｃｍ－３以上２×１０２０ｃｍ－３以下である、請求項１から６のいずれか１項に記載の窒化物半導体素子。
  8. 　前記第１活性層の発光色と前記第２活性層の発光色とは同一である、請求項１から７のいずれか１項に記載の窒化物半導体素子。
  9. 　第１ｎ側半導体層と、前記第１ｎ側半導体層上に形成された第１活性層と、前記第１活性層上に形成された第１ｐ側半導体層と、を含む第１発光部を準備する工程と、
    　ｎ型不純物となる元素を導入し、前記第１ｐ側半導体層上に第１濃度のｎ型不純物を含む第１層を形成する工程と、
    　ｎ型不純物となる元素を導入し、前記第１層上に、前記第１層の厚さよりも厚く、前記第１濃度よりも小さい第２濃度のｎ型不純物を含む第２層を形成する工程と、
    　前記第１濃度および前記第２濃度よりも小さい第３濃度のｎ型不純物を含み前記第２層上に形成された第２ｎ側半導体層と、前記第２ｎ側半導体層上に形成された第２活性層と、前記第２活性層上に形成された第２ｐ側半導体層と、を含む第２発光部を形成する工程と、
    を含む窒化物半導体素子の製造方法。
  10. 　前記第１濃度は、２×１０２０ｃｍ－３以上１×１０２２ｃｍ－３以下であり、
    　前記第２濃度は、１×１０１９ｃｍ－３以上２×１０２０ｃｍ－３以下である、請求項９に記載の窒化物半導体素子の製造方法。
  11. 　前記第１層の厚さに対する前記第２層の厚さの比は、５以上６０以下である、請求項９又は１０に記載の窒化物半導体素子の製造方法。
  12. 　前記第１層を形成する工程において、前記第１層を１ｎｍ以上１０ｎｍ以下の厚さに形成する、請求項９から１１のいずれか１項に記載の窒化物半導体素子の製造方法。
  13. 　前記第２層を形成する工程において、前記第２層を１５ｎｍ以上６０ｎｍ以下の厚さに形成する、請求項９から１２のいずれか１項に記載の窒化物半導体素子の製造方法。
  14. 　前記第１層の厚さと前記第２層の厚さとの合計が２０ｎｍ以上５０ｎｍ以下となるように前記第２層を形成する、請求項９から１３のいずれか１項に記載の窒化物半導体素子の製造方法。
  15. 　前記第１層の厚さは前記第２ｎ側半導体層の厚さよりも薄く、
    　前記第２層の厚さは前記第２ｎ側半導体層の厚さよりも薄い、請求項９から１４のいずれか１項に記載の窒化物半導体素子の製造方法。
PCT/JP2021/033187 2020-09-11 2021-09-09 窒化物半導体素子及び窒化物半導体素子の製造方法 WO2022054877A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP21866834.1A EP4213227A1 (en) 2020-09-11 2021-09-09 Nitride semiconductor element and method for manufacturing nitride semiconductor element
AU2021340423A AU2021340423A1 (en) 2020-09-11 2021-09-09 Nitride semiconductor element and method of manufacturing nitride semiconductor element
JP2022547653A JPWO2022054877A1 (ja) 2020-09-11 2021-09-09
KR1020237008057A KR20230061401A (ko) 2020-09-11 2021-09-09 질화물 반도체 소자 및 질화물 반도체 소자의 제조 방법
CN202180062027.1A CN116097457A (zh) 2020-09-11 2021-09-09 氮化物半导体元件及氮化物半导体元件的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-153275 2020-09-11
JP2020153275 2020-09-11

Publications (1)

Publication Number Publication Date
WO2022054877A1 true WO2022054877A1 (ja) 2022-03-17

Family

ID=80627136

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/033187 WO2022054877A1 (ja) 2020-09-11 2021-09-09 窒化物半導体素子及び窒化物半導体素子の製造方法

Country Status (8)

Country Link
US (2) US11843075B2 (ja)
EP (1) EP4213227A1 (ja)
JP (1) JPWO2022054877A1 (ja)
KR (1) KR20230061401A (ja)
CN (1) CN116097457A (ja)
AU (1) AU2021340423A1 (ja)
TW (1) TW202226610A (ja)
WO (1) WO2022054877A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335939A (ja) * 1994-06-07 1995-12-22 Hitachi Ltd 発光素子
JP2002009335A (ja) * 2000-06-19 2002-01-11 Hitachi Cable Ltd 発光ダイオード
US20130181308A1 (en) * 2011-12-23 2013-07-18 Soitec Methods of fabricating dilute nitride semiconductor materials for use in photoactive devices and related structures
CN103268912A (zh) * 2013-04-23 2013-08-28 沈光地 多有源区高效率光电子器件
US20160111594A1 (en) * 2013-05-14 2016-04-21 Osram Opto Semiconductors Gmbh Optoelectronic Component And Method For The Production Thereof
JP2019522356A (ja) 2016-05-20 2019-08-08 ルミレッズ リミテッド ライアビリティ カンパニー 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
JP2019149429A (ja) * 2018-02-26 2019-09-05 株式会社アルバック 成膜方法、半導体デバイスの製造方法及び半導体デバイス

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822991B2 (en) 2002-09-30 2004-11-23 Lumileds Lighting U.S., Llc Light emitting devices including tunnel junctions
JP4699681B2 (ja) 2003-06-27 2011-06-15 パナソニック株式会社 Ｌｅｄモジュール、および照明装置
JP4833537B2 (ja) 2004-10-07 2011-12-07 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 半導体発光素子
US7095052B2 (en) 2004-10-22 2006-08-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Method and structure for improved LED light output
WO2018204402A1 (en) * 2017-05-01 2018-11-08 Ohio State Innovation Foundation Tunnel junction ultraviolet light emitting diodes with enhanced light extraction efficiency
US11538962B2 (en) * 2019-04-23 2022-12-27 Nichia Corporation Light-emitting element and method for manufacturing light-emitting element
US11855121B2 (en) * 2019-05-14 2023-12-26 Seoul Viosys Co., Ltd. LED chip and manufacturing method of the same
JP7323783B2 (ja) * 2019-07-19 2023-08-09 日亜化学工業株式会社 発光装置の製造方法及び発光装置
JP7101347B2 (ja) * 2019-12-27 2022-07-15 日亜化学工業株式会社 発光素子の製造方法
JP7481618B2 (ja) * 2020-03-30 2024-05-13 日亜化学工業株式会社 窒化物半導体素子の製造方法
US11476386B2 (en) * 2020-12-16 2022-10-18 Lumileds Llc Light emitting diode device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335939A (ja) * 1994-06-07 1995-12-22 Hitachi Ltd 発光素子
JP2002009335A (ja) * 2000-06-19 2002-01-11 Hitachi Cable Ltd 発光ダイオード
US20130181308A1 (en) * 2011-12-23 2013-07-18 Soitec Methods of fabricating dilute nitride semiconductor materials for use in photoactive devices and related structures
CN103268912A (zh) * 2013-04-23 2013-08-28 沈光地 多有源区高效率光电子器件
US20160111594A1 (en) * 2013-05-14 2016-04-21 Osram Opto Semiconductors Gmbh Optoelectronic Component And Method For The Production Thereof
JP2019522356A (ja) 2016-05-20 2019-08-08 ルミレッズ リミテッド ライアビリティ カンパニー 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
JP2019149429A (ja) * 2018-02-26 2019-09-05 株式会社アルバック 成膜方法、半導体デバイスの製造方法及び半導体デバイス

Also Published As

Publication number Publication date
TW202226610A (zh) 2022-07-01
KR20230061401A (ko) 2023-05-08
JPWO2022054877A1 (ja) 2022-03-17
US20220085237A1 (en) 2022-03-17
EP4213227A1 (en) 2023-07-19
CN116097457A (zh) 2023-05-09
US20240063332A1 (en) 2024-02-22
US11843075B2 (en) 2023-12-12
AU2021340423A1 (en) 2023-04-13

Similar Documents

Publication Publication Date Title
JP3920315B2 (ja) 窒化物系半導体発光素子
EP0420691B1 (en) Semiconductor light-emitting device and method of fabricating the same
US20100133506A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
KR101060830B1 (ko) 질화갈륨계 화합물 반도체 발광 소자의 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 이를 이용한 램프
US9978905B2 (en) Semiconductor structures having active regions comprising InGaN and methods of forming such semiconductor structures
JP2010098234A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2012519953A (ja) ホウ素導入ｉｉｉ族窒化物発光ダイオード装置
JP2001203385A (ja) 窒化物半導体発光ダイオード
US20140264408A1 (en) Semiconductor structures having active regions comprising ingan, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
JP2007081368A (ja) 窒化物系半導体発光素子
JP7323783B2 (ja) 発光装置の製造方法及び発光装置
US7402830B2 (en) Gallium nitride-based compound semiconductor light-emitting device
US8659041B2 (en) Nitride semiconductor light emitting diode
US8633469B2 (en) Group III nitride semiconductor light-emitting device
US20170077173A1 (en) Light-emitting unit
WO2022054877A1 (ja) 窒化物半導体素子及び窒化物半導体素子の製造方法
JP7481618B2 (ja) 窒化物半導体素子の製造方法
KR101337615B1 (ko) 질화갈륨계 화합물 반도체 및 그 제조방법
KR20080033721A (ko) 발광 소자의 제조 방법
JP2007173316A (ja) 窒化物半導体発光素子及びその製造方法
JP2008141006A (ja) 発光素子およびその製造方法
KR100730755B1 (ko) 수직형 발광소자 제조 방법 및 그 수직형 발광소자
JP2004193498A (ja) 半導体発光素子及びその製造方法
JP2024035143A (ja) Ｉｉｉ－ｖ族化合物半導体発光素子及びｉｉｉ－ｖ族化合物半導体発光素子の製造方法
JP2023090057A (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21866834

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022547653

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021340423

Country of ref document: AU

Date of ref document: 20210909

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2021866834

Country of ref document: EP

Effective date: 20230411