TW202226610A - 氮化物半導體元件及氮化物半導體元件之製造方法 - Google Patents

氮化物半導體元件及氮化物半導體元件之製造方法 Download PDF

Info

Publication number
TW202226610A
TW202226610A TW110133709A TW110133709A TW202226610A TW 202226610 A TW202226610 A TW 202226610A TW 110133709 A TW110133709 A TW 110133709A TW 110133709 A TW110133709 A TW 110133709A TW 202226610 A TW202226610 A TW 202226610A
Authority
TW
Taiwan
Prior art keywords
layer
concentration
thickness
side semiconductor
nitride semiconductor
Prior art date
Application number
TW110133709A
Other languages
English (en)
Inventor
船越良太
Original Assignee
日商日亞化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日亞化學工業股份有限公司 filed Critical 日商日亞化學工業股份有限公司
Publication of TW202226610A publication Critical patent/TW202226610A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

本發明之課題在於提供一種可降低正向電壓之氮化物半導體元件及該氮化物半導體元件之製造方法。 本發明之氮化物半導體元件具備：第1發光部，其包含第1n側半導體層、設置於第1n側半導體層上之第1活性層、及設置於第1活性層上之第1p側半導體層；第2發光部，其包含設置於第1p側半導體層上之第2n側半導體層、設置於第2n側半導體層上之第2活性層、及設置於第2活性層上之第2p側半導體層；第1層，其與第1p側半導體層相接地設置於第1發光部與第2發光部之間，且包含第1濃度之n型雜質；以及第2層，其設置於第1層與第2n側半導體層之間，且包含第2濃度之n型雜質；且第2n側半導體層包含第3濃度之n型雜質，第1濃度及第2濃度大於第3濃度，第1濃度大於第2濃度，第2層之厚度厚於第1層之厚度。

Description

氮化物半導體元件及氮化物半導體元件之製造方法
本發明係關於一種氮化物半導體元件及氮化物半導體元件之製造方法。
近年來，正積極推進具有穿隧接面之氮化物半導體元件之開發。例如，專利文獻1中揭示有一種包含具有穿隧接面之III族氮化物半導體層之氮化物半導體元件之製造方法。 [先前技術文獻]  [專利文獻]
[專利文獻1]日本專利特表2019-522356號公報
[發明所欲解決之問題]
此種包含具有穿隧接面之氮化物半導體層之氮化物半導體元件具有正向電壓升高之趨勢。
因此，本發明之目的在於提供一種氮化物半導體元件及該氮化物半導體元件之製造方法，上述氮化物半導體元件可降低正向電壓。 [解決問題之技術手段]
本發明之氮化物半導體元件具備：第1發光部，其包含第1n側半導體層、設置於上述第1n側半導體層上之第1活性層、及設置於上述第1活性層上之第1p側半導體層；第2發光部，其包含設置於第1p側半導體層上之第2n側半導體層、設置於上述第2n側半導體層上之第2活性層、及設置於上述第2活性層上之第2p側半導體層；第1層，其與上述第1p側半導體層相接地設置於上述第1發光部與上述第2發光部之間，且包含第1濃度之n型雜質；及第2層，其設置於上述第1層與上述第2n側半導體層之間，且包含第2濃度之n型雜質；且上述第2n側半導體層包含第3濃度之n型雜質，上述第1濃度及上述第2濃度大於上述第3濃度，上述第1濃度大於上述第2濃度，上述第2層之厚度厚於上述第1層之厚度。
又，本發明之氮化物半導體元件之製造方法包括如下步驟：準備第1發光部，上述第1發光部包含第1n側半導體層、形成於上述第1n側半導體層上之第1活性層、及形成於上述第1活性層上之第1p側半導體層；導入作為n型雜質之元素，於上述第1p側半導體層上形成包含第1濃度之n型雜質之第1層；導入作為n型雜質之元素，於上述第1層上形成厚於上述第1層之厚度且包含小於上述第1濃度之第2濃度之n型雜質的第2層；以及形成第2發光部，上述第2發光部具備：包含小於上述第1濃度及上述第2濃度之第3濃度之n型雜質且形成於上述第2層上的第2n側半導體層、形成於上述第2n側半導體層上之第2活性層、及形成於上述第2活性層上之第2p側半導體層。 [發明之效果]
根據本發明之一實施方式之氮化物半導體元件及氮化物半導體元件之製造方法，可提供一種氮化物半導體元件及該氮化物半導體元件之製造方法，上述氮化物半導體元件可降低正向電壓。
以下，參照圖式，對用以實施本發明之實施方式及實施例進行說明。再者，以下所說明之氮化物半導體元件及氮化物半導體元件之製造方法係用以將本發明之技術思想具體化，除非有特定記載，否則本發明不限定於以下內容。 於各圖式中，有時會對具有相同功能之構件標註相同符號。考慮到要點之說明或理解之容易性，為方便起見，存在分為實施方式或實施例而示出之情形，但不同實施方式或實施例中示出之構成可進行部分替換或組合。於後述之實施方式或實施例中，將省略對於與上述共通之事項之描述，僅針對不同方面進行說明。尤其是，藉由相同構成而產生之相同作用效果不會於每一實施方式或實施例中依次提及。為了明確說明，有時亦會誇張地表示各圖式所示之構件之大小或位置關係等。
實施方式 以下，參照圖式，對本實施方式之氮化物半導體元件及該氮化物半導體元件之製造方法進行說明。再者，於各圖式中，對相同要素標註相同符號。
如圖1所示，本實施方式之氮化物半導體元件100具備：基板2、配置於基板2上之半導體構造1、第1電極3、及第2電極4。 本實施方式之半導體構造1具備：第1發光部10；第2發光部20；第1層31，其設置於第1發光部10與第2發光部20之間，且包含第1濃度之n型雜質；及第2層32，其設置於第1層31與第2發光部20之間，且包含第2濃度之n型雜質。 第1發光部10包含：第1n側半導體層11，其設置於基板2上；第1活性層12，其設置於第1n側半導體層11上；及第1p側半導體層13，其設置於第1活性層12上。第1電極3電性連接於第1n側半導體層11。 第1層31係與第1p側半導體層13相接地設置於第1p側半導體層13上。第1層31包含第1濃度之n型雜質。 第2層32設置於第1層31上。第2層32包含小於第1濃度之第2濃度之n型雜質。又，第2層32之厚度厚於第1層31之厚度。 第2發光部20包含：第2n側半導體層21，其設置於第1層31上；第2活性層22，其設置於第2n側半導體層21上；及第2p側半導體層23，其設置於第2活性層22上。第2n側半導體層21包含第3濃度之n型雜質。第3濃度小於第1濃度及第2濃度。第2電極4經由導電層5電性連接於第2p側半導體層23。 本實施方式之氮化物半導體元件100可用於面朝上安裝型氮化物半導體元件及覆晶安裝型氮化物半導體元件之任一者。於覆晶安裝型氮化物半導體元件之情形時，自第1活性層12及第2活性層22出射之光從基板2側提取。即，可於同一表面側具有第1電極3及第2電極4，從未設置該等電極之側提取自第1活性層12及第2活性層22出射之光。 以下，針對氮化物半導體元件100進行詳細說明。
＜基板＞ 基板2之材料例如為藍寶石、Si、SiC、GaN等。可於基板2與第1n側半導體層11之間設置緩衝層。
＜第1發光部＞ 第1發光部10包含第1n側半導體層11、第1活性層12、及第1p側半導體層，且積層有複數個包含氮化物半導體之半導體層。氮化物半導體可包含如下半導體，即於In xAl yGa 1 － x － yN(0≦x≦1，0≦y≦1，x＋y≦1)所組成之化學式中使組成比x及y於各自範圍內變化而獲得之所有組成之半導體。於第1發光部10中，自基板2側依次配置有第1n側半導體層11、第1活性層12、及第1p側半導體層13。
＜第1n側半導體層＞ 第1n側半導體層11例如具有含有矽(Si)、鍺(Ge)等n型雜質之氮化物半導體層。第1n側半導體層11包含一個以上n型氮化物半導體層。第1n側半導體層11可部分地包含未摻雜之半導體層。此處，未摻雜之半導體層係指未刻意添加n型雜質及/或p側雜質之層。未摻雜之半導體層之n型雜質及p型雜質之濃度例如係於二次離子質譜分析法(Secondary Ion Mass Spectroscopy；SIMS)等之分析結果中為檢測極限以下之濃度。於未摻雜之半導體層中，例如於包含Si作為n型雜質之情形時，n型雜質濃度為1×10 16cm -3以下，於包含Ge作為n型雜質之情形時，n型雜質濃度為1×10 17cm -3以下。第1n側半導體層11例如包含n型GaN層，n型GaN層之厚度可設為5 μm以上且15 μm以下。於n型GaN層包含Si作為n型雜質之情形時，n型GaN層之雜質濃度例如可設為1×10 18cm -3以上且1×10 19cm -3以下。
＜第1活性層＞ 第1活性層12設置於第1n側半導體層11與第1p側半導體層13之間，且包含發光層。第1活性層12例如係發出發光峰值波長範圍為365 nm以上且760 nm以下之光之氮化物半導體層。第1活性層12例如具有包含複數個井層及複數個障壁層之多重量子井構造。於第1活性層12具有發出上述波長範圍之光之量子井構造之情形時，井層例如係GaN或InGaN，障壁層例如係AlGaN或GaN。
＜第1p側半導體層＞ 第1p側半導體層13例如具有含有鎂(Mg)等p型雜質之氮化物半導體層。第1p側半導體層13包含一個以上p型氮化物半導體層。為了與後述之第1層31形成穿隧接面，較佳為至少與第1層31相接之層係包含p型雜質之氮化物半導體層。構成p型氮化物半導體層之氮化物半導體例如為p型GaN層，亦可包含In及/或Al。p型GaN層之厚度可設為0.04 μm以上且0.2 μm以下。又，於p型GaN層包含Mg作為p型雜質之情形時，p型GaN層之雜質濃度例如可設為1×10 19cm -3以上且3×10 20cm -3以下。又，第1p側半導體層13例如亦可包含未摻雜之半導體層。
＜第1層＞ 第1層31例如為包含Si、Ge等n型雜質之氮化物半導體層。第1層31與第1p側半導體層13相接而形成。第1層31例如為n型GaN層，亦可包含In及/或Al。 第1層31之n型雜質之濃度(第1濃度)大於後述之第2層32之n型雜質之濃度(第2濃度)。又，第1濃度大於後述之第2n側半導體層21之n型雜質之濃度(第3濃度)。第1層31之第1濃度例如可為2×10 20cm -3以上且1×10 22cm -3以下。藉由使第1濃度處於此種範圍，可降低正向電壓。第1濃度較佳為2×10 20cm -3以上且1×10 21cm -3以下，更佳為2×10 20cm -3以上且5×10 20cm -3以下。藉此，可減少由雜質濃度較高而引起之第1層31之結晶性之劣化，抑制氮化物半導體元件之特性降低。又，第1濃度例如為後述之第2濃度之最大值之1.5倍以上且100倍以下，較佳為1.5倍以上且75倍以下，更佳為2倍以上且50倍以下。
＜第2層＞ 第2層32係與第1層31相接之氮化物半導體層，包含n型雜質。例如包含Si、Ge等作為n型雜質。第2層32例如為n型GaN層，亦可包含In及/或Al。又，第2層32亦與第2n側半導體層21相接。 第2層32之n型雜質之濃度(第2濃度)小於第1層31之第1濃度。第2濃度例如為第1濃度之0.09倍以上且0.38倍以下。第2濃度例如為第1濃度之最大值之0.09倍以上且0.38倍以下。又，第2層32之第2濃度大於第2n側半導體層21之n型雜質之濃度(第3濃度)。第2濃度小於第1濃度，且例如為1×10 19cm -3以上且2×10 20cm -3以下。
第1層31及第2層32與第1p側半導體層13形成pn接面。此處，本實施方式中之該第1層31及第2層32與第1p側半導體層13所形成之pn接面可形成所謂穿隧接面。穿隧接面可藉由將p型半導體層中之p型雜質及n型半導體層中之n型雜質中之至少一者設為高濃度而形成。於該穿隧接面中，為了提高電子通過空乏層之概率，較佳為藉由第1層31及第2層32與第1p側半導體層13之pn接面而形成之空乏層之寬度較窄。p型雜質濃度及n型雜質濃度之至少一者越高，空乏層之寬度可越窄。因此，於本實施方式中，藉由提高形成穿隧接面之第1層31之n型雜質濃度，從而pn接面之空乏層之寬度相對變窄，電子容易通過空乏層。
由於第1層31係雜質濃度非常大之n型氮化物半導體層，故而存在難以於維持結晶性之同時設置足夠厚之第1層31之情形。於無法將第1層31設置得足夠厚之情形時，第1層31中所含之n型雜質減少，空乏層寬度變寬。因此，作為與第1層31相接之層，將具有小於第1濃度之第2濃度之第2層32設置得厚於第1層31，藉此可成為電子之供給源，以免發生僅具備第1層31時電子不足之情況。由於第2濃度小於第1濃度，故而第2層32中所含之每單位體積之n型雜質量少於第1層31。藉由使第2層32厚於第1層31，從而可增加第2層32之體積，可將大量電子用於形成穿隧接面。藉此，可藉由第1層31及第2層32與第1p側半導體層13形成空乏層之寬度較窄之穿隧接面，因此可降低氮化物半導體元件之正向電壓。
又，藉由使第2層32厚於第1層31，可期待以下所說明之效果。認為，若第1p側半導體層中之p型雜質向第2n側半導體層21及/或第2活性層22擴散，則空乏層之寬度變寬，電子通過空乏層之概率降低。然而，藉由於第1層31上設置第2層32，從而第1p側半導體層13與第2n側半導體層21及/或第2活性層22之距離擴大。藉此，可使第1p側半導體層13中所含之p型雜質向第2n側半導體層21及/或第2活性層22擴散所需之距離擴大，減少p型雜質向第2n側半導體層21及/或第2活性層22擴散。藉此，可抑制空乏層之寬度變大，因此可增加電子通過空乏層之概率。由於電子通過空乏層之概率增加，故而可增加有助於發光之電子數，從而可提高光輸出。
又，藉由設置具有小於第1濃度之第2濃度之第2層32，與第1層31相比，第2層32之結晶性或表面之形態得到改善，可使第2發光部20以較佳之結晶性積層。
於本發明之一實施方式中，第1層31之厚度薄於第2層32之厚度。藉此，可降低具備第1發光部10及第2發光部20之氮化物半導體元件100之正向電壓。第2層32之厚度相對於第1層31之厚度之比例如為5以上且60以下，較佳為5以上且25以下。藉此，可進而降低正向電壓。第1層31之厚度例如為1 nm以上且10 nm以下，較佳為1 nm以上且6 nm以下，更佳為1 nm以上且5 nm以下，進而較佳為1 nm以上且為4 nm。第1層31之厚度特佳為1 nm以上且3 nm以下。藉此，可進而降低正向電壓。又，第2層32之厚度例如為15 nm以上且60 nm以下。可進而降低正向電壓。再者，第1層31之厚度例如可藉由併用STEM(掃描透射電子顯微鏡)及EDS(能量分散型X射線光譜)分析而進行詳細分析。
又，於第1層31之厚度為1 nm以上且3 nm以下之情形時，第2層32之厚度較佳為15 nm以上且50 nm以下。第2層32之厚度更佳為20 nm以上且45 nm以下。藉由使第1層31及第2層32處於該等範圍，可減小空乏層之寬度，於降低正向電壓之同時可提高光輸出。
第1層31之厚度與第2層32之厚度之合計較佳為20 nm以上且50 nm以下，進而較佳為30 nm以上且45 nm以下。藉此，可減小空乏層之寬度，於降低正向電壓之同時可提高光輸出。
第1層31及第2層32之厚度、第1層31與第2層32之厚度之比可藉由利用SIMS對雜質濃度進行定量分析來估計。第1層31之n型雜質濃度大於第2層32，第2層32係n型雜質濃度大於第2n側半導體層之層。因此，若進行SIMS分析，則可觀測到按照第1層31、第2層32、及第2n側半導體層之順序存在n型雜質濃度相對較大之部分。第1層31及第2層32之n型雜質濃度存在於各層之前後急遽變化之情形，亦存在階段性變化之情形。於後者之情形時，可將n型雜質濃度處於特定範圍之區域估計為第1層31及第2層32。例如，第1層31具有n型雜質濃度處於2×10 20cm -3以上且1×10 21cm -3以下之範圍之部分之厚度，可估計第2層32具有n型雜質濃度處於1×10 19cm -3以上且未達2×10 20cm -3之範圍之部分之厚度。又，藉由SIMS亦可對p型雜質濃度進行定量分析。第2層32所含之p型雜質濃度可小於第1層31所含之p型雜質濃度。第2層32所含之p型雜質濃度相對於第1p側半導體層13所含之p型雜質濃度之峰值，例如可為0.005倍以上且0.2倍以下。第2層32之p型雜質濃度具體而言，例如為1×10 18cm -3以上且4×10 19cm -3以下。
其次，對第2層32與後述之第2n側半導體層21之關係進行說明。第2層32之第2濃度大於第2n側半導體層21之n型雜質濃度(第3濃度)。藉此，與第1層31同樣地，若向氮化物半導體元件100注入電流，則可向第2活性層22供給載子(電子)。藉此，可降低氮化物半導體元件100之正向電壓。
＜第2發光部＞ 第2發光部20包含第2n側半導體層21、第2活性層22、及第2p側半導體層23，且積層有複數個包含氮化物半導體之半導體層。氮化物半導體可包含如下半導體，即於In xAl yGa 1 － x － yN(0≦x≦1，0≦y≦1，x＋y≦1)所組成之化學式中使組成比x及y於各自範圍內變化而獲得之所有組成之半導體。於半導體積層體中，自基板2之側依序配置有第2n側半導體層21、第2活性層22、及第2p側半導體層23。
＜第2n側半導體層＞ 第2n側半導體層21與第2層32及第2活性層22相接，例如具有摻雜有Si、Ge等n型雜質之氮化物半導體層。第2n側半導體層21包含一個以上n型氮化物半導體層。第2n側半導體層21可部分地包含未摻雜之半導體層。 第2n側半導體層21之n型雜質之濃度(第3濃度)小於第1層31之n型雜質之濃度(第1濃度)。又，第2n側半導體層21之第3濃度小於第2層32之n型雜質之濃度(第2濃度)。第3濃度係指第2n側半導體層中最高之濃度。第3濃度小於第1濃度及第2濃度，且例如為1×10 18cm -3以上且2×10 19cm -3以下。第2n側半導體層21之厚度與第1層31及第2層32同樣地，亦可藉由SIMS分析來估計。又，第2n側半導體層21所含之p型雜質濃度亦同樣地可藉由SIMS分析來估計。第2n側半導體層21所含之p型雜質濃度可小於第2層32所含之p型雜質濃度。第2n側半導體層21所含之p型雜質濃度相對於第1p側半導體層13所含之p型雜質濃度之峰值，例如可為0.002倍以上且0.045倍以下。第2n側半導體層21所含之p型雜質濃度具體而言，例如為4×10 17cm -3以上且9×10 18cm -3以下。 第2n側半導體層21之厚度厚於第1層31。又，第2n側半導體層21之厚度厚於第2層32。第2n側半導體層21之厚度例如為0.03 μm至0.2 μm。
＜第2活性層＞ 第2活性層22設置於第2n側半導體層21與第2p側半導體層23之間，且包含發光層。第2活性層22例如係發出發光峰值波長範圍為365 nm以上且760 nm以下之光之氮化物半導體層。第2活性層22例如具有包含複數個井層及複數個障壁層之多重量子井構造。於第2活性層22具有發出上述波長範圍之光之量子井構造之情形時，井層例如為GaN或InGaN，障壁層例如為AlGaN或GaN。 由於p型雜質無意之擴散，存在第2活性層22包含p型雜質之情形。第2活性層22所含之p型雜質濃度與第2n側半導體層21同樣地，亦可藉由SIMS分析來估計。第2活性層22所含之p型雜質濃度相對於第1p側半導體層13所含之p型雜質濃度之峰值，例如可為0.0015倍以上且0.015倍以下。第2活性層22所含之p型雜質濃度具體而言，例如為3×10 17cm -3以上且3×10 18cm -3以下。
第2活性層22之發光色可與第1活性層12之發光色相同或不同。若第1活性層12之發光色與第2活性層22之發光色相同，則與具有一個活性層之發光元件相比，可增加每單位面積之同一色之輸出，故較佳。例如，本發明之一實施方式之氮化物半導體元件100發出藍光或綠光。此處，於本說明書中，藍光係指發光峰值波長處於435 nm以上且460 nm以下之範圍之情形。又，綠光係指發光峰值波長處於500 nm以上且560 nm以下之範圍之情形。
＜第2p側半導體層＞ 第2p側半導體層23例如具有含有Mg等p型雜質之氮化物半導體層。第2p側半導體層23包含一個以上p型氮化物半導體層。構成p型氮化物半導體層之氮化物半導體例如為p型GaN，亦可包含In及/或Al。p型GaN層之厚度可為0.04 μm以上且0.2 μm以下。又，於p型GaN層包含Mg作為p型雜質之情形時，p型GaN層之雜質濃度可為1×10 19cm -3以上且3×10 20cm -3以下。又，第2p側半導體層23例如亦可部分地包含未摻雜之半導體層。
＜第1電極及第2電極＞ 於本實施方式中，第1電極3形成於第1n側半導體層11上。第1電極3與第1n側半導體層11電性連接。 於本實施方式中，第2電極4經由形成於第2p側半導體層23之上之導電層5而與第2p側半導體層23電性連接。
＜製造方法＞ 其次，對本實施方式之氮化物半導體元件100之製造方法之一例進行說明。氮化物半導體元件100於可調整壓力及溫度之爐內藉由MOCVD(Metal Organic Chemical Vapor Deposition，有機金屬化學氣相沈積)法製造。各氮化物半導體層可藉由向爐內導入載氣及原料氣體而形成。作為載氣，可使用氫氣(H 2)或氮氣(N 2)。作為N源之原料氣體，可使用氨氣(NH 3)。作為Ga源之原料氣體，可使用三甲鎵(TMG)氣體或三乙鎵(TEG)氣體。作為In源之原料氣體，可使用三甲銦(TMI)氣體。作為Al源之原料氣體，可使用三甲鋁(TMA)氣體。作為Si源之原料氣體，可使用甲矽烷(SiH 4)氣體。作為Mg源之原料氣體，可使用雙(環戊二烯基)鎂(Cp 2Mg)氣體。以下所說明之製造方法之一例為藉由MOCVD使各層磊晶生長之方法。
＜準備基板之步驟＞ 首先，如圖2A所示，準備例如包含藍寶石之基板2。
＜準備第1發光部之步驟＞ 其次，如圖2B所示，於基板2上形成第1發光部10。 關於第1發光部10，首先，於基板2上形成第1n側半導體層11。第1n側半導體層11例如藉由自基板2側依序使n型接觸層及n型包覆層生長而形成。再者，亦可於將緩衝層設置於基板2上之後形成第1n側半導體層11。又，亦可於緩衝層與n型接觸層之間進而設置未摻雜之半導體層。
其次，於第1n側半導體層11之上形成第1活性層12。例如，於第1活性層12具有多重量子井構造之情形時，自基板2側依序以所需層數交替地形成障壁層與井層，從而形成第1活性層12。再者，於此情形時，形成第1活性層12之步驟以形成障壁層之步驟結束。
其次，於第1活性層12之上，例如藉由使p型包覆層生長而形成第1p側半導體層13。 藉由此種步驟，於基板2之上準備具有第1n側半導體層11、第1活性層12、及第1p側半導體層13之第1發光部10。
＜形成第1層之步驟＞ 其次，如圖2C所示，於第1p側半導體層13之上形成包含第1濃度之n型雜質之第1層31。第1層31例如為n型GaN，亦可包含In及/或Al。第1濃度例如為2×10 20cm -3以上且1×10 22cm -3以下，較佳為2×10 20cm -3以上且1×10 21cm -3以下，更佳為2×10 20cm -3以上且5×10 20cm -3以下。 包含第1濃度之n型雜質之第1層31可藉由導入載氣、形成第1層31之原料氣體、及包含作為n型雜質之元素之原料氣體而形成。例如，於n型雜質為Si之情形時，可藉由以特定流量向形成第1層31之原料氣體供給包含Si之原料氣體，而形成包含第1濃度之n型雜質之第1層31。此時，例如，原料氣體中之Si相對於Ga之第1莫耳比(第1 Si/Ga比)可為1.1×10 -2以上且1.6×10 -2以下之範圍。
第1層31較佳為形成為厚度薄於第2層32之厚度且薄於第2n側半導體層21之厚度。第1層31例如形成為具有1 nm以上且10 nm以下之厚度。
＜形成第2層之步驟＞ 其次，如圖2D所示，於第1層31之上形成包含第2濃度之n型雜質之第2層32。第2層32例如為n型GaN，亦可包含In及/或Al。第2濃度例如為2×10 19cm -3以上且2×10 20cm -3以下。 包含第2濃度之n型雜質之第2層32可藉由向形成第2層32之原料氣體導入作為n型雜質之元素而形成。例如，於n型雜質為Si之情形時，可藉由以特定流量向形成第2層32之原料氣體供給包含Si之原料氣體，而形成包含第2濃度之n型雜質之第2層32。例如，此時原料氣體中之Si相對於Ga之第2莫耳比(第2 Si/Ga比)設定為小於第1莫耳比。第2莫耳比小於第1莫耳比，例如可為1.5×10 -3以上且1.6×10 -2以下之範圍。
第2層32較佳為形成為厚度薄於第2n側半導體層21之厚度。第2層32例如形成為具有15 nm以上且60 nm以下之厚度。
又，以第2層32之厚度相對於第1層31之厚度之比例如成為5以上且60以下之方式形成第2層32。 又，以第1層31之厚度與第2層32之厚度之合計例如成為20 nm以上50 nm以下之方式形成。 再者，於第1層31之厚度形成為1 nm以上或3 nm以下之情形時，第2層32之厚度較佳為於20 nm以上且45 nm以下之範圍形成。
＜形成第2發光部之步驟＞ 其次，如圖2E所示，於第2層32上形成第2發光部20。 關於第2發光部20，首先於第2層32上形成第2n側半導體層21。第2n側半導體層21例如藉由使n型接觸層及n型包覆層生長而形成。 第2n側半導體層21之n型雜質之濃度(第3濃度)小於第2濃度，例如為1×10 18cm -3以上且2×10 19cm -3以下。 第2n側半導體層21形成為厚於第1層31且厚於第2層32。第2n側半導體層21之厚度例如為0.03 μm以上且0.2 μm以下。
其次，於第2n側半導體層21之上形成第2活性層22。 例如，於第2活性層22具有多重量子井構造之情形時，自第2n側半導體層21側依序以所需之層數交替地形成障壁層及井層，從而形成第2活性層22。再者，於此情形時，形成第2活性層22之步驟以形成障壁層之步驟結束。
其次，於第2活性層22之上例如藉由使p型包覆層及p型接觸層生長，而形成自第2活性層22側依序包含p型包覆層及p型接觸層之第2p側半導體層23。 藉由此種步驟，於第2層32之上形成具有第2n側半導體層21、第2活性層22、及第2p側半導體層23之第2發光部20。
藉由以上步驟，於基板2之上形成包含第1發光部10、第1層31、第2層32、及第2發光部20之半導體積層體1a。
＜去除半導體積層體之一部分之步驟＞ 其次，如圖2F所示，去除第2發光部20、第2層32、第1層31、及第1發光部10之一部分，露出第1n側半導體層11之n型接觸層。去除半導體積層體1a之一部分例如藉由反應性離子蝕刻等乾式蝕刻進行。
＜形成導電層之步驟＞ 其次，如圖2G所示，於第2p側半導體層23之上表面形成導電層5。 導電層5適當地使用公知之方法而形成即可。導電層5例如可藉由舉離製程將導電構件圖案化而形成。導電構件可使用金屬膜或透光性導電膜。金屬膜之材料例如為Ag或Al。透光性導電膜之材料例如為ITO(Indium Tin Oxide，氧化銦錫)。
＜形成第1電極及第2電極之步驟＞ 其次，如圖2H所示，於第1n側半導體層11之上表面形成具有特定圖案之第1電極3，且於第2p側半導體層23之上表面形成具有特定圖案之第2電極4。第1電極3及第2電極4可與上述導電層5之形成方法同樣地藉由使用抗蝕劑之舉離製程或蝕刻製程而形成。
＜單片化步驟＞ 最後，將半導體積層體1a單片化成所需大小之各個氮化物半導體元件100。該單片化係藉由雷射劃線或者切割等，沿著圖2H所示之特定單片化位置CL進行。雷射劃線係使雷射光聚光於基板內部，形成改質區域，以自該改質區域延展之龜裂為起點將晶圓分割之方法。
藉由以上製造方法，可製造本實施方式之氮化物半導體元件100。
變化例 上述實施方式之氮化物半導體元件具備兩個發光部，但亦可具備三個以上發光部。於此情形時，於各發光部之間形成穿隧接面，於各發光部之間配置第1層31及第2層32。又，於氮化物半導體元件100具備三個以上發光部之情形時，關於各發光部出射之光之波長區域，可所有發光部相同，可所有發光部均不同，亦可一部分發光部相同。
＜發光裝置＞ 圖3係具備本發明之一實施方式之氮化物半導體元件100之發光裝置之剖視圖。
上述實施方式之氮化物半導體元件100覆晶安裝於形成於安裝基板40上之配線電極等。覆晶安裝係藉由將形成於安裝基板40上之配線電極與第1電極3及第2電極4以連接構件70a及70b連接而進行。連接構件70a及70b藉由凸塊或鍍覆等形成。於基板2上設置有波長轉換構件50。作為波長轉換構件50，例如可使用含有螢光體之燒結體等。以覆蓋氮化物半導體元件100及波長轉換構件50之側面之方式形成有具有光反射性之樹脂層60。雖然第1發光部10及第2發光部20於氮化物半導體元件100之側面露出，但作為發光裝置而言，第1發光部10及第2發光部20之側面會由樹脂層60覆蓋。於樹脂層60之內部含有折射率與樹脂層60之折射率不同之粒子。作為此種粒子，可使用氧化鋁或氧化鈦等。來自氮化物半導體元件100之光主要從自樹脂層60露出之波長轉換構件50之上表面側提取。導電層5例如包含Ag或Al等之金屬膜，可將來自氮化物半導體元件100之光反射。此時，自第1發光部10及/或第2發光部20向安裝基板40側出射之光之一部分至少由導電層5、第1電極3、第2電極4、樹脂層60、及連接構件70a、70b之任一者反射至波長轉換構件50側。
(實施例1) 以如下方式製作實施例1之氮化物半導體元件。
首先，準備包含藍寶石之基板2，使用MOCVD法，於其上使n型接觸層及n型包覆層生長，藉此形成自基板2側依序包含n型接觸層及n型包覆層之第1n側半導體層11。 其次，於第1n側半導體層11之上形成具有多重量子井構造且於440 nm具有峰值波長之第1活性層12。 其次，於第1活性層12之上形成包含p型包覆層之第1p側半導體層13，準備第1發光部10。將Mg作為p型雜質導入至第1p側半導體層13。
其次，於第1p側半導體層13之上形成包含GaN且厚度為2 nm之第1層31。再者，此處所述之厚度係所生長之氮化物半導體層之設定厚度。將Si作為n型雜質導入至第1層31。
其次，於第1層31之上形成包含GaN且厚度為28 nm之第2層32。將Si作為n型雜質導入至第2層32。
其次，藉由於第2層32之上使n型接觸層及n型包覆層生長，而形成自第2層32側依序包含n型接觸層及n型包覆層之第2n側半導體層21。第2n側半導體層21之厚度形成為0.08 μm。 其次，於第2n側半導體層21之上形成具有多重量子井構造且於440 nm具有峰值波長之第2活性層22。 其次，於第2活性層22之上形成包含p型包覆層及p型接觸層之第2p側半導體層23，從而形成第2發光部20。
其次，去除第2發光部20、第2層32、第1層31、及第1發光部10之一部分，形成第1n側半導體層11中所含之n型接觸層露出之區域。 其次，於第2p側半導體層23之上形成導電層5。於導電層5之上形成第2電極4。進而，於第1n側半導體層11之上形成第1電極3。 最後，將基板2及半導體積層體1a於所需位置進行單片化，製作氮化物半導體元件100。
(實施例2) 於實施例1之氮化物半導體元件100中，將第1層31之厚度設定為3 nm，第2層32之厚度設定為27 nm，除此以外，與實施例1之氮化物半導體元件100同樣地進行，製作實施例2之氮化物半導體元件100。
(實施例3) 於實施例1之氮化物半導體元件100中，將第1層31之厚度設定為4 nm，第2層32之厚度設定為26 nm，除此以外，與實施例1之氮化物半導體元件100同樣地進行，製作實施例3之氮化物半導體元件100。
(實施例4) 於實施例1之氮化物半導體元件100中，將第1層31之厚度設定為6 nm，第2層32之厚度設定為24 nm，除此以外，與實施例1之氮化物半導體元件100同樣地進行，製作實施例4之氮化物半導體元件100。
(實施例5) 於實施例1之氮化物半導體元件100中，將第2層32之厚度設定為18 nm，除此以外，與實施例1之氮化物半導體元件100同樣地進行，製作實施例5之氮化物半導體元件100。
(實施例6) 於實施例1之氮化物半導體元件100中，將第2層32之厚度設定為43 nm，除此以外，與實施例1之氮化物半導體元件100同樣地進行，製作實施例6之氮化物半導體元件100。
(實施例7) 於實施例1之氮化物半導體元件100中，將第1層31之厚度設定為4 nm，第2層32之厚度設定為56 nm，除此以外，與實施例1之氮化物半導體元件100同樣地進行，製作實施例7之氮化物半導體元件100。
(比較例1) 於實施例1之氮化物半導體元件100中，不設置第1層31，且將第2層32之厚度設定為30 nm，除此以外，與實施例1之氮化物半導體元件100同樣地進行，製作比較例1之氮化物半導體元件100。
＜正向電壓之評價＞ 對於實施例1至實施例7之氮化物半導體元件100及比較例1之氮化物半導體元件100，流通電流密度為28.4 A/cm 2之電流，對此時之正向電壓Vf(V)進行評價。將結果示於表1、表2、及表3。再者，比較例1中之正向電壓Vf已超過本測定所使用之裝置之測定上限(10.00 V)，而無法進行測定。因此，於表1中記載為「＞10」。
＜光輸出之評價＞ 又，將實施例1至實施例7之氮化物半導體元件100搭載於封裝體，使用積分球對光輸出(mW)進行評價。將其結果示於表1、表2、及表3。
[表1]
   第1層之厚度 (nm) 第2層之厚度 (nm) 第1層與第2層之合計厚度 (nm) 第2層之厚度相對於第1層之厚度之比 正向電壓Vf (V) 光輸出 (mW)
實施例1 2 28 30 14 7.59 441
實施例2 3 27 30 9 7.67 435
實施例3 4 26 30 6.5 8.60 397
實施例4 6 24 30 4 8.77 397
比較例1 0 30 30 - ＞10 -
[表2]
   第1層之厚度 (nm) 第2層之厚度 (nm) 第1層與第2層之合計厚度 (nm) 第2層之厚度相對於第1層之厚度之比 正向電壓Vf (V) 光輸出 (mW)
實施例1 2 28 30 14 7.59 441
實施例5 2 18 20 9 7.91 419
實施例6 2 43 45 21.5 7.46 441
[表3]
   第1層之厚度(nm) 第2層之厚度(nm) 第1層與第2層之合計厚度 (nm) 第2層之厚度相對於第1層之厚度之比 正向電壓Vf (V) 光輸出 (mW)
實施例1 2 28 30 14 7.59 441
實施例6 2 43 45 21.5 7.46 441
實施例7 4 56 60 14 7.94 369
根據表1所示之結果可確認，藉由設置第1層31、及厚於第1層31之第2層32，使得氮化物半導體元件100之正向電壓降低。 又，根據表1及表2所示之結果確認出，第1層31之厚度為1 nm以上且3 nm以下且第2層32之厚度為15 nm以上且50 nm以下之實施例1、實施例2、實施例5、及實施例6與其他實施例相比，光輸出亦較高。 又，根據表1及表2所示之結果可確認，第2層32之厚度相對於第1層31之厚度之比為5以上且60以下之實施例1至實施例3及實施例5至實施例6與實施例4相比，正向電壓降低。 又，根據表3所示之結果可確認，第1層31之厚度與第2層32之厚度之合計為20 nm以上且50 nm以下之實施例1及實施例6與實施例7相比，氮化物半導體元件100之正向電壓降低，且光輸出較高。
＜第2層之表面平坦性＞ 又，為了確認藉由使第1層31之厚度薄於第2層32之厚度會改善於第1層31之結晶面產生之表面粗糙度，製作以下兩種積層體構造，對第2層32之結晶面之表面粗糙度進行測定。表面粗糙度使用原子力顯微鏡(Atomic Force Microscope；AFM)進行測定。積層體構造包含第1發光部10、形成於第1發光部10之上之第1層31、及形成於第1層31之上之第2層32。
(積層體構造A) 於包含藍寶石之基板2之上製作積層體構造A。積層體構造A藉由與實施例1中形成第1發光部10、第1層31、及第2層32之方法同樣之方法而形成。其中，第1層31之厚度為2 nm，第2層32之厚度為48 nm。 使用AFM對如上所述而形成之積層體構造A之第2層32之結晶面之粗糙度Ra進行測定。其結果，表面粗糙度Ra為0.43 nm。
(積層體構造B) 除了將第2層32之厚度變更為2 nm以外，藉由與積層體構造A同樣之方法製作積層體構造B。即，積層體構造B係將第1層31與第2層32之厚度設定為相同而製作。 使用AFM對如上所述而形成之積層體構造B之第2層32之結晶面之粗糙度Ra進行測定。其結果，表面粗糙度Ra為0.83 nm。 根據以上測定結果可知，與第2層32之厚度與第1層31之厚度相同之積層體構造B相比，第1層31之厚度薄於第2層32之厚度之積層體構造A可降低第2層32之結晶面之粗糙度Ra。根據第1層31之第1濃度高於第2層32之第2濃度、及積層體構造A與積層體構造B之表面粗糙度測定，認為於第2層32之厚度厚於第1層31之厚度之情形時，呈現第2層32之表面粗糙度與第1層31之表面粗糙度相比得到改善之趨勢。
(SIMS分析) 對於具備以下構成之氮化物半導體元件100進行SIMS分析。分析中所使用之氮化物半導體元件100具有包含藍寶石之基板2、及於其上使用MOCVD法而製作之複數個氮化物半導體層。氮化物半導體元件100具備：第1發光部10，其具備第1n側半導體層11、第1活性層12、及第1p側半導體層13；以及第2發光部20，其具備第2n側半導體層21、第2活性層22、及第2p側半導體層23；且於第1發光部10與第2發光部20之間具備第1層31及第2層32。圖4係表示關於Si濃度及Mg濃度之SIMS分析結果之曲線圖。根據圖4所示之Si濃度之峰位置及Mg濃度之峰位置，推測出第1層31、第2層32、及第2n側半導體層21之位置。又，根據SIMS分析之結果，觀察到複數個表示Si濃度急遽變化之部分。可推測：該表示Si濃度急遽變化之部分之附近中之一者係第1層31與第2層32之交界附近，且另一者係第2層32與第2n側半導體層21之交界附近。圖4中示出推測為第1層31及第2層32之範圍。表示該等範圍之交界線設定為各範圍內之Si濃度最大之部分位於各範圍之大致中間。推測為第2層32之範圍中之Si濃度之最大值顯示為大致1.1×10 20cm -3。又，確認出，推測為第1層31之範圍中之Si濃度之最大值大於推測為第2層32之範圍中之Si濃度之最大值。又，藉由讀取圖4之曲線圖之刻度而推測之第1層之厚度為大致5 nm～7 nm左右。又，藉由讀取圖4之曲線圖之刻度而推測之第2層之厚度為大致21 nm。又，根據SIMS分析之結果可確認，於氮化物半導體元件100中，關於第1層31、第2層32、及第2n側半導體層21中之Si濃度，第1層31最高，第2n側半導體層21最低。
以上，對本發明之實施方式、變化例、及實施例進行了說明，但揭示內容可於構成之細節部分變化，實施方式、變化例、及實施例中之要素之組合或順序之變化等可於不脫離本發明之申請專利範圍及思想之情況下實現。
1:半導體構造 1a:半導體積層體 2:基板 3:第1電極 4:第2電極 5:導電層 10:第1發光部 11:第1n側半導體層 12:第1活性層 13:第1p側半導體層 20:第2發光部 21:第2n側半導體層 22:第2活性層 23:第2p側半導體層 31:第1層 32:第2層 40:安裝基板 50:波長轉換構件 60:樹脂層 70a,70b:連接構件 100:氮化物半導體元件
圖1係本發明之一實施方式之氮化物半導體元件之剖視圖。 圖2A係表示圖1所示之氮化物半導體元件之製造步驟之一例之概略剖視圖。 圖2B係表示圖1所示之氮化物半導體元件之製造步驟之一例之概略剖視圖。 圖2C係表示圖1所示之氮化物半導體元件之製造步驟之一例之概略剖視圖。 圖2D係表示圖1所示之氮化物半導體元件之製造步驟之一例之概略剖視圖。 圖2E係表示圖1所示之氮化物半導體元件之製造步驟之一例之概略剖視圖。 圖2F係表示圖1所示之氮化物半導體元件之製造步驟之一例之概略剖視圖。 圖2G係表示圖1所示之氮化物半導體元件之製造步驟之一例之概略剖視圖。 圖2H係表示圖1所示之氮化物半導體元件之製造步驟之一例之概略剖視圖。 圖3係具備本發明之一實施方式之氮化物半導體元件100之發光裝置之剖視圖。 圖4係表示關於Si濃度及Mg濃度之SIMS(Secondary Ion Mass Spectroscopy，二次離子質譜)分析結果之曲線圖。
1:半導體構造
2:基板
3:第1電極
4:第2電極
5:導電層
10:第1發光部
11:第1n側半導體層
12:第1活性層
13:第1p側半導體層
20:第2發光部
21:第2n側半導體層
22:第2活性層
23:第2p側半導體層
31:第1層
32:第2層
100:氮化物半導體元件

Claims (15)

  1. 一種氮化物半導體元件，其具備： 第1發光部，其包含第1n側半導體層、設置於上述第1n側半導體層上之第1活性層、及設置於上述第1活性層上之第1p側半導體層； 第2發光部，其包含設置於第1p側半導體層上之第2n側半導體層、設置於上述第2n側半導體層上之第2活性層、及設置於上述第2活性層上之第2p側半導體層； 第1層，其與上述第1p側半導體層相接地設置於上述第1發光部與上述第2發光部之間，且包含第1濃度之n型雜質；以及 第2層，其設置於上述第1層與上述第2n側半導體層之間，且包含第2濃度之n型雜質；且 上述第2n側半導體層包含第3濃度之n型雜質， 上述第1濃度及上述第2濃度大於上述第3濃度， 上述第1濃度大於上述第2濃度， 上述第2層之厚度厚於上述第1層之厚度。
  2. 如請求項1之氮化物半導體元件，其中上述第2層之厚度相對於上述第1層之厚度之比為5以上且60以下。
  3. 如請求項1或2之氮化物半導體元件，其中上述第1層之厚度為1 nm以上且10 nm以下。
  4. 如請求項1至3中任一項之氮化物半導體元件，其中上述第2層之厚度為15 nm以上且60 nm以下。
  5. 如請求項1至4中任一項之氮化物半導體元件，其中上述第1層之厚度與上述第2層之厚度之合計為20 nm以上且50 nm以下。
  6. 如請求項1至5中任一項之氮化物半導體元件，其中第1層之厚度薄於第2n側半導體層之厚度，且 第2層之厚度薄於第2n側半導體層之厚度。
  7. 如請求項1至6中任一項之氮化物半導體元件，其中上述第1濃度為2×10 20cm -3以上且1×10 22cm -3以下， 上述第2濃度為1×10 19cm -3以上且2×10 20cm -3以下。
  8. 如請求項1至7中任一項之氮化物半導體元件，其中上述第1活性層之發光色與上述第2活性層之發光色相同。
  9. 一種氮化物半導體元件之製造方法，其包括如下步驟： 準備第1發光部，上述第1發光部包含第1n側半導體層、形成於上述第1n側半導體層上之第1活性層、及形成於上述第1活性層上之第1p側半導體層； 導入作為n型雜質之元素，於上述第1p側半導體層上形成包含第1濃度之n型雜質之第1層； 導入作為n型雜質之元素，於上述第1層上形成厚於上述第1層之厚度且包含小於上述第1濃度之第2濃度之n型雜質的第2層；以及 形成第2發光部，上述第2發光部具備：包含小於上述第1濃度及上述第2濃度之第3濃度之n型雜質且形成於上述第2層上的第2n側半導體層、形成於上述第2n側半導體層上之第2活性層、及形成於上述第2活性層上之第2p側半導體層。
  10. 如請求項9之氮化物半導體元件之製造方法，其中上述第1濃度為2×10 20cm -3以上且1×10 22cm -3以下， 上述第2濃度為1×10 19cm -3以上且2×10 20cm -3以下。
  11. 如請求項9或10之氮化物半導體元件之製造方法，其中上述第2層之厚度相對於上述第1層之厚度之比為5以上且60以下。
  12. 如請求項9至11中任一項之氮化物半導體元件之製造方法，其中於形成上述第1層之步驟中，將上述第1層形成為具有1 nm以上且10 nm以下之厚度。
  13. 如請求項9至12中任一項之氮化物半導體元件之製造方法，其中於形成上述第2層之步驟中，將上述第2層形成為具有15 nm以上且60 nm以下之厚度。
  14. 如請求項9至13中任一項之氮化物半導體元件之製造方法，其以上述第1層之厚度與上述第2層之厚度之合計成為20 nm以上且50 nm以下之方式形成上述第2層。
  15. 如請求項9至14中任一項之氮化物半導體元件之製造方法，其中上述第1層之厚度薄於上述第2n側半導體層之厚度， 上述第2層之厚度薄於上述第2n側半導體層之厚度。
TW110133709A 2020-09-11 2021-09-10 氮化物半導體元件及氮化物半導體元件之製造方法 TW202226610A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-153275 2020-09-11
JP2020153275 2020-09-11

Publications (1)

Publication Number Publication Date
TW202226610A true TW202226610A (zh) 2022-07-01

Family

ID=80627136

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110133709A TW202226610A (zh) 2020-09-11 2021-09-10 氮化物半導體元件及氮化物半導體元件之製造方法

Country Status (8)

Country Link
US (2) US11843075B2 (zh)
EP (1) EP4213227A1 (zh)
JP (1) JPWO2022054877A1 (zh)
KR (1) KR20230061401A (zh)
CN (1) CN116097457A (zh)
AU (1) AU2021340423A1 (zh)
TW (1) TW202226610A (zh)
WO (1) WO2022054877A1 (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335939A (ja) * 1994-06-07 1995-12-22 Hitachi Ltd 発光素子
JP2002009335A (ja) * 2000-06-19 2002-01-11 Hitachi Cable Ltd 発光ダイオード
US6822991B2 (en) 2002-09-30 2004-11-23 Lumileds Lighting U.S., Llc Light emitting devices including tunnel junctions
JP4699681B2 (ja) 2003-06-27 2011-06-15 パナソニック株式会社 Ｌｅｄモジュール、および照明装置
JP4833537B2 (ja) 2004-10-07 2011-12-07 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 半導体発光素子
US7095052B2 (en) 2004-10-22 2006-08-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Method and structure for improved LED light output
CN103999189B (zh) * 2011-12-23 2018-04-13 索泰克公司 用于光敏器件的稀释氮化物半导体材料的制造方法及相关结构体
CN103268912B (zh) * 2013-04-23 2017-05-03 沈光地 多有源区高效率光电子器件
DE102013104954A1 (de) * 2013-05-14 2014-11-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
JP6701385B2 (ja) 2016-05-20 2020-05-27 ルミレッズ リミテッド ライアビリティ カンパニー 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
US11211525B2 (en) * 2017-05-01 2021-12-28 Ohio State Innovation Foundation Tunnel junction ultraviolet light emitting diodes with enhanced light extraction efficiency
JP2019149429A (ja) * 2018-02-26 2019-09-05 株式会社アルバック 成膜方法、半導体デバイスの製造方法及び半導体デバイス
US11538962B2 (en) * 2019-04-23 2022-12-27 Nichia Corporation Light-emitting element and method for manufacturing light-emitting element
US11855121B2 (en) * 2019-05-14 2023-12-26 Seoul Viosys Co., Ltd. LED chip and manufacturing method of the same
JP7323783B2 (ja) * 2019-07-19 2023-08-09 日亜化学工業株式会社 発光装置の製造方法及び発光装置
JP7101347B2 (ja) * 2019-12-27 2022-07-15 日亜化学工業株式会社 発光素子の製造方法
US11476386B2 (en) * 2020-12-16 2022-10-18 Lumileds Llc Light emitting diode device

Also Published As

Publication number Publication date
KR20230061401A (ko) 2023-05-08
US20240063332A1 (en) 2024-02-22
CN116097457A (zh) 2023-05-09
JPWO2022054877A1 (zh) 2022-03-17
WO2022054877A1 (ja) 2022-03-17
AU2021340423A1 (en) 2023-04-13
US11843075B2 (en) 2023-12-12
EP4213227A1 (en) 2023-07-19
US20220085237A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US20100133506A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
KR100969131B1 (ko) 발광 소자 제조방법
US11682691B2 (en) Light-emitting device
US8659041B2 (en) Nitride semiconductor light emitting diode
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
KR20090030652A (ko) 질화물계 발광소자
KR101337615B1 (ko) 질화갈륨계 화합물 반도체 및 그 제조방법
WO2022054877A1 (ja) 窒化物半導体素子及び窒化物半導体素子の製造方法
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2023010073A (ja) 半導体発光素子および半導体発光素子の製造方法
US20070210319A1 (en) Light Emitting Device and Manufacturing Method Thereof
JP7344434B2 (ja) 発光素子の製造方法
JP7481618B2 (ja) 窒化物半導体素子の製造方法
US20240072209A1 (en) Light-emitting element
JP7432844B2 (ja) 窒化物半導体発光素子
KR20130110748A (ko) 발광 소자 및 그 제조 방법
US20230170435A1 (en) Light-emitting element and method for manufacturing the light-emitting element
US20230076732A1 (en) Method of manufacturing light emitting element
JP2004193498A (ja) 半導体発光素子及びその製造方法
JP2023091443A (ja) 発光素子
JP2021158291A (ja) 窒化物半導体素子の製造方法
KR20130029933A (ko) 발광 소자 및 그 제조 방법
KR20120060368A (ko) 질화물계 반도체 발광 소자
KR20090102204A (ko) 발광 소자 및 그 제조 방법