JP2019149429A - 成膜方法、半導体デバイスの製造方法及び半導体デバイス - Google Patents

成膜方法、半導体デバイスの製造方法及び半導体デバイス Download PDF

Info

Publication number
JP2019149429A
JP2019149429A JP2018032496A JP2018032496A JP2019149429A JP 2019149429 A JP2019149429 A JP 2019149429A JP 2018032496 A JP2018032496 A JP 2018032496A JP 2018032496 A JP2018032496 A JP 2018032496A JP 2019149429 A JP2019149429 A JP 2019149429A
Authority
JP
Japan
Prior art keywords
semiconductor layer
gallium nitride
semiconductor
film forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018032496A
Other languages
English (en)
Inventor
雅紀 白井
Masaki Shirai
雅紀 白井
拓司 山本
Takuji Yamamoto
拓司 山本
悟 高澤
Satoru Takazawa
悟 高澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2018032496A priority Critical patent/JP2019149429A/ja
Publication of JP2019149429A publication Critical patent/JP2019149429A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】窒化ガリウムを主成分とする半導体材料を用いた半導体デバイスにおいて、複数の半導体層を積層形成する際に下地となる半導体層に対するダメージを減少させる技術を提供する。【解決手段】基板上に設けられた窒化ガリウムを主成分とする半導体からなる第1の半導体層の表面に、窒化ガリウムを主成分とする半導体からなる第2の半導体層を形成する工程を有する成膜方法である。窒化ガリウムを主成分とする第2の半導体層をスパッタリング法によって形成するスパッタ成膜工程を有し、スパッタ成膜工程を、窒化ガリウムを主成分とする第1の半導体層の分解温度より低い基板温度で行う。【選択図】図1

Description

本発明は、窒化ガリウム(GaN)を主成分とする下地となる半導体層上にスパッタリングによって窒化ガリウムを主成分とする半導体層を形成する技術に関する。
近年、高寿命、高効率の発光デバイスとして、GaN系の半導体材料を用いた発光ダイオード(LED)、半導体レーザー(LD)等が用いられている。
このようなGaN系の発光デバイスでは、GaNやAlGaN等を主成分とする各種GaN系半導体材料を用いた層が積層される。
従来、このようなGaN系の半導体材料層を積層する場合には、有機金属気相成長法(MO−CVD法)やハイドライド気相成長法(HVPE法)を用いるが、一般的なMO−CVD法やHVPE法では、下層膜の表面に上層膜を形成する際に下層膜の分解温度より上層膜の形成(成長)温度が高い場合がある。
このような方法によって成膜を行うと、上層膜の形成時において下層膜に対するダメージが生じ、その結果、発光デバイスの特性が低下してしまう等という問題がある。
そこで、近年、このような問題を解決する手段を開発することが求められている。
特開2014−195114号公報
本発明は、上記従来技術の課題を解決するためになされたもので、その目的とするところは、窒化ガリウムを主成分とする半導体材料を用いた半導体デバイスにおいて、複数の半導体層を積層形成する際に下地となる半導体層に対するダメージを減少させる技術を提供することにある。
上記課題を解決すべくなされた本発明は、基板上に設けられた窒化ガリウムを主成分とする半導体からなる第1の半導体層の表面に、窒化ガリウムを主成分とする半導体からなる第2の半導体層を形成する工程を有する成膜方法であって、前記窒化ガリウムを主成分とする前記第2の半導体層をスパッタリング法によって形成するスパッタ成膜工程を有し、前記スパッタ成膜工程を、前記窒化ガリウムを主成分とする前記第1の半導体層の分解温度より低い基板温度で行う成膜方法である。
本発明では、前記スパッタ成膜工程における基板温度が800℃以下である場合にも効果的である。
本発明では、前記窒化ガリウムを主成分とする第1の半導体層が、MO−CVD法又はHVPE法によって形成されたものである場合にも効果的である。
本発明では、前記窒化ガリウムを主成分とする半導体が、窒化ガリウム、窒化インジウムガリウム又は窒化アルミニウムガリウムからなる場合にも効果的である。
また、本発明は、前記窒化ガリウムを主成分とする半導体層が積層されたデバイスを製造する方法であって、上述したいずれかの方法を用い、前記窒化ガリウムを主成分とする第1の半導体層の表面に、前記窒化ガリウムを主成分とする第2の半導体層を形成する工程を有する半導体デバイスの製造方法である。
本発明では、前記第1の半導体層の表面に、上述したいずれかの方法によって形成された前記第2の半導体層が設けられている半導体デバイスである。
本発明では、前記第1の半導体層が発光層である場合にも効果的である。
本発明によれば、窒化ガリウムを主成分とする下地となる第1の半導体層の表面にスパッタリング法によって窒化ガリウムを主成分とする第2の半導体層を形成する際、窒化ガリウムを主成分とする第1の半導体層の分解温度より低い温度で成膜を行うことにより、第1の半導体層に対するダメージを減少させることができるので、第1の半導体層の結晶性を反映した高品位の結晶性を有する第2の半導体層を形成することができる。
また、第1の半導体層が半導体レーザー等の発光層である場合には、第2の半導体層を形成する際に発光層に対するダメージを減少させることができるので、発光デバイスの発光特性を向上させることができる。
本発明が適用される発光ダイオードの構成例を示す断面図 本発明が適用される半導体レーザー(LD)の構成例を示す断面図 本発明に用いる成膜装置を示す概略構成図
以下、本発明を図面を参照して説明する。
本明細書において、「窒化ガリウムを主成分とする」とは、ガリウム(Ga)の原子数と窒素(N)の原子数の合計数が、全原子の50原子%よりも多くの割合で含有されていることを意味するものとする。
例えば、p型又はn型の窒化ガリウム層(GaN層)の場合は、p型又はn型のドーパント以外の原子は、GaとNであり、GaNは100%に近い主成分であるが、「GaNを主成分とする半導体」には、窒化インジウムガリウム(InGaN)、窒化アルミニウムガリウム(AlGaN)等の半導体も含まれる。
図1は、本発明が適用される発光ダイオードの構成例を示す断面図である。
図1に示すように、この発光ダイオード1は、サファイヤ基板11上に、n型GaN層12、InGaN/GaNによる多重量子井戸(MQW)構造の発光層13、p型AlGaN層14、p型GaN層15が順次形成されたLED基本構造を有している。
さらに、本実施の形態では、p型GaN層15と後述する正電極1Aとの接触抵抗を低減するため、トンネル接合型ダイオード構造を有する層として、p型GaN層15上に、Mgを高濃度添加したp+GaN層16(第1の半導体層)、Siを高濃度添加したn+GaN層17(第2の半導体層)、n型GaN層18、n+GaNからなるコンタクト層19が積層形成されている。
コンタクト層19の表面には、例えば、Ti/Al/Ti/Auが積層された正電極1Aが電気的に接触して設けられている。
他方、n型GaN層12上には、その一部を露出させた部分の表面に負電極1Bが電気的に接触して設けられている。
本構成例では、例えばMO−CVD法又はHVPE法によって形成される下地となる第1の半導体層として、Mgを高濃度添加したp+GaN層16の表面に、後述するスパッタリング法によって、Siを高濃度添加したn+GaN層17が形成される。
図2は、本発明が適用される半導体レーザー(LD)の構成例を示す断面図である。
図2に示すように、この半導体レーザー2は、サファイア基板20上に、窒化アルミニウム化合物からなる低温バッファ層21、結晶欠陥低減層22、n型コンタクト層23、n型AlGaNからなるクラッド層24、n型InGaN/GaNからなる光ガイド層25、InGaN/GaNによる多重量子井戸(MQW)構造の発光層26(第1の半導体層)、p型InGaN/GaNからなる光ガイド層27(第2の半導体層)、p型AlGaNからなるクラッド層28、p型コンタクト層29が順次形成されている。
本構成例では、例えばMO−CVD法又はHVPE法によって形成される第1の半導体層である、InGaN/GaNによる多重量子井戸(MQW)構造の発光層26の表面に、後述するスパッタリング法によって、p型InGaN/GaNからなる光ガイド層27が形成される。
図3は、本発明に用いる成膜装置を示す概略構成図である。
図3に示すように、本実施の形態に用いる成膜装置3は、真空槽4を有し、この真空槽4の内部には基板配置部50と、スパッタ部30と、ラジカルガン部40とが設けられている。
基板配置部50は、GaNを主成分とする下地となる第1の半導体層が例えばMO−CVD法によって形成された基板5が配置保持される基板ホルダ51と、基板ホルダ51に配置された基板5を加熱するヒータ53とを有している。
基板ホルダ51は真空槽4の天井部分に設けられ、ヒータ53は、基板ホルダ51に保持された基板5の裏面と天井部分との間に位置するように天井部分に固定されている。
スパッタ部30とラジカルガン部40とは基板ホルダ51の下方に配置されており、基板ホルダ51に配置された基板5の表面が下方を向くように構成されている。
スパッタ部30は、防着板容器31を有しており、防着板容器31の内部には、カソード電極32が配置されている。カソード電極32は容器形状に形成され、カソード電極32である容器の中には金属ガリウム(Ga)からなるターゲット33が配置されている。
カソード電極32の開口34と防着板容器31の開口37とは連通する位置に配置されており、それら二個の開口34,37を介して、基板ホルダ51に保持された基板5とターゲット33とが対面するように配置されている。
真空槽4の外部にはスパッタ電源35と加熱電源58とが配置されている。
真空槽4は接地電位に接続されており、スパッタ電源35の動作によってカソード電極32に負電圧のスパッタ電圧が印加され、一方、加熱電源58の動作によってヒータ53に通電がなされてヒータ53が発熱するようになっている。
真空槽4の外部にはスパッタガス源36が配置されており、スパッタガス源36は配管によって防着板容器31に接続され、スパッタガス源36から防着板容器31の内部にスパッタリングガスを導入できるようにされている。スパッタリングガスにはアルゴン等の希ガスが用いられる。
真空槽4には真空排気装置6が接続されており、真空排気装置6を動作させると真空槽4の内部は真空排気され、真空雰囲気が形成される。
真空槽4の内部に真空雰囲気が形成された後、スパッタガス源36から防着板容器31の内部にスパッタリングガスを導入し、スパッタ電源35を動作させてカソード電極32に交流のスパッタ電圧を印加すると、ターゲット33の表面がスパッタリングされ、金属ガリウムの粒子がターゲット33から飛び出し、基板ホルダ51に保持された基板5に到達する。なお、交流のスパッタ電圧は例えば、13.56MHzの高周波電圧である。
ラジカルガン部40は、反応筒44と、反応筒44に設けられた活性化装置43とを有している。
真空槽4には、装置用容器42が設けられており、反応筒44は、装置用容器42の内部に配置されている。
真空槽4の外部には、原料ガス供給源48と反応用電源46とが配置されている。原料ガス供給源48には原料ガスが配置されており、原料ガスを反応筒44の内部に供給する。ここでは、原料ガスは窒素(N2)ガスである。
このような構成において、反応用電源46から高周波のイオン化電圧を活性化装置43に供給すると原料ガスは反応筒44の内部で活性化され、原料ガスのイオン(窒素イオン)と原料ガスのラジカル(窒素ラジカル)とが生成される。
反応筒44の開口49には、フィルタ装置47が配置されており、反応筒44の内部で生成された原料ガスのラジカルはフィルタ装置47を通過するが、原料ガスのイオンはフィルタ装置47を通過できず、原料ガスのイオンは反応筒44の外部に漏出しないように構成されている。
このような構成により、反応筒44の開口49から原料ガスのラジカルが放出され、基板ホルダ51に保持された基板5の表面に到達する。
これにより、基板5の表面に到達した金属Gaからなるスパッタリング粒子と上述した原料ガスであるN2ガスのラジカルとが、基板5上の第1の半導体層の表面で反応し、基板5上の第1の半導体層の表面にGaN薄膜が成長する。
この成膜装置3を用いて成膜を行う際には、真空槽4の内部の原料ガスは、ラジカルガン部40からのみ供給され、原料ガス供給源48から反応筒44に供給する原料ガスは、真空槽4の内部の原料ガス分圧が所定の圧力になる供給速度で反応筒44に供給され、ラジカルガン部40から原料ガスのラジカルが放出される。
この状態において、カソード電極32に高周波電圧を印加し、ターゲット33に対して所定の電力を供給してターゲット33の表面をスパッタリングし、金属Gaからなるスパッタリング粒子をターゲット33の表面から飛び出させる。
この場合、加熱電源58の動作によってヒータ53の温度を制御し、基板5の温度が第1の半導体層の分解温度より低くなるようにする(例えば800℃以下)。
例えば、基板5上に形成された第1の半導体層がp型GaNからなる場合は、その分解温度は約900℃であるが、p型GaNの分解は約600℃付近で始まるので、基板5の温度が600℃より低くなるように温度制御を行うことが好ましい。
なお、MO−CVD法によってp型GaN層を形成する場合には、その形成温度が約1200℃であるので、MO−CVD法による場合よりかなり低い温度に基板温度を制御することになる。
以上述べたように本実施の形態によれば、窒化ガリウムを主成分とする下地となる第1の半導体層の表面にスパッタリング法によって窒化ガリウムを主成分とする第2の半導体層を形成する際、窒化ガリウムを主成分とする第1の半導体層の分解温度より低い温度で成膜を行うことにより、第1の半導体層に対するダメージを減少させることができるので、第1の半導体層の結晶性を反映した高品位の結晶性を有する第2の半導体層を形成することができる。
また、第1の半導体層が半導体レーザー等の発光層である場合には(図2の半導体レーザー2の発光層26参照)、第2の半導体層(例えばp型InGaN/GaNからなる光ガイド層27)を形成する際に発光層に対するダメージを減少させることができるので、発光デバイスの発光特性を向上させることができる。
なお、本発明は上記実施の形態に限られず、種々の変更を行うことができる。
例えば、上記実施の形態では、図3に示す原料ガスであるN2ガスのラジカルを用いる装置によってスパッタリングを行う場合を例にとって説明したが、本発明はこれに限られず、通常のDCスパッタ装置を用いてGaN層を形成することもできる。
また、上記実施の形態では、第2の半導体層として、GaN層を形成する場合を例にとって説明したが、上述したように、「GaNを主成分とする半導体」である、窒化インジウムガリウム(InGaN)、窒化アルミニウムガリウム(AlGaN)等の半導体を含む材料を用いて第2の半導体層を形成することもできる。
さらに、本発明は、発光ダイオード、半導体レーザーに限られず、種々の半導体デバイスに適用することができるものである。
1……発光ダイオード(半導体デバイス)
2……半導体レーザー(半導体デバイス)
3……成膜装置
11……サファイヤ基板
16……Mgを高濃度添加したp+GaN層(第1の半導体層)
17……Siを高濃度添加したn+GaN層(第2の半導体層)
20……サファイヤ基板
26……InGaN/GaNによる多重量子井戸(MQW)構造の発光層(第1の半導体層)
27……p型InGaN/GaNからなる光ガイド層(第2の半導体層)

Claims (7)

  1. 基板上に設けられた窒化ガリウムを主成分とする半導体からなる第1の半導体層の表面に、窒化ガリウムを主成分とする半導体からなる第2の半導体層を形成する工程を有する成膜方法であって、
    前記窒化ガリウムを主成分とする前記第2の半導体層をスパッタリング法によって形成するスパッタ成膜工程を有し、
    前記スパッタ成膜工程を、前記窒化ガリウムを主成分とする前記第1の半導体層の分解温度より低い基板温度で行う成膜方法。
  2. 前記スパッタ成膜工程における基板温度が800℃以下である請求項1記載の成膜方法。
  3. 前記窒化ガリウムを主成分とする第1の半導体層が、MO−CVD法又はHVPE法によって形成されたものである請求項1又は2のいずれか1項記載の成膜方法。
  4. 前記窒化ガリウムを主成分とする半導体が、窒化ガリウム、窒化インジウムガリウム又は窒化アルミニウムガリウムからなる請求項1乃至3のいずれか1項記載の成膜方法。
  5. 前記窒化ガリウムを主成分とする半導体層が積層されたデバイスを製造する方法であって、
    請求項1乃至4のいずれか1項に記載の方法を用い、前記窒化ガリウムを主成分とする第1の半導体層の表面に、前記窒化ガリウムを主成分とする第2の半導体層を形成する工程を有する半導体デバイスの製造方法。
  6. 前記第1の半導体層の表面に、請求項1乃至4のいずれか1項に記載の方法によって形成された前記第2の半導体層が設けられている半導体デバイス。
  7. 前記第1の半導体層が発光層である請求項6記載の半導体デバイス。
JP2018032496A 2018-02-26 2018-02-26 成膜方法、半導体デバイスの製造方法及び半導体デバイス Pending JP2019149429A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018032496A JP2019149429A (ja) 2018-02-26 2018-02-26 成膜方法、半導体デバイスの製造方法及び半導体デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018032496A JP2019149429A (ja) 2018-02-26 2018-02-26 成膜方法、半導体デバイスの製造方法及び半導体デバイス

Publications (1)

Publication Number Publication Date
JP2019149429A true JP2019149429A (ja) 2019-09-05

Family

ID=67849463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018032496A Pending JP2019149429A (ja) 2018-02-26 2018-02-26 成膜方法、半導体デバイスの製造方法及び半導体デバイス

Country Status (1)

Country Link
JP (1) JP2019149429A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022054877A1 (ja) * 2020-09-11 2022-03-17 日亜化学工業株式会社 窒化物半導体素子及び窒化物半導体素子の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335716A (ja) * 2003-05-07 2004-11-25 Fujikura Ltd 白色led
JP2006237556A (ja) * 2005-01-31 2006-09-07 Kanagawa Acad Of Sci & Technol GaN膜生成方法及び半導体素子並びにIII族窒化物の薄膜生成方法及びIII族窒化物の薄膜を有する半導体素子
JP2008159954A (ja) * 2006-12-26 2008-07-10 Showa Denko Kk Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335716A (ja) * 2003-05-07 2004-11-25 Fujikura Ltd 白色led
JP2006237556A (ja) * 2005-01-31 2006-09-07 Kanagawa Acad Of Sci & Technol GaN膜生成方法及び半導体素子並びにIII族窒化物の薄膜生成方法及びIII族窒化物の薄膜を有する半導体素子
JP2008159954A (ja) * 2006-12-26 2008-07-10 Showa Denko Kk Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022054877A1 (ja) * 2020-09-11 2022-03-17 日亜化学工業株式会社 窒化物半導体素子及び窒化物半導体素子の製造方法

Similar Documents

Publication Publication Date Title
JP6166392B2 (ja) 発光ダイオード
US9178114B2 (en) P-type doping layers for use with light emitting devices
JP5072397B2 (ja) 窒化ガリウム系化合物半導体発光素子およびその製造方法
JP2009135197A (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
CN107492490B (zh) 半导体设备的成膜方法、氮化铝成膜方法以及电子装置
CN107488828B (zh) 形成薄膜的方法以及形成氮化铝薄膜的方法
TWI390769B (zh) 生產第三族氮化物半導體層的設備,生產第三族氮化物半導體層的方法,生產第三族氮化物半導體發光裝置的方法,該第三族氮化物半導體發光裝置及該燈
JP2014187159A (ja) 半導体発光素子
US10643843B2 (en) Film forming method and aluminum nitride film forming method for semiconductor apparatus
JP2019149429A (ja) 成膜方法、半導体デバイスの製造方法及び半導体デバイス
JP5497301B2 (ja) 半導体発光素子及びその製造方法
JP5058642B2 (ja) 半導体基板の製造方法
JP2009155672A (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体製造装置、iii族窒化物半導体及びiii族窒化物半導体発光素子、並びにランプ
JP6532237B2 (ja) 成膜方法及び発光ダイオードの製造方法
JP2019117950A (ja) 電子部品
JP2014183090A (ja) 透明電極構造、窒化物半導体発光ダイオード、及び透明電極成膜方法
JP2010045065A (ja) 発光装置の製造方法および発光装置
CN109326696A (zh) 一种发光二极管的外延片的制备方法
JP2012134328A (ja) 半導体発光素子、半導体層の形成方法、半導体発光素子の製造方法および電気機器
JP5730326B2 (ja) In金属酸化物膜の形成方法
JP2014192274A (ja) 高出力GaN系半導体発光素子
JP2018014517A (ja) 半導体発光素子
JP2014220272A (ja) 発光ダイオードの製造方法
JP2015173229A (ja) 透明電極構造、窒化物半導体発光ダイオード、及び透明電極成膜方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200727

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200805

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220117

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220830