JP4833537B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP4833537B2
JP4833537B2 JP2004322917A JP2004322917A JP4833537B2 JP 4833537 B2 JP4833537 B2 JP 4833537B2 JP 2004322917 A JP2004322917 A JP 2004322917A JP 2004322917 A JP2004322917 A JP 2004322917A JP 4833537 B2 JP4833537 B2 JP 4833537B2
Authority
JP
Japan
Prior art keywords
layer
conductivity type
contact
texture
submount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004322917A
Other languages
English (en)
Other versions
JP2006108600A (ja
Inventor
エフ ガードナー ナサン
ジェイ ウィーラー ジュニア ジョナサン
オー ミューラー ゲルド
アール クレイムス マイケル
Original Assignee
フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー filed Critical フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー
Priority to JP2004322917A priority Critical patent/JP4833537B2/ja
Publication of JP2006108600A publication Critical patent/JP2006108600A/ja
Application granted granted Critical
Publication of JP4833537B2 publication Critical patent/JP4833537B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体発光素子に関し、より詳細には、トンネル接合と散乱構造とを組み込むIII族窒化物半導体発光素子に関する。
発光ダイオード(LED)、共振空胴発光ダイオード(RCLED)、垂直空洞レーザダイオード(VCSEL)、及びエッジ発光レーザを含む半導体発光素子は、現在入手可能なものの中で最も効率の良い光源である。可視スペクトルに亘って作動可能な高輝度発光素子の製造分野で最近関心が持たれている材料システムは、III族窒化物材料とも呼ばれるIII−V族半導体、特に、ガリウム、アルミニウム、インジウム、及び窒素の二元、三元、及び四元合金を含む。一般的に、III族窒化物発光素子は、有機金属化学気相成長法(MOCVD)、分子線エピタキシ法(MBE)、又は他のエピタキシャル技術を使用して、サファイア、炭化珪素、III族窒化物、又は他の適切な基板上に組成とドーパント濃度が異なる半導体層のスタックをエピタキシャル成長させることよって製造される。スタックは、例えばSiでドープされて基板の上に形成された1つ又はそれ以上のn型層と、1つ又は複数のn型層の上に形成された発光又は活性領域と、例えばMgでドープされて活性領域の上に形成された1つ又はそれ以上のp型層とを含む場合が多い。導電性基板上に形成されたIII族窒化物素子は、素子の各反対側面上に形成されたp及びn接点を有する場合がある。多くの場合、III族窒化物素子は、サファイアのような絶縁性基板上に作られ、素子の同じ側面に両方の接点を有する。そのような素子は、光が接点を通して抽出されるか(エピタキシ−アップ素子として公知)、又は接点と反対の素子の表面を通して抽出されるか(フリップチップ素子として公知)のいずれかであるように装着される。
米国特許第6,122,103号 米国特許第6,288,840号
生成された光の量を有効に抽出して効率の良い光源をもたらす発光素子の必要性が存在する。
本発明の実施形態によると、III族窒化物素子は、第1のn型層、第1のp型層、及び第1p型層と第1n型層とを分離する活性領域を含む。いくつかの実施形態では、素子は、第2のn型層と、第1及び第2n型層を分離するトンネル接合とを含む。第1及び第2接点は、第1及び第2n型層と電気的に接続される。第1及び第2接点は、活性領域から放射された光に対する反射率が少なくとも75%の同じ材料で形成される。いくつかの実施形態では、素子は、テクスチャ層を含む。テクスチャ層及びトンネル接合の両方を含む素子では、テクスチャ層は、第2n型層と第2接点との間に配置することができる。トンネル接合のない素子では、素子は基板を含むことができ、テクスチャ層は、素子層と反対の基板表面上に形成することができる。
図1は、サファイア基板1、n型領域2、活性領域3、及びp型領域4を含むIII族窒化物フリップチップ発光素子の例を示す。p型領域及び活性領域の一部分がエッチングで除去され、n型領域2の一部を露出する。n型接点10は、n型領域2の露出部分に形成される。p型接点9は、p型領域4の残りの部分に形成される。
いくつかの因子が、図1の素子によって生成して有効に抽出することができる光の量を制限する。
第1に、銀のp接点の使用は、図1の素子が作動することができる最大接合温度を制限する。n接点の形成は、活性領域の一部分のエッチングを必要とするので、素子の発光領域を最大にするためのp接点の接触領域は、通常はn接点よりも大きい。接点9及び10は、素子に印加されるべき電圧を最小にするために低接触抵抗用に、及び、接点に入射する光を素子内に反射して戻し、それによって図1のフリップチップの基板1を通してそれを抽出することができるように高反射率用に選択される。一般的に、p接点はn接点よりも大きいので、p接点の反射性が高いことが特に重要である。図1に示す素子のようなIII族窒化物素子のp接点に対しては、高反射と低接触抵抗を組み合わせるのは困難なことであった。例えば、アルミニウムは適度に反射性であるが、p型III族窒化物材料に対して良好なオーム接点を作らない。銀は、良好なp型オーム接点を作り、非常に反射性があるので使用される場合が多いが、III族窒化物層に対する接着性が劣り、破滅的な素子の障害をもたらす可能性がある電子移動を受けやすいという問題がある。銀接点での電子移動の問題を回避するために、1つ又はそれ以上の金属の層によって接点を保護することができる。素子の光出力を増加させるためには、素子を通る電流を増加させる必要がある。電流が増加すると、素子の作動温度が上昇する。250℃を超える温度では、銀p接点の上の保護層と銀p接点自体との間の熱膨張係数の差は、p接点を素子の半導体層から剥離させる可能性があり、許容できない高い順方向電圧及び不均一な光出力をもたらす。これは、最大電流密度と最終的には素子の光出力とを制限する。
第2に、高い屈折率のIII族窒化物層(n〜2.4)は、屈折率が大きく対比するいくつかのインタフェース、例えば、サファイア基板(n〜1.8)とIII族窒化物層との間のインタフェースを作り出す。屈折率の対比が大きなインタフェースは、素子内に光を閉じ込める傾向がある。
本発明の実施形態によると、素子の最大作動温度を上げ、素子内に光を閉じ込めるインタフェースを妨害し、それによって素子内で生成されて素子から有効に抽出される光の量を潜在的に増加させることができる構造が提供される。以下に説明する例は、III族窒化物発光素子である。III族窒化物素子の半導体層の一般化学式は、AlxInyGazNであり、ここで、0≦x≦1,0≦y≦1,0≦z≦1,x+y+z=1である。III族窒化物素子層は、ホウ素及びタリウムのようなIII族元素を更に含有することができ、又は、窒素のいくつかをリン、ヒ素、アンチモン、又はビスマスで置換させてもよい。以下の例はIII族窒化物素子を説明するが、本発明の実施形態は、III族燐化物やIII族ヒ化物、II−VI族材料システム、及び発光素子を作るのに適する任意の他の材料システムを含む他のIII−V族材料システムにおいても製造することができる。
図2と図3は、本発明の第1の実施形態を示す。図2の素子では、n型領域2、活性領域3、及びp型領域4が適切な基板1上に形成された後に、トンネル接合100が形成され、次に別のn型層7が形成される。図3は、トンネル接合を含む素子の代替の実施例を示す。図3のトンネル素子100は、活性領域の上部に配置される図2の実施例と異なり、活性領域の下部に配置される。図3のトンネル接合100は、n型層2とp型層4の間に配置される。従って、図3の素子の極性は、図2の素子の極性と反対である。トンネル接合100は、トンネル接合の下の材料と比較して、トンネル接合の上方に成長する材料の導電率の変化を可能にする。
トンネル接合100は、p++層とも呼ばれる強くドープされたp型層5と、n++層とも呼ばれる強くドープされたn型層6とを含む。p++層5は、例えば、Mg又はZnのようなアクセプタを使用して約1018/立方センチメートルから約5x1020/立方センチメートルの濃度までドープされた、青色放射素子用のInGaN又はGaN、又は紫外線放射素子用のAlInGaN又はAlGaNとすることができる。いくつかの実施形態では、p++層5は、約2x1020/立方センチメートルから約4x1020/立方センチメートルの濃度までドープされる。n++層6は、例えば、Si、Ge、Se、又はTeのようなドナーを使用して約1018/立方センチメートルから約5x1020/立方センチメートルの濃度までドープされた、青色放射素子用のInGaN又はGaN、又は紫外線放射素子用のAlInGaN又はAlGaNとすることができる。いくつかの実施形態では、n++層6は、約7x1019/立方センチメートルから約9x1019/立方センチメートルの濃度までドープされる。トンネル接合100は、一般的に非常に薄く、例えば、トンネル接合100の全厚は、約2ナノメートルから約100ナノメートルの範囲とすることができ、p++層5及びn++層6の各々の厚さは、約1ナノメートルから約50ナノメートルの範囲とすることができる。いくつかの実施形態では、p++層5及びn++層6の各々の厚さは、約25ナノメートルから約35ナノメートルの範囲とすることができる。p++層5及びn++層6の厚さは、必ずしも同じである必要はない。一実施形態では、p++層5は、15ナノメートルのMgドープされたInGaNであり、n++層6は、30ナノメートルのSiドープされたGaNである。p++層5及びn++層6は、段階的ドーパント濃度を有する場合がある。例えば、下に重なるp層4に隣接するp++層5の一部分は、下に重なるp型層のドーパント濃度からp++層5の目標とするドーパント濃度まで段階的に変わるドーパント濃度を有することができる。同様に、n++層6は、p++層5に隣接する最大からn型層7に隣接する最小まで段階的に変化するドーパント濃度を有することができる。トンネル接合100は、トンネル接合100が逆バイアスされた時にほぼオーミックであるように、すなわち、トンネル接合100が電流を逆バイアスモードで導電する時に低い直列電圧降下及び低い抵抗を示すように、十分に薄くかつ十分にドープされるように製造される。いくつかの実施形態では、逆バイアスされた時のトンネル接合100に亘る電圧降下は、電流密度が200A/cm2の時に約0.1Vから約1Vである。
トンネル接合100は、活性領域3とp型層4の間のp−n接合が順バイアスされるように接点9及び10に亘って電圧が印加された時に、トンネル接合100がすぐに壊れて最小限の電圧降下で逆バイアス方向に導通されるように製造される。トンネル接合100内の各層は、同じ組成、厚さ、又はドーパント組成である必要はない。トンネル接合100は、p++層5とn++層6の間にp及びn型のドーパントを含有する追加の層を含むことができる。
トンネル接合を組み込む発光素子は、両方の接点がn型層である層2及び7上に形成されるので、異なるn及びp接点ではなく、2つのn接点の使用を可能にする。2つのn接点の使用は、上述の銀のp接点を除去し、最大作動温度を制限する結果となる。活性領域から放射された光に対する反射率が75%を超える任意のn接点をフリップチップ素子に使用することができる。n接点に適する例は、アルミニウムである。アルミニウムは、エッチングされた又はエッチングされていないn型III族窒化物の両方に対して低抵抗接触を作る。図6は、波長が250と550ナノメートルの間でのアルミニウム対銀の反射率の計算値を示す。図6は、アルミニウムが図示の領域に亘って高い反射率を有し、UV波長の領域では銀よりも高い反射率を有することを明らかにしている。両方の接点が同じ材料なので、素子のp及びn領域に異なる接点材料を堆積するために必要ないくつかの堆積及びエッチング段階は、潜在的に除外することができる。
トンネル接合100はまた、p型層4で正の電荷キャリアを分配する正孔拡張層としても作用する。n型III族窒化物材料内のキャリアは、p型III族窒化物材料内のキャリアよりも遥かに長い拡散長さを有するので、電流は、p型層よりもn型層で簡単に波及する可能性がある。p−n接合のp側の電流波及がn型層7で発生するので、図2及び図3に示す素子は、トンネル接合のない素子よりも良好なp側電流波及を有することができる。
図4は、アルミニウム接点を備えた試験素子の性能を示す。両方とも同じn層上に堆積した2つの接点の間で電流対電圧の測定が行われ、抵抗値と障壁電圧(ゼロでない電流を通過させるのに必要な最小の電圧)が記録された。図4に示すように、温度が600℃まで上昇する時に抵抗値と障壁電圧の両方がほとんど変化せず、安定した接触を示している。
図2及び図3に示されている接点は、単一又は多層接点とすることができる。単層接点は、約0.5と約5ミクロンの間の範囲の厚さを有することができる。多層接点の例は、図5に示されている。図5に示す接点9は、2つの層、すなわち、厚さが約750オングストロームと約5000オングストロームの間の高品質反射器を形成するアルミニウム層9Aと、厚さが約0.5ミクロンと約5ミクロンの間のアルミニウム合金層9Bとを有する。合金層9Bは、層9A内の高電流密度でのアルミニウムの電子移動を防止する。合金層9B内のアルミニウム以外の元素は、アルミニウムの粒界を充填するのにちょうど十分なだけの大きさの少ない量、例えば5%よりも少ない量で存在することができる。適切な合金の例は、Al−Si、Al−Si−Ti、Al−Cu、及びAl−Cu−Wである。層9A及び9Bの組成は、温度上昇による応力に起因する層の剥離を防止するために、熱膨張係数が同じになるように選択することができる。
図7A及び7Bは、素子からの光子の抽出を改善するためにテクスチャ層を含む素子の実施形態を示す。テクスチャ層12は、第2n層7の上に形成される。テクスチャ層は、一般的に、最も近い下に重なる層と導電型が同じなので、他の実施形態ではp型層をテクスチャにする場合もあるが、図7A及び7Bに示す実施形態では、テクスチャ層12はn型層である。テクスチャ層12は、任意のIII族窒化物半導体で構成することができるが、活性領域から放射される光に対して透明なGaNやAlInGaN組成物の場合が多い。テクスチャ層12は、III族窒化物層の平滑な表面を妨害し、素子の外に光を散乱させる。テクスチャ層は、当業技術で公知のいくつかの技術によって形成することができる。例えば、テクスチャ層は、様々な被覆率のSiNXの薄い層であるSiNX「ナノマスク」をテクスチャ層の成長の前に素子上に堆積することによって形成することができる。素子上のSiの存在は、次に成長するGaNの成長モードを二次元から三次元に変化させてテクスチャ面をもたらす。テクスチャ層の特性は、「ナノマスク」の厚さを変えることにより、及び、「ナノマスク」の上にGaNを堆積するために使用される当業技術で公知の成長条件により調節することができる。
図7Aに示す実施形態では、テクスチャ層12は、III族窒化物材料よりも屈折率が低い空気又は他の材料が充填されたポケット16によって分離された半導体材料のピラミッド又は柱を含む。例えば、低屈折率材料の屈折率は、約2よりも小さいとすることができる。層12の厚さは、約200オングストロームから約10,000オングストロームであり、通常は、約500オングストロームと約4000オングストロームの間とすることができる。材料に対するポケットの比率は、層12のポケットとしての容積の約10%から層12のポケットとしての容積の約90%まで変動することができ、層12のポケットとしての容積は、通常は約50%と約90%の間である。
図7A及び7Bに示す実施形態では、テクスチャ層12の上に接点が形成される。接点9は、例えば、図7Bに示すようにテクスチャ層12の上に共形層を形成するために、蒸着又はスパッタリングによってテクスチャ層12上に堆積させることができる。図7Aに示す実施形態では、屈折率の低い材料をポケット16内のテクスチャ層12上に厚い層として堆積し、次にパターン化して、低屈折率材料内にテクスチャ層12まで下方に孔を開けることができる。次に、例えば蒸着又はスパッタリングにより、接点13を堆積させることができる。代替的に、図7Aの接点13は、空気をポケット16に閉じ込めるテクスチャ層12上に結合された平坦な金属ミラーとすることができる。ミラー13は、熱特性が素子と類似している、例えば、GaN、GaAs、Al23、Cu、Mo、又はSiのようなホスト基板上に反射性金属膜を堆積することによって形成することができる。ミラー/ホスト基板の組合せは、次に、高温(例えば、約200℃と約1,000℃の間)高圧(例えば、約50psiと約500psiの間)で、金属ミラーがLEDウェーハのテクスチャ面に向くようにLEDウェーハの清浄な表面に結合される。結合の前に、金属の薄膜層又は酸化インジウム錫のような透明な材料の層をテクスチャ面上に堆積することができる。同様に、テクスチャ層12内の空気ポケットは、ミラーの結合前にMgFのような低屈折率の誘電体で満たすことができる。ミラー材料及び結合方法は、素子の順方向電圧がミラー13によって実質的に影響されないように選択される。
活性層によって放射された光子を偏光する、ワイヤグリッド偏光器のような任意的な偏光選択層14は、素子層と反対の基板の側に形成することができる。ワイヤグリッド偏光器は、米国特許第6,122,103号及び第6,288,840号で詳細に説明されており、両方とも本明細書において引用により組み込まれている。ワイヤグリッド偏光器は、ワイヤに平行な偏光光子を反射し、ワイヤに垂直な偏光光子を伝達する。光子が活性領域から放射されて、それをワイヤグリッド偏光器から反射させる偏光を有する場合、それは、テクスチャ表面に向けて伝播することになる。テクスチャ表面から反射すると、光子の偏光方向が変えられ、光子に偏光器を通過させる可能性がある。素子の外に放射された光は、次に線形的に偏光されることになる。ワイヤグリッド偏光器と反射テクスチャ表面との組合せは、光子が特定の偏光を達成するまで光子を再循環させる。偏光選択層14は、処理の任意の段階で形成することができ、多くの場合、ダイスをウェーハから個別化する前の最後の処理段階として形成される。ワイヤグリッド偏光器は、以下の方法で形成することができる。金属の層がウェーハ上に堆積され、次に、金属の上にフォトレジスト層が堆積される。フォトレジスト層は、例えば、既に形成されたワイヤグリッド偏光パターンを用いてフォトマスクを通る短波長の光を照らすことにより、2つのレーザビームからの干渉パターンを使用して様々な輝度の光のラインのアレイをフォトレジスト上に投射することにより、又は、電子ビームを用いてフォトレジスト上にワイヤグリッド偏光パターンを描くことにより、フォトレジストを放射に露出することによってパターン化される。フォトレジストが露出された状態で、それは現像されて水洗いされ、フォトレジストのラインが金属層上に残る結果となる。金属層は、化学薬品(ウェットエッチング)、反応性イオンビーム(RIE)、プラズマ強化反応性イオンビーム、誘導結合プラズマ(ICP)、又は当業技術で公知の他の適切な技術によってエッチングされる。次に、残りのフォトレジストは、ウェーハから化学的に剥離され、ウェーハ上に残る金属ラインのパターンをもたらす。ワイヤグリッド偏光器のワイヤの周期性は、素子の放射波長に対して最適化することができ、非常に高い反射効率をもたらす。
散乱層12、結合金属層13、及び偏光グリッド14のいずれかを組み込むトンネル接合素子はまた、図3に示すように、図7A及び7Bに示す素子とは極性が反対の素子内に形成することができる。
トンネル接合を使用する素子上のテクスチャ層の成長は、いくつかの利点を提供することができる。図7A及び7Bの素子のトンネル接合は、n型層上でのテクスチャ層12の成長を可能にする。p型III族窒化物層のテクスチャ化には、いくつかの欠点がある。第1に、p型窒化物層にエッチングされた散乱層は、一般的に、電気接点として適する表面を提供しない。そのような散乱層に形成された接点は、多くの場合、素子の順方向電圧を大幅に追加し、信頼性が劣る。また、SiNXナノマスクによるp型層上のp型テクスチャ層の形成は、ナノマスク内のドナーSiの存在がp−n接合の形成をもたらすことが多く、LEDの順方向バイアス電圧を増加させることになるので問題が多い。更に、p型テクスチャ層内のポケットは、電流波及に利用可能なp型材料の量を不必要に低減するであろう。n型層7上のテクスチャ層の形成は、p型III族窒化物層上に形成されたテクスチャ層の上述の電気的及び信頼性の問題を排除することができる。
図7A及び7Bのトンネル接合はまた、テクスチャ層を素子の活性領域の上方に位置させ、テクスチャ層の成長前の活性層の成長を可能にする。テクスチャ化されたIII族窒化物層の転位密度は、平滑なIII族窒化物層内の転位密度よりも大きい傾向があるので、テクスチャ表面上で高品質の活性領域を成長させるのが困難である。トンネル接合の使用により、p型領域のテクスチャ化、及び活性領域以前に成長した領域のテクスチャ化の両方が回避される。
ミラー13をテクスチャ層12に結合することも、素子内の光の抽出を改善することができる。平坦ミラーをテクスチャ層12へ結合させることにより、ミラーと散乱層との間に空気ポケット16が生成される。これらの空気ポケットはまた、散乱中心として機能する。接点が、結合による以外のスパッタリング、蒸着、又は電気メッキのような従来の技術によって堆積される場合、そのような空気ポケットを形成することができない。
偏光が必要な場合に偏光選択層14と共にテクスチャ層12を使用することにより、正しくない偏光の光を吸収することによって機能する従来の偏光器に付随するいくつかの非能率性を排除することができる。テクスチャ層12は、偏光ランダム化装置として作用する。望ましくない偏光の光子が偏光選択層14から反射する時、それらは、光子の偏光方向を変えるテクスチャ層12から再び反射することができる。偏光選択層14とテクスチャ層12との間の1つ又はそれ以上の反射の後で、光子は、偏光器を通過するための正しい偏光を取得することができる。従って、偏光が正しくない活性領域から放射された光子は、正しい偏光を最終的に取得することができる。外部の吸収偏光器が使用された場合、最初に正しくない偏光を有する光子は吸収され、従って失われる。テクスチャ層が存在しない場合、反射された偏光が正しくない光の偏光方向のランダム化はほとんどないことになる。従って、この光は、LED内で行ったり来たりして反射し、最終的に吸収されて失われることになる。
図8は、素子からの光子の抽出を改善するために、テクスチャ構造を含む素子の代替の実施形態を示す。テクスチャ構造12は、素子層の反対側の基板1の背面に形成される。この実施形態では、活性領域からの大部分の光がテクスチャ表面と相互作用するように、基板は、周囲の媒体よりも実質的に高い屈折率を保持すべきである。基板の屈折率は、1.8よりも大きくなければならない。従って、基板1は、一般的にSiC(n〜2.5)である。図8に示す素子は、トンネル接合を要求しない。テクスチャ層12は、例えば、粗いn型GaN層とすることができる。p及びn接点は、両方ともテクスチャ化部分と反対の基板の側に形成される。テクスチャ層は、基板の反対側のLED素子層の成長の前にエピタキシャル成長によって堆積させることができる。テクスチャ化の特徴的な機能は、図7A及び7Bに関連して上述したものと同一である。
図9は、小接合素子(すなわち、面積が1平方ミリメートルよりも少ない)の平面図である。図10は、軸線CCに沿って取った図9に示す素子の断面図である。図9及び10は、図2、3、7A、7B、及び8のエピタキシャル構造20のいずれともと共に使用することができる接点構成を示す。図9及び10に示す素子は、活性領域の下のエピタキシャル構造20のn型層に至るまでエッチングされた単一のバイア21を含む。n接点10は、バイア21に堆積される。nバイア21は、素子の中心に位置して電流及び発光の均一性をもたらす。p接点9は、エピタキシャル構造20の活性領域のp側に電気接触をもたらす。トンネル接合を使用する実施形態では、p接点9は、n型層上に形成することができ、構造及び材料は、n接点10と同じであってもよい。他の実施形態では、p接点9は、p型層上に形成することができ、図7Aに示すような結合層13とすることができる。更に他の実施形態では、p接点9は、薄いp接点を覆う任意的な保護金属層(図示しない)と、保護金属層の上に堆積した厚いp金属層とを含む。n接点10は、1つ又はそれ以上の誘電体層22によってp接点9から分離される。pサブマウント接続24、例えば、半田と結合するための濡れ性金属は、p接点9と結合し、nサブマウント接続23は、n接点10に結合する。
図9に示すように、素子は、3つのサブマウント接続、すなわち、2つのpサブマウント接続24、及び1つのnサブマウント接続23によってサブマウントに接続される。nサブマウント接続23は、n接点領域10(絶縁層22によって囲まれた)内のどこにでも位置することができ、バイア21のすぐ上に位置する必要がない。同様に、pサブマウント接続24は、p接点9上のどこにでも位置することができる。その結果、素子のサブマウントへの接続は、p接点9及びn接点10の形状又は配置によって制約されない。
図11は、大接合素子(すなわち、面積が1平方ミリメートルに等しいか又はそれ以上)の平面図である。図12は、図11に示す素子の軸線DDに沿って取った断面図である。図11及び12はまた、図2、3、7A,7B、及び8に示すエピタキシャル構造20のいずれと共にも使用することができる接点構成を示す。エピタキシャル構造20の活性領域は、n接点10が形成される3つのトレンチによって分離された4つの領域に分割される。各領域は、p接点9上に形成された4つのpサブマウント接続24によってサブマウントに接続される。上述のように、トンネル接合を含む素子では、p接点9は、n型層上に形成することができ、n接点10と構造及び材料が同じであってもよい。他の実施形態では、p接点9は、p型層上に形成することができ、n接点10とは構造又は材料が異なってもよく、又は、p接点9は、図7Aに示すような結合層13であってもよい。n接点10は、4つの活性領域を取り囲む。n接点10は、6つのnサブマウント接続23によってサブマウントに接続される。n及びp接点は、絶縁層22によって電気的に分離することができる。
図9〜12に示す素子は、一般的に、素子を出る大部分の光が成長基板1を通って出るようにフリップチップ構成で取り付けられる。図13及び14は、上面発光素子を示し、素子を出る大部分の光は、接点が形成される面と同じエピタキシャル層の上面を通って出る。図13は、上面発光素子の平面図である。図14は、軸線Eに沿って取った図13の一部分の断面図である。図14は、テクスチャ化された上部エピタキシャル層を示すが、エピタキシャル層20は、図2、3、7A、7B、及び8に示すエピタキシャル構造のいずれであってもよい。p接点9のフィンガーは、n接点10のフィンガーに割り込む。接点9及び10が素子の活性領域によって放射された光を吸収する材料から形成される場合は、接点9及び10によって覆われる領域を最小にすることができる。素子は、パッケージのリードにワイヤ結合することができる。
図16は、図13及び14に示す素子のような2つの素子に対して、1つはトンネル接合の上に形成されたテクスチャ層があり、1つはトンネル接合はあるがテクスチャ層がない場合の相対外部量子効率(任意単位)を電流を関数として示す。図16の波線は、テクスチャ層を有する素子を表し、実線は、テクスチャ層がない素子を表す。図16に示すように、テクスチャ層を含む素子の外部量子効率は、テクスチャ層のない素子よりも高く、テクスチャ層が素子から抽出される光の量に寄与することを示す。
図15は、パッケージ化された発光素子の分解組み立て図である。放熱スラグ100は、差込成形リードフレーム106に入れられる。差込成形リードフレーム106は、例えば、電路を形成する金属フレームの周りに成形された充填プラスチック材料である。スラグ100は、任意的な反射器カップ102を含むことができる。上述の素子のいずれでもよい発光素子ダイ104は、スラグ100に直接的又は熱伝導サブマウント103を通じて間接的に取り付けられる。光学レンズ108を追加することもできる。
本発明を詳細に説明したが、当業者は、本発明の開示に基づいて、本明細書に説明した革新的概念の精神から逸脱することなく本発明に対して修正を行うことができることを認めるであろう。従って、本発明の範囲は、図解及び説明した具体的な実施形態に限定されないものとする。
III族窒化物フリップチップ発光素子を示す図である。 トンネル接合を含む素子を示す図である。 トンネル接合を含む素子を示す図である。 n−GaN上の2つの変位したAl接点に対する直列抵抗及びバリア電圧対温度のプロットを示す図である。 多層接点を示す図である。 波長の関数としたアルミニウム及び銀の計算反射率のプロットを示す図である。 散乱構造を含む素子を示す図である。 散乱構造を含む素子を示す図である。 散乱構造を含む素子を示す図である。 小接合発光素子の平面図である。 小接合発光素子の断面図である。 大接合発光素子の平面図である。 大接合発光素子の断面図である。 上面発光素子の平面図である。 上面発光素子の断面図である。 パッケージ化された発光素子を示す図である。 図13及び図14による2つの素子に対して、1つはテクスチャ層を使用し、1つはテクスチャ層を使用しない場合の電流の関数とした外部量子効率を示す図である。
符号の説明
1 基板
2、7 n型領域
3 活性領域
4 p型領域
9、10 接点
100 トンネル接合

Claims (49)

  1. 第1の導電型の第1の層と、
    第2の導電型の第1の層と、
    活性領域と、
    前記第1の導電型の第1の層よりも大きいドーパント濃度を有する第1の導電型の第2の層と前記第2の導電型の第1の層よりも大きいドーパント濃度を有する第2の導電型の第2の層とを含むトンネル接合と、
    第1の導電型の第3の層と、
    前記第1の導電型の第1の層に電気的に接続した第1の接点と、
    前記第1の導電型の第3の層に電気的に接続した第2の接点と、
    を含み、
    前記第1及び第2接点は、同じ材料を含み、
    前記第1及び第2接点の材料は、前記活性領域によって放射された光に対して75%よりも大きい反射率を有し、
    前記活性領域は、第1の導電型の層と第2の導電型の層との間に配置され、
    前記トンネル接合は、前記第の導電型の第1の層と前記第1の導電型の第3の層との間に配置され、
    光は、前記第1及び第2接点と反対の素子の表面から抽出され、
    前記第1の導電型の第3の層と前記第2接点との間に配置されたテクスチャ層を更に含み、前記第1の導電型はn型であり、前記第2の導電型はp型である、
    ことを特徴とするIII族窒化物発光素子。
  2. 前記第1の導電型の第2の層のドーパント濃度は、約1018/立方センチメートルから約5x1020/立方センチメートルの範囲であり、
    前記第2の導電型の第2の層のドーパント濃度は、約1018/立方センチメートルから約5x1020/立方センチメートルの範囲である、
    ことを特徴とする請求項1に記載の素子。
  3. 前記第1の導電型の第2の層のドーパント濃度は、約2x1020/立方センチメートルから約4x1020/立方センチメートルの範囲であることを特徴とする請求項1に記載の素子。
  4. 前記第2の導電型の第2の層のドーパント濃度は、約7x1019/立方センチメートルから約9x1019/立方センチメートルの範囲であることを特徴とする請求項1に記載の素子。
  5. 前記トンネル接合は、逆バイアスモードで作動する時に約0Vから約1Vの範囲の電圧降下を有することを特徴とする請求項1に記載の素子。
  6. 前記トンネル接合は、逆バイアスモードで作動する時に約0.1Vから約1Vの範囲の電圧降下を有することを特徴とする請求項1に記載の素子。
  7. 前記第1の導電型の第2の層の厚さは、約1ナノメートルから約50ナノメートルの範囲であり、
    前記第2の導電型の第2の層の厚さもまた、約1ナノメートルから約50ナノメートルの範囲である、
    ことを特徴とする請求項1に記載の素子。
  8. 前記トンネル接合の厚さは、約2ナノメートルから約100ナノメートルの範囲であることを特徴とする請求項1に記載の素子。
  9. 前記テクスチャ層は、半導体材料のアイランド及び該アイランド間のポケットを含むことを特徴とする請求項に記載の素子。
  10. 前記半導体材料のアイランドは、前記テクスチャ層の容積の約10%から約90%を構成することを特徴とする請求項に記載の素子。
  11. 前記半導体材料のアイランドは、前記テクスチャ層の容積の約10%から約50%を構成することを特徴とする請求項に記載の素子。
  12. 前記ポケットは、空気で充填されることを特徴とする請求項に記載の素子。
  13. 前記ポケットは、屈折率が約2よりも小さい材料で少なくとも部分的に充填されることを特徴とする請求項に記載の素子。
  14. 前記第2接点は、テクスチャ層の上に形成されて前記ポケットを充填することを特徴とする請求項に記載の素子。
  15. 前記テクスチャ層の厚さは、約200オングストロームから約10,000オングストロームの間であることを特徴とする請求項に記載の素子。
  16. 前記テクスチャ層の厚さは、約500オングストロームから約4000オングストロームの間であることを特徴とする請求項に記載の素子。
  17. 前記第2接点は、前記テクスチャ層に結合されることを特徴とする請求項に記載の素子。
  18. 前記テクスチャ層と前記第2接点との間に配置された少なくとも1つの空隙を更に含むことを特徴とする請求項17に記載の素子。
  19. サブマウントと、
    前記第1接点を前記サブマウントに接続する第1の相互接続と、
    前記第2接点を前記サブマウントに接続する第2の相互接続と、
    を更に含むことを特徴とする請求項1に記載の素子。
  20. 前記サブマウントに接続した複数のリードと、
    前記サブマウントの上に重なるレンズと、
    を更に含むことを特徴とする請求項19に記載の素子。
  21. 前記リードと前記サブマウントとの間に配置された放熱板、
    を更に含むことを特徴とする請求項20に記載の素子。
  22. 前記第1及び第2接点は、アルミニウムを含むことを特徴とする請求項1に記載の素子。
  23. 前記第1及び第2接点の少なくとも一方は、多層接点を含むことを特徴とする請求項1に記載の素子。
  24. 前記多層接点は、アルミニウムの第1の層と、Al−Si、Al−Si−Ti、Al−Cu、及びAl−Cu−Wから成る群から選択された材料を有して該第1の層の上に重なる第2の層とを含むことを特徴とする請求項23に記載の素子。
  25. 第1の導電型の第1の層と、
    第2の導電型の第1の層と、
    活性領域と、
    前記第1の導電型の第1の層よりも大きいドーパント濃度を有する第1の導電型の第2の層と前記第2の導電型の第1の層よりも大きいドーパント濃度を有する第2の導電型の第2の層とを含むトンネル接合と、
    前記トンネル接合の上に重なるテクスチャ層と、
    を含み、
    前記活性領域は、第1の導電型の層と第2の導電型の層との間に配置される、
    ことを特徴とするIII族窒化物発光素子。
  26. 前記第1の導電型の第1の層と電気的に接続した第1の接点と、
    前記テクスチャ層と電気的に接続した第2の接点と、
    を更に含むことを特徴とする請求項25に記載の素子。
  27. 前記テクスチャ層に隣接する前記第2接点の表面は、実質的に平坦であり、
    前記テクスチャ層と前記第2接点との間に配置された少なくとも1つの空隙、
    を更に含むことを特徴とする請求項26に記載の素子。
  28. 前記空隙は、空気で充填されることを特徴とする請求項27に記載の素子。
  29. 偏光選択層を更に含むことを特徴とする請求項25に記載の素子。
  30. 第1の表面と該第1の表面の反対側に第2の表面とを有する基板を更に含み、
    前記第1の導電型の第1の層は、前記第1の表面の上に重なり、前記偏光選択層は、前記第2の表面上に配置される、
    ことを特徴とする請求項29に記載の素子。
  31. 前記偏光選択層は、ワイヤグリッド偏光器を含むことを特徴とする請求項29に記載の素子。
  32. サブマウントと、
    前記第1接点を前記サブマウントに接続する第1の相互接続と、
    前記第2接点を前記サブマウントに接続する第2の相互接続と、
    を更に含むことを特徴とする請求項25に記載の素子。
  33. 前記サブマウントに接続した複数のリードと、
    前記サブマウントの上に重なるレンズと、
    を更に含むことを特徴とする請求項32に記載の素子。
  34. 前記リードと前記サブマウントとの間に配置された放熱板、
    を更に含むことを特徴とする請求項33に記載の素子。
  35. 前記テクスチャ層は、半導体材料のアイランドとポケットとを含むことを特徴とする請求項25に記載の素子。
  36. 前記半導体材料のアイランドは、前記テクスチャ層の容積の約10%から約90%を構成することを特徴とする請求項35に記載の素子。
  37. 前記半導体材料のアイランドは、前記テクスチャ層の容積の約10%から約50%を構成することを特徴とする請求項35に記載の素子。
  38. 前記ポケットは、空気で充填されることを特徴とする請求項35に記載の素子。
  39. 前記ポケットは、屈折率が約2よりも小さい材料で少なくとも部分的に充填されることを特徴とする請求項35に記載の素子。
  40. 前記第2接点は、テクスチャ層の上に形成されて前記ポケットを充填することを特徴とする請求項35に記載の素子。
  41. 前記テクスチャ層の厚さは、約200オングストロームから約10,000オングストロームの間であることを特徴とする請求項25に記載の素子。
  42. 前記テクスチャ層の厚さは、約500オングストロームから約4000オングストロームの間であることを特徴とする請求項25に記載の素子。
  43. 第1の表面と該第1の表面の反対側に第2の表面とを有する基板と、
    前記第1の表面上に形成された第1の導電型の層と、
    第2の導電型の層と、
    前記第1の導電型の層と前記第2の導電型の層との間に配置された活性領域と、
    前記第2の表面上に形成されたテクスチャ層と、
    を含むことを特徴とするIII族窒化物発光素子。
  44. 前記基板は、SiCであることを特徴とする請求項43に記載の素子。
  45. 前記テクスチャ層は、半導体材料のアイランドとポケットとを含むことを特徴とする請求項43に記載の素子。
  46. 前記半導体材料のアイランドは、前記テクスチャ層の容積の約10%から約90%を構成することを特徴とする請求項45に記載の素子。
  47. 前記半導体材料のアイランドは、前記テクスチャ層の容積の約10%から約50%を構成することを特徴とする請求項45に記載の素子。
  48. 前記テクスチャ層の厚さは、約200オングストロームから約10,000オングストロームの間であることを特徴とする請求項43に記載の素子。
  49. 前記テクスチャ層の厚さは、約500オングストロームから約4000オングストロームの間であることを特徴とする請求項43に記載の素子。
JP2004322917A 2004-10-07 2004-10-07 半導体発光素子 Active JP4833537B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004322917A JP4833537B2 (ja) 2004-10-07 2004-10-07 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004322917A JP4833537B2 (ja) 2004-10-07 2004-10-07 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2006108600A JP2006108600A (ja) 2006-04-20
JP4833537B2 true JP4833537B2 (ja) 2011-12-07

Family

ID=36377926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004322917A Active JP4833537B2 (ja) 2004-10-07 2004-10-07 半導体発光素子

Country Status (1)

Country Link
JP (1) JP4833537B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278751A (ja) * 2005-03-29 2006-10-12 Mitsubishi Cable Ind Ltd GaN系半導体発光素子
KR100809236B1 (ko) * 2006-08-30 2008-03-05 삼성전기주식회사 편광 발광 다이오드
DE102007032555A1 (de) * 2007-07-12 2009-01-15 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
KR101585239B1 (ko) * 2007-10-25 2016-01-22 코닌클리케 필립스 엔.브이. 편광 광 방출 장치
JP2009200522A (ja) * 2009-05-15 2009-09-03 Mitsubishi Chemicals Corp GaN系半導体発光素子
JP2011044593A (ja) * 2009-08-21 2011-03-03 Hitachi Chem Co Ltd Led基板及びledパッケージ
JP5420515B2 (ja) * 2010-10-21 2014-02-19 シャープ株式会社 窒化物半導体発光素子
DE102011017196A1 (de) 2011-04-15 2012-10-18 Osram Opto Semiconductors Gmbh Polarisierte Strahlung emittierender Halbleiterchip
CN109448568A (zh) * 2018-09-30 2019-03-08 深圳市时代华影科技股份有限公司 偏光led芯片、封装体、模组及显示屏、3d显示装置及方法
AU2021340423A1 (en) 2020-09-11 2023-04-13 Nichia Corporation Nitride semiconductor element and method of manufacturing nitride semiconductor element

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325479B2 (ja) * 1997-01-30 2002-09-17 株式会社東芝 化合物半導体素子及びその製造方法
US6900067B2 (en) * 2002-12-11 2005-05-31 Lumileds Lighting U.S., Llc Growth of III-nitride films on mismatched substrates without conventional low temperature nucleation layers
JP2004281553A (ja) * 2003-03-13 2004-10-07 Nippon Telegr & Teleph Corp <Ntt> 発光ダイオード

Also Published As

Publication number Publication date
JP2006108600A (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
US6847057B1 (en) Semiconductor light emitting devices
US10749075B2 (en) Semiconductor light-emitting device
US7808011B2 (en) Semiconductor light emitting devices including in-plane light emitting layers
US8772805B2 (en) High efficiency light emitting diode and method for fabricating the same
TWI499075B (zh) 具有光擷取結構的半導體發光裝置
US6630689B2 (en) Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
JP5550078B2 (ja) 半導体発光素子
KR100887139B1 (ko) 질화물 반도체 발광소자 및 제조방법
TWI431802B (zh) 光電半導體本件
EP2657992A2 (en) Light emitting device and light emitting device package
JP2006108698A (ja) フリップチップ発光デバイス用のコンタクト及び全方向反射ミラー
US8354685B2 (en) Semiconductor light emitting device
US11545595B2 (en) Contact structures for light emitting diode chips
US11764332B2 (en) Semiconductor light-emitting device
JP4833537B2 (ja) 半導体発光素子
DE102004050891B4 (de) Lichtmittierende III-Nitrid-Halbleitervorrichtung
KR101203138B1 (ko) 발광소자와 그 제조방법
KR20200079122A (ko) 마이크로 led 소자 및 마이크로 led 제조 방법
US9306120B2 (en) High efficiency light emitting diode
JP5298927B2 (ja) 発光素子
US20240234635A9 (en) Semiconductor light-emitting device
KR102260691B1 (ko) 발광 다이오드 및 이의 제조 방법
KR20170077509A (ko) 발광소자 및 조명장치
KR20160114867A (ko) 적색 발광소자 및 조명장치
KR20160127365A (ko) 적색 발광소자 및 조명장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110829

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110922

R150 Certificate of patent or registration of utility model

Ref document number: 4833537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250