KR102260691B1 - 발광 다이오드 및 이의 제조 방법 - Google Patents

발광 다이오드 및 이의 제조 방법 Download PDF

Info

Publication number
KR102260691B1
KR102260691B1 KR1020190102910A KR20190102910A KR102260691B1 KR 102260691 B1 KR102260691 B1 KR 102260691B1 KR 1020190102910 A KR1020190102910 A KR 1020190102910A KR 20190102910 A KR20190102910 A KR 20190102910A KR 102260691 B1 KR102260691 B1 KR 102260691B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
semiconductor layer
light emitting
emitting diode
Prior art date
Application number
KR1020190102910A
Other languages
English (en)
Other versions
KR20210023141A (ko
Inventor
정성훈
오문식
김현수
최철종
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020190102910A priority Critical patent/KR102260691B1/ko
Publication of KR20210023141A publication Critical patent/KR20210023141A/ko
Application granted granted Critical
Publication of KR102260691B1 publication Critical patent/KR102260691B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

본 발명은 발광 다이오드 및 이의 제조 방법에 관한 것으로서, 상기 발광 다이오드는 서로 마주보며 배치되는 제 1 반도체층과 제 2 반도체층, 상기 제 1 반도체층과 상기 제 2 반도체층 사이에 위치하는 활성층, 그리고 상기 제 2 반도체층 위에 서로 이격되어 위치하는 제 1 전극 및 제 2 전극을 포함하며, 상기 제 1 전극은 전반사 반사경(Omni-directional reflectors, ODR) 전극이다.
상기 발광 다이오드는 식각 공정 없이 항복현상을 이용하여 반도체층과 전극을 형성함으로써 공정을 단순화하고 공정 단가를 절감할 수 있고, 플립-칩 구현으로 발광 면적의 손실 없이 전극 배치를 최적화함으로 효율을 증가시키고, 광 손실을 최소화시킬 수 있으며, 균일한 전류 전달 효과를 얻을 수 있다.

Description

발광 다이오드 및 이의 제조 방법{LIGHT-EMITTING DIODES AND METHOD OF MANUFACTURING THE SAME}
본 발명은 발광 다이오드 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 식각 공정 없이 항복현상을 이용하여 반도체층과 전극을 형성함으로써 공정을 단순화하고 공정 단가를 절감할 수 있고, 플립-칩 구현으로 발광 면적의 손실 없이 전극 배치를 최적화함으로 효율을 증가시키고, 광 손실을 최소화시킬 수 있으며, 균일한 전류 전달 효과를 얻을 수 있는 발광 다이오드 및 이의 제조 방법에 관한 것이다.
일반적으로 발광 다이오드는 광통신, 전자기기, 조명 등에서 광원으로 널리 사용된다. GaN계 발광 다이오드는 사용되는 중 대표적인 물질이다. 하지만 GaN의 벌크는 단결정체로 형성시킬 수 없기 때문에, GaN 결정 성장에 적합한 사파이어 기판의 사용을 대부분 사용하고 있다.
사파이어 기판 위에 n형 GaN 층/활성층/p형 GaN층을 차례대로 성장시키고 소자 제작 공정을 한다. 이때, n형 GaN층은 노출되어 있지 않아 건식 식각 공법을 활용하여 p형 GaN과 활성층을 식각 후 n형 GaN층을 노출시킨다. 노출된 n형 GaN층과 p형 GaN층에 각각 전극을 형성시키고 전류 주입을 하여 발광시킨다.
이렇게 제작된 소자는 건식 식각 공정에서 p형 GaN와 활성층의 표면에 결함을 발생시키고, 발광된 빛이 나가는 면적을 감소시켜 효율을 감소시키는 문제가 발생한다.
또한, n형 전극으로 사용되는 오믹 접촉 금속은 반사도 50 % 이하로 많은 양의 빛을 흡수해서 손실이 나타난다. 또한, 사용되는 사파이어 기판은 낮은 열전도성으로 발광 시 칩에서 발생되는 열 방출이 늦게 되고, 이로 인해 발광 다이오드의 수명 또한 감소되는 문제점이 있다.
상술한 바와 같이, 고효율/고출력을 갖는 질화갈륨계 발광 다이오드를 제작하기 위하여 다양한 구조의 발광 다이오드가 활발히 연구 중에 있다. 발광 면적에 가장 큰 문제가 되는 전극 배치를 최적화함으로 추출 효율을 높이고, 반사도 증가로 광효율을 개선시키는 방법 등이 있다. 또한, 사파이어 기판 사용으로 인한 소자 수명의 문제에 대한 연구가 이루어지고 있다. 그러나, 아직까지 공정이 복잡하고, 효과적인 구조에 대한 연구는 다소 미비한 상태이다.
본 발명의 목적은 식각 공정 없이 항복현상을 이용하여 반도체층과 전극을 형성함으로써 공정을 단순화하고 공정 단가를 절감할 수 있고, 플립-칩 구현으로 발광 면적의 손실 없이 전극 배치를 최적화함으로 효율을 증가시키고, 광 손실을 최소화시킬 수 있으며, 균일한 전류 전달 효과를 얻을 수 있는 발광 다이오드를 제공하는 것이다.
본 발명의 다른 목적은 상기 발광 다이오드의 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따르면, 서로 마주보며 배치되는 제 1 반도체층과 제 2 반도체층, 상기 제 1 반도체층과 상기 제 2 반도체층 사이에 위치하는 활성층, 그리고 상기 제 2 반도체층 위에 서로 이격되어 위치하는 제 1 전극 및 제 2 전극을 포함하며, 상기 제 2 반도체층은 제 2 형 반도체로 동작하는 제 2 형 반도체 영역, 및 제 1 형 반도체로 동작하는 제 1 형 반도체 영역을 포함하고, 상기 제 1 전극은 상기 제 1 형 반도체 영역 위에 위치하고, 상기 제 2 전극은 상기 제 2 형 반도체 영역 위에 위치하며, 상기 제 1 전극은 전반사 반사경(Omni-directional reflectors, ODR) 전극인 것인 발광 다이오드를 제공한다.
상기 제 2 반도체층의 상기 제 1 형 반도체 영역은 제 1 형 반도체로 동작하는 항복 전도 채널(breakdown conducting channel)을 포함할 수 있다.
상기 항복 전도 채널은 상기 제 2 반도체층의 상기 제 1 형 반도체 영역에 항복 전압이 인가되어 브레이크다운(breakdown)되어 형성될 수 있다.
상기 전반사 반사경 전극은 상기 제 2 반도체층의 상기 제 1 형 반도체 영역 위에 위치하는 절연층, 및 상기 절연층 위에 위치하는 반사층을 포함하며, 상기 절연층은 마이크로 채널(microchannel)을 포함하고, 상기 반사층은 상기 마이크로 채널을 통하여 상기 절연층을 관통하여 상기 제 1 형 반도체 영역과 접하는 것일 수 있다.
본 발명의 다른 일 실시예에 따르면, 제 1 반도체층, 활성층, 및 제 2 반도체층을 적층하는 단계, 상기 제 2 반도체층 위의 일부 영역에 마이크로 채널을 포함하는 절연층을 형성하는 단계, 상기 절연층 위에, 상기 마이크로 채널을 통하여 상기 절연층을 관통하여 상기 제 2 반도체층과 접하도록, 반사층을 형성하여 제 1 전극을 형성하는 단계, 그리고 상기 제 1 전극을 통하여 상기 제 2 반도체층에 항복 전압을 인가하여 브레이크다운(breakdown)된 항복 전도 채널(breakdown conducting channel)을 형성하는 단계포함하는 발광 다이오드의 제조 방법을 제공한다.
본 발명의 발광 다이오드는 식각 공정 없이 항복현상을 이용하여 반도체층과 전극을 형성함으로써 공정을 단순화하고 공정 단가를 절감할 수 있고, 항복 현상을 이용한 소자에서 누설 전류가 크고 발광 효율이 감소하는 단점을 개선하면서도, n측 전극이 빛을 흡수하여 광효율을 감소시키는 문제를 해결하고, 굴절률을 변조시켜 넓은 파장 범위 및 입사각에 대해 전방위적인 높은 반사도를 가짐으로써 광효율이 개선되고, 플립-칩 구현으로 발광 면적의 손실 없이 전극 배치를 최적화함으로 효율을 증가시키고, 광 손실을 최소화시킬 수 있으며, 균일한 전류 전달 효과를 얻을 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 단면 모식도이다.
도 2는 도 1의 A 부분을 확대한 확대 단면 모식도이다.
도 3은 종래의 발광 다이오드에서 빛의 이동 경로를 나타내는 그림이다.
도 4는 본 발명의 발광 다이오드에서 빛의 이동 경로를 나타내는 그림이다.
도 5는 실시예 1에서 제조된 발광 다이오드의 항복현상 전을 나타내는 사진이다.
도 6은 실시예 1에서 제조된 발광 다이오드의 항복현상 후를 나타내는 사진이다.
도 7은 실시예 1에서 제조된 발광 다이오드의 항복 현상이 발생하는 전압을 나타내는 그래프이다.
도 8은 실시예 1에서 제조된 발광 다이오드의 항복 현상 전/후의 n-오믹 접촉을 나타내는 그래프이다.
도 9는 실시예 1에서 제조된 발광 다이오드의 항복 현상 전/후의 UVLED 구동을 나타내는 그래프이다.
도 10 내지 도 12는 실시예 및 비교예 1에서 제조된 발광 다이오드의 특성을 평가한 결과를 나타내는 그래프이다.
도 13은 실시예 및 비교예 1에서 제조된 발광 다이오드의 광추출 효율을 평가한 결과를 나타내는 그래프이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명의 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용한 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 발명의 명세서에서 '포함한다' 또는 '가지다' 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지칭하는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서 특별한 언급이 없는 한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 발명의 일 실시예에 따른 발광 다이오드는 서로 마주보며 배치되는 제 1 반도체층과 제 2 반도체층, 상기 제 1 반도체층과 상기 제 2 반도체층 사이에 위치하는 활성층, 그리고 상기 제 2 반도체층 위에 서로 이격되어 위치하는 제 1 전극 및 제 2 전극을 포함한다.
도 1은 상기 일 실시예에 따른 발광 다이오드의 단면 모식도이고, 도 2는 도 1의 A 부분을 확대한 확대 단면 모식도이다. 이하, 상기 도 1 및 도 2를 참조하여 상기 발광 다이오드를 보다 구체적으로 설명한다.
상기 도 1 및 도 2를 참조하면, 상기 발광 다이오드(100)는 서로 마주보며 배치되는 제 1 반도체층(22)과 제 2 반도체층(24), 상기 제 1 반도체층(22)과 상기 제 2 반도체층(24) 사이에 위치하는 활성층(23), 그리고 상기 제 2 반도체층(24) 위에 서로 이격되어 위치하는 제 1 전극(30) 및 제 2 전극(40)을 포함한다.
상기 발광 다이오드(100)는 상기 제 1 반도체층(22) 아래에 기판(10)을 더 포함할 수 있다. 상기 기판(10)은 통상 반도체 기판으로서 사용되는 것이라면 특별한 제한 없이 사용될 수 있다. 구체적으로, 상기 기판(10)은 반도체 단결정 성장용 기판일 수 있으며, 보다 구체적으로는 사파이어(sapphire), Al2O3, AlN, BN, GaAs, GaN, LiAlO2, LiGaO2, MgAl2O4, MgO, 실리콘(Si), 실리콘 카바이드(SiC), 산화아연(ZnO), 유리 등을 포함하는 기판(10)일 수 있다.
일 예로, 상기 기판(10)이 사파이어로 형성된 경우, 상기 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 방향의 요철상수가 13.001 Å, a축 방향 향으로는 4.765 Å의 요철 간 거리를 갖는 것일 수 있으며, 사파이어 면방향(orientation plane)으로는 C(0001)면, A(1120)면, R(1102)면 등을 갖는 것일 수 있다. 이중에서도 사파이어 기판(10)의 C면의 경우 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판(10)으로서 보다 바람직할 수 있다.
다만, 상기 사파이어 기판(10)은 낮은 열전도성으로 발광 시 칩에서 발생되는 열 방출이 늦게 되고, 이로 인해 발광 다이오드(100)의 수명 또한 감소되는 문제점이 있다. 이에, 상기 발광 다이오드(100) 제조 후, 상기 사파이어 기판을 제거하여 열 방출을 높여 열에 의한 발광 다이오드(100)의 수명을 높일 수 있고, 광 추출 효율을 증가시킬 수 있다.
상기 기판(10)은 100 ㎛ 내지 600 ㎛의 두께를 가질 수 있다. 상기한 범위내의 두께를 가질 때 상기 기판(10) 위에 형성되는 발광 다이오드(100)에 대해 적절한 지지력을 나타낼 수 있다. 보다 구체적으로는 상기 기판(10)은 200 ㎛ 내지 400 ㎛의 두께를 가질 수 있다.
상기 발광 다이오드(100)는, 전기 에너지를 빛 에너지로 변환하여 발광을 나타내거나, 또는 빛 에너지를 전기 에너지로 변환하는 역할을 하는 것으로, 상기 발광 다이오드(100)의 반도체 광전자 구조체(20)는 해당 기술분야에서 통상적으로 사용되는 것이라면 특별한 제한 없이 사용할 수 있다.
구체적으로, 상기 발광 다이오드(100)가 질소계 반도체 광전자 구조체(20)를 포함하는 경우, 상기 반도체 광전자 구조체(20)는 제 1 반도체층(22), 활성층(23), 그리고 제 2 반도체층(24)이 순차로 적층된 다층 구조체일 수 있다.
상기 발광 다이오드(100)에 있어서, 상기 제 1 반도체층(22)은 제 1 도전형 불순물로 도핑된 질화물 반도체를 포함할 수 있다. 상기 질화물 반도체는 구체적으로는, AlxInyGa(1-x-y)N(이때, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)일 수 있으며, 보다 구체적으로는 GaN, AlGaN 또는 InGaN 등일 수 있다. 또한, 상기 질화물 반도체에 도핑되는 제 1 도전형 불순물은 n형 불순물일 수 있으며, 구체적으로는, Si, Ge, Se, 또는 Te 등일 수 있다.
상기 제 1 반도체층(22)은 상기 발광 다이오드(100)의 성능에 미치는 제 1 반도체층(22)의 영향을 고려할 때, 1 ㎛ 내지 20 ㎛, 보다 구체적으로는 1 ㎛ 내지 10 ㎛의 두께를 가질 수 있다.
또한, 상기 발광 다이오드(100)에 있어서, 상기 제 1 반도체층(22) 위에 위치하는 활성층(23)은 전자 및 정공이 재결합되는 영역으로서, 양자우물층과 양자장벽층을 포함한다. 상기 반도체 광전자 구조체(20)가 발광 소자일 경우 상기 활성층(23)은 소정의 파장을 갖는 빛을 발산하고, 상기 반도체 광전자 구조체(20)가 수광소자 또는 광기전력 발생소자일 경우에는 소정의 파장을 갖는 빛을 흡수한다. 따라서, 상기 활성층(23)에서 발산되거나 흡수되는 빛의 파장은 상기 활성층(23)을 구성하는 물질의 종류에 따라 달라질 수 있다.
구체적으로, 상기 발광 다이오드(100)가 질소계 발광다이오드인 경우 상기 활성층(23)은 인듐 함량에 따라 밴드갭 에너지가 조절되도록 InxGa1-xN(0<x<1) 등의 반도체 재료를 포함할 수 있다.
또한, 상기 활성층(23)은 양자 장벽층과 양자 우물층이 서로 교대로 적층된 다중 양자 우물(multi-quantumn well, MQW) 구조를 가질 수 있다. 구체적으로 상기 활성층(23)은 InGaN과 GaN이 반복적으로 적층되어 형성될 수 있고, AlGaN과 GaN이 반복적으로 적층되어 형성될 수도 있다.
상기 활성층(23)은 상기 발광 다이오드(100)의 성능에 미치는 활성층(23)의 영향을 고려할 때, 0.1 ㎛ 내지 20 ㎛, 구체적으로 1 ㎛ 내지 10 ㎛의 두께를 가질 수 있다.
상기 반도체 광전자 구조체(20)에 있어서, 상기 활성층(23) 위에 위치하는 상기 제 2 반도체층(24)은 제 2 도전형 불순물로 도핑된 질화물 반도체를 포함할 수 있다. 상기 질화물 반도체는 구체적으로는, AlxInyGa(1-x-y)N(이때, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)일 수 있으며, 보다 구체적으로는 GaN, InN, AlGaN, 또는 InGaN 등일 수 있다. 또한, 상기 질화물 반도체에 도핑되는 제 2 도전형 불순물은 p형 불순물로서, 구체적으로는 Mg, Zn, 또는 Be 등일 수 있다.
상기 제 2 반도체층(24)은 상기 발광 다이오드(100)의 성능에 미치는 제 2 반도체층(24)의 영향을 고려할 때, 0.01 ㎛ 내지 1 ㎛, 구체적으로는 0.05 ㎛ 내지 0.1 ㎛의 두께를 가질 수 있다.
한편, 상기 제 2 반도체층(24)은 제 2 형 반도체로 동작하는 제 2 형 반도체 영역(242), 및 제 1 형 반도체로 동작하는 제 1 형 반도체 영역(241)을 포함한다. 일 예로, 상기 제 2 형 반도체는 p형 반도체이고, 상기 제 1 형 반도체는 n형 반도체일 수 있다.
구체적으로, 상기 제 2 반도체층(24)의 상기 제 1 형 반도체 영역(241)은 제 1 형 반도체로 동작하는 항복 전도 채널(breakdown conducting channel, 243)을 포함할 수 있다. 상기 항복 전도 채널(243)은 상기 제 2 반도체층(24)의 상기 제 1 형 반도체 영역(241)에 항복 전압이 인가되어 브레이크다운(breakdown)되어 형성될 수 있다.
즉, 상기 발광 다이오드(100)에서는 상기 제 1 형 반도체 영역(241)이 일반적인 금속 오믹 접촉이 아니라, 전도성 물질의 물리적 접촉으로 물리적으로 하나의 제 2 반도체층(24)의 표면 중 항복 전압이 인가된 접점으로부터 좁은 물리적 접촉 영역으로 인한 높은 항복 전압이 인가되는 일정 영역이 브레이크다운(Breakdown)되어 형성되는 것을 예로 하고 있다.
여기서, 항복 전압이 인가되어 형성되는 제 1 형 반도체 영역(241)은 고저항성의 도전성 채널을 형성함으로써, 일정 전류 이상이 인가되는 경우, 전류가 흐를 수 있는 상태가 된다.
상기 도 2에 도시된 바와 같이, 상기 제 2 반도체층(24)의 상기 제 1 형 반도체 영역(241)과 상기 제 2 형 반도체 영역(242)이 형성된 상태에서, 상기 제 1 형 반도체 영역(241)에 (+) 전원을 인가하고, 상기 제 2 형 반도체 영역(242)에 (-) 전원을 인가하게 되면, 상기 제 1 형 반도체 영역(241)과 상기 제 1 반도체층(22) 사이의 활성층(23) 영역에서 발광이 나타나게 된다.
보다 구체적으로 설명하면, 상기 제 2 반도체층(24)에는 캐리어로 정공이 존재하는 상태이다. 이때, 상기 제 2 반도체층(24)의 일부 영역에 항복 전압이 인가되어 브레이크다운(Breakdown)되면, 상기 제 2 반도체층(24)의 일부 영역은 도전성을 띄게 되어, 이를 통해 그 하부의 제 1 반도체층(22)과 전기적으로 연결된 상태가 된다.
따라서, 상기 제 1 형 반도체 영역(241)에 (+) 전원을 인가하고, 상기 제 2 형 반도체 영역(242)에 (-) 전원을 인가하게 되면, 상기 제 2 형 반도체 영역(242)을 통해 전자가 하부의 활성층(23), 상기 제 1 반도체층(22)을 거쳐 상기 제 1 형 반도체 영역(241) 하부의 활성층(23)으로 이동하게 되고, 상기 제 1 형 반도체 영역(241)의 캐리어인 정공과 상기 제 1 형 반도체 영역(241) 하부의 활성층(23) 영역에서 재결합함으로써, 발광 현상이 나타나게 된다.
따라서, 본 발명에서 상기 제 2 반도체층(24)은 식각되지 않으며, 상기 제 1 반도체층(22)은 식각된 제 2 반도체층(24) 사이로 드러나지 않는다. 다만, 본 발명이 이에 한정되는 것은 아니고, 상기 제 2 반도체층(24)은 식각될 수도 있다.
반면, 종래의 플립-칩 발광 다이오드 구조는 p형 GaN층과 활성층을 건식 식각 공법으로 식각하여 n형 GaN층을 노출 한 후 전극을 형성시켜 공정이 복잡하고, 식각에 따른 결함으로 효율이 감소되는 문제점이 있다. 반면에, 본 발명은 건식 식각 공법 없이 항복현상을 이용하여 오믹 접촉을 형성시키는 것으로서, 상기 제 1 반도체층(22)의 노출을 위한 식각 공정이 제거됨으로써, 공정 효율이 증가할 뿐만 아니라 식각 공정에서 야기될 수 있는 불량 문제를 원천적으로 제거할 수 있게 된다.
한편, 상기 제 1 반도체층(22) 및 상기 제 2 반도체층(24)은 각각 n형 및 p형 반도체층라고 설명되었으나, 이와 반대로 각각 p형 및 n형 반도체층일 수도 있다. 또한, 상기 제 1 반도체층(22) 및 상기 제 2 반도체층(24)은 각각 독립적으로 단일층일 수도 있고, 또는 2 층 이상의 다층 구조를 가질 수도 있다.
상기 발광 다이오드(100)는, 상기 반도체 광전자 구조체(20) 위에 서로 이격되어 위치하는 제 1 전극(30) 및 제 2 전극(40)을 포함한다.
구체적으로, 상기 제 1 전극(30)은 상기 제 1 형 반도체 영역(241) 위에 위치하고, 상기 제 2 전극(40)은 상기 제 2 형 반도체 영역(242) 위에 위치할 수 있다. 일 예로, 상기 제 1 전극(30)은 n형 전극이고, 상기 제 2 전극(40)은 p형 전극일 수 있다.
이때, 상기 제 1 전극(30)은 전반사 반사경(Omni-directional reflectors, ODR) 전극일 수 있다.
구체적으로, 상기 전반사 반사경 전극은 상기 제 2 반도체층(24)의 상기 제 1 형 반도체 영역(241) 위에 위치하는 절연층(31), 및 상기 절연층(31) 위에 위치하는 반사층(32)을 포함할 수 있다.
상기 절연층(31)은 상기 절연층(31)을 관통하는 마이크로 채널(microchannel, 311)을 포함하며, 상기 마이크로 채널(311)을 통하여 상기 반사층(32)은 상기 절연층(31)을 관통하여 상기 제 1 형 반도체 영역(241)과 접하게 된다.
상기 절연층(31)의 상기 마이크로 채널(311)은 상기 절연층(31)을 패터닝함으로써 형성될 수 있고, 상기 절연층(31)의 패턴은 단위 패턴을 구비한 도트(dot) 또는 메쉬(mesh) 구조일 수 있고, 상기 단위 메쉬 구조는 삼각형, 사각형, 또는 육각형 등의 다각형 형상일 수 있다.
상기 마이크로 채널(311)의 폭은 5 μm 내지 10 μm 일 수 있고, 상기 마이크로 채널(311) 사이의 간격은 10 μm 내지 20 μm일 수 있다. 상기 마이크로 채널(311)의 폭이 5 μm 미만인 경우 효과적인 절연층으로 작용되지 못하여 전반사 반사경 효과가 저하될 수 있고, 10 μm를 초과하는 경우 상기 반사층(32)과의 오믹 형성이 어려울 수 있다. 또한, 상기 절연층(31)의 전체 면적은 상기 반사층(32) 전체 면적의 2 % 내지 10 %일 수 있다. 상기 절연층(31)의 전체 면적이 상기 반사층(32) 전체 면적의 2 % 미만인 경우 상기 절연층(31)이 부족하여 전반사 반사경 효과가 저하될 수 있고, 10 %를 초과하는 경우 항복 현상으로 오믹 형성이 어려울 수 있다.
상기 절연층(31)은 산화 실리콘(SiO2) 또는 플루오린화 마그네슘(MgF2)을 포함할 수 있다.
상기 절연층(31)의 두께는 상기 절연층(31)의 굴절률(n)과 파장(nm)에 따라 달라질 수 있고, 일 예로, 상기 절연층(31)이 SiO2(n=1.46nm) 또는 MgF2(n=1.39nm)인 경우, 440 nm 파장에서 반사도가 가장 높은 각각 78 nm 또는 74 nm 두께로 증착시킬 수 있다. 상기 범위를 벗어나면 반사도가 감소하여 광추출 효율이 저하될 수 있다.
상기 반사층(32)은 상기 절연층(31) 위에 위치하며, 상기 마이크로 채널(311)을 통하여 상기 절연층(31)을 관통하여 상기 제 1 형 반도체 영역(241)과 접한다. 즉, 상기 반사층(32)은 상기 절연층(31)의 패턴 사이의 공간, 즉 상기 마이크로 채널(311)을 채우고, 상기 절연층(31) 위에 배치될 수 있다.
상기 반사층(32)은 알루미늄(Al), 은(Ag) 또는 이들의 합금일 수 있다. 즉, 상기 반사층(32)은 자외선 영역 특히 350 nm 부근에서 ITO(Indium Tin Oxide)에 비하여 96 % 이상의 높은 반사율을 제공할 수 있다.
기존의 n형 전극으로 사용되는 Ti계 전극이 빛을 흡수하여 광효율이 감소하는 문제가 있지만, 상기 전반사 반사경 전극의 경우 반사도를 96 % 이상까지 극대화할 수 있기 때문에 상기 문제를 해결할 수 있다.
구체적으로, 도 3은 종래의 발광 다이오드(100')에서 빛의 이동 경로를 나타내는 그림이고, 도 4는 본 발명의 발광 다이오드(100)에서 빛의 이동 경로를 나타내는 그림이다. 상기 도 3을 참조하면, 종래의 발광 다이오드(100')에서는 상기 활성층(23')에서 발생한 빛이 상기 제 1 전극(30')에 흡수되어 방출되지 못하는 반면, 상기 도 4를 참조하면, 상기 활성층(23)에서 발생한 빛이 상기 제 1 전극(30)에 흡수되지 않고, 반사되어 방출되기 때문에, 광추출이 향상되어 광파워 증가될 수 있음을 알 수 있다.
다만, 상기 제 1 전극(30)으로 상기 전반사 반사경 전극을 사용하여 광효율을 향상시키고자 할 때, 상기 절연층(31)의 절연 특성으로 인하여 오믹 접촉을 형성하는 것이 어렵다는 문제가 있다. 이에, 본 발명은 상기 제 2 반도체층(24)에 전압을 인가하여 항복 현상을 이용해 전류가 상기 제 1 반도체층(22)까지 흐르도록 함으로써, 이러한 문제를 해결한 것이다.
즉, 상기 절연층(31)이 마이크로 채널(311)을 포함하도록 하여, 상기 마이크로 채널(311)을 상기 항복 전도 채널(243)을 형성하기 위한 통로로 사용한 것이다.
또한, 기존의 항복 현상을 이용한 제조된 소자에서는 누설 전류가 크고 항복 현상시 발생하는 데미지로 발광 효율이 감소하는 단점이 있었으나, 상기 전반사 반사경 전극을 사용함으로써 이를 개선하는 시너지 효과도 얻었다. 즉, 상기 절연층(31)을 형성한 후 마이크로 크기의 상기 마이크로 채널(311)을 통하여 상기 반사층(32)과 상기 제 2 형 반도체 영역(242)을 오믹 접촉시킴으로써 효율을 증가시킬 수 있다.
상기 반사층(32)의 두께는 50 μm 내지 250 μm 일 수 있고, 구체적으로 180 μm 내지 220 μm일 수 있다. 상기 반사층(32)의 두께가 50 μm 미만인 경우 저항이 커질 수 있고, 250 μm를 초과하는 경우 상기 발광 다이오드(100)의 사이즈가 커지고 공정 단가가 상승할 수 있다.
상기 제 2 전극(40)은 상기 발광 다이오드(100)의 종류에 따라 해당 기술분야에서 통상적으로 사용되는 것이라면 특별한 제한 없이 사용될 수 있다. 구체적으로, 상기 발광 다이오드(100)가 질소계 발광다이오드인 경우 상기 제 2 전극(40)은 도전성 물질을 포함할 수 있으며, 보다 구체적으로는 Ti, Cr, Au, Al, Ni, Ag, Zn, Pt 등의 금속 단체, 또는 이들의 합금을 포함할 수 있다.
또한, 상기 제 2 전극(40)은 단층 구조 또는 2 층 이상의 다층 구조를 가질 수 있으며, 보다 구체적으로 상기 제 2 전극(40)은 Ni/Ag/Pt가 순차적으로 증착된 것일 수 있다.
상기 제 2 전극(40)의 두께는 100 nm 내지 200 nm일 수 있다.
본 발명의 다른 일 실시예에 따른 발광 다이오드의 제조 방법은 제 1 반도체층, 활성층, 및 제 2 반도체층을 적층하는 단계, 상기 제 2 반도체층 위의 일부 영역에 마이크로 채널을 포함하는 절연층을 형성하는 단계, 상기 절연층 위에, 상기 마이크로 채널을 통하여 상기 절연층을 관통하여 상기 제 2 반도체층과 접하도록, 반사층을 형성하여 제 1 전극을 형성하는 단계, 그리고 상기 제 1 전극을 통하여 상기 제 2 반도체층에 항복 전압을 인가하여 브레이크다운(breakdown)된 항복 전도 채널(breakdown conducting channel)을 형성하는 단계를 포함한다.
상기 제 1 반도체층, 활성층, 및 제 2 반도체층을 적층하는 단계는 통상의 방법에 따라 제조될 수 있으며, 구체적으로는, 유기 금속 화학 증착법(metalorganic chemical vapor deposition, MOCVD), 수소 기상 증착법(hydride vapor phase epitaxy, HVPE), MOCVD 또는 분자빔 에피택시법(molecular beam epitaxy, MBE) 등의 방법을 이용하여 기판 위에 제 1 반도체층 형성 물질, 활성층 형성 물질, 및 제 2 반도체층 형성 물질을 각각 이용하여 순차적으로 성장시킴으로써 제조될 수 있다. 이때, 상기 제 1 반도체 형성 물질, 상기 활성층 형성 물질, 및 상기 제 2 반도체 형성 물질은 앞서 설명한 바와 동일한 것일 수 있다.
다음으로, 상기 제 2 반도체층 위의 일부 영역에 마이크로 채널을 포함하는 절연층을 형성한다.
일 예로, 상기 절연층은 PECVD(plasma enhanced chemical vapor deposition), PVD(physical vapor deposition), 또는 스핀 코팅(spin coating) 등의 공정에 의해 형성될 수 있고, 상기 마이크로 채널은 식각이나 포토리소그래피 공정 등을 활용하여 패터닝을 통해 형성할 수 있다.
그 후, 상기 절연층 위에 상기 반사층을 형성한다. 일 예로, 상기 반사층은 유기 금속 화학 증착법(metalorganic chemical vapor deposition, MOCVD), 수소 기상 증착법(hydride vapor phase epitaxy, HVPE), MOCVD 또는 분자빔 에피택시법(molecular beam epitaxy, MBE) 등의 증착을 통하여, 상기 절연층의 마이크로 채널을 채우고, 상기 절연층 위에 형성될 수 있다.
다음으로, 상기 제 1 전극을 통하여 상기 제 2 반도체층에 항복 전압을 인가하여 브레이크다운된 항복 전도 채널을 형성한다. 이때, 상기 절연층의 마이크로 채널을 상기 항복 전도 채널을 형성하기 위한 통로로 사용한다.
일 예로, 상기 p형 반도체층인 제 2 반도체층의 일부 영역에 (+) 전원을 연결하고, 다른 영역에 (-) 전원을 연결한 후, 임계 바이어스, 예컨대 항복 전압(Breakdown voltage)을 인가하게 되면, (-) 전원이 연결된 p형 반도체층인 제 2 반도체층의 일부 영역에 음의 임계 바이어스가 인가되면서 해당 영역이 브레이크다운(Breakdown)된다. 이와 같이, 제 2 반도체층의 브레이크다운(Breakdown)된 일부 영역이, 항복 전도 채널을 형성하게 된다.
상기 항복 현상은 일정한 역방향 전류에서 발생하는 것으로 상기 제 2 반도체층의 품질에 따라 다소 차이가 발생할 수 있다. 다만, 일 예로 항복 전압이 -15 V 이상일 수 있다. 다만, 항복 전압이 너무 큰 경우 강한 전압에 의하여 상기 활성층의 손상을 야기할 수 있다.
한편, 상기 발광 다이오드의 제조 방법은 상기 제 2 반도체층 위에, 상기 제 1 전극과 이격되도록 제 2 전극을 형성하는 단계를 더 포함할 수 있다. 상기 제 2 전극의 형성 방법은 앞서 설명한 바와 같은 전극 형성용 물질을 이용하여 통상의 전극 형성 방법에 따라 실시될 수 있다.
선택적으로, 상기 발광 다이오드의 제조 방법은 상기 기판을 제거하는 단계를 더 포함하여, 열 방출을 높여 열에 의한 발광 다이오드의 수명을 높일 수 있고, 광 추출 효율을 증가시킬 수 있다.
상기 발광 다이오드는 TV, 조명, 의료 장비, 자동차 등과 같이 높은 광 출력이 요구되는 LED 조명 등에 유용하게 사용될 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
[제조예: 발광 다이오드의 제조]
(실시예)
사파이어 기판 위에 MOCVD 방법으로 n-GaN, MQW(Multi Quantum Well) 및 p-GaN를 순차적으로 성장시켜 발광 다이오드 구조체를 제조하였다.
p-GaN 위에 절연층(SiO2)을 78 nm 두깨로 패터닝하여 증착한 후, Al를 증착시켜 전반사 반사경 제 1 전극을 제조하였다. 이때, 상기 패터닝의 폭은 10 μm이고, 패터닝 사이 간격은 20 μm이었다.
상기 절연층의 패터닝을 통하여 Al가 p-GaN에 접촉하도록 함으로써, 이를 항복 전도 채널 형성 통로로 사용하였다. 구체적으로, 상기 제 1 전극에 -60 V를 인가하여 항복 현상으로 오믹 접촉을 형성시켰다.
다음으로, Ni/Ag/Pt(2/200/30 nm)를 최상위 p-GaN 위에 증착하여 제 2 전극을 형성함으로써 발광다이오드를 제조하였다.
(비교예 1)
사파이어 기판 위에 MOCVD 방법으로 n-GaN, MQW(Multi Quantum Well) 및 p-GaN를 순차적으로 성장시켜 발광 다이오드 구조체를 제조하였다.
통상의 포토리소그래피법과 건식 에칭방법을 이용한 유도결합형 플라즈마 반응성 이온식각장치(inductively coupled plasma reactive ion etching system)를 이용하여 rectangular mesa를 두께 약 0.6 ㎛ 정도로 하였다. 다음으로 Ti/Al/Ti/Au(30/70/30/70 nm) 및 Ni/Ag/Pt(2/200/30 nm)를 노출된 n-GaN 및 최상위 p-GaN 위에 각각 형성하여 제 1 전극 및 제 2 전극을 형성하여 발광 다이오드를 제조하였다.
(비교예 2)
사파이어 기판 위에 MOCVD 방법으로 n-GaN, MQW(Multi Quantum Well) 및 p-GaN를 순차적으로 성장시켜 발광 다이오드 구조체를 제조하였다.
p-GaN 위에 Ni/Ag/Pt(2/200/30 nm)를 증착하여 제 1 전극을 제조하였다. 이후, 상기 제 1 전극에 -15 V를 인가하여 항복 현상으로 오믹 접촉을 형성시켰다.
다음으로 Ni/Ag/Pt(2/200/30 nm)를 최상위 p-GaN 위에 증착하여 제 2 전극을 형성함으로써 발광다이오드를 제조하였다.
[실험예: 발광 다이오드의 물성 측정]
도 5 및 도 6은 각각 상기 실시예 1에서 제조된 발광 다이오드의 항복현상 전/후를 나타내는 사진이다. 상기 도 5는 항복현상 전의 사진이고, 상기 도 6은 항복현상 후의 사진이다.
도 7은 상기 실시예 1에서 제조된 발광 다이오드의 전류-전압 곡선으로 -15 V 에서 항복 현상이 발생하는 것을 보여준다.
상기 도 5 내지 도 7을 참조하면, 상기 실시예 1에서와 같이 n-GaN의 식각 없이 p-GaN 위에 올려서 항복 현상으로 전도성 채널을 제조한 경우, -15 V 이상에서 항복현상이 일어나는 것을 알 수 있다.
도 8은 상기 실시예 1에서 제조된 발광 다이오드의 항복 현상 전/후의 n-오믹 접촉을 나타내는 그래프로서, 전류-전압 곡선으로 -5 V에서 5 V 범위에서 측정한 것이다.
상기 도 8을 참조하면, 항복 현상 전에는 전류가 흐르지 않지만, 항복 현상 이후 전류가 흐르는 것을 확인할 수 있다.
도 9는 상기 실시예 1에서 제조된 발광 다이오드의 항복 현상 전/후의 UVLED 구동을 나타내는 그래프로서, -15 V 내지 10 V의 범위에서 상기 실시예 1에서 제조된 발광 다이오드의 항복 현상 전과 항복 현상 후의 전류-전압 곡선을 측정한 것이다.
상기 도 9을 통하여, 상기 실시예 1에서 제조된 발광 다이오드의 구동을 확인할 수 있다.
도 10 내지 도 12는 상기 실시예 및 상기 비교예 1에서 제조된 발광 다이오드의 특성을 평가한 결과를 나타내는 그래프이다.
상기 도 10은 인가 전류 50 mA 인 조건 및 방법으로 측정한 광파워 그래프이고, 상기 도 11은 전압 범위 0 V 내지 15 V에서 측정한 실시예 1 및 비교예 1에서 제조된 발광 다이오드의 전류-전압인 그래프이고, 상기 도 12는 0 mA 내지 50 mA를 인가하여 측정한 비교예 1 및 실시예 1에서 제조된 발광 다이오드의 광출력 그래프이다.
상기 도 10 내지 도 12를 참조하면, 상기 실시예에 제조된 발광 다이오드는 상기 비교예 1에서 제조된 발광 다이오드와 같은 발광 파장에서 빛을 내는 것을 확인할 수 있고, 광 파워가 15 %(@ 50 mA) 증가하는 것을 확인할 수 있다.
도 13은 상기 실시예 및 상기 비교예 1에서 제조된 발광 다이오드의 광추출 효율을 평가한 결과를 나타내는 그래프이다. 상기 도 13은 Light tools 시뮬레이션으로 전반사 반사경 전극을 적용한 소자의 광추출 효율 그래프이다.
상기 도 13을 참조하면, 상기 실시예에 제조된 발광 다이오드는 상기 비교예 1에서 제조된 발광 다이오드에 비하여 광추출 효율이 13 % 이상 향상되는 것을 확인할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100, 100': 발광 다이오드
10, 10': 기판
20: 반도체 광전자 구조체
22, 22': 제 1 반도체층
23, 23': 활성층
24, 24': 제 2 반도체층
241: 제 1 형 반도체 영역
242: 제 2 형 반도체 영역
243: 항복 전도 채널
30, 30': 제 1 전극
31: 절연층
311: 마이크로 채널
32: 반사층
40, 40': 제 2 전극

Claims (5)

  1. 서로 마주보며 배치되는 제 1 반도체층과 제 2 반도체층,
    상기 제 1 반도체층과 상기 제 2 반도체층 사이에 위치하는 활성층, 그리고
    상기 제 2 반도체층 위에 서로 이격되어 위치하는 제 1 전극 및 제 2 전극을 포함하며,
    상기 제 2 반도체층은 제 2 형 반도체로 동작하는 제 2 형 반도체 영역, 및 제 1 형 반도체로 동작하는 제 1 형 반도체 영역을 포함하고,
    상기 제 1 전극은 상기 제 1 형 반도체 영역 위에 위치하고, 상기 제 2 전극은 상기 제 2 형 반도체 영역 위에 위치하며,
    상기 제 1 전극은 전반사 반사경(Omni-directional reflectors, ODR) 전극인 것인 발광 다이오드.
  2. 제 1 항에 있어서,
    상기 제 2 반도체층의 상기 제 1 형 반도체 영역은 제 1 형 반도체로 동작하는 항복 전도 채널(breakdown conducting channel)을 포함하는 것인 발광 다이오드.
  3. 제 2 항에 있어서,
    상기 항복 전도 채널은 상기 제 2 반도체층의 상기 제 1 형 반도체 영역에 항복 전압이 인가되어 브레이크다운(breakdown)되어 형성된 것인 발광 다이오드.
  4. 제 1 항에 있어서,
    상기 전반사 반사경 전극은 상기 제 2 반도체층의 상기 제 1 형 반도체 영역 위에 위치하는 절연층, 및 상기 절연층 위에 위치하는 반사층을 포함하며,
    상기 절연층은 마이크로 채널(microchannel)을 포함하고,
    상기 반사층은 상기 마이크로 채널을 통하여 상기 절연층을 관통하여 상기 제 1 형 반도체 영역과 접하는 것인 발광 다이오드.
  5. 제 1 반도체층, 활성층, 및 제 2 반도체층을 순차적으로 적층하는 단계,
    상기 제 2 반도체층 위의 제1형 반도체 영역에 마이크로 채널을 포함하는 절연층을 형성하는 단계,
    상기 절연층 위에, 상기 마이크로 채널을 통하여 상기 절연층을 관통하여 상기 제 2 반도체층과 접하도록, 반사층을 형성하여 제 1 전극을 형성하는 단계,
    상기 제2 반도체층 위의 상기 제1형 반도체 영역과 다른 제2형 반도체 영역에, 상기 제1 전극과 이격된 제2 전극을 형성하는 단계 및
    상기 제 1 전극을 통하여 상기 제 2 반도체층에 항복 전압을 인가하여 브레이크다운(breakdown)된 항복 전도 채널(breakdown conducting channel)을 형성하는 단계를
    포함하는 발광 다이오드의 제조 방법.
KR1020190102910A 2019-08-22 2019-08-22 발광 다이오드 및 이의 제조 방법 KR102260691B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190102910A KR102260691B1 (ko) 2019-08-22 2019-08-22 발광 다이오드 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190102910A KR102260691B1 (ko) 2019-08-22 2019-08-22 발광 다이오드 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210023141A KR20210023141A (ko) 2021-03-04
KR102260691B1 true KR102260691B1 (ko) 2021-06-07

Family

ID=75174574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190102910A KR102260691B1 (ko) 2019-08-22 2019-08-22 발광 다이오드 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102260691B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593942B1 (ko) 2005-04-30 2006-06-30 삼성전기주식회사 Ｅｓｄ보호 기능을 구비한 3족 질화물 발광 소자
JP5249307B2 (ja) 2010-11-22 2013-07-31 日本電信電話株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812736B1 (ko) * 2006-06-29 2008-03-12 삼성전기주식회사 고휘도 질화물계 반도체 발광소자
KR20150061948A (ko) * 2013-11-28 2015-06-05 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102572525B1 (ko) * 2017-09-15 2023-08-31 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593942B1 (ko) 2005-04-30 2006-06-30 삼성전기주식회사 Ｅｓｄ보호 기능을 구비한 3족 질화물 발광 소자
JP5249307B2 (ja) 2010-11-22 2013-07-31 日本電信電話株式会社 半導体装置

Also Published As

Publication number Publication date
KR20210023141A (ko) 2021-03-04

Similar Documents

Publication Publication Date Title
US9455378B2 (en) High efficiency light emitting diode and method for fabricating the same
KR100716790B1 (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
US8709845B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
EP2403022B1 (en) Manufacturing method of semiconductor light emitting diode
KR101729263B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
CN101276863B (zh) 发光二极管及其制造方法
KR20100059820A (ko) ｐ-타입 표면을 가지는 발광 다이오드
KR20080065666A (ko) 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자 제조방법
KR101025980B1 (ko) 질화물계 반도체 발광소자의 제조방법
KR20130042784A (ko) 질화물 반도체 발광소자
KR20130058406A (ko) 반도체 발광소자
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
US20050079642A1 (en) Manufacturing method of nitride semiconductor device
KR20190133417A (ko) 발광 소자 및 이의 제조 방법
CN113875032B (zh) 一种发光二极管及制作方法
KR102260691B1 (ko) 발광 다이오드 및 이의 제조 방법
KR102046082B1 (ko) 발광소자 및 이의 제조방법
KR20110083290A (ko) 반도체 발광소자 및 이의 제조방법
KR20090112854A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
KR20160086603A (ko) 발광 소자
KR20110121176A (ko) 반도체 발광소자 및 이의 제조방법
KR102453545B1 (ko) 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치
KR102110458B1 (ko) 발광다이오드 및 그 제조 방법
KR100721169B1 (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
KR100756842B1 (ko) 광추출용 컬럼들을 갖는 발광 다이오드 및 그것을 제조하는방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant