JP2016174018A - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP2016174018A JP2016174018A JP2015052135A JP2015052135A JP2016174018A JP 2016174018 A JP2016174018 A JP 2016174018A JP 2015052135 A JP2015052135 A JP 2015052135A JP 2015052135 A JP2015052135 A JP 2015052135A JP 2016174018 A JP2016174018 A JP 2016174018A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- electrode
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 213
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 229910052751 metal Inorganic materials 0.000 claims description 59
- 239000002184 metal Substances 0.000 claims description 59
- 239000000463 material Substances 0.000 claims description 27
- 230000007423 decrease Effects 0.000 claims description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052718 tin Inorganic materials 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910017090 AlO 2 Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
【課題】生産性の高い半導体発光素子を提供する。【解決手段】実施形態によれば、基板、第１〜第３半導体層、第１、第２電極、を含む半導体発光素子が提供される。第１半導体層は、第１導電形である。第１半導体層は、基板と第１方向に離間する。第１半導体層は、第１半導体領域と、第２方向において第１半導体領域と並ぶ第２半導体領域と、を含む。第２半導体層は、第２導電形である。第２半導体層は、第２半導体領域と基板との間に設けられる。第３半導体層は、第２半導体領域と第２半導体層との間に設けられる。第１電極は、第１半導体領域と基板との間に設けられ、第１半導体領域と電気的に接続される。第２電極は、第２半導体層と基板との間に設けられ、第２半導体層と電気的に接続される。基板は、第１領域と、第２領域と、を含む。第２領域は、第１方向において第１領域と第１電極との間に設けられる。【選択図】図１
Description
本発明の実施形態は、半導体発光素子に関する。
発光ダイオード（ＬＥＤ：Light Emitting Diode）などの半導体発光素子において、生産性の向上が求められている。
本発明の実施形態は、生産性の高い半導体発光素子を提供する。
本発明の実施形態によれば、基板と、第１半導体層と、第２半導体層と、第３半導体層と、第１電極と、第２電極と、を含む半導体発光素子が提供される。前記第１半導体層は、第１導電形である。前記第１半導体層は、前記基板と第１方向に離間する。前記第１半導体層は、第１半導体領域と、前記第１方向と交差する第２方向において前記第１半導体領域と並ぶ第２半導体領域と、を含む。前記第２半導体層は、第２導電形である。前記第２半導体層は、前記第２半導体領域と前記基板との間に設けられる。前記第３半導体層は、前記第２半導体領域と前記第２半導体層との間に設けられる。前記第１電極は、前記第１半導体領域と前記基板との間に設けられ、前記第１半導体領域と電気的に接続される。前記第２電極は、前記第２半導体層と前記基板との間に設けられ、前記第２半導体層と電気的に接続される。前記基板は、第１領域と、第２領域と、を含む。前記第２領域は、前記第１方向において前記第１領域の一部と前記１電極との間に設けられる。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子を例示する模式図である。
図１（ａ）は、図１（ｂ）のＡ１−Ａ２線断面図である。
図１（ｂ）は、図１（ａ）の矢印ＡＡから見た平面図である。
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子を例示する模式図である。
図１（ａ）は、図１（ｂ）のＡ１−Ａ２線断面図である。
図１（ｂ）は、図１（ａ）の矢印ＡＡから見た平面図である。
図１（ａ）に示すように、本実施形態に係る半導体発光素子１１０は、第１半導体層１１と、第２半導体層１２と、第３半導体層１３と、基板７０と、金属層７５と、絶縁層６０と、第１電極４１と、第２電極５１と、を含む。
基板７０として、シリコン（Ｓｉ）またはサファイアなどの半導体基板が用いられる。基板７０は、例えば、導電性である。
第１半導体層１１は、第１導電形である。第１半導体層１１は、第１方向において基板７０と離間する。基板７０から第１半導体層１１に向かう方向が第１方向である。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。第２方向は、例えば、Ｘ軸方向である。Ｚ軸方向とＸ軸方向とに対して垂直な１つの方向をＹ軸方向とする。
第１半導体層１１は、第１半導体領域１１ａと、第１方向と交差する第２方向において第１半導体領域１１ａと並ぶ第２半導体領域１１ｂと、を含む。さらに、第１半導体層１１は、第３半導体領域１１ｃを含む。第３半導体領域１１ｃは、第１半導体領域１１ａと第２半導体領域１１ｂとの間に設けられる。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。第２方向は、例えば、Ｘ軸方向である。Ｚ軸方向とＸ軸方向とに対して垂直な１つの方向をＹ軸方向とする。
第１半導体層１１は、第１半導体領域１１ａと、第１方向と交差する第２方向において第１半導体領域１１ａと並ぶ第２半導体領域１１ｂと、を含む。さらに、第１半導体層１１は、第３半導体領域１１ｃを含む。第３半導体領域１１ｃは、第１半導体領域１１ａと第２半導体領域１１ｂとの間に設けられる。
第２半導体層１２は、第２導電形である。第２半導体層１２は、第２半導体領域１１ｂと基板７０との間に設けられる。Ｚ軸方向は、第２半導体層１２と第１半導体層１１とが積層される方向に対応する。
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下の例では、第１導電形がｎ形、第２導電形がｐ形とする。
第３半導体層１３は、第２半導体領域１１ｂと第２半導体層１２との間に設けられる。第３半導体層１３は、例えば、活性層を含む。第３半導体層１３は、例えば、発光部である。
第１半導体層１１、第２半導体層１２及び第３半導体層１３は、積層体１０に含まれる。積層体１０は、Ｘ−Ｙ平面に広がっている。積層体１０は、メサ形状の半導体凸状部１０ｐを含む。半導体凸状部１０ｐは、第２半導体領域１１ｂの一部、第３半導体層１３及び第２半導体層１２を含む。積層体１０には、Ｘ軸方向において半導体凸状部１０ｐと並ぶ半導体凹状部１０ｄが設けられている。これらの半導体凸状部１０ｐ及び半導体凹状部１０ｄは、メサの段差となる。
第１半導体層１１、第２半導体層１２及び第３半導体層１３は、例えば、窒化物半導体を含む。第１半導体層１１は、例えば、ｎ形不純物を含むＧａＮ層を含む。ｎ形不純物には、Ｓｉ、Ｏ、Ｇｅ、Ｔｅ及びＳｎの少なくともいずれかが用いられる。第１半導体層１１は、例えば、ｎ側コンタクト層を含む。第２半導体層１２は、例えば、ｐ形不純物を含むＧａＮ層を含む。ｐ形不純物には、Ｍｇ、Ｚｎ及びＣの少なくともいずれかが用いられる。第２半導体層１２は、例えば、ｐ側コンタクト層を含む。
第１電極４１は、基板７０と第１半導体領域１１ａとの間に設けられる。第１電極４１は、第１半導体領域１１ａ及び基板７０と電気的に接続される。第１電極４１は、例えば、ｎ電極である。第１電極４１は、例えば、アルミニウム（Ａｌ）またはアルミニウム系合金を含む。第１電極４１は、例えば、光反射性である。この例において、第１電極４１は、基板７０と第３半導体領域１１ｃとの間、及び、基板７０と第２半導体領域１１ｂとの間に延在して設けられる。
第２電極５１は、基板７０と第２半導体層１２との間に設けられる。第２電極５１は、第２半導体層１２と電気的に接続される。第２電極５１は、例えば、ｐ電極である。第２電極５１は、例えば、銀（Ａｇ）または銀系合金を含む。第２電極５１は、例えば、光反射性である。
本明細書において、電気的に接続されている状態は、第１導体と第２導体とが直接接している状態を含む。さらに、電気的に接続されている状態は、第１導体と第２導体との間に第３導体が挿入されて、第３導体を介して第１導体と第２導体の間に電流が流れる状態を含む。重なる状態は、Ｚ軸方向と直交する平面（Ｘ−Ｙ平面）上に投影したときに、少なくとも一部が重なる状態を含む。
絶縁層６０は、基板７０と第２電極５１との間、及び、第１電極４１と第２電極５１との間に設けられる。絶縁層６０は、第２電極５１と基板７０とを電気的に絶縁する。絶縁層６０は、第１電極４１と第２電極５１とを絶縁する。絶縁層６０は、Ｘ軸方向において、第１電極４１と半導体凸状部１０ｐとの間に設けられる。絶縁層６０は、第２電極５１及び第２半導体層１２の一部を覆う。絶縁層６０は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコンなどを含む。
金属層７５は、基板７０と第１電極４１との間、及び、基板７０と第２電極５１との間に設けられる。金属層７５は、例えば、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、錫と金を含む合金、または、錫とニッケルを含む合金、いずれかを含む。金属層７５は、基板７０及び第１電極４１と電気的に接続される。
半導体発光素子１１０は、第１パッド４２と、第２パッド５２と、を含む。金属層７５の一部の上に、上記の第１電極４１、第２電極５１、絶縁層６０及び積層体１０が設けられる。金属層７５の別の一部の上に第１パッド４２が設けられる。第１パッド４２は、第１電極４１と繋がっている。第１パッド４２は、例えば、ｎ側パッドである。第１パッド４２は、第１電極４１を介して、第１半導体層１１と電気的に接続される。
一方、第２電極５１の一部の上に第２パッド５２が設けられる。第２パッド５２は、第２電極５１と繋がっている。第２パッド５２は、例えば、ｐ側パッドである。第２パッド５２は、第２電極５１を介して、第２半導体層１２と電気的に接続される。
第１パッド４２と基板７０との間に電圧を印加することにより、第３半導体層１３に電流が供給され、第３半導体層１３から光が放出される。放出された光（発光光）は、半導体発光素子１１０の外部に出射する。発光光は、第２電極５１及び第１電極４１で反射される。第１半導体層１１の表面（図１（ａ）における上面）が、光出射面となる。半導体発光素子１１０は、例えば、ＬＥＤである。
本実施形態においては、基板７０は、第１領域７０ａと、第２領域７０ｂと、を含む。第２領域７０ｂは、Ｚ軸方向において、第１領域７０ａの一部と、第１電極４１と、の間に設けられる。第２領域７０ｂは、Ｚ軸方向において第１半導体領域１１ａと重なり、Ｘ軸方向において金属層７５と重なる。すなわち、第２領域７０ｂは、第１領域７０ａに対して凸であり、金属層７５の側に突き出ている。金属層７５には、第２領域７０ｂと嵌め合わされる金属層凹部７５ｄが設けられている。
すなわち、基板７０は、凸部７０ｐと、凹部７０ｄと、を含む。凸部７０ｐは、凹部７０ｄ比べて、相対的に突出した部分である。第１電極４１は、凸部７０ｐの上に設けられる。第２電極５１は、凹部７０ｄの上に設けられる。第２半導体層１２は、第２電極５１の上に設けられ、第２電極５１と電気的に接続される。第３半導体層１３は、第２半導体層１２の上に設けられる。第１半導体層１１は、第１電極４１の上及び第３半導体層１３の上に設けられ、第１電極４１と電気的に接続される。
基板７０の材料は、金属層７５の材料とは異なることが好ましい。基板７０の材料には、例えば、シリコンが用いられる。金属層７５の材料には、例えば、ニッケルと錫を含む合金が用いられる。製造コストの観点から、金属層７５は、比較的高価な金を用いないことが好ましい。
第２領域７０ｂのＺ軸方向に沿う厚さｔ１は、例えば、第１距離ｄ１の０．２倍以上０．８倍以下である。第１距離ｄ１は、第１半導体領域１１ａと第１領域７０ａとの間のＺ軸方向に沿う距離である。第１距離ｄ１は、例えば、４マイクロメートル（μｍ）以上７μｍ以下である。
厚さｔ１は、例えば、差Δｄの１倍以上１．６倍以下である。差Δｄは、第１距離ｄ１と、第２距離ｄ２との差である。第２距離ｄ２は、第２半導体層１２と第１領域７０ａとの間のＺ軸方向に沿う距離である。すなわち、差Δｄは、半導体凸状部１０ｐのＺ軸方向における厚さに対応する。差Δｄは、例えば、０．５μｍ以上３．５μｍ以下である。
第２領域７０ｂのＸ軸方向に沿う長さＬ１は、基板７０から第１電極４１に向かう方向に沿って減少する。長さＬ１の変化は、例えば、連続的である。すなわち、第２領域７０ｂの側面は、テーパ形状である。
例えば、第２領域７０ｂの材料は、第１領域７０ａの材料と同じである。第１領域７０ａ及び第２領域７０ｂの材料には、例えば、シリコンが用いられる。第１領域７０ａと第２領域７０ｂとは、エッチングなどにより、一体的に形成される。
第２領域７０ｂの材料は、第１領域７０ａの材料と異なっていてもよい。第１領域７０ａの材料には、例えば、シリコンが用いられる。第２領域７０ｂの材料には、例えば、酸化シリコン、窒化シリコン、または、窒化アルミニウムなどが用いられる。
以下、半導体発光素子１１０の製造方法の例について説明する。
図２（ａ）〜図２（ｄ）、図３（ａ）〜図３（ｃ）、図４（ａ）及び図４（ｂ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図２（ａ）〜図２（ｄ）、図３（ａ）〜図３（ｃ）、図４（ａ）及び図４（ｂ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図２（ａ）に示すように、成長用基板９０の上に、バッファ層（図示せず）を形成し、バッファ層の上に、第１半導体層１１となる第１半導体膜１１ｆを形成する。第１半導体膜１１ｆの上に、第３半導体層１３となる第３半導体膜１３ｆを形成する。第３半導体膜１３ｆの上に、第２半導体層１２となる第２半導体膜１２ｆを形成する。これにより、積層体１０となる積層膜１０ｆが得られる。これらの半導体膜の形成においては、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition：ＭＯＣＶＤ）などが用いられる。成長用基板９０には、例えば、Ｓｉ、ＳｉＯ２、ＡｌＯ２、石英、サファイア、ＧａＮ、ＳｉＣ及びＧａＡsのいずれかの基板が用いられる。
図２（ｂ）に示すように、第２半導体膜１２ｆの一部と、第３半導体膜１３ｆの一部と、第１半導体膜１１ｆの一部と、を除去して、積層体１０を形成する。なお、図２（ｂ）以降において成長用基板９０の図示は省略する。この除去においては、例えば、ＲＩＥ（Reactive Ion Etching）などが用いられる。積層体１０に、メサ形状（半導体凸状部１０ｐ及び半導体凹状部１０ｄ）が形成される。
図２（ｃ）に示すように、積層体１０の上に、第１絶縁層６０ａとなる第１絶縁膜６０ａｆを形成する。第１絶縁膜６０ａｆは、例えば、酸化シリコンを含む。例えば、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法、または、ＳＯＧ（Spin On Glass）法などが用いられる。
図２（ｄ）に示すように、第１絶縁膜６０ａｆの一部を除去し、除去により露出した第２半導体層１２の上に、ｐ側の第２電極５１を形成する。
図３（ａ）に示すように、第１絶縁膜６０ａｆ及び第２電極５１の上に、第２絶縁層６０ｂとなる第２絶縁膜６０ｂｆを形成する。第２絶縁膜６０ｂｆは、例えば、酸化シリコンを含む。
図３（ｂ）に示すように、第１絶縁膜６０ａｆ及び第２絶縁膜６０ｂｆの一部を除去して第１絶縁層６０ａ及び第２絶縁層６０ｂを形成する。これらの除去により露出した第１半導体層１１の上に、ｎ側の第１電極４１を形成する。第１絶縁層６０ａ及び第２絶縁層６０ｂが、絶縁層６０となる。
図３（ｃ）に示すように、第１電極４１及び絶縁層６０の上（図３（ｃ）では下）に、金属層７５を形成する。金属層７５には、基板７０の第２領域７０ｂと嵌め合わされる金属層凹部７５ｄが形成されている。なお、金属層７５の膜は、例えば、スパッタ法または蒸着法を用いて、メサの段差部分に形成される。このため、金属層７５のメサ段差部分に応じた部分が金属層凹部７５ｄとなる。
図４（ａ）に示すように、金属層７５の上（図４（ａ）では下）に、基板７０を形成する。基板７０は、第１領域７０ａと、第２領域７０ｂと、を含む、第２領域７０ｂは、金属層凹部７５ｄと嵌め合わされる。第２領域７０ｂと金属層凹部７５ｄとの位置合わせは、例えば、アライメントマークの位置を基準として用いることで実現できる。
さらに、成長用基板９０（図示せず）を除去する。除去には、研削、ドライエッチング（例えばＲＩＥ）、または、ＬＬＯ（Laser Lift Off）などが用いられる。
さらに、成長用基板９０（図示せず）を除去する。除去には、研削、ドライエッチング（例えばＲＩＥ）、または、ＬＬＯ（Laser Lift Off）などが用いられる。
図４（ｂ）に示すように、積層体１０及び絶縁層６０の一部を除去し、露出した金属層７５の一部の上に、第１パッド４２を形成する。第１パッド４２は、第１電極４１と電気的に接続される。積層体１０の別の一部を除去し、露出した第２電極５１の上に、第２パッド５２を形成する。第２パッド５２は、第２電極５１と電気的に接続される。なお、第１半導体層１１の上面に凹凸を形成しても良い。積層体１０の側面に保護膜（絶縁層）を形成しても良い。基板７０の厚さを薄くする処理を行うようにしてもよい。上記の製造工程において、技術的に可能な範囲で、処理の順序を入れ替えても良い。適宜、アニール処理を行っても良い。
以上により、半導体発光素子１１０が得られる。
以上により、半導体発光素子１１０が得られる。
既に説明したように、半導体発光素子１１０においては、基板７０は、第１領域７０ａと、第２領域７０ｂと、を含む。第２領域７０ｂは、Ｚ軸方向において第１領域７０ａと第１電極４１との間に設けられる。例えば、第２領域７０ｂは、Ｚ軸方向において第１半導体領域１１ａと重なり、Ｘ軸方向において金属層７５と重なる。これにより、ボイドの発生を抑制し、生産性を高めることができる。
図５は、参考例に係る半導体発光素子を例示する模式的断面図である。
参考例に係る半導体発光素子１９９は、メサの段差部分を有する。金属層７９の基板７８との接合面は、平面である。基板７８の金属層７９との接合面も平面である。これらの基板７８と金属層７９とを接合したときに、隙間が発生する。この隙間は、金属層７９においてボイドＢｄを発生させる。ボイドＢｄの発生は、例えば、金属層７９における接合剥がれなどを発生させ、歩留まりを低下させる。すなわち、生産性を悪化させる原因となる。
参考例に係る半導体発光素子１９９は、メサの段差部分を有する。金属層７９の基板７８との接合面は、平面である。基板７８の金属層７９との接合面も平面である。これらの基板７８と金属層７９とを接合したときに、隙間が発生する。この隙間は、金属層７９においてボイドＢｄを発生させる。ボイドＢｄの発生は、例えば、金属層７９における接合剥がれなどを発生させ、歩留まりを低下させる。すなわち、生産性を悪化させる原因となる。
さらに、上記の基板７８と金属層７９とを接合するときに、例えば、ボイドを低減しようと過剰に圧力をかけるなどすることにより、メサの段差部分に応力が集中し、積層体に対して大きなストレスがかかる。
これに対して、本実施形態においては、基板７０の第２領域７０ｂは、Ｚ軸方向において第１領域７０ａと第１電極４１との間に設けられる。例えば、第２領域７０ｂは、Ｚ軸方向において第１半導体領域１１ａと重なり、Ｘ軸方向において金属層７５と重なる。すなわち、第２領域７０ｂは、第１領域７０ａに対して凸であり、金属層７５の側に突き出ている。金属層７５には、第２領域７０ｂと嵌め合わされる金属層凹部７５ｄが設けられている。これにより、基板７０と金属層７５とを接合したときに、隙間の発生を抑制することができる。
すなわち、金属層７５においてボイドの発生を抑制することができる。金属層７５における接合剥がれなどの発生を抑制し、歩留まりを高めることができる。これにより、生産性を高めることができる。
また、基板７０に凸状の第２領域７０ｂを設けることで、メサの段差部分にかかる応力を分散させることができる。これにより、積層体１０に対するストレスを緩和することができる。
（第２の実施形態）
図６は、第２の実施形態に係る半導体発光素子を例示する模式的断面図である。
図６は、第２の実施形態に係る半導体発光素子を例示する模式的断面図である。
図６に示すように、本実施形態に係る半導体発光素子１１１は、第１半導体層１１と、第２半導体層１２と、第３半導体層１３と、基板７０と、金属層７５と、絶縁層６０と、第１電極４１と、第２電極５１と、を含む。
基板７０は、第１領域７０ａと、第２領域７０ｂと、を含む、第２領域７０ｂは、Ｚ軸方向において、第１領域７０ａの一部と、第１電極４１と、の間に設けられる。第２領域７０ｂは、Ｚ軸方向において第１半導体領域１１ａと重なり、Ｘ軸方向において金属層７５と重なる。すなわち、第２領域７０ｂは、凸部であり、金属層７５の側に突き出ている。金属層７５には、第２領域７０ｂと嵌め合わされる金属層凹部７５ｄが設けられている。
すなわち、基板７０は、凸部７０ｐと、凹部７０ｄと、を含む。第１電極４１は、凹部７０ｄの上に設けられる。第２電極５１は、凸部７０ｐの上に設けられる。第２半導体層１２は、第２電極５１の上に設けられ、第２電極５１と電気的に接続される。第３半導体層１３は、第２半導体層１２の上に設けられる。第１半導体層１１は、第１電極４１の上及び第３半導体層１３の上に設けられ、第１電極４１と電気的に接続される。
金属層７５は、第１電極４１と第２領域７０ｂとの間、及び、第２電極５１と第１領域７０ａとの間に設けられる。金属層７５は、例えば、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、錫と金を含む合金、または、錫とニッケルを含む合金、いずれかを含む。金属層７５は、基板７０及び第２電極５１と電気的に接続される。
絶縁層６０は、基板７０と第１電極４１との間、及び、第１電極４１と第２電極５１との間に設けられる。絶縁層６０は、第１電極４１と基板７０とを電気的に絶縁する。絶縁層６０は、第１電極４１と第２電極５１とを絶縁する。絶縁層６０は、Ｘ軸方向において、第１電極４１と半導体凸状部１０ｐとの間に設けられる。絶縁層６０は、第１電極４１及び第１半導体領域１１ａの一部を覆う。絶縁層６０は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコンなどを含む。
半導体発光素子１１１は、第１パッド４２と、第２パッド５２と、を含む。金属層７５の一部の上に、上記の第１電極４１、第２電極５１、絶縁層６０及び積層体１０が設けられる。金属層７５の別の一部の上に第２パッド５２が設けられる。第２パッド５２は、第２電極５１と繋がっている。第２パッド５２は、例えば、ｐ側パッドである。第２パッド５２は、第２電極５１を介して、第２半導体層１２と電気的に接続される。
一方、第１電極４１の一部の上に第１パッド４２が設けられる。第１パッド４２は、第１電極４１と繋がっている。第１パッド４２は、例えば、ｎ側パッドである。第１パッド４２は、第１電極４１を介して、第１半導体層１１と電気的に接続される。
基板７０の材料は、金属層７５の材料と異なることが好ましい。基板７０の材料には、例えば、シリコンが用いられる。金属層７５の材料には、例えば、ニッケルと錫を含む合金が用いられる。製造コストの観点から、金属層７５の材料には、比較的高価な金を用いないことが好ましい。
第２領域７０ｂのＺ軸方向に沿う厚さｔ１は、第１距離ｄ１の０．２倍以上０．８倍以下である。第１距離ｄ１は、第１半導体領域１１ａと第１領域７０ａとの間のＸ軸方向に沿う距離である。第１距離ｄ１は、例えば、４μｍ以上７μｍ以下である。
厚さｔ１は、例えば、差Δｄの１倍以上１．６倍以下である。差Δｄは、第１距離ｄ１と、第２距離ｄ２との差である。第２距離ｄ２は、第２半導体層１２と第１領域７０ａとの間のＺ軸方向に沿う距離である。すなわち、差Δｄは、半導体凸状部１０ｐのＺ軸方向における厚さに対応する。差Δｄは、例えば、０．５μｍ以上３．５μｍ以下である。
第２領域７０ｂのＸ軸方向に沿う長さＬ１は、基板７０から第１電極４１に向かう方向に沿って減少する。長さＬ１の変化は、例えば、連続的である。すなわち、第２領域７０ｂの側面は、テーパ形状である。
例えば、第２領域７０ｂの材料は、第１領域７０ａの材料と同じである。第１領域７０ａ及び第２領域７０ｂの材料には、例えば、シリコンが用いられる。第１領域７０ａと第２領域７０ｂとは、エッチングなどにより、一体的に形成される。
第２領域７０ｂの材料は、第１領域７０ａの材料と異なっていてもよい。第１領域７０ａの材料には、例えば、シリコンが用いられる。第２領域７０ｂの材料には、例えば、酸化シリコン、窒化シリコン、または、窒化アルミニウムなどが用いられる。
実施形態によれば、生産性の高い半導体発光素子が提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、基板、第１半導体層、第２半導体層、第３半導体層、第１電極及び第２電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…積層体、 １０ｄ…半導体凹状部、 １０ｆ…積層膜、 １０ｐ…半導体凸状部、 １１…第１半導体層、 １１ａ…第１半導体領域、 １１ｂ…第２半導体領域、 １１ｃ…第３半導体領域、 １１ｆ…第１半導体膜、 １２…第２半導体層、 １２ｆ…第２半導体膜、 １３…第３半導体層、 １３ｆ…第３半導体膜、 ４１…第１電極、 ４２…第１パッド、 ５１…第２電極、 ５２…第２パッド、 ６０…絶縁層、 ６０ａ第１絶縁層、 ６０ａｆ…第１絶縁膜、 ６０ｂ…第２絶縁層、 ６０ｂｆ…第２絶縁膜、 ７０、７８…基板、 ７０ａ…第１領域、 ７０ｂ…第２領域、 ７０ｐ…凸部、 ７０ｄ…凹部、 ７５、７９…金属層、 ７５ｄ…金属層凹部、 ９０…成長用基板、 １１０〜１１２、１９９…半導体発光素子、 ｄ１、ｄ２…第１、第２距離、 ｔ１…厚さ、 Ｌ１…長さ
Claims (13)
- 基板と、
前記基板と第１方向に離間し、第１半導体領域と、前記第１方向と交差する第２方向において前記第１半導体領域と並ぶ第２半導体領域と、を含む第１導電形の第１半導体層と、
前記第２半導体領域と前記基板との間に設けられた第２導電形の第２半導体層と、
前記第２半導体領域と前記第２半導体層との間に設けられた第３半導体層と、
前記第１半導体領域と前記基板との間に設けられ前記第１半導体領域と電気的に接続された第１電極と、
前記第２半導体層と前記基板との間に設けられ前記第２半導体層と電気的に接続された第２電極と、
を備え、
前記基板は、第１領域と、前記第１方向において前記第１領域の一部と前記１電極との間に設けられた第２領域と、を含む、半導体発光素子。 - 前記第１電極と前記第２領域との間、及び、前記第２電極と前記第１領域との間に設けられた金属層をさらに備え、
前記第２領域は、前記第１方向において前記第１半導体領域と重なり、前記第２方向において前記金属層と重なる、請求項１記載の半導体発光素子。 - 前記基板の材料は、前記金属層の材料と異なる、請求項２記載の半導体発光素子。
- 前記第２領域の前記第１方向に沿う厚さは、前記第１半導体領域と前記第１領域との間の前記第１方向に沿う第１距離の０．２倍以上０．８倍以下である、請求項１〜３のいずれか１つに記載の半導体発光素子。
- 前記第１距離は、４マイクロメートル以上７マイクロメートル以下である、請求項４記載の半導体発光素子。
- 前記第２領域の前記第１方向に沿う厚さは、前記第１半導体領域と前記第１領域との間の前記第１方向に沿う第１距離と、前記第２半導体層と前記第１領域との間の前記第１方向に沿う第２距離との差の１倍以上１．６倍以下である、請求項１〜３のいずれか１つに記載の半導体発光素子。
- 前記差は、０．５マイクロメートル以上３．５マイクロメートル以下である、請求項６記載の半導体発光素子。
- 前記第２領域の前記第２方向に沿う長さは、前記基板から前記第１電極に向かう方向に沿って減少する、請求項１〜７のいずれか１つに記載の半導体発光素子。
- 前記第２領域の材料は、前記第１領域の材料と異なる、請求項１〜８のいずれか１つに記載の半導体発光素子。
- 前記金属層は、前記第１電極と電気的に接続されている、請求項２記載の半導体発光素子。
- 前記第２電極と前記金属層との間、及び、前記第１電極と前記第２電極との間に設けられた絶縁層をさらに備えた、請求項１０記載の半導体発光素子。
- 前記金属層は、前記第２電極と電気的に接続されている、請求項２記載の半導体発光素子。
- 前記第１電極と前記金属層との間、及び、前記第１電極と前記第２電極との間に設けられた絶縁層をさらに備えた、請求項１２記載の半導体発光素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015052135A JP2016174018A (ja) | 2015-03-16 | 2015-03-16 | 半導体発光素子 |
| US15/046,188 US20160276540A1 (en) | 2015-03-16 | 2016-02-17 | Semiconductor light-emitting element |
| TW105107237A TW201635581A (zh) | 2015-03-16 | 2016-03-09 | 半導體發光元件 |
| CN201610140819.7A CN105990487A (zh) | 2015-03-16 | 2016-03-11 | 半导体发光元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015052135A JP2016174018A (ja) | 2015-03-16 | 2015-03-16 | 半導体発光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016174018A true JP2016174018A (ja) | 2016-09-29 |
Family
ID=56925371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015052135A Pending JP2016174018A (ja) | 2015-03-16 | 2015-03-16 | 半導体発光素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20160276540A1 (ja) |
| JP (1) | JP2016174018A (ja) |
| CN (1) | CN105990487A (ja) |
| TW (1) | TW201635581A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200077526A1 (en) | 2018-08-30 | 2020-03-05 | Nichia Corporation | Wiring board manufacturing method and wiring board |
| EP3627569A1 (en) | 2018-09-20 | 2020-03-25 | Nichia Corporation | Method of manufacturing semiconductor element |
| US10892392B2 (en) | 2018-08-31 | 2021-01-12 | Nichia Corporation | Method for manufacturing semiconductor device |
| US11201262B2 (en) | 2018-11-29 | 2021-12-14 | Nichia Corporation | Light-emitting element |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI720053B (zh) * | 2016-11-09 | 2021-03-01 | 晶元光電股份有限公司 | 發光元件及其製造方法 |
| JP7271094B2 (ja) * | 2018-06-19 | 2023-05-11 | キオクシア株式会社 | 半導体記憶装置 |
| JP7222851B2 (ja) * | 2019-08-29 | 2023-02-15 | 株式会社東芝 | 光検出器、光検出システム、ライダー装置、及び車 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5333382B2 (ja) * | 2010-08-27 | 2013-11-06 | 豊田合成株式会社 | 発光素子 |
| KR20130120615A (ko) * | 2012-04-26 | 2013-11-05 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| KR102037865B1 (ko) * | 2013-02-01 | 2019-10-30 | 삼성전자주식회사 | 반도체 발광소자 및 반도체 발광소자 제조방법 |
| CN103996773B (zh) * | 2014-06-06 | 2016-09-28 | 厦门市三安光电科技有限公司 | 一种倒装发光二极管结构及其制作方法 |
-
2015
- 2015-03-16 JP JP2015052135A patent/JP2016174018A/ja active Pending
-
2016
- 2016-02-17 US US15/046,188 patent/US20160276540A1/en not_active Abandoned
- 2016-03-09 TW TW105107237A patent/TW201635581A/zh unknown
- 2016-03-11 CN CN201610140819.7A patent/CN105990487A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200077526A1 (en) | 2018-08-30 | 2020-03-05 | Nichia Corporation | Wiring board manufacturing method and wiring board |
| US11026335B2 (en) | 2018-08-30 | 2021-06-01 | Nichia Corporation | Wiring board manufacturing method and wiring board |
| US10892392B2 (en) | 2018-08-31 | 2021-01-12 | Nichia Corporation | Method for manufacturing semiconductor device |
| EP3627569A1 (en) | 2018-09-20 | 2020-03-25 | Nichia Corporation | Method of manufacturing semiconductor element |
| KR20200033761A (ko) | 2018-09-20 | 2020-03-30 | 니치아 카가쿠 고교 가부시키가이샤 | 반도체 소자의 제조 방법 |
| US10886428B2 (en) | 2018-09-20 | 2021-01-05 | Nichia Corporation | Method of manufacturing semiconductor element |
| US11201262B2 (en) | 2018-11-29 | 2021-12-14 | Nichia Corporation | Light-emitting element |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201635581A (zh) | 2016-10-01 |
| US20160276540A1 (en) | 2016-09-22 |
| CN105990487A (zh) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2016174018A (ja) | 半導体発光素子 | |
| CN110518103B (zh) | 半导体发光装置 | |
| US20170279020A1 (en) | Light emitting device and method of fabricating the same | |
| JP2017011202A (ja) | 発光装置 | |
| US10134806B2 (en) | Semiconductor light emitting device | |
| US20160276539A1 (en) | Semiconductor light-emitting element | |
| US10056527B2 (en) | UV LED package | |
| JP2017055020A (ja) | 半導体装置の製造方法 | |
| JP2017054902A (ja) | 半導体発光装置 | |
| JP2016134423A (ja) | 半導体発光素子、発光装置、および半導体発光素子の製造方法 | |
| JP6584799B2 (ja) | 半導体発光素子 | |
| US9590009B2 (en) | Semiconductor light emitting element | |
| JP2017055045A (ja) | 半導体発光装置 | |
| JP2016167512A (ja) | 半導体発光素子 | |
| US20160072019A1 (en) | Semiconductor light emitting element | |
| TWI688117B (zh) | 半導體發光裝置 | |
| JP2016171281A (ja) | 半導体発光装置 | |
| US10193301B2 (en) | Method of manufacturing light emitting device and light emitting device | |
| JP2007157778A (ja) | 半導体発光素子 | |
| JP2022190483A (ja) | 半導体発光装置 | |
| JP2017055092A (ja) | 半導体発光素子 | |
| JP5433798B2 (ja) | 半導体発光素子及び半導体発光装置 | |
| JP2021005591A (ja) | 半導体発光素子及び半導体発光装置 | |
| JP2016167504A (ja) | 半導体発光素子 |