JP2020053594A - 発光素子及びその製造方法 - Google Patents

発光素子及びその製造方法 Download PDF

Info

Publication number
JP2020053594A
JP2020053594A JP2018182626A JP2018182626A JP2020053594A JP 2020053594 A JP2020053594 A JP 2020053594A JP 2018182626 A JP2018182626 A JP 2018182626A JP 2018182626 A JP2018182626 A JP 2018182626A JP 2020053594 A JP2020053594 A JP 2020053594A
Authority
JP
Japan
Prior art keywords
semiconductor layer
partial region
electrode
light emitting
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018182626A
Other languages
English (en)
Other versions
JP7324395B2 (ja
Inventor
衛司 村本
Eiji Muramoto
衛司 村本
明徳 岸
Akinori Kishi
明徳 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2018182626A priority Critical patent/JP7324395B2/ja
Priority to US16/584,320 priority patent/US11322651B2/en
Publication of JP2020053594A publication Critical patent/JP2020053594A/ja
Application granted granted Critical
Publication of JP7324395B2 publication Critical patent/JP7324395B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

【課題】電気特性を安定化できる発光素子及びその製造方法を提供する。【解決手段】実施形態によれば、発光素子は、第１、第２半導体層と発光層とを含む。第１半導体層は、第１部分領域及び第１側面領域を含む。第１部分領域は、第１電極と接触する第１面を含む。第１部分領域はガリウムと窒素との結合を含み、第１側面領域はガリウムと窒素との結合を含まない。または、第１部分領域はガリウムと酸素との結合を含まず、第１側面領域はガリウムと酸素との結合を含む。または、Ｘ線光電子分光分析において、第１比よりも第２比は高い。第１比は、第１部分領域における、ガリウムと酸素との結合のピーク強度の、ガリウムと窒素との結合のピーク強度に対する比である。第２比は、第１側面領域における、ガリウムと酸素との結合のピーク強度の、ガリウムと窒素との結合のピーク強度に対する比である。【選択図】図１

Description

本発明は、発光素子及びその製造方法に関する。
特許文献１には、基板上に第一導電型の半導体層と第二導電型の半導体層とが形成され、それぞれの半導体層に接触して第一電極及び第二電極が設けられた発光素子が開示されている。このような発光素子において、安定した電気特性が求められる。
特開２０１７−６９２８２号公報
本発明は、電気特性を安定化できる発光素子及びその製造方法を提供する。
本発明の一態様によれば、発光素子は、ガリウム及び窒素を含むｎ形の第１半導体層と、ガリウム及び窒素を含むｐ形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、前記第１半導体層と電気的に接続された第１電極と、前記第２半導体層と電気的に接続された第２電極と、を含む。前記第１半導体層は、第１部分領域及び第１側面領域を含む。前記第１部分領域は、前記第１電極と接触する第１面を含む。前記第１側面領域は、前記第２半導体層から前記第１半導体層に向かう第１方向に対して垂直な平面と交差する第１側面を含む。前記第１部分領域はガリウムと窒素との結合を含み、前記第１側面領域はガリウムと窒素との前記結合を含まない。または、前記第１部分領域はガリウムと酸素との結合を含まず、前記第１側面領域はガリウムと酸素との前記結合を含む。または、第１比よりも第２比は高い。前記第１比は、Ｘ線光電子分光分析における、前記第１部分領域におけるガリウムと酸素との前記結合に対応する第１ピーク強度の、前記Ｘ線光電子分光分析における、前記第１部分領域におけるガリウムと窒素との結合に対応する第２ピーク強度に対する比であり、前記第２比は、前記Ｘ線光電子分光分析における、前記第１側面領域におけるガリウムと酸素との前記結合に対応する第３ピーク強度の、前記Ｘ線光電子分光分析における、前記第１側面領域におけるガリウムと窒素との結合に対応する第４ピーク強度に対する比である。
本発明の一態様によれば、発光素子の製造方法は、ガリウム及び窒素を含むｎ形の第１半導体層と、ガリウム及び窒素を含むｐ形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を含む半導体積層体を準備する準備工程を含む。前記製造方法は、前記第１半導体層の一部、前記第２半導体層の一部、及び、前記発光層の一部を除去して、少なくとも前記第１半導体層の側面を露出させる第１除去工程を含む。前記製造方法は、前記第１除去工程の後の前記半導体積層体を、酸素を含む雰囲気で処理し、前記側面を含む部分に酸素を導入する第１処理工程を含む。
本発明の一態様によれば、電気特性を安定化できる発光素子及びその製造方法が提供される。
図１は、第１実施形態に係る発光素子を例示する模式的断面図である。 図２Ａは、第１実施形態に係る発光素子を例示するグラフ図である。 図２Ｂは、第１実施形態に係る発光素子を例示するグラフ図である。 図２Ｃは、第１実施形態に係る発光素子を例示するグラフ図である。 図２Ｄは、第１実施形態に係る発光素子を例示するグラフ図である。 図３Ａは、第１実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図３Ｂは、第１実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図３Ｃは、第１実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図３Ｄは、第１実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図３Ｅは、第１実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図４Ａは、第１実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図４Ｂは、第１実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図４Ｃは、第１実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図４Ｄは、第１実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図５Ａは、発光素子に関する実験結果を例示するグラフ図である。 図５Ｂは、発光素子に関する実験結果を例示するグラフ図である。 図５Ｃは、発光素子に関する実験結果を例示するグラフ図である。 図６Ａは、発光素子に関する実験結果を例示するグラフ図である。 図６Ｂは、発光素子に関する実験結果を例示するグラフ図である。 図６Ｃは、発光素子に関する実験結果を例示するグラフ図である。 図７Ａは、第１実施形態に係る発光素子を例示する模式的上面図である。 図７Ｂは、第１実施形態に係る発光素子を例示する模式的断面図である。 図８は、第１実施形態に係る発光素子を例示する模式的断面図である。 図９は、第１実施形態に係る発光素子を例示するグラフ図である。 図１０Ａは、第１実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図１０Ｂは、第１実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図１１Ａは、第１実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図１１Ｂは、第１実施形態に係る発光素子の製造方法を例示する模式的断面図である。 図１２は、第１実施形態に係る発光素子を例示する模式的断面図である。 図１３は、第２実施形態に係る発光素子の製造方法を例示するフローチャート図である。 図１４は、第２実施形態に係る発光素子の製造方法を例示するフローチャート図である。 図１５は、第２実施形態に係る発光素子の製造方法を例示するフローチャート図である。 図１６は、第２実施形態に係る発光素子の製造方法を例示するフローチャート図である。 図１７は、第２実施形態に係る発光素子の製造方法を例示するフローチャート図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る発光素子を例示する模式的断面図である。
図１に示すように、実施形態に係る発光素子１１０は、第１半導体層１０、第２半導体層２０、発光層３０、第１電極４１、及び、第２電極４２を含む。
第１半導体層１０及び第２半導体層２０は、ガリウム及び窒素を含む。第１半導体層１０は、ｎ形である。第２半導体層２０は、ｐ形である。第１半導体層１０は、例えば、ｎ形の不純物として、Ｓｉ、Ｇｅ、Ｔｅ及びＳｎの少なくともいずれかを含む。第２半導体層２０は、例えば、ｐ形の不純物として、Ｍｇ、Ｚｎ及びＣの少なくともいずれかを含む。
発光層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。
発光層３０は、例えば、井戸層及び障壁層を含む。１つの例において、第１半導体層１０及び第２半導体層２０は、ＧａＮを含む。このとき、井戸層はＩｎＧａＮを含む。このとき、障壁層は、ＧａＮまたはＡｌＧａＮを含む。
第１半導体層１０及び第２半導体層２０は、ＡｌＧａＮを含んでも良い。このとき、井戸層はＧａＮまたはＩｎＧａＮを含む。このとき、障壁層は、ＡｌＧａＮを含む。
第１電極４１は、第１半導体層１０と電気的に接続される。第１電極４１は、例えば、Ａｕ／Ｐｔ／Ｔｉの積層膜を含む。第２電極４２は、第２半導体層２０と電気的に接続される。第２電極４２は、例えば、Ａｇ及びＡｌよりなる群から選択された少なくとも１つを含む。
第２半導体層２０から第１半導体層１０に向かう第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
第１半導体層１０、第２半導体層２０及び発光層３０は、Ｘ−Ｙ平面に沿って広がる。
この例では、第１電極４１と第２電極４２との間に、第１半導体層１０の一部、発光層３０の一部、及び、第２半導体層２０の一部が設けられている。第１電極４１が設けられている側から第２電極４２が設けられている側に向かって、第１半導体層１０、発光層３０及び第２半導体層２０が、この順に設けられている。例えば、第１半導体層１０の上面に、第１電極４１が設けられる。例えば、第２半導体層２０の下面に、第２電極４２が設けられる。
例えば、第１半導体層１０は、第１部分領域１１及び第２部分領域１２を含む。第２部分領域１２から第１部分領域１１への方向は、第１方向（Ｚ軸方向）と交差する。第２半導体層２０は、Ｘ−Ｙ平面において、第３部分領域２３及び第４部分領域２４を含む。第１部分領域１１は、第１方向（Ｚ軸方向）において、第３部分領域２３と第１電極４１との間に設けられる。第４部分領域２４は、第１方向（Ｚ軸方向）において、第２電極４２と第２部分領域１２との間に設けられる。
この例では、電極４２Ａが設けられている。電極４２Ａは、第２半導体層２０と電気的に接続される。電極４２Ａは、例えば、第２電極４２と連続している。電極４２Ａは、第２電極４２の一部に対応しても良い。例えば、電極４２Ａの材料は、第２電極４２の材料と同じである。
この例では、発光素子１１０は、導電部５１及び絶縁部８０をさらに含む。導電部５１は、第２電極４２（及び電極４２Ａ）と電気的に接続される。導電部５１は、例えば、基体である。導電部５１は、例えば、第２半導体層２０、発光層３０及び第１半導体層１０を支持する。導電部５１は、例えば、支持体である。１つの例において、導電部５１は、シリコン基板である。
例えば、第１部分領域１１は、第１方向（Ｚ軸方向）において、導電部５１と第１電極４１との間に設けられる。第３部分領域２３は、第１方向において、導電部５１と第１部分領域１１との間に設けられる。絶縁部８０は、第１方向において、導電部５１と第３部分領域２３との間に設けられる。
例えば、第４部分領域２４は、第１方向（Ｚ軸方向）において、導電部５１と第２部分領域１２との間に設けられる。第２電極４２は、第１方向において、導電部５１と第４部分領域２４との間に設けられる。
この例では、発光素子１１０に、導電層５２及び導電層５３が設けられる。導電部５１と第２電極４２との間に、導電層５２がある。導電層５２と第２電極４２との間に、導電層５３がある。導電層５２及び導電層５３は、例えば、接合層である。導電層５２及び導電層５３は、例えば、はんだなどを含む。例えば、第２電極４２の下面に、導電層５３が設けられる。例えば、導電部５１の上面に導電層５２が設けられる。これらの導電層により、第２電極４２と導電部５１が接合される。
この例では、導電部５１の表面に、電極５４がさらに設けられる。電極５４と導電層５２との間に、導電部５１がある。電極５４は、例えば、Ｐｔ及びＴｉよりなる群から選択された少なくとも１つを含む。
例えば、第１電極４１と電極５４との間に電圧が印加される。第１半導体層１０及び第２半導体層２０を介して発光層３０に電流が供給される。発光層３０から光が放出される。
この例では、発光層３０から放出された光は、第１半導体層１０を通って、上方に出射する。例えば、第１電極４１において、光の一部が遮蔽される。第１電極４１の下に絶縁部８０が設けられることで、第１電極４１の下における発光が抑制される。第１電極４１による光の遮蔽を低減しつつ、第１電極４１の下以外の領域に電流を拡散できるため、高い光取り出し効率が得易い。
この例では、第１半導体層１０の光取り出し面（上面）に凹凸１０ｄｐが設けられている。凹凸１０ｄｐにより、高い光取り出し効率が得られる。
この例では、絶縁層８５が設けられている。絶縁層８５の少なくとも一部と導電部５１との間に、第１半導体層１０、第２半導体層２０及び発光層３０が設けられる。例えば、絶縁層８５は、第１半導体層１０、第２半導体層２０及び発光層３０のそれぞれの側面を覆う。発光素子１１０の外縁部において、絶縁部８０と絶縁層８５とが接する。絶縁部８０及び絶縁層８５により、第１半導体層１０、第２半導体層２０及び発光層３０が保護される。絶縁部８０及び絶縁層８５は、例えば、酸化シリコンを含む。
この例では、絶縁層８５の表面（上面）は、凹凸８５ｄｐを含む。凹凸８５ｄｐは、半導体積層体の厚さ方向において、凹凸１０ｄｐに沿った形状を有している。
既に説明したように、第１半導体層１０は、第１部分領域１１を含む。第１部分領域１１は、第１電極４１と接触する第１面１１ａを含む。第１半導体層１０は、第１側面領域ｓｒ１をさらに含む。第１側面領域ｓｒ１は、第１側面ｓ１を含む。第１側面ｓ１は、第１方向（Ｚ軸方向）に対して垂直な平面（Ｘ−Ｙ平面）と交差する。例えば、第１部分領域１１は、第１側面ｓ１を含まない。例えば、第１側面領域ｓｒ１は、第１面１１ａを含まない。
実施形態においては、例えば、第１側面領域ｓｒ１に含まれる酸素の濃度は、第１部分領域１１よりも高い。例えば、第１側面領域ｓｒ１は酸素を含み、第１部分領域１１は酸素を含まない。例えば、第１側面領域ｓｒ１及び第１部分領域１１の両方が酸素を含む場合、第１側面領域ｓｒ１に含まれる酸素の濃度は、第１部分領域１１に含まれる酸素の濃度よりも高い。
１つの例（第１例）において、第１部分領域１１はガリウムと窒素との結合を含み、第１側面領域ｓｒ１はガリウムと窒素との結合を含まない。別の例（第２例）において、第１部分領域１１はガリウムと酸素との結合を含まず、第１側面領域ｓｒ１はガリウムと酸素との結合を含む。さらに別の例（第３例）において、第１部分領域１１と第１側面領域ｓｒ１とにおいて、ガリウムと酸素との結合の量の、ガリウムと窒素との結合の量に対する比が異なる。第３例については、後述する。これらの結合に関する情報は、例えば、ＸＰＳ（Ｘ線光電子分光）分析などにより得られる。
例えば、半導体層（例えばＧａＮ）が酸素を含むと、その半導体層の電気抵抗が高くなると考えられる。例えば、半導体層の側面が高い電気抵抗を持つことで、半導体層の側面におけるリーク電流が抑制される。
実施形態において、後述するように、第１半導体層１０は、第２側面領域を含んでも良い。第２側面領域については、後述する。
実施形態において、第２半導体層２０の側面領域、及び、発光層３０の側面領域において、ガリウムと酸素との結合の濃度が局所的に高くても良い。例えば、図１に示すように、第２半導体層２０は、第３側面領域ｓｒ３を含む。第３側面領域ｓｒ３は、第２半導体層２０の第３側面ｓ３を含む。第３側面ｓ３は、Ｘ−Ｙ平面と交差する。図１に示すように、発光層３０は、第４側面領域ｓｒ４を含む。第４側面領域ｓｒ４は、発光層３０の第４側面ｓ４を含む。第４側面ｓ４は、Ｘ−Ｙ平面と交差する。
以下、上記の領域（第１部分領域１１、第１側面領域ｓｒ１、第３側面領域ｓｒ３及び第４側面領域ｓｒ４など）における、結合の状態の例について説明する。
図２Ａ〜図２Ｄは、第１実施形態に係る発光素子を例示するグラフ図である。
これらの図は、半導体層のそれぞれの領域に関してのＸ線光電子分光分析で得られる信号を例示している。図２Ａは、第１部分領域１１に対応する。図２Ｂは、第１側面領域ｓｒ１に対応する。図２Ｃは、第３側面領域ｓｒ３に対応する。図２Ｄは、第４側面領域ｓｒ４に対応する。これらの図の横軸は、結合エネルギーＢＥ（ｅＶ）である。縦軸は、信号の強度Ｉｎｔ（任意単位）である。これらの図は、Ｘ線光電子分光分析によりＧａ３ｄスペクトルを測定し得られたスペクトルを、Ｇａと窒素との結合（Ｇａ−Ｎ結合）と予想される３ｄスペクトルと、Ｇａと酸素との結合（Ｇａ−Ｏ）と予想される３ｄスペクトルと、にピークフィッテングした結果を例示している。これらの図において、実線は、Ｇａと窒素との結合（Ｇａ−Ｎ結合）に対応する。破線は、Ｇａと酸素との結合（Ｇａ−Ｏ結合）に対応する。
図２Ａに示すように、この例では、第１部分領域１１において、Ｇａ−Ｏ結合のピーク強度（第１ピーク強度ｐ１）は、Ｇａ−Ｎ結合のピーク強度（第２ピーク強度ｐ２）よりも低い。
図２Ｂに示すように、この例では、第１側面領域ｓｒ１において、Ｇａ−Ｏ結合のピーク強度（第３ピーク強度ｐ３）は、Ｇａ−Ｎ結合のピーク強度（第４ピーク強度ｐ４）よりも高い。
ここで、Ｘ線光電子分光分析における、第１部分領域１１におけるガリウムと酸素との結合に対応する第１ピーク強度ｐ１の、Ｘ線光電子分光分析における、第１部分領域１１におけるガリウムと窒素との結合に対応する第２ピーク強度ｐ２に対する比（ｐ１／ｐ２）を第１比とする。図２Ａの例では、第１比は、１未満である。
Ｘ線光電子分光分析における、第１側面領域ｓｒ１におけるガリウムと酸素との結合に対応する第３ピーク強度ｐ３の、Ｘ線光電子分光分析における、第１側面領域ｓｒ１におけるガリウムと窒素との結合に対応する第４ピーク強度ｐ４に対する比（ｐ３／ｐ４）を第２比とする。図２Ｂの例では、第２比は、１を超える。第２比は、１以上でも良い。
実施形態においては、第２比（ｐ３／ｐ４）は、第１比（ｐ１／ｐ２）よりも高い。第１側面領域ｓｒ１において、第２比が高いことで、例えば、第１半導体層１０の第１側面領域ｓｒ１における電気抵抗が、他の部分（例えば、第１部分領域１１）よりも高くなる。例えば、第１側面ｓ１を介してのリーク電流が抑制できる。これにより、例えば、信頼性をより高くできる。
第１側面領域ｓｒ１において、例えば、ガリウムと酸素との結合の量が、ガリウムと窒素との結合の量よりも多い。このような構成は、後述するように、例えば、第１側面領域ｓｒ１を、酸素を含む雰囲気で処理を行うことなどで得られる。
例えば、第１側面領域ｓｒ１の深さ（例えば、第１側面ｓ１に対して垂直な方向に沿う長さ）は、例えば、０．２ｎｍ以上１０ｎｍ以下である。例えば、上記のような処理により、１０ｎｍ以下の深さの領域において、ガリウムと酸素との結合の量をガリウムと窒素との結合の量よりも多くすることができる。
例えば、発光素子の製造工程において、半導体層（ＧａＮ系）は、素子毎に分離され、半導体層に端部（素子分離端）が形成される。端部で、微小なリーク電流が生じることがあることが分かった。例えば、素子分離端の近傍において、半導体層と保護層（例えば、絶縁層８５）との界面で、リーク電流が生じやすい。リーク電流は、例えば、半導体層の側面の表面に準位が形成されることに起因する。例えば、半導体層の側面と、保護層（例えば、絶縁層８５）との間の界面に界面準位が形成されると考えられる。リーク電流は、例えば、第１半導体層１０の端、発光層３０の端、第２半導体層２０の端、及び、第２電極４２の端を含む経路で生じると考えられる。
さらに、例えば、長時間での駆動により、発光素子の特性が劣化する場合がある。例えば、長時間での駆動により発光素子が破壊する場合もある。このような特性の劣化、または、破壊は、半導体層の端部の変質によると考えられる。長時間の駆動中での半導体層の変質は、外部からの水などの進入が原因と考えられる。保護膜（例えば、絶縁層８５）を設けない場合、半導体層が変質し易い。
発明者の検討によると、ｎ形半導体層が特に変質し易いことが分かった。ｎ形半導体層の変質は、例えば、光（例えば、紫外光のような短波長の光）、電流、及び、大気中の水などが原因である可能性がある。例えば、ｎ形半導体層の変質として、ｎ形半導体層と大気中の水とが反応し、非晶質化している可能性がある。例えば、第１半導体層１０のうちの第１電極４１に近い部分において、変質が生じやすい。または、例えば、第１半導体層１０のうちの素子分離端で、変質が生じやすい。半導体層の変質を抑制するために保護層を厚くすると、光取り出し効率が低下する。
実施形態においては、例えば、半導体層の側面部分（例えば、素子分離端の側面）において、酸素が局所的に導入される。酸素が導入された部分においては、例えば、保護層と半導体層との界面において、界面準位が少なくなる。これにより、リーク電流が抑制される。半導体層の側面部分が酸化されるため、半導体層の変質が抑制される。実施形態によれば、電気特性を安定化できる発光素子を提供できる。
実施形態によれば、特に、ｎ形半導体層の変質を抑制できるため、信頼性をさらに向上できる。例えば、保護層（例えば絶縁層８５）は厚くなくても良いため、高い光取り出し効率が得られる。
実施形態において、第２半導体層２０の側面領域（第３側面領域ｓｒ３）、及び、発光層３０の側面領域（第４側面領域ｓｒ４）においても、ガリウムと酸素との結合の量が局所的に高くても良い。
図２Ｃに示すように、例えば、Ｘ線光電子分光分析における、第３側面領域ｓｒ３におけるガリウムと酸素との結合に対応する第７ピーク強度ｐ７の、Ｘ線光電子分光分析における、第３側面領域ｓｒ３におけるガリウムと窒素との結合に対応する第８ピーク強度ｐ８に対する比（ｐ７／ｐ８）を第４比とする。第４比（ｐ７／ｐ８）は、第１比（ｐ１／ｐ２）よりも高い。
第４比が第１比よりも高いことで、例えば、リーク電流が抑制される。例えば、第２半導体層２０においても変質を抑制できる。
図２Ｄに示すように、Ｘ線光電子分光分析における、第４側面領域ｓｒ４におけるガリウムと酸素との結合に対応する第９ピーク強度ｐ９の、Ｘ線光電子分光分析における、第４側面領域ｓｒ４におけるガリウムと窒素との結合に対応する第１０ピーク強度ｐ１０に対する比（ｐ９／ｐ１０）を第５比とする。第５比（ｐ９／ｐ１０）は、第１比（ｐ１／ｐ２）よりも高い。
第５比が第１比よりも高いことで、例えば、リーク電流が抑制される。例えば、発光層３０においても変質を抑制できる。
以下、発光素子１１０の製造方法の例について説明する。
図３Ａ〜図３Ｅ、及び、図４Ａ〜図４Ｄは、第１実施形態に係る発光素子の製造方法を例示する模式的断面図である。
図３Ａに示すように、半導体積層体１８を準備する。半導体積層体１８は、ｎ形の第１半導体膜１０ｆと、ｐ形の第２半導体膜２０ｆと、発光膜３０ｆと、を含む。第１半導体膜１０ｆは、ガリウム及び窒素を含む。第２半導体膜２０ｆは、ガリウム及び窒素を含む。発光膜３０ｆは、第１半導体膜１０ｆと第２半導体膜２０ｆとの間に設けられる。
例えば、半導体積層体１８は、成長用の基板５０ｓの上にエピタキシャル成長される。基板５０ｓは、例えば、サファイアからなる。例えば、基板５０ｓの上に、第１半導体膜１０ｆが形成され、その上に発光膜３０ｆが形成され、その上に、第２半導体膜２０ｆが形成される。第１半導体膜１０ｆは、第１半導体層１０となる。第２半導体膜２０ｆは、第２半導体層２０となる。発光膜３０ｆは、発光層３０となる。第２半導体膜２０ｆの上に、第２電極４２（及び電極４２Ａ）を形成する。
図３Ｂに示すように、第２半導体膜２０ｆの上面のうち第２電極４２及び電極４２Ａが設けられていない上面に絶縁部８０を形成する。絶縁部８０は、第２電極４２及び電極４２Ａの一部を被覆している。
図３Ｃに示すように、絶縁部８０、第２電極４２、及び電極４２Ａの上を連続して被覆する、導電層５３（例えば接合層）を形成する。
図３Ｄに示すように、導電層５２（例えば接合層）が設けられた導電部５１を準備する。導電層５２と導電層５３とを、接合する。
図３Ｅに示すように、成長用の基板５０ｓを除去する。例えば、第１半導体膜１０ｆの表面が露出する。基板５０ｓの除去は、例えば、レーザ光の照射、エッチング、及び、研磨の少なくともいずれかの実施により行われる。
図４Ａに示すように、半導体積層体１８（第１半導体膜１０ｆ、第２半導体膜２０ｆ及び発光膜３０ｆ）の一部を除去する（第１除去工程）。例えば、ＲＩＥ（Reactive Ion Etching）により、半導体積層体１８の除去が行われる。これにより、素子分離が行われる。第１除去工程においては、第１半導体膜１０ｆの一部、第２半導体膜２０ｆの一部、発光膜３０ｆの一部が除去される。これにより、第１半導体膜１０ｆから第１半導体層１０が得られ、第２半導体膜２０ｆから第２半導体層２０が得られ、発光膜３０ｆから発光層３０が得られる。少なくとも第１半導体層１０の側面（第１側面ｓ１）が露出する。例えば、発光層３０の側面（第４側面ｓ４）、及び、第２半導体層２０の側面（第３側面ｓ３）が露出する。
図４Ｂに示すように、第１半導体層１０に第１電極４１を形成する。
図４Ｃに示すように、第１半導体層１０の表面に凹凸１０ｄｐを形成する。凹凸１０ｄｐの形成には、例えば、ウエットエッチング及びドライエッチングの少なくともいずれかが行われる。
図４Ｄに示すように、第１除去工程の後の第１半導体層１０、第２半導体層２０及び発光層３０を、酸素を含む雰囲気で処理する（第１処理工程）。例えば、酸素を含む雰囲気でのプラズマ処理が行われる。プラズマ処理において、バイアス電力が供給されることが好ましい。これにより、第１除去工程の後の第１半導体層１０、第２半導体層２０及び発光層３０の表面部分に酸素が導入され易い。
第１処理工程により、第１除去工程の後の第１半導体層１０、第２半導体層２０及び発光層３０の表面部分ｓｒ０に酸素が導入される。例えば、少なくとも、露出した側面（第１半導体層１０の第１側面ｓ１）を含む部分に、酸素が導入される。これにより、ガリウムと酸素との結合を含む第１側面領域ｓｒ１が形成される。例えば、第２半導体層２０の第３側面ｓ３を含む部分に、酸素が導入されても良い。これにより、ガリウムと酸素との結合を含む第３側面領域ｓｒ３が形成される。例えば、発光層３０の第４側面ｓ４を含む部分に、酸素が導入されても良い。これにより、ガリウムと酸素との結合を含む第４側面領域ｓｒ４が形成される。
この後、必要に応じて、第１半導体層１０、第２半導体層２０及び発光層３０の表面を被覆する絶縁層８５を形成する。さらに、導電部５１の下面に電極５４を形成する。これにより、発光素子１１０が得られる。
上記の第１処理工程において、処理装置の電極の直径が２４０ｍｍ程度である場合、バイアス電力は、５０Ｗ以上であることが好ましい。第１処理工程において、酸素を含む雰囲気における酸素の分圧は、０．５Ｐａ以上５０Ｐａ以下（例えば約８Ｐａ）であることが好ましい。
実施形態においては、第１半導体層１０、第２半導体層２０及び発光層３０の側面に酸素が導入される。これにより、第１除去工程の後の第１半導体層１０、第２半導体層２０及び発光層３０の側面からの水などの進入が抑制される。例えば、絶縁層８５を薄くしても半導体積層体１８の変質を抑制できるため、絶縁層８５を薄くし、光取り出し効率を向上させることができる。
以下、発光素子１１０に関する実験結果の例について説明する。
図５Ａ〜図５Ｃは、発光素子に関する実験結果を例示するグラフ図である。
これらの図は、３種類の条件の試料についてのＸＰＳ分析の結果を例示している。Ｘ線光電子分光分析の分析条件は、以下の通りである。使用装置は、QuanteraII Scaning X-ray Micro Probeである。Ｘ線源は、単色化Ａｌ Ｋα線（ｈνは、１４８６．６ｅＶである）である。分析エリアは、直径が２００μｍの円形である。パルスエネルギーは、５５ｅＶである。これらの試料においては、ｎ形の半導体層（ＧａＮ層）に処理が行われる。図５Ａ〜図５Ｃは、第１〜第３条件ＴＣ１〜ＴＣ３にそれぞれ対応する。第１条件ＴＣ１においては、プラズマ処理が行われない。第２条件ＴＣ２及び第３条件ＴＣ３においては、プラズマ処理が行われる。第２条件ＴＣ２においては、バイアス電力は０Ｗであり、ＩＣＰ（Inductively Coupled Plasma）電力は４００Ｗであり、酸素ガスの流量は１００ｓｃｃｍであり、酸素ガスの分圧は８Ｐａであり、処理時間は６０秒である。第３条件ＴＣ３においては、バイアス電力は２００Ｗである。第３条件ＴＣ３におけるバイアス電力以外の条件は、第２条件ＴＣ２と同様である。図５Ａ〜図５Ｃの横軸は、結合エネルギーＢＥ（ｅＶ）である。縦軸は、信号の強度Ｉｎｔ（任意単位）である。これらの図は、Ｘ線光電子分光分析によりＧａ３ｄスペクトルを測定し得られたスペクトルを、Ｇａと窒素との結合（Ｇａ−Ｎ結合）と予想される３ｄスペクトルと、Ｇａと酸素との結合（Ｇａ−Ｏ）と予想される３ｄスペクトルとにピークフィッテングした結果を例示している。これらの図において、実線は、Ｇａ−Ｏの結合に対応する。破線は、Ｇａ−Ｎの結合に対応する。点線は、Ｇａ−Ｏの結合、及び、Ｇａ−Ｎの結合の和に対応する。
図５Ａに示すように、第１条件ＴＣ１（プラズマ処理無し）においては、Ｇａ−Ｎの結合のピーク強度は、Ｇａ−Ｏの結合のピーク強度よりも高い。
図５Ｂに示すように、第２条件ＴＣ２（プラズマ処理ありで、バイアス電力無し）においては、Ｇａ−Ｏの結合のピーク強度は、Ｇａ−Ｎの結合のピーク強度よりも高い。
図５Ｃに示すように、第３条件ＴＣ３（プラズマ処理ありで、バイアス電力が２００Ｗ）においては、Ｇａ−Ｎの結合が実質的に観測されず、Ｇａ−Ｏの結合のピークが観測される。
図５Ａの特性は、例えば、第１部分領域１１における特性に対応する。この場合、図５Ｂの特性、または、図５Ｃの特性が、第１側面領域ｓｒ１における特性に対応する。既に説明したように、図５Ｃに例示するように、第１側面領域ｓｒ１においてＧａ−Ｎ結合のピークが観測されなくても良い。
図５Ａ〜図５Ｃの結果から、第２条件ＴＣ２及び第３条件ＴＣ３に示すようにプラズマ処理を行うことでＧａ−Ｏの結合のピーク強度は、Ｇａ−Ｎの結合のピーク強度よりも高くなる。第３条件ＴＣ３に示すようにバイアス電力を印加することでＧａ−Ｏの結合のピーク強度がさらに高くなる。第３条件ＴＣ３に示す処理により、半導体層の側面部分の酸化がさらに促進されるため、半導体層の変質が抑制される。
図６Ａ〜図６Ｃは、発光素子に関する実験結果を例示するグラフ図である。
これらの図は、３種類の条件の試料についてのＸＰＳ分析の結果を例示している。これらの試料においては、ｐ形の半導体層（ＧａＮ層）に処理が行われる。図６Ａ〜図６Ｃは、第４〜第６条件ＴＣ４〜ＴＣ６にそれぞれ対応する。第４条件ＴＣ４においては、プラズマ処理が行われない。第５条件ＴＣ５及び第６条件ＴＣ６においては、プラズマ処理が行われる。第５条件ＴＣ５においては、バイアス電力は５０Ｗであり、ＩＣＰ電力は２５０Ｗであり、酸素ガスの流量は１００ｓｃｃｍであり、酸素ガスの分圧は８Ｐａであり、処理時間は３０秒である。第６条件ＴＣ６においては、バイアス電力は２００Ｗであり、ＩＣＰ電力は２５０Ｗであり、酸素ガスの流量は１００ｓｃｃｍであり、酸素ガスの分圧は８Ｐａであり、処理時間は１２０秒である。これらの図の横軸は、結合エネルギーＢＥ（ｅＶ）である。縦軸は、信号の強度Ｉｎｔ（任意単位）である。図６Ａ〜図６Ｃは、Ｇａ３ｄピークに対応する。これらの図において、実線は、Ｇａ−Ｏの結合に対応する。破線は、Ｇａ−Ｎの結合に対応する。点線は、Ｇａ−Ｏの結合、及び、Ｇ−Ｎの結合の和に対応する。
図６Ａに示すように、第４条件ＴＣ４（プラズマ処理無し）においては、Ｇａ−Ｎの結合のピーク強度は、Ｇａ−Ｏの結合のピーク強度よりも高い。
図６Ｂに示すように、第５条件ＴＣ５（プラズマ処理ありで、バイアス電力５０Ｗで、処理時間は３０秒）においては、Ｇａ−Ｏの結合のピーク強度は、Ｇａ−Ｎの結合のピーク強度よりも高い。
図６Ｃに示すように、第６条件ＴＣ６（プラズマ処理ありで、バイアス電力が２００Ｗで、処理時間は１２０秒）においては、Ｇａ−Ｎの結合が実質的に観測されず、Ｇａ−Ｏの結合のピークが観測される。
図６Ａの特性は、例えば、第１部分領域１１における特性に対応すると見なしても良い。図６Ｂの特性、または、図６Ｃの特性は、第３側面領域ｓｒ３における特性に対応する。
図６Ａ〜図６Ｃの結果から、第５条件ＴＣ５及び第６条件ＴＣ６に示すようにプラズマ処理を行うことでＧａ−Ｏの結合のピーク強度は、Ｇａ−Ｎの結合のピーク強度よりも高くなる。第６条件ＴＣ６に示すように第５条件ＴＣ５よりも高いバイアス電力を印加することでＧａ−Ｏの結合のピーク強度がさらに高くなる。第６条件ＴＣ６に示す処理により、半導体層の側面部分の酸化がさらに促進されるため、半導体層の変質が抑制される。
図７Ａ及び図７Ｂは、第１実施形態に係る発光素子を例示する模式図である。
図７Ａは、発光素子１１１の模式的上面図である。図７Ｂは、発光素子１１１の模式的断面図である。実施形態に係る発光素子１１１も、第１半導体層１０、第２半導体層２０、発光層３０、第１電極４１、及び、第２電極４２を含む。発光素子１１１においても、第１半導体層１０は、第１部分領域１１及び第１側面領域ｓｒ１を含む。
この場合も、第１例において、第１部分領域１１はガリウムと窒素との結合を含み、第１側面領域ｓｒ１はガリウムと窒素との結合を含まない。第２例において、第１部分領域１１はガリウムと酸素との結合を含まず、第１側面領域ｓｒ１はガリウムと酸素との結合を含む。第３例において、第２比は第１比よりも高い。
発光素子１１１においても、リーク電流が抑制される。例えば、半導体層の変質を抑制できる。電気特性を安定化できる発光素子を提供できる。
図８は、第１実施形態に係る発光素子を例示する模式的断面図である。
図８に示すように、実施形態に係る発光素子１２０は、第１半導体層１０、第２半導体層２０、発光層３０、第１電極４１、及び、第２電極４２に加えて、導電部５１、絶縁部８０、第３電極４３及び接続部材４５を含む。発光素子１２０においても、発光層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。第１電極４１は、第１半導体層１０と電気的に接続される。第２電極４２（及び電極４２Ａ）は、第２半導体層２０と電気的に接続される。
この例では、第１半導体層１０の下側に第１電極４１が設けられ、第２半導体層２０の下側に第２電極４２（及び電極４２Ａ）が設けられる。導電部５１は、第１電極４１と電気的に接続される。この例においても、導電部５１の下面に、電極５４が設けられる。第３電極４３は、接続部材４５を介して、第２電極４２と電気的に接続される。
第１半導体層１０は、第１部分領域１１及び第２部分領域１２を含む。第２部分領域１２から第１部分領域１１への方向は、第１方向（Ｚ軸方向）と交差する。第１電極４１は、第１部分領域１１と接触する接触部分４１ｃを含む。接触部分４１ｃは、第１方向（Ｚ軸方向）において、導電部５１と第１部分領域１１との間に設けられる。この例では、第１電極４１は、上記の接触部分４１ｃに加えて、第１電極膜４１ｆをさらに含む。第１電極膜４１ｆと第１部分領域１１（第１面１１ａ）との間に接触部分４１ｃが設けられる。
導電部５１と第１電極４１とが、導電層５２及び導電層５３により接合される。導電部５１と第１電極４１とが、電気的に接続される。
第２半導体層２０は、第３部分領域２３を含む。第３部分領域２３は、第１方向（Ｚ軸方向）において、導電部５１と第２部分領域１２との間に設けられる。第２電極４２の少なくとも一部は、第１方向（Ｚ軸方向）において、導電部５１と第３部分領域２３との間に設けられる。
絶縁部８０は、第１方向（Ｚ軸方向）において、導電部５１と、第２電極４２の上記の少なくとも一部（導電部５１と第３部分領域２３との間の部分）と、の間に設けられる。絶縁部８０は、第２電極４２と導電部５１との間を電気的に絶縁する。
接続部材４５（例えば配線層）は、第１部分４５ｐ及び第２部分４５ｑを含む。第１部分４５ｐは、第１方向（Ｚ軸方向）において、導電部５１と第３電極４３との間に設けられる。第１部分４５ｐは、第３電極４３と電気的に接続される。接続部材４５の第２部分４５ｑは、第１方向（Ｚ軸方向）において、導電部５１と、第２電極４２の上記の少なくとも一部と、の間に設けられる。第２部分４５ｑは、第２電極４２と電気的に接続される。第３電極４３は、接続部材４５により、第２電極４２と電気的に接続される。
絶縁部８０は、接続部材４５と第１電極４１との間に設けられる。絶縁部８０は、接続部材４５と第１電極４１との間を電気的に絶縁する。
第３電極４３は、第１方向と交差する方向（図８の例では、Ｘ軸方向）において、第２電極４２及び第２半導体層２０の少なくともいずれかと重なる。
例えば、第３電極４３と電極５４との間に電圧が印加される。第１半導体層１０及び第２半導体層２０を介して発光層３０に電流が供給される。発光層３０から光が放出される。光は、第１半導体層１０の上面から出射する。この例においても、第１半導体層１０の上面に凹凸１０ｄｐが設けられる。第１半導体層１０の上面及び側面に絶縁層８５が設けられる。絶縁層８５は、第２半導体層２０の側面、及び、発光層３０の側面にも設けられる。
この例では、絶縁層８６がさらに設けられる。絶縁層８６の一部と第２半導体層２０との間に第２電極４２が設けられる。発光素子１２０の外縁部において、絶縁層８６と絶縁層８５とが互いに接する。第３電極４３と第２電極との間の部分（素子分離端）においても、絶縁層８６と絶縁層８５とが互いに接する。これにより、半導体層が保護される。
発光素子１２０においても、第１半導体層１０は、第１側面領域ｓｒ１を含む。第１側面領域ｓｒ１は、第１方向（Ｚ軸方向）に対して垂直な平面（Ｘ−Ｙ平面）と交差する第１側面ｓ１を含む。一方、既に説明したように、第１半導体層１０は、第１部分領域１１を含む。第１部分領域１１は、第１電極４１（接触部分４１ｃ）と接触する第１面１１ａを含む。例えば、第１部分領域１１は、第１側面ｓ１を含まない。例えば、第１側面領域ｓｒ１は、第１面１１ａを含まない。
発光素子１２０においても、第１部分領域１１はガリウムと窒素との結合を含み、第１側面領域ｓｒ１はガリウムと窒素との結合を含まない（第１条件）。または、第１部分領域１１はガリウムと酸素との結合を含まず、第１側面領域ｓｒ１はガリウムと酸素との結合を含む（第２条件）。または、第２比は第１比よりも高い（第３条件）。
既に説明したように、第１比は、Ｘ線光電子分光分析における、第１部分領域１１におけるガリウムと酸素との結合に対応する第１ピーク強度ｐ１の、Ｘ線光電子分光分析における、第１部分領域１１におけるガリウムと窒素との結合に対応する第２ピーク強度ｐ２に対する比である。第２比は、Ｘ線光電子分光分析における、第１側面領域ｓｒ１におけるガリウムと酸素との結合に対応する第３ピーク強度ｐ３の、Ｘ線光電子分光分析における、第１側面領域ｓｒ１におけるガリウムと窒素との結合に対応する第４ピーク強度ｐ４に対する比である。
発光素子１２０においても、リーク電流が抑制される。例えば、半導体層の変質を抑制できる。電気特性を安定化できる発光素子を提供できる。
図８に示すように、第１半導体層１０は、第２側面領域ｓｒ２をさらに含んでも良い。第２側面領域ｓｒ２は、Ｘ−Ｙ平面と交差する第２側面ｓ２を含む。例えば、第１部分領域１１は、第２側面ｓ２を含まない。例えば、第２側面領域ｓｒ２は、第１面１１ａを含まない。第１側面ｓ１から第１面１１ａへの方向において、第２側面ｓ２は、第１側面ｓ１と第１面１１ａとの間にある。
第２側面領域ｓｒ２は、第１側面領域ｓｒ１の特性（図２Ｂに例示する特性）と実質的に同様の特性を有しても良い。
図９は、第１実施形態に係る発光素子を例示するグラフ図である。
図９は、Ｘ線光電子分光分析で得られる信号を例示している。図９は、第２側面領域ｓｒ２に対応する。横軸は、結合エネルギーＢＥ（ｅＶ）である。縦軸は、信号の強度Ｉｎｔ（任意単位）である。図９は、Ｘ線光電子分光分析によりＧａ３ｄスペクトルを測定し得られたスペクトルを、Ｇａと窒素との結合（Ｇａ−Ｎ結合）と予想される３ｄスペクトルと、Ｇａと酸素との結合（Ｇａ−Ｏ）と予想される３ｄスペクトルとにピークフィッテングした結果を例示している。図９において、実線は、Ｇａと窒素との結合（Ｇａ−Ｎ結合）に対応する。破線は、Ｇａと酸素との結合（Ｇａ−Ｏ結合）に対応する。
図９に示すように、Ｘ線光電子分光分析における、第２側面領域ｓｒ２におけるガリウムと酸素との結合に対応するピーク強度を第５ピーク強度ｐ５とする。Ｘ線光電子分光分析における、第２側面領域ｓｒ２におけるガリウムと窒素との結合に対応するピーク強度を第６ピーク強度ｐ６とする。第５ピーク強度ｐ５の第６ピーク強度ｐ６に対する比を第３比とする。第３比は、第１比（図２Ａ参照）よりも高い。第３比は、例えば、１以上である。第３比は、１を超えても良い。
第２側面領域ｓｒ２においても、リーク電流が抑制される。例えば、半導体層の変質を抑制できる。電気特性をさらに安定化できる発光素子を提供できる。
発光素子１２０において、第２半導体層２０は、第３側面ｓ３を含む第３側面領域ｓｒ３を含んでも良い。既に説明したように、第４比は、第１比よりも高くても良い。発光層３０は、第４側面ｓ４を含む第４側面領域ｓｒ４を含んでも良い。既に説明したように、第５比は、第１比よりも高くても良い。
図８に示すように、第２半導体層２０は、第４部分領域２４をさらに含み、第１半導体層１０は、第５部分領域１５をさらに含んでも良い。第１方向（Ｚ軸方向）と直交する第２方向（例えば、Ｘ軸方向）における第１部分領域１１の位置は、この第２方向における第２部分領域１２の位置と、この第２方向における第５部分領域１５の位置と、の間にある。第４部分領域２４は、第１方向（Ｚ軸方向）において、導電部５１と第５部分領域１５との間に設けられる。第２電極４２の別の一部（電極４２Ａ）は、第１方向（Ｚ軸方向）において、導電部５１と第４部分領域２４との間に設けられる。
発光素子１２０において、接触部分４１ｃは、半導体層の２つの部分領域の間に設けられる。
以下、発光素子１２０の製造方法の例について説明する。
図１０Ａ、図１０Ｂ、図１１Ａ及び図１１Ｂは、第１実施形態に係る発光素子の製造方法を例示する模式的断面図である。
図１０Ａに示すように、半導体積層体１８を準備する。半導体積層体１８は、ｎ形の第１半導体膜１０ｆと、ｐ形の第２半導体膜２０ｆと、発光膜３０ｆと、を含む。例えば、半導体積層体１８は、成長用の基板５０ｓ（例えばサファイア基板）の上にエピタキシャル成長される。第１半導体膜１０ｆは、第１半導体層１０となる。第２半導体膜２０ｆは、第２半導体層２０となる。発光膜３０ｆは、発光層３０となる。第２半導体膜２０ｆの上に、第２電極４２（及び電極４２Ａ）を形成する。第２半導体膜２０ｆの上面及び第２電極４２（及び電極４２Ａ）の一部を被覆する絶縁層８６を形成する。絶縁層８６の上を被覆し、第２電極４２（及び電極４２Ａ）と電気的に接続する、接続部材４５を形成する。
さらに、半導体積層体１８（第１半導体膜１０ｆ、第２半導体膜２０ｆ及び発光膜３０ｆ）の一部を除去する（第２除去工程）。例えば、半導体積層体１８の除去としてＲＩＥが行われる。少なくとも第１半導体層１０の側面（第２側面ｓ２）が露出する。例えば、発光層３０の側面（側面ｓａ４）、及び、第２半導体層２０の側面（側面ｓａ３）が露出する。
第２除去工程の後の半導体積層体１８を、酸素を含む雰囲気で処理する。これにより、第１半導体層１０の側面（第２側面ｓ２）を含む部分に酸素が導入される（第２処理工程）。第２処理工程において、第２半導体層２０の側面（側面ｓａ３）を含む部分、及び、発光層３０の側面（側面ｓａ４）を含む部分に酸素が導入されても良い。
これにより、図１０Ｂに示すように、第１半導体層１０の側面（第２側面ｓ２）を含む部分（第２側面領域ｓｒ２）において、ガリウムと酸素との結合が形成される。第２半導体層２０の側面（側面ｓａ３）を含む部分（側面領域ｓｒａ３）において、ガリウムと酸素との結合が形成されても良い。発光層３０の側面（側面ｓａ４）を含む部分（側面領域ｓｒａ４）において、ガリウムと酸素との結合が形成されても良い。
図１０Ｂに示すように、半導体積層体１８、絶縁層８６、及び、接続部材４５を被覆する絶縁部８０を形成する。絶縁部８０を被覆し第１半導体層１０ｆ及び接触部分４１ｃと接続される第１電極膜４１ｆを形成する。第１電極４１ｆの上に、導電層５３を形成する。さらに、導電層５２（例えば接合層）が設けられた導電部５１を準備する。導電層５２と導電層５３とを接合する。
図１１Ａに示すように、成長用の基板５０ｓを除去する。例えば、第１半導体膜１０ｆの表面が露出する。基板５０ｓの除去は、例えば、紫外線の照射、エッチング、及び、研磨の少なくともいずれかの実施により行われる。
図１１Ａに示すように、半導体積層体１８（第１半導体膜１０ｆ、第２半導体膜２０ｆ及び発光膜３０ｆ）の一部を除去する（第１除去工程）。例えば、絶縁層８６の表面の一部が半導体積層体１８から露出されることで、素子分離が行われる。第１除去工程により、第１半導体膜１０ｆから第１半導体層１０が得られ、第２半導体膜２０ｆから第２半導体層２０が得られ、発光膜３０ｆから発光層３０が得られる。少なくとも第１半導体層１０の側面（第１側面ｓ１）が露出する。例えば、発光層３０の側面（第４側面ｓ４）、及び、第２半導体層２０の側面（第２側面ｓ２）が露出する。さらに、ウエットエッチングやドライエッチングを行うことにより、第１半導体層１０の表面に凹凸１０ｄｐを形成する。凹凸１０ｄｐの高低差としては、発光素子の光取り出し効率を向上させるために、例えば、０．２μｍ〜３．０μｍとすることができる。
図１１Ｂに示すように、第１除去工程の後の半導体積層体１８を、酸素を含む雰囲気で処理する（第１処理工程）。例えば、酸素を含む雰囲気でのプラズマ処理が行われる。例えば、バイアス電力を印加しつつプラズマ処理が行われる。第１処理工程により、例えば、ガリウムと酸素との結合を含む第１側面領域ｓｒ１が形成される。例えば、ガリウムと酸素との結合を含む第３側面領域ｓｒ３が形成されても良い。例えば、ガリウムと酸素との結合を含む第４側面領域ｓｒ４が形成されても良い。
この後、必要に応じて、絶縁層８５を形成する。さらに、導電部５１の下面に電極５４を形成する。これにより、発光素子１２０が得られる。
実施形態において、半導体層及び電極の配置において、種々の変形が可能である。
図１２は、第１実施形態に係る発光素子を例示する模式的断面図である。
図１２に示すように、実施形態に係る発光素子１２１も、第１半導体層１０、第２半導体層２０、発光層３０、第１電極４１、及び、第２電極４２を含む。基板５０ｓ（成長用基板）が設けられている。基板５０ｓの上に、第１半導体層１０が設けられる。第１半導体層１０の第１領域ｒ１に第１電極４１が設けられる。第１半導体層１０の第２領域ｒ２の上に発光層３０がある。発光層３０の上に第２半導体層２０がある。第２半導体層２０の上に、第２電極４２が設けられる。
発光素子１２１においても、第１側面領域ｓｒ１及び第１部分領域１１が設けられる。例えば、第１部分領域１１はガリウムと窒素との結合を含み、第１側面領域ｓｒ１はガリウムと窒素との結合を含まない（第１条件）。または、第１部分領域１１はガリウムと酸素との結合を含まず、第１側面領域ｓｒ１はガリウムと酸素との結合を含む（第２条件）。または、第２比は第１比よりも高い（第３条件）。リーク電流が抑制される。例えば、半導体層の変質を抑制できる。電気特性をさらに安定化できる発光素子を提供できる。
発光素子１２１においても、第３側面領域ｓｒ３及び第４側面領域ｓｒ４が設けられても良い。例えば、第４比は、第１比よりも高くても良い。例えば、第５比は、第１比よりも高くても良い。
第１部分領域１１、第１側面領域ｓｒ１、第２部分領域１２、第２側面領域ｓｒ２、第３側面領域ｓｒ３及び第４側面領域ｓｒ４などに関するＸ線光電子分光分析において、例えば、図５Ａ〜図５Ｃの実験に関して説明した条件を適宜変形して適用できる。
（第２実施形態）
本実施形態は、発光素子の製造方法に係る。
図１３は、第２実施形態に係る発光素子の製造方法を例示するフローチャート図である。
図１３に示すように、実施形態に係る製造方法は、半導体積層体１８（図３Ａ参照）を準備する準備工程（ステップＳ１１０）を含む。半導体積層体１８は、ガリウム及び窒素を含むｎ形の第１半導体層１０（第１半導体膜１０ｆ）と、ガリウム及び窒素を含むｐ形の第２半導体層２０（第２半導体膜２０ｆ）と、発光層３０（発光膜３０ｆ）と、を含む。発光層３０（発光膜３０ｆ）は、第１半導体層１０（第１半導体膜１０ｆ）と第２半導体層２０（第２半導体膜２０ｆ）との間に設けられる。
製造方法は、第１除去工程（ステップＳ１２０）を含む。第１除去工程においては、第１半導体層１０（第１半導体膜１０ｆ）の一部、第２半導体層２０（第２半導体膜２０ｆ）の一部、及び、発光層３０（発光膜３０ｆ）の一部を除去して、少なくとも第１半導体層１０の側面（第１側面ｓ１）を露出させる。例えば、図４Ａに関して説明した処理、または、図１１Ａに関して説明した処理を実施する。
製造方法は、第１処理工程（ステップＳ１３０）を含む。第１処理工程においては、第１除去工程（ステップＳ１２０）の後の半導体積層体１８を、酸素を含む雰囲気で処理し、上記の側面を含む部分に酸素を導入する。例えば、図４Ｄに関して説明した処理、または、図１１Ｂに関して説明した処理を実施する。
例えば、リーク電流が抑制される。例えば、半導体層の変質を抑制できる。電気特性をさらに安定化できる発光素子の製造方法を提供できる。
図１４は、第２実施形態に係る発光素子の製造方法を例示するフローチャート図である。
図１４に示すように、実施形態に係る製造方法は、接合工程（ステップＳ１１５）及び基板除去工程（ステップＳ１１６）をさらに含んでも良い。接合工程においては、支持体（導電部５１）と半導体積層体１８とを接合する。例えば、図３Ｄに関して説明した処理を実施する。基板除去工程においては、基板５０ｓを除去する。例えば、図３Ｅに関して説明した処理を実施する。
上記の準備工程（ステップＳ１１０）において、半導体積層体１８は基板５０ｓに形成されている。接合工程の後に、基板除去工程が行われる。基板除去工程の後に、第１除去工程及び第１処理工程が行われる。
図１５は、第２実施形態に係る発光素子の製造方法を例示するフローチャート図である。
図１５に示すように、製造方法は、凹凸形成工程（ステップＳ１２５）をさらに含んでも良い。凹凸形成工程においては、第１半導体層１０の表面に凹凸１０ｄｐを形成する。例えば、図４Ｃに関して説明した処理を実施する。この例では、第１処理工程（ステップＳ１３０）は、凹凸形成工程（ステップＳ１２５）の後に行われる。例えば、凹凸形成工程（ステップＳ１２５）は、第１除去工程（ステップＳ１２０）と第１処理工程（ステップＳ１３０）との間に行われる。
図１６は、第２実施形態に係る発光素子の製造方法を例示するフローチャート図である。
図１６に示すように、この例においても、製造方法は、凹凸形成工程（ステップＳ１２５）を含む。この例では、第１処理工程（ステップＳ１３０）は、第１除去工程（ステップＳ１２０）と、凹凸形成工程（ステップＳ１２５）と、の間に行われる。
このように、第１処理工程（ステップＳ１３０）は、第１除去工程（ステップＳ１２０）と凹凸形成工程（ステップＳ１２５）との間、または、凹凸形成工程（ステップＳ１２５）の後に行われても良い。両方の場合において、例えば、第１半導体層１０の第１側面ｓ１を含む第１側面領域ｓｒ１に、酸素を導入できる。
図１７は、第２実施形態に係る発光素子の製造方法を例示するフローチャート図である。
図１７に示すように、製造方法は、第２除去工程（ステップＳ１１１）、及び、第２処理工程（ステップＳ１１２）をさらに含んでも良い。
第２除去工程においては、第１半導体層１０の別の一部、第２半導体層２０の別の一部、及び、発光層３０の別の一部を除去して、第１半導体層１０の別の側面（第２側面ｓ２）を露出させる。例えば、図１０Ａに関して説明した処理を実施する。
第２処理工程においては、第２除去工程の後の半導体積層体１８を、酸素を含む雰囲気で処理し、上記の別の側面（第２側面ｓ２）を含む部分に酸素を導入する。例えば、図１０Ｂに関して説明した処理を行う。これにより、ガリウムと酸素との結合を含む第２側面領域ｓｒ２が形成される。
第２除去工程（ステップＳ１１１）は、例えば、準備工程（ステップＳ１１０）と接合工程（ステップＳ１１５）との間に行われる。第２処理工程（ステップＳ１１２）は、第２除去工程（ステップＳ１１１）と接合工程（ステップＳ１１５）との間に行われる。
第２除去工程（ステップＳ１１１）、及び、第２処理工程（ステップＳ１１２）は、例えば、発光素子１２０の製造方法の例において実施される。
実施形態によれば、電気特性を安定化できる発光素子及びその製造方法を提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、発光素子に含まれる、半導体層、電極、接続部材、導電部、絶縁部及び絶縁層などのそれぞれの具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
１０…第１半導体層、 １０ｄｐ…凹凸、 １０ｆ…第１半導体膜、 １１…第１部分領域、 １１ａ…第１面、 １２…第２部分領域、 １５…第５部分領域、 １８…半導体積層体、 ２０…第２半導体層、 ２０ｆ…第２半導体膜、 ２３…第３部分領域、 ２４…第４部分領域、 ３０…発光層、 ３０ｆ…発光膜、 ４１…第１電極、 ４１ｃ…接触部分、 ４１ｆ…第１電極膜、 ４２…第２電極、 ４２Ａ…電極、 ４３…第３電極、 ４５…接続部材、 ４５ｐ、４５ｑ…第１、第２部分、 ５０ｓ…基板、 ５１…導電部、 ５２、５３…導電層、 ５４…電極、 ８０…絶縁部、 ８５…絶縁層、 ８５ｄｐ…凹凸、 ８６…絶縁層、 １１０、１１１、１２０、１２１…発光素子、 ＢＥ…結合エネルギー、 ＴＣ１〜ＴＣ６…第１〜第６条件、 Ｉｎｔ…強度、 ｐ１〜ｐ１０…第１〜第１０ピーク強度、 ｒ１、ｒ２…第１、第２領域、 ｓ１〜ｓ４…第１〜第４側面、 ｓａ３、ｓａ４…側面、 ｓｒ０…表面部分、 ｓｒ１〜ｓｒ４…第１〜第４側面領域、 ｓｒａ３、ｓｒａ４…側面領域

Claims (16)

  1. ガリウム及び窒素を含むｎ形の第１半導体層と、
    ガリウム及び窒素を含むｐ形の第２半導体層と、
    前記第１半導体層と前記第２半導体層との間に設けられた発光層と、
    前記第１半導体層と電気的に接続された第１電極と、
    前記第２半導体層と電気的に接続された第２電極と、
    を備え、
    前記第１半導体層は、第１部分領域及び第１側面領域を含み、
    前記第１部分領域は、前記第１電極と接触する第１面を含み、
    前記第１側面領域は、前記第２半導体層から前記第１半導体層に向かう第１方向に対して垂直な平面と交差する第１側面を含み、
    前記第１部分領域はガリウムと窒素との結合を含み、前記第１側面領域はガリウムと窒素との前記結合を含まない、または、
    前記第１部分領域はガリウムと酸素との結合を含まず、前記第１側面領域はガリウムと酸素との前記結合を含む、または、
    第１比よりも第２比は高く、前記第１比は、Ｘ線光電子分光分析における、前記第１部分領域におけるガリウムと酸素との前記結合に対応する第１ピーク強度の、前記Ｘ線光電子分光分析における、前記第１部分領域におけるガリウムと窒素との結合に対応する第２ピーク強度に対する比であり、前記第２比は、前記Ｘ線光電子分光分析における、前記第１側面領域におけるガリウムと酸素との前記結合に対応する第３ピーク強度の、前記Ｘ線光電子分光分析における、前記第１側面領域におけるガリウムと窒素との結合に対応する第４ピーク強度に対する比である、発光素子。
  2. 前記第１電極と前記第２電極との間に、前記第１半導体層の一部、前記発光層の一部、及び、前記第２半導体層の一部が設けられた、請求項１記載の発光素子。
  3. 前記第１半導体層は、第２部分領域をさらに含み、前記第２部分領域から前記第１部分領域への方向は、前記第１方向と交差し、
    前記第２半導体層は、第３部分領域及び第４部分領域を含み、
    前記第１部分領域は、前記第１方向において前記第３部分領域と前記第１電極との間に設けられ、
    前記第４部分領域は、前記第１方向において前記第２電極と前記第２部分領域との間に設けられた、請求項１記載の発光素子。
  4. 前記第２電極と電気的に接続された導電部と
    絶縁部と、
    をさらに備え、
    前記第１部分領域は、前記第１方向において前記導電部と前記第１電極との間に設けられ、
    前記第３部分領域は、前記第１方向において前記導電部と前記第１部分領域との間に設けられ、
    前記絶縁部は、前記第１方向において前記導電部と前記第３部分領域との間に設けられ、
    前記第４部分領域は、前記第１方向において前記導電部と前記第２部分領域との間に設けられ、
    前記第２電極は、前記第１方向において前記導電部と前記第４部分領域との間に設けられた、請求項３記載の発光素子。
  5. 前記第１電極と電気的に接続された導電部と、
    絶縁部と、
    をさらに備え、
    前記第１電極は、前記第１部分領域と接触する接触部分を含み、
    前記第１半導体層は、第２部分領域をさらに含み、前記第２部分領域から前記第１部分領域への方向は、前記第１方向と交差し、
    前記接触部分は、前記第１方向において前記導電部と前記第１部分領域との間に設けられ、
    前記第２半導体層は、第３部分領域を含み、
    前記第３部分領域は、前記第１方向において前記導電部と前記第２部分領域との間に設けられ、
    前記第２電極の少なくとも一部は、前記第１方向において前記導電部と前記第３部分領域との間に設けられ、
    前記絶縁部は、前記第１方向において、前記導電部と、前記第２電極の前記少なくとも一部と、の間に設けられた、請求項１記載の発光素子。
  6. 第３電極と、
    接続部材と、
    をさらに備え
    前記接続部材の第１部分は、前記第１方向において前記導電部と前記第３電極との間に設けられ、前記第３電極と電気的に接続され、
    前記接続部材の第２部分は、前記第１方向において、前記導電部と、前記第２電極の前記少なくとも一部と、の間に設けられ、前記第２電極と電気的に接続された、請求項５記載の発光素子。
  7. 前記絶縁部は、前記接続部材と前記第１電極との間に設けられた、請求項６記載の発光素子。
  8. 前記第３電極は、前記第１方向と交差する方向において、前記第２電極及び前記第２半導体層の少なくともいずれかと重なる、請求項６または７に記載の発光素子。
  9. 前記第１半導体層は、第２側面領域をさらに含み、
    前記第２側面領域は、前記平面と交差する第２側面を含み、
    前記第１部分領域は、前記第２側面を含まず、
    前記第２側面領域は、前記第１面を含まず、
    前記第１側面から前記第１面への方向において、前記第２側面は前記第１側面と前記第１面との間にあり、
    前記第１比よりも第３比は高く、
    前記第３比は、前記Ｘ線光電子分光分析における、前記第２側面領域におけるガリウムと酸素との前記結合に対応する第５ピーク強度の、前記Ｘ線光電子分光分析における、前記第２側面領域におけるガリウムと窒素との結合に対応する第６ピーク強度に対する比である、請求項５〜８のいずれか１つに記載の発光素子。
  10. 前記第２半導体層は、第４部分領域をさらに含み、
    前記第１半導体層は、第５部分領域をさらに含み、
    前記第１方向と直交する第２方向における前記第１部分領域の位置は、前記第２方向における前記第２部分領域の位置と、前記第２方向における前記第５部分領域の位置と、の間にあり、
    前記第４部分領域は、前記第１方向において前記導電部と前記第５部分領域との間に設けられ、
    前記第２電極の別の一部は、前記第１方向において、前記導電部と前記第４部分領域との間に設けられた、請求項５〜９のいずれか１つに記載の発光素子。
  11. 前記第２半導体層は、第３側面領域を含み、
    前記第３側面領域は、前記平面と交差する第３側面を含み、
    前記第１比よりも第４比は高く、
    前記第４比は、前記Ｘ線光電子分光分析における、前記第３側面領域におけるガリウムと酸素との前記結合に対応する第７ピーク強度の、前記Ｘ線光電子分光分析における、前記第３側面領域におけるガリウムと窒素との結合に対応する第８ピーク強度に対する比である、請求項１〜１０のいずれか１つに記載の発光素子。
  12. 前記発光層は、第４側面領域を含み、
    前記第４側面領域は、前記平面と交差する第４側面を含み、
    前記第１比よりも第５比は高く、
    前記第５比は、前記Ｘ線光電子分光分析における、前記第４側面領域におけるガリウムと酸素との前記結合に対応する第９ピーク強度の、前記Ｘ線光電子分光分析における、前記第４側面領域におけるガリウムと窒素との結合に対応する第１０ピーク強度に対する比である、請求項１〜１１のいずれか１つに記載の発光素子。
  13. ガリウム及び窒素を含むｎ形の第１半導体層と、ガリウム及び窒素を含むｐ形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を含む半導体積層体を準備する準備工程と、
    前記第１半導体層の一部、前記第２半導体層の一部、及び、前記発光層の一部を除去して、少なくとも前記第１半導体層の側面を露出させる第１除去工程と、
    前記第１除去工程の後の前記半導体積層体を、酸素を含む雰囲気で処理し、前記側面を含む部分に酸素を導入する第１処理工程と、
    を備えた、発光素子の製造方法。
  14. 支持体と前記半導体積層体とを接合する接合工程と、
    基板を除去する基板除去工程と、
    をさらに備え、
    前記準備工程において、前記半導体積層体は前記基板に形成されており、
    前記接合工程の後に前記基板除去工程が行われ、
    前記基板除去工程の後に、前記第１除去工程及び前記第１処理工程が行われる、請求項１３記載の発光素子の製造方法。
  15. 前記第１半導体層の表面に凹凸を形成する凹凸形成工程をさらに備え、
    前記第１処理工程は、前記第１除去工程と前記凹凸形成工程との間、または、前記凹凸形成工程の後に行われる、請求項１３または１４に記載の発光素子の製造方法。
  16. 前記第１半導体層の別の一部、前記第２半導体層の別の一部、前記発光層の別の一部を除去して、前記第１半導体層の別の側面を露出させる第２除去工程と、
    前記第２除去工程の後の前記半導体積層体を、酸素を含む雰囲気で処理し、前記別の側面を含む部分に酸素を導入する第２処理工程と、
    をさらに備え、
    前記第２除去工程は、前記準備工程と前記接合工程との間に行われ、
    前記第２処理工程は、前記第２除去工程と前記接合工程との間に行われる、請求項１３〜１５のいずれか１つに記載の発光素子の製造方法。
JP2018182626A 2018-09-27 2018-09-27 発光素子及びその製造方法 Active JP7324395B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018182626A JP7324395B2 (ja) 2018-09-27 2018-09-27 発光素子及びその製造方法
US16/584,320 US11322651B2 (en) 2018-09-27 2019-09-26 Light-emitting element and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018182626A JP7324395B2 (ja) 2018-09-27 2018-09-27 発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020053594A true JP2020053594A (ja) 2020-04-02
JP7324395B2 JP7324395B2 (ja) 2023-08-10

Family

ID=69946130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018182626A Active JP7324395B2 (ja) 2018-09-27 2018-09-27 発光素子及びその製造方法

Country Status (2)

Country Link
US (1) US11322651B2 (ja)
JP (1) JP7324395B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7004918B2 (ja) * 2019-05-30 2022-01-21 日亜化学工業株式会社 半導体装置の製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177135A (ja) * 1997-12-15 1999-07-02 Sharp Corp 窒化ガリウム系半導体素子およびその製造方法
JP2010267946A (ja) * 2008-11-20 2010-11-25 Ricoh Co Ltd 製造方法、面発光レーザ素子、面発光レーザアレイ、光走査装置及び画像形成装置
JP2012195602A (ja) * 2012-05-31 2012-10-11 Toshiba Corp 半導体発光素子
JP2013539229A (ja) * 2010-09-29 2013-10-17 コーニンクレッカ フィリップス エヌ ヴェ 波長変換型発光デバイス
JP2013229598A (ja) * 2012-04-26 2013-11-07 Lg Innotek Co Ltd 発光素子及び発光素子パッケージ
JP2014060294A (ja) * 2012-09-18 2014-04-03 Ushio Inc Ｌｅｄ素子及びその製造方法
JP2014086574A (ja) * 2012-10-24 2014-05-12 Stanley Electric Co Ltd 発光素子
US20140319534A1 (en) * 2013-04-25 2014-10-30 Stanley Electric Co., Ltd. Semiconductor light emitting element
JP2016046511A (ja) * 2014-08-26 2016-04-04 株式会社東芝 発光ダイオード装置
US20170077353A1 (en) * 2015-09-10 2017-03-16 Samsung Electronics Co., Ltd. Semiconductor light emitting device
JP2017069282A (ja) * 2015-09-28 2017-04-06 ウシオ電機株式会社 半導体発光素子及びその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177135A (ja) * 1997-12-15 1999-07-02 Sharp Corp 窒化ガリウム系半導体素子およびその製造方法
JP2010267946A (ja) * 2008-11-20 2010-11-25 Ricoh Co Ltd 製造方法、面発光レーザ素子、面発光レーザアレイ、光走査装置及び画像形成装置
JP2013539229A (ja) * 2010-09-29 2013-10-17 コーニンクレッカ フィリップス エヌ ヴェ 波長変換型発光デバイス
JP2013229598A (ja) * 2012-04-26 2013-11-07 Lg Innotek Co Ltd 発光素子及び発光素子パッケージ
JP2012195602A (ja) * 2012-05-31 2012-10-11 Toshiba Corp 半導体発光素子
JP2014060294A (ja) * 2012-09-18 2014-04-03 Ushio Inc Ｌｅｄ素子及びその製造方法
JP2014086574A (ja) * 2012-10-24 2014-05-12 Stanley Electric Co Ltd 発光素子
US20140319534A1 (en) * 2013-04-25 2014-10-30 Stanley Electric Co., Ltd. Semiconductor light emitting element
JP2014216470A (ja) * 2013-04-25 2014-11-17 スタンレー電気株式会社 半導体発光素子
JP2016046511A (ja) * 2014-08-26 2016-04-04 株式会社東芝 発光ダイオード装置
US20170077353A1 (en) * 2015-09-10 2017-03-16 Samsung Electronics Co., Ltd. Semiconductor light emitting device
JP2017069282A (ja) * 2015-09-28 2017-04-06 ウシオ電機株式会社 半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
US11322651B2 (en) 2022-05-03
JP7324395B2 (ja) 2023-08-10
US20200105971A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
JP5197654B2 (ja) 半導体発光装置及びその製造方法
JP5032017B2 (ja) 半導体発光素子及びその製造方法並びに半導体発光装置
US9620681B2 (en) Semiconductor device and method of manufacturing the same
JP4297084B2 (ja) 発光装置の製造方法および発光装置
US20110248310A1 (en) Chip package and method for forming the same
JP6013931B2 (ja) 半導体発光素子
TWI594459B (zh) 發光元件及其製造方法
CN110212069B (zh) 发光二极管芯片及其制作方法
JP6916777B2 (ja) 半導体発光素子およびその製造方法
TW200935626A (en) Light emitting diode and method for manufactring the same
JP7324395B2 (ja) 発光素子及びその製造方法
EP2287923A1 (en) Light emitting device and method for manufacturing same
KR102229114B1 (ko) 반도체 발광 소자
JP2009170655A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
KR102086360B1 (ko) n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법
JP2009246237A (ja) 電流狭窄型発光素子およびその製造方法
JP2017055045A (ja) 半導体発光装置
JP5818031B2 (ja) Ｌｅｄ素子
JP6617875B2 (ja) Ｌｅｄ素子及びその製造方法
US11955588B2 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
KR101259992B1 (ko) 식각표면이 절연된 발광다이오드의 제조방법
TW201232809A (en) Method for manufacturing light emitting chip
US7683398B2 (en) Nitride semiconductor device having a silicon-containing connection layer and manufacturing method thereof
JP6151135B2 (ja) 半導体装置及びその製造方法
JP5426788B2 (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230317

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230317

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230404

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230711

R151 Written notification of patent or utility model registration

Ref document number: 7324395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151