JP2014086574A - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP2014086574A
JP2014086574A JP2012234555A JP2012234555A JP2014086574A JP 2014086574 A JP2014086574 A JP 2014086574A JP 2012234555 A JP2012234555 A JP 2012234555A JP 2012234555 A JP2012234555 A JP 2012234555A JP 2014086574 A JP2014086574 A JP 2014086574A
Authority
JP
Japan
Prior art keywords
layer
light emitting
high resistance
semiconductor structure
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012234555A
Other languages
English (en)
Other versions
JP6068091B2 (ja
Inventor
Yusuke Yokobayashi
裕介 横林
Tatsuma Saito
竜舞 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2012234555A priority Critical patent/JP6068091B2/ja
Priority to US14/062,795 priority patent/US9368689B2/en
Publication of JP2014086574A publication Critical patent/JP2014086574A/ja
Application granted granted Critical
Publication of JP6068091B2 publication Critical patent/JP6068091B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Abstract

【課題】反射電極層を形成する金属材料が半導体構造層の表面に沿って拡散することを抑制することによって、発光効率の低下を防止し、信頼性を向上させた発光素子を提供する。
【解決手段】発光素子10は、半導体構造層23と、半導体構造層23上の一部に形成された反射電極層21と、反射電極層21を埋設するように半導体構造層32上に形成された導電体層15と、導電体層15上に設けられ導電体層15に接合層13を介して接合されている支持基板11と、を有する発光素子であって、半導体構造層23と導電体層15との界面には高抵抗接触面32が設けられており、導電体層15を挟んで高抵抗接触面32が設けられている領域と対向している領域に高抵抗部17が配されており、導電体層15は、高抵抗部17よりも外側の導電体層15の周縁領域19において接合層13に接続されている。
【選択図】図1

Description

本発明は、発光ダイオード(LED:Light Emitting Diode)等の発光素子に関する。
LED素子等の発光素子が照明、バックライト、産業機器等に用いられる発光装置に従来から用いられてきた。このような発光素子には、活性層を含む半導体構造層の発光面と反対の面にAg等からなる反射電極層が形成されているものがある。この反射電極層に用いられるAg等は、電界や電流の流れによりLED素子内で拡散移動するマイグレーションを起こしやすい。従って、反射電極層の周囲に拡散防止層が形成されている(特許文献1−3)。
特開平11−220171号公報 特開2007−080899号公報 特開2007−335793号公報
近年用いられている薄型で大出力のLED素子においては、素子内に流入する電流が大きい故に、半導体構造層の表面に沿って押し出されるように反射電極層を形成するAg、Al等の金属成分が拡散していってしまう。そのため、反射電極層の密度が減少することにより反射電極層表面の反射率が低下し、また半導体層内の電流密度が偏倚するために発光素子の発光効率が低下していた。また、金属成分が半導体構造層の側面まで拡散してその側面上に析出することによって、半導体構造層が短絡して発光素子の非点灯等が発生していた。
本発明は、上述した点に鑑みてなされたものであり、反射電極層を形成する金属材料が半導体構造層の表面に沿って拡散することを抑制することによって、発光効率の低下を防止し、信頼性を向上させた発光素子を提供することを目的とする。
本発明の発光素子は、半導体構造層と、当該半導体構造層上の一部に形成された反射電極層と、当該反射電極層を埋設するように当該半導体構造層上に形成された導電体層と、当該導電体層上に設けられ当該導電体層に接合層を介して接合されている支持基板と、を有する発光素子であって、当該半導体構造層と当該導電体層との界面には高抵抗接触面が設けられており、当該導電体層を挟んで当該高抵抗接触面が設けられている領域と対向している領域に高抵抗部が配されており、当該導電体層は、当該高抵抗部よりも外側の当該導電体層の周縁領域において当該接合層に接続されていることを特徴とする。
本発明の実施例1に係る発光素子の断面図である。 図1の断面図の一部拡大図である。 図1の発光素子の製造工程を示す図である。 本発明の実施例2に係る発光素子の断面図である。 図4の発光素子の製造工程を示す図である。 本発明の実施例3に係る発光素子の断面図である。 本発明の実施例4に係る発光素子の断面図である。 本発明の他の実施例に係る発光素子の断面図である。
<実施例1>
以下に、LED素子を例にして、本発明の実施例1に係る発光素子10について、図1及び図2を参照しつつ説明する。図1は、本発明の実施例1に係る発光素子10断面図であり、図2は、図1の断面図の右端部を拡大した一部拡大図である。
支持基板11は、例えば、ホウ素が添加されたSi等の導電性基板からなっている。なお、支持基板11は、導電性を有し熱伝導率が高い材料であれば、Ge、Al、Cu、CuW等の他の材料を用いてもよい。また、支持基板11の裏面には、発光素子を発光装置に搭載する際のボンディング性を向上させるための、例えば、支持基板11の裏面表面からTi、Pt、Au等が順に積層されている金属膜(図示せず)が形成されていてもよい。
接合層13は、支持基板11上面に、Ti、Pt、Auが順に積層されて形成されている金属層である。接合層13は、その上に配されている導電性保護層15と、加熱及び加圧により接合されている。接合層13上には、接合層13と接合されている導電体層である導電性保護層15が配されている。導電性保護層15は、接合層13側からAu、Pt、Ti、TiWが順に積層されている金属層である。すなわち、支持基板11は、接合層13を介して導電性保護層15と接合されている。
導電性保護層15には、その周縁領域において高抵抗部17が形成されている。高抵抗部17は、例えば、導電性保護層15の凹部及びその上面開口部を覆う接合層13によって形成されている筒状の空間・空隙である。高抵抗部17は、導電性保護層15の周縁に沿って連続的に形成されていてもよいし、ある一定の長さ毎に断続的に形成されていてもよい。高抵抗部17は、導電性保護層15の他の部分よりも高い抵抗値を有する領域となっており、接合層13からの電流は高抵抗部17以外の部分から導電性保護層15に流入する。ここで、高抵抗部17よりも外側にある、接合層13と導電性保護層15との界面の最外縁部に形成されている電気的接触面を周縁接触面19とする。高抵抗部17は、例えば、幅W1が5μmであり、周縁接触面19は、例えば、幅W2が10μmである。また、高抵抗部17上の導電性保護層15の厚さは、例えば900nmである。なお、高抵抗部17は導電性保護層15を形成する材料よりも抵抗値の高い材料で充填されていてもよい。例えば、高抵抗部17は、SiO、SiN等の高抵抗材料が充填されて形成されていてもよい。
導電性保護層15はその上面中央から端部方向に延在する凹部を有し、その凹部内に反射電極層21が形成されている。反射電極層21は、光反射性の高い金属、例えば、Agからなる金属層であり、導電性保護層15の凹部を埋めるように設けられており、その上面が導電性保護層15と共に平坦な面を形成し、当該平坦な面の上に半導体構造層23が形成されている。換言すれば、反射電極層21は、半導体構造層23の表面に接して形成されており、反射電極層21を埋設するように導電性保護層15が形成されている。反射電極層21は、半導体構造層23からの出射光を反射する機能を果たすと共に、半導体構造層23に電力を供給する際のp電極として機能する。
上述したように、導電性保護層15及び反射電極層21上には、半導体構造層23が形成されている。半導体構造層23は、反射電極層21側から、p型GaN層及びp型AlGaN層からなるp型半導体層25、多重量子井戸構造(MQW)を有する活性層27、並びにGaN/InGaNを含む歪み緩和層、n型GaN層、アンドープGaN層及びGaNバッファ層からなるn型半導体層29が積層されている構造を有している。なお、上記アンドープGaN層及びGaNバッファ層は半導体構造層23を良好に結晶成長させるために用いられる層であり、発光素子10においては、研削・研磨、RIE(反応性イオンエッチング)等の手法を用いて除去されていてもよい。
p型半導体層25は、導電性保護層15と接している領域にp型半導体層25の内部に至る電流阻止部31を有している。電流阻止部31は、p型半導体層の導電性保護層15と接する領域を、例えば、プラズマ処理することにより高抵抗化して形成されており、p型半導体層25の他の部分よりも高い抵抗値を有している。すなわち、導電性保護層15と電流阻止部31との間の界面が、反射電極層21とp型半導体層25の電流阻止部31が形成されていない部分との界面よりも接触抵抗が高い高抵抗接触面32となっている。従って、接合層13から導電性保護層に流入した電流は、電流阻止部31以外の部分を通って、すなわち高抵抗接触面32を介さずにp型半導体層25に流入することになる。p型半導体層25は例えば、100〜200nmの厚さで形成されている。電流阻止部は、p型半導体層25の表面から内部に至るように形成され、例えば、厚さT1が10nm以上であり、確実に電流を阻止するため、50nm以上であるのが好ましい。なお、電流阻止部31は、p型半導体層25の表面に対してイオン注入または逆スパッタ等することによって形成されていてもよい。
なお、活性層27は多重量子井戸(MQW)としたが、単一量子井戸(SQW)、あるいは単層(いわゆるバルク層)でもよい。多重量子井戸構造は、例えば、井戸層をInGa1―xN層(組成x=0.35、厚さ2nm)、バリア層をGaN層(厚さ14nm)とし、5ペアの井戸層とバリア層から構成される。なお、井戸層のIn組成xは発光波長に合わせて0<x≦1.0の範囲で調整される。
半導体構造層23のn型半導体層29上には、n電極33が形成されている。n電極33は、n型半導体層29上面の一部領域上に、Ti、Al、Ti、Auを順に積層して形成されている。
図2に、図1の高抵抗部周辺の拡大図を示す。太線矢印は周縁接触面19から流入する電流を示している。図2に示すように、発光素子10には、半導体構造層23の導電性保護層15と接している領域に電流阻止部31が形成されることで高抵抗接触面32が形成されている。また、導電性保護層15を挟んで電流阻止部31と対向する少なくとも一部の領域に、導電性保護層15の凹部とその上面開口部を覆う接合層13によって形成されている高抵抗部17が設けられており、高抵抗部17の外側に周縁接触面19が形成されている。この構成によって、発光素子10では、導電性保護層15の端部領域において、発光素子10の中央に向けた電流の流れが生ずる。具体的には、電流は周縁接触面19から導電性保護層15に流入し、高抵抗部17と電流阻止部31によって形成された高抵抗接触面32との間に挟まれた領域A(破線に囲まれた破線斜線領域)を通過して、反射電極層21に流入しp型半導体層25に向かう。換言すれば、導電性保護層15内を導電性保護層15と半導体構造層23との界面に沿って発光素子10の内方に向かう電流の経路が形成される。
このような導電性保護層15と半導体構造層23との界面に沿った発光素子10の内方への電流の流れは、導電性保護層15と半導体構造層23との界面に沿って素子外方に向かって拡散してきた反射電極層21の金属材料を、素子内方へ押し戻すように移動させるエレクトロマイグレーションを発生させる。
発光素子10においては、この素子内方へのエレクトロマイグレーションが生起することによって、導電性保護層15と半導体構造層23との界面に沿って素子外方に向かって拡散してきたAgが素子内方に押し戻される。これにより、反射電極層21を形成する材料の発光素子10の外方への拡散が抑制され、反射電極層21の劣化等による発光素子の発光効率の低下及び発光素子の非点灯等が防止されることで、発光素子の信頼性を向上させることが可能である。
なお、上述の説明において、高抵抗部17に高抵抗材料を充填してもよいこととしたが、導電性保護層15と半導体構造層23との界面付近の温度を高めて、エレクトロマイグレーションが促進される環境をもたらすために、高抵抗部17の熱抵抗は高い方が好ましく、高抵抗部17は空間とするのが好ましい。
また、領域Aにおける電流密度を高めて、エレクトロマイグレーションを促進するために、周縁接触面19の面積よりも、電流方向と垂直な面、すなわち支持基板11の上面と垂直かつ図2の紙面に垂直な断面における領域Aの断面積が大きいのが好ましい。なお、この条件を満たすためには、周縁接触面19の幅W2が、導電性保護層15の厚さより大きければ足りる。すなわち、周縁接触面19の内縁と外縁と間の距離W2が、高抵抗部17の上面と高抵抗接触面32との間の距離W3よりも大きければよい。
以下に、上述した発光素子10を製造する方法について、図3(a)−(d)を用いて説明する。なお、図3(a)−(d)においては、明解さのために3つの発光素子の断面を示しているが、実際の製造時は、多数の発光素子が配列されたシート状態で製造されてもよい。
まず、図3(a)に示すように、サファイヤ基板等の成長基板35を準備し、半導体構造層23をMOCVD法により成膜する。具体的には、例えば、成長基板35をMOCVD装置に投入し、サーマルクリーニング後、GaNバッファ層、アンドープGaN層及びn型GaN層からなるn型半導体層29、活性層27、p型AlGaN層及びp型GaN層からなるp型半導体層25を順に成膜する。その後、半導体構造層23が成膜された成長基板35をRTA装置にて700℃、1分加熱してp型半導体層25の活性化を行う。
次に、図3(b)に示すように、p型半導体層25上に反射電極層21を成膜する。具体的には、例えば、スパッタ法(例えば、DCマグネトロンスパッタ装置を使用する)を用いて反射電極層21となるAg層を約150nm成膜する。その後形成されたAg層表面にフォトレジストを塗布し、フォトリソグラフィ技術を用いて所望のパターンに成形する。その後、Agエッチング溶液(例えば、硝酸1:水1:酢酸8:リン酸10の割合で混合されてなるエッチャント)を用いて、p型半導体層25上の電流阻止部31(または高抵抗接触面32)を形成する領域上に成膜されているAg層を除去し、フォトレジストを除去して所望のパターン形状の反射電極層21を形成する。最後に、反射電極層21とp型半導体層25とのオーミック接触を確保するためRTA装置にてアニールを行う。
なお、反射電極層21の成膜には上記スパッタ法に限らず電子ビーム(EB)法、抵抗加熱法等、他の手法を用いてもよい。また、反射電極層21は、p型半導体層上の反射電極層21を形成しない領域にフォトレジストを形成した後にAg層を成膜し、フォトレジストと共に不要部分のAg層を除去するリフトオフによって形成することも可能である。
次に、p型半導体層25内に電流阻止部31を形成する。具体的には、例えば、反射電極層21が形成されていないp型半導体層25に対してプラズマ処理、例えばRFスパッタ装置でArガスを不活性ガスに用い、Arガス流量50sccm、パワー50〜150Wで1〜5分、逆スパッタ処理を行うことで、p型半導体層25の一部を不導体化して電流阻止部31を形成する。この場合、逆スパッタに曝された領域のp型半導体層25が不導体化する。なお、電流阻止部31は、p型半導体層25の表面に対してイオン注入またはRIE装置等を用いた他のプラズマ処理をすることによって形成してもよい。
次に、図3(c)に示すように、反射電極層21を覆うように反射電極層21及びその周囲のp型半導体層25上に導電性保護膜15を形成する。具体的には、例えば、反射電極層21及びp型半導体層上にフォトレジストを塗布し、所望のパターンに露光して現像する。次に、導電性保護膜15を形成しない領域にフォトレジストパターンを残した状態で、スパッタ法によりTiW(層厚250nm)、Ti(層厚50nm)、Pt(層厚100nm)、Au(層厚500nm)を順に成膜して積層し、フォトレジストと共に不要部分の金属を除去するリフトオフを行う。その後、形成された金属層の外縁部の、接合層13との周縁接触面19を形成する部分に、上記同様のリフトオフ法を用いて、Auを150nmの厚さで成膜して導電性保護層15が完成する。完成した導電性保護層15には、端部近傍に高抵抗部17となる凹部17Aが形成されている。なお、反射電極層21と同様に、導電性保護層15の成膜は、上記スパッタ法に限らずEB法、抵抗加熱法、またはこれらの方法の組み合わせによって行ってもよい。また、高抵抗部17を空隙にせずに他の材料で充填する場合には、導電性保護層15の形成後に、凹部17AをSiO、SiN等、導電性保護層15の材料よりも高い抵抗値を有する材料で充填してもよい。
次に、導電性保護層15の表面と対応する位置に接合層13が形成されている支持基板11を用意する。例えば、支持基板11はSi基板であり、接合層13は、電子ビーム蒸着等で支持基板11上にTi(層厚600nm)、Pt(層厚50nm)、Au(層厚1000nm)を順に積層することによって形成する。
次に、接合層13の表面と導電性保護層15の表面と接触させて、互いに対して圧力30kg/cmで押圧しつつ、温度200℃で1時間かけて熱圧着を行うことにより支持基板11を貼り付ける。その後、図3dに示すように、例えば、レーザリフトオフ(LLO)装置にて成長基板35の裏面側からエキシマレーザを照射することにより成長基板35を除去する。なお、成長基板35の除去は、レーザリフトオフ(LLO)に限らず、ウェットエッチング、ドライエッチング、機械研磨法、もしくは化学機械研磨(CMP)、またはこれらの方法の少なくとも1つを組み合わせた方法によって行ってもよい。
LLOで成長基板35を除去した場合、成長基板35を除去した後、LLOで発生したGaを、熱水等を用いて除去し、表面のn型半導体層29のうち上記GaNバッファ層とアンドープGaN層をRIE装置によるドライエッチングで除去し、n型GaN層を表出させる。続いて、TMAH(テトラメチルアンモニウムヒドロキシド)溶液等のアルカリ溶液に浸し、上記表出したn型GaN層の表面に六角錐形状の構造物を形成する。なお、LLO後に行う六角錐形状の構造物の形成に使用する薬剤としては窒化物半導体をエッチングできるものであればよく、KOH、NaOHなどのアルカリ溶液でもよい。
上記処理の終了後、半導体構造層23の発光素子とする領域上にレジストを形成し、ドライエッチング装置にてレジストが形成されている領域以外の部分の半導体構造層23を除去して半導体構造層23を個々の領域に分離する。その後、レジストを取り去り、図3(d)に示すように、露出したn型半導体層29上にn電極33を形成する。n電極33は、Ti(層厚1nm)、Al(層厚200nm)、Ti(層厚1nm)、Au(層厚1000nm)を電子ビーム蒸着等で順に成膜することで形成する。n電極33は、n型半導体とオーミック接合を形成することが可能な材料で形成されていればよく、例えば、AuGeNi、AuGe、AuSn、AuSnNi等を用いて形成してもよい。最後に、ダイシングを行い素子の個片化を行うことによって、発光素子10が完成する。
<実施例2>
以下に、本発明の実施例2に係る発光素子40について説明する。図4に示すように、発光素子40は、素子側面を覆う絶縁体からなる絶縁性保護膜を有する以外は、発光素子10とほぼ同一の構成を有している。絶縁性保護膜41は、半導体構造層23の側面全体から下面の端部を覆っている。絶縁性保護膜41は、SiO等の絶縁体で形成されており、例えば、150nmの厚さを有している。
絶縁性保護膜41は、図5aに示すように実施例1と同様に反射電極層21(例えば、層厚150nm)を形成し、電流阻止部31を形成し、その後に半導体構造層23を個々の領域に分離してから形成する。半導体構造層23の分離は、半導体構造層23及び反射電極層21上にレジストを形成し、ドライエッチング装置にてレジストが形成されている領域以外の部分の半導体構造層23を除去して、成長基板35の上面まで達する溝を形成することで半導体構造層23を個々の領域に分離することで行う。
この分離の後、半導体構造層23の側面及びその上面の端部領域(周縁領域)に、例えば、スパッタ法にてSiOを反射電極層21と同じ厚さだけ、すなわち150nm成膜することで絶縁性保護膜41を形成する。この際、高抵抗部形成のために、絶縁性保護膜41と反射電極層21とは十分に離間するように(例えば5μmほど離間して)形成される。次に図5bに示すように、半導体構造層23の上面に形成された絶縁性保護膜41及び反射電極層21を覆うように、導電性保護層15を実施例1と同様な方法にて形成する。
このように、実施例2の発光素子40においては、導電性保護層15を、半導体構造層23の上面端部に導電性保護層15と厚さを同じくして形成された絶縁性保護膜41及び反射電極層21を覆うように形成する。それによって、実施例1の発光素子10のように、高抵抗部17を形成するために、周縁接触面19となる部分に改めて金属層を形成する必要がなくなり、製造工程を簡略化することが可能である。
<実施例3>
以下に、本発明の実施例3に係る発光素子50について説明する。図6に示すように、発光素子50は、支持基板11上に接合層13が存在しない領域がある以外は、発光素子10とほぼ同一の構成を有している。発光素子50においては、支持基板11上の周縁部領域に接合層13を一部形成しない領域を設けることで高抵抗部17を形成している。
この発光素子50においては、実施例1の発光素子10の導電性保護層15を形成する工程において、周縁接触面19となる部分に改めて金属層を形成せず、その代わりに、支持基板11上に、内側接合層13A及び内側接合層13Aと離間して形成された外縁接合層13Bを形成することによって高抵抗部17が形成される。すなわち、発光素子50においては、導電性保護層15を挟んで高抵抗接触面と対向している領域の一部において接合層13が形成されておらず、その部分が空隙になっている。外縁接合層13Bは、反射電極の厚さ分だけ内側接合層13Aよりも厚く形成され、高抵抗部17は、内側接合層13Aと外縁接合層13Bとの間に位置する、支持基板11、内側接合層13A、外縁接合層13B及び導電性保護層15によって画定される領域として形成される。
発光素子50においては、高抵抗部17をこのように形成することで、実施例1の発光素子10のように周縁接触面19となる部分に改めて金属層を形成する必要がなくなり、製造工程を簡略化することが可能である。また、内側接合層13A及び外縁接合層13Bの層厚、並びに互いに対する距離を大きく取ること、すなわち高抵抗部17のサイズを大きくすることで、接合層13及び導電性保護層15にAuZn、AuSn等の熱圧着時に変形しやすい金属を使った場合でも、高抵抗部17を潰さずに容易に形成可能となる。従って、接合層13及び導電性保護層15の材料の選択の幅を広げることが可能である。
上記実施例では、発光素子の上面と下面とで電気的接続をとるシンフィルム型の発光素子について説明したが、本発明は、図7の発光素子60のように、下面のみで電気的接続をとるフリップチップタイプの発光素子にも適用可能である。発光素子60には、図7に示すように、半導体構造層23の一方の端部領域(図面右側)にp型半導体層25からn型半導体層に達するn電極43を有している。さらに、発光素子60においては、2つの配線パターン45A及び45Bを上面に有するサブマウント47上に、配線パターン45Aと導電性保護層15、配線パターン45Bとn電極43とが接触させられて熱圧着されている。この場合、高抵抗部17は、配線パターン45Aと導電性保護層15とに囲まれた空隙部となる。
また、図8の発光素子70に示すように、上記発光素子の反射電極層21とp型半導体層25との間にITO等のp型半導体層と接触抵抗が低く、かつp型半導体層よりも金属との親和性が高いオーミック電極層49を形成することとしてもよい。このようにすることで、反射電極層21とp型半導体層との間の接触抵抗を低下させ、発光素子の発光効率を向上させることができる。
また、オーミック電極層49上に反射電極層21を成膜することで、オーミック電極層49を形成した後に、電流阻止部31を形成し、反射電極層21を成膜するという順序で処理を行うことができ、高抵抗接触面32上にまで延在する反射電極層21を形成可能となる。これにより反射電極層21の形成面積を増やして、活性層27からの出射光をさらに効率良く反射させることができるので、発光素子の発光出力を向上させることが可能である。
さらには電流阻止部31上に形成された反射電極層21の端部に対向する領域にも高抵抗部17を形成する、すなわち反射電極層21を、高抵抗接触面32と前記高抵抗部17との間の領域に至る位置まで高抵抗接触面32上に延在させることで、反射電極層21の端部領域においても素子内方へ向かう電流経路を形成することができる。それによって、反射電極層21を形成する材料の素子外方への拡散をさらに効果的に抑制でき、発光素子の信頼性をさらに向上させることができる。
なお、オーミック電極層49には、p型半導体層との接触抵抗が低く、かつ透明な(透光性を有する)ZnO、IZO、AuNi合金等のいわゆる透明導電膜を用いることができる。また、透明導電膜以外でも、p型半導体層と良好な電気的接触を実現可能な、Ag、Pt、Rh等の薄膜がオーミック電極層49に使用可能である。
なお、上記実施例においては、p型半導体層25内に電流阻止部31を形成することで高抵抗接触面32を形成することとしたが、p型半導体層25と導電性保護層15との間でショットキー接合を形成することで高抵抗接触面32を形成することとしてもよい。この場合、電流阻止部31は形成されなくともよい。
また、上記実施例においては、導電性保護層15を接合層13側からAu、Pt、Ti、TiWが順に積層されている金属層としたが、p型半導体層25と接する導電保護層15の表面に、p型半導体層より光屈折率の低い透光性導電膜、例えばITO、IZO、ZnO等をさらに加えてもよい。これにより、透光性導電膜とp型半導体層との界面で光を全反射させ、金属層に達して吸収される光を減少させることができるので、発光素子の発光出力をさらに向上させることが可能である。
また、上記実施例においては、反射電極層21をAgの単層膜としたが、反射電極層21の材料として、高い光反射率を有するAg合金、Al、Al合金等を用いてもよい。さらに、反射電極層21は単層膜でなく、上記Ag、Ag合金、Al、Al合金等で形成された膜の上下面のいずれかもしくは両面にTiまたはNi等の極めて薄い(例えば5nm以下)の密着層を積層した多層膜であってもよい。
上述した実施例における種々の数値、寸法、材料等は、例示に過ぎず、用途及び使用される発光素子等に応じて、適宜選択することができる。
10、40、50、60、70 発光素子
11 支持基板
13 接合層
15 導電性保護層
17 高抵抗部
19 周縁接触面
21 反射電極層
23 半導体構造層
25 p型半導体層
27 活性層
29 n型半導体層
31 電流阻止部
32 高抵抗接触面
33、43 n電極
35 成長基板
41 絶縁性保護膜
45A、45B 配線パターン
47 サブマウント
49 オーミック電極層

Claims (11)

  1. 半導体構造層と、
    前記半導体構造層上の一部に形成された反射電極層と、
    前記反射電極層を埋設するように前記半導体構造層上に形成された導電体層と、
    前記導電体層上に設けられ前記導電体層に接合層を介して接合されている支持基板と、を有する発光素子であって、
    前記半導体構造層と前記導電体層との界面には高抵抗接触面が設けられており、前記導電体層を挟んで前記高抵抗接触面が設けられている領域と対向している領域に高抵抗部が配されており、前記導電体層は、前記高抵抗部よりも外側の前記導電体層の周縁領域において前記接合層に接続されていることを特徴とする発光素子。
  2. 前記半導体構造層は、前記高抵抗接触面から内部に至る電流阻止部を有することを特徴とする請求項1に記載の発光素子。
  3. 前記高抵抗部は、空隙であることを特徴とする請求項1または2に記載の発光素子。
  4. 前記反射電極層と前記半導体構造層との間にオーミック電極層が形成されていることを特徴とする請求項1乃至3のいずれか1に記載の発光素子。
  5. 前記反射電極層は、前記高抵抗接触面上まで延在していることを特徴とする請求項4に記載の発光素子。
  6. 前記反射電極層は、前記高抵抗接触面と前記高抵抗部との間の領域に至る位置まで前記高抵抗接触面上に延在していることを特徴とする請求項5に記載の発光素子。
  7. 前記高抵抗部よりも外側の前記導電体層の周縁領域における前記導電体層と前記高抵抗部との接続面の内縁と外縁との間の距離が、前記高抵抗部の上面と前記高抵抗接触面との間の距離よりも大きいことを特徴とする請求項1乃至6のいずれか1に記載の方法。
  8. 前記発光素子は、前記半導体構造層の側面から前記半導体層の前記導電体層に接した面の端部領域を覆う絶縁体をさらに有することを特徴とする請求項1乃至7のいずれか1に記載の発光素子。
  9. 前記接合層は、前記導電体層を挟んで前記高抵抗接触面が形成されている領域と対向する領域に空隙を有することを特徴とする請求項1乃至8のいずれか1に記載の発光素子。
  10. 前記電流阻止部は、前記半導体構造層をプラズマ処理することによって形成されていることを特徴とする請求項2に記載の発光素子。
  11. 前記導電体層と前記半導体構造層とがショットキー接合を形成していることを特徴とする請求項1に記載の発光素子。
JP2012234555A 2012-10-24 2012-10-24 発光素子 Active JP6068091B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012234555A JP6068091B2 (ja) 2012-10-24 2012-10-24 発光素子
US14/062,795 US9368689B2 (en) 2012-10-24 2013-10-24 Light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012234555A JP6068091B2 (ja) 2012-10-24 2012-10-24 発光素子

Publications (2)

Publication Number Publication Date
JP2014086574A true JP2014086574A (ja) 2014-05-12
JP6068091B2 JP6068091B2 (ja) 2017-01-25

Family

ID=50484561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012234555A Active JP6068091B2 (ja) 2012-10-24 2012-10-24 発光素子

Country Status (2)

Country Link
US (1) US9368689B2 (ja)
JP (1) JP6068091B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046511A (ja) * 2014-08-26 2016-04-04 株式会社東芝 発光ダイオード装置
JP2020004911A (ja) * 2018-06-29 2020-01-09 日亜化学工業株式会社 半導体素子の製造方法
JP2020053594A (ja) * 2018-09-27 2020-04-02 日亜化学工業株式会社 発光素子及びその製造方法
US10825955B2 (en) 2018-03-26 2020-11-03 Nichia Corporation Method for manufacturing light-emitting element

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5272199B2 (ja) * 2010-11-10 2013-08-28 日立化成株式会社 半導体装置の製法
JP6282493B2 (ja) * 2014-03-12 2018-02-21 スタンレー電気株式会社 半導体発光装置
CN105552190B (zh) * 2015-04-30 2018-10-09 美科米尚技术有限公司 微型发光二极管
CN105405943A (zh) * 2015-05-21 2016-03-16 美科米尚技术有限公司 微型发光二极管
US10468361B2 (en) * 2015-08-27 2019-11-05 Mikro Mesa Technology Co., Ltd. Method of manufacturing light emitting diodes having a supporting layer attached to temporary adhesive
US10297719B2 (en) * 2015-08-27 2019-05-21 Mikro Mesa Technology Co., Ltd. Micro-light emitting diode (micro-LED) device
CN106711301B (zh) * 2015-11-12 2020-10-27 美科米尚技术有限公司 发光二极管与其制作方法
US10838126B2 (en) * 2016-09-19 2020-11-17 Apple Inc. Electronic devices with infrared blocking filters
US10505072B2 (en) * 2016-12-16 2019-12-10 Nichia Corporation Method for manufacturing light emitting element
EP3891816A4 (en) * 2018-12-03 2022-08-31 Nanosys, Inc. LIGHT EMITTING DIODES WITH DEACTIVATED AREAS AND METHOD FOR THEIR MANUFACTURE
US10694607B1 (en) 2019-06-24 2020-06-23 Apple Inc. Electronic devices with light sensor waveguides

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008152988A1 (ja) * 2007-06-13 2008-12-18 Rohm Co., Ltd. 半導体発光素子およびその製造方法
JP2009088318A (ja) * 2007-10-01 2009-04-23 Showa Denko Kk 半導体発光素子および半導体発光素子の製造方法
JP2010016055A (ja) * 2008-07-01 2010-01-21 Showa Denko Kk 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
JP2010027643A (ja) * 2008-07-15 2010-02-04 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2010040761A (ja) * 2008-08-05 2010-02-18 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2010157579A (ja) * 2008-12-26 2010-07-15 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP2011517085A (ja) * 2008-04-01 2011-05-26 ソン,ジュンオ 発光素子及びその製造方法
JP2011228696A (ja) * 2010-04-15 2011-11-10 Lg Innotek Co Ltd 発光素子、発光素子パッケージ
JP2012138479A (ja) * 2010-12-27 2012-07-19 Toshiba Corp 発光素子およびその製造方法
JP2012138639A (ja) * 2012-04-23 2012-07-19 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2012169667A (ja) * 2012-05-11 2012-09-06 Toshiba Corp 半導体発光素子及びその製造方法
JP2012199357A (ja) * 2011-03-22 2012-10-18 Stanley Electric Co Ltd 半導体発光素子及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220171A (ja) 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子
JP3685977B2 (ja) * 2000-04-21 2005-08-24 シャープ株式会社 半導体発光素子およびその製造方法
JP4819453B2 (ja) 2005-09-12 2011-11-24 昭和電工株式会社 窒化ガリウム系半導体発光素子およびその製造方法
JP4946195B2 (ja) 2006-06-19 2012-06-06 サンケン電気株式会社 半導体発光素子及びその製造方法
KR100872717B1 (ko) * 2007-06-22 2008-12-05 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101632314B1 (ko) * 2009-09-11 2016-06-22 삼성전자주식회사 전계 효과형 반도체 소자 및 그 제조 방법
JP4997304B2 (ja) * 2010-03-11 2012-08-08 株式会社東芝 半導体発光素子及びその製造方法
KR20120044036A (ko) * 2010-10-27 2012-05-07 엘지이노텍 주식회사 발광소자
KR101694175B1 (ko) * 2010-10-29 2017-01-17 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 조명시스템
JP2012248795A (ja) * 2011-05-31 2012-12-13 Toshiba Corp 半導体発光素子およびその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008152988A1 (ja) * 2007-06-13 2008-12-18 Rohm Co., Ltd. 半導体発光素子およびその製造方法
JP2009088318A (ja) * 2007-10-01 2009-04-23 Showa Denko Kk 半導体発光素子および半導体発光素子の製造方法
JP2011517085A (ja) * 2008-04-01 2011-05-26 ソン,ジュンオ 発光素子及びその製造方法
JP2010016055A (ja) * 2008-07-01 2010-01-21 Showa Denko Kk 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
JP2010027643A (ja) * 2008-07-15 2010-02-04 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2010040761A (ja) * 2008-08-05 2010-02-18 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2010157579A (ja) * 2008-12-26 2010-07-15 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP2011228696A (ja) * 2010-04-15 2011-11-10 Lg Innotek Co Ltd 発光素子、発光素子パッケージ
JP2012138479A (ja) * 2010-12-27 2012-07-19 Toshiba Corp 発光素子およびその製造方法
JP2012199357A (ja) * 2011-03-22 2012-10-18 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
JP2012138639A (ja) * 2012-04-23 2012-07-19 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2012169667A (ja) * 2012-05-11 2012-09-06 Toshiba Corp 半導体発光素子及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046511A (ja) * 2014-08-26 2016-04-04 株式会社東芝 発光ダイオード装置
US10825955B2 (en) 2018-03-26 2020-11-03 Nichia Corporation Method for manufacturing light-emitting element
JP2020004911A (ja) * 2018-06-29 2020-01-09 日亜化学工業株式会社 半導体素子の製造方法
US10749313B2 (en) 2018-06-29 2020-08-18 Nichia Corporation Method for manufacturing a semiconductor element
JP7161096B2 (ja) 2018-06-29 2022-10-26 日亜化学工業株式会社 半導体素子の製造方法
JP2020053594A (ja) * 2018-09-27 2020-04-02 日亜化学工業株式会社 発光素子及びその製造方法
US11322651B2 (en) 2018-09-27 2022-05-03 Nichia Corporation Light-emitting element and method for manufacturing same
JP7324395B2 (ja) 2018-09-27 2023-08-10 日亜化学工業株式会社 発光素子及びその製造方法

Also Published As

Publication number Publication date
US20140110738A1 (en) 2014-04-24
US9368689B2 (en) 2016-06-14
JP6068091B2 (ja) 2017-01-25

Similar Documents

Publication Publication Date Title
JP6068091B2 (ja) 発光素子
US20240042166A1 (en) Semiconductor light-emitting device
KR100986353B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101014071B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US20140284647A1 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
KR100986374B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP2013201411A (ja) 半導体発光装置
US9293657B2 (en) Semiconductor light emitting device
JPWO2006006556A1 (ja) 半導体発光素子
JP6013931B2 (ja) 半導体発光素子
JP2006287189A (ja) 3族窒化物発光素子
JP2013026451A (ja) 半導体発光素子
JP2014216470A (ja) 半導体発光素子
KR100999701B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP2013251496A (ja) 発光素子及びその製造方法
KR20140121608A (ko) 발광 다이오드의 반사전극, 이를 포함하는 발광 다이오드 칩, 및 이들의 제조방법들
JP6159130B2 (ja) 半導体発光素子
US10224457B2 (en) Light emitting device with trench beneath a top contact
TW201505211A (zh) 發光元件
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
JP5986904B2 (ja) 半導体発光素子アレイおよび車両用灯具
KR101805301B1 (ko) 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자
JP2012064759A (ja) 半導体発光装置、半導体発光装置の製造方法
US8507938B2 (en) Light-emitting diode structure and method for manufacturing the same
JP2014165337A (ja) 発光素子、発光素子パッケージおよび発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161222

R150 Certificate of patent or registration of utility model

Ref document number: 6068091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250