JP2010016055A - 発光ダイオードの製造方法及び発光ダイオード、並びにランプ - Google Patents

発光ダイオードの製造方法及び発光ダイオード、並びにランプ Download PDF

Info

Publication number
JP2010016055A
JP2010016055A JP2008172599A JP2008172599A JP2010016055A JP 2010016055 A JP2010016055 A JP 2010016055A JP 2008172599 A JP2008172599 A JP 2008172599A JP 2008172599 A JP2008172599 A JP 2008172599A JP 2010016055 A JP2010016055 A JP 2010016055A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
emitting diode
light emitting
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008172599A
Other languages
English (en)
Other versions
JP5232975B2 (ja
Inventor
Takashi Hodota
高史 程田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2008172599A priority Critical patent/JP5232975B2/ja
Publication of JP2010016055A publication Critical patent/JP2010016055A/ja
Application granted granted Critical
Publication of JP5232975B2 publication Critical patent/JP5232975B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】素子にダメージを与えることなく正確且つ容易に素子分割を行うことが可能な発光ダイオードの製造方法、発光ダイオード並びにランプを提供する。
【解決手段】ドライフィルムレジスト層４を形成するレジスト形成工程と、複数の化合物半導体層１１及びドライフィルムレジスト層４の上に形成され、内部に分離用レジスト層２２を包含するメッキ層１に仮貼付基板２４を貼り付ける仮貼付工程と、基板２１を剥離し、ドライフィルムレジスト層４の一部を残しながら、該ドライフィルムレジスト層４を除去する除去工程と、メッキ層１を切断する分割工程とを具備する。
【選択図】図７

Description

本発明は、発光ダイオードの製造方法及び発光ダイオード、並びにランプに関するものである。
ＩＩＩ族窒化物半導体は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の発光素子として製品化され、各種用途で使用されている。また、電子デバイスに用いた場合でも、ＩＩＩ族窒化物半導体は、従来のＩＩＩ−Ｖ族化合物半導体を用いた場合に比べ、優れた特性が得られるポテンシャルを有している。
一般に、ＩＩＩ族窒化物半導体は、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、有機金属化学気相成長（ＭＯＣＶＤ）法によって製造されている。ＭＯＣＶＤ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応で原料を分解させることにより、結晶を成長させる方法である。
基板には、例えばサファイア等の絶縁性基板の他、炭化ケイ素、シリコン、酸化亜鉛、ガリウム砒素等の導電性基板が使用できることが知られているが、ＩＩＩ族窒化物半導体と完全に格子整合する基板は未だ開発されておらず、現在のところ、格子定数が１０％以上も異なるサファイアの上にＩＩＩ族窒化物半導体層を強制的に成長させた青色ＬＥＤ素子が実用化されている。
従来の青色ＬＥＤ素子は、基本的にサファイア基板の上にＩＩＩ族窒化物半導体よりなるｎ型半導体層と発光層とｐ型半導体層とが順に積層されたダブルへテロ構造を有している。前記のようにサファイアは絶縁性であり基板側から電極を取り出すことができないので、同一のＩＩＩ族窒化物半導体層表面にｐ型電極とｎ型電極とが設けられた、いわゆるフェイスアップ方式や、フリップチップ方式の素子とされている。
しかしながら、サファイアを基板とする従来のフェイスアップ方式またはフリップチップ方式の素子にはいくつかの問題点がある。まず、第一に、ｐ型電極とｎ型電極とが水平方向に並んでいるため電流が水平方向に流れ、その結果、電流密度が局部的に高くなりチップが発熱する。第二にサファイアという非常に硬く、劈開性のない基板を使用しているので、チップ化するのに高度な技術を必要とする。第三に、サファイアは熱伝導性が比較的低いので、ＩＩＩ族窒化物半導体層において発生した熱を効率よく放熱できない。
上記問題を回避するため、下記特許文献１には、メッキ層上にＩＩＩ族窒化物半導体層が形成された上下電極構造の発光ダイオードを製造する方法が開示されている。すなわち、特許文献１には、サファイア基板上にｎ型半導体層、発光層及びｐ型半導体層を順次積層してＩＩＩ族窒化物半導体層を形成するとともに、ｐ型半導体層の一面にp型オーミック電極を形成し、次いで、p型オーミック電極上にシード層を形成してから該シード層上にフォトレジストを格子状に形成し、次いで、シード層及びフォトレジストを覆うようにメッキ層を形成し、次いで、サファイア基板を除去してからｎ型半導体層にｎ型オーミック電極を形成し、最後に、フォトレジストを除去してからウェーハをダイシングする上下電極構造の発光ダイオードの製造方法が開示されている。しかしながら、特許文献１に記載の方法では、分割された各素子がバラバラに散らばった状態となってしまい、作業効率ひいては生産効率が低下するという問題がある。
上記特許文献１における問題を解決するため、下記特許文献２には、レーザスクライブ法を用いてウェーハのダイシングを行なうことにより、ＩＩＩ族窒化物半導体層が形成された上下電極構造の発光ダイオードを製造する方法が提案されている。すなわち、特許文献２には、ＩＩＩ族窒化物半導体層が形成された上下電極構造の発光ダイオードの製造工程において、サファイア基板上にＩＩＩ族窒化物半導体層を形成し、次いで、半導体層上に保護層を形成してこの上にフォトレジストを格子状に形成した後、ＩＩＩ族窒化物半導体層をエッチングによって複数に分割し、次いで、フォトレジストを除去して金属等からなる導電性基板を取り付けた後にサファイア基板を除去し、最後に金属等からなるウェーハをレーザスクライブでダイシングすることにより、複数の上下電極構造の発光ダイオードを得る方法が開示されている。
しかしながら、特許文献２に記載のダイオードの製造方法のように、レーザスクライブ法で金属等からなる導電性基板のダイシングを行う場合、レーザ照射後の導電性基板がレーザの熱によって再溶着してしまい、ブレーク（分割）するのが困難になるという問題がある。
また、導電性基板を、例えば銅等のメッキ層として構成した場合には、レーザの熱によって銅に熱膨張が発生し、ウェーハを素子（チップ）単位に分割する際のカットラインにズレが生じるため、半導体層にレーザが照射されて素子にダメージが与えられてしまうという問題がある。
またさらに、レーザの熱により、分割後の導電性基板に大きなバリが発生するため、分割後の素子特性が劣化するという問題や、ウェーハの外周部の膜厚が厚くなった場合に、レーザカットが困難になるという問題があった。
国際公開第０５／０２９５７２号パンフレット 国際公開第０５／０９４３２０号パンフレット
上述のようなレーザスクライブ法を用いた場合の問題点を解決するためには、レーザを用いない方法でウェーハを素子単位に分割する方法を採用することが考えられ、例えば、半導体層やメッキ層に、予め、素子分割のための分断層を埋め込んで形成し、素子化後に仮貼り付け基板を除去すること等によってチップ単位に分割する方法等が挙げられる。
このような方法により、メッキ層上にＩＩＩ族窒化物半導体層を形成して上下電極構造の発光ダイオードを製造する場合には、半導体層をエッチング等の方法によって複数に分割した後、この半導体層上にメッキ層を形成する際、複数の半導体層間に形成された分断溝にメッキ材料が入り込まないようにする必要がある。しかしながら、このような方法とした場合には、以下に示すような問題点がある。
まず、複数の半導体層の間に形成された分断溝を、通常のフォトレジストで埋め込み、メッキ層の形成後に各半導体層の間のフォトレジストを除去するフォトリソプロセス法を用いた場合には、複数の半導体層におけるアライメントのため、フォトレジストが各半導体層の上縁部にも形成された状態となる。そして、フォトレジストが除去された各半導体層の上縁部は、その後のレーザリフトオフによるサファイア基板の除去や素子化プロセスを経て空隙となり、この部分を支持するものが無くなるため、半導体層にクラック等のダメージが生じやすいという問題がある。
また、上述のようなフォトリソプロセス法を用いて分断溝にフォトレジストを埋め込み、その後、フォトレジストを除去した場合に半導体層の上縁部に空隙が生じるのを防止する方法として、永久膜レジストを用いる方法や、レジストをハードベークすることにより、その後の工程において空隙が生じないようにすることが考えられる。しかしながら、これらの方法では、分断溝の底部においてレジストとサファイア基板とが強固に接着してしまい、サファイア基板を剥離するのが困難になるという問題があった。
本発明は上記事情に鑑みてなされたものであり、素子にダメージを与えることなく正確且つ容易に素子分割を行うことができ、生産効率を向上させることが可能な、上下電極構造の発光ダイオードの製造方法と、これによって得られる発光ダイオード、並びにこの発光ダイオードが用いられてなるランプの提供を目的とする。
本発明者等は、上記問題を解決するために鋭意検討を行い、以下に示す発明を完成した。
［１］ 複数の化合物半導体層の上に、該複数の化合物半導体層に備えられる基板と反対側の面の少なくとも一部を露出させながら、前記複数の化合物半導体層の各々の間の分離溝を塞ぐようにドライフィルムレジスト層を形成するレジスト形成工程と、
前記複数の化合物半導体層及び前記ドライフィルムレジスト層の上に形成され、内部に分離用レジスト層を包含するメッキ層上に仮貼付基板を貼り付ける仮貼付工程と、
前記基板を前記複数の化合物半導体層から剥離するとともに、前記ドライフィルムレジスト層の少なくとも一部を前記複数の化合物半導体層上に残しながら、前記分離溝に沿う位置の前記ドライフィルムレジスト層を除去し、さらに、前記分離用レジスト層を除去して前記メッキ層の内部に分断溝を形成することにより、前記メッキ層を前記複数の化合物半導体層に対応するように分断する除去工程と、
前記メッキ層の、前記複数の化合物半導体層と反対側の面を研磨することにより、前記分断溝に沿って前記メッキ層を切断する分割工程と、
を具備してなることを特徴とする発光ダイオードの製造方法。
［２］ 複数の化合物半導体層の上に、該複数の化合物半導体層に備えられる基板と反対側の面の少なくとも一部を露出させながら、前記複数の化合物半導体層の各々の間の分離溝を塞ぐようにドライフィルムレジスト層を形成するレジスト形成工程と、
前記ドライフィルムレジスト層上に分離用レジスト層を形成するとともに、該分離用レジスト層よりも低い高さ寸法の第１メッキ層を形成した後、さらに、該第１メッキ層上に、前記分離用レジスト層よりも低い高さ寸法の第２メッキ層及び第３メッキ層を形成することにより、前記分離用レジスト層によって一部が分断されてなるメッキ層を形成するメッキ工程と、
前記分離用レジスト層を除去し、前記メッキ層の内部に分断溝を形成することにより、前記メッキ層を前記複数の化合物半導体層に対応するように分断するメッキ層分断工程と、
前記メッキ層分離工程において分離された各々のメッキ層に仮貼付基板を貼り付ける仮貼付工程と、
前記基板を前記複数の化合物半導体層から剥離するとともに、前記ドライフィルムレジスト層の少なくとも一部を前記複数の化合物半導体層上に残しながら、前記分離溝に沿う位置の前記ドライフィルムレジスト層を除去する除去工程と、
を具備してなることを特徴とする発光ダイオードの製造方法。
［３］ 前記レジスト形成工程は、さらに、前記複数の化合物半導体層及び前記ドライフィルムレジスト層の上に、オーバーコート層及びシード層をこの順で形成し、該シード層上に前記メッキ層が形成されることを特徴とする上記［１］又は［２］に記載の発光ダイオードの製造方法。
［４］ 前記複数の化合物半導体層は、前記基板上に、ｎ型半導体層、発光層、ｐ型半導体層を順次積層した後、前記分離溝を形成し、さらに反射性ｐ型電極層を積層する積層工程によって形成されることを特徴とする上記［１］〜［３］の何れか１項に記載の発光ダイオードの製造方法。
［５］ 前記レジスト形成工程は、前記オーバーコート層を、前記複数の化合物半導体層及び前記ドライフィルムレジスト層の上に、Ｎｉ、ＮｉＣｒ、Ｔｉ、ＴｉＷ、Ｃｒ、Ｔａ及びＷの内の少なくとも１種を積層することによって形成するとともに、前記シード層を、前記オーバーコート層の上にＣｕを積層することによって形成することを特徴とする上記［３］又は［４］に記載の発光ダイオードの製造方法。
［６］ 前記除去工程は、前記分離溝に沿う位置の前記ドライフィルムレジスト層を、アッシング処理によって除去することを特徴とする上記［１］〜［５］の何れか1項に記載の発光ダイオードの製造方法。
［７］ 前記除去工程を行なった後、少なくとも前記複数の化合物半導体層の周囲面に、保護用の絶縁膜を形成する絶縁膜形成工程を設けることを特徴とする上記［１］〜［６］の何れか1項に記載の発光ダイオードの製造方法。
［８］ 前記絶縁膜形成工程を行なった後、前記ｎ型半導体層の光取出面を粗面化する粗面化工程を設けることを特徴とする上記［７］に記載の発光ダイオードの製造方法。
［９］ 上記［１］〜［８］の何れか１項に記載の製造方法で得られる発光ダイオード。
［１０］ メッキ層上に、少なくとも反射性ｐ型電極層、ｐ型半導体層、発光層及びｎ型半導体層が順次積層されてなる化合物半導体層が形成されてなる発光ダイオードであって、前記メッキ層及び前記化合物半導体層の各々の側面には、該メッキ層と化合物半導体層との境界近傍において、前記各々の側面が括れるように形成された凹部が設けられ、該凹部内に設けられるドライフィルムレジスト層が、前記メッキ層及び化合物半導体層の外周において連なるように形成されなることを特徴とする発光ダイオード。
［１１］ 上記［９］又は［１１］に記載の発光ダイオードが用いられてなるランプ。
本発明の発光ダイオードの製造方法によれば、複数の化合物半導体層の上に、該複数の化合物半導体層に備えられる基板と反対側の面の少なくとも一部を露出させながら、複数の化合物半導体層の各々の間の分離溝を塞ぐようにドライフィルムレジスト層を形成するレジスト形成工程と、複数の化合物半導体層及びドライフィルムレジスト層の上に形成され、内部に分離用レジスト層を包含するメッキ層上に仮貼付基板を貼り付ける仮貼付工程と、ドライフィルムレジスト層の少なくとも一部を前記複数の化合物半導体層上に残しながら、離溝に沿う位置の前記ドライフィルムレジスト層を除去する除去工程との各工程が備えられた方法なので、素子にダメージを与えることなく正確且つ容易に素子分割を行うことができる。従って、素子特性に優れた発光ダイオードを高効率で製造することが可能となる。
また、本発明の発光ダイオードは、発光強度等の素子特性に非常に優れたものとなるので、このような発光ダイオードを用いてランプを構成することにより、発光特性に優れたランプが実現可能となる。
以下に、本発明の実施形態である発光ダイオード及びその製造方法、並びにランプについて、図面を適宜参照しながら説明する。図１は本実施形態の発光ダイオードの断面模式図であり、図２〜図１６は発光ダイオードの製造方法を説明する工程図、図１７は、本発明の実施形態のダイオードが用いられてなるランプの模式断面図である。尚、以下の説明において参照する図面は、発光ダイオード及びその製造方法を説明する図面であって、図示される各部の大きさや厚さや寸法等は、実際の発光ダイオード等の寸法関係とは異なっている。
［発光ダイオード］
図１に示す例の発光ダイオードＡは、基体となるメッキ層１と、メッキ層１上に配置されたシード層２と、シード層２の上に配置された化合物半導体層１１と、化合物半導体層１１上に配置されたｎ型電極層９と、から概略構成されている。
ここで、化合物半導体層１１は、反射性ｐ型電極層５、ｐ型半導体層６、発光層７及びｎ型半導体層８が積層されて構成されている。化合物半導体層１１の上面は、発光層７からの光を外部に取り出す光取出面１１ａとされており、この光取出面１１ａ上にはｎ型電極層９が形成されている。また、光取出面１１ａはエッチング等の手段によって粗面化されており、これにより発光ダイオードＡの光取出効率がより高められている。
さらに、化合物半導体層１１の側面１１ｂと光取り出し面１１ａの外周部分とには、例えばＳｉＯ２等の絶縁性材料からなる保護用の絶縁膜１０が形成されており、この絶縁膜１０は、図示例においてはメッキ層１の側面まで延在されている。このような絶縁膜１０を形成することによって、例えば化合物半導体層１１の側面１１ｂに異物が付着した場合でも、異物によるｎ型半導体層８とｐ型半導体層７との短絡が防止される。
さらに、図１に示す例の発光ダイオードＡは、メッキ層１の側面１ｃ及び化合物半導体層１１の側面１１ｂの各々に、メッキ層１と化合物半導体層１１との境界近傍において、上述の側面１ｃ（メッキ層１）及び側面１１ｂ（化合物半導体層１１）が括れるように形成された凹部Ｃが設けられている。そして、この凹部Ｃ内には、ドライフィルムレジスト層４が、メッキ層１及び化合物半導体層１１の外周において連なるように形成されている。
ｎ型電極層９は、化合物半導体層１１のｎ型半導体層８とオーミック接触することによって、化合物半導体層１１の負極となっている。図１に示すｎ型電極層９は、ｎ型半導体層８に接するＣｒ膜９ａと、Ｃｒ膜９ａに積層されたＴｉ膜９ｂと、Ｔｉ膜９ｂに積層されたＡｕ膜９ｃとからなる３層構造とされている。また、ｎ型電極層９は、このような３層構造に限らず、例えば、Ｔｉ膜、Ａｌ膜、Ｔｉ膜及びＡｕ膜が積層されてなる４層構造でもよく、また、Ｔｉ膜、Ａｌ膜、Ｎｉ膜及びＡｕ膜が積層されてなる４層構造でも良い。あるいは、ｎ型電極層９を、Ａｌ膜、Ｔｉ膜及びＡｕ膜が積層されてなる３層構造として構成しても良く、適宜採用することが可能である。
このｎ型電極層９は、後述するように、光取出面１１ａをプラズマで処理した後にＣｒ膜９ａ、Ｔｉ膜９ｂ及びＡｕ膜９ｃを順次積層することによって形成され、これによりアニール処理を施すことなくｎ型半導体層８との間でオーミック接触が得られるようになっている。
次に、図１に示すように、化合物半導体層１１の下側、つまり、反射性ｐ型電極層５の下側及び側面側には、オーバーコート層３が配置されている。オーバーコート層３は、後述のシード層２をＣｕから構成した際に、Ｃｕのオーバーコートとして機能する膜であり、本実施形態においてはＮｉからなる単層膜として構成されている。また、オーバーコート層３は、例えば、 Ｔｉ、Ｃｒ、Ｔａ及びＷの内の何れかからなる単層膜か、Ｎｉ膜とＣｒ膜、或いはＴｉ膜とＷ膜との積層膜から構成されていても良い。また、オーバーコート層３の膜厚としては、例えば、１５０〜４００ｎｍの範囲とすることが好ましい。
次に、図１に示すように、上述したオーバーコート層３の下側にはシード層２が配置されている。シード層２は、メッキ層１をメッキ法によって形成する際の下地になる層であり、本実施形態ではＣｕからなる単層膜として構成されている。シード層２全体の厚さは、例えば２００〜５００ｎｍ程度とすることが好ましい。
本実施形態におけるシード層２の材質は、後述のメッキ層１の材質をＣｕとした場合には、同じＣｕを用いることが、密着性が良好となる点から好ましい。
次に、メッキ層１は、シード層２を下地として例えば電気メッキ法により形成される金属層である。メッキ層１の材質は、Ｃｕが好ましい。Ｃｕは、常温でメッキすることが可能であり、成膜時に熱膨張の影響を受け難く、また、電気抵抗が低く熱伝導性が高い点においても上下電極構造の発光ダイオードＡの基体の材質として好ましい。メッキ層１の厚みは、例えば１５０μｍ程度がよい。メッキ層１を備えることによって、発光ダイオードＡの放熱効率が高められる。
次に、上述したように、図１に示す発光ダイオードＡは、メッキ層１と化合物半導体層１１との境界近傍において、メッキ層１の側面１ｃ及び化合物半導体層１１の側面１１ｂの各々が括れるように形成されてなる凹部Ｃが設けられている。そして、この凹部Ｃ内に、ドライフィルムレジスト層４が、メッキ層１及び化合物半導体層１１の外周において連なるように形成されている。本例のドライフィルムレジスト層４は、ドライフィルムからなる永久ハードレジスト層であり、後述の製造方法において、複数の化合物半導体層１１間の分離溝１２（図５等を参照）を塞ぐように形成された後、分離溝１２に沿った位置が除去されることにより、発光ダイオードＡに残留するように形成される層である。このようなドライフィルムレジスト層４を成すドライフィルム永久レジスト材料としては、一般的なドライフィルム永久レジスト（例：ＸＰ ＳＵ８ ３０００Ｆｉｌｍ；化薬マイクロケム社製）を用いることができる。
また、このようなドライフィルムレジスト層４の膜厚は、特に限定されないが、例えば、発光ダイオードＡの横幅方向（図１における横幅方向）で、１５μｍ程度とすることが好ましい。
発光ダイオードＡは、外周部のドライフィルムレジスト層４が永久膜として設けられることで、詳細を後述する製造方法の各工程において、この部分が空隙となることが無く、素子にクラック等のダメージが生じるのを防止できるという効果が得られる。また、製造方法の各工程において、分離溝１２を中空状態として各プロセスを行なうことができ、基板２１の剥離が容易になるという効果が得られるものである。
また、発光ダイオードＡにおいては、ドライフィルムレジスト層４が、マイグレーションし易い反射膜材料（Ａｇ合金）からなる、後述の反射性ｐ型電極層５の保護膜として作用する。
次に、化合物半導体層１１は、反射性ｐ型電極層５とｐ型半導体層６と発光層７とｎ型半導体層８とから概略構成されている。
反射性ｐ型電極層５は、シード層２を介してメッキ層１と電気的に接続されており、これによりメッキ層１が反射性ｐ型電極層５の取出電極となっている。また、反射性ｐ型電極層５及びメッキ層１と、ｎ型電極層９とは、化合物半導体層１１の厚み方向において反対側に配置された関係になっている。これにより本実施形態の発光ダイオードＡは、所謂上下電極構造の発光ダイオードとなっている。
反射性ｐ型電極層５は、ｐ型半導体層６とオーミック接触することによって、化合物半導体層１１の正極となっている。
また、反射性ｐ型電極層５は、図１に示すように、化合物半導体層１１に接するオーミックコンタクト層５ｃと、オーミックコンタクト層５ｃに接する反射層５ｂと、反射層５ｂに接する相互拡散防止層５ａとから構成されている。反射層５ｂを備えることによって反射性ｐ型電極層５は、発光層７から発した光を光取出面１１ａ側に反射させる反射層となっている。
この反射性ｐ型電極層５は、後述するように、オーミックコンタクト層５ｃを、ＲＦスパッタリング法を用いて積層し、反射層５ｂ及び相互拡散防止層５ａは例えばＤＣスパッタリング法を用いて積層することによって形成され、これによりアニール処理を施すことなくｐ型半導体層６との間でオーミック接触が得られるようになっている。
オーミックコンタクト層５ｃに要求される性能としては、ｐ型半導体層６との接触抵抗が小さいことが必須である。オーミックコンタクト層５ｃの材料はｐ型半導体層６との接触抵抗の観点から、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｐｄ等の白金族またはＡｇが好ましく、Ｐｔ，Ｉｒ，ＲｈまたはＲｕがより好ましく、Ｐｔが特に好ましい。Ａｇを用いることは良好な反射を得るためには好ましいが、接触抵抗はＰｔよりも高い。したがって、それほど低い接触抵抗が要求されない用途にはＡｇを用いることも可能である。オーミックコンタクト層５ｃの厚さは、低接触抵抗を安定して得るために０．１ｎｍ以上とすることが好ましい。さらに好ましくは１ｎｍ以上であり、均一な接触抵抗が得られる。
オーミックコンタクト層５ｃには、Ａｇ合金、Ａｌ合金などの反射層５ｂが積層されている。Ｐｔ，Ｉｒ，Ｒｈ、Ｒｕ、ＯＳ，ＰｄなどはＡｇ合金と比較すると可視光から紫外領域の反射率が低い。したがって、発光層７からの光が十分に反射せずに出力の高い素子を得ることが難しい。この場合、オーミックコンタクト層５ｃを光が十分に透過するほどに薄く形成し、Ａｇ合金などの反射層５ｂを形成して反射光を得る方が、良好なオーミック接触が得られ、かつ出力の高い素子を作成することができる。この場合、オーミックコンタクト層５ｃの膜厚は３０ｎｍ以下とすることが好ましい。さらに好ましくは１０ｎｍ以下である。反射層５ｂの膜厚は良好な反射率を得るために０．１ｎｍ以上とすることが好ましい。さらに好ましくは１ｎｍ以上であり、均一な密着性が得られる。Ａｇ合金はマイグレーションを起こしやすいので薄い方が好ましい。したがって、膜厚は２００ｎｍ以下にすることが好ましい。
相互拡散防止層５ａは、反射層５ｂの構成元素とシード層２の構成元素との相互拡散を防止するために形成される。相互拡散防止層５ａとしては、例えば、Ｐｔ等を用いることが好ましい。
ｐ型半導体層６、発光層７及びｎ型半導体層８を構成する材料としては、ＧａＮ系単結晶、ＧａＰ系単結晶、ＧａＡｓ系単結晶、ＺｎＯ系単結晶など周知の半導体発光材料を用いることができるが、後述するサファイア単結晶またはＳｉＣ単結晶からなる基板に対してエピタキシャル成長可能な点において、ＧａＮ系単結晶またはＺｎＯ系単結晶がより好ましく、ＧａＮ系単結晶が更に好ましい。
ＧａＮ系単結晶からなる半導体層としては、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるＧａＮ系半導体が多数知られており、本発明においても、それら周知のＧａＮ系半導体を含めて一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるＧａＮ系半導体を何ら制限なく用いることができる。
ｎ型半導体層８は、下地層と、ｎコンタクト層と、発光層７に接するｎクラッド層とが積層されて構成される。ｎコンタクト層は下地層および／またはｎクラッド層を兼ねることができる。
下地層はＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。その膜厚は０．１μｍ以上、好ましくは０．５μｍ以上、さらに好ましくは１μｍ以上である。この膜厚以上にした方が結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすい。
下地層にはｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）の方が良好な結晶性の維持という点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅであり、より好ましくはＳｉである。
ｎコンタクト層としては、下地層と同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎコンタクト層にはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、ｎ型電極層９との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅであり、より好ましくはＳｉである。
ｎコンタクト層を構成するＧａＮ系半導体は、下地層と同一組成であることが好ましく、ｎコンタクト層と下地層との合計の膜厚を１〜２０μｍ、好ましくは２〜１５μｍ、さらに好ましくは３〜１２μｍの範囲に設定することが好ましい。ｎコンタクト層と下地層との合計の膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
ｎコンタクト層と発光層７との間には、ｎクラッド層を設けることが好ましい。ｎコンタクト層の表面に生じた平坦性の悪化を埋めることできるからである。ｎクラッド層はＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層をＧａＩｎＮで形成する場合には、発光層７のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎクラッド層の膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎクラッド層のｎ型ドーパント濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ3である。ドーパント濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
次に、ｎ型半導体層８の下側に積層される発光層７としては、ＧａＮ系半導体、好ましくはＧａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）のＧａＮ系半導体からなる発光層が本発明では通常用いられる。発光層７の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が挙げられ、例えば好ましくは１〜１０ｎｍであり、より好ましくは２〜６ｎｍである。発光層７の膜厚が上記範囲であると発光出力の点で好ましい。
また、発光層７は、上記のような単一量子井戸（ＳＱＷ）構造の他に、上記Ｇａ１−ｓＩｎｓＮを井戸層として、この井戸層よりバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）障壁層とからなる多重量子井戸（ＭＱＷ）構造としてもよい。また、井戸層および障壁層には、不純物をドープしてもよい。
次に、ｐ型半導体層６は、発光層７に接するｐクラッド層と、ｐコンタクト層とが積層されて構成される。しかし、ｐコンタクト層がｐクラッド層を兼ねてもよい。
ｐクラッド層としては、発光層７のバンドギャップエネルギーより大きくなる組成であり、発光層７へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐクラッド層が、このようなＡｌＧａＮからなると、発光層７へのキャリアの閉じ込めの点で好ましい。ｐクラッド層の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐクラッド層のｐ型ドーパント濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドーパント濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
ｐコンタクト層は、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなるＧａＮ系半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持および反射性ｐ型電極層５との良好なオーミック接触の点で好ましい。ｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３の濃度で、好ましくは５×１０１９〜５×１０２０／ｃｍ３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。膜厚は、特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．０５〜０．２μｍである。膜厚がこの範囲であると、発光出力の点で好ましい。
なお、本発明の発光ダイオードＡは、必ずしも上記構成のみに限定されるものでは無い。例えば、図１６に示す例の発光ダイオードＢのように、メッキ層１５の、複数の化合物半導体層１１と反対側の面１５ａ側が、Ａｕ層及びＮｉ層からなる第２メッキ層１６とされた構成としても良く、適宜採用することが可能である。
［発光ダイオードの製造方法］
次に、図２〜図１６を参照して、本発明に係る発光ダイオードの製造方法について説明する。
『製造方法の一例』
以下、本実施形態の発光ダイオードの製造方法の一例について、各工程を詳細に説明する。
本実施形態の発光ダイオードＡの製造方法は、複数の化合物半導体層１１の上に、該複数の化合物半導体層１１に備えられる基板２１と反対側の面１１ｃの少なくとも一部を露出させながら、複数の化合物半導体層１１の各々の間の分離溝１２を塞ぐようにドライフィルムレジスト層４を形成するレジスト形成工程と、複数の化合物半導体層１１及びドライフィルムレジスト層４の上に形成され、内部に分離用レジスト層２２を包含するメッキ層１上に仮貼付基板２４を貼り付ける仮貼付工程と、基板２１を複数の化合物半導体層１１から剥離するとともに、ドライフィルムレジスト層４の少なくとも一部を複数の化合物半導体層１１上に残しながら、分離溝１２に沿う位置のドライフィルムレジスト層４を除去し、さらに、分離用レジスト層２２を除去してメッキ層１の内部に分断溝１ｂを形成することにより、メッキ層１を複数の化合物半導体層１１に対応するように分断する除去工程と、メッキ層１の、複数の化合物半導体層１１と反対側の面１ａ（図１を参照）を研磨することにより、前記分断溝に沿って前記メッキ層を切断する分割工程と、を具備してなる方法である。
また、本実施形態で説明する例では、上記各工程に加え、さらに、基板２１上に複数の化合物半導体層１１を形成する積層工程が設けられ、また、上記レジスト形成工程は、さらに、複数の化合物半導体層１１及びドライフィルムレジスト層４の上に、オーバーコート層３及びシード層２をこの順で形成し、その後のメッキ工程において、シード層２上にメッキ層１を形成する方法としている。また、本例では、上記除去工程を行った後、複数の化合物半導体層１１の各側面（周囲面）１１ｂに、保護用の絶縁膜１０を形成する絶縁膜形成工程が設けられており、さらに、絶縁膜形成工程を行なった後、と前記電極形成工程との間において、ｎ型半導体層８の光取出面１１ａを粗面化する粗面化工程が設けられている。またさらに、本例では、複数の化合物半導体層１１に備えられるｎ型半導体層８上にｎ型電極層９を各々形成する電極形成工程と、仮貼付基板２４をメッキ層１から剥離して該メッキ層１の複数の化合物半導体層１１と反対側の面１ａを露出させるとともに、仮貼付基板２４をｎ型半導体層８上に形成されたｎ型電極層９に貼り付ける貼り替え工程と、該分割工程において切断されたメッキ層１の各々にテープ２６を貼り付けるとともに、ｎ型電極層９に貼り付けられた仮貼付基板２４を除去するテープ貼付工程とが備えられた方法を例示して説明する。
「積層工程」
積層工程では、図２（ａ）〜図２（ｃ）に示すように、基板２１上に、ｎ型半導体層８、発光層７、ｐ型半導体層６及び反射性ｐ型電極層５を順次積層して複数の化合物半導体層１１を形成する。
具体的には、まず、図２（ａ）に示すように、基板２１上に、ｎ型半導体層８、発光層７及びｐ型半導体層６を順次積層する。
ｎ型半導体層８にはｎ型ドーパントとしてＳｉ等をドープさせることが望ましく、ｐ型半導体層６にはｐ型ドーパントとしてＭｇ等をドープさせることが望ましい。
また、基板２１上に化合物半導体層１１を構成するｎ型半導体層８、発光層７及びｐ型半導体層６の各々を形成する際には、あらかじめ基板２１上にバッファ層を形成することが望ましい。すなわち、基板２１としてサファイア基板を用い、ｎ型半導体層８としてＧａＮを形成する場合には、基板２１とｎ型半導体層８との格子定数が１０％以上も異なる。この場合に、バッファ層として、基板２１とｎ型半導体層８との中間の格子定数を有するＡｌＮやＡｌＧａＮなどを用いることで、ｎ型半導体層８を構成するＧａＮの結晶性を向上させることができる。
この際、化合物半導体層１１を構成するｎ型半導体層８、発光層７及びｐ型半導体層６の成長方法は特に限定されず、スパッタリング法、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、などＧａＮ系半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からスパッタリング法またはＭＯＣＶＤ法である。
スパッタリング法では、Ｇａを含むターゲットを用いるとともに、プラズマガスとしてアルゴンと窒素の混合ガスを用いて、所謂リアクティブスパッタリング法によってＧａＮ系半導体を形成することが好ましい。
また、ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ3）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いればよい。
次に、図２（ｂ）に示すように、上記手順にて基板２１上に順次積層されたｎ型半導体層８、発光層７及びｐ型半導体層６を、複数の積層体として分割し、分離溝１２を形成する。
具体的には、図２（ｂ）に示すように、化合物半導体層１１を構成するｐ型半導体層６上にマスクを形成し、ドライエッチング等の手段によってｐ型半導体層６、発光層７及びｎ型半導体層８からなる積層体を格子状にエッチングして分割する。エッチングによる処理は、基板２１が露出した時点で終了する。これにより、ｐ型半導体層６、発光層７及びｎ型半導体層８からなる積層体を、分離溝１２に沿って複数に分割された積層体とする。
次に、図２（ｃ）に示すように、ｐ型半導体層６上に、フォトリソグラフィ技術によって、オーミックコンタクト層、反射層及び相互拡散防止層を順次積層し、パターニングすることにより、反射性ｐ型電極層５を形成する。また、図示例の反射性ｐ型電極層５は、ｐ型半導体層６上において、平面視でｐ型半導体層６よりも小さく、縁部６１を除いた略中央付近に形成されている。
オーミックコンタクト層をｐ型半導体層６上に形成するにあたり、ＲＦ放電によるスパッタリング成膜法で形成することが好ましい。ＲＦ放電によるスパッタリング成膜法を用いることで、蒸着法やＤＣ放電のスパッタリング成膜法を用いるより接触抵抗の低い電極を形成できる。即ち、ＲＦ放電によるスパッタリング成膜法でオーミックコンタクト層を形成することによって、オーミックコンタクト層にｐ型半導体層６の構成元素が混在し、ｐ型半導体層６にはオーミックコンタクト層の構成元素が混在することになり、これによりオーミックコンタクト層とｐ型半導体層６とがオーミック接合される。
ＲＦ放電によるスパッタリング成膜では、イオンアシスト効果により、ｐ型半導体層６に付着したスパッタ原子にエネルギーを与え、ｐ型半導体、例えばＭｇドープのｐ−ＧａＮとの間で表面拡散を促す作用があると考えられる。さらに、上記成膜においては、ｐ型半導体層６の最表面原子にもエネルギーを与え、半導体材料、例えばＧａがオーミックコンタクト層に拡散することを促す作用もあると考えられる。
ＲＦ放電による成膜では、初期において、接触抵抗を下げる効果を持つが、膜厚を大きくすると、その膜が疎であるために反射率の点ではＤＣ放電による成膜に比べて劣る。そこで、接触抵抗を低く保った範囲で薄膜化して光透過率を上げたオーミックコンタクト層をＲＦ放電により形成し、その上に反射層及び相互拡散防止層をＤＣ放電により形成することが好ましい。
上記の如く、オーミックコンタクト層をＲＦスパッタリング法により形成することによって、オーミックコンタクト層とｐ型半導体層６とをオーミック接触させることができる。この場合、オーミックコンタクト層形成後のアニールを必要としない。むしろ、アニールすることにより、Ｐｔ、Ｇａそれぞれの拡散を促進し、半導体の結晶性を下げてしまうため、電気特性を悪化させてしまうことがあり、また、反射膜のＡｇ合金がマイグレーションを起こし、反射率が低下するので好ましくない。従ってオーミックコンタクト層形成後、３５０℃よりも高い温度で熱処理されていないことが好ましい。
スパッタリングは、従来公知のスパッタリング装置を用いて従来公知の条件を適宜選択して実施することができる。化合物半導体層１１を積層した基板２１をチャンバ内に収容し、基板温度を室温から５００℃の範囲に設定する。基板加熱は特に必要としないが、オーミックコンタクト層の構成元素およびｐ型半導体層６の構成元素の拡散を促進するために適度に加熱しても良い。チャンバ内は真空度が１０−４〜１０−７Ｐａとなるまで排気する。スパッタリング用ガスとしては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ等が使用できる。入手の容易さからＡｒとするのが望ましい。これらの内の一つのガスをチャンバ内に導入し、０．１〜１０Ｐａにしたのち放電を行う。好ましくは０．２〜５Ｐａの範囲に設定する。供給する電力は０．２〜２．０ｋＷの範囲が好ましい。この際、放電時間と供給電力を調節することによって、形成する層の厚さを調節することができる。
「レジスト形成工程」
次に、レジスト形成工程では、図３に示すように、複数の化合物半導体層１１の上に、化合物半導体層１１の基板２１と反対側の面１１ｃの少なくとも一部を露出させながら、分離溝１２を塞ぐようにドライフィルムレジスト層４を形成する。また、本例のレジスト形成工程は、さらに、複数の化合物半導体層１１及びドライフィルムレジスト層４の上に、オーバーコート層３及びシード層２をこの順で形成する。
具体的には、図３に示すように、まず、複数の化合物半導体層１１の基板２１と反対側の面１１ｃ側において、ドライフィルムレジスト層４を、ｐ型半導体層６上の縁部６１を支持部として、複数の化合物半導体層１１の各々の間に形成された分離溝１２を覆うようにして塞ぎ、平面視で略格子状に形成する。ドライフィルムレジスト層４としては、上述したように、一般的なドライフィルム永久レジスト（例：ＸＰ ＳＵ８ ３０００Ｆｉｌｍ；化薬マイクロケム社製）を用いることができる。
また、ドライフィルムレジスト層４の膜厚としては、例えば、発光ダイオードＡの横幅方向（図１における横幅方向）で、１５μｍ程度として形成することができる。
次に、本例のレジスト形成工程では、さらに、図４に示すように、複数の化合物半導体層１１及びドライフィルムレジスト層４の上に、オーバーコート層３及びシード層２をこの順で形成する。
具体的には、図４に示すように、まず、複数の化合物半導体層１１に備えられる反射性ｐ型電極層５の上側及び側面側、並びにドライフィルムレジスト層４を覆うようにＮｉ膜を積層することにより、オーバーコート層３を形成する。なお、オーバーコート層３は、例えば、 Ｔｉ、Ｃｒ、Ｔａ及びＷの内の何れかからなる単層膜を積層するか、Ｎｉ膜とＣｒ膜、或いはＴｉ膜とＷ膜とを順次積層することによって形成しても良い。
そして、図４に示すように、オーバーコート層３を覆うように、Ｃｕからなる単層膜を積層することにより、シード層２を形成する。
「メッキ工程」
次に、メッキ工程では、図５（ａ）、（ｂ）に示すように、シード層２上に、分離溝１２に沿う分離用レジスト層２２を形成するとともに、該分離用レジスト層２２よりも厚く構成され、且つ、分離用レジスト層２２によって少なくとも一部が分断されてなるメッキ層１を形成する。
具体的には、まず、図５（ａ）に示すように、シード層２上において、分離溝１２に沿うようにして、分離用レジスト層２２を平面視略格子状に形成する。このような分離用レジスト層２２としては、従来公知のレジスト材料を用い、例えば、高さ寸法が１００〜２５０μｍ程度、幅が数十μｍ程度になるように形成すればよい。
次に、図５（ｂ）に示すように、シード層２及び分離用レジスト層２２を覆うようにメッキ層１を形成する。メッキ層１の形成は、シード層２に電流を印加しつつ電気メッキ法で行うとよい。この際、メッキ層１の厚みを、例えば、１５０〜３００μｍ程度として分離用レジスト層２２の高さよりも厚く形成することにより、図示するような、分離用レジスト層２２によって一部が分断されてなるメッキ層１を形成することができる。
「仮貼付工程」
次に、仮貼付工程では、図６に示すように、メッキ層１に仮貼付基板２４を貼り付ける。仮貼付基板２４は、例えば、ガラス（石英）基板からなり、ＵＶを透過する特性を有する。
具体的には、図６に示すように、メッキ層１に、仮貼付基板２４を、ＵＶ硬化レーザ剥離接着剤２５を用いて貼り付ける。
「除去工程」
次に、除去工程では、図７（ａ）〜図７（ｄ）に示すように、基板２１及び図示略のバッファ層を、複数の化合物半導体層１１から剥離して、複数の化合物半導体層１１に備えられるｎ型半導体層８の光取出面１１ａを露出させるとともに、ドライフィルムレジスト層４の少なくとも一部を複数の化合物半導体層１１の上に残しながら、分離溝１２に沿う位置のドライフィルムレジスト層４と、オーバーコート層３、シード層２の各々を除去し、さらに、分離用レジスト層２２を除去して、メッキ層１の分離用レジスト層２２で分断された部分に分断溝１ｂを形成することにより、メッキ層１を複数の化合物半導体層１１に対応するように分断する。
図示略のバッファ層及び基板２１を取り除く方法としては、研磨法、エッチング法、レーザリフトオフ法など公知の技術を何ら制限なく用いることが出来るが、本例では生産性の観点からレーザリフトオフ法を用いることが好ましい。
また、ドライフィルムレジスト層４の除去には、Ｏ２（酸素）アッシング処理による方法を用いることが好ましい。
また、オーバーコート層３及びシード層２、並びに分離用レジスト層２２の除去には、溶剤（ＮＭＰ等）のジェット噴霧による方法を用いることが好ましい。
具体的には、まず、図７（ａ）に示すように、バッファ層と基板２１との界面近傍にレーザ光Ｌを照射し、主にバッファ層を熱分解させることによって、図７（ｂ）に示すようにｎ型半導体層８から基板２１を剥離させる。ｎ型半導体層８から基板２１及びバッファ層を取り除くことによって、ｎ型半導体層８のバッファ層との接合面が露出される。
次に、図７（ｃ）に示すように、複数の化合物半導体層１１の各々の間の分離溝を塞ぐように形成されたドライフィルムレジスト層４の内、分離溝１２に沿った位置のみを、Ｏ２アッシング処理によって除去する。
本発明の製造方法に備えられる除去工程では、上述のように、分離溝１２に沿った位置のドライフィルムレジスト層４を除去する際、化合物半導体層１１がマスクとして機能することにより、ドライフィルムレジスト層４の少なくとも一部を複数の化合物半導体層１１上に残しながら、分離溝１２に沿う位置のドライフィルムレジスト層４を除去する方法としている。そして、上記方法とすることにより、図１に示す例の発光ダイオードＡのように、メッキ層１と化合物半導体層１１との境界近傍において、メッキ層１の側面１ｃ及び化合物半導体層１１の側面１１ｂの各々が括れるように形成された凹部Ｃの内部に、メッキ層１及び化合物半導体層１１の外周で連なるようにドライフィルムレジスト層４を残留させる。この部分は、その後の工程において空隙とならず、また、永久膜ハードレジストとしてドライフィルムレジスト層４を残すことで、このドライフィルムレジスト層４によって素子外周部（発光ダイオードＡの側面１１ｂ）が強固に支持されるので、素子（化合物半導体層１１）にクラック等のダメージが発生するのを防止できる。
そして、図７（ｄ）に示すように、分離用レジスト層２２の上のオーバーコート層３及びシード層２と、分離用レジスト層２２を、溶剤（ＮＭＰ等）のジェット噴霧によって一度に除去する。また、メッキ層１において分離用レジスト層２２によって分断された部分には、分断溝１ｂが形成される。この際、メッキ層１の厚さ及び分離用レジスト層２２の高さを上記範囲とし、メッキ層１における分断溝１ｂの底部で残存した部分を、例えば、５０〜６０μｍ程度とすることにより、後述の研磨工程におけるメッキ層１の切断が容易になる。
「絶縁膜形成工程」
次に、絶縁膜形成工程では、図８に示すように、複数に分割された化合物半導体層１１の各側面（周囲面）１１ｂに、保護用の絶縁膜１０を形成する。
具体的には、図８に示すように、ＣＶＤ法やスパッタ法等の手段によって、ＳｉＯ２からなる絶縁膜１０を、各化合物半導体層１１の側面１１ｂと、各化合物半導体層１１の光取り出し面１１ａの外周部分を覆うように形成する。化合物半導体層１１の全体に絶縁膜１０を形成し、光取出面１１ａの中央部以外の部分にレジストを形成し、ドライエッチングすることで、目的の絶縁膜１０を形成できる。
なお、図８に示す例では、絶縁膜１０を、メッキ層１の各側面１ｃや、ドライフィルムレジスト層４、オーバーコート層３及びシード層２にも形成しているが、絶縁膜１０は、少なくとも、化合物半導体層１１の側面１１ｂと光取り出し面１１ａの外周部分に形成されていれば良い。なお、本発明で参照する各図面（図８〜１２、図１６）においては、符号を明示するために、図中の化合物半導体層やメッキ層等の側面における絶縁膜を意図的に削除して表しているが、本発明に係る発光ダイオードは、各側面において絶縁膜が連続的に存在するものである。
「粗面化工程」
次に、粗面化工程では、ｎ型半導体層８の光取出面１１ａを粗面化する。
具体的には、詳細な図示を省略するが、加熱したＫＯＨ溶液またはＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌ ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ）溶液に浸漬して、光取出面１１ａの中央の絶縁膜１０に被覆されずに露出している部分の、ｎ型半導体層８を構成する図示略の下地層を除去するとともに、ｎ型半導体層８の光取出面１１ａを粗面化する。
なお、光取出面１１ａにおける下地層の除去及び粗面化には、ＰＥＣ（ｐｈｏｔｏ ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｅｔｃｈ）を使用することもでき、また、ドライエッチングを適用することもできる。
また、上記の下地層の除去操作は、下地層がアンドープ層である場合に必要な操作であって、下地層にＳｉ等がドープされている場合には下地層の除去操作は不要である。
「電極形成工程」
電極形成工程では、図９に示すように、ｎ型半導体層８の光取出面１１ａを、ｎ型半導体層８中のドーパント元素と同一の元素を含有するエッチングガスによりドライエッチングしてから、光取出面１１ａにｎ型電極層９を形成する。
具体的には、メッキ層１及び化合物半導体層１１等を含むメッキ基板をプラズマドライエッチング装置のチャンバに収納し、ｎ型半導体層８中のドーパント元素と同一の元素を含有するエッチングガスからなる反応ガスをチャンバ内に供給し、化合物半導体層１１の上方においてプラズマを発生させ、エッチングガスを含むプラズマを光取出面１１ａに暴露させる。
エッチングガスとしては、ｎ型半導体層８中のドーパント元素がケイ素（Ｓｉ）の場合は、エッチングガスとしてハロゲン化ケイ素を用いることが好ましく、具体的にはＳｉＣｌ４またはＳｉＦ４が好ましい。
また、反応ガスを導入した際のチャンバ内の圧力は、例えば０．２〜２Ｐａの範囲にすることが好ましく、エッチングガスの流量は１５ｓｃｃｍ〜５０ｓｃｃｍの範囲が好ましく、プラズマのパワーは１２０Ｗ程度が好ましく、バイアスは５０Ｗ程度が好ましく、処理時間は１５０秒程度がよい。
このようなエッチング処理を行うことによって、ｎ型半導体層８の表面近傍にエッチングガスに含まれるＳｉが打ち込まれて、表面近傍のＳｉ濃度が高められると考えられる。
次に、図９に示すように、プラズマ処理後のｎ型半導体層８の上に、Ｃｒ膜、Ｔｉ膜及びＡｕ膜を順次積層してｎ型電極層９を形成する。また、ｎ型電極層９は、このような３層構造に限らず、例えば、Ｔｉ膜、Ａｌ膜、Ｔｉ膜及びＡｕ膜、あるいはＴｉ膜、Ａｌ膜、Ｎｉ膜及びＡｕ膜が積層されてなる４層構造でも良いし、また、Ａｌ膜、Ｔｉ膜及びＡｕ膜が積層されてなる３層構造でも良い。このようなｎ型電極層９の形成処理は、例えば、スパッタリング法や蒸着法を用いればよい。
上記の如く、ｎ型半導体層８の表面をプラズマで処理してから、Ｃｒ膜またはＴｉ膜等を積層することによって、ｎ型電極層９を構成するＣｒ膜またはＴｉ膜とｎ型半導体層８とをオーミック接触させることができる。この場合、ｎ型電極層９の形成後のアニールを必要としない。むしろ、アニールすることによって電気特性を悪化させてしまうことがあり、また、反射膜のＡｇ合金がマイグレーションを起こし、反射率が低下するので好ましくない。
「貼り替え工程」
次に、貼り替え工程では、図１０（ａ）、（ｂ）に示すように、ガラス（石英）基板からなる仮貼付基板２４をメッキ層１から剥離して、該メッキ層１の、複数の化合物半導体層１１と反対側の面１ａを露出させるとともに、メッキ層１から剥離した仮貼付基板２４をｎ型半導体層８上に形成されたｎ型電極層９に貼り付ける。
具体的には、まず、図１０（ａ）に示すように、メッキ層１に仮貼付基板２４を貼着しているＵＶ硬化レーザ剥離接着剤２５に対し、仮貼付基板２４側からレーザを照射することにより、透過したレーザ（ＵＶ）がＵＶ硬化レーザ剥離接着剤２５で吸収されることで、仮貼付基板２４をメッキ層１から引き剥がす。
そして、図１０（ｂ）に示すように、上記方法でメッキ層１から引き剥がした仮貼付基板２４を、上記仮貼付工程と同様、ＵＶ硬化レーザ剥離接着剤２５を用いてｎ型電極層９上に貼り付ける。この際、貼り付けに用いるＵＶ硬化レーザ剥離接着剤２５は柔軟性を有しているため、図示例のように、ｎ型電極層９がＵＶ硬化レーザ剥離接着剤２５にめり込むようにして貼り付けられるので、このような場合には、ＵＶ硬化レーザ剥離接着剤２５がｎ型半導体層８上の一部に貼り付けられていても構わない。本実施形態で用いるＵＶ硬化レーザ剥離接着剤２５としては、従来公知の材料を用いれば良く、例えば、３Ｍウエーハサポートシステム（登録商標）で使用されるＵＶ硬化レーザ剥離接着剤等が使用できる。
「分割工程」
次に、分割工程では、図１１に示すように、メッキ層１の、複数の化合物半導体層１１と反対側の面１ａ（図１０等参照）を研磨することにより、分断溝１ｂ（図１０等参照）に沿ってメッキ層１を切断する。
具体的には、図１１に示すように、メッキ層１の、複数の化合物半導体層１１と反対側の面１ａ（図１０等参照）を、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等の方法で研磨することにより、分断溝１ｂの底部で残存した部分を除去する。
このような分割工程を行なうことにより、図１１に示すように、仮貼付基板２４上に貼り付けられた状態の、複数の発光ダイオードＡが得られる（発光ダイオードＡについては図１も参照）。
「テープ貼付工程」
次に、テープ貼付工程では、図１１に示す分割工程に引き続き、該分割工程において切断されたメッキ層１の各々にテープ２６を貼り付けるとともに、ｎ型電極層９に貼り付けられた仮貼付基板２４を、図１２に示すように、レーザ照射によって除去する。
具体的には、まず、図１２に示すように、片面側が貼着面とされた粘着性を有するテープ２６に、複数の発光ダイオードＡのメッキ層１側を貼り付ける。
そして、ｎ型電極層９に仮貼付基板２４を貼着しているＵＶ硬化レーザ剥離接着剤２５に対し、仮貼付基板２４側からレーザを照射することにより、透過したレーザ（ＵＶ）がＵＶ硬化レーザ剥離接着剤２５で吸収されることで、仮貼付基板２４をｎ型電極層９から剥離する。そして、図１２に示すように、テープ２６上に貼り付けられた状態の、複数の発光ダイオードＡが得られる（発光ダイオードＡについては図１も参照）。
テープ貼付工程において、複数の発光ダイオードＡをテープ２６上に貼り付けることにより、複数の発光ダイオードＡが飛び散ること無く容易に管理することができ、工場出荷、あるいは発光ダイオードＡを用いる次工程への搬送が容易になる。
なお、図１２における、テープ２６上に貼り付けられた発光ダイオードＡは、上述したように、絶縁膜１０が、化合物半導体層１１の側面１１ｂと光取り出し面１１ａの外周部分のみに形成された例を示している。
上述のような本発明の発光ダイオードの製造方法によれば、ドライフィルムレジスト層４を形成するレジスト形成工程が備えられているので、その後のシード層形成工程においてオーバーコート層３を形成する際、ドライフィルムレジスト層４によって、オーバーコート層３をなすＣｕが分離溝１２内部に浸入するのを防止できる。また、この際、ドライフィルムからなるドライフィルムレジスト層４を用いる方法であるため、分離溝１２の内部を確実に塞いで中空構造とすることができる。
また、本発明の製造方法では、上記除去工程において、分離溝１２に沿った位置のドライフィルムレジスト層４を除去する際、化合物半導体層１１がマスクとして機能することにより、発光ダイオードＡの外周において、ドライフィルムレジスト層４の少なくとも一部が永久膜ハードレジストとして残留する。この部分は、その後の工程においても空隙とはならないため、化合物半導体層１１にクラック等のダメージが発生するのを防止することができる。また、本発明の製造方法では、永久膜ハードレジストとしてドライフィルムレジスト層４を残す工程で構成することにより、このドライフィルムレジスト層４によって素子外周部を強固に支持することが可能となる。
また、分離溝１２の内部を中空状態として各プロセスを構成することにより、上記各工程において、永久膜ハードレジストであるドライフィルムレジスト層４を用いた場合でも、サファイアからなる基板２１とドライフィルムレジスト層４との間は接していない状態となるので、上記除去工程において基板２１を剥離するのが容易になる。
また、本発明の製造方法によって製造される発光ダイオードＡにおいては、上記構成のドライフィルムレジスト層４を残して設けることにより、このドライフィルムレジスト層４が反射性ｐ型電極層５の絶縁膜として作用する。これにより、反射膜材料（Ａｇ合金）からなる反射性ｐ型電極層５にマイグレーションが生じるのを抑制することが可能になるという効果が得られる。
本発明の製造方法によれば、ウェーハを分割して素子単位の発光ダイオードＡとする際、レーザによる素子分割を行なうこと無く、正確且つ容易に分割することが可能となる。
レーザを用いずに素子分割を行なう上記方法とすることにより、レーザ熱による導電性基板の再溶着が生じることが無く、分割処理が容易になり、また、レーザによって化合物半導体層にダメージを与えることが無い。また、メッキ層の熱膨張によるカットラインのズレ等の問題が生じないため、正確に分割することが可能となる。またさらに、レーザ熱によるメッキ層のバリ等が発生することが無く、分割後の素子特性に優れた発光ダイオードＡを製造することが可能となる。
『製造方法の他の例』
以下、本発明の発光ダイオードの製造方法の他の例について、各工程を詳細に説明する。なお、本例においては、上述したような本実施形態の製造方法の一例と共通する構成については共通の符号を付与するとともに共通の図面を用いて説明し、また、各例において共通する工程については、図面やその詳しい説明を省略する。
本例の発光ダイオードの製造方法では、主として、メッキ工程において、ドライフィルムレジスト層４上のシード層２上に分離用レジスト層２２を形成するとともに、分離用レジスト層２２よりも低い高さ寸法の第１メッキ層１６を形成した後、さらに、該第１メッキ層１６上に、分離用レジスト層２２よりも低い高さ寸法の第２メッキ層１７及び第３メッキ層１８を形成することにより、分離用レジスト層２２によって一部が分断されてなるメッキ層１５を形成する方法とした点、及び、分離用レジスト層２２を除去し、メッキ層１５内部の分離用レジスト層２２によって分断された部分に分断溝１５ｂを形成することにより、メッキ層１５を複数の化合物半導体層１１に対応するように分断するメッキ層分断工程を設けた点、並びに、メッキ層を研磨する方法による分割工程が備えられていない点において、上述した本実施形態の製造方法の一例とは異なる。
また、本例では、積層工程及びレジスト形成工程の各工程については、上記製造方法の一例と共通であるので、上記したメッキ工程以降の工程を中心に説明する。
また、本例の方法によって製造される発光ダイオードは、図１６に示す発光ダイオードＢのように、メッキ層１５の、複数の化合物半導体層１１と反対側の面１５ａ側が、Ｎｉ層からなる第２メッキ層１７及びＡｕ層からなる第３メッキ層１８とされている点で、上記製造方法の一例によって得られる発光ダイオードＡとは、メッキ層の構成が異なるものである。
本例のメッキ工程では、まず、図１３（ａ）に示すように、シード層２上に分離用レジスト層２２を上記同様の方法で形成する。この際、分離用レジスト層２２を、例えば、高さ寸法が１００〜２５０μｍ程度、幅が数十μｍ程度になるように形成する。
次に、図１３（ｂ）に示すように、シード層２上に、分離用レジスト層２２よりも低い高さ寸法の第１メッキ層１６を形成する。
次に、図１３（ｃ）に示すように、第１メッキ層１６の上に第２メッキ層１７及び第３メッキ層１８を形成することにより、分離用レジスト層２２によって一部が分断されてなるメッキ層１５を形成する。この際、第２メッキ層１７及び第３メッキ層１８の厚さは、例えば、第２メッキ層１７を５μｍとし、第３メッキ層１８を１μｍとして形成する。
このような各メッキ層の形成処理は、上記製造方法の一例と同様、シード層２に電流を印加しつつ電気メッキ法で行うことができる。
本例では、メッキ層１５を上記方法で形成することにより、図１３（ｃ）に示すような、分離用レジスト層２２によって一部が分断されてなるメッキ層１５となる。このメッキ層１５は、後述の除去工程における分離用レジスト２２の除去によって分断溝１５ｂ（図１４参照）が形成され、この分断溝１５ｂは、メッキ層１５において残存する底部が無く、シード層２が底部となっている点で、図７（ｄ）等に示す一例のメッキ層１とは異なる。
次に、本例のメッキ層分断工程では、図１４に示すように、分離用レジスト層２２を、上記製造方法の一例で説明した除去工程と同様に、溶解除去もしくはアッシング除去の何れかの方法を用いて除去する。この際、メッキ層１５において分離用レジスト層２２によって分断された部分には、分断溝１５ｂが形成される。
そして、本例では、仮貼付工程において、メッキ層１５に仮貼付基板２４を、ＵＶ硬化レーザ剥離接着剤２５を用いて貼り付ける（図１５（ａ）を参照）。
次に、本例の除去工程では、まず、図１５（ａ）及び図１５（ｂ）に示すように、上記製造方法の一例と同様の方法を用いて、基板２１を複数の化合物半導体層１１から剥離して、該複数の化合物半導体層１１に備えられるｎ型半導体層８の光取出面１１ａを露出させる。
次に、図１５（ｃ）に示すように、分離溝１２に沿う位置のドライフィルムレジスト層４を、上記同様、Ｏ２アッシング処理によって除去する。
次に、図１５（ｄ）に示すように、分離溝１２に沿う位置のオーバーコート層３及びシード層２を、上記同様、リフトオフ等の方法を用いて除去する。
次に、本例では、絶縁膜形成工程、粗面化工程、電極形成工程については、上記した製造方法の一例と同様の方法を用いることができる。
また、本例では、上記製造方法の一例のような貼り替え工程及び分割工程が備えられていないが、本例においては、上述のようなメッキ層分断工程及び除去工程において、仮貼付基板２４上のウェーハが素子単位に分割されているので、上記貼り替え工程及び分割工程が不要となる。
次に、本例のテープ貼付工程では、図１６に示すように、まず、ｎ型電極層９の各々にテープ２６を貼り付ける。そして、上記同様の方法により、メッキ層１５から仮貼付基板２４を引き剥がして除去する。本例のテープ貼付工程は、テープ２６を、ｎ型電極層９に貼り付ける点で、上記製造方法の一例のテープ貼付工程とは異なる。
本例では、上記した各工程により、図１６に示すような、複数の発光ダイオードＢが得られる。
以上説明したように、本発明の発光ダイオードの製造方法によれば、上記各工程が備えられた方法とすることにより、素子にダメージを与えることなく正確且つ容易に素子分割を行うことができる。従って、素子特性に優れた発光ダイオードＡ（Ｂ）を高効率で製造することが可能となる。
また、本発明の製造方法によって得られる発光ダイオードＡ（Ｂ）は、発光強度等の素子特性に非常に優れたものとなる。
また、本実施形態の発光ダイオードＡ（Ｂ）の製造方法によれば、化合物半導体層１１にメッキ層１（１５）を形成し、その後、基板２１を除去することによって、ｎ型電極層９及びメッキ層１によって化合物半導体層１１が挟まれた所謂上下電極構造の発光ダイオードＡ（Ｂ）を形成することができる。このようにして得られた発光ダイオードＡ（Ｂ）は、Ｃｕからなるメッキ層１（１５）を備えるので、発光に伴って発生した熱を容易に放熱させることができる。
また、上記の発光ダイオードＡ（Ｂ）の製造方法によれば、オーバーコート層３及びシード層２を形成し、シード層２にメッキ層１を形成する方法とすることで、シード層２を介してメッキ層１を強固に接合させることができ、機械的強度に優れた発光ダイオードＡ（Ｂ）を製造できる。
［ランプ］
以上説明したような、本発明に係る発光ダイオードの製造方法によって得られる、図１に示すような上下電極型の発光ダイオードＡと蛍光体とを組み合わせることにより、当業者周知の手段を用いてランプを構成することができる。従来から、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明では、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
例えば、図１７に示す例のように、上下電極型の発光ダイオードＡを砲弾型に実装する場合には、２本のフレームの内の一方（図１７ではフレーム８１）に発光ダイオードＡを銀ペーストなどの導電性接着材で接着して発光ダイオードＡのメッキ層１（図１に示す符号１参照）をフレーム８１に接合し、発光ダイオードＡのｎ型電極層９（図１に示す符号９参照）をワイヤー８３でフレーム８２に接合する。そして、透明な樹脂からなるモールド８４で発光ダイオードＡの周辺を封止することにより、図１７に示すような砲弾型のランプ８０を作製することができる。
上述のような本発明のランプ８０は、本発明に係る発光ダイオードの製造方法によって得られる発光ダイオードＡ（Ｂ）が用いられてなるものなので、発光特性等に優れたものとなる。
本発明に係る発光ダイオードの一例を示す断面模式図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の他の例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の他の例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の他の例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の他の例を説明する工程図である。 本発明に係る発光ダイオードを用いて構成したランプの一例を示す断面模式図である。
符号の説明
１、１５…メッキ層、１ａ…反対側の面（メッキ層）、１ｃ…側面（メッキ層）、１６…第１メッキ層（メッキ層）、１７…第２メッキ層（メッキ層）、１８…第３メッキ層（メッキ層）、１ｂ、１５ｂ…分断溝、２…シード層、３…オーバーコート層、４…ドライフィルムレジスト層、５…反射性ｐ型電極層、６…ｐ型半導体層、７…発光層、８…ｎ型半導体層、９…ｎ型電極層、１０…絶縁膜、１１…化合物半導体層、１１ａ…光取出面、１１ｂ…側面（化合物半導体層の周囲面）、１１ｃ…反対側の面（化合物半導体層）、１２…分離溝、２１…基板、２２…分離用レジスト層、２４…仮貼付基板、２５…ＵＶ硬化レーザ剥離接着剤、２６…テープ、Ａ、Ｂ…発光ダイオード、Ｃ…凹部

Claims (11)

  1. 複数の化合物半導体層の上に、該複数の化合物半導体層に備えられる基板と反対側の面の少なくとも一部を露出させながら、前記複数の化合物半導体層の各々の間の分離溝を塞ぐようにドライフィルムレジスト層を形成するレジスト形成工程と、
    前記複数の化合物半導体層及び前記ドライフィルムレジスト層の上に形成され、内部に分離用レジスト層を包含するメッキ層上に仮貼付基板を貼り付ける仮貼付工程と、
    前記基板を前記複数の化合物半導体層から剥離するとともに、前記ドライフィルムレジスト層の少なくとも一部を前記複数の化合物半導体層上に残しながら、前記分離溝に沿う位置の前記ドライフィルムレジスト層を除去し、さらに、前記分離用レジスト層を除去して前記メッキ層の内部に分断溝を形成することにより、前記メッキ層を前記複数の化合物半導体層に対応するように分断する除去工程と、
    前記メッキ層の、前記複数の化合物半導体層と反対側の面を研磨することにより、前記分断溝に沿って前記メッキ層を切断する分割工程と、
    を具備してなることを特徴とする発光ダイオードの製造方法。
  2. 複数の化合物半導体層の上に、該複数の化合物半導体層に備えられる基板と反対側の面の少なくとも一部を露出させながら、前記複数の化合物半導体層の各々の間の分離溝を塞ぐようにドライフィルムレジスト層を形成するレジスト形成工程と、
    前記ドライフィルムレジスト層上に分離用レジスト層を形成するとともに、該分離用レジスト層よりも低い高さ寸法の第１メッキ層を形成した後、さらに、該第１メッキ層上に、前記分離用レジスト層よりも低い高さ寸法の第２メッキ層及び第３メッキ層を形成することにより、前記分離用レジスト層によって一部が分断されてなるメッキ層を形成するメッキ工程と、
    前記分離用レジスト層を除去し、前記メッキ層の内部に分断溝を形成することにより、前記メッキ層を前記複数の化合物半導体層に対応するように分断するメッキ層分断工程と、
    前記メッキ層分離工程において分離された各々のメッキ層に仮貼付基板を貼り付ける仮貼付工程と、
    前記基板を前記複数の化合物半導体層から剥離するとともに、前記ドライフィルムレジスト層の少なくとも一部を前記複数の化合物半導体層上に残しながら、前記分離溝に沿う位置の前記ドライフィルムレジスト層を除去する除去工程と、
    を具備してなることを特徴とする発光ダイオードの製造方法。
  3. 前記レジスト形成工程は、さらに、前記複数の化合物半導体層及び前記ドライフィルムレジスト層の上に、オーバーコート層及びシード層をこの順で形成し、該シード層上に前記メッキ層が形成されることを特徴とする請求項１又は請求項２に記載の発光ダイオードの製造方法。
  4. 前記複数の化合物半導体層は、前記基板上に、ｎ型半導体層、発光層、ｐ型半導体層を順次積層した後、前記分離溝を形成し、さらに反射性ｐ型電極層を積層する積層工程によって形成されることを特徴とする請求項１〜請求項３の何れか１項に記載の発光ダイオードの製造方法。
  5. 前記レジスト形成工程は、前記オーバーコート層を、前記複数の化合物半導体層及び前記ドライフィルムレジスト層の上に、Ｎｉ、ＮｉＣｒ、Ｔｉ、ＴｉＷ、Ｃｒ、Ｔａ及びＷの内の少なくとも１種を積層することによって形成するとともに、前記シード層を、前記オーバーコート層の上にＣｕを積層することによって形成することを特徴とする請求項３又は請求項４に記載の発光ダイオードの製造方法。
  6. 前記除去工程は、前記分離溝に沿う位置の前記ドライフィルムレジスト層を、アッシング処理によって除去することを特徴とする請求項１〜請求項５の何れか1項に記載の発光ダイオードの製造方法。
  7. 前記除去工程を行なった後、少なくとも前記複数の化合物半導体層の周囲面に、保護用の絶縁膜を形成する絶縁膜形成工程を設けることを特徴とする請求項１〜請求項６の何れか1項に記載の発光ダイオードの製造方法。
  8. 前記絶縁膜形成工程を行なった後、前記ｎ型半導体層の光取出面を粗面化する粗面化工程を設けることを特徴とする請求項７に記載の発光ダイオードの製造方法。
  9. 請求項１〜請求項８の何れか１項に記載の製造方法で得られる発光ダイオード。
  10. メッキ層上に、少なくとも反射性ｐ型電極層、ｐ型半導体層、発光層及びｎ型半導体層が順次積層されてなる化合物半導体層が形成されてなる発光ダイオードであって、
    前記メッキ層及び前記化合物半導体層の各々の側面には、該メッキ層と化合物半導体層との境界近傍において、前記各々の側面が括れるように形成された凹部が設けられ、該凹部内に設けられるドライフィルムレジスト層が、前記メッキ層及び化合物半導体層の外周において連なるように形成されなることを特徴とする発光ダイオード。
  11. 請求項９又は請求項１０に記載の発光ダイオードが用いられてなるランプ。
JP2008172599A 2008-07-01 2008-07-01 発光ダイオードの製造方法及び発光ダイオード、並びにランプ Active JP5232975B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008172599A JP5232975B2 (ja) 2008-07-01 2008-07-01 発光ダイオードの製造方法及び発光ダイオード、並びにランプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008172599A JP5232975B2 (ja) 2008-07-01 2008-07-01 発光ダイオードの製造方法及び発光ダイオード、並びにランプ

Publications (2)

Publication Number Publication Date
JP2010016055A true JP2010016055A (ja) 2010-01-21
JP5232975B2 JP5232975B2 (ja) 2013-07-10

Family

ID=41701925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008172599A Active JP5232975B2 (ja) 2008-07-01 2008-07-01 発光ダイオードの製造方法及び発光ダイオード、並びにランプ

Country Status (1)

Country Link
JP (1) JP5232975B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893451B2 (en) 2006-05-08 2011-02-22 Lg Innotek Co., Ltd. Light emitting device having light extraction structure and method for manufacturing the same
JP2011181819A (ja) * 2010-03-03 2011-09-15 Stanley Electric Co Ltd 光半導体素子および光半導体装置
JP2011187556A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
WO2013094083A1 (ja) * 2011-12-21 2013-06-27 ウェーブスクエア，インコーポレイテッド Iii族窒化物半導体素子およびその製造方法
JP2013175761A (ja) * 2013-04-17 2013-09-05 Toshiba Corp 半導体発光素子及び発光装置
JP2014045228A (ja) * 2013-12-12 2014-03-13 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2014086574A (ja) * 2012-10-24 2014-05-12 Stanley Electric Co Ltd 発光素子
US8766311B2 (en) 2011-02-24 2014-07-01 Kabushiki Kaisha Toshiba Semiconductor light emitting device and light emitting apparatus
JP2014532307A (ja) * 2011-09-30 2014-12-04 マイクロリンク デバイシズ，インコーポレーテッド エピタキシャルリフトオフによって製造される発光ダイオード
WO2015055346A1 (de) * 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Optoelektronischens halbleiterbauelement und sein herstellungsverfahren

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088480A (ja) * 2005-09-23 2007-04-05 Samsung Electro Mech Co Ltd 垂直構造発光ダイオードの製造方法
WO2007148866A1 (en) * 2006-06-23 2007-12-27 Lg Electronics Inc. Light emitting diode having vertical topology and method of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088480A (ja) * 2005-09-23 2007-04-05 Samsung Electro Mech Co Ltd 垂直構造発光ダイオードの製造方法
WO2007148866A1 (en) * 2006-06-23 2007-12-27 Lg Electronics Inc. Light emitting diode having vertical topology and method of making the same

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893451B2 (en) 2006-05-08 2011-02-22 Lg Innotek Co., Ltd. Light emitting device having light extraction structure and method for manufacturing the same
US8008103B2 (en) * 2006-05-08 2011-08-30 Lg Innotek Co., Ltd. Light emitting device having light extraction structure and method for manufacturing the same
US9837578B2 (en) 2006-05-08 2017-12-05 Lg Innotek Co., Ltd. Light emitting device having light extraction structure and method for manufacturing the same
US9246054B2 (en) 2006-05-08 2016-01-26 Lg Innotek Co., Ltd. Light emitting device having light extraction structure and method for manufacturing the same
JP2011181819A (ja) * 2010-03-03 2011-09-15 Stanley Electric Co Ltd 光半導体素子および光半導体装置
JP2011187556A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
US9252335B2 (en) 2010-03-05 2016-02-02 Kabushiki Kaisha Toshiba Semiconductor light emitting element and method for manufacturing same
US9018654B2 (en) 2011-02-24 2015-04-28 Kabushiki Kaisha Toshiba Semiconductor light emitting device and light emitting apparatus
US8766311B2 (en) 2011-02-24 2014-07-01 Kabushiki Kaisha Toshiba Semiconductor light emitting device and light emitting apparatus
JP2014532307A (ja) * 2011-09-30 2014-12-04 マイクロリンク デバイシズ，インコーポレーテッド エピタキシャルリフトオフによって製造される発光ダイオード
JPWO2013094083A1 (ja) * 2011-12-21 2015-04-27 ビービーエスエイ リミテッドＢＢＳＡ Ｌｉｍｉｔｅｄ Ｉｉｉ族窒化物半導体素子およびその製造方法
WO2013094083A1 (ja) * 2011-12-21 2013-06-27 ウェーブスクエア，インコーポレイテッド Iii族窒化物半導体素子およびその製造方法
JP2014086574A (ja) * 2012-10-24 2014-05-12 Stanley Electric Co Ltd 発光素子
JP2013175761A (ja) * 2013-04-17 2013-09-05 Toshiba Corp 半導体発光素子及び発光装置
WO2015055346A1 (de) * 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Optoelektronischens halbleiterbauelement und sein herstellungsverfahren
US9780078B2 (en) 2013-10-18 2017-10-03 Osram Opto Semiconductor Gmbh Method for producing optoelectronic semiconductor devices and optoelectronic semiconductor device
JP2014045228A (ja) * 2013-12-12 2014-03-13 Toshiba Corp 半導体発光素子及び半導体発光装置

Also Published As

Publication number Publication date
JP5232975B2 (ja) 2013-07-10

Similar Documents

Publication Publication Date Title
JP5232975B2 (ja) 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
JP5278317B2 (ja) 発光ダイオードの製造方法
JP5074138B2 (ja) 発光ダイオードの製造方法
EP2063469B1 (en) Method of manufacturing vertical light emitting diode
JP4367531B2 (ja) 発光素子における電極構造の形成方法、及び、積層構造体の形成方法
JP4951443B2 (ja) 発光ダイオードの製造方法
JP2009099675A (ja) 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
JP4218597B2 (ja) 半導体発光素子の製造方法
US8946745B2 (en) Supporting substrate for manufacturing vertically-structured semiconductor light-emitting device and semiconductor light-emitting device using the supporting substrate
JP5310371B2 (ja) 半導体発光素子及びその製造方法
JP2009105123A (ja) 発光ダイオードおよびその製造方法
KR101198758B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
JP2007067418A (ja) 二重ヘテロ構造の発光領域を有するｉｉｉ族窒化物発光デバイス
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2013070111A (ja) 半導体発光素子
US9530930B2 (en) Method of fabricating semiconductor devices
JP2007081312A (ja) 窒化物系半導体発光素子の製造方法
JP2010232263A (ja) 発光ダイオード及びその製造方法、並びにランプ
KR100916366B1 (ko) 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
JP2007200932A (ja) 窒化物半導体素子の製造方法
KR20090105462A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
TWI241729B (en) Semiconductor light emitting device and the method for manufacturing the same
KR101171855B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5232975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3