WO2015055346A1 - Optoelektronischens halbleiterbauelement und sein herstellungsverfahren - Google Patents

Optoelektronischens halbleiterbauelement und sein herstellungsverfahren Download PDF

Info

Publication number
WO2015055346A1
WO2015055346A1 PCT/EP2014/068565 EP2014068565W WO2015055346A1 WO 2015055346 A1 WO2015055346 A1 WO 2015055346A1 EP 2014068565 W EP2014068565 W EP 2014068565W WO 2015055346 A1 WO2015055346 A1 WO 2015055346A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
carrier
layer sequence
composite
semiconductor layer
Prior art date
Application number
PCT/EP2014/068565
Other languages
English (en)
French (fr)
Other versions
WO2015055346A9 (de
Inventor
Lutz Höppel
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US15/029,241 priority Critical patent/US9780078B2/en
Priority to CN201480057339.3A priority patent/CN105637636B/zh
Priority to JP2016547223A priority patent/JP6204600B2/ja
Publication of WO2015055346A1 publication Critical patent/WO2015055346A1/de
Publication of WO2015055346A9 publication Critical patent/WO2015055346A9/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Definitions

  • the present application relates to a method for
  • Optoelectronic semiconductor devices such as light-emitting diodes, in which the housing for the light-emitting diodes
  • provided semiconductor chips in their lateral extent is not or at least not substantially larger than the semiconductor chips themselves.
  • One object is to specify a method with which particularly compact optoelectronic semiconductor components can be manufactured simply and reliably. Furthermore, an optoelectronic semiconductor component is to be specified, which is characterized by a compact design and at the same time good optoelectronic properties.
  • a method for producing a plurality of optoelectronic semiconductor components is specified.
  • the method comprises a step in which a
  • Semiconductor body region becomes a lateral region of
  • the semiconductor layer sequence comprises, for example, an active region provided for generating and / or receiving electromagnetic radiation.
  • the active region is disposed between a first semiconductor layer of a first conductivity type and a second semiconductor layer of a second conductivity type different from the first conductivity type.
  • the second semiconductor layer of a second conductivity type different from the first conductivity type.
  • Semiconductor layer and the active region extend into the second semiconductor layer.
  • the method comprises a step in which a plurality of
  • Carrier bodies is provided.
  • the carrier bodies each have a first contact structure and a second contact structure.
  • the first contact structure and the second contact structure are not expediently
  • the carrier bodies preferably contain a semiconductor material, for example silicon or germanium, or consist of such a material.
  • the carrier body can, for example, an auxiliary carrier, such as a rigid auxiliary carrier or a flexible auxiliary carrier.
  • Subcarrier be arranged.
  • the method comprises a step in which a composite with the
  • the carrier bodies are so on the
  • Carrier body is separated by gaps and each semiconductor body region with the first contact structure and the second contact structure of the associated
  • Carrier body is electrically connected.
  • the method comprises a step in which the composite is integrated in the
  • the semiconductor components each comprise a semiconductor body and a carrier body.
  • semiconductor components are produced whose lateral extent is not or at least not significantly greater than the edge length of the semiconductor bodies. "Not significantly larger” in this context means in particular that the
  • a plurality of support bodies each having a first contact structure and a second contact structure are provided.
  • Carrier bodies is formed such that adjacent
  • Carrier body are separated by gaps and each semiconductor body region with the first
  • the composite is singulated into the plurality of semiconductor components, the semiconductor components each having a semiconductor body and a carrier body.
  • the individual carrier bodies of the semiconductor components to be produced are already separate, non-contiguous elements. Compared to a method in which a wearer on the entire surface
  • Separating into semiconductor components is separated into individual carrier bodies, the requirement for the adaptation of the thermal expansion coefficients of the substrate on which the semiconductor layer sequence is arranged, and the material of the carrier bodies are reduced.
  • the semiconductor layer sequence is formed on a growth substrate
  • the semiconductor layer sequence is epitaxial, for example by means of MOVPE on the growth substrate
  • the individual semiconductor body regions are stabilized by the associated carrier body, so that the growth substrate for this is no longer necessary and can be removed.
  • the growth substrate is thus in particular after the
  • Growth substrate preferably removed before the composite is separated into the plurality of semiconductor devices.
  • the growth substrate can thus be removed over the entire surface and reused for another epitaxy process.
  • the growth substrate contains sapphire or consists of sapphire.
  • Sapphire is particularly useful as a growth substrate for semiconductor material based on nitride compound semiconductor material.
  • nitride compound semiconductor material (or, in short, also nitridic compound semiconductor material) in the present context means that the
  • a nitride compound semiconductor material preferably AlnGa m i ni-n-mN comprises or consists of this, wherein 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1. This material does not necessarily have to be mathematically exact
  • composition according to the above formula may, for example, one or more dopants as well
  • nitride compound semiconductor material epitaxially deposited on sapphire has better crystal quality and thus better optoelectronic properties than
  • the method is of course also suitable for other semiconductor materials, in particular III-V compound semiconductor materials.
  • the interstices after the formation of the composite are at least partially filled with a filling material.
  • the intermediate spaces can be at least partially filled, in particular after the formation of the composite.
  • the filler may already be formed on the carrier bodies during the formation of the composite, for example in the form of a coating.
  • the gaps can be filled completely. The filling takes place in particular before the
  • the filling material can thus serve the mechanical stabilization of the composite
  • the filling material has a first partial area and a second partial area.
  • the first subregion is in regions between the second subregion and the next arranged carrier body arranged.
  • the first subregion is configured in a region conforming to the structure of the composite. That means the shape of the first one
  • Subregion follows the structure of the composite, in particular the shape of the space between the support bodies.
  • the first subarea can, for example, by a
  • Coating methods are applied, such as by
  • Vapor deposition or sputtering A CVD (chemical vapor deposition) method or an atomic layer deposition (ALD) can also be used.
  • CVD chemical vapor deposition
  • ALD atomic layer deposition
  • the first subarea borders at least
  • the first subarea remains at least partially within
  • the second serves
  • Filler material is particularly suitable for a material that can be easily and reliably removed by a solvent or by a wet chemical etching process, without the remaining material of the composite is attacked.
  • the filling material when the composite is singulated, is at least partially removed.
  • the separation takes place in this case, therefore, at locations where filler is present before separating.
  • the filling material or a subregion thereof, for example the second subregion is used to singulate the composite, in particular
  • the whole is
  • Fill material or a portion thereof, such as the second portion, formed as a temporary filler is formed as a temporary filler.
  • a lateral direction is understood to mean a direction along a main plane of extension of the
  • Semiconductor layers of the semiconductor layer sequence extends. Accordingly, under a vertical direction, a
  • the filler material is separated along only
  • the filling material thus forms at least in places the side surface of the isolated semiconductor components.
  • the filling material is flush with the carrier body and / or with the semiconductor body in a lateral direction in a lateral direction.
  • the filler material in this case for the singulation process typical singling traces on.
  • Semiconductor devices remains, for example, is a polymer material, such as an epoxy, a silicone or a polyimide.
  • first contacts and second contacts are provided
  • the respective other contact can be through the material of the carrier body itself with the
  • the composite is thinned on a reverse side facing away from the semiconductor layer sequence.
  • the thinning of the carrier body is preferably carried out only after the growth substrate of the
  • the carrier body thus still has a greater thickness and thus a higher mechanical stability than after thinning. Furthermore, the thinning of the composite expediently takes place only after filling the gaps with the filler. When thin so both material of the carrier body and the filler material is removed. Alternatively, the thinning of the carrier body may be done before the growth substrate is removed.
  • Deviating from the carrier body can also be provided already in the final thickness and attached to the formation of the composite on the semiconductor layer sequence. Thinness can be dispensed with in this case.
  • the composite may be arranged on the secondary layer facing away from the semiconductor layer sequence on an auxiliary carrier. In accordance with at least one embodiment of the method
  • the semiconductor layer sequence extends continuously over the semiconductor body regions.
  • the semiconductor body regions are thus subregions of a contiguous one in the lateral direction
  • the semiconductor layer sequence is severed on singulation. Only when separating arise so separate from each other
  • Separation trenches can extend only partially into the semiconductor layer sequence in the vertical direction. Alternatively, the separation trenches in the vertical direction
  • the separation trenches preferably takes place after the removal of the growth substrate.
  • the composite is formed only coherently over the filling material, so that a
  • Separation can be achieved by cutting the filling material in the vertical direction or completely removing the filling material.
  • the growth substrate can in particular already separated from each other
  • the semiconductor layer sequence is formed on a growth substrate
  • the filling material thus serves during verzeins the mechanical stabilization of the individual carrier body. After removal of the growth substrate, the filler material can be completely severed or completely removed for separation in the vertical direction.
  • the semiconductor layer sequence is formed on a growth substrate
  • the growth substrate is after the
  • a structuring is formed by means of a chemical process and the spaces are at least partially filled in the formation of the structuring with a filling material which is stable compared to the chemical process.
  • the filler may be applied after the formation of the composite or already at the provided
  • Carrier bodies be formed. As chemically stable
  • Filling material is for example a nitride, such as silicon nitride.
  • a semiconductor device according to at least one
  • Embodiment a semiconductor body having a
  • the carrier body on a side facing away from the semiconductor body back a first contact and a second contact to the external electrical Contacting of the semiconductor device on.
  • the contact and the second contact are intended to inject charge carriers into the active region from different sides of the active region during operation of the semiconductor component, so that they recombine with the emission of radiation.
  • the carriers can be removed from the active region on opposite sides of the active region via the first contact and the second contact.
  • the first contact and the second contact are externally accessible areas of the
  • Semiconductor component is between the semiconductor body and the carrier body, a metallic intermediate layer to
  • the metallic intermediate layer is in particular of multi-layered construction and comprises, for example, connection layers for electrical purposes
  • solder layer for example, a solder layer.
  • Semiconductor component is a side edge of the carrier body at least partially surrounded by a filler.
  • the carrier body is along the entire
  • Circumference of the filler material for example in the form of a coating surrounded.
  • the semiconductor component has a semiconductor body that has a semiconductor layer sequence with one for generation
  • Semiconductor body is mounted on, wherein the carrier body on a side facing away from the semiconductor body, a first contact and a second contact to the external
  • a metallic intermediate layer for electrically conductive connection between the semiconductor body and the contacts is arranged and a side edge of the carrier body is at least partially surrounded by a filling material.
  • the metallic intermediate layer has in particular
  • the metallic intermediate layer at least partially, in particular along the entire circumference of the semiconductor device, surrounded by the filler.
  • the filler material may be flush with the semiconductor body at a side surface of the semiconductor device
  • traces of mechanical separation such as saw marks or traces of separation by
  • the filling material can do that deviating but also free from traces of a
  • Semiconductor device protrudes the semiconductor body in plan view of the semiconductor device at least in places beyond the carrier body. For example, dominates the
  • Semiconductor body the carrier body along exactly one or along exactly two, in particular adjacent to each other side surfaces of the semiconductor device.
  • the semiconductor body protrudes at least 100 nm and at most 10 ym beyond the carrier body.
  • Semiconductor component are the first contact and the second contact each via a via with the
  • ESD protection element Semiconductor body electrically conductively connected and between the first contact and the second contact an ESD protection element is formed, which is connected in parallel to the active region.
  • the term "connected in parallel to the active region" also includes an ESD protection element such as, for example, an ESD protection diode, whose forward direction is oriented antiparallel to the forward direction of the active region.
  • the ESD protection element by means of two
  • Subareas of the carrier body formed with mutually different conductivity types, so that the carrier body has a pn junction.
  • the method described above is particularly suitable for the production of the semiconductor device.
  • the features implemented in the method can also be used for the semiconductor component and vice versa.
  • FIGS. 1A to 1F, 2A to 2E and 3A to 3F show a first, second and third exemplary embodiment of a method for producing optoelectronic semiconductor components on the basis of intermediate steps respectively shown in a schematic sectional view; and FIGS. 4 and 5 show a first and second exemplary embodiment of a semiconductor component in FIG.
  • Semiconductor layer sequence 2 is provided. The description takes place by way of example on the basis of a detail of the semiconductor layer sequence 2, from which four semiconductor components emerge during the production.
  • the semiconductor layer sequence 2 comprises an active region 25, which is arranged between a first semiconductor layer 21 of a first conductivity type and a second semiconductor layer 22 of a second conductivity type different from the second
  • the first semiconductor layer 21 is p-type and the second
  • Radiation emitting semiconductor device such as a
  • Luminescence diode such as a light emitting diode.
  • the semiconductor device can also be any type of semiconductor device.
  • the semiconductor device can also be any type of semiconductor device.
  • Radiation receiver such as a photodiode or a solar cell, wherein the active region 25 is provided for receiving radiation. As shown in Figure 1A, the
  • Semiconductor layer sequence 2 provided on a growth substrate 29 for the epitaxial deposition of the semiconductor layer sequence.
  • a growth substrate 29 for the epitaxial deposition of the semiconductor layer sequence.
  • Semiconductor layer sequence 2 is particularly suitable sapphire as a growth substrate. Alternatively, silicon or
  • Silicon carbide application find.
  • Semiconductor body regions 200 from which in each case a semiconductor body emerges in the manufacture of semiconductor devices.
  • a growth substrate 29 facing away from Side of the semiconductor layer sequence is provided for electrically contacting the first semiconductor layer first terminal layer 71 and provided for electrically contacting the second semiconductor layer 22 second
  • Terminal layer 72 is arranged. For simplified representation, details of the electrical contact of the
  • connection layers 71, 72 are not shown and the connection layers are shown greatly simplified.
  • connection layers 71, 72 Semiconductor layer 22 by means of the connection layers 71, 72 will be explained in more detail with reference to FIG.
  • a composite 4 is formed, wherein a carrier body 3 is fastened to each semiconductor body region 200.
  • the carrier body 3 are from each other
  • the carrier bodies each have a first contact structure 31 for electrical contacting of the first connection layer 71 and a second contact structure 32 for electrical contacting of the second connection layer 72.
  • Contact structures 32 each have vias 33 through the carrier body 3 through.
  • the composite 4 thus produced extends in the vertical direction, ie perpendicular to the main plane of extension of
  • Semiconductor layer sequence 2 takes place, for example, by means of a connection layer, for example a solder layer.
  • a connection layer for example a solder layer.
  • carrier for example a carrier wafer
  • the carrier body 3 each have a comparatively small edge length in the lateral direction. This minimizes the risk that differences between the thermal expansion coefficients of the
  • Carrier bodies 3 which contain a semiconductor material such as silicon or germanium or consist of such a material, also sapphire despite the comparatively large difference to the silicon with respect to the thermal
  • Expansion coefficients are used as a growth substrate application. As a result, semiconductor layers with particularly high crystalline quality can be produced.
  • a casting ⁇ method is suitable.
  • a casting process is generally understood a method by which a molding composition according to a predetermined form can be configured.
  • the term casting process includes casting,
  • a filler is, for example, a
  • the filler 5 also forms the back 40 of the composite 4. The filler thus covers the carrier body 3 on the
  • Deviating from the filling material can also be formed so that it fills only the intermediate spaces 35 completely or at least partially.
  • the mechanical stability of the composite 4 is increased.
  • the growth substrate 29 is removed.
  • LLO laser lift-off
  • the removal can take place over the entire surface, so that the laser lifting method is independent of the lateral
  • Structuring of the composite 4 so in particular can be performed independently of the size of the semiconductor devices to be produced.
  • the growth substrate depending on the material of the growth substrate also by wet chemical or dry chemical etching or mechanically, for example by means of
  • Semiconductor layer sequence 2 are formed, for example by wet chemical etching, such as by KOH in a nitridic compound semiconductor material.
  • the composite 4 After removal of the growth substrate, the composite 4 is thinned from the back 40 ago. Here, material of the carrier body 3 and material of the filling material is removed. When making the composite 4 and removing the
  • the composite 4 is characterized by a high mechanical stability due to the comparatively large thickness of the support body 3.
  • the carrier bodies can be thinned to reduce the height, that is to say the extent in the vertical direction, of the later semiconductor components.
  • first contacts 310 for contacting the first contact structure and second contacts 320 for contacting the second contact structure 32 are formed on the rear side 40 of the composite.
  • Semiconductor devices 1 isolated, for example by sawing, etching or a laser separation process.
  • the carrier body can also be thinned before the
  • the individual semiconductor components 1 each have a carrier body 3 and a semiconductor body 20.
  • Semiconductor devices 1 are each as
  • the side surfaces 12 of the semiconductor components that are formed during singulation are formed by the semiconductor body 20, the filling material 5 and the carrier body 3.
  • Semiconductor body 20, the filling material 5 and the carrier body 3 terminate flush with one another in the lateral direction.
  • the edge length of the semiconductor devices thus produced is equal to the lateral extent of the active region 25 along this direction.
  • semiconductor devices are produced whose lateral extent is not greater than the lateral extent of the radiation generation
  • Semiconductor devices may be referred to a
  • Connection carrier such as a printed circuit board or an intermediate carrier (submount), are attached.
  • the carrier body 3 can in the described
  • Production of the semiconductor layer sequence 2 are at least partially prefabricated before they are attached to the formation of the composite 4 to the semiconductor layer sequence 2. This simplifies the production of the carrier body 3.
  • the carrier body 3 may further comprise a carrier
  • the lateral extent of which largely is freely selectable in contrast to a method in which a carrier is applied over the entire surface to form a composite, the lateral extent is
  • Semiconductor layer sequence is applied, regardless of the lateral extent of the semiconductor layer sequence.
  • prefabricated support body 3 no galvanic processes required to the contact structures 310, 320 at the
  • FIGS. 1A to 1F Connection with the first embodiment described in FIGS. 1A to 1F.
  • Figure 2A a manufacturing stage is shown, in which the composite 4 with the
  • Carrier bodies 3 is already formed.
  • the formation of the composite can be carried out as described in connection with FIGS. 1A and 1B. Unlike the first
  • the carrier body 3 in the manufacture of the composite already on the intended final thickness.
  • the first contacts 310 and the second contacts 320 are already formed.
  • Carrier bodies 3 filled with a filler 5 (Figure 2B).
  • an auxiliary carrier 95 is mounted on the side of the carrier body 3 facing away from the semiconductor layer sequence 2.
  • the growth substrate is removed (see Fig. 1D).
  • separation trenches 27 are formed which extend completely through the semiconductor layer sequence 2 in the vertical direction (FIG. 2D). Deviating from the separation trenches in the vertical direction can only partially through the
  • Embodiment ends the separation trenches 27 in the
  • a filler material in this case, in particular a temporary material that can be removed in a simple manner, for example by means of a solvent or a wet chemical
  • Etching method For example, a soluble paint
  • the filler material comprises a first portion 51 and a second portion 52.
  • the first portion is formed as a coating, for example, by
  • Vapor deposition or sputtering is deposited. The first
  • Subregion is compliant with the structure of composite 4,
  • the first subregion 51 covers only regions of the carrier bodies,
  • the second portion 52 fills the remaining
  • FIG. 3C shows a stage in which the composite is applied to a temporary subcarrier 97 (FIG. 3C).
  • the growth substrate is removed so that the individual semiconductor bodies 20 with the carrier bodies 3 are present on the temporary auxiliary carrier 97.
  • the semiconductor bodies exposed by the removal of the growth substrate 97 are formed as shown in FIG. 3E Structuring 15 provided, for example by means of a wet chemical etching process, such as by using KOH.
  • the filling material 5, in particular the first portion 51 is stably formed with respect to the wet chemical process, so that the carrier body 3 are protected in the structuring.
  • silicon nitride is suitable as a
  • the material for the second portion 52 does not necessarily have to be stable to the patterning process, and thus may partially or partially during patterning
  • Structuring method be removed.
  • the temporary subcarrier 97 is expediently also designed to be stable with respect to the structuring method, in particular in the case of a second subarea 52 which itself is not stable with respect to the structuring method.
  • the temporary subcarrier may contain a polyimide.
  • a polyimide is characterized by a comparatively high stability in comparison with wet-chemical etching processes and good temperature stability.
  • a filling material 5 with a first portion 51, which remains in the finished semiconductor device and with a second portion 52, which is removed during the process, application can also be used for the above-described
  • Embodiments find application.
  • FIG. 4 An exemplary embodiment of a semiconductor component 1, which can be produced in particular as described in connection with FIGS. 1A to 1F or 3A to 3F, is shown in FIG. 4 in a schematic sectional view.
  • the semiconductor component 1 comprises a semiconductor body 20 with a semiconductor layer sequence 2
  • Semiconductor layer sequence comprises an active region 25 provided for generating radiation, which is arranged between a first semiconductor layer 21 facing the carrier body 3 and a second semiconductor layer 22 arranged on the side of the active region 25 facing away from the carrier body 3.
  • the semiconductor body 20 has a plurality of recesses 24 which extend from the carrier body through the first semiconductor layer 21 and the active region 25.
  • the first semiconductor layer 21 is provided with a first one
  • the first Terminal layer may be single-layered or multi-layered
  • Terminal layer 71 is preferably for active in the
  • silver, palladium or rhodium are characterized by a high reflectivity in the visible spectral range.
  • the semiconductor component 1 comprises a second connection layer 72.
  • the second connection layer is in the recesses 24 with the second semiconductor layer 22
  • the first connection layer 71 extends in regions between the second connection layer 72 and the semiconductor body 20. To avoid a
  • Terminal layer a first insulating layer 81 is arranged. Furthermore, a second insulating layer 82 between the first terminal layer 71 and the second terminal layer 72 serves to electrically insulate between these layers.
  • the carrier body 3 extends in the vertical direction between a semiconductor body 20 facing
  • Rear side 300 of the carrier body, a first contact 310 and a second contact 320 are arranged over the
  • Via contacts 33 are electrically conductively connected to the first connection layer 71 and the second connection layer 72, respectively.
  • Voltage between the first contact 310 and the second contact 320 may charge carriers of
  • the carrier body 3 is partially with a third
  • Insulation layer 83 covered.
  • Insulation layer 83 is in each case a dielectric material, for example an oxide, such as silicon oxide or a nitride, for example silicon nitride.
  • oxide such as silicon oxide or a nitride, for example silicon nitride.
  • second insulation layer and “third insulation layer” in this case do not imply any
  • an ESD protection element 91 is further formed in the carrier body 3.
  • the ESD protection element is also external via the first contact 310 and the second contact 320
  • the ESD protective element is formed by means of a first subregion 38 and a second subregion 39 of the carrier body. These sections have opposite to each other Line types.
  • the ESD protection element 91 is thus formed by a pn junction between the first portion 38 and the second portion 39.
  • the first contact structure 31 is electrically conductively connected to the first subregion.
  • the second contact structure 32 is electrically conductively connected to the second portion.
  • the first partial region 92 and the first semiconductor layer 21 are opposite to each other in line type so that the forward directions of the ESD protection element 91 and the active region 25 are anti-parallel with each other.
  • a metallic intermediate layer 6 is arranged between the semiconductor body 20 and the carrier body 3, a metallic intermediate layer 6 is arranged, the
  • the first terminal layer 71 for example, the first terminal layer 71, the second terminal layer 72, and a connection layer 73,
  • solder layer comprises.
  • the metallic intermediate layer 6 and the side flanks 302 of the carrier body are at least
  • Filler material which is applied for example in the form of a coating, serves in particular to protect the
  • Intermediate layer also be free of the filler.
  • traces of mechanical erosion such as
  • the carrier body may, as shown in FIG. 1F, also be free of the filling material in this case.
  • the second exemplary embodiment illustrated in FIG. 5 substantially corresponds to the first exemplary embodiment of a first embodiment described in connection with FIG. 5
  • the semiconductor body may also project beyond the carrier body on two side surfaces, in particular on two adjoining side surfaces. On two opposite side surfaces dominates the
  • semiconductor body the carrier body, however, preferably not.
  • semiconductor body and the semiconductor body are semiconductor bodies, the carrier body, however, preferably not.
  • Carrier body in plan view have the same cross-sectional area and offset from each other. It has been found that such semiconductor devices can be formed particularly efficiently in a compact form. In contrast to this, semiconductor bodies protrude beyond
  • the production of an optoelectronic component is effected by means of the filling material 5
  • the semiconductor device is formed as a compact surface mounted device (SMD) in CSP (Chip Size Package) design.
  • SMD surface mounted device
  • CSP Chip Size Package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterbauelementen (1) mit folgenden Schritten angegeben: a) Bereitstellen einer Halbleiterschichtenfolge (2) mit einer Mehrzahl von Halbleiterkörperbereichen (200); b) Bereitstellen einer Mehrzahl von Trägerkörpern (3), die jeweils eine erste Kontaktstruktur (31) und eine zweite Kontaktstruktur (32) aufweisen; c) Ausbilden eines Verbunds (4) mit der Halbleiterschichtenfolge und den Trägerkörpern derart, dass benachbarte Trägerkörper durch Zwischenräume (35) voneinander getrennt sind und jeder Halbleiterkörperbereich mit der ersten Kontaktstruktur und der zweiten Kontaktstruktur des zugeordneten Trägerkörpers elektrisch leitend verbunden ist; und d) Vereinzeln des Verbunds in die Mehrzahl von Halbleiterbauelementen, wobei die Halbleiterbauelemente jeweils einen Halbleiterkörper (20) und einen Trägerkörper aufweisen. Weiterhin wird ein optoelektronisches Halbleiterbauelement (1) angegeben.

Description

Beschreibung
OPTOELEKTRONISCHES HALBLEITERBAUELEMENT UND SEIN HERSTELLUNGSVERFAHREN
Die vorliegende Anmeldung betrifft ein Verfahren zum
Herstellen von optoelektronischen Halbleiterbauelementen und ein optoelektronisches Halbleiterbauelement.
Mit zunehmenden Anforderungen an die Miniaturisierung von Halbleiterbauelementen steigt die Nachfrage an
optoelektronischen Halbleiterbauelementen wie beispielsweise Lumineszenzdioden, bei denen das Gehäuse für die zur
Strahlungserzeugung oder zum Empfangen von Strahlung
vorgesehenen Halbleiterchips in ihrer lateralen Ausdehnung nicht oder zumindest nicht wesentlich größer ist als die Halbleiterchips selbst.
Die Herstellung solcher Bauformen mit gleich guten
optoelektronischen Eigenschaften stellt jedoch eine
technologische Herausforderung dar.
Eine Aufgabe ist es, ein Verfahren anzugeben, mit dem besonders kompakte optoelektronische Halbleiterbauelemente einfach und zuverlässig hergestellt werden können. Weiterhin soll ein optoelektronisches Halbleiterbauelement angegeben werden, das sich durch eine kompakte Bauform und zugleich gute optoelektronische Eigenschaften auszeichnet.
Diese Aufgaben werden unter anderem durch ein Verfahren beziehungsweise ein Halbleiterbauelement gemäß den
unabhängigen Patentansprüchen gelöst. Ausgestaltungen und Zweckmäßigkeiten sind Gegenstand der abhängigen
Patentansprüche .
Es wird ein Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterbauelementen angegeben.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem eine
Halbleiterschichtenfolge mit einer Mehrzahl von
Halbleiterkörperbereichen bereitgestellt wird. Als
Halbleiterkörperbereich wird ein lateraler Bereich der
Halbleiterschichtenfolge verstanden, aus dem bei der
Herstellung der optoelektronischen Halbleiterbauelemente ein Halbleiterkörper, insbesondere genau ein Halbleiterkörper, eines optoelektronischen Halbleiterbauelements hervorgeht.
Die Halbleiterschichtenfolge umfasst beispielsweise einen zur Erzeugung und/oder zum Empfangen von elektromagnetischer Strahlung vorgesehenen aktiven Bereich. Zum Beispiel ist der aktive Bereich zwischen einer ersten Halbleiterschicht eines ersten Leitungstyps und einer zweiten Halbleiterschicht eines vom ersten Leitungstyp verschiedenen zweiten Leitungstyps angeordnet. Zur elektrischen Kontaktierung der zweiten
Halbleiterschicht weist beispielsweise jeder
Halbleiterkörperbereich eine Ausnehmung oder eine Mehrzahl von Ausnehmungen auf, die sich durch die erste
Halbleiterschicht und den aktiven Bereich hindurch in die zweite Halbleiterschicht hinein erstrecken.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem eine Mehrzahl von
Trägerkörpern bereitgestellt wird. Die Trägerkörper weisen beispielsweise jeweils eine erste Kontaktstruktur und eine zweite Kontaktstruktur auf. Die erste Kontaktstruktur und die zweite Kontaktstruktur sind zweckmäßigerweise nicht
unmittelbar elektrisch leitend miteinander verbunden. Die Trägerkörper enthalten vorzugsweise ein Halbleitermaterial, beispielsweise Silizium oder Germanium, oder bestehen aus einem solchen Material.
Die Trägerkörper können beispielsweise auf einen Hilfsträger, etwa einem starren Hilfsträger oder einem flexiblen
Hilfsträger angeordnet sein.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem ein Verbund mit der
Halbleiterschichtenfolge und den Trägerkörpern ausgebildet wird. Die Trägerkörper werden derart an den
Halbleiterkörperbereichen befestigt, dass benachbarte
Trägerkörper durch Zwischenräume voneinander getrennt ist und jeder Halbleiterkörperbereich mit der ersten Kontaktstruktur und der zweiten Kontaktstruktur des zugeordneten
Trägerkörpers elektrisch leitend verbunden ist.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem der Verbund in die
Mehrzahl von Halbleiterbauelementen vereinzelt wird, wobei die Halbleiterbauelemente jeweils einen Halbleiterkörper und einen Trägerkörper aufweisen. Beim Vereinzeln des Verbunds entstehen Halbleiterbauelemente, deren laterale Ausdehnung nicht oder zumindest nicht wesentlich größer ist als die Kantenlänge der Halbleiterkörper. „Nicht wesentlich größer" bedeutet in diesem Zusammenhang insbesondere, dass die
Kantenlänge der vereinzelten Halbleiterbauelemente um
höchstens 5 % größer ist als die Kantenlänge der
Halbleiterkörper entlang derselben Richtung. In mindestens einer Ausführungsform des Verfahrens wird eine Halbleiterschichtenfolge mit einer Mehrzahl von
Halbleiterkörperbereichen bereitgestellt. Eine Mehrzahl von Trägerkörpern, die jeweils eine erste Kontaktstruktur und eine zweite Kontaktstruktur aufweisen, wird bereitgestellt. Ein Verbund mit der Halbleiterschichtenfolge und den
Trägerkörpern wird derart ausgebildet, dass benachbarte
Trägerkörper durch Zwischenräume voneinander getrennt sind und jeder Halbleiterkörperbereich mit der ersten
Kontaktstruktur und der zweiten Kontaktstruktur des
zugeordneten Trägerkörpers elektrisch leitend verbunden ist. Der Verbund wird in die Mehrzahl von Halbleiterbauelementen vereinzelt, wobei die Halbleiterbauelemente jeweils einen Halbleiterkörper und einen Trägerkörper aufweisen.
Beim Ausbilden des Verbunds sind die einzelnen Trägerkörper der herzustellenden Halbleiterbauelemente bereits separate, nicht miteinander zusammenhängende Elemente. Im Vergleich zu einem Verfahren, bei dem ein Träger vollflächig auf die
Halbleiterschichtenfolge aufgebracht wird und erst beim
Vereinzeln in Halbleiterbauelemente in einzelne Trägerkörper vereinzelt wird, sind die Anforderung an die Anpassung der thermischen Ausdehnungskoeffizienten des Substrats, auf dem die Halbleiterschichtenfolge angeordnet ist, und dem Material der Trägerkörper verringert.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Halbleiterschichtenfolge auf einem Aufwachssubstrat
bereitgestellt. Die Halbleiterschichtenfolge ist epitaktisch, beispielsweise mittels MOVPE auf dem Aufwachssubstrat
abgeschieden. Beim Ausbilden des Verbunds dient das
Aufwachssubstrat der mechanischen Stabilisierung der
Halbleiterschichtenfolge. Nach dem Befestigen der Halbleiterschichtenfolge an den Trägerkörpern werden die einzelnen Halbleiterkörperbereiche durch die zugeordneten Trägerkörper stabilisiert, so dass das Aufwachssubstrat hierfür nicht mehr erforderlich ist und entfernt werden kann.
Das Aufwachssubstrat wird also insbesondere nach dem
Ausbilden des Verbunds entfernt. Weiterhin wird das
Aufwachssubstrat vorzugsweise entfernt, bevor der Verbund in die Mehrzahl von Halbleiterbauelementen vereinzelt wird. Das Aufwachssubstrat kann also vollflächig entfernt werden und für ein weiteres Epitaxieverfahren wiederverwendet werden.
Gemäß zumindest einer Ausführungsform des Verfahrens enthält das Aufwachssubstrat Saphir oder besteht aus Saphir. Saphir eignet sich insbesondere als Aufwachssubstrat für auf Nitrid- Verbindungshalbleitermaterial basierendes Halbleitermaterial.
"Auf Nitrid-Verbindungshalbleitermaterial basierend" (oder abkürzend auch nitridisches Verbindungshalbleitermaterial) bedeutet im vorliegenden Zusammenhang, dass die
Halbleiterschichtenfolge oder zumindest ein Teil davon, besonders bevorzugt zumindest die aktive Zone und/oder das Aufwachssubstrat , ein Nitrid-Verbindungshalbleitermaterial, vorzugsweise AlnGamI ni-n-mN aufweist oder aus diesem besteht, wobei 0 ^ n < 1, 0 ^ m < 1 und n+m < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte
Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es beispielsweise ein oder mehrere Dotierstoffe sowie
zusätzliche Bestandteile aufweisen. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen
Bestandteile des Kristallgitters (AI, Ga, I n , N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Alternativ zu Saphir kann für das Aufwachssubstrat Silizium oder Siliziumcarbid Anwendung finden. Silizium eignet sich insbesondere in Verbindung mit Trägerkörpern auf der Basis von Silizium. Allerdings hat sich gezeigt, dass nitridisches Verbindungshalbleitermaterial, das auf Saphir epitaktisch abgeschieden ist, eine bessere Kristallqualität und damit bessere optoelektronische Eigenschaften aufweist als
nitridisches Verbindungshalbleitermaterial, das auf Silizium abgeschieden ist.
Das Verfahren eignet sich jedoch selbstverständlich auch für andere Halbleitermaterialien, insbesondere III-V- Verbindungshalbleitermaterialien . Gemäß zumindest einer Ausführungsform des Verfahrens sind die Zwischenräume nach dem Ausbilden des Verbunds zumindest teilweise mit einem Füllmaterial gefüllt. Die Zwischenräume können insbesondere nach dem Ausbilden des Verbunds zumindest teilweise gefüllt werden. Alternativ kann das Füllmaterial bereits beim Ausbilden des Verbunds an den Trägerkörpern ausgebildet sein, beispielsweise in Form einer Beschichtung . Insbesondere können die Zwischenräume vollständig befüllt werden. Das Befüllen erfolgt insbesondere, bevor das
Aufwachssubstrat entfernt wird. Das Füllmaterial kann somit der mechanischen Stabilisierung des Verbunds dienen,
insbesondere während des Entfernens des Aufwachssubstrats oder während weiterer Schritte bei der Prozessierung des Verbunds . Gemäß zumindest einer Ausführungsform des Verfahrens weist das Füllmaterial einen ersten Teilbereich und einen zweiten Teilbereich auf. Insbesondere ist der erste Teilbereich bereichsweise zwischen dem zweiten Teilbereich und dem nächst gelegenen Trägerkörper angeordnet. Beispielsweise ist der erste Teilbereich bereichsweise konform zur Struktur des Verbunds ausgebildet. Das bedeutet, die Form des ersten
Teilbereichs folgt der Struktur des Verbunds, insbesondere der Form des Zwischenraums zwischen den Trägerkörpern. Der erste Teilbereich kann beispielsweise durch ein
Beschichtungsverfahren aufgebracht werden, etwa durch
Aufdampfen oder Sputtern. Auch ein CVD (chemical vapour deposition) -Verfahren oder eine atomlagenfeine Abscheidung (atomic layer deposition, ALD) kann Anwendung finden.
Insbesondere grenzt der erste Teilbereich zumindest
stellenweise direkt an die Trägerkörper an.
Gemäß zumindest einer Ausführungsform des Verfahrens
verbleibt der erste Teilbereich zumindest teilweise im
Halbleiterbauelement und der zweite Teilbereich wird
vollständig entfernt. In diesem Fall dient der zweite
Teilbereich insbesondere der temporären mechanischen
Stabilisierung des Verbunds.
Beispielsweise ist das gesamte Füllmaterial oder ein
Teilbereich davon, etwa der zweite Teilbereich, als ein temporäres Füllmaterial ausgebildet. Als temporäres
Füllmaterial eignet sich insbesondere ein Material, das sich einfach und zuverlässig durch ein Lösungsmittel oder mittels eines nasschemischen Ätzverfahrens entfernen lässt, ohne dass das übrige Material des Verbunds angegriffen wird.
Gemäß zumindest einer Ausführungsform des Verfahrens wird beim Vereinzeln des Verbunds das Füllmaterial zumindest teilweise entfernt. Die Vereinzelung erfolgt in diesem Fall also an Stellen, an denen vor dem Vereinzeln Füllmaterial vorhanden ist. Gemäß zumindest einer Ausführungsform des Verfahrens wird das Füllmaterial oder ein Teilbereich davon, etwa der zweite Teilbereich, zum Vereinzeln des Verbunds insbesondere
vollständig entfernt. Beispielsweise ist das gesamte
Füllmaterial oder ein Teilbereich davon, etwa der zweite Teilbereich, als ein temporäres Füllmaterial ausgebildet.
Insbesondere kann der Verbund in lateraler Richtung
unmittelbar vor dem Vereinzeln nur über das Füllmaterial zusammengehalten werden, so dass durch das Entfernen des
Füllmaterials ohne einen weiteren Schritt ein Vereinzeln des Verbunds erfolgt.
Unter einer lateralen Richtung wird eine Richtung verstanden, die entlang einer Haupterstreckungsebene der
Halbleiterschichten der Halbleiterschichtenfolge verläuft. Entsprechend wird unter einer vertikalen Richtung eine
Richtung verstanden, die senkrecht zur Haupterstreckungsebene der Halbleiterschichten verläuft.
Gemäß zumindest einer Ausführungsform des Verfahrens wird das Füllmaterial beim Vereinzeln nur entlang von
Vereinzelungslinien entfernt und verbleibt seitlich der
Vereinzelungslinien in den Halbleiterbauelementen. In diesem Fall kann das Vereinzeln der Halbleiterbauelemente
beispielsweise mechanisch, etwa mittels Sägens oder chemisch, etwa mittels eines trockenchemischen Ätzverfahrens, oder mittels eines Lasertrennverfahrens erfolgen. Hierbei bildet das Füllmaterial also zumindest stellenweise die Seitenfläche der vereinzelten Halbleiterbauelemente. Beispielsweise schließt das Füllmaterial bereichsweise mit dem Trägerkörper und/oder mit dem Halbleiterkörper in lateraler Richtung bündig ab. Insbesondere weist das Füllmaterial in diesem Fall für das Vereinzelungsverfahren typische Vereinzelungsspuren auf .
Als ein Füllmaterial, das in den vereinzelten
Halbleiterbauelementen verbleibt, eignet sich beispielsweise ein Polymermaterial, etwa ein Epoxid, ein Silikon oder ein Polyimid .
Gemäß zumindest einer Ausführungsform des Verfahrens sind beim Vereinzeln des Verbunds auf der den Halbleiterbereichen abgewandten Seite erste Kontakte und zweite Kontakte
ausgebildet, wobei die ersten Kontakte und/oder die zweiten Kontakte über Durchkontaktierungen durch den Trägerkörper hindurch mit den zugeordneten Halbleiterkörperbereichen elektrisch leitend verbunden sind. Bei einer Ausgestaltung, bei der nur die ersten Kontakte oder nur die zweiten Kontakte über Durchkontaktierungen durch den Trägerkörper hindurch mit den zugeordneten Halbleiterkörperbereichen elektrisch leitend verbunden sind, kann der jeweils andere Kontakt durch das Material des Trägerkörpers selbst mit den
Halbleiterkörperbereichen elektrisch leitend verbunden sein.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Verbund auf einer der Halbleiterschichtenfolge abgewandten Rückseite gedünnt. Durch das Dünnen kann die vertikale
Ausdehnung der herzustellenden Halbleiterbauelemente weiter verringert werden. Das Dünnen der Trägerkörper erfolgt vorzugsweise erst, nachdem das Aufwachssubstrat der
Halbleiterschichtenfolge bereits entfernt ist. Während des Entfernens des Aufwachssubstrats weist der Trägerkörper also noch eine größere Dicke und damit eine höhere mechanische Stabilität auf als nach dem Dünnen. Weiterhin erfolgt das Dünnen des Verbunds zweckmäßigerweise erst nach dem Befüllen der Zwischenräume mit dem Füllmaterial. Beim Dünnen wird also sowohl Material der Trägerkörper als auch das Füllmaterial abgetragen. Alternativ kann das Dünnen der Trägerkörper erfolgen, bevor das Aufwachssubstrat entfernt wird.
Nach dem Dünnen können auf der der Halbleiterschichtenfolge abgewandten Rückseite des Verbunds die ersten Kontakte und die zweiten Kontakte für die externe elektrische
Kontaktierung der Halbleiterbauelemente aufgebracht werden.
Davon abweichend können die Trägerkörper auch bereits in der Enddicke bereitgestellt und zur Ausbildung des Verbunds an der Halbleiterschichtenfolge befestigt werden. Auf ein Dünnen kann in diesem Fall verzichtet werden. Zur Erhöhung der mechanischen Stabilität während der Ausbildung des Verbunds und/oder während des Entfernens des Aufwachssubstrats kann der Verbund auf der der Halbleiterschichtenfolge abgewandten Rückseite auf einem Hilfsträger angeordnet sein. Gemäß zumindest einer Ausführungsform des Verfahrens
erstreckt sich die Halbleiterschichtenfolge beim Ausbilden des Verbunds durchgängig über die Halbleiterkörperbereiche. Die Halbleiterkörperbereiche sind also in lateraler Richtung Teilbereiche einer zusammenhängenden
Halbleiterschichtenfolge.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Halbleiterschichtenfolge beim Vereinzeln durchtrennt. Erst beim Vereinzeln entstehen also voneinander getrennte
Halbleiterkörper für die einzelnen Halbleiterbauelemente.
Gemäß zumindest einer Ausführungsform des Verfahrens werden vor dem Vereinzeln zwischen benachbarten Halbleiterkörperbereichen Trenngräben ausgebildet. Die
Trenngräben können sich in vertikaler Richtung nur teilweise in die Halbleiterschichtenfolge hinein erstrecken. Alternativ können sich die Trenngräben in vertikaler Richtung
vollständig durch die Halbleiterschichtenfolge hindurch erstrecken, so dass benachbarte Halbleiterkörperbereiche vor dem Vereinzeln durch die Trenngräben voneinander getrennt sind . Das Ausbilden der Trenngräben erfolgt vorzugsweise nach dem Entfernen des Aufwachssubstrats . Beispielsweise ist der Verbund nach dem Ausbilden der Trenngräben nur noch über das Füllmaterial zusammenhängend ausgebildet, so dass eine
Vereinzelung durch das Durchtrennen des Füllmaterials in vertikaler Richtung oder das vollständige Entfernen des Füllmaterials erzielt werden kann.
Alternativ kann das Ausbilden der Trenngräben vor dem
Entfernen des Aufwachssubstrats und insbesondere auch vor dem Ausbilden des Verbunds erfolgen. Das Aufwachssubstrat kann insbesondere die bereits voneinander getrennten
Halbleiterkörper zusammenhalten.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Halbleiterschichtenfolge auf einem Aufwachssubstrat
bereitgestellt und die Zwischenräume werden nach dem
Ausbilden des Verbunds zumindest teilweise mit einem
Füllmaterial gefüllt. Nach dem Füllen der Zwischenräume wird das Aufwachssubstrat entfernt und der Verbund wird nach dem Entfernen des Aufwachssubstrats vereinzelt, wobei beim
Vereinzeln das Füllmaterial zumindest teilweise entfernt wird . Das Füllmaterial dient also während des Vereinzeins der mechanischen Stabilisierung der einzelnen Trägerkörper. Nach dem Entfernen des Aufwachssubstrats kann das Füllmaterial zum Vereinzeln in vertikaler Richtung vollständig durchtrennt oder vollständig entfernt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Halbleiterschichtenfolge auf einem Aufwachssubstrat
bereitgestellt und das Aufwachssubstrat wird nach dem
Ausbilden des Verbunds entfernt. Auf der den Trägerkörpern abgewandten Seite der Halbleiterschichtenfolge wird mittels eines chemischen Verfahrens eine Strukturierung ausgebildet und die Zwischenräume sind beim Ausbilden der Strukturierung zumindest teilweise mit einem Füllmaterial gefüllt, das gegenüber dem chemischen Verfahren stabil ist.
Das Füllmaterial kann nach dem Ausbilden des Verbunds aufgebracht oder bereits an den bereitgestellten
Trägerkörpern ausgebildet sein. Als chemisch stabiles
Füllmaterial eignet sich beispielsweise ein Nitrid, etwa Siliziumnitrid.
Ein Halbleiterbauelement weist gemäß zumindest einer
Ausführungsform einen Halbleiterkörper, der eine
Halbleiterschichtenfolge mit einem zur Erzeugung und/oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich
aufweist, und einen Trägerkörper, an dem der Halbleiterkörper befestigt ist, auf. Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist der Trägerkörper auf einer dem Halbleiterkörper abgewandten Rückseite einen ersten Kontakt und einen zweiten Kontakt zur externen elektrischen Kontaktierung des Halbleiterbauelements auf. Der erste
Kontakt und der zweite Kontakt sind dafür vorgesehen, im Betrieb des Halbleiterbauelements von verschiedenen Seiten des aktiven Bereichs Ladungsträger in den aktiven Bereich zu injizieren, so dass diese unter Emission von Strahlung rekombinieren. Im Fall eines Strahlungsempfängers können die Ladungsträger aus dem aktiven Bereich an gegenüberliegenden Seiten des aktiven Bereichs über den ersten Kontakt und den zweiten Kontakt abgeführt werden. Der erste Kontakt und der zweite Kontakt sind extern zugängliche Bereiche des
Halbleiterbauelements .
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements ist zwischen dem Halbleiterkörper und dem Trägerkörper eine metallische Zwischenschicht zur
elektrisch leitenden Verbindung zwischen dem Halbleiterkörper und den Kontakten angeordnet. Die metallische Zwischenschicht ist insbesondere mehrschichtig ausgebildet und umfasst beispielsweise Anschlussschichten zur elektrischen
Kontaktierung des Halbleiterkörpers und/oder eine
Verbindungsschicht für eine Stoffschlüssige Verbindung zwischen dem Trägerkörper und dem Halbleiterkörper,
beispielsweise eine Lotschicht. Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements ist eine Seitenflanke des Trägerkörpers zumindest bereichsweise von einem Füllmaterial umgeben.
Insbesondere ist der Trägerkörper entlang des gesamten
Umfangs von dem Füllmaterial, beispielsweise in Form einer Beschichtung, umgeben. Mittels des Füllmaterials ist der Trägerkörper, insbesondere auch während der Herstellung, geschützt, beispielsweise vor einer Einwirkung eines
nasschemischen Ätzverfahrens. In mindestens einer Ausführungsform des Halbleiterbauelements weist das Halbleiterbauelement einen Halbleiterkörper, der eine Halbleiterschichtenfolge mit einem zur Erzeugung
und/oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich aufweist, und einen Trägerkörper, an dem der
Halbleiterkörper befestigt ist, auf, wobei der Trägerkörper auf einer dem Halbleiterkörper abgewandten Rückseite einen ersten Kontakt und einen zweiten Kontakt zur externen
elektrischen Kontaktierung des Halbleiterbauelements
aufweist. Zwischen dem Halbleiterkörper und dem Trägerkörper ist eine metallische Zwischenschicht zur elektrisch leitenden Verbindung zwischen dem Halbleiterkörper und den Kontakten angeordnet und eine Seitenflanke des Trägerkörpers ist zumindest bereichsweise von einem Füllmaterial umgeben.
Die metallische Zwischenschicht weist insbesondere
voneinander elektrisch isolierte Teilbereiche auf, so dass die metallische Zwischenschicht den ersten Kontakt und den zweiten Kontakt nicht unmittelbar miteinander verbindet.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements ist die metallische Zwischenschicht zumindest bereichsweise, insbesondere entlang des gesamten Umfangs des Halbleiterbauelements, von dem Füllmaterial umgeben. Das Füllmaterial kann an einer Seitenfläche des Halbleiterbauelements bündig mit dem Halbleiterkörper
abschließen .
An der Seitenfläche des Halbleiterbauelements kann das
Füllmaterial Spuren eines Vereinzelungsschritts,
beispielsweise Spuren einer mechanischen Vereinzelung wie Sägespuren oder Spuren einer Vereinzelung durch
Laserstrahlung aufweisen. Das Füllmaterial kann davon abweichend aber auch frei von Spuren eines
Vereinzelungsschritts sein.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements ragt der Halbleiterkörper in Draufsicht auf das Halbleiterbauelement zumindest stellenweise über den Trägerkörper hinaus. Beispielsweise überragt der
Halbleiterkörper den Trägerkörper entlang genau einer oder entlang von genau zwei insbesondere aneinander angrenzenden Seitenflächen des Halbleiterbauelements. Zum Beispiel ragt der Halbleiterkörper um mindestens 100 nm und um höchstens 10 ym über den Trägerkörper hinaus.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements sind der erste Kontakt und der zweite Kontakt jeweils über eine Durchkontaktierung mit dem
Halbleiterkörper elektrisch leitend verbunden und zwischen dem ersten Kontakt und dem zweiten Kontakt ist ein ESD- Schutzelement ausgebildet, das parallel zum aktiven Bereich verschaltet ist. Unter den Begriff „parallel zum aktiven Bereich verschaltet" fällt auch ein ESD-Schutzelement wie beispielsweise eine ESD-Schutzdiode, deren Durchlassrichtung antiparallel zur Durchlassrichtung des aktiven Bereichs orientiert ist.
Beispielsweise ist das ESD-Schutzelement mittels zweier
Teilbereiche des Trägerkörpers mit voneinander verschiedenen Leitungstypen gebildet, so dass der Trägerkörper einen pn- Übergang aufweist.
Das vorstehend beschriebene Verfahren ist zur Herstellung des Halbleiterbauelements besonders geeignet. Im Zusammenhang mit dem Verfahren ausgeführte Merkmale können daher auch für das Halbleiterbauelement herangezogen werden und umgekehrt.
Weitere Merkmale, Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der
Ausführungsbeispiele in Verbindung mit den Figuren.
Es zeigen: die Figuren 1A bis 1F, 2A bis 2E und 3A bis 3F ein erstes, zweites beziehungsweise drittes Ausführungsbeispiel für ein Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen anhand von jeweils in schematischer Schnittansicht dargestellten Zwischenschritten; und die Figuren 4 und 5 ein erstes beziehungsweise zweites Ausführungsbeispiel für ein Halbleiterbauelement in
schematischer Schnittansicht. Gleiche, gleichartige oder gleichwirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen.
Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente und insbesondere Schichtdicken zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß
dargestellt sein. Bei dem in den Figuren 1A bis 1F beschriebenen ersten
Ausführungsbeispiel des Verfahrens wird zum Herstellen von optoelektronischen Halbleiterbauelementen eine
Halbleiterschichtenfolge 2 bereitgestellt. Die Beschreibung erfolgt exemplarisch anhand eines Ausschnitts der Halbleiterschichtenfolge 2, aus dem bei der Herstellung vier Halbleiterbauelemente hervorgehen . Die Halbleiterschichtenfolge 2 umfasst einen aktiven Bereich 25, der zwischen einer ersten Halbleiterschicht 21 eines ersten Leitungstyps und einer zweiten Halbleiterschicht 22 eines vom ersten Leitungstyp verschiedenen zweiten
Leitungstyps angeordnet ist. Beispielsweise ist die erste Halbleiterschicht 21 p-leitend und die zweite
Halbleiterschicht 22 n-leitend oder umgekehrt. Die
nachfolgende Beschreibung erfolgt exemplarisch für ein
Strahlung emittierendes Halbleiterbauelement wie eine
Lumineszenzdiode, beispielsweise eine Leuchtdiode.
Selbstverständlich kann das Halbleiterbauelement auch ein
Strahlungsempfänger, beispielsweise eine Photodiode oder eine Solarzelle sein, wobei der aktive Bereich 25 zum Empfangen von Strahlung vorgesehen ist. Wie in Figur 1A dargestellt, wird die
Halbleiterschichtenfolge 2 auf einem Aufwachssubstrat 29 für die epitaktische Abscheidung der Halbleiterschichtenfolge bereitgestellt. Bei einem nitridischen
Verbindungshalbleitermaterial für die
Halbleiterschichtenfolge 2 eignet sich insbesondere Saphir als Aufwachssubstrat . Alternativ kann auch Silizium oder
Siliziumcarbid Anwendung finden.
In lateraler Richtung erstreckt sich die
Halbleiterschichtenfolge 2 durchgängig über
Halbleiterkörperbereiche 200, aus denen bei der Herstellung der Halbleiterbauelemente jeweils ein Halbleiterkörper hervorgeht. Auf einer dem Aufwachssubstrat 29 abgewandten Seite der Halbleiterschichtenfolge ist eine zur elektrischen Kontaktierung der ersten Halbleiterschicht vorgesehene erste Anschlussschicht 71 und eine zur elektrischen Kontaktierung der zweiten Halbleiterschicht 22 vorgesehene zweite
Anschlussschicht 72 angeordnet. Zur vereinfachten Darstellung sind Details der elektrischen Kontaktierung der
Halbleiterschichten über die Anschlussschichten 71, 72 nicht gezeigt und die Anschlussschichten sind stark vereinfacht dargestellt. Eine mögliche Art der elektrischen Kontaktierung der ersten Halbleiterschicht 21 und der zweiten
Halbleiterschicht 22 mittels der Anschlussschichten 71, 72 wird anhand der Figur 3 näher erläutert.
Wie in Figur 1B dargestellt, wird ein Verbund 4 ausgebildet, wobei an jedem Halbleiterkörperbereich 200 ein Trägerkörper 3 befestigt wird. Die Trägerkörper 3 sind voneinander
beabstandete, durch Zwischenräume 35 voneinander getrennte einzelne Elemente. Die Trägerkörper weisen jeweils eine erste Kontaktstruktur 31 zur elektrischen Kontaktierung der ersten Anschlussschicht 71 und eine zweite Kontaktstruktur 32 zur elektrischen Kontaktierung der zweiten Anschlussschicht 72 auf. Die ersten Kontaktstrukturen 31 und die zweiten
Kontaktstrukturen 32 weisen jeweils Durchkontaktierungen 33 durch die Trägerkörper 3 hindurch auf.
Der so hergestellte Verbund 4 erstreckt sich in vertikaler Richtung, also senkrecht zur Haupterstreckungsebene der
Halbleiterschichten der Halbleiterschichtenfolge 2, zwischen einer Rückseite 40 und einer Vorderseite 41, wobei die
Halbleiterschichtenfolge von den Trägerkörpern aus gesehen der Vorderseite 41 zugewandt sind. In dem gezeigten Ausführungsbeispiel ragen die ersten
Kontaktstrukturen 31 und die zweiten Kontaktstrukturen 32 in vertikaler Richtung an der Rückseite aus dem Trägerkörper 3 hinaus. Dies ist jedoch nicht zwingend erforderlich.
Die Befestigung der Trägerkörper 3 an der
Halbleiterschichtenfolge 2 erfolgt beispielsweise mittels einer Verbindungsschicht, beispielsweise einer Lotschicht. Beim Herstellen der mechanisch stabilen Verbindung zwischen den Trägerkörpern 3 und der Halbleiterschichtenfolge 2 sind aufgrund von Unterschieden in den thermischen
Ausdehnungskoeffizienten zwischen dem Aufwachssubstrat 29 und den Trägerkörpern 3 im Vergleich zu einem durchgängig
verlaufenden Träger, beispielsweise einem Trägerwafer
reduziert, da die Trägerkörper 3 in lateraler Richtung jeweils eine vergleichsweise geringe Kantenlänge aufweisen. Dadurch ist die Gefahr minimiert, dass Unterschiede zwischen den thermischen Ausdehnungskoeffizienten des
Aufwachssubstrats 29 und der Trägerkörper 3 zu einer
Beschädigung des Verbunds 4 führen. Beispielsweise kann bei
Trägerkörpern 3, die ein Halbleitermaterial wie Silizium oder Germanium enthalten oder aus einem solchen Material bestehen, auch Saphir trotz des zu Silizium vergleichsweise großen Unterschieds hinsichtlich des thermischen
Ausdehnungskoeffizienten als Aufwachssubstrat Anwendung finden. Dadurch können Halbleiterschichten mit besonders hoher kristalliner Qualität hergestellt werden.
Nach dem Ausbilden des Verbunds werden die Zwischenräume 35 zwischen den Trägerkörpern 3 mit einem Füllmaterial 5
befüllt. Hierfür eignet sich beispielsweise eine Gie߬ verfahren. Unter einem Gieß-Verfahren wird allgemein ein Verfahren verstanden, mit dem eine Formmasse gemäß einer vorgegebenen Form ausgestaltet werden kann. Insbesondere umfasst der Begriff Gieß-Verfahren Gießen (casting) ,
Spritzgießen (injection molding), Spritzpressen (transfer molding) und Formpressen (compression molding) .
Als Füllmaterial eignet sich beispielsweise ein
Polymermaterial, etwa ein Silikon oder ein Epoxid. Bei der in Figur IC dargestellten Ausgestaltung bildet das Füllmaterial 5 auch die Rückseite 40 des Verbunds 4. Das Füllmaterial bedeckt also die Trägerkörper 3 auf der der
Halbleiterschichtenfolge vollständig. Davon abweichend kann das Füllmaterial auch so ausgebildet werden, dass es nur die Zwischenräume 35 vollständig oder zumindest bereichsweise auffüllt .
Mittels des Füllmaterials 5 wird die mechanische Stabilität des Verbunds 4 erhöht. Nachfolgend wird, wie in Figur 1D dargestellt, das Aufwachssubstrat 29 entfernt. Bei einem Saphir-Aufwachssubstrat eignet sich hierfür beispielsweise ein Laser-Abhebeverfahren (Laser Lift Off, LLO) -Verfahren .
Das Entfernen kann hierbei vollflächig erfolgen, so dass das Laser-Abhebeverfahren unabhängig von der lateralen
Strukturierung des Verbunds 4, also insbesondere unabhängig von der Größe der herzustellenden Halbleiterbauelemente durchgeführt werden kann. Eine Anpassung des Laser- Abhebeverfahrens an die Geometrie der Halbleiterbauelemente, beispielsweise durch Verwendung eines Excimer-Lasers mit entsprechendem Strahlprofil, ist also nicht erforderlich. Alternativ kann das Aufwachssubstrat abhängig vom Material des Aufwachssubstrats auch mittels nasschemischen oder trockenchemischen Ätzens oder mechanisch, etwa mittels
Schleifens, Läppens oder Polierens entfernt werden. Nach dem Entfernen des Aufwachssubstrats kann zur Erhöhung der
Auskoppeleffizienz eine Strukturierung 15 auf der den
Trägerkörpern 3 abgewandten Seite der
Halbleiterschichtenfolge 2 ausgebildet werden, beispielsweise mittels nasschemischen Ätzens, etwa durch KOH bei einem nitridischen Verbindungshalbleitermaterial .
Nach dem Entfernen des Aufwachssubstrats wird der Verbund 4 von der Rückseite 40 her gedünnt. Hierbei wird Material der Trägerkörper 3 und Material des Füllmaterials abgetragen. Beim Herstellen des Verbunds 4 und beim Entfernen des
Aufwachssubstrats zeichnet sich der Verbund 4 aufgrund der vergleichsweise großen Dicke der Trägerkörper 3 durch eine hohe mechanische Stabilität aus. Nach diesen Schritten können die Trägerkörper zur Reduktion der Höhe, also der Ausdehnung in vertikaler Richtung, der späteren Halbleiterbauelemente gedünnt werden. Nach dem Dünnen werden an der Rückseite 40 des Verbunds erste Kontakte 310 zur Kontaktierung der ersten Kontaktstruktur und zweite Kontakte 320 zur Kontaktierung der zweiten Kontaktstruktur 32 ausgebildet. Nachfolgend wird der Verbund 4, wie in Figur 1F dargestellt, entlang von
Vereinzelungslinien 49 in voneinander getrennte
Halbleiterbauelemente 1 vereinzelt, beispielsweise durch Sägen, Ätzen oder ein Lasertrennverfahren.
Von dem beschriebenen Ausführungsbeispiel abweichend können die Trägerkörper auch gedünnt werden, bevor das
Aufwachssubstrat entfernt wird. Die vereinzelten Halbleiterbauelemente 1 weisen jeweils einen Trägerkörper 3 und einen Halbleiterkörper 20 auf. Die
Halbleiterbauelemente 1 sind jeweils als
oberflächenmontierbare Halbleiterbauelemente ausgebildet, die an einer einer Strahlungsaustrittsfläche 11
gegenüberliegenden Rückseite 10 elektrisch kontaktierbar sind. Die beim Vereinzeln entstehenden Seitenflächen 12 der Halbleiterbauelemente werden durch den Halbleiterkörper 20, das Füllmaterial 5 und den Trägerkörper 3 gebildet. Der
Halbleiterkörper 20, das Füllmaterial 5 und der Trägerkörper 3 schließen in lateraler Richtung bündig miteinander ab. Die Kantenlänge der so hergestellten Halbleiterbauelemente ist gleich der lateralen Ausdehnung des aktiven Bereichs 25 entlang dieser Richtung. Es werden also Halbleiterbauelemente hergestellt, deren laterale Ausdehnung nicht größer ist als die laterale Ausdehnung des zur Strahlungserzeugung
vorgesehenen aktiven Bereichs 25. Die fertig gestellten
Halbleiterbauelemente können nachfolgend auf einem
Anschlussträger, beispielsweise einer Leiterplatte oder einem Zwischenträger (submount) , befestigt werden.
Die Trägerkörper 3 können bei dem beschriebenen
Herstellungsverfahren weitgehend unabhängig von der
Herstellung der Halbleiterschichtenfolge 2 zumindest zum Teil vorgefertigt werden, bevor diese zum Ausbilden des Verbunds 4 an der Halbleiterschichtenfolge 2 befestigt werden. Dies vereinfacht die Herstellung der Trägerkörper 3.
Beispielsweise kann in die Trägerkörper bereits vor dem
Befestigen der Halbleiterschichtenfolge 2 ein elektronisches Bauteil, etwa ein ESD-Schutzelement in die Trägerkörper 3 integriert werden. Zudem kann eine hohe mechanische
Stabilität des Halbleiterbauelements erzielt werden,
insbesondere zwischen der ersten Kontaktstruktur und der zweiten Kontaktstruktur.
Die Trägerkörper 3 können weiterhin aus einem Träger
hergestellt werden, dessen laterale Ausdehnung weitgehend frei wählbar ist. Insbesondere ist die laterale Ausdehnung im Unterschied zu einem Verfahren, bei dem zum Ausbilden eines Verbunds ein Träger vollflächig auf die
Halbleiterschichtenfolge aufgebracht wird, unabhängig von der lateralen Ausdehnung der Halbleiterschichtenfolge.
Weiterhin sind aufgrund der zumindest teilweise
vorgefertigten Trägerkörper 3 keine galvanischen Prozesse erforderlich, um die Kontaktstrukturen 310, 320 an der
Halbleiterschichtenfolge auszubilden .
Das in den Figuren 2A bis 2E dargestellte zweite
Ausführungsbeispiel entspricht im Wesentlichen dem im
Zusammenhang mit den Figuren 1A bis 1F beschriebenen ersten Ausführungsbeispiel. In Figur 2A ist ein Herstellungsstadium gezeigt, in dem der Verbund 4 mit der
Halbleiterschichtenfolge 2 und den darin befestigten
Trägerkörpern 3 bereits ausgebildet ist. Das Ausbilden des Verbunds kann wie im Zusammenhang mit den Figuren 1A und 1B beschrieben erfolgen. Im Unterschied zum ersten
Ausführungsbeispiel weisen die Trägerkörper 3 beim Herstellen des Verbunds bereits die vorgesehene Enddicke auf. An der Rückseite 40 des Verbunds 4 sind bereits die ersten Kontakte 310 und die zweiten Kontakte 320 ausgebildet. Nachfolgend werden die Zwischenräume 35 zwischen den
Trägerkörpern 3 mit einem Füllmaterial 5 befüllt (Figur 2B) . Zur Erhöhung der mechanischen Stabilität wird auf der der Halbleiterschichtenfolge 2 abgewandten Seite der Trägerkörper 3 ein Hilfsträger 95 angebracht. Nachfolgend wird, wie in Figur 2C dargestellt, das Aufwachssubstrat entfernt (vgl. Figur 1D) . Nach dem Entfernen des Aufwachssubstrats werden Trenngräben 27 ausgebildet, die sich in vertikaler Richtung vollständig durch die Halbleiterschichtenfolge 2 hindurch erstrecken (Figur 2D) . Davon abweichend können sich die Trenngräben in vertikaler Richtung nur bereichsweise durch die
Halbleiterschichtenfolge erstrecken. In dem gezeigten
Ausführungsbeispiel enden die Trenngräben 27 in dem
Füllmaterial, das sich in den Zwischenräumen 35 befindet. Nach dem Ausbilden der Trenngräben sind die so entstehenden Halbleiterkörper 20 mit den zugeordneten Trägerkörpern 3 nur noch über das Füllmaterial 5 und den Hilfsträger 95
mechanisch miteinander verbunden. Durch Entfernen des
Füllmaterials 5 entstehen, wie in Figur 2E dargestellt, die vereinzelten Halbleiterbauelemente 1. Als Füllmaterial eignet sich in diesem Fall insbesondere ein temporäres Material, das sich auf einfache Weise entfernen lässt, beispielsweise mittels eines Lösemittels oder eines nasschemischen
Ätzverfahrens. Beispielsweise kann ein löslicher Lack
Anwendung finden. In diesem Ausführungsbeispiel sind die vereinzelten Halbleiterbauelemente 1 - abgesehen von
möglichen fertigungsbedingten Rückständen des Füllmaterials 5 - frei von dem Füllmaterial.
Das in den Figuren 3A bis 3F dargestellte zweite
Ausführungsbeispiel entspricht im Wesentlichen dem im
Zusammenhang mit den Figuren 2A bis 2E beschriebenen zweiten Ausführungsbeispiel .
Im Unterschied hierzu werden die Trenngräben 27 in der
Halbleiterschichtenfolge 2 wie in Figur 2A dargestellt bereits vor dem Ausbilden des Verbunds ausgebildet. Nachfolgend werden die Trägerkörper 3 an den bereits
ausgebildeten Halbleiterkörpern 20 zur Ausbildung des
Verbunds 4 befestigt, Figur 3B. Dies kann analog zu den vorbeschriebenen Ausführungsbeispielen erfolgen. In diesem Verfahrensstadium hängen die Halbleiterkörper und die daran befestigten Trägerkörper nur über das Aufwachssubstrat 29 mechanisch miteinander zusammen.
Nachfolgend werden die Zwischenräume 35 mittels eines
Füllmaterials 5 befüllt. In diesem Ausführungsbeispiel umfasst das Füllmaterial einen ersten Teilbereich 51 und einen zweiten Teilbereich 52. Der erste Teilbereich ist als eine Beschichtung ausgebildet, die beispielsweise durch
Aufdampfen oder Sputtern abgeschieden wird. Der erste
Teilbereich ist konform zur Struktur des Verbunds 4,
insbesondere Form der Zwischenräume 35. Davon abweichend kann das Füllmaterial 5, insbesondere der erste Teilbereich 51, auch bereits an den Trägerkörpern angebracht werden, bevor der Verbund 4 ausgebildet wird. In diesem Fall bedeckt der erste Teilbereich 51 nur Bereiche der Trägerkörper,
insbesondere deren Seitenflanken 302.
Der zweite Teilbereich 52 füllt die verbleibenden
Zwischenräume insbesondere vollständig. Figur 3C zeigt ein Stadium, in dem der Verbund auf einen temporären Hilfsträger 97 aufgebracht ist (Figur 3C) .
Wie in Figur 3D dargestellt, wird das Aufwachssubstrat entfernt, so dass die einzelnen Halbleiterkörper 20 mit den Trägerkörpern 3 auf dem temporären Hilfsträger 97 vorliegen. Die durch das Entfernen des Aufwachssubstrats 97 freigelegten Halbleiterkörper werden wie in Figur 3E dargestellt mit einer Strukturierung 15 versehen, beispielsweise mittels eines nasschemischen Ätzverfahrens, etwa durch Verwendung von KOH.
Das Füllmaterial 5, insbesondere der erste Teilbereich 51 ist gegenüber dem nasschemischen Verfahren stabil ausgebildet, so dass die Trägerkörper 3 bei der Strukturierung geschützt sind. Beispielsweise eignet sich Siliziumnitrid als ein
Material, das gegenüber KOH stabil ist. Das Material für den zweiten Teilbereich 52 muss dagegen nicht notwendigerweise gegenüber dem Strukturierungsverfahren stabil sein und kann folglich während der Strukturierung teilweise oder
vollständig entfernt werden (Figur 3E) . Reste des zweiten Teilbereichs können gegebenenfalls nachfolgend entfernt werden. Durch das Entfernen des zweiten Teilbereichs erfolgt gleichzeitig die Vereinzelung des Verbunds 4 in die einzelnen Halbleiterbauelemente. Selbstverständlich kann der zweite Teilbereich auch stabil gegenüber dem
Strukturierungsverfahren sein und erst nach dem
Strukturierungsverfahren entfernt werden.
Der temporäre Hilfsträger 97 ist zweckmäßigerweise ebenfalls gegenüber dem Strukturierungsverfahren stabil ausgebildet, insbesondere bei einem zweiten Teilbereich 52, der selbst nicht stabil gegenüber dem Strukturierungsverfahren ist.
Beispielsweise kann der temporäre Hilfsträger ein Polyimid enthalten. Ein solches Material zeichnet sich durch eine vergleichsweise hohe Stabilität gegenüber nasschemischen Ätzverfahren und eine gute Temperaturstabilität aus. Nachfolgend können die vereinzelten Halbleiterbauelemente 1 auf einen Hilfsträger 95 transferiert werden, auf dem die Halbleiterbauelemente für die weitere Verarbeitung zur Verfügung stehen (Figur 3F) . Hierfür eignet sich eine
konventionelle Trägerfolie.
Bei dem beschriebenen Ausführungsbeispiel findet also ein Füllmaterial 5 mit einem ersten Teilbereich 51, der im fertig gestellten Halbleiterbauelement verbleibt und mit einem zweiten Teilbereich 52, der während des Verfahrens entfernt wird, Anwendung. Ein derartiger Aufbau des Füllmaterials 5 kann auch für die vorstehend beschriebenen
Ausführungsbeispiele Anwendung finden.
Alternativ kann auch in diesem Ausführungsbeispiel ein einziges Füllmaterial Anwendung finden. Ein Ausführungsbeispiel für ein Halbleiterbauelement 1, das insbesondere wie im Zusammenhang mit den Figuren 1A bis 1F oder 3A bis 3F beschrieben hergestellt werden kann, ist in Figur 4 in schematischer Schnittansicht gezeigt. Das Halbleiterbauelement 1 umfasst einen Halbleiterkörper 20 mit einer Halbleiterschichtenfolge 2. Die
Halbleiterschichtenfolge umfasst einen zur Erzeugung von Strahlung vorgesehenen aktiven Bereich 25, der zwischen einer dem Trägerkörper 3 zugewandten ersten Halbleiterschicht 21 und einer auf der dem Trägerkörper 3 abgewandten Seite des aktiven Bereichs 25 angeordneten zweiten Halbleiterschicht 22 angeordnet ist. Der Halbleiterkörper 20 weist eine Mehrzahl von Ausnehmungen 24 auf, die sich vom Trägerkörper her durch die erste Halbleiterschicht 21 und den aktiven Bereich 25 hindurch erstrecken.
Die erste Halbleiterschicht 21 ist mit einer ersten
Anschlussschicht 71 elektrisch leitend verbunden. Die erste Anschlussschicht kann einschichtig oder mehrschichtig
ausgebildet sein. Zumindest eine Teilschicht der ersten
Anschlussschicht 71 ist vorzugsweise für die im aktiven
Bereich 25 erzeugte Strahlung reflektierend ausgebildet.
Beispielsweise zeichnen sich Silber, Palladium oder Rhodium durch eine hohe Reflektivität im sichtbaren Spektralbereich aus .
Weiterhin umfasst das Halbleiterbauelement 1 eine zweite Anschlussschicht 72. Die zweite Anschlussschicht ist in den Ausnehmungen 24 mit der zweiten Halbleiterschicht 22
elektrisch leitend verbunden. Die erste Anschlussschicht 71 verläuft bereichsweise zwischen der zweiten Anschlussschicht 72 und dem Halbleiterkörper 20. Zur Vermeidung eines
elektrischen Kurzschlusses ist zwischen der zweiten
Anschlussschicht 72 und der ersten Halbleiterschicht 21 sowie zwischen der zweiten Anschlussschicht und der ersten
Anschlussschicht eine erste Isolationsschicht 81 angeordnet. Weiterhin dient eine zweite Isolationsschicht 82 zwischen der ersten Anschlussschicht 71 und der zweiten Anschlussschicht 72 der elektrischen Isolation zwischen diesen Schichten.
Über die Ausnehmungen 24 kann eine in lateraler Richtung gleichmäßige Ladungsträgerinjektion in den aktiven Bereich 25 erzielt werden. Bei einer hinreichend hohen Querleitfähigkeit der zweiten Halbleiterschicht 22 ist jedoch auch denkbar, dass der Halbleiterkörper 20 nur genau eine Ausnehmung 24 aufweist .
Der Trägerkörper 3 erstreckt sich in vertikaler Richtung zwischen einer dem Halbleiterkörper 20 zugewandten
Vorderseite 301 und einer der Vorderseite gegenüberliegenden Rückseite 300. Im Trägerkörper 3 sind Durchkontaktierungen 33 ausgebildet, die sich in vertikaler Richtung vollständig durch den Trägerkörper 3 hindurch erstrecken. An der
Rückseite 300 des Trägerkörpers sind ein erster Kontakt 310 und ein zweiter Kontakt 320 angeordnet, die über die
Durchkontaktierungen 33 mit der ersten Anschlussschicht 71 beziehungsweise der zweiten Anschlussschicht 72 elektrisch leitend verbunden sind. Durch Anlegen einer externen
elektrischen Spannung zwischen dem ersten Kontakt 310 und dem zweiten Kontakt 320 können Ladungsträger von
gegenüberliegenden Seiten in den aktiven Bereich 25 injiziert werden und dort unter Emission von Strahlung rekombinieren.
Der Trägerkörper 3 ist bereichsweise mit einer dritten
Isolationsschicht 83 bedeckt. Für die erste Isolationsschicht 81, die zweite Isolationsschicht 82 und die dritte
Isolationsschicht 83 eignet sich jeweils ein dielektrisches Material, beispielsweise ein Oxid, etwa Siliziumoxid oder ein Nitrid, beispielsweise Siliziumnitrid. Die Bezeichnungen „erste Isolationsschicht", „zweite Isolationsschicht" und „dritte Isolationsschicht" implizieren hierbei keine
Reihenfolge in der Herstellung dieser Schichten, sondern dienen lediglich der Bezeichnung unterschiedlicher elektrisch isolierender Bereiche.
In dem Trägerkörper 3 ist weiterhin ein ESD-Schutzelement 91 ausgebildet. Das ESD-Schutzelement ist ebenfalls über den ersten Kontakt 310 und den zweiten Kontakt 320 extern
elektrisch kontaktierbar und parallel zum aktiven Bereich 25 verschaltet. In dem gezeigten Ausführungsbeispiel ist das ESD-Schutzelement mittels eines ersten Teilbereichs 38 und eines zweiten Teilbereichs 39 des Trägerkörpers gebildet. Diese Teilbereiche weisen zueinander entgegengesetzte Leitungstypen auf. Das ESD-Schutzelement 91 ist also durch einen pn-Übergang zwischen dem ersten Teilbereich 38 und dem zweiten Teilbereich 39 gebildet. In einer ersten Öffnung 92 der dritten Isolationsschicht 83 ist die erste Kontaktstruktur 31 mit dem ersten Teilbereich elektrisch leitend verbunden. In einer zweiten Öffnung 93 der dritten Isolationsschicht 83 ist die zweite Kontaktstruktur 32 mit dem zweiten Teilbereich elektrisch leitend verbunden.
Der erste Teilbereich 92 und die erste Halbleiterschicht 21 sind bezüglich des Leitungstyps zueinander entgegengesetzt, so dass die Durchlassrichtungen des ESD-Schutzelements 91 und des aktiven Bereichs 25 zueinander antiparallel verlaufen.
Zwischen dem Halbleiterkörper 20 und dem Trägerkörper 3 ist eine metallische Zwischenschicht 6 angeordnet, die
beispielsweise die erste Anschlussschicht 71, die zweite Anschlussschicht 72 und eine Verbindungsschicht 73,
beispielsweise eine Lotschicht, umfasst.
In lateraler Richtung sind die metallische Zwischenschicht 6 und die Seitenflanken 302 des Trägerkörpers zumindest
bereichsweise, in dem gezeigten Ausführungsbeispiel
vollständig von einem Füllmaterial 5 umgeben. Das
Füllmaterial, das beispielsweise in Form einer Beschichtung aufgebracht ist, dient insbesondere dem Schutz des
Trägerkörpers während der Herstellung, beispielsweise dem Schutz vor einer chemischen Belastung. Von dem beschriebenen Ausführungsbeispiel abweichend kann die metallische
Zwischenschicht auch frei von dem Füllmaterial sein. Insbesondere bei einem Halbleiterbauelement, das wie im
Zusammenhang mit den Figuren 1A bis 1F beschrieben
hergestellt ist, schließt das Füllmaterial 5 an einer
Seitenfläche 12 des Halbleiterbauelements 1 bündig mit dem Halbleiterkörper 20 ab. An der Seitenfläche 12 weist das Füllmaterial Spuren eines Vereinzelungsschritts,
beispielsweise Spuren eines mechanischen Abtrags, etwa
Sägespuren, Spuren eines chemischen Materialabtrags oder Spuren eines Lasertrennverfahrens auf. Der Trägerkörper kann wie in Figur 1F dargestellt in diesem Fall auch frei von dem Füllmaterial sein.
Das in Figur 5 dargestellte zweite Ausführungsbeispiel entspricht im Wesentlichen dem im Zusammenhang mit Figur 4 beschriebenen ersten Ausführungsbeispiel für ein
Halbleiterbauelement. Im Unterschied hierzu ragt der
Halbleiterkörper 20 in Draufsicht auf das
Halbleiterbauelement an zumindest einer Seitenfläche 12 über den Trägerkörper 3 hinaus, beispielsweise um mindestens
100 nm und um höchstens 10 ym. Der Halbleiterkörper kann den Trägerkörper auch an zwei Seitenflächen, insbesondere an zwei aneinander angrenzenden Seitenflächen, überragen. An zwei gegenüberliegenden Seitenflächen überragt der
Halbleiterkörper den Trägerkörper jedoch bevorzugt nicht. Beispielsweise können der Halbleiterkörper und der
Trägerkörper in Draufsicht dieselbe Querschnittsfläche aufweisen und versetzt zueinander angeordnet sein. Es hat sich gezeigt, dass solche Halbleiterbauelemente besonders effizient in kompakter Form ausgebildet werden können. Im Unterschied hierzu überragen Halbleiterkörper in
Halbleiterbauelementen, bei denen die Trägerkörper durch Durchtrennen eines Trägerwafers beim Vereinzeln in Halbleiterbauelemente ausgebildet werden, den Trägerkörper fertigungsbedingt an keiner Stelle.
Wie insbesondere im Zusammenhang mit den Figuren 1A bis 1F und 3A bis 3F beschrieben, wird mittels des Füllmaterials 5 die Herstellung eines optoelektronischen
Halbleiterbauelements in besonders kompakter Bauform
vereinfacht. Insbesondere ist das Halbleiterbauelement als ein kompaktes oberflächenmontierbares Bauelement (surface mounted device, SMD) in CSP (Chip Size Package) -Bauform ausgebildet .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2013 111 496.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den
Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder den Ausführungsbeispielen angegeben ist .

Claims

Patentansprüche
1. Verfahren zum Herstellen einer Mehrzahl von
optoelektronischen Halbleiterbauelementen (1) mit den
Schritten:
a) Bereitstellen einer Halbleiterschichtenfolge (2) mit einer Mehrzahl von Halbleiterkörperbereichen (200);
b) Bereitstellen einer Mehrzahl von Trägerkörpern (3) , die jeweils eine erste Kontaktstruktur (31) und eine zweite
Kontaktstruktur (32) aufweisen;
c) Ausbilden eines Verbunds (4) mit der
Halbleiterschichtenfolge und den Trägerkörpern derart, dass benachbarte Trägerkörper durch Zwischenräume (35) voneinander getrennt sind und jeder Halbleiterkörperbereich mit der ersten Kontaktstruktur und der zweiten Kontaktstruktur des zugeordneten Trägerkörpers elektrisch leitend verbunden ist; und
d) Vereinzeln des Verbunds in die Mehrzahl von
Halbleiterbauelementen, wobei die Halbleiterbauelemente jeweils einen Halbleiterkörper (20) und einen Trägerkörper aufweisen .
2. Verfahren nach Anspruch 1,
wobei die Halbleiterschichtenfolge in Schritt a) auf einem Aufwachssubstrat (29) bereitgestellt wird und das
Aufwachssubstrat nach Schritt c) entfernt wird.
3. Verfahren nach Anspruch 2,
wobei das Aufwachssubstrat Saphir enthält.
4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Zwischenräume nach Schritt c) zumindest teilweise mit einem Füllmaterial (5) gefüllt sind.
5. Verfahren nach Anspruch 4,
wobei das Füllmaterial einen ersten Teilbereich (51) und einen zweiten Teilbereich (52) aufweist, wobei der erste
Teilbereich bereichsweise konform zur Struktur des Verbunds ausgebildet ist.
6. Verfahren nach Anspruch 5,
wobei der erste Teilbereich (51) zumindest teilweise im
Halbleiterbauelement verbleibt und der zweite Teilbereich (52) vollständig entfernt wird.
7. Verfahren nach einem der Ansprüche 4 bis 6,
wobei das Füllmaterial zum Vereinzeln des Verbunds in Schritt d) entfernt wird.
8. Verfahren nach einem der Ansprüche 4 bis 6,
wobei das Füllmaterial beim Vereinzeln nur entlang von
Vereinzelungslinien entfernt wird und seitlich der
Vereinzelungslinien in den Halbleiterbauelementen verbleibt.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei in Schritt d) auf der den Halbleiterkörperbereichen abgewandten Seite erste Kontakte (310) und zweite Kontakte
(320) ausgebildet sind und wobei die ersten Kontakte und/oder die zweiten Kontakte über Durchkontaktierungen (33) durch den Trägerkörper hindurch mit den zugeordneten
Halbleiterkörperbereichen elektrisch leitend verbunden sind.
10. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Verbund auf einer der Halbleiterschichtenfolge abgewandten Rückseite (40) gedünnt wird.
11. Verfahren nach einem der vorhergehenden Ansprüche, wobei sich die Halbleiterschichtenfolge in Schritt c) durchgängig über die Halbleiterkörperbereiche erstreckt.
12. Verfahren nach Anspruch 9,
wobei die Halbleiterschichtenfolge beim Vereinzeln
durchtrennt wird.
13. Verfahren nach einem der Ansprüche 1 bis 9,
wobei vor Schritt d) zwischen benachbarten
Halbleiterkörperbereichen Trenngräben ausgebildet werden.
14. Verfahren nach Anspruch 1,
wobei
- die Halbleiterschichtenfolge in Schritt a) auf einem
Aufwachssubstrat (29) bereitgestellt wird;
- die Zwischenräume nach Schritt c) zumindest teilweise mit einem Füllmaterial (5) gefüllt werden;
- das Aufwachssubstrat nach dem Füllen der Zwischenräume entfernt wird; und
- der Verbund nach dem Entfernen des Aufwachssubstrats vereinzelt wird, wobei beim Vereinzeln das Füllmaterial zumindest teilweise entfernt wird.
15. Verfahren nach Anspruch 1,
wobei
- die Halbleiterschichtenfolge in Schritt a) auf einem
Aufwachssubstrat (29) bereitgestellt wird;
- das Aufwachssubstrat nach Schritt c) entfernt wird;
- auf der den Trägerkörpern abgewandten Seite der
Halbleiterschichtenfolge mittels eines chemischen Verfahrens eine Strukturierung (15) ausgebildet wird; und
- die Zwischenräume beim Ausbilden der Strukturierung zumindest teilweise mit einem Füllmaterial (5) gefüllt sind, das gegenüber dem chemischen Verfahren stabil ist.
16. Halbleiterbauelement (1) mit einem Halbleiterkörper (20), der eine Halbleiterschichtenfolge mit einem zur Erzeugung und/oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich (25) aufweist, und mit einem Trägerkörper (3) , an dem der Halbleiterkörper befestigt ist, wobei
- der Trägerkörper auf einer dem Halbleiterkörper abgewandten Rückseite (300) einen ersten Kontakt (310) und einen zweiten
Kontakt (320) zur externen elektrischen Kontaktierung des Halbleiterbauelements aufweist;
- zwischen dem Halbleiterkörper und dem Trägerkörper eine metallische Zwischenschicht (6) zur elektrisch leitenden Verbindung zwischen dem Halbleiterkörper und den Kontakten angeordnet ist; und
- eine Seitenflanke (302) des Trägerkörpers zumindest
bereichsweise von einem Füllmaterial (5) umgeben ist.
17. Halbleiterbauelement nach Anspruch 16,
wobei die metallische Zwischenschicht zumindest bereichsweise von dem Füllmaterial umgeben ist.
18. Halbleiterbauelement nach Anspruch 16 oder 17,
wobei der Halbleiterkörper in Draufsicht auf das
Halbleiterbauelement zumindest stellenweise über den
Trägerkörper hinausragt.
19. Halbleiterbauelement nach einem der Ansprüche 16 bis 18, wobei der erste Kontakt und der zweite Kontakt jeweils über eine Durchkontaktierung (33) mit dem Halbleiterkörper
elektrisch leitend verbunden ist und wobei zwischen dem ersten Kontakt und dem zweiten Kontakt ein ESD-Schutzelement (91) ausgebildet ist, das parallel zum aktiven Bereich verschaltet ist.
20. Halbleiterbauelement nach einem der Ansprüche 16 bis das nach einem der Ansprüche 1 bis 15 hergestellt ist.
PCT/EP2014/068565 2013-10-18 2014-09-02 Optoelektronischens halbleiterbauelement und sein herstellungsverfahren WO2015055346A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/029,241 US9780078B2 (en) 2013-10-18 2014-09-02 Method for producing optoelectronic semiconductor devices and optoelectronic semiconductor device
CN201480057339.3A CN105637636B (zh) 2013-10-18 2014-09-02 用于制造光电子半导体器件的方法和光电子半导体器件
JP2016547223A JP6204600B2 (ja) 2013-10-18 2014-09-02 オプトエレクトロニクス半導体デバイスを製造する方法および半導体デバイス

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013111496.2 2013-10-18
DE201310111496 DE102013111496A1 (de) 2013-10-18 2013-10-18 Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement

Publications (2)

Publication Number Publication Date
WO2015055346A1 true WO2015055346A1 (de) 2015-04-23
WO2015055346A9 WO2015055346A9 (de) 2015-12-03

Family

ID=51485600

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/068565 WO2015055346A1 (de) 2013-10-18 2014-09-02 Optoelektronischens halbleiterbauelement und sein herstellungsverfahren

Country Status (5)

Country Link
US (1) US9780078B2 (de)
JP (1) JP6204600B2 (de)
CN (1) CN105637636B (de)
DE (1) DE102013111496A1 (de)
WO (1) WO2015055346A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017012945A1 (de) * 2015-07-20 2017-01-26 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl von halbleiterchips und strahlungsemittierender halbleiterchip
CN110088918A (zh) * 2016-12-16 2019-08-02 欧司朗光电半导体有限公司 用于制造半导体器件的方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9819144B2 (en) * 2015-05-14 2017-11-14 Apple Inc. High-efficiency vertical emitters with improved heat sinking
US10034375B2 (en) 2015-05-21 2018-07-24 Apple Inc. Circuit substrate with embedded heat sink
DE102015109413A1 (de) * 2015-06-12 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips
US9735539B2 (en) 2015-07-20 2017-08-15 Apple Inc. VCSEL structure with embedded heat sink
DE102015113310B4 (de) * 2015-08-12 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
US10804360B2 (en) * 2017-04-14 2020-10-13 Mitsubishi Electric Corporation Silicon carbide semiconductor device, electric power conversion device, method for producing silicon carbide semiconductor device, and method for producing electric power conversion device
DE102017119664A1 (de) * 2017-08-28 2019-02-28 Osram Opto Semiconductors Gmbh Kantenemittierender Laserbarren
DE102017130131B4 (de) * 2017-12-15 2021-08-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
JP6897640B2 (ja) 2018-08-02 2021-07-07 日亜化学工業株式会社 発光装置の製造方法
US11152533B1 (en) * 2018-09-21 2021-10-19 Facebook Technologies, Llc Etchant-accessible carrier substrate for display manufacture
DE102018128692A1 (de) * 2018-11-15 2020-05-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit ersten Verbindungsbereichen und optoelektronische Vorrichtung
US10881028B1 (en) 2019-07-03 2020-12-29 Apple Inc. Efficient heat removal from electronic modules
DE102019129327A1 (de) * 2019-10-30 2021-05-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
US11710945B2 (en) 2020-05-25 2023-07-25 Apple Inc. Projection of patterned and flood illumination
US11699715B1 (en) 2020-09-06 2023-07-11 Apple Inc. Flip-chip mounting of optoelectronic chips

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006043843A1 (de) * 2005-09-23 2007-04-19 Samsung Electro-Mechanics Co., Ltd., Suwon Verfahren zur Herstellung einer Leuchtdiode mit vertikaler Struktur
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
JP2010016055A (ja) * 2008-07-01 2010-01-21 Showa Denko Kk 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
US20100203661A1 (en) * 2007-06-29 2010-08-12 Showa Denko K.K. Method for producing light-emitting diode
US8324082B1 (en) * 2011-09-15 2012-12-04 SemiLEDs Optoelectronics Co., Ltd. Method for fabricating conductive substrates for electronic and optoelectronic devices
EP2535954A1 (de) * 2010-02-09 2012-12-19 Nichia Corporation Lichtemittierende vorrichtung und verfahren zur herstellung einer lichtemittierenden vorrichtung
WO2013050898A1 (en) * 2011-10-07 2013-04-11 Koninklijke Philips Electronics N.V. Electrically insulating bond for mounting a light emitting device
WO2013094083A1 (ja) * 2011-12-21 2013-06-27 ウェーブスクエア，インコーポレイテッド Iii族窒化物半導体素子およびその製造方法
DE102012218457A1 (de) * 2012-10-10 2014-04-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102009032486A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102009036621B4 (de) 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
US8390009B2 (en) * 2010-02-16 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode (LED) package systems
DE102010025320B4 (de) * 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
US9666764B2 (en) * 2012-04-09 2017-05-30 Cree, Inc. Wafer level packaging of multiple light emitting diodes (LEDs) on a single carrier die
DE102012217533A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006043843A1 (de) * 2005-09-23 2007-04-19 Samsung Electro-Mechanics Co., Ltd., Suwon Verfahren zur Herstellung einer Leuchtdiode mit vertikaler Struktur
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
US20100203661A1 (en) * 2007-06-29 2010-08-12 Showa Denko K.K. Method for producing light-emitting diode
JP2010016055A (ja) * 2008-07-01 2010-01-21 Showa Denko Kk 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
EP2535954A1 (de) * 2010-02-09 2012-12-19 Nichia Corporation Lichtemittierende vorrichtung und verfahren zur herstellung einer lichtemittierenden vorrichtung
US8324082B1 (en) * 2011-09-15 2012-12-04 SemiLEDs Optoelectronics Co., Ltd. Method for fabricating conductive substrates for electronic and optoelectronic devices
WO2013050898A1 (en) * 2011-10-07 2013-04-11 Koninklijke Philips Electronics N.V. Electrically insulating bond for mounting a light emitting device
WO2013094083A1 (ja) * 2011-12-21 2013-06-27 ウェーブスクエア，インコーポレイテッド Iii族窒化物半導体素子およびその製造方法
DE102012218457A1 (de) * 2012-10-10 2014-04-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017012945A1 (de) * 2015-07-20 2017-01-26 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl von halbleiterchips und strahlungsemittierender halbleiterchip
US10553755B2 (en) 2015-07-20 2020-02-04 Osram Opto Semiconductors Gmbh Method for producing a plurality of semiconductor chips having recesses in the device layer
CN110088918A (zh) * 2016-12-16 2019-08-02 欧司朗光电半导体有限公司 用于制造半导体器件的方法
CN110088918B (zh) * 2016-12-16 2022-12-06 欧司朗光电半导体有限公司 用于制造半导体器件的方法

Also Published As

Publication number Publication date
US20160300825A1 (en) 2016-10-13
US9780078B2 (en) 2017-10-03
JP6204600B2 (ja) 2017-09-27
DE102013111496A1 (de) 2015-04-23
JP2016533044A (ja) 2016-10-20
CN105637636A (zh) 2016-06-01
WO2015055346A9 (de) 2015-12-03
CN105637636B (zh) 2018-10-12

Similar Documents

Publication Publication Date Title
WO2015055346A1 (de) Optoelektronischens halbleiterbauelement und sein herstellungsverfahren
EP2162927B1 (de) Verfahren zur herstellung von optoelektronischen bauelementen
EP2499668B1 (de) Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE102013110853B4 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
DE102011015725B4 (de) Verfahren zum Vereinzeln eines Bauelementverbunds
DE102009056386A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
WO2011157523A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
DE102010034665A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102009032486A1 (de) Optoelektronisches Bauelement
EP2149160A1 (de) Optoelektronisches bauelement und verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente
WO2012110364A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2014019865A1 (de) Verfahren zur herstellung einer mehrzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
EP2294614A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
DE102013105631A1 (de) Träger für einen optoelektronischen Halbleiterchip und optoelektronisches Bauteil
WO2015140159A1 (de) Optoelektronisches bauelement und verfahren zur herstellung von optoelektronischen halbleiterbauelementen
WO2017009292A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2015011028A1 (de) Optoelektronischer halbleiterchip, halbleiterbauelement und verfahren zur herstellung von optoelektronischen halbleiterchips
WO2016198620A1 (de) Verfahren zur herstellung von optoelektronischen konversions-halbleiterchips und verbund von konversions-halbleiterchips
DE102010032813A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102015112280A1 (de) Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14758863

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016547223

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 15029241

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 14758863

Country of ref document: EP

Kind code of ref document: A1