JP2017069282A - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法 Download PDFInfo
- Publication number
- JP2017069282A JP2017069282A JP2015190219A JP2015190219A JP2017069282A JP 2017069282 A JP2017069282 A JP 2017069282A JP 2015190219 A JP2015190219 A JP 2015190219A JP 2015190219 A JP2015190219 A JP 2015190219A JP 2017069282 A JP2017069282 A JP 2017069282A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- electrode
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】従来よりも光取り出し効率の向上した半導体発光素子を提供する。【解決手段】 半導体発光素子は、基板と、基板上に形成された第一半導体層、第一半導体層の上層に形成された活性層、及び活性層の上層に形成され第一半導体層とは導電型の異なる第二半導体層を含む半導体層と、第一半導体層の面のうち、活性層とは反対側の面に接触して形成された、活性層からの放射光を反射させる材料からなる第一電極と、第二半導体層の面のうち、活性層とは反対側の面に接触して形成された第二電極とを備える。第一半導体層は、基板の面に直交する方向に関して第二電極と対向する少なくとも一部の領域に変質部を有する。【選択図】 図1A
Description
本発明は、半導体発光素子及びその製造方法に関する。
近年、窒化物半導体を用いた発光素子の開発が進められている。この発光素子は、n型半導体層と、p型半導体層と、これらn型半導体層及びp型半導体層に挟まれるように形成された活性層とを含んで構成される。n型半導体層とp型半導体層の間に電位差が設けられることで両者間に電流が流れ、活性層内で電子と正孔が再結合して発光する。活性層内で生成されたこの光を有効に利用すべく、種々の研究開発が進められている。
例えば、下記特許文献1には、いわゆる「縦型構造」を有する発光素子が開示されている。縦型構造の発光素子とは、n型半導体層側の電極とp型半導体層側の電極とが、基板の面に直交する方向に関して、活性層を挟んで対向して配置された素子を指す。
図4は、特許文献1に開示された発光素子の断面図を模式的に示したものである。従来の発光素子90は、基板91上に導電層92、反射膜93、絶縁層94、反射電極95、半導体層99、及びn側電極100を備えて構成される。半導体層99は、p型半導体層96、活性層97、及びn型半導体層98が基板91側から順に積層されて構成される。
絶縁層94の下層には金属材料からなる反射膜93が形成されているが、この反射膜93はオーミック性を有さず電極としての機能を奏さない。一方、反射電極95は金属材料からなり、p型半導体層96の間でオーミック接触が実現されることで電極(p側電極)として機能している。
反射電極95は、活性層97で生成された光のうち、基板91に向かう方向(図面下向き)に放射された光を反射させてn側半導体層98側(図面上向き)に取り出すことで、光の取り出し効率を高める目的を兼ねている。反射膜93も同様の目的で形成されており、反射電極95が形成されていない箇所を通過して下向きに進行した光を反射させてn側半導体層98側に進行方向を変えることで、光の取り出し効率が高められる。
しかし、活性層97から下向きに放射された光が反射膜93によって反射されて上向きに取り出されるに際し、この光は、反射膜93で反射される前と反射した後の2回にわたって、絶縁層94内を通過することになる。絶縁層94は透明膜として構成されるものの、この絶縁層94内を光が通過する際に数%の光が絶縁層94によって吸収されてしまう。より詳細には、活性層97から絶縁層94を通過して反射膜93に達するまでに3−4%程度の光が吸収され、更に反射膜93で反射された光が絶縁層94を通過してn型半導体層98側の外部に取り出されるまでに更に3−4%の光が吸収される。
つまり、従来の構成では、活性層97から放射された光のうち、下向きに放射された光を反射させて光取り出し効率を高めてはいるものの、一部の光が絶縁層94内に吸収されてしまっているため、光取り出し効率を十分に高められているとはいえない。
本発明は、上記の課題に鑑み、従来よりも光取り出し効率の向上した半導体発光素子を提供することを目的とする。
本発明に係る半導体発光素子は、
基板と、
前記基板上に形成された、n型又はp型の第一半導体層、前記第一半導体層の上層に形成された活性層、及び前記活性層の上層に形成され前記第一半導体層とは導電型の異なる第二半導体層を含む半導体層と、
前記第一半導体層の面のうち、前記活性層とは反対側の面に接触して形成された、前記活性層からの放射光を反射させる材料からなる第一電極と、
前記第二半導体層の面のうち、前記活性層とは反対側の面に接触して形成された第二電極とを備え、
前記第一半導体層は、前記基板の面に直交する方向に関して前記第二電極と対向する少なくとも一部の領域に変質部を有することを特徴とする。
基板と、
前記基板上に形成された、n型又はp型の第一半導体層、前記第一半導体層の上層に形成された活性層、及び前記活性層の上層に形成され前記第一半導体層とは導電型の異なる第二半導体層を含む半導体層と、
前記第一半導体層の面のうち、前記活性層とは反対側の面に接触して形成された、前記活性層からの放射光を反射させる材料からなる第一電極と、
前記第二半導体層の面のうち、前記活性層とは反対側の面に接触して形成された第二電極とを備え、
前記第一半導体層は、前記基板の面に直交する方向に関して前記第二電極と対向する少なくとも一部の領域に変質部を有することを特徴とする。
上記構成によれば、第一半導体層のうち、基板の面に直交する方向に関して第二電極に直交する一部の領域には変質部が形成されているため、第一電極と第二電極の間を基板の面に直交する方向に電流が流れにくくなる。この結果、半導体層内に流れる電流を、基板の面に平行な方向に拡げる効果が得られる。従って、活性層内の広い範囲に発光領域を設けることができ、発光効率が高められる。また、図4に示す半導体発光素子90のように、電流を拡げる目的で絶縁層を設ける必要がないため、絶縁層内で光が吸収されるという事態が生じない。この結果、従来の発光素子90よりも光取り出し効率が高められる。
変質部は、一例として、第一半導体層の他の領域と比較して結晶性の低い領域で構成されることができる。また、別の一例として、変質部は、酸化物等の他の物質が介在することで、第一半導体層の他の領域と比較して物性が異なる領域で構成されることができる。いずれの場合においても、第一半導体層のうち、変質部が形成されている領域は、変質部が形成されていない領域よりも高抵抗となる。なお、ここで酸化物等の他の物質が介在する場合には、当該介在する層は、第一半導体層よりも極めて薄膜であるものとしても構わない。
前記変質部は、前記第一半導体層のうち、前記基板の面に直交する方向に関して前記第二電極と対向する領域であって、且つ、前記第一電極に接触する領域に形成されているものとしても構わない。
前記第一電極は、前記第一半導体層の側の面の全面が、前記第一半導体層に接触して形成されているものとしても構わない。
この構成によれば、第一電極を形成するにあたって、前記第一半導体層の上面にのみ第一電極を構成する金属材料を成膜すればよい。つまり、図4に示した従来構成のように、部分的に絶縁層を成膜した状態で金属材料を成膜する必要がない。この結果、製造プロセスの簡素化が実現できる。
前記第一半導体層はp型窒化物半導体で構成され、前記第二半導体層はn型窒化物半導体で構成されているものとしても構わない。
窒化物半導体は、結晶性が低下する等で欠陥が生じると、n型化する傾向を示す。このため、第一半導体層をp型窒化物半導体で構成すると、当該第一半導体層の特定の領域に対して例えばエネルギーを照射して結晶性を低下させることで当該領域がn型化し、p型のキャリア濃度が低下する。この結果、当該領域を高抵抗化しやすくなる。
前記第一電極は、Ag、Al、Rh、Ni、Ti、又はPtを含む金属材料で構成されているものとしても構わない。これにより、活性層から放射された光を第一電極で反射させることができ、光取り出し効率が高められる。反射率を高める観点から、第一電極はAg又はAlを含む金属材料で構成されるのがより好ましい。
また、本発明は、上記構成を有する半導体発光素子の製造方法であって、
成長基板を準備し、前記成長基板の上層に前記第二半導体層、前記活性層、及び前記第一半導体層の順に前記半導体層を形成する工程(a)と、
前記第一半導体層の一部の領域である特定領域に対して選択的にエネルギー供給を行って、当該領域の結晶状態又は物性を変化させて前記変質部を形成する工程(b)と、
前記第一半導体層の上面に、金属材料を成膜して前記第一電極を形成する工程(c)と、
前記第一電極の上層に前記基板を貼り合わせると共に、前記成長基板を除去して前記第二半導体層を露出させる工程(d)と、
露出された前記第二半導体層の面のうち、前記基板の面に直交する方向に関して前記変質部と対向する位置に第二電極を形成する工程(e)とを有することを特徴とする。
成長基板を準備し、前記成長基板の上層に前記第二半導体層、前記活性層、及び前記第一半導体層の順に前記半導体層を形成する工程(a)と、
前記第一半導体層の一部の領域である特定領域に対して選択的にエネルギー供給を行って、当該領域の結晶状態又は物性を変化させて前記変質部を形成する工程(b)と、
前記第一半導体層の上面に、金属材料を成膜して前記第一電極を形成する工程(c)と、
前記第一電極の上層に前記基板を貼り合わせると共に、前記成長基板を除去して前記第二半導体層を露出させる工程(d)と、
露出された前記第二半導体層の面のうち、前記基板の面に直交する方向に関して前記変質部と対向する位置に第二電極を形成する工程(e)とを有することを特徴とする。
前記工程(b)は、
前記第一半導体層の上面のうち、前記特定領域以外の領域にマスクを形成する工程と、
前記マスクで覆われていない前記第一半導体層の露出面に対してプラズマを照射する工程とを含むものとしても構わない。
前記第一半導体層の上面のうち、前記特定領域以外の領域にマスクを形成する工程と、
前記マスクで覆われていない前記第一半導体層の露出面に対してプラズマを照射する工程とを含むものとしても構わない。
上記の方法によれば、第一半導体層の面のうち、前記特定領域に対して選択的にプラズマが照射される。これにより、この特定領域内に形成されていた第一半導体層の結晶にダメージが加えられることで結晶性が低下し、高抵抗化される。
前記工程(b)は、
前記第一半導体層の上面のうち、前記特定領域以外の領域にマスクを形成する工程と、
前記マスクで覆われていない前記第一半導体層の露出面に対して水素を含むガスを流しながら、アニール処理を行う工程とを含むものとしても構わない。
前記第一半導体層の上面のうち、前記特定領域以外の領域にマスクを形成する工程と、
前記マスクで覆われていない前記第一半導体層の露出面に対して水素を含むガスを流しながら、アニール処理を行う工程とを含むものとしても構わない。
上記の方法によれば、第一半導体層の面のうち、前記特定領域に対して、結晶内に水素が取り込まれる。この結果、当該領域が高抵抗化される。
本発明によれば、動作電圧の上昇を招くことなく、従来よりも光取り出し効率の高い半導体発光素子が実現される。
本発明の半導体発光素子につき、図面を参照して説明する。なお、各図において、図面の寸法比と実際の寸法比は必ずしも一致しない。また、以下において、「AlGaN」という記述は、AlmGa1-mN(0<m<1)という記述と同義であり、AlとGaの組成比の記述を単に省略して記載したものであって、AlとGaの組成比が1:1である場合に限定する趣旨ではない。「InGaN」という記述についても同様である。
[構成]
図1A及び図1Bは、本発明の半導体発光素子の一実施形態の構成を模式的に示す図面である。図1Bは光取り出し方向から見たときの平面図に対応し、図1Aは図1B内におけるX−X線で切断したときの断面図に対応する。半導体発光素子1は、基板3、半導体層5、第一電極13、及び第二電極15を含んで構成される。以下では、半導体発光素子1を単に「発光素子1」と適宜略記する。
図1A及び図1Bは、本発明の半導体発光素子の一実施形態の構成を模式的に示す図面である。図1Bは光取り出し方向から見たときの平面図に対応し、図1Aは図1B内におけるX−X線で切断したときの断面図に対応する。半導体発光素子1は、基板3、半導体層5、第一電極13、及び第二電極15を含んで構成される。以下では、半導体発光素子1を単に「発光素子1」と適宜略記する。
(基板3)
基板3は、例えばCuW、W、Moなどの導電性基板、又はSiなどの半導体基板で構成される。
基板3は、例えばCuW、W、Moなどの導電性基板、又はSiなどの半導体基板で構成される。
(半導体層5)
本実施形態では、半導体層5は、基板3に近い側からp型半導体層11、活性層9及びn型半導体層7が順に積層されて形成されている。本実施形態では、p型半導体層11が「第一半導体層」に対応し、n型半導体層7が「第二半導体層」に対応する。
本実施形態では、半導体層5は、基板3に近い側からp型半導体層11、活性層9及びn型半導体層7が順に積層されて形成されている。本実施形態では、p型半導体層11が「第一半導体層」に対応し、n型半導体層7が「第二半導体層」に対応する。
p型半導体層11は、例えばMg、Be、Zn、又はCなどのp型不純物がドープされた窒化物半導体層で構成される。窒化物半導体層としては、例えばGaN、AlGaN、AlInGaN等を利用することができる。
図1Aに示すように、p型半導体層11は、一部の領域において変質部33を有する。この変質部33は、p型半導体層11の他の領域と比較して結晶状態が低下しているか、又は物性が異なっている。前者の例としては、変質部33の箇所においてp型半導体層11がアモルファス状で形成されている。また、後者の例としては、変質部33の箇所において、p型半導体層11を構成する少なくとも一部を含む元素の酸化物が形成されている。この結果、変質部33は、p型半導体層11の他の領域と比較して抵抗率が高い。変質部33は、基板3の面に直交する方向に関して第二電極15と対向する位置に形成されている。
活性層9は、例えばInGaNで構成される発光層及びn型AlGaNで構成される障壁層が周期的に繰り返されてなる半導体層で形成される。これらの層はアンドープでもp型又はn型にドープされていても構わない。活性層9は、少なくともエネルギーバンドギャップの異なる2種類の材料からなる層が積層されて構成されていればよい。活性層9の構成材料は、生成したい光の波長に応じて適宜選択される。
n型半導体層7は、例えばSi、Ge、S、Se、Sn、又はTeなどのn型不純物がドープされた窒化物半導体層で構成される。この窒化物半導体層としては、例えばGaN、AlGaN、AlInGaN等を利用することができる。なお、n型半導体層7は、p型半導体層11と異なる組成の材料で構成されているものとしても構わない。また、図1Aに示す構造においては、n型半導体層7の上面に微細な凹凸が形成されている。
(第一電極13)
第一電極13は、p型半導体層11に接触して形成されている。本実施形態では、第一電極13は、p型半導体層11側の面の全面が、p型半導体層11に接触して形成されている。第一電極13は、p型半導体層11のうち、変質部33が形成されていない箇所との間でオーミック接触が形成されている。本実施形態では、第一電極13はp側電極を構成する。
第一電極13は、p型半導体層11に接触して形成されている。本実施形態では、第一電極13は、p型半導体層11側の面の全面が、p型半導体層11に接触して形成されている。第一電極13は、p型半導体層11のうち、変質部33が形成されていない箇所との間でオーミック接触が形成されている。本実施形態では、第一電極13はp側電極を構成する。
第一電極13は、活性層9から射出される光に対して高い反射率(例えば80%以上であり、より好ましくは90%以上)を示す導電性の材料で構成されるのが好ましい。これにより、光取り出し効率が向上する。具体的には、第一電極13は、例えばAg、Al、又はRhを含む金属材料で構成される。また、第一電極13は、Ni、Ti、又はPtを含む金属材料で構成されるものとしても構わない。
(第二電極15)
第二電極15は、n型半導体層7の上面に形成されており、例えばCu−Auで構成される。本実施形態では、第二電極15はn側電極を構成する。
第二電極15は、n型半導体層7の上面に形成されており、例えばCu−Auで構成される。本実施形態では、第二電極15はn側電極を構成する。
図1Bに示すように、本実施形態の発光素子1では、基板3とは反対側から、すなわち光取り出し方向から見たときに、第二電極15がn型半導体層7の周囲を取り囲むように形成されている。より詳細には、第二電極15は、離間した3箇所において、所定の方向に延伸するように構成されている。ただし、この第二電極15の延伸する本数については、3本に限られるものではなく4本以上であっても構わない。
なお、図1Bに示す例では、第二電極15が、一部の箇所において光取り出し方向から見て幅広な領域15aを有している。この領域15aは、例えばAu、Cuなどで構成されるワイヤ(不図示)が連絡されることで、パッド電極を構成するものとしても構わない。このとき、ワイヤの他端はパッケージ基板の給電パターンなどに接続されるものとして構わない。
上述したように、図1A及び図1Bに示す発光素子1においては、n型半導体層7が光取り出し面を構成する。第一電極13と第二電極15の間に電圧を印加することで、活性層9内を電流が流れ、活性層9が発光する。発光素子1は、活性層9から放射された光をn型半導体層7側に取り出すことが想定されている。第一電極13は、活性層9から基板3側に向けて放射された光をn型半導体層7側に向けて反射させることで、光取り出し効率を高める機能を果たしている。
(導電層20)
導電層20は、基板3の上層に形成されている。本実施形態では、導電層20は、保護層17、接合層19、接合層21及び保護層23の多層構造で構成されている。
導電層20は、基板3の上層に形成されている。本実施形態では、導電層20は、保護層17、接合層19、接合層21及び保護層23の多層構造で構成されている。
接合層19及び接合層21は、例えばAu−Sn、Au−In、Au−Cu−Sn、Cu−Sn、Pd−Sn、Snなどで構成される。後述するように、これらの接合層19と接合層21は、基板3上に形成された接合層21と、別の基板(後述する成長基板25)上に形成された接合層19を対向させた後に、両者を貼り合わせることで形成されたものである。これらの接合層19及び接合層21は、単一の層として一体化されているものとしても構わない。
保護層17は、例えばNi、Ti、Pt、Cr、Ru、Ir、W、Al、Rh等を含む金属材料又は合金が、一周期又は多周期にわたって積層される構成を採用することができる。接合層(19,21)を構成する材料が第一電極13側に拡散すると、第一電極13の反射率が低下してしまい、光取り出し効率が低下する。これに対し、保護層17を上記の材料で構成することで、接合層(19,21)を構成する材料が第一電極13側に拡散するのを抑制できる。
保護層23は、例えば保護層17と同一の材料で構成され、接合層(19,21)を構成する材料が基板3側に拡散するのを抑制する目的で設けられている。ただし、保護層23は必ずしも備えられていなくても構わない。
(絶縁層24)
本実施形態において、発光素子1は、半導体層5の端部領域において、p型半導体層11の一部と接触して形成された絶縁層24を備えている。絶縁層24は、例えばSiO2、SiN、Zr2O3、AlN、Al2O3などで構成される。この絶縁層24は、製造方法の項で後述するように、素子分離時におけるエッチングストッパとして機能させる目的で設けられている。
本実施形態において、発光素子1は、半導体層5の端部領域において、p型半導体層11の一部と接触して形成された絶縁層24を備えている。絶縁層24は、例えばSiO2、SiN、Zr2O3、AlN、Al2O3などで構成される。この絶縁層24は、製造方法の項で後述するように、素子分離時におけるエッチングストッパとして機能させる目的で設けられている。
なお、図1Aでは図示していないが、半導体層5の側面に保護膜としての絶縁層を形成しても構わない。
[作用]
図1に示す発光素子1によれば、p型半導体層11は、基板3の面に直交する方向(以下、一例として「鉛直方向」と記載する。)に関して、第二電極15と対向する位置に、周囲の領域よりも抵抗率の高い変質部33が形成されている。
図1に示す発光素子1によれば、p型半導体層11は、基板3の面に直交する方向(以下、一例として「鉛直方向」と記載する。)に関して、第二電極15と対向する位置に、周囲の領域よりも抵抗率の高い変質部33が形成されている。
仮に、図1に示す発光素子1において、p型半導体層11が、鉛直方向に関して第二電極15と対向する位置に変質部33を備えていない場合、第一電極13と第二電極15の間に電圧を印加すると、鉛直方向に関して第二電極15と対向する領域内に大部分の電流が流れてしまう。この結果、活性層9の特定の領域のみが発光してしまい、発光効率が低下する。
変質部33は、活性層9を流れる電流を基板3の面に平行な方向に拡げることで、活性層9の発光効率を高める機能を有している。そして、この変質部33によって電流を拡げる効果が実現できるため、図4に示す発光素子90のように、電流を拡げる目的で絶縁層94を設ける必要がない。この結果、活性層9から基板3に向けて放射された光を、絶縁層内を透過させることなく光取り出し面(n型半導体層7)に向けて反射させることができる。この結果、従来よりも光取り出し効率が向上する。
(実施例)
図1Aに示す発光素子1を実施例とした。また、図2に示す発光素子50を比較例とした。比較例の発光素子50は、図1Aに示す発光素子1と比較して、基板3の面に直交する方向に関して第二電極15に対向する位置には絶縁層51が形成されている点が異なる。なお、p型半導体層11の端部と接触する箇所においては、絶縁層51は、本実施形態における発光素子1が備えるエッチングストッパとしての絶縁層24を兼ねている。
図1Aに示す発光素子1を実施例とした。また、図2に示す発光素子50を比較例とした。比較例の発光素子50は、図1Aに示す発光素子1と比較して、基板3の面に直交する方向に関して第二電極15に対向する位置には絶縁層51が形成されている点が異なる。なお、p型半導体層11の端部と接触する箇所においては、絶縁層51は、本実施形態における発光素子1が備えるエッチングストッパとしての絶縁層24を兼ねている。
実施例の発光素子と比較例の発光素子のそれぞれに対し、各々500mAの電流を印加して光出力を測定した。実施例の発光素子1では420mWの出力が確認され、比較例の発光素子50では400mWの出力が確認された。つまり、実施例の発光素子1の方が、比較例の発光素子50よりも高い光出力が得られている。
この結果からも、絶縁層51を設ける必要のない発光素子1の構成によれば、絶縁層51内における光吸収が生じない結果、従来の構造よりも光出力が高められていることが確認できる。
[製造方法]
次に、発光素子1の製造方法の一例につき、図3A〜図3Kに模式的に示す工程断面図を参照して説明する。なお、以下で説明する製造条件や膜厚等の寸法はあくまで一例である。
次に、発光素子1の製造方法の一例につき、図3A〜図3Kに模式的に示す工程断面図を参照して説明する。なお、以下で説明する製造条件や膜厚等の寸法はあくまで一例である。
(ステップS1)
図3Aに示すように、成長基板25を準備する。成長基板25としては、一例としてC面を有するサファイア基板を用いることができる。
図3Aに示すように、成長基板25を準備する。成長基板25としては、一例としてC面を有するサファイア基板を用いることができる。
準備工程として、成長基板25のクリーニングを行う。このクリーニングは、より具体的な一例としては、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相蒸着)装置の処理炉内に成長基板25を配置し、処理炉内に水素ガスを流しながら、炉内温度を昇温することにより行われる。
(ステップS2)
図3Bに示すように、成長基板25の上層に、アンドープ層27、n型半導体層7、活性層9、及びp型半導体層11を順に形成する。このステップS2は、例えば以下の手順で行われる。
図3Bに示すように、成長基板25の上層に、アンドープ層27、n型半導体層7、活性層9、及びp型半導体層11を順に形成する。このステップS2は、例えば以下の手順で行われる。
まず、成長基板25の上面に、GaNよりなる低温バッファ層を形成し、その上層にGaNよりなる下地層を形成する。これらの低温バッファ層及び下地層がアンドープ層27に対応する。具体的なアンドープ層27の形成方法は、例えば以下の通りである
まず、МОCVD装置の炉内圧力、及び炉内温度を所定の条件とし、処理炉内にキャリアガスとして窒素ガス及び水素ガスを流しながら、原料ガスとして、所定の流量でトリメチルガリウム(TMG)及びアンモニアを処理炉内に供給する。これにより、成長基板25の表面に、GaNよりなる低温バッファ層を形成する。
次に、MOCVD装置の炉内温度及び炉内に供給するガスの流量を変更することで、低温バッファ層の表面にGaNよりなる下地層を形成する。
次に、アンドープ層27の上層にn型半導体層7を形成する。n型半導体層7の具体的な形成方法は、例えば以下の通りである。
МОCVD装置の炉内圧力、及び炉内温度を所定の条件とし、処理炉内にキャリアガスとして窒素ガス及び水素ガスを流しながら、原料ガスとして、所定の流量でTMG、トリメチルアルミニウム(TMA)、アンモニア、及びn型不純物をドープするためのテトラエチルシランを供給する。これにより、例えばAl0.06Ga0.94Nの組成を示すn型半導体層7がアンドープ層27の上層に形成される。
なお、この後、TMAの供給を停止すると共に、それ以外の原料ガスを所定時間供給することにより、n型AlGaN層の上層に、薄膜(例えば厚みが5nm程度)のn型GaNよりなる保護層を有してなるn型半導体層7を実現してもよい。なお、n型半導体層7を構成する窒化物半導体の組成は適宜設定されるものとして構わない。
上記の説明では、n型半導体層7に含まれるn型不純物をSiとする場合について説明したが、n型不純物としては、Si以外にGe、S、Se、Sn又はTe等を用いることができる。
次に、n型半導体層7の上層に活性層9を形成する。活性層9の具体的な形成方法は、例えば以下の通りである。
МОCVD装置の炉内圧力、及び炉内温度を所定の条件とし、処理炉内にキャリアガスとして窒素ガス及び水素ガスを流しながら、原料ガスとして、所定の流量でTMG、トリメチルインジウム(TMI)、アンモニアを供給するステップと、TMG、TMA、アンモニア、及びテトラエチルシランを供給するステップとを繰り返し行う。これにより、InGaNよりなる発光層、及びn型AlGaNよりなる障壁層が複数周期積層されてなる活性層9が、n型半導体層7の上層に形成される。なお、活性層9を構成する窒化物半導体の組成は適宜設定されるものとして構わない。
次に、活性層9の上層にp型半導体層11を形成する。p型半導体層11の具体的な形成方法は、例えば以下の通りである。
МОCVD装置の炉内圧力、及び炉内温度を所定の条件とし、処理炉内にキャリアガスとして窒素ガス及び水素ガスを流しながら、原料ガスとして、所定の流量でTMG、TMA、アンモニア及びp型不純物をドープするためのビスシクロペンタジエニルマグネシウム(Cp2Mg)を供給する。これにより、活性層9の表面に、Al0.3Ga0.7Nの組成を有する正孔供給層を形成する。その後、TMAの流量を変更して原料ガスを供給することにより、Al0.13Ga0.87Nの組成を有する正孔供給層を形成する。これらの正孔供給層によりp型半導体層11が形成される。
なお、この工程の後、TMAの供給を停止すると共に、CP2Mgの流量を変更して原料ガスを供給することにより、p型不純物濃度が1×1020/cm3程度のp型GaN層を有してなるp型半導体層11を実現してもよい。なお、活性層9を構成する窒化物半導体の組成は適宜設定されるものとして構わない。
このステップS2が工程(a)に対応する。
(ステップS3)
ステップS2で得られたウェハに対して活性化処理を行う。具体的な一例としては、RTA(Rapid Thermal Anneal:急速加熱)装置を用いて、窒素雰囲気下中650℃で15分間の活性化処理を行う。
ステップS2で得られたウェハに対して活性化処理を行う。具体的な一例としては、RTA(Rapid Thermal Anneal:急速加熱)装置を用いて、窒素雰囲気下中650℃で15分間の活性化処理を行う。
(ステップS4)
図3Cに示すように、p型半導体層11の上面の所定の領域にマスク14を形成する。このマスク14は、図3Cに示す領域30以外の領域に形成される。図3Cに示す領域30は、その後にp型半導体層11内に変質部33を形成する予定の領域に対応する(図3D参照)。マスク14としては、レジストマスクやSiO2マスクを利用することができる。その後、図3Dに示すように、マスク14で覆われていないp型半導体層11の露出面に対して選択的にプラズマ32を照射する。これにより、プラズマ32が照射された領域内のp型半導体層11の結晶状態が低下し、周囲のp型半導体層11よりも抵抗率の高い変質部33が形成される。p型半導体層11の領域のうち、本ステップS4においてプラズマ32が照射される対象となる領域が「特定領域」に対応する。
図3Cに示すように、p型半導体層11の上面の所定の領域にマスク14を形成する。このマスク14は、図3Cに示す領域30以外の領域に形成される。図3Cに示す領域30は、その後にp型半導体層11内に変質部33を形成する予定の領域に対応する(図3D参照)。マスク14としては、レジストマスクやSiO2マスクを利用することができる。その後、図3Dに示すように、マスク14で覆われていないp型半導体層11の露出面に対して選択的にプラズマ32を照射する。これにより、プラズマ32が照射された領域内のp型半導体層11の結晶状態が低下し、周囲のp型半導体層11よりも抵抗率の高い変質部33が形成される。p型半導体層11の領域のうち、本ステップS4においてプラズマ32が照射される対象となる領域が「特定領域」に対応する。
このステップS4を実行後、p型半導体層11の面を例えばTEM(Transmission Electron Microscope:透過型電子顕微鏡)で確認すると、変質部33が形成されていない領域では平坦な表面が確認される反面、変質部33が形成されている領域には荒れた表面が確認される。
プラズマ32としては、Ar、O2、N2等のプラズマを用いることができる。例えば、このプラズマ32を照射する方法としては、本ステップまでで得られたウェハをスパッタリング装置又はプラズマ照射装置内に設置した状態で、逆スパッタ法を行うことにより実現される。
なお、本ステップS4において、プラズマ32を照射するに際しては、プラズマ32の照射によって生成される変質部33が活性層9にまでは達しないような条件下で、照射エネルギー及び照射時間が適宜設定されるものとして構わない。一例として、プラズマ32の照射エネルギーを10W程度とし、照射時間を5分〜30分とすることができる。
本ステップS4が工程(b)に対応する。
(ステップS5)
p型半導体層11の上面の端部に絶縁層24を形成する(図3E参照)。
p型半導体層11の上面の端部に絶縁層24を形成する(図3E参照)。
より具体的には、隣接する素子との境界となる領域内におけるp型半導体層11の上面に、例えばAl2O3をスパッタリング法によって120nm程度の膜厚で成膜することで絶縁層24を形成する。なお、成膜する材料は絶縁性材料であればよく、Al2O3の他、SiNやSiO2でも構わない。
(ステップS6)
p型半導体層11の上面のうち、絶縁層24が形成されていない領域に第一電極13を形成する(図3E参照)。第一電極13の具体的な形成方法は、例えば以下の通りである。
p型半導体層11の上面のうち、絶縁層24が形成されていない領域に第一電極13を形成する(図3E参照)。第一電極13の具体的な形成方法は、例えば以下の通りである。
p型半導体層11の上面の所定領域に、導電性材料で構成された材料膜を成膜する。一例としては、スパッタリング法によってp型半導体層11の上面の所定の領域に、膜厚120nm程度のAgを成膜する。
ここで、材料膜に含まれるAgは、発光素子1が備える活性層9から射出される光に対して高い反射率(90%以上)を示す材料の例である。第一電極13を構成する材料としては、活性層9から射出される光に対して高い反射率を示す材料であれば、Ag以外の材料(例えばAl、Rh、Ni、Ti、Ptなど)が含まれるものとしても構わない。また、第一電極13を構成する材料として、これらの高反射率を示す材料を含む合金で構成されていても構わない。
上記の材料膜を成膜した後に、RTA装置等を用いてドライエア又は不活性ガス雰囲気中でコンタクトアニール処理を行う。これにより、p型半導体層11との間でオーミック接触が形成された、第一電極13が形成される。なお、ステップS4の時点で形成された変質部33と第一電極13との間の抵抗は、変質部33が形成されていない領域内のP型半導体層11と第一電極13との間の抵抗よりも高い。
ステップS6は、工程(c)に対応する。このステップS6を、ステップS5の前に行っても構わない。
(ステップS7)
次に、図3Fに示すように、p型半導体層11が露出している領域の上面、並びに第一電極13及び絶縁層24の上面に保護層17を形成する。その後、保護層17の上面に接合層19を形成する。
次に、図3Fに示すように、p型半導体層11が露出している領域の上面、並びに第一電極13及び絶縁層24の上面に保護層17を形成する。その後、保護層17の上面に接合層19を形成する。
より具体的には、例えば電子線蒸着装置(EB装置)を用いて、Ni/Ti/Ptの多層膜を成膜する。その他、本ステップで成膜する金属材料としては、Ti,Pt,Niの他、Cr、Al、Rh、Ru、Ir、Wなどを用いることもできる。これにより、第一電極13及び絶縁層24の上面に保護層17が形成される。
その後、保護層17の上面に、例えば膜厚10nmのTiを蒸着させた後、Au80%Sn20%で構成されるAu−Snハンダを膜厚3μm蒸着させる。これにより接合層19が形成される。
(ステップS8)
図3Gに示すように、成長基板25とは別に準備された基板3の上面に、保護層23及び接合層21を形成する。基板3としては、上述したようにCuW、W、Mo等の導電性基板、又はSi等の半導体基板を利用することができる。
図3Gに示すように、成長基板25とは別に準備された基板3の上面に、保護層23及び接合層21を形成する。基板3としては、上述したようにCuW、W、Mo等の導電性基板、又はSi等の半導体基板を利用することができる。
保護層23は、例えばPt層、Ti/Ptの多層構造などを採用することができ、保護層23は保護層17と同じ材料で構成してもよい。なお、保護層23については形成しないものとしても構わない。接合層21は、ステップS7で形成された接合層19と同一の材料で実現することができる。
(ステップS9)
図3Hに示すように、成長基板25の上層に形成された接合層19と、基板3の上層に形成された接合層21を貼り合わせることで、成長基板25と基板3の貼り合わせを行う。具体的な一例としては、280℃の温度、0.2MPaの圧力下で、貼り合わせ処理が行われる。
図3Hに示すように、成長基板25の上層に形成された接合層19と、基板3の上層に形成された接合層21を貼り合わせることで、成長基板25と基板3の貼り合わせを行う。具体的な一例としては、280℃の温度、0.2MPaの圧力下で、貼り合わせ処理が行われる。
この工程により、接合層19及び接合層21が溶融して接合されることで、基板3と成長基板25が表裏面に貼り合わされた構造が形成される。つまり、接合層19と接合層21は、本ステップ以後においては一体化されているものとして構わない。本ステップS9の実行前の段階で保護層23及び保護層17が形成されていることで、接合層(19,21)の構成材料の拡散が抑制されている。
(ステップS10)
次に、成長基板25を剥離する(図3I参照)。より具体的には、成長基板25を上に向け、基板3を下に向けた状態で、成長基板25側からレーザ光を照射する。ここで、照射するレーザ光を、成長基板25の構成材料(本実施形態ではサファイア)を透過し、アンドープ層27の構成材料(本実施形態ではGaN)によって吸収されるような波長の光とする。これにより、アンドープ層27でレーザ光が吸収されるため、成長基板25とアンドープ層27の界面が高温化してGaNが分解され、成長基板25が剥離される。
次に、成長基板25を剥離する(図3I参照)。より具体的には、成長基板25を上に向け、基板3を下に向けた状態で、成長基板25側からレーザ光を照射する。ここで、照射するレーザ光を、成長基板25の構成材料(本実施形態ではサファイア)を透過し、アンドープ層27の構成材料(本実施形態ではGaN)によって吸収されるような波長の光とする。これにより、アンドープ層27でレーザ光が吸収されるため、成長基板25とアンドープ層27の界面が高温化してGaNが分解され、成長基板25が剥離される。
その後、ウェハ上に残存している金属Gaを塩酸等を用いて除去した後、GaN(アンドープ層27)をICP装置を用いたドライエッチングによって除去し、n型半導体層7を露出させる。なお、本ステップS10においてアンドープ層27が除去されて、p型半導体層11、活性層9、及びn型半導体層7が、基板3側からこの順に積層されてなる半導体層5が残存する(図3J参照)。
ステップS9及びS10が工程(d)に対応する。
(ステップS11)
次に、図3Kに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ICP装置を用いて絶縁層24の上面が露出するまで半導体層5をエッチングする。このとき、上述したように絶縁層24はエッチングストッパーとして機能する。
次に、図3Kに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ICP装置を用いて絶縁層24の上面が露出するまで半導体層5をエッチングする。このとき、上述したように絶縁層24はエッチングストッパーとして機能する。
なお、図3Kでは、半導体層5の側面が鉛直方向に対して傾斜を有するように図示しているが、これは一例であって、このような形状に限定する趣旨ではない。
(ステップS12)
次に、KOH等のアルカリ溶液を用いてn型半導体層7の上面をウェットエッチングし、微細な凹凸を形成する(図1A参照)。
次に、KOH等のアルカリ溶液を用いてn型半導体層7の上面をウェットエッチングし、微細な凹凸を形成する(図1A参照)。
(ステップS13)
n型半導体層7の上面の所定の領域、より詳細には、n型半導体層7の上面のうち、p型半導体層11の変質部33に対して鉛直方向に対向する領域の一部に、第二電極15を形成する(図1A参照)。具体的な方法の一例としては、n型半導体層7の上面のうち、第二電極15を形成する予定の領域以外をレジスト等でマスクした状態で、n型半導体層7の上面に膜厚100nmのCrと膜厚3μmのAuを蒸着する。その後、マスクを剥離して、窒素雰囲気中で250℃、1分間程度のアニール処理を行う。
n型半導体層7の上面の所定の領域、より詳細には、n型半導体層7の上面のうち、p型半導体層11の変質部33に対して鉛直方向に対向する領域の一部に、第二電極15を形成する(図1A参照)。具体的な方法の一例としては、n型半導体層7の上面のうち、第二電極15を形成する予定の領域以外をレジスト等でマスクした状態で、n型半導体層7の上面に膜厚100nmのCrと膜厚3μmのAuを蒸着する。その後、マスクを剥離して、窒素雰囲気中で250℃、1分間程度のアニール処理を行う。
なお、本ステップS13では、第二電極15の幅を変質部33の幅よりも短くするのが好ましい。ここで、「幅」とは、基板3の面に平行な方向に係る長さを指す。一例として、第二電極15の幅を20μmとし、変質部33の幅を30〜40μmとすることができる。
このステップS13が工程(e)に対応する。
(ステップS14)
次に、各素子同士を例えばレーザダイシング装置によって分離し、基板3の裏面を例えばAgペーストにてパッケージと接合する。その後は、第二電極15の一部領域に対してワイヤボンディングを行う。以上の工程を経て、図1Aに示す発光素子1が製造される。
次に、各素子同士を例えばレーザダイシング装置によって分離し、基板3の裏面を例えばAgペーストにてパッケージと接合する。その後は、第二電極15の一部領域に対してワイヤボンディングを行う。以上の工程を経て、図1Aに示す発光素子1が製造される。
[別実施形態]
以下、別の実施形態について説明する。
以下、別の実施形態について説明する。
〈1〉 上記実施形態では、ステップS4において、p型半導体層11の一部の特定領域に対してのみ選択的にプラズマ32を照射し、当該領域のp型半導体層11の結晶性を低下させることで変質部33を形成した。しかし、p型半導体層11の特定領域に変質部33を形成する方法は、この方法に限られない。
例えば、ステップS4の後、マスク14で覆われていない領域に対してのみ選択的に水素を含むガスを照射した状態でアニールを行うことで変質部33を形成するものとしても構わない。このときのアニール温度は例えば500℃であり、ステップS3における活性化のためのアニール温度よりは低温である。この方法によれば、マスク14で覆われていない領域、すなわち領域30内のp型半導体層11には水素原子が取り込まれ、領域30内のp型半導体層11に含まれるp型のキャリア濃度が低下する。この結果、領域30内のp型半導体層11が高抵抗化し、変質部33が形成される。
つまり、変質部33としては、p型半導体層11を構成する材料の組成やキャリア濃度が変化することで、その周りのp型半導体層11よりも高抵抗化した領域で構成されるものとしても構わない。
〈2〉 上記の実施形態では、第一電極13が、p型半導体層11の側の面の全面が、p型半導体層11に接触して形成されているものについて説明した(図1A参照)。ただし、本発明は、第一電極13の、p型半導体層11の側の面のうちの一部が、p型半導体層11以外の箇所に接触している構成を排除するものではない。ただし、この場合、第一電極13とp型半導体層11の間に別の層が介在することとなるが、当該層は、活性層9から放射される光の吸収率が極めて低いものとして構わない。例えば、この層が、活性層9から放射される光の反射率が第一電極13と同等の値を示す材料で構成されるものとしても構わない。また、この層における光の吸収はおよそ無視できる程度に極めて膜厚が薄いものとしても構わない。
〈3〉 上記の実施形態では、変質部33は、p型半導体層11のうち、基板3の面に直交する方向に関して第二電極15と対向する領域であって、第一電極13と接触する領域に形成されるものとした。ただし、変質部33は、p型半導体層11のうち、少なくとも基板3の面に直交する方向に関して第二電極15と対向する領域に形成されていればよい。例えば、プラズマ32のエネルギー照射の条件を適宜設定することにより、p型半導体層11のうち、第一電極13と接触しない領域であって、基板3の面に直交する方向に関して第二電極15と対向する領域に変質部33が形成されていても構わない。
〈4〉 図1Aに示した半導体発光素子1は、n型半導体層7の面、すなわち光取り出し面に凹凸面を有していた。これは、活性層9からn型半導体層7の表面に対して臨界角以上の角度で入射される光の量を低減させることで、光取り出し効率を向上させる狙いがある。しかし、n型半導体層7の表面には必ずしもかかる凹凸が形成されていなくても構わない。この場合、製造に際して、上記ステップS12が不要となる。
〈5〉 上記の実施形態では、半導体層5を構成する層のうち、基板3に近い側をp型半導体層11、基板3から遠い側をn型半導体層7として説明したが、これらの導電型を反転させても構わない。
ただし、半導体層5が窒化物半導体で構成される場合において、上記実施形態のように、特にステップS4でプラズマ32を照射して半導体の結晶状態を低下させることにより高抵抗の変質部33を形成する場合には、基板3に近い側の半導体層、すなわちプラズマ32の照射対象となる半導体層をp型半導体層とするのが好ましい。プラズマ32が照射されて、p型半導体層の結晶状態が低下し、欠陥が生じると、n型のキャリアが増加する。この結果、p型半導体内のp型のキャリア濃度が低下するため、抵抗率が向上する。
1 : 半導体発光素子
3 : 基板
5 : 半導体層
7 : n型半導体層
9 : 活性層
11 : p型半導体層
13 : 第一電極
14 : マスク
15 : 第二電極
15a : 第二電極の幅広領域
17 : 保護層
19 : 接合層
20 : 導電層
21 : 接合層
23 : 保護層
24 : 絶縁層
25 : 成長基板
27 : アンドープ層
30 : マスク非形成領域
32 : プラズマ
33 : 変質部
50 : 比較例の発光素子
51 : 絶縁層
90 : 従来の発光素子
91 : 基板
92 : 導電層
93 : 反射膜
94 : 絶縁層
95 : 反射電極
96 : p型半導体層
97 : 活性層
98 : n型半導体層
99 : 半導体層
100 : n側電極
3 : 基板
5 : 半導体層
7 : n型半導体層
9 : 活性層
11 : p型半導体層
13 : 第一電極
14 : マスク
15 : 第二電極
15a : 第二電極の幅広領域
17 : 保護層
19 : 接合層
20 : 導電層
21 : 接合層
23 : 保護層
24 : 絶縁層
25 : 成長基板
27 : アンドープ層
30 : マスク非形成領域
32 : プラズマ
33 : 変質部
50 : 比較例の発光素子
51 : 絶縁層
90 : 従来の発光素子
91 : 基板
92 : 導電層
93 : 反射膜
94 : 絶縁層
95 : 反射電極
96 : p型半導体層
97 : 活性層
98 : n型半導体層
99 : 半導体層
100 : n側電極
Claims (10)
- 基板と、
前記基板上に形成された、n型又はp型の第一半導体層、前記第一半導体層の上層に形成された活性層、及び前記活性層の上層に形成され前記第一半導体層とは導電型の異なる第二半導体層を含む半導体層と、
前記第一半導体層の面のうち、前記活性層とは反対側の面に接触して形成された、前記活性層からの放射光を反射させる材料からなる第一電極と、
前記第二半導体層の面のうち、前記活性層とは反対側の面に接触して形成された第二電極とを備え、
前記第一半導体層は、前記基板の面に直交する方向に関して前記第二電極と対向する少なくとも一部の領域に変質部を有することを特徴とする半導体発光素子。 - 前記変質部は、前記第一半導体層のうち、前記基板の面に直交する方向に関して前記第二電極と対向する領域であって、且つ、前記第一電極に接触する領域に形成されていることを特徴とする請求項1に記載の半導体発光素子。
- 前記第一電極は、前記第一半導体層の側の面の全面が、前記第一半導体層に接触して形成されていることを特徴とする請求項1又は2に記載の半導体発光素子。
- 前記第一半導体層はp型窒化物半導体で構成され、前記第二半導体層はn型窒化物半導体で構成されていることを特徴とする請求項1〜3のいずれか1項に記載の半導体発光素子。
- 前記第一電極は、Ag、Al、Rh、Ni、Ti、又はPtを含む金属材料で構成されていることを特徴とする請求項1〜4のいずれか1項に記載の半導体発光素子。
- 請求項1に記載の半導体発光素子の製造方法であって、
成長基板を準備し、前記成長基板の上層に前記第二半導体層、前記活性層、及び前記第一半導体層の順に前記半導体層を形成する工程(a)と、
前記第一半導体層の一部の領域である特定領域に対して選択的にエネルギー供給を行って、当該領域の結晶状態又は物性を変化させて前記変質部を形成する工程(b)と、
前記第一半導体層の上面に、金属材料を成膜して前記第一電極を形成する工程(c)と、
前記第一電極の上層に前記基板を貼り合わせると共に、前記成長基板を除去して前記第二半導体層を露出させる工程(d)と、
露出された前記第二半導体層の面のうち、前記基板の面に直交する方向に関して前記変質部と対向する位置に第二電極を形成する工程(e)とを有することを特徴とする半導体発光素子の製造方法。 - 前記工程(b)は、
前記第一半導体層の上面のうち、前記特定領域以外の領域にマスクを形成する工程と、
前記マスクで覆われていない前記第一半導体層の露出面に対してプラズマを照射する工程とを含むことを特徴とする請求項6に記載の半導体発光素子の製造方法。 - 前記工程(b)は、
前記第一半導体層の上面のうち、前記特定領域以外の領域にマスクを形成する工程と、
前記マスクで覆われていない前記第一半導体層の露出面に対して水素を含むガスを流しながら、アニール処理を行う工程とを含むことを特徴とする請求項6に記載の半導体発光素子の製造方法。 - 前記第一半導体層はp型窒化物半導体で構成され、前記第二半導体層はn型窒化物半導体で構成されていることを特徴とする請求項6〜8のいずれか1項に記載の半導体発光素子の製造方法。
- 前記工程(c)で成膜される金属材料が、Ag、Al、Rh、Ni、Ti、又はPtを含む金属材料で構成されていることを特徴とする請求項6〜9のいずれか1項に記載の半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015190219A JP2017069282A (ja) | 2015-09-28 | 2015-09-28 | 半導体発光素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015190219A JP2017069282A (ja) | 2015-09-28 | 2015-09-28 | 半導体発光素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017069282A true JP2017069282A (ja) | 2017-04-06 |
Family
ID=58495245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015190219A Pending JP2017069282A (ja) | 2015-09-28 | 2015-09-28 | 半導体発光素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017069282A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020053594A (ja) * | 2018-09-27 | 2020-04-02 | 日亜化学工業株式会社 | 発光素子及びその製造方法 |
US10749313B2 (en) | 2018-06-29 | 2020-08-18 | Nichia Corporation | Method for manufacturing a semiconductor element |
US10825955B2 (en) | 2018-03-26 | 2020-11-03 | Nichia Corporation | Method for manufacturing light-emitting element |
-
2015
- 2015-09-28 JP JP2015190219A patent/JP2017069282A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10825955B2 (en) | 2018-03-26 | 2020-11-03 | Nichia Corporation | Method for manufacturing light-emitting element |
US10749313B2 (en) | 2018-06-29 | 2020-08-18 | Nichia Corporation | Method for manufacturing a semiconductor element |
JP2020053594A (ja) * | 2018-09-27 | 2020-04-02 | 日亜化学工業株式会社 | 発光素子及びその製造方法 |
US11322651B2 (en) | 2018-09-27 | 2022-05-03 | Nichia Corporation | Light-emitting element and method for manufacturing same |
JP7324395B2 (ja) | 2018-09-27 | 2023-08-10 | 日亜化学工業株式会社 | 発光素子及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4999696B2 (ja) | GaN系化合物半導体発光素子及びその製造方法 | |
JP6094819B2 (ja) | 半導体発光素子及びその製造方法 | |
JP2014060294A (ja) | Led素子及びその製造方法 | |
WO2015141517A1 (ja) | 半導体発光素子及びその製造方法 | |
KR101203137B1 (ko) | GaN계 화합물 반도체 발광 소자 및 그 제조 방법 | |
JP2017069282A (ja) | 半導体発光素子及びその製造方法 | |
WO2018147320A1 (ja) | 半導体発光素子 | |
JP2015191976A (ja) | 半導体発光素子及びその製造方法 | |
JP5880633B2 (ja) | 半導体発光素子 | |
WO2014203829A1 (ja) | 透明導電膜用組成物、透明電極、半導体発光素子、太陽電池 | |
WO2016072326A1 (ja) | 半導体発光素子 | |
WO2016158093A1 (ja) | 窒化物半導体発光素子 | |
JP2016195187A (ja) | 半導体発光素子 | |
JP6690139B2 (ja) | 半導体発光素子及びその製造方法 | |
JP2017103439A (ja) | 半導体発光素子及びその製造方法 | |
JP2017005156A (ja) | 半導体発光素子及びその製造方法 | |
JP2017139298A (ja) | 半導体発光素子及びその製造方法 | |
JP6468459B2 (ja) | 半導体発光素子 | |
JP2016195168A (ja) | 半導体発光素子及びその製造方法 | |
WO2015151542A1 (ja) | 半導体発光素子、発光デバイス | |
WO2015029727A1 (ja) | 半導体発光素子 | |
JP2017117966A (ja) | 半導体発光素子 | |
JP2015050381A (ja) | 半導体発光素子及びその製造方法 | |
JP2016195170A (ja) | 半導体発光素子の製造方法、半導体発光素子 | |
JP6004265B2 (ja) | Led素子及びその製造方法 |