JP6004265B2 - Led素子及びその製造方法 - Google Patents

Led素子及びその製造方法 Download PDF

Info

Publication number
JP6004265B2
JP6004265B2 JP2012218034A JP2012218034A JP6004265B2 JP 6004265 B2 JP6004265 B2 JP 6004265B2 JP 2012218034 A JP2012218034 A JP 2012218034A JP 2012218034 A JP2012218034 A JP 2012218034A JP 6004265 B2 JP6004265 B2 JP 6004265B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
led element
semiconductor
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012218034A
Other languages
English (en)
Other versions
JP2014072419A (ja
Inventor
月原 政志
政志 月原
宏治 川▲崎▼
宏治 川▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Original Assignee
Ushio Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK filed Critical Ushio Denki KK
Priority to JP2012218034A priority Critical patent/JP6004265B2/ja
Publication of JP2014072419A publication Critical patent/JP2014072419A/ja
Application granted granted Critical
Publication of JP6004265B2 publication Critical patent/JP6004265B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明はLED素子及びその製造方法に関し、特に窒化物半導体で構成された縦型LED素子及びその製造方法に関する。
従来、窒化物半導体を用いたLEDにおいては、主としてGaNが利用されている。この場合、格子整合の観点からサファイア基板上にエピタキシャル成長させて欠陥の少ないGaN膜を形成することで、窒化物半導体からなるLED素子を形成していた。ここで、サファイア基板は絶縁材であることから、GaN系LEDへの給電には、p層の一部を削ってn層を露出させ、p層及びn層の各層に給電用電極を形成していた。このように給電用の電極が同じ向きに配置されている構造のLEDを横型構造と呼び、例えば下記特許文献1にこのような技術が開示されている。
一方で、LED素子の発光効率の改善や光取り出しの効率化を目的として、p層とn層を表裏面に配置し給電する、いわゆる縦型構造のLEDの開発が進められている。この縦型構造のLEDを製造する際には、p層側にシリコン(Si)や銅タングステン(CuW)からなる支持基板を接合した後、サファイア基板が除去される。この場合、素子表面はn層側となり、このn層に給電用電極としてボンディング電極を設け、このボンディング電極に給電線であるワイヤを繋ぐ(ワイヤボンディング)ことで電力供給を行っていた。例えば下記特許文献2にはこのような技術が開示されている。
特許第2976951号明細書 特許第4207781号明細書
ところで、特にGaN系LEDを縦型構造にする場合、支持基板上に形成された各半導体層の厚みは非常に薄い。このため、n層の上層に形成されたボンディング電極にワイヤを接続する際(ワイヤボンディング時)に、ボンディング電極を介して半導体層に強い圧力がかかる。
具体的には、ワイヤボンディング時に加わる荷重は数十gの荷重をかけている。例えばボンディング電極のボンディングサイズをΦ100μm程度とすれば、ボンディング電極の直下には数百kg/cmもの強烈な荷重がかかる。この結果、直下の発光層にダメージを与えて発光効率が低下するという問題があった。
本発明は、上記の課題に鑑み、ワイヤボンディング時の発光層へのダメージを防止して、発光効率が高く、動作電圧の低い窒化物半導体系のLED素子を実現することを目的とする。
本発明のLED素子は、窒化物半導体を含むLED素子であって、
導電体又は半導体で構成された支持基板と、
前記支持基板の上層に形成された導電層と、
前記導電層の一部上面に底面を接触して形成された絶縁層と、
前記導電層の一部上面及び前記絶縁層の一部上面に底面を接触して形成された、p型窒化物半導体で構成される第1半導体層と、
前記第1半導体層の上層に形成された、窒化物半導体で構成される発光層と、
前記第1半導体層及び前記発光層よりも水平方向に広がりを有し、前記発光層の上面及び前記絶縁層の一部上面に底面を接触して形成された、n型窒化物半導体で構成される第2半導体層と、
前記第2半導体層の底面と前記絶縁層の上面が接触している領域の直上位置に係る前記第2半導体層の上層に形成されたボンディング電極とを有することを特徴とする。
上記構成によれば、LED素子は、ボンディング電極の直下の位置において、第2半導体層の底面は、第1半導体層や発光層を介さずに絶縁層の上面と直接接触している。つまり、この箇所においては第1半導体層や発光層が除去された状態となっている。このため、ワイヤボンディング時にボンディング電極の直下に大きな荷重がかけられても、発光層に対してダメージが与えられることがなく、発光効率が低下するという課題が解消する。
また、ボンディング電極の直下に絶縁層が形成されることで、第1半導体層に接触する導電層とボンディング電極の位置を水平方向にずらすことができる。これにより、発光層を流れる電流経路が水平方向に広がり、広い範囲の発光層から光を放射させることができるので、発光効率を更に高めることができる。
また、本発明のLED素子は、上記の特徴に加えて、
前記絶縁層と前記第2半導体層の界面にショットキーバリア層が形成されていることを別の特徴とする。
この構成によれば、ボンディング電極の直下に高抵抗のショットキーバリア層が形成されることで、ボンディング電極から直下に向かう電流経路を更に形成しにくくする効果が得られる。つまり、発光層を流れる電流経路を水平方向に更に広げることができ、発光効率を更に高めることができる。
加えて、ショットキーバリア層が絶縁層と第2半導体層の界面に形成されることで、ワイヤボンディング時の発光層へのダメージを緩和する効果が更に高められる。
なお、上述の構成において、
前記導電層は多層構造であり、前記第1半導体層の底面及び前記絶縁層の底面に上面が接触する最上層には、前記発光層から下方に放射される光を上方に反射させるための反射電極が形成されているものとしても構わない。
LED素子は光を一方向に取り出すことを想定している。本素子の場合、発光層から放射された光を、第2半導体層の形成側(上向き)に取り出すことを想定している。このため発光層から下向きに放射される光を反射電極が上向きに反射させることで発光効率を高めることができる。
また、上述の構成において、
前記導電層は、前記反射電極に加えて、
底面が前記支持基板の上面に接触して形成されたハンダ層と、
底面が前記ハンダ層の上面に、上面が前記反射電極の底面にそれぞれ接触して形成された保護層を有する構成としても構わない。
本素子は、例えばサファイア基板上に窒化物半導体層(第1半導体層、発光層及び第2半導体層)を形成させた後、ハンダ層を介してこの基板を別の支持基板と接合させることで製造できる。このとき、上記構成のように、反射電極とハンダ層の間に保護層が形成されることで、両基板の貼り合わせ時に、ハンダを構成する材料が反射電極側に拡散して、反射電極の反射率が落ちることによる発光効率の低下を防止する役目を果たすことができる。
本発明のLED素子の製造方法は、
p型窒化物半導体で構成される第1半導体層、窒化物半導体で構成される発光層、及びn型窒化物半導体で構成される第2半導体層を含むLED素子の製造方法であって、
サファイア基板を準備する工程(a)と、
前記サファイア基板の上層に、前記第2半導体層、前記発光層、前記第1半導体層を下からこの順に形成する工程(b)と、
前記第1半導体層及び前記発光層の一部領域をエッチングして、前記第2半導体層の上面を露出させる工程(c)と、
露出している前記第2半導体層の上面及び前記第1半導体層の一部上面を覆うように絶縁層を形成する工程(d)と、
露出している前記第1半導体層の上面及び前記絶縁層の上面を覆うように導電層を形成する工程(e)と、
前記導電層の上面に、直接又は別の導電層を介して導電体又は半導体で構成された支持基板の底面を貼り合せる工程(f)と、
前記支持基板を底面、前記サファイア基板を上面に位置させた状態で、上方からレーザを照射して前記サファイア基板を剥離して前記第2半導体基板の上面を露出させる工程(g)と、
前記第2半導体層の底面と前記絶縁層の上面が接触している領域の真上位置に係る前記第2半導体層の上層に、ボンディング電極を形成する工程(h)と、
前記ボンディング電極に対してワイヤを接続する工程(i)とを有することを特徴とする。
上記方法によれば、絶縁層を形成する前の工程(c)において、第1半導体層及び発光層の一部領域がエッチングされ、第2半導体層の上面が露出されている。この状態で絶縁層を形成することで、当該領域において第2半導体層と絶縁層が直接接触する。この後、工程(h)において、第2半導体層と絶縁層が上下方向に直接接触している領域の真上位置にボンディング電極を形成する。これにより、製造されたLED素子は、ボンディング電極の直下の位置において、第2半導体層の底面が、第1半導体層や発光層を介さずに絶縁層の上面と直接接触し、この箇所において第1半導体層や発光層が除去された状態となっている。
よって、この方法によって製造されたLED素子によれば、ワイヤボンディング時にボンディング電極の直下に大きな荷重がかけられても、発光層に対してダメージが与えられることがなく、発光効率が低下するという課題が解消する。また、発光層を流れる電流経路が水平方向に広がるので、発光効率を高めることができる。
また、本発明のLED素子の製造方法は、上記の特徴に加えて、
前記第2半導体層の上面を露出させる工程(c)の後に、前記第2半導体層の露出面に対してプラズマを照射してショットキーバリア層を形成する工程(j)を有し、
前記工程(j)の後に、前記絶縁層を形成する工程(d)を行うことを別の特徴とする。
この方法によれば、第2半導体層と絶縁層の界面にショットキーバリア層が形成される。このショットキーバリア層は、ボンディング電極の直下の位置に、高抵抗の層を形成するため、ボンディング電極から直下に向かう電流経路を更に形成しにくくする効果が得られる。つまり、発光層を流れる電流経路を水平方向に更に広げることができ、発光効率を更に高めることができる。
また、本発明のLED素子の製造方法は、上記の特徴に加えて、
前記第2半導体層の上面を露出させる工程(g)の後に、前記第2半導体層の露出面に凹凸を形成する工程(k)を有し、
前記工程(k)の後、前記ボンディング電極を形成する工程(h)を行うことを別の特徴とする。
この方法によれば、第2半導体層の表面に凹凸が形成されるので、発光層から第2半導体層に向けて放射された光のうち、第2半導体層の表面で発光層側に反射される光量を減らすことができる。これにより、素子外への取り出し光量を高めることができる。
また、上記の方法において、
前記工程(e)で形成される前記導電層は多層構造であり、
前記工程(e)は、少なくとも露出している前記第1半導体層の上面及び前記絶縁層の上面に接触する箇所には反射電極を形成する工程を含むものとしても構わない。
また、上記の方法において、
前記工程(e)で形成される前記導電層は、前記反射電極に加えて保護層及びハンダ層を含み、
前記工程(e)は、
少なくとも露出している前記第1半導体層の上面及び前記絶縁層の上面に接触する箇所に反射電極を形成する工程と、
前記反射電極の上層に前記保護層を形成する工程と、
前記保護層の上層に前記ハンダ層を形成する工程を有し、
前記貼り合せる工程(f)は、前記ハンダ層の上層に前記支持基板の底面を直接貼り合せるか、又は上層に別のハンダ層が形成されている前記支持基板の上下を反転させた後、前記ハンダ層の上層に当該別のハンダ層の底面を貼り合せる工程であるものとしても構わない。
本発明によれば、ワイヤボンディング時の発光層へのダメージを防止すると共に、発光効率が高く、動作電圧の低い窒化物半導体系のLED素子が実現できる。
LED素子の概略断面図である。 LED素子を含む概略上面図である。 LED素子の別の概略断面図である。 本発明のLED素子と従来のLED素子の逆方向電流電圧特性を対比したグラフである。 LED素子の工程断面図の一部である。 LED素子の工程断面図の一部である。 LED素子の工程断面図の一部である。 LED素子の工程断面図の一部である。 LED素子の工程断面図の一部である。 LED素子の工程断面図の一部である。 LED素子の工程断面図の一部である。 LED素子の工程断面図の一部である。 LED素子の工程断面図の一部である。 LED素子の工程断面図の一部である。 LED素子の工程断面図の一部である。 LED素子の工程断面図の一部である。 LED素子の工程断面図の一部である。 LED素子の製造方法を示すフローチャートである。
本発明のLED素子及びその製造方法につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。
[構造]
本発明のLED素子1の構造につき、図1A及び図1Bを参照して説明する。図1Aは素子の概略断面図、図1Bは概略上面図である。
LED素子1は、支持基板11、導電層20、絶縁層21、LED層30及びボンディング電極43を含んで構成される。LED層30は、p型半導体層31(「第1半導体層」に対応)、発光層33、及びn型半導体層35(「第2半導体層」に対応)が下からこの順に積層されて形成される。
なお、図1Bにおいて符号10は、LED素子1の発光領域を示している。
(支持基板11)
支持基板11は、例えばCuW、Moなどの導電性基板、又はSi、GaAsなどの半導体基板で構成される。
(導電層20)
支持基板11の上層には、多層構造からなる導電層20が形成されている。この導電層20は、本実施形態では、ハンダ層13、ハンダ層15、保護層17及び反射電極19を含む。
ハンダ層13及びハンダ層15は、例えばAu−Sn、Au−In、Au−Cu−Sn、Cu−Sn、Pd−Sn、Snなどで構成される。後述するように、これらのハンダ層13とハンダ層15は、支持基板11上に形成されたハンダ層13と、別の基板上に形成されたハンダ層15を対向させた後に、両者を貼り合せることで形成されたものである。
保護層17は、例えばPt系の金属、Ni、Wなどで構成される。後述するように、ハンダ層を介した貼り合わせの際、ハンダを構成する材料が後述する反射電極19側に拡散し、反射率が落ちることによる発光効率の低下を防止する機能を果たしている。
反射電極19は、例えばAg系の金属、Alなどで構成される。また、コンタクトをとる目的としてNi、ITO、IZOなどと組み合わせてもよい。本素子1は、LED層30の発光層33から放射された光を、図1Aの上方向に取り出すことを想定しており、反射電極19は、発光層33から下向きに放射された光を上向きに反射させることで発光効率を高める機能を果たしている。
なお、導電層20は、一部においてLED層30と接触しており、支持基板11とボンディング電極43の間に電圧が印加されると、支持基板11、導電層20、LED層30、ボンディング電極43を介してボンディングワイヤ45へと流れる電流経路が形成される。
(絶縁層21)
絶縁層21は、例えばSiO2、SiN、AlN、Al、AlONなどで構成される。この絶縁層21は、一部の上面はp型半導体層31の底面と接触し、別の一部の上面はn型半導体層35の底面と接触している。本素子1において、絶縁層21は少なくとも2つの機能を果たしているが、この点については後述する。
(LED層30)
上述したように、LED層30は、p型半導体層31、発光層33、及びn型半導体層35が下からこの順に積層されて形成される。
p型半導体層31は、例えばAlGa1−mN(0≦m<1)で構成される層(正孔供給層)とGaNで構成される層(保護層)を含む多層構造で構成される。いずれの層も、Mg、Be、Zn、Cなどのp型不純物がドープされている。
発光層33は、例えばGaInNからなる井戸層とAlGaNからなる障壁層が繰り返されてなる多重量子井戸構造を有する半導体層で形成される。これらの層はノンドープでもp型又はn型にドープされていても構わない。
n型半導体層35は、例えばAlGa1−nN(0≦n<1)で構成される層(電子供給層)とGaNで構成される層(保護層)を含む多層構造で構成される。少なくとも保護層には、Si、Ge、S、Se、Sn、Teなどのn型不純物がドープされており、特にSiがドープされているのが好ましい。
LED素子1においては、n型半導体層35は、p型半導体層31及び発光層33に比べて水平方向に広がりを有した構造である。より具体的には、図1Aに示すように、n型半導体層35は、一部の底面が発光層33の上面と接触し、別の一部の底面が絶縁層21の上面と接触している。この絶縁層21は、発光層33とp型半導体層31の側面と接触すると共に、p型半導体層31の一部の底面とも接触している。p型半導体層31の底面は、絶縁層21と導電層20(図1Aでは反射電極19)に接触している。
n型半導体層35は、上面に凹凸が形成されている。これは発光層33から上方に向けて放射された光(及び反射電極19から上向きに放射される反射光)が、n型半導体層35の表面で下向きに反射される光量を減らして、素子外への取り出し光量を高めることを目的としたものである。
(ボンディング電極43、ワイヤ45)
ボンディング電極43はn型半導体層35の上層に形成され、例えばCr−Auで構成されるn型電極で構成される。上述したように、より詳細には、ボンディング電極43は、n型半導体層35の底面と絶縁層21の上面が接触している領域の真上位置に係るn型半導体層35の上層に形成されている。
ボンディング電極43には、例えばAu、Cuなどで構成されるワイヤ45が連絡されている。このワイヤ45の他方は、本素子1が配置されている基板の給電パターン(不図示)などに接続される。
(絶縁物41、電極42)
電極42はボンディング電極43と同じ材料で構成されるものとして構わない。また、電極42は、ボンディング電極43と同様に、n型半導体層35の上層に形成されているが、ボンディング電極43とは異なりワイヤ45が接続される電極ではない。このため、電極42の底面以外の周辺には絶縁層41が形成されている。
絶縁層41は、半導体層から発せられる光に対し透過する材質が好ましく、例えばSiO2、SiN、AlN、Al、AlONなどで構成され、n型半導体層35の上面や側面、及び上述した電極42の周辺に積層されている。絶縁層41は、n型半導体層35や電極42の表面の保護膜として機能する。
[絶縁層21の機能]
次に、本素子1が備える絶縁層21の機能について説明する。本素子1において、絶縁層21は少なくとも2つの機能を果たしている。第1の機能はLED層30の発光領域の拡大、第2の機能はボンディング時の発光層33へのダメージの防止である。
第1の機能について説明する。ボンディング電極43の直下にLED層30を介して絶縁層21を介さずに導電層20が位置している場合、導電層20とボンディング電極43の間に電圧が印加されると、LED層30内ではボンディング電極43に対向する領域に集中的に電流が流れる。この場合、当該領域内の発光層33が集中的に発光し、他の箇所の発光層33の発光は弱くなる。ボンディング電極43の直下に位置する発光層33から放射される上向きの光はボンディング電極43に遮られてしまい、LED素子外の上方に放射される光量は少なくなる。このため、ボンディング電極43の直下以外に位置する発光層33をなるべく発光させるのが、発光効率を高める観点からは好ましい。このため、ボンディング電極43の直下に絶縁層21を形成して、導電層20の位置をボンディング電極43の位置とは水平方向にずらすことで、発光層33を流れる電流経路を水平方向に広げ、広い範囲の発光層33から光が放射させる機能を持たせている。
第2の機能について説明する。上述したように、LED素子1の絶縁層21は、一部の上面がp型半導体層31の底面と接触し、別の一部の上面がn型半導体層35の底面と接触している。そして、より詳細には、ボンディング電極43の形成領域の真下の位置において、絶縁層21の上面がn型半導体層35の底面と接触している。つまり、図1Aに示すように、ボンディング電極43の形成領域の真下の位置には、p型半導体層31及び発光層33が存在していない。
窒化物半導体を含むLED素子、特にGaN系のLED素子においては、厚みが非常に薄く、例えば1〜4μm程度で構成される。そして、n型半導体層35に比べて、p型半導体層31及び発光層33の厚みは極めて薄い。このため、課題の項で説明したように、ワイヤボンディング時に、ボンディング電極43の直下のLED層30には例えば数百kg/cm程度もの大きな荷重が課されると、従来構成のLED素子であれば、このLED層30内に発光層が存在するため、この発光層がダメージを受ける。
しかし、図1Aに示すLED素子1の構造の場合、ボンディング電極43の直下には、n型半導体層35は存在するものの、その下層には発光層33及びp型半導体層31は形成されておらず、代わりに絶縁層21が形成されている。このため、ワイヤボンディング時にボンディング電極43の直下に大きな荷重がかけられても、発光層33に対してダメージが与えられることがなく、発光効率が低下するという課題が解消する。
[別構成]
図1Cは本素子の別の概略断面図である。図1Aに示すLED素子1と比較して、図1Cに示すLED素子1Aは、絶縁層21とn型半導体層35の界面にショットキーバリア層50が形成されている点が異なる。
このショットキーバリア層50は、高抵抗な領域を形成しており、その厚みは極めて薄い。n型半導体層35と絶縁層21の界面にこのようなショットキーバリア層50が形成されることで、上述した絶縁層21の第1の機能と第2の機能の双方を更に高める効果が発揮される。なお、図1Cでは、ショットキーバリア層50が極めて厚膜で形成されているかのように表しているが、これは視覚的に理解させるための説明上の措置である。
まず、ショットキーバリア層50が形成されることで、ボンディング電極43から直下の方向に電流経路が形成されにくくする機能を果たす。すなわち、上述した絶縁層21の第1の機能を更に高める効果が発揮される。これにより、発光層33を流れる電流経路を水平方向に更に広げることができ、発光効率を更に高めることができる。
また、ショットキーバリア層50がn型半導体層35と絶縁層21の界面に形成されることで、ワイヤボンディング時のLED層30へのダメージが更に緩和できる効果があることが分かった。この点については、図2のグラフを参照しながら説明する。
[効果]
図2は、本発明のLED素子と従来構成のLED素子の性能を比較したグラフである。図2のグラフについて、以下説明する。
図2は、図1Aに示したLED素子1、図1Cに示すLED素子1A、及び従来のLED素子のそれぞれに対し、逆バイアスの電圧を印加したときの電流−電圧特性をグラフに示したものである。図2において、LED素子1のグラフにd1、LED素子1Aのグラフにd2、従来素子のグラフにd3と符号を付している。
上述したように、LED層30は、p型半導体層31、発光層33、及びn型半導体層35を有して構成される。このとき、p型半導体層31を負極、n型半導体層35を正極とした、いわゆる逆バイアスの電圧を印加した場合、逆バイアス電圧の絶対値が小さいうちはLED層30にはほとんど電流が流れない。その後、逆バイアス電圧の絶対値を徐々に大きくしていくと、耐圧を超え、逆向きの電流が流れ始める。
上述したように、ボンディング電極の直下に発光層が存在する従来構成の場合、ワイヤボンディング時において発光層に大きな荷重が課せられる結果、薄い膜厚で構成されている発光層や場合によってはその下層のp型半導体層にダメージが与えられる。このように、発光層やp型半導体層にダメージが与えられている場合、この半導体層内に形成されたダメージに起因してリーク電流の経路が形成されるため、逆バイアスを印加したときに流れる逆向きの電流量が多くなる。よって、逆バイアスを印加したときにLED層30を流れる逆向きの電流量を比較することで、ワイヤボンディング時にLED層30に与えられたダメージの程度を比較することができる。
図2のグラフによれば、従来素子のデータd3は、本発明のLED素子のデータd1及びd2と比較して、逆バイアス印加時の電流が著しく(2桁程度)大きくなっていることが分かる。また、データd1とd2を比較すると、どちらもデータd3よりは極めて電流値が小さいが、ショットキーバリア層50が形成されているLED素子1Aのデータd2の方が、ショットキーバリア層50が形成されていないLED素子1のデータd1よりも更に電流値が小さくなっていることが分かる。より詳細には、−5V印加時において、従来の素子(d3)に流れる逆バイアス電流は8×10−6Aであったのに対し、LED素子1に流れる電流は3×10−8Aであった。また、LED素子1Aに流れる電流は2×10−8Aであった。
これにより、ボンディング電極43の直下の位置には発光層33及びp型半導体層31を形成せず、n型半導体層35の底面と絶縁層21の上面を接触させるLED素子1やLED素子1Aの構成とすることで、ワイヤボンディング時におけるLED層30(特に発光層33やp型半導体層31)へのダメージを大きく緩和させる効果が得られることが分かる。更に、n型半導体層35の底面と絶縁層21の上面を、極めて薄いショットキーバリア層50を介して接触させるLED素子1Aの構成とすることで、前記ダメージを緩和させる効果を更に高められることが分かる。
なお、実装時の素子歩留まりについても、従来素子の場合は30%に留まっているのに対し、LED素子1及び1Aの双方とも、60%の歩留まりを実現した。
[LED素子1の製造方法]
次に、本発明のLED素子1の製造方法につき、図3A〜図3Lに示す工程断面図、及び図4に示すフローチャートを参照して説明する。また、以下の説明に示すステップ番号は、図4のフローチャートのステップ番号に対応している。なお、LED素子1Aの製造方法については後述する。
また、下記製造方法で説明する製造条件や膜厚などの寸法は、あくまで一例であって、これらの数値に限定されるものではない
(ステップS1)
図3Aに示すように、サファイア基板61上にLEDエピ層40を形成する。このステップS1は工程(a)及び工程(b)に対応しており、例えば以下の手順により行われる。
〈サファイア基板61の準備〉
まず、c面サファイア基板61のクリーニングを行う。このクリーニングは、より具体的には、例えばMOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)装置の処理炉内にc面サファイア基板61を配置し、処理炉内に流量が10slmの水素ガスを流しながら、炉内温度を例えば1150℃に昇温することにより行われる。
〈ノンドープ層36の形成〉
次に、c面サファイア基板61の表面に、GaNよりなる低温バッファ層を形成し、更にその上層にGaNよりなる下地層を形成する。これら低温バッファ層及び下地層がノンドープ層36に対応する。
ノンドープ層36のより具体的な形成方法は例えば以下の通りである。まず、МОCVD装置の炉内圧力を100kPa、炉内温度を480℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ5slmの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が50μmol/minのトリメチルガリウム及び流量が250000μmol/minのアンモニアを処理炉内に68秒間供給する。これにより、c面サファイア基板の表面61に、厚みが20nmのGaNよりなる低温バッファ層を形成する。
次に、MOCVD装置の炉内温度を1150℃に昇温する。そして、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が100μmol/minのトリメチルガリウム及び流量が250000μmol/minのアンモニアを処理炉内に30分間供給する。これにより、第1バッファ層の表面に、厚みが1.7μmのGaNよりなる下地層を形成する。
〈n型半導体層35の形成〉
次に、ノンドープ層36の上層にAlGa1−nN(0≦n<1)の組成からなる電子供給層を形成し、更にその上層にn型GaNよりなる保護層を形成する。これら電子供給層及び保護層がn型半導体層35に対応する。
n型半導体層35のより具体的な形成方法は例えば以下の通りである。まず、MOCVD装置の炉内圧力を30kPaとする。そして、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が94μmol/minのトリメチルガリウム、流量が6μmol/minのトリメチルアルミニウム、流量が250000μmol/minのアンモニア及び流量が0.025μmol/minのテトラエチルシランを処理炉内に30分間供給する。これにより、Al0.06Ga0.94Nの組成を有し、Si濃度が1×1019/cmで厚みが1.7μmの電子供給層をノンドープ層36の上層に形成する。
その後、トリメチルアルミニウムの供給を停止すると共に、それ以外の原料ガスを6秒間供給することにより、電子供給層の上層に厚みが5nmのn型GaNよりなる保護層を形成する。
なお、n型半導体層35に含まれるn型不純物としては、シリコン(Si)、ゲルマニウム(Ge)、硫黄(S)、セレン(Se)、錫(Sn)及びテルル(Te)などを用いることができる。これらの中では、特にシリコン(Si)が好ましい。
〈発光層33の形成〉
次に、n型半導体層35の上層にGaInNで構成される井戸層及びn型AlGaNで構成される障壁層が周期的に繰り返される多重量子井戸構造を有する発光層33を形成する。
発光層33のより具体的な形成方法は例えば以下の通りである。まず、MOCVD装置の炉内圧力を100kPa、炉内温度を830℃とする。そして、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が1slmの水素ガスを流しながら、原料ガスとして、流量が10μmol/minのトリメチルガリウム、流量が12μmol/minのトリメチルインジウム及び流量が300000μmol/minのアンモニアを処理炉内に48秒間供給するステップを行う。その後、流量が10μmol/minのトリメチルガリウム、流量が1.6μmol/minのトリメチルアルミニウム、0.002μmol/minのテトラエチルシラン及び流量が300000μmol/minのアンモニアを処理炉内に120秒間供給するステップを行う。以下、これらの2つのステップを繰り返すことにより、厚みが2nmのGaInNよりなる井戸層及び厚みが7nmのn型AlGaNよりなる障壁層による15周期の多重量子井戸構造を有する発光層33が、n型半導体層35の表面に形成される。
〈p型半導体層31の形成〉
次に、発光層33の上層に、AlGa1−mN(0≦m<1)で構成される層(正孔供給層)を形成し、更にその上層にp型GaNで構成される層(保護層)を形成する。これら正孔供給層及び保護層がp型半導体層31に対応する。
p型半導体層31のより具体的な形成方法は例えば以下の通りである。まず、MOCVD装置の炉内圧力を100kPaに維持し、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が25slmの水素ガスを流しながら、炉内温度を1050℃に昇温する。その後、原料ガスとして、流量が35μmol/minのトリメチルガリウム、流量が20μmol/minのトリメチルアルミニウム、流量が250000μmol/minのアンモニア及び流量が0.1μmol/minのビスシクロペンタジエニルを処理炉内に60秒間供給する。これにより、発光層33の表面に、厚みが20nmのAl0.3Ga0.7Nの組成を有する正孔供給層を形成する。その後、トリメチルアルミニウムの流量を9μmol/minに変更して原料ガスを360秒間供給することにより、厚みが120nmのAl0.13Ga0.87Nの組成を有する正孔供給層を形成する。
更にその後、トリメチルアルミニウムの供給を停止すると共に、ビスシクロペンタジエニルの流量を0.2μmol/minに変更して原料ガスを20秒間供給することにより、厚みが5nmのp型GaNよりなるコンタクト層を形成する。
なお、p型不純物としては、マグネシウム(Mg)、ベリリウム(Be)、亜鉛(Zn)、カーボン(C)などを用いることができる。
このようにしてサファイア基板61上に、ノンドープ層36、n型半導体層35、発光層33及びp型半導体層31からなるLEDエピ層40が形成される。
(ステップS2)
次に、ステップS1で得られたウェハに対して活性化処理を行う。より具体的には、RTA(Rapid Thermal Anneal:急速加熱)装置を用いて、窒素雰囲気下中650℃で15分間の活性化処理を行う。
(ステップS3)
次に、図3Bに示すように、p型半導体層31の一部の上面をマスク62で覆う。マスク62は、レジスト、SiO、Niなどを利用することができる。ここで、マスク62は、後にボンディング電極43が形成される領域に対向する箇所については覆わず、他の箇所を覆うように形成する。
(ステップS4)
次に、ウェハに対してエッチングを行うことで、図3Cに示すように、マスク62で覆われていない領域について、n型半導体層35の上面を露出させる。なお、以下では、本ステップS4でエッチングされた領域を「MESA部70」と称することがある。
より具体的には、フォトリソグラフィ及びICP(Inductively Coupled Plasma:誘導結合型プラズマ)装置を用い、マスク62で覆われていない領域に対して、n型半導体層35の表面が露出するまでエッチングを行う。このエッチング深さについては、p型半導体層31及び発光層33が取り払われた状態でn型半導体層35が露出する程度とする。
図1Aを参照して説明したように、本発明のLED素子1は、このエッチングされた箇所に対向する位置にボンディング電極43が形成される構成である。このため、本ステップS4においてエッチングを行いすぎてn型半導体層35の膜厚が極めて薄くなると、完成後にボンディング電極43の直下部の抵抗が高くなってしまい、素子特性の劣化を起こすおそれがある。このため、n型半導体層35の膜厚が一定程度(例えば500nm以上)残存するようにエッチングを行うのが好ましい。
なお、このステップS4は工程(c)に対応している。
(ステップS5)
次に、マスク62を剥離する。
(ステップS6)
次に、図3Dに示すように、ステップS4で露出されたn型半導体層35の上面(MESA部70の露出面)から隣接するp型半導体層31の上面をまたぐように、絶縁層21を形成する。なお、このとき、p型半導体層31の上面を全て覆わず、一部を露出させたままとする(領域71参照)。
より具体的には、絶縁層21としてSiOを膜厚400nm程度成膜する。なお成膜する材料は絶縁性材料であればよく、例えばSiNでも良い。なおSiNの場合、GaNと熱膨張係数が近いため後工程での熱の歪みが生じにくく、電極剥がれなどが生じにくくなるという効果がある。
なお、厳密に言えば、本ステップS6で成膜される絶縁層21のうち、MESA部70の露出面に形成される絶縁層21は、上述した第1の機能と第2の機能の双方の役割を果たしている。これに対し、MESA部70以外、すなわちp型半導体層31の上面に形成される絶縁層21は、第1の機能の役割を果たす。つまり、p型半導体層31の上面に形成される層は、p型半導体層31とショットキーとなる部材であればよく、言い換えれば絶縁部材に限らずTi,Alなどの金属やZnOなどの導電部材でも構わない。
つまり、MESA部70の露出面及び隣接するp型半導体層31の直近上面のみを覆うように絶縁層21を成膜し、それに隣接したp型半導体層31の上面に、当該p型半導体層31とショットキーとなる導電部材21aを成膜する構成としても構わない(図3E参照)。以下では、図3Dのように本ステップS6を実行したものとして説明する。
なお、このステップS6は工程(d)に対応している。
(ステップS7)
図3Fに示すように、p型半導体層31及び絶縁層21の上面を覆うように、導電層20を形成する。ここでは、反射電極19、保護層17、及びハンダ層15を含む多層構造の導電層20を形成する。
導電層20のより具体的な形成方法は例えば以下の通りである。まず、スパッタ装置にてp型半導体層31及び絶縁層21の上面を覆うように、膜厚0.7nmのNi及び膜厚120nmのAgを全面に成膜して、反射電極19を形成する。次に、RTA装置を用いてドライエアー雰囲気中で400℃2分間のコンタクトアニールを行う。
次に、電子線蒸着装置(EB装置)にて反射電極19の上面(Ag表面)に、膜厚100nmのTiと膜厚200nmのPtを3周期成膜することで、保護層17を形成する。更にその後、保護層17の上面(Pt表面)に、膜厚10nmのTiを蒸着させた後、Au80%Sn20%で構成されるAu−Snハンダを膜厚3μm蒸着させることで、ハンダ層15を形成する。
なお、このハンダ層15の形成ステップにおいて、サファイア基板61とは別に準備された支持基板11の上面にもハンダ層13を形成するものとして構わない(図3G参照)。このハンダ層13は、ハンダ層15と同一の材料で構成されるものとしてよく、次のステップにおいてハンダ層13と接合されることで、サファイア基板61と支持基板11が、ハンダ層13及びハンダ層15を接触させる向きに貼り合せられる。なお、この支持基板11としては、構造の項で前述したように、例えばCuWが用いられる。
なお、このステップS7は工程(e)に対応している。
(ステップS8)
次に、図3Hに示すように、サファイア基板61と支持基板11とを、ハンダ層13及びハンダ層15を接触させる向きに貼り合せる。より具体的には、280℃の温度、10MPaの圧力下で、ハンダ層15と支持基板11の上層に形成されたハンダ層13とを貼り合せる。なお、このステップS8は工程(f)に対応している。
(ステップS9)
次に、図3Iに示すように、サファイア基板61を剥離する。より具体的には、サファイア基板61を上に、支持基板11を下に向けた状態で、サファイア基板61側からKrFエキシマレーザを照射して、サファイア基板61とLEDエピ層40の界面を分解させることでサファイア基板61の剥離を行う。サファイア61はレーザが通過する一方、その下層のGaNはレーザを吸収するため、この界面が高温化してGaNが分解される。これによってサファイア基板61が剥離される。
その後、ウェハ上に残存しているGaNを、塩酸などを用いたウェットエッチング、ICP装置を用いたドライエッチングによって除去し、n型半導体層35を露出させる。なお、本ステップS9においてノンドープ層36が除去されて、p型半導体層31、発光層33、及びn型半導体層35がこの順に積層されてなるLED層30が残存する。
なお、このステップS9は工程(g)に対応している。
(ステップS10)
次に、図3Jに示すように隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ICP装置を用いて絶縁層21が露出するまでLED層30をエッチングする。これにより、隣接領域のLED層30同士が分離される。
なお、このエッチング工程は、素子側面を垂直に削るよりは10°以上のテーパー角を有して削るのが好ましい。これは、側面にテーパー角を有してエッチングを行った場合の方が、後のステップS13において、素子側面に絶縁層41が形成しやすくなるためである。素子側面に絶縁層41が形成されない場合、リーク電流が発生する原因となるおそれがある。
(ステップS11)
次に、図3Kに示すようにn型半導体層35の表面に凹凸を形成する。具体的には、KOH等のアルカリ溶液を浸すことで凹凸形成を行う。このとき、後に電極42及びボンディング電極43を形成する箇所に対しては、凹凸を形成しないものとしても構わない。これらの箇所に凹凸を形成しないことで、電極を形成する箇所のn型半導体層35の表面が平坦な状態のまま維持される。電極形成箇所のn型半導体層35の表面を平坦な状態のまま維持することで、特にボンディング電極43の形成後、ワイヤボンディングを行う際にボンディング電極43とn型半導体層35の界面にボイドが発生するのを防ぐ効果が得られる。このステップS11が工程(k)に対応する。
(ステップS12)
次に、図3Lに示すように、n型半導体層35の上面に電極42及びボンディング電極43を形成する。より具体的には、膜厚100nmのCrと膜厚3μmのAu100nmからなる電極を形成後、窒素雰囲気中で250℃1分間のシンタリングを行う。なお、このステップS12は工程(h)に対応している。
(ステップS13)
次に、露出されている素子側面、及びボンディング電極43以外の上面を絶縁層41で覆う。より具体的には、EB装置にてSiO膜を形成する。なおSiN膜を形成しても構わない。
(ステップS14)
次に、各素子同士を例えばレーザダイシング装置によって分離する。
(ステップS15)
次に、支持基板11の裏面を例えばAgペーストにてパッケージと接合し、ボンディング電極43に対してワイヤボンディングを行う。例えば、50gの荷重でΦ100μmのボンディング領域にAuからなるワイヤ45を連結させることで、ワイヤボンディングを行う。これにより、図1Aに示すLED素子1が形成される。なお、このステップS15は工程(i)に対応している。
[LED素子1Aの製造方法]
次に、LED素子1Aの製造方法につき説明する。
LED素子1の製造方法と同様に、上述したステップS1〜S4を行う。
(ステップS4A)
ステップS4の後、露出したn型半導体層35の上面に対してプラズマを照射してショットキーバリア層50を形成する。より具体的には、ウェハをプラズマ照射装置内に設置した状態で、O、Ar、Nなどを供給してプラズマを発生させ、露出したn型半導体層35の上面すなわちMESA部70に照射を行い、当該MESA部70
を不活性化させる。MESA部70がプラズマ中にさらされることで、その表面が不活性化されて、極めて薄膜のショットキーバリア層50が形成される(図3M参照)。これにより、一種の絶縁膜が付いた状態に近くなり、前述したようにLED素子1よりも更に電気的耐圧を高める効果が得られる。
この後、ステップS5〜S15と同様の処理を行うことで、図1Cに示すLED素子1Aが形成される。
なお、このステップS4Aが工程(j)に対応する。
[別実施形態]
以下、別実施形態について説明する。
〈1〉 上述の実施形態では、保護層17をサファイア基板61側に形成したが、支持基板11側に形成しても構わない。すなわち、図3Gに示す構成に代えて、支持基板11の上層に保護層17を形成し、その上層にハンダ層13を形成したものを、ステップS8においてサファイア基板61と貼り合せても構わない。
〈2〉 上述の実施形態では、サファイア基板61と支持基板11の両者にハンダ層を形成したが(ハンダ層13、15)、どちらか一方にのみハンダ層を形成した後に両基板を貼り合せても構わない。
〈3〉 図1A及び図1Cに示した構造、並びに図3A〜図3M及び図4に示した製造方法は、好ましい実施形態の一例であって、これらの構成やプロセスの全てを備えなければならないというものではない。例えばハンダ層13とハンダ層15は、2つの基板の貼り合せを効率的に行うべく形成されたものであって、2基板の貼り合せが実現できるのであればLED素子1の機能を実現する上で必ずしも必要なものではない。
反射電極19は、発光層33から放射される光の取り出し効率を更に向上させる意味においては備えるのが好適であるが、必ずしも備えなければならないというものではない。保護層17、n型半導体層35の表面の凹凸なども同様である。
1,1A : 本発明のLED素子
10 : 発光領域
11 : 支持基板
13 : ハンダ層
15 : ハンダ層
17 : 保護層
19 : 反射電極
20 : 導電層
21 : 絶縁層
21a : 導電部材
30 : LED層
31 : p型半導体層
33 : 発光層
35 : n型半導体層
36 : ノンドープ層
40 : LEDエピ層
41 : 絶縁層
42 : 電極
43 : ボンディング電極
45 : ワイヤ
50 : ショットキーバリア層
61 : サファイア基板
62 : マスク
70 : MESA部
71 : 露出領域

Claims (9)

  1. 窒化物半導体を含むLED素子であって、
    導電体又は半導体で構成された支持基板と、
    前記支持基板の上層に形成された導電層と、
    前記導電層の一部上面に底面を接触して形成された絶縁層と、
    前記導電層の一部上面及び前記絶縁層の一部上面に底面を接触して形成された、p型窒化物半導体で構成される第1半導体層と、
    前記第1半導体層の上層に形成された、窒化物半導体で構成される発光層と、
    前記第1半導体層及び前記発光層よりも水平方向に広がりを有し、前記発光層の上面及び前記絶縁層の一部上面に底面を接触して形成された、n型窒化物半導体で構成される第2半導体層と、
    前記第2半導体層の底面と前記絶縁層の上面が接触している領域の直上位置に係る前記第2半導体層の上層に形成されたボンディング電極と、
    前記ボンディング電極の面に接触して形成されたボンディングワイヤとを有することを特徴とするLED素子。
  2. 前記絶縁層と前記第2半導体層の界面にショットキーバリア層が形成されていることを特徴とする請求項1に記載のLED素子。
  3. 前記導電層は多層構造であり、前記第1半導体層の底面及び前記絶縁層の底面に上面が接触する最上層には、前記発光層から下方に放射される光を上方に反射させるための反射電極が形成されていることを特徴とする請求項1又は2に記載のLED素子。
  4. 前記導電層は、前記反射電極に加えて、
    底面が前記支持基板の上面に接触して形成されたハンダ層と、
    底面が前記ハンダ層の上面に、上面が前記反射電極の底面にそれぞれ接触して形成された保護層を有することを特徴とする請求項3に記載のLED素子。
  5. p型窒化物半導体で構成される第1半導体層、窒化物半導体で構成される発光層、及びn型窒化物半導体で構成される第2半導体層を含むLED素子の製造方法であって、
    サファイア基板を準備する工程(a)と、
    前記サファイア基板の上層に、前記第2半導体層、前記発光層、前記第1半導体層を下からこの順に形成する工程(b)と、
    前記第1半導体層及び前記発光層の一部領域をエッチングして、前記第2半導体層の上面を露出させる工程(c)と、
    露出している前記第2半導体層の上面及び前記第1半導体層の一部上面を覆うように絶縁層を形成する工程(d)と、
    露出している前記第1半導体層の上面及び前記絶縁層の上面を覆うように導電層を形成する工程(e)と、
    前記導電層の上面に、直接又は別の導電層を介して導電体又は半導体で構成された支持基板の底面を貼り合せる工程(f)と、
    前記支持基板を底面、前記サファイア基板を上面に位置させた状態で、上方からレーザを照射して前記サファイア基板を剥離して前記第2半導体層の上面を露出させる工程(g)と、
    前記第2半導体層の底面と前記絶縁層の上面が接触している領域の真上位置に係る前記第2半導体層の上層に、ボンディング電極を形成する工程(h)と、
    前記ボンディング電極に対してワイヤを接続する工程(i)とを有することを特徴とするLED素子の製造方法。
  6. 前記第2半導体層の上面を露出させる工程(c)の後に、前記第2半導体層の露出面に対してプラズマを照射してショットキーバリア層を形成する工程(j)を有し、
    前記工程(j)の後に、前記絶縁層を形成する工程(d)を行うことを特徴とする請求項5に記載のLED素子の製造方法。
  7. 前記第2半導体層の上面を露出させる工程(g)の後に、前記第2半導体層の露出面に凹凸を形成する工程(k)を有し、
    前記工程(k)の後、前記ボンディング電極を形成する工程(h)を行うことを特徴とする請求項5又は6に記載のLED素子の製造方法。
  8. 前記工程(e)で形成される前記導電層は多層構造であり、
    前記工程(e)は、少なくとも露出している前記第1半導体層の上面及び前記絶縁層の上面に接触する箇所には反射電極を形成する工程を含むことを特徴とする請求項5〜7のいずれか1項に記載のLED素子の製造方法。
  9. 前記工程(e)で形成される前記導電層は、前記反射電極に加えて保護層及びハンダ層を含み、
    前記工程(e)は、
    少なくとも露出している前記第1半導体層の上面及び前記絶縁層の上面に接触する箇所に反射電極を形成する工程と、
    前記反射電極の上層に前記保護層を形成する工程と、
    前記保護層の上層に前記ハンダ層を形成する工程を有し、
    前記貼り合せる工程(f)は、前記ハンダ層の上層に前記支持基板の底面を直接貼り合せるか、又は上層に別のハンダ層が形成されている前記支持基板の上下を反転させた後、前記ハンダ層の上層に当該別のハンダ層の底面を貼り合せる工程であることを特徴とする請求項8に記載のLED素子の製造方法。
JP2012218034A 2012-09-28 2012-09-28 Led素子及びその製造方法 Expired - Fee Related JP6004265B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012218034A JP6004265B2 (ja) 2012-09-28 2012-09-28 Led素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012218034A JP6004265B2 (ja) 2012-09-28 2012-09-28 Led素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014072419A JP2014072419A (ja) 2014-04-21
JP6004265B2 true JP6004265B2 (ja) 2016-10-05

Family

ID=50747348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012218034A Expired - Fee Related JP6004265B2 (ja) 2012-09-28 2012-09-28 Led素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP6004265B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173465A (ja) * 2005-12-21 2007-07-05 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP2011198997A (ja) * 2010-03-19 2011-10-06 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子
EP2701212B1 (en) * 2012-08-20 2020-06-17 LG Innotek Co., Ltd. Light emitting diode

Also Published As

Publication number Publication date
JP2014072419A (ja) 2014-04-21

Similar Documents

Publication Publication Date Title
JP4999696B2 (ja) GaN系化合物半導体発光素子及びその製造方法
WO2014045883A1 (ja) Led素子及びその製造方法
JP2007067418A (ja) 二重ヘテロ構造の発光領域を有するiii族窒化物発光デバイス
JP5232975B2 (ja) 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
US8772808B2 (en) Semiconductor light emitting element and manufacturing method thereof
WO2015141517A1 (ja) 半導体発光素子及びその製造方法
JP5440674B1 (ja) Led素子及びその製造方法
KR101203137B1 (ko) GaN계 화합물 반도체 발광 소자 및 그 제조 방법
JP2007158100A (ja) 窒化物半導体発光素子の製造方法
JP5818031B2 (ja) Led素子
JP2017069282A (ja) 半導体発光素子及びその製造方法
JP2007042944A (ja) 窒化物半導体素子の製法
WO2016072326A1 (ja) 半導体発光素子
JP6004265B2 (ja) Led素子及びその製造方法
JP2014170815A (ja) Led素子
KR100838756B1 (ko) 질화물계 반도체 발광소자의 제조방법
JP2015153827A (ja) 半導体発光素子及びその製造方法
JP6690139B2 (ja) 半導体発光素子及びその製造方法
WO2015029727A1 (ja) 半導体発光素子
WO2014034762A1 (ja) 窒化物半導体素子
JP5725069B2 (ja) 窒化物半導体発光素子
JP2017005156A (ja) 半導体発光素子及びその製造方法
JP2016192527A (ja) 半導体発光素子及びその製造方法
JP2015050381A (ja) 半導体発光素子及びその製造方法
KR101115571B1 (ko) GaN계 화합물 반도체 발광 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160825

R150 Certificate of patent or registration of utility model

Ref document number: 6004265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees