JP2017103439A - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法 Download PDFInfo
- Publication number
- JP2017103439A JP2017103439A JP2015238060A JP2015238060A JP2017103439A JP 2017103439 A JP2017103439 A JP 2017103439A JP 2015238060 A JP2015238060 A JP 2015238060A JP 2015238060 A JP2015238060 A JP 2015238060A JP 2017103439 A JP2017103439 A JP 2017103439A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor layer
- layer
- light emitting
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】良好な寿命特性を有し、且つ従来よりも光取り出し効率の向上した半導体発光素子を提供する。
【解決手段】半導体発光素子は、基板と、基板の上層に形成された、ｎ型又はｐ型の第一半導体層と、活性層と、第一半導体層とは導電型の異なる第二半導体層とを含む半導体層と、第一半導体層の面のうち、活性層とは反対側の面に接触して形成された第一電極と、第二半導体層の面のうち、活性層とは反対側の面に接触し、基板の面に直交する方向に関して第一電極に対向する位置を含む領域に形成された第二電極とを備える。第一半導体層の面のうち、活性層とは反対側の面であって、第一電極が形成されていない領域の少なくとも一部は凹凸面で構成される。第二半導体層は、第一電極の外縁部よりも外側の位置において第二電極と接触している。
【選択図】 図１Ｂ
【解決手段】半導体発光素子は、基板と、基板の上層に形成された、ｎ型又はｐ型の第一半導体層と、活性層と、第一半導体層とは導電型の異なる第二半導体層とを含む半導体層と、第一半導体層の面のうち、活性層とは反対側の面に接触して形成された第一電極と、第二半導体層の面のうち、活性層とは反対側の面に接触し、基板の面に直交する方向に関して第一電極に対向する位置を含む領域に形成された第二電極とを備える。第一半導体層の面のうち、活性層とは反対側の面であって、第一電極が形成されていない領域の少なくとも一部は凹凸面で構成される。第二半導体層は、第一電極の外縁部よりも外側の位置において第二電極と接触している。
【選択図】 図１Ｂ
Description
本発明は、半導体発光素子及びその製造方法に関する。
近年、窒化物半導体を用いた発光素子の開発が進められている。この発光素子は、ｎ型半導体層と、ｐ型半導体層と、これらｎ型半導体層及びｐ型半導体層に挟まれるように形成された活性層とを含んで構成される。ｎ型半導体層とｐ型半導体層の間に電位差が設けられることで両者間に電流が流れ、活性層内で電子と正孔が再結合して発光する。活性層内で生成されたこの光を有効に利用すべく、種々の研究開発が進められている。
例えば、下記特許文献１には、いわゆる「縦型構造」を有する発光素子が開示されている。縦型構造の素子とは、活性層に対して基板に直交する方向に電圧が印加されることで、活性層が発光する素子を指す。
図５は、特許文献１に開示された半導体発光素子の断面図を模式的に示したものである。従来の半導体発光素子９０は、基板９１上に導電層９２、反射膜９３、絶縁層９４、反射電極９５、半導体層９９、及びｎ側電極１００を備えて構成される。半導体層９９は、ｐ型半導体層９６、活性層９７、及びｎ型半導体層９８が基板９１側から順に積層されて構成される。
絶縁層９４の下層には金属材料からなる反射膜９３が形成されているが、この反射膜９３はオーミック性を有さず電極としての機能を奏さない。一方、反射電極９５は金属材料からなり、ｐ型半導体層９６の間でオーミック接触が実現されることで電極（ｐ側電極）として機能している。
反射電極９５は、活性層９７で生成された光のうち、基板９１に向かう方向（図面下向き）に放射された光を反射させてｎ側半導体層９８側（図面上向き）に取り出すことで、光の取り出し効率を高める目的を兼ねている。反射膜９３も同様の目的で形成されており、反射電極９５が形成されていない箇所を通過して下向きに進行した光を反射させてｎ側半導体層９８側に進行方向を変えることで、光の取り出し効率が高められる。
しかし、活性層９７から下向きに放射された光が反射膜９３によって反射されて上向きに取り出されるに際し、この光は、反射膜９３で反射される前と反射した後の２回にわたって、絶縁層９４内を通過することになる。絶縁層９４は透明膜として構成されるものの、この絶縁層９４内を光が通過する際に数％の光が絶縁層９４によって吸収されてしまう。より詳細には、活性層９７から絶縁層９４を通過して反射膜９３に達するまでに３〜４％程度の光が吸収され、更に反射膜９３で反射された光が絶縁層９４を通過してｎ型半導体層９８側の外部に取り出されるまでに更に３〜４％の光が吸収される。
つまり、従来の構成では、活性層９７から放射された光のうち、下向きに放射された光を反射させて取り出し効率を高めてはいるものの、一部の光が絶縁層９４内に吸収されてしまっているため、取り出し効率を十分に高められているとはいえない。
また、本発明者は、光取り出し効率を高めるべく、ｎ型半導体層９８の表面に凹凸を形成することを検討した。このとき、所定の時間以上発光を持続させると、発光しなくなる素子が顕在化することを見出した。
本発明は、上記の課題に鑑み、良好な寿命特性を有し、且つ従来よりも光取り出し効率の向上した半導体発光素子を提供することを目的とする。
本発明に係る半導体発光素子は、
基板と、
前記基板の上層に形成された、ｎ型又はｐ型の第一半導体層と、活性層と、前記第一半導体層とは導電型の異なる第二半導体層とを含む半導体層と、
前記第一半導体層の面のうち、前記活性層とは反対側の面に接触して形成された第一電極と、
前記第二半導体層の面のうち、前記活性層とは反対側の面に接触し、前記基板の面に直交する方向に関して前記第一電極に対向する位置を含む領域に形成された第二電極とを備え、
前記第一半導体層の面のうちの、前記活性層とは反対側の面は、前記第一電極が形成されている領域内は平坦面で構成され、前記第一電極が形成されていない領域内の少なくとも一部は凹凸面で構成され、
前記第二半導体層は、前記第一電極の外縁部よりも外側の位置において、前記第二電極と接触していることを特徴とする。
基板と、
前記基板の上層に形成された、ｎ型又はｐ型の第一半導体層と、活性層と、前記第一半導体層とは導電型の異なる第二半導体層とを含む半導体層と、
前記第一半導体層の面のうち、前記活性層とは反対側の面に接触して形成された第一電極と、
前記第二半導体層の面のうち、前記活性層とは反対側の面に接触し、前記基板の面に直交する方向に関して前記第一電極に対向する位置を含む領域に形成された第二電極とを備え、
前記第一半導体層の面のうちの、前記活性層とは反対側の面は、前記第一電極が形成されている領域内は平坦面で構成され、前記第一電極が形成されていない領域内の少なくとも一部は凹凸面で構成され、
前記第二半導体層は、前記第一電極の外縁部よりも外側の位置において、前記第二電極と接触していることを特徴とする。
上記の構成によれば、第一半導体層の面のうち、活性層とは反対側の面の少なくとも一部には凹凸面が形成されている。この結果、活性層から第一半導体層に向かって放射された光のうち、第一半導体層の面で反射されて活性層側に向かう光の量を減らすことができ、光取り出し量が向上する。
ところで、活性層で光を発光させるためには、第一電極と第二電極の間に電位差を発生させ、第一電極と第二電極との間に活性層を介した電流を流す。このとき、第一電極の外縁部及び第二電極の外縁部には電界が集中しやすい。電界が集中しやすい箇所が近接していると、この間で局所的に加熱が生じ、半導体層が劣化することが想定される。また、加熱に伴う温度上昇に起因して、電極を構成する材料がマイグレーションし、第一電極と第二電極とが短絡するおそれがある。これらの現象が生じると、発光素子はもはや不点灯状態になってしまう。すなわち、発光素子の寿命特性が低くなる。
特に、上記のように、第二半導体層の面のうち、活性層とは反対側の面に接触し、基板の面に直交する方向に関して前記第一電極に対向する位置を含む領域に第二電極を形成する場合、第二電極と第一電極の距離（基板の面に直交する方向に関する距離）が近づく。つまり、このような構成の下では、従来の発光素子よりも寿命特性が低下しやすくなる。
そこで、上記の構成では、第二電極を、第一電極の外縁部よりも更に外側の位置まで延伸させて形成することで、第一電極の外縁部と、第二電極の外縁部の離間距離を確保している。これにより、電界が集中しやすい領域同士の距離を離すことで、半導体層の劣化の進行や、マイグレーションの進行が抑制され、寿命特性が向上する。なお、第二電極の外縁部を、第一電極の外縁部よりも内側の位置とすることでも、両者間の離間距離を確保することはできるが、この場合、活性層内を流れる電流の、基板の面に平行な方向に関する拡がりが犠牲になってしまう。上記のような構成とすることで、光取り出し効率の向上と寿命特性の向上の双方を実現することができる。
また、上記の構成では、第一半導体層の面のうちの活性層とは反対側の面は、第一電極が形成されている領域が平坦面で構成されている。もし、この領域内の第一半導体層の面が凹凸面で形成されていると、第一半導体層の上面に第一電極を形成する際に、凹凸面の凹部内に第一電極を構成する材料が流入する可能性がある。このとき、第一電極と第二電極の距離が更に近づいてしまい、寿命特性の低下につながるおそれがある。第一電極が形成されている領域内においては、第一半導体層の面を平坦面とすることで、第一半導体層の凹凸面に第一電極の構成材料が流入することが抑制される。
上記の電流遮断層としては、例えばＳｉＯ２、ＳｉＮ、Ｚｒ２Ｏ３、ＡｌＮ、Ａｌ２Ｏ３等の絶縁性材料を用いることができる。
前記第二電極の面のうち、前記第二半導体層側の面の全面が前記第二半導体層と接触しているものとしても構わない。
この構成によれば、活性層から第二電極側へ放射された光が、第二電極で反射された後に第一半導体層へ向かう間に、第二半導体層と第二電極の間において、他の層による光吸収を実質的にゼロにすることができるため、光取り出し効率を従来よりも高めることができる。
前記第一半導体層の面のうち、前記活性層とは反対側の面であって、前記第一電極の外縁部よりも外側の領域は、平坦面で構成されているものとしても構わない。
上述したように、第二電極の外縁部は、第一電極の外縁部よりも外側に位置している。ここで、第一電極の外縁部よりも外側の領域において、第一半導体層の面に凹凸面が形成されている場合、第一半導体層の上面に第一電極を形成する際に、第一電極の構成材料が、第一半導体層の面上に設けられた凹部に流入するおそれがある。この凹部は、第二電極の外縁部に近いため、両者間の間で加熱が生じ、寿命特性が低下する可能性がある。上記の構成のように、第一電極の外縁部よりも外側の領域については、第一半導体層の表面を平坦面で構成することで、万一、第一電極の構成材料が第一半導体層の凹凸面に流入したとしても、第二電極の外縁部に近接した位置に流入する事態を回避することができる。
また、第一電極の外縁部よりも外側の領域については、第一電極の外縁部よりも内側の領域に比べて面積が極めて小さいため、第一半導体層の表面を凹凸面にするか平坦面にするかで、光取り出し量に大きな差異は生じない。よって、上記の構成によれば、高い光取り出し量を確保しながらも、寿命特性の向上した発光素子が実現される。
前記第二電極の外縁部は、前記第一電極の外縁部よりも外側で、且つ前記半導体層の外縁部よりも内側に配置されているものとしても構わない。
第二電極の外縁部が半導体層の外縁部よりも内側になるように第二電極を配置することで、第二電極は外気に暴露されることがなく、素子の内部に留められる。これにより、第二電極の構成材料がマイグレーションによって第一電極側に拡散するのを抑制する効果が得られる。
前記第二電極は、前記第二半導体層とは反対側の面よりも、前記第二半導体層側の面の方が面積が大きいものとしても構わない。より詳細には、前記第二電極の外縁部がナイフエッジ形状を示すように構成されるものとしても構わない。
上記のように第二電極をテーパー形状（特にナイフエッジ形状）とすることで、第二電極と電流遮断層の密着性が高められ、第二電極のマイグレーションをより確実に防止することができる。
前記基板の面に直交する方向に関して前記第一電極と対向する位置において、前記第二電極の面のうち、前記第二半導体層とは反対側の面に、直接又は他の導電層を介して接触して形成された電流遮断層を有するものとしても構わない。
上記の構成によれば、第一電極と第二電極の間を流れる電流が、基板の面に直交する方向に集中して流れるのが抑制される。これにより、活性層内を流れる電流を、基板の面に平行な方向に拡げる効果が得られ、発光効率が向上する。この結果、第二電極と第二半導体層の間に絶縁層を設ける必要がなくなるため、この絶縁層内での光吸収が抑制され、光取り出し効率が更に向上する。
前記第一電極の外縁部は、前記基板の面に直交する方向に見たときに枠形状を示すものとしても構わない。このとき、前記基板の面に直交する方向に発光素子を見たときに、第二電極と第二半導体層との接触位置は、この枠形状よりも外側であるものとしても構わない。
前記活性層は、ピーク波長が４００ｎｍ以下の光を放射する窒化物半導体で構成されているものとしても構わない。
ピーク波長が４００ｎｍ以下の光を発する発光素子においては、第一半導体層及び第二半導体層内での光吸収を抑制するため、これらの半導体層の厚みをなるべく薄くする必要がある。例えば、半導体層の厚みは５μｍ以下で構成される。このとき、基板の面に直交する方向に関し、第一電極と第二電極の離間距離が短くなり、上述したような半導体層の劣化の課題が生じやすくなる。しかし、上記の構成によれば、第二電極と第二半導体層との接触位置を、第一電極の外縁部よりも外側とすることで、第一電極の外縁部と、第二電極の外縁部の離間距離が確保されている。これにより、半導体層の劣化が抑制され、寿命特性が向上する。
本発明の半導体発光素子の製造方法は、
成長基板を準備する工程（ａ）と、
前記成長基板の上層に、ｎ型又はｐ型の第一半導体層と、活性層と、前記第一半導体層とは導電型の異なる第二半導体層とを含む半導体層を形成する工程（ｂ）と、
前記第二半導体層の上面に第二電極を形成する工程（ｃ）と、
前記第二電極の上層に、接合層を介して前記成長基板とは別の支持基板を貼り合わせる工程（ｄ）と、
前記成長基板を剥離して前記第一半導体層を露出させる工程（ｅ）と、
露出した前記第一半導体層の表面を加工して、凹凸面と平坦面を形成する工程（ｆ）と、
前記第一半導体層の面のうち、前記平坦面の一部に第一電極を形成する工程（ｇ）とを有し、
前記工程（ｇ）は、前記第一電極の構成材料を前記凹凸面に流入させないように前記第一電極を形成することを特徴とする。
成長基板を準備する工程（ａ）と、
前記成長基板の上層に、ｎ型又はｐ型の第一半導体層と、活性層と、前記第一半導体層とは導電型の異なる第二半導体層とを含む半導体層を形成する工程（ｂ）と、
前記第二半導体層の上面に第二電極を形成する工程（ｃ）と、
前記第二電極の上層に、接合層を介して前記成長基板とは別の支持基板を貼り合わせる工程（ｄ）と、
前記成長基板を剥離して前記第一半導体層を露出させる工程（ｅ）と、
露出した前記第一半導体層の表面を加工して、凹凸面と平坦面を形成する工程（ｆ）と、
前記第一半導体層の面のうち、前記平坦面の一部に第一電極を形成する工程（ｇ）とを有し、
前記工程（ｇ）は、前記第一電極の構成材料を前記凹凸面に流入させないように前記第一電極を形成することを特徴とする。
前記工程（ｇ）は、具体的には、以下の方法で実現することができる。すなわち、
前記工程（ｇ）は、
前記平坦面の面積よりも開口面積が小さい開口領域を含むレジストマスクを準備する工程（ｇ１）と、
前記平坦面の一部領域を前記開口領域を介して露出させた状態で、前記第一半導体層の上面に前記レジストマスクを形成する工程（ｇ２）と、
前記レジストマスクの上面及び前記開口領域を介して露出した前記第一半導体層の上面に、前記第一電極を構成する導電性材料を形成する工程（ｇ３）と、
前記レジストマスクを除去して、前記平坦面の一部上面に前記第一電極を形成する工程（ｇ４）とを有するものとしても構わない。
前記工程（ｇ）は、
前記平坦面の面積よりも開口面積が小さい開口領域を含むレジストマスクを準備する工程（ｇ１）と、
前記平坦面の一部領域を前記開口領域を介して露出させた状態で、前記第一半導体層の上面に前記レジストマスクを形成する工程（ｇ２）と、
前記レジストマスクの上面及び前記開口領域を介して露出した前記第一半導体層の上面に、前記第一電極を構成する導電性材料を形成する工程（ｇ３）と、
前記レジストマスクを除去して、前記平坦面の一部上面に前記第一電極を形成する工程（ｇ４）とを有するものとしても構わない。
前記工程（ｃ）は、前記第二半導体層の外縁部よりも内側の位置において前記第二半導体層の上面に接触して前記第二電極を形成する工程であるものとしても構わない。
前記工程（ｆ）は、露出した前記第一半導体層の表面のうち、少なくとも外縁部に隣接した領域は前記平坦面を構成するように、表面を加工する工程であるものとしても構わない。
前記工程（ｇ）は、前記第二半導体層と前記第二電極との接触位置よりも内側の位置に前記第一電極を形成する工程であるものとしても構わない。
前記工程（ｃ）は、前記第二半導体層との接触面から離れるほどに面積が小さくなるような、テーパー形状を示す前記第二電極を形成する工程であるものとしても構わない。より詳細には、前記工程（ｃ）は、外縁部がナイフエッジ形状を示すように前記第二電極を形成する工程であるものとしても構わない。
前記工程（ｇ）は、前記支持基板の面に直交する方向に見たときに、外縁部が枠形状を示すような前記第一電極を形成する工程であるものとしても構わない。
前記工程（ｂ）で形成される前記活性層は、ピーク波長が４００ｎｍ以下の光を放射する窒化物半導体で構成されているものとしても構わない。
前記工程（ｂ）で形成される前記半導体層は、厚みが５μｍ以下で構成されているものとしても構わない。
本発明によれば、良好な寿命特性を有し、且つ従来よりも光取り出し効率の向上した半導体発光素子が実現される。
本発明の半導体発光素子及びその製造方法につき、図面を参照して説明する。なお、各図において、図面の寸法比と実際の寸法比は必ずしも一致しない。また、以下において、「ＡｌＧａＮ」という記述は、ＡｌｍＧａ１−ｍＮ（０＜ｍ＜１）という記述と同義であり、ＡｌとＧａの組成比の記述を単に省略して記載したものであって、ＡｌとＧａの組成比が１：１である場合に限定する趣旨ではない。「ＩｎＧａＮ」等の記述についても同様である。
［構造］
図１Ａ〜図１Ｂは、本発明の半導体発光素子の一実施形態の構成を模式的に示す図面である。図１Ａは光取り出し方向から見たときの平面図に対応する。図１Ｂは、図１Ａ内におけるＸ１−Ｘ１線で切断したときの断面図に対応する。以下では、光取り出し面をＸ−Ｙ平面とし、このＸ−Ｙ平面に直交する方向をＺ方向と規定する。
図１Ａ〜図１Ｂは、本発明の半導体発光素子の一実施形態の構成を模式的に示す図面である。図１Ａは光取り出し方向から見たときの平面図に対応する。図１Ｂは、図１Ａ内におけるＸ１−Ｘ１線で切断したときの断面図に対応する。以下では、光取り出し面をＸ−Ｙ平面とし、このＸ−Ｙ平面に直交する方向をＺ方向と規定する。
図１Ｂに示すように、半導体発光素子１は、基板３と、基板３の上層に形成された半導体層５と、第一電極１５と、第二電極１３と、電流遮断層２４とを備える。以下では、半導体発光素子１を単に「発光素子１」と適宜略記することがある。
（基板３）
基板３は、例えばＣｕＷ、Ｗ、Ｍｏなどの導電性基板、又はＳｉなどの半導体基板で構成される。
基板３は、例えばＣｕＷ、Ｗ、Ｍｏなどの導電性基板、又はＳｉなどの半導体基板で構成される。
（半導体層５）
本実施形態では、半導体層５は、基板３に近い側からｐ型半導体層１１、活性層９及びｎ型半導体層７が順に積層されて形成されている。本実施形態では、ｎ型半導体層７が「第一半導体層」に対応し、ｐ型半導体層１１が「第二半導体層」に対応する。
本実施形態では、半導体層５は、基板３に近い側からｐ型半導体層１１、活性層９及びｎ型半導体層７が順に積層されて形成されている。本実施形態では、ｎ型半導体層７が「第一半導体層」に対応し、ｐ型半導体層１１が「第二半導体層」に対応する。
ｐ型半導体層１１は、例えばＭｇ、Ｂｅ、Ｚｎ、又はＣなどのｐ型不純物がドープされた窒化物半導体層で構成される。窒化物半導体層としては、例えばＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等を利用することができる。
活性層９は、例えばＩｎＧａＮで構成される発光層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返されてなる半導体層で形成される。これらの層はアンドープでもｐ型又はｎ型にドープされていても構わない。活性層９は、少なくともエネルギーバンドギャップの異なる２種類の材料からなる層が積層されて構成されていればよい。活性層９の構成材料は、生成したい光の波長に応じて適宜選択される。本実施形態の発光素子１は、活性層９で生成される光の波長が４００ｎｍ以下である。例えば、発光波長が３６５ｎｍの場合、活性層９は、Ｉｎ0.006Ｇａ0.994ＮとＡｌ0.09Ｇａ0.91Ｎとが繰り返し積層されて構成される。
ｎ型半導体層７は、例えばＳｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、又はＴｅなどのｎ型不純物がドープされた窒化物半導体層で構成される。この窒化物半導体層としては、例えばＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等を利用することができる。なお、ｎ型半導体層７は、ｐ型半導体層１１と異なる組成の材料で構成されているものとしても構わない。
特に、発光素子１が波長４００ｎｍ以下の光を放射する素子の場合、半導体層５，特にｎ型半導体層７内での光吸収を抑制するべく、光取り出し面を構成するｎ型半導体層７の厚みを薄くするのが好ましい。一例として、ｎ型半導体層７の厚みは４．５μｍ以下であるのが好ましく、４μｍ以下であるのがより好ましく、３．５μｍ以下であるのが更により好ましい。なお、半導体層５全体の厚みとしては、５μｍ以下であるのが好ましく、４．５μｍ以下であるのがより好ましく、４μｍ以下であるのが更により好ましい。半導体層５のうち、ｐ型半導体層１１及び活性層９と比較して、ｎ型半導体層７の厚みが十分に大きい。
（第一電極１５）
第一電極１５は、第一半導体層７の面のうち、活性層９とは反対側の面に形成されている。本実施形態では、第一電極１５はｎ側の電極を構成する。第一電極１５は、例えば、Ｎｉ／Ａｌ／Ｎｉ／Ｔｉ／Ａｕの多層構造の他、Ｃｒ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｐｔ／Ｃｒ／Ａｕ／Ｃｒ／Ｐｔ／Ａｕ等で構成することができる。
第一電極１５は、第一半導体層７の面のうち、活性層９とは反対側の面に形成されている。本実施形態では、第一電極１５はｎ側の電極を構成する。第一電極１５は、例えば、Ｎｉ／Ａｌ／Ｎｉ／Ｔｉ／Ａｕの多層構造の他、Ｃｒ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｐｔ／Ｃｒ／Ａｕ／Ｃｒ／Ｐｔ／Ａｕ等で構成することができる。
図１Ａに示すように、第一電極１５は、Ｚ方向に見たときに枠形状を示す。より詳細には、第一電極１５の外縁部は、半導体層５（第一半導体層７）の外縁部に沿って枠形状を有して構成されている。なお、図１Ａに示す発光素子１は、枠形状を示す第一電極１５の外縁部の内側の２箇所で、外縁部からＸ方向に離間した位置に、Ｙ方向に延伸した２本の第一電極１５を有している。しかし、枠形状を示す領域の内側において、第一電極１５の延伸する本数は２本に限られるものではなく、１本でもよいし、３本以上であっても構わない。図１Ａに示した第一電極１５の形状はあくまで一例であり、設計に応じて任意に変更可能である。
第一電極１５は、一部の箇所において、電流供給線１４が連結される電流供給部１５ａを含んで構成される。電流供給部１５ａは、第一電極１５の他の領域と比較して幅広の領域を示す。電流供給線１４は、例えばＡｕ、Ｃｕなどで構成されている。電流供給線１４は、電流供給部１５ａが連結されている端部とは反対側の端部は、例えばパッケージ基板の給電パターンなどに接続されている。
（第二電極１３）
第二電極１３は、ｐ型半導体層１１に接触して形成されており、ｐ型半導体層１１との間でオーミック接触が形成されている。本実施形態では、第二電極１３はｐ側電極を構成する。
第二電極１３は、ｐ型半導体層１１に接触して形成されており、ｐ型半導体層１１との間でオーミック接触が形成されている。本実施形態では、第二電極１３はｐ側電極を構成する。
第一電極１５と第二電極１３との間に電圧が印加されることで、活性層９内を電流が流れ、活性層９が発光する。
第二電極１３は、活性層９から放射される光に対して高い反射率（例えば８０％以上であり、より好ましくは９０％以上）を示す導電性の材料で構成されるのが好ましい。より具体的には、第二電極１３は、例えばＡｇ、Ａｌ、又はＲｈを含む材料で構成される。上述したように、図１Ａに示す発光素子１は、活性層９から放射された光をｎ型半導体層７側に取り出すことが想定されている。第二電極１３を高い反射率を示す材料で構成することで、活性層９から基板３側に向けて放射された光がｎ型半導体層７側に向けて反射されるため、光取り出し効率が高められる。
図１Ａに示すように、第二電極１３は、基板３の面に直交する方向に関して第一電極１５に対向する位置を含む領域に形成されている。この点については、図１Ｃを参照して後述される。
（導電層２０）
導電層２０は、基板３の上層に形成されている。本実施形態では、導電層２０は、保護層２３、接合層２１、接合層１９、保護層１７、及び保護層１６の多層構造で構成されている。
導電層２０は、基板３の上層に形成されている。本実施形態では、導電層２０は、保護層２３、接合層２１、接合層１９、保護層１７、及び保護層１６の多層構造で構成されている。
接合層１９及び接合層２１は、例えばＡｕ−Ｓｎ、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎなどで構成される。後述するように、これらの接合層１９と接合層２１は、基板３上に形成された接合層２１と、別の基板（後述する成長基板２５）上に形成された接合層１９を対向させた後に、両者を貼り合わせることで形成されたものである。これらの接合層１９及び接合層２１は、単一の層として一体化されているものとしても構わない。
保護層１６及び保護層１７は、例えばＮｉ／Ｔｉ／Ｐｔ、ＴｉＷ／Ｐｔ等の多層構造で構成されており、接合層（１９，２１）を構成する材料が第二電極１３側に拡散して、第二電極１３の反射率が低下することを抑制する目的で設けられている。ただし、発光素子１が、保護層１６又は保護層１７を備えるか否かは任意である。
保護層２３は、例えば保護層１７と同一の材料で構成され、接合層（１９，２１）を構成する材料が基板３側に拡散するのを抑制する目的で設けられている。ただし、発光素子１が保護層２３を備えるか否かは任意である。
（電流遮断層２４）
電流遮断層２４は、例えばＳｉＯ２、ＳｉＮ、Ｚｒ２Ｏ３、ＡｌＮ、Ａｌ２Ｏ３などで構成される。電流遮断層２４は、Ｚ方向に関して、第一電極１５と対向する位置に形成されている。電流遮断層２４は、活性層９を流れる電流を、ＸＹ平面に平行な方向に拡げる役割を果たしている。更に、電流遮断層２４は半導体層５の外側の位置にも形成されており、製造方法の説明の際に後述するように（ステップＳ１１）、素子分離時におけるエッチングストッパー層としても機能する。
電流遮断層２４は、例えばＳｉＯ２、ＳｉＮ、Ｚｒ２Ｏ３、ＡｌＮ、Ａｌ２Ｏ３などで構成される。電流遮断層２４は、Ｚ方向に関して、第一電極１５と対向する位置に形成されている。電流遮断層２４は、活性層９を流れる電流を、ＸＹ平面に平行な方向に拡げる役割を果たしている。更に、電流遮断層２４は半導体層５の外側の位置にも形成されており、製造方法の説明の際に後述するように（ステップＳ１１）、素子分離時におけるエッチングストッパー層としても機能する。
図１Ｃは、図１Ｂに示す発光素子１の模式的な断面図の一部を拡大した図面である。図１Ｂ及び図１Ｃに示すように、ｎ型半導体層７の面のうち、活性層９とは反対側の面、すなわち光取り出し面を構成する側の面が、凹凸面７ａと平坦面７ｂとで構成されている。特に、図１Ｂ及び図１Ｃに示す発光素子１では、ｎ型半導体層７の面のうち、第一電極１５が形成されていない領域の面の少なくとも一部が凹凸面７ａで構成され、第一電極１５が形成されている領域の面が平坦面７ｂで構成されている。
更に、図１Ｃに示すように、第一電極１５の幅（内径）１５ｄよりも、第一半導体層７の平坦面７ｂの幅（内径）の方が大きい。すなわち、第一電極１５は、当該第一電極の底面全体が第一半導体層７の平坦面７ｂに接触して形成されている。
更に、図１Ｃに示すように、第二電極１３は、基板３の面に直交する方向に関して第一電極１５と対向する位置に配置されるとともに、第一電極１５の外縁部よりも外側の位置に伸び出すように形成されている。そして、当該第二電極１３は、第一電極１５の外縁部よりも外側に伸び出している位置において、第二半導体層１１と接触している（領域１３Ａ）。つまり、図１Ａにおいて、枠状部を示す第一電極１５の外縁部よりも外側の位置で、第二電極１３と第二半導体層１１とが接触している。なお、図１Ｂに示すように、本実施形態の発光素子１は、第二電極１３の一方の面の全面が第二半導体層１１に接触している。
なお、図１Ｄに示すように、第二電極１３は、テーパ形状１３Ｂを示すように形成されているものとしても構わない。特に、第二電極１３は、外縁部が鋭利であるとともに、ｐ型半導体層１２から離れるほどに面積が小さくなるナイフエッジ形状を有していることが好ましい。図１Ｄは、図１Ｃと同様に、図１Ｂに示す発光素子１の模式的な断面図の一部を拡大した図面である。図１Ｄに示す構造では、第二電極１３は、第二半導体層１１と反対側の面よりも、第二半導体層１１側の面の方が面積が大きくなるように、テーパー形状を有して形成されている。
また、上述したように、発光素子１が保護層１６を備えるか否かは任意である。図１Ｅに、保護層１６を備えない発光素子１の断面図を模式的に示す。この場合、第二電極１３の面のうち、第二半導体層１１とは反対側の面と、電流遮断層２４とは直接接触している。なお、図１Ｂに示す発光素子１では、第二電極１３の面のうち、第二半導体層１１とは反対側の面と、電流遮断層２４とは、保護層１７を介して接触している。
以下、発光素子１の製造方法を説明した後、発光素子１の作用について述べる。
［製造方法］
発光素子１の製造方法につき、図２Ａ〜図２Ｒを参照して説明する。なお、以下で説明する製造条件や膜厚等の寸法はあくまで一例である。なお、以下の図２Ａ〜図２Ｒは、いずれも図１Ｂと同じ方向に係る模式的な断面図に対応する。
発光素子１の製造方法につき、図２Ａ〜図２Ｒを参照して説明する。なお、以下で説明する製造条件や膜厚等の寸法はあくまで一例である。なお、以下の図２Ａ〜図２Ｒは、いずれも図１Ｂと同じ方向に係る模式的な断面図に対応する。
（ステップＳ１）
図２Ａに示すように、成長基板２５を準備する。成長基板２５としては、一例としてＣ面を有するサファイア基板を用いることができる。
図２Ａに示すように、成長基板２５を準備する。成長基板２５としては、一例としてＣ面を有するサファイア基板を用いることができる。
準備工程として、成長基板２５のクリーニングを行う。このクリーニングは、より具体的な一例としては、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内に成長基板２５を配置し、処理炉内に所定の流量の水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。
ステップＳ１が工程（ａ）に対応する。
（ステップＳ２）
図２Ｂに示すように、成長基板２５の上層に、下地層２７、ｎ型半導体層７、活性層９、及びｐ型半導体層１１を順に形成する。このステップＳ２は、例えば以下の手順で行われる。
図２Ｂに示すように、成長基板２５の上層に、下地層２７、ｎ型半導体層７、活性層９、及びｐ型半導体層１１を順に形成する。このステップＳ２は、例えば以下の手順で行われる。
まず、МОＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を４８０℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ５ｓｌｍの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に６８秒間供給する。これにより、成長基板２５の表面に、厚みが２０ｎｍのＧａＮよりなる低温バッファ層を形成する。
次に、ＭＯＣＶＤ装置の炉内温度を１１５０℃に昇温する。そして、処理炉内に、キャリアガスとして、流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１００μｍｏｌ／ｍｉｎのＴＭＧ及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に３０分間供給する。これにより、低温バッファ層の表面に、厚みが１．７μｍのＧａＮよりなるバッファ層を形成する。これらのバッファ層により下地層２７が形成される。
次に、下地層２７の上層にｎ型半導体層７を形成する。ｎ型半導体層７の具体的な形成方法は、例えば以下の通りである。
まず、引き続き炉内温度を１１５０℃とした状態で、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのＴＭＧ、流量が６μｍｏｌ／ｍｉｎのトリメチルアルミニウム（ＴＭＡ）、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０１３μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に６０分間供給する。これにより、例えばＡｌ0.06Ｇａ0.94Ｎの組成を有し、厚みが２μｍのｎ型半導体層７が下地層２７の上層に形成される。なお、ｎ型半導体層７をＧａＮ又はＡｌＧａＮで構成する場合、Ａｌの組成比は、０％以上以上１５％以下であるのが好ましく、２％以上１１％以下であるのがより好ましく、５％以上９％以下であるのが更により好ましい。
なお、この後、ＴＭＡの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、ｎ型ＡｌＧａＮ層の上層に、厚みが５ｎｍ程度のｎ型ＧａＮよりなる保護層を有してなるｎ型半導体層７を実現してもよい。なお、上述したように、ｎ型半導体層７の厚みは、４．５μｍ以下であるのが好ましく、４μｍ以下であるのがより好ましく、３．５μｍ以下であるのが更により好ましい。
上記の説明では、ｎ型半導体層７に含まれるｎ型不純物をＳｉとする場合について説明したが、ｎ型不純物としては、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅ等を用いることができる。
次に、ｎ型半導体層７の上層に活性層９を形成する。活性層９の具体的な形成方法は、例えば以下の通りである。
まずＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム（ＴＭＩ）及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１．６μｍｏｌ／ｍｉｎのＴＭＡ、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮよりなる発光層、及び厚みが７ｎｍのｎ型ＡｌＧａＮよりなる障壁層が１５周期積層されてなる活性層９が、ｎ型半導体層７の上層に形成される。
なお、活性層９から放射される光の波長を４００ｎｍ以下とする場合には、発光層を構成するＩｎＧａＮのＩｎ組成比を１０％以下とするのが好ましい。この場合、障壁層を構成するＧａＮ又はＡｌＧａＮのＡｌ組成比を、０％以上１５％以下とするのが好ましく、２％以上１３％以下とするのがより好ましく、５％以上１０％以下とするのが更により好ましい。
次に、活性層９の上層にｐ型半導体層１１を形成する。ｐ型半導体層１１の具体的な形成方法は、例えば以下の通りである。
具体的には、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０２５℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのＴＭＧ、流量が２０μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及びｐ型不純物をドープするための流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を処理炉内に６０秒間供給する。これにより、活性層３３の表面に、厚みが２０ｎｍのＡｌ0.3Ｇａ0.7Ｎの組成を有する正孔供給層を形成する。その後、ＴＭＡの流量を４μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ0.13Ｇａ0.87Ｎの組成を有する正孔供給層を形成する。これらの正孔供給層によりｐ型半導体層１１が形成される。
なお、この工程の後、ＴＭＡの供給を停止すると共に、ＣＰ2Ｍｇの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給することにより、厚みが５ｎｍ程度で、ｐ型不純物濃度が１×１０20／ｃｍ3程度のｐ型ＧａＮ層を有してなるｐ型半導体層１１を実現してもよい。
上記の説明では、ｐ型半導体層１１に含まれるｐ型不純物をＭｇとする場合について説明したが、ｐ型不純物としては、Ｍｇ以外に、Ｂｅ、Ｚｎ、又はＣ等を用いることもできる。
ステップＳ２が工程（ｂ）に対応する。
（ステップＳ３）
ステップＳ２で得られたウェハに対して活性化処理を行う。具体的な一例としては、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
ステップＳ２で得られたウェハに対して活性化処理を行う。具体的な一例としては、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
（ステップＳ４）
次に、図２Ｃに示すように、ｐ型半導体層１１の上面の所定箇所に第二電極１３を形成する。第二電極１３の具体的な形成方法は、例えば以下の通りである。
次に、図２Ｃに示すように、ｐ型半導体層１１の上面の所定箇所に第二電極１３を形成する。第二電極１３の具体的な形成方法は、例えば以下の通りである。
スパッタリング装置を用いて、ｐ型半導体層１１の所定の領域の上面に、膜厚０．７ｎｍのＮｉ及び膜厚１５０ｎｍのＡｇを成膜する。その後、ＲＴＡ装置を用いてドライエア雰囲気中で４００℃、２分間のコンタクトアニールを行う。なお、第二電極１３の材料としては、ＮｉとＡｇの合金の他、Ａｌ、Ｒｈ、ＡｇとＰｄとＣｕの合金等によって第二電極１３を形成することもできる。
ステップＳ４が工程（ｃ）に対応する。
（ステップＳ５）
図２Ｃに示すように、第二電極１３の上面に保護層１６を形成する。例えば、電子線蒸着装置（ＥＢ装置）を用いて、膜厚８０ｎｍのＮｉ、膜厚１００ｎｍのＴｉ、及び膜厚２００ｎｍのＰｔを成膜することで保護層１６を形成する。なお、保護層１６の材料としては、Ｎｉ／Ｔｉ／Ｐｔ以外にも、ＴｉＷ／Ｐｔ等を用いることができる。なお、本ステップＳ５を行うか否かは任意である。
図２Ｃに示すように、第二電極１３の上面に保護層１６を形成する。例えば、電子線蒸着装置（ＥＢ装置）を用いて、膜厚８０ｎｍのＮｉ、膜厚１００ｎｍのＴｉ、及び膜厚２００ｎｍのＰｔを成膜することで保護層１６を形成する。なお、保護層１６の材料としては、Ｎｉ／Ｔｉ／Ｐｔ以外にも、ＴｉＷ／Ｐｔ等を用いることができる。なお、本ステップＳ５を行うか否かは任意である。
（ステップＳ６）
図２Ｄに示すように、露出しているｐ型半導体層１１の上面、及び、保護層１６の上面の所定の領域に、電流遮断層２４を形成する。電流遮断層２４は、例えば、ＳｉＯ2、ＳｉＮ、Ｚｒ2Ｏ3、ＡｌＮ、又はＡｌ2Ｏ3等をスパッタリング法等によって成膜することで形成される。
図２Ｄに示すように、露出しているｐ型半導体層１１の上面、及び、保護層１６の上面の所定の領域に、電流遮断層２４を形成する。電流遮断層２４は、例えば、ＳｉＯ2、ＳｉＮ、Ｚｒ2Ｏ3、ＡｌＮ、又はＡｌ2Ｏ3等をスパッタリング法等によって成膜することで形成される。
なお、本ステップＳ６において、電流遮断層２４は、後のステップで第一電極１５を形成する予定の領域に対して、Ｚ方向に対向する位置に形成される。
なお、図２Ｅに示すように、ステップＳ４において、第二電極１３をテーパー形状１３Ｂを有して形成するものとしても構わない。このように形成することで、ステップＳ６において、電流遮断層２４を第二電極１３の側面及び上方に形成しやすくなる。これにより、第二電極１３の側方を電流遮断層２４によって密着して覆うことができる。
（ステップＳ７）
図２Ｆに示すように、保護層１６及び電流遮断層２４の上面全体に保護層１７を形成し、保護層１７の上面に接合層１９を形成する。保護層１７は、保護層１６と同様の方法で形成される。例えば、電子線蒸着装置（ＥＢ装置）を用いて、ＴｉとＰｔを多周期積層させることで形成される。その後、保護層１７の上面に、膜厚１０ｎｍのＴｉを蒸着させた後、Ａｕ８０％Ｓｎ２０％で構成されるＡｕ−Ｓｎハンダを膜厚３μｍ蒸着させることで、接合層１９が形成される。なお、接合層１９としては、Ａｕ−Ｓｎハンダの他、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎ等を利用することができる。なお、保護層１７を設けるか否かは任意である。
図２Ｆに示すように、保護層１６及び電流遮断層２４の上面全体に保護層１７を形成し、保護層１７の上面に接合層１９を形成する。保護層１７は、保護層１６と同様の方法で形成される。例えば、電子線蒸着装置（ＥＢ装置）を用いて、ＴｉとＰｔを多周期積層させることで形成される。その後、保護層１７の上面に、膜厚１０ｎｍのＴｉを蒸着させた後、Ａｕ８０％Ｓｎ２０％で構成されるＡｕ−Ｓｎハンダを膜厚３μｍ蒸着させることで、接合層１９が形成される。なお、接合層１９としては、Ａｕ−Ｓｎハンダの他、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎ等を利用することができる。なお、保護層１７を設けるか否かは任意である。
（ステップＳ８）
図２Ｇに示すように、成長基板２５とは別に準備された基板３（支持基板３）の上面に、保護層２３及び接合層２１を形成する。基板３としては、上述したようにＣｕＷ、Ｗ、Ｍｏ等の導電性基板、又はＳｉ等の半導体基板を利用することができる。保護層２３は、保護層１７と同様に形成することができ、接合層２１は、接合層１９と同様に形成することができる。保護層２３を設けるか否かは任意である。
図２Ｇに示すように、成長基板２５とは別に準備された基板３（支持基板３）の上面に、保護層２３及び接合層２１を形成する。基板３としては、上述したようにＣｕＷ、Ｗ、Ｍｏ等の導電性基板、又はＳｉ等の半導体基板を利用することができる。保護層２３は、保護層１７と同様に形成することができ、接合層２１は、接合層１９と同様に形成することができる。保護層２３を設けるか否かは任意である。
（ステップＳ９）
図２Ｈに示すように、成長基板２５の上層に形成された接合層１９と、基板３の上層に形成された接合層２１を貼り合わせることで、成長基板２５と基板３の貼り合わせを行う。具体的な一例としては、２８０℃の温度、０．２ＭＰａの圧力下で、貼り合わせ処理が行われる。
図２Ｈに示すように、成長基板２５の上層に形成された接合層１９と、基板３の上層に形成された接合層２１を貼り合わせることで、成長基板２５と基板３の貼り合わせを行う。具体的な一例としては、２８０℃の温度、０．２ＭＰａの圧力下で、貼り合わせ処理が行われる。
この工程により、接合層１９及び接合層２１が溶融して接合されることで、基板３と成長基板２５が表裏面に貼り合わされた構造が形成される。つまり、接合層１９と接合層２１は、本ステップ以後においては一体化されているものとして構わない。そして、本ステップＳ９の実行前の段階で保護層２３及び保護層１７が形成されていることで、接合層（１９，２１）の構成材料の拡散が抑制されている。
本ステップＳ９が、工程（ｄ）に対応する。
（ステップＳ１０）
図２Ｉに示すように、成長基板２５を剥離する。より具体的には、成長基板２５側からレーザ光を照射する。ここで、照射するレーザ光を、成長基板２５の構成材料（本実施形態ではサファイア）を透過し、下地層２７の構成材料（本実施形態ではＧａＮ）によって吸収されるような波長の光とする。これにより、下地層２７でレーザ光が吸収されるため、成長基板２５と下地層２７の界面が高温化してＧａＮが分解され、成長基板２５が剥離される。
図２Ｉに示すように、成長基板２５を剥離する。より具体的には、成長基板２５側からレーザ光を照射する。ここで、照射するレーザ光を、成長基板２５の構成材料（本実施形態ではサファイア）を透過し、下地層２７の構成材料（本実施形態ではＧａＮ）によって吸収されるような波長の光とする。これにより、下地層２７でレーザ光が吸収されるため、成長基板２５と下地層２７の界面が高温化してＧａＮが分解され、成長基板２５が剥離される。
その後、ウェハ上に残存している金属Ｇａを塩酸等を用いて除去した後、ＧａＮ（下地層２７）をＩＣＰ装置を用いたドライエッチングによって除去し、ｎ型半導体層７を露出させる。なお、本ステップＳ１０において下地層２７が除去されて、ｐ型半導体層１１、活性層９、及びｎ型半導体層７が、基板３側からこの順に積層されてなる半導体層５が残存する（図２Ｊ参照）。
本ステップＳ１０が、工程（ｅ）に対応する。
（ステップＳ１１）
図２Ｋに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて電流遮断層２４の上面が露出するまで半導体層５をエッチングする。このとき、電流遮断層２４がエッチングストッパー層として機能する。なお、図２Ｋでは、半導体層５の側面が鉛直方向に対して傾斜を有するように図示しているが、これは一例であって、このような形状に限定する趣旨ではない。
図２Ｋに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて電流遮断層２４の上面が露出するまで半導体層５をエッチングする。このとき、電流遮断層２４がエッチングストッパー層として機能する。なお、図２Ｋでは、半導体層５の側面が鉛直方向に対して傾斜を有するように図示しているが、これは一例であって、このような形状に限定する趣旨ではない。
（ステップＳ１２）
図２Ｌに示すように、ｎ型半導体層７の上面の所定の領域にレジストマスク３１を形成する。レジストマスク３１としては、フォトレジストの他、酸によって除去が可能な金属膜や絶縁膜を用いることもできる。
図２Ｌに示すように、ｎ型半導体層７の上面の所定の領域にレジストマスク３１を形成する。レジストマスク３１としては、フォトレジストの他、酸によって除去が可能な金属膜や絶縁膜を用いることもできる。
なお、本ステップＳ１２において、レジストマスク３１の幅３１ｄは、後のステップで形成される第一電極１５の幅１５ｄ（図１Ｃ参照）よりも幅広に設計されるのが好ましい。ただし、フォトリソグラフィ工程を極めて高精度で行うことができる場合においては、レジストマスク３１の幅３１ｄを、第一電極１５の幅１５ｄにほぼ等しく設計しても構わない。
（ステップＳ１３）
図２Ｍに示すように、露出されたｎ型半導体層７の表面をエッチングすることで、凹凸面７ａを形成する。具体的な方法の一例としては、ウェハをＫＯＨ等のアルカリ溶液に浸すことで実現される。これにより、レジストマスク３１で覆われている領域のｎ型半導体層７はエッチングされずに平坦な面が維持される一方、レジストマスク３１で覆われておらず、露出している領域のｎ型半導体層７はエッチングされて凹凸面７ａが形成される。
図２Ｍに示すように、露出されたｎ型半導体層７の表面をエッチングすることで、凹凸面７ａを形成する。具体的な方法の一例としては、ウェハをＫＯＨ等のアルカリ溶液に浸すことで実現される。これにより、レジストマスク３１で覆われている領域のｎ型半導体層７はエッチングされずに平坦な面が維持される一方、レジストマスク３１で覆われておらず、露出している領域のｎ型半導体層７はエッチングされて凹凸面７ａが形成される。
その後、図２Ｎに示すように、レジストマスク３１を剥離する。これにより、ｎ型半導体層７の表面には、凹凸面７ａと平坦面７ｂとが形成される。なお、光取り出し効率を向上する観点からは、凹凸面７ａの凹部深さは、０．３μｍ以上３μｍ以下であるのが好ましく、０．４μｍ以上２．５μｍ以下であるのがより好ましい。
ステップＳ１２〜Ｓ１３が工程（ｆ）に対応する。
（ステップＳ１４）
図２Ｏに示すように、ｎ型半導体層７の上面の所定の領域、及び半導体層５の側面にレジストマスク３３を形成する。このとき、ステップＳ１３によって形成された凹凸面７ａ、及び一部の平坦面７ｂを覆うようにレジストマスク３３が形成される。すなわち、レジストマスク３３の幅３３ｄは、ｎ型半導体層７の平坦面７ｂの幅よりも狭い。
図２Ｏに示すように、ｎ型半導体層７の上面の所定の領域、及び半導体層５の側面にレジストマスク３３を形成する。このとき、ステップＳ１３によって形成された凹凸面７ａ、及び一部の平坦面７ｂを覆うようにレジストマスク３３が形成される。すなわち、レジストマスク３３の幅３３ｄは、ｎ型半導体層７の平坦面７ｂの幅よりも狭い。
なお、本ステップＳ１４で形成されるレジストマスク３３は、第二電極１３の外縁部と第二半導体層１１が接触している位置（領域１３Ａ）よりも、内側に開口部が設けられる。
本ステップＳ１４が工程（ｇ１）〜（ｇ２）に対応する。
（ステップＳ１５）
図２Ｐに示すように、露出しているｎ型半導体層７の上面、及びレジストマスク３３の上面に、第一電極１５の構成材料を形成する。具体的には、電子線蒸着装置によって例えばＮｉ／Ａｌ／Ｎｉ／Ｔｉ／Ａｕからなる導電性材料を、例えば膜厚３μｍ程度蒸着させる。
図２Ｐに示すように、露出しているｎ型半導体層７の上面、及びレジストマスク３３の上面に、第一電極１５の構成材料を形成する。具体的には、電子線蒸着装置によって例えばＮｉ／Ａｌ／Ｎｉ／Ｔｉ／Ａｕからなる導電性材料を、例えば膜厚３μｍ程度蒸着させる。
上述したように、レジストマスク３３の開口幅３３ｄは、ｎ型半導体層７の平坦面７ｂの幅よりも狭い。よって、第一電極１５の構成材料が、ｎ型半導体層７の凹凸面７ａ内に流入する事態が抑制される。
本ステップＳ１５が工程（ｇ３）に対応する。
（ステップＳ１６）
図２Ｑに示すように、レジストマスク３３を剥離する。本ステップによって、ｎ型半導体層７の平坦面７ｂの上面に、第一電極１５が形成される。このとき、形成される第一電極１５は、図１Ａを参照して上述したように、外縁部が枠形状を示す。
図２Ｑに示すように、レジストマスク３３を剥離する。本ステップによって、ｎ型半導体層７の平坦面７ｂの上面に、第一電極１５が形成される。このとき、形成される第一電極１５は、図１Ａを参照して上述したように、外縁部が枠形状を示す。
上記ステップＳ１２〜Ｓ１６を経て形成された第一電極１５の幅１５ｄは、ｎ型半導体層７の平坦面７ｂの幅よりも狭い。そして、ｎ型半導体層７の凹凸面７ａ内に、第一電極１５の構成材料が流入することなく、ｎ型半導体層７の平坦面７ｂ上に第一電極１５が形成される。
本ステップＳ１６を経て形成された第一電極１５は、Ｚ方向（基板３の面に直交する方向）に関し、電流遮断層２４と対向する位置に配置される。また、第一電極１５の外縁部よりも外側において、ｎ型半導体層７の上面は平坦面７ｂで構成される。また、第一電極１５の外縁部よりも外側において、第二電極１３と第二半導体層１１が接触している（上述した図１Ｃに示す領域１３Ａ）。
本ステップＳ１６が工程（ｇ４）に対応する。なお、ステップＳ１４〜Ｓ１６が工程（ｇ）に対応する。
（ステップＳ１７）
図２Ｒに示すように、ウェハをチップ単位に分割する。具体的な一例としては、各素子同士を例えばレーザダイシング装置によって分離する。
図２Ｒに示すように、ウェハをチップ単位に分割する。具体的な一例としては、各素子同士を例えばレーザダイシング装置によって分離する。
その後、基板３の裏面を例えばＡｇペーストにてパッケージと接合し、電流供給部１５ａに対して電流供給線１４を連結させる。例えば、５０ｇの荷重で、Φ１００μｍの電流供給部１５ａにＡｕからなる電流供給線１４を連結させることで、ワイヤボンディングを行う。これにより、図１Ａ〜図１Ｂに示す発光素子１が形成される。
［検証］
以下、実施例及び参考例を参照して説明する。なお、いずれの発光素子も、ピーク発光波長が３６５ｎｍであり、半導体層５の厚み（平坦面７ｂからｐ型半導体層１１までの厚み）が２．６μｍ以上２．９μｍ以下の範囲内である。
以下、実施例及び参考例を参照して説明する。なお、いずれの発光素子も、ピーク発光波長が３６５ｎｍであり、半導体層５の厚み（平坦面７ｂからｐ型半導体層１１までの厚み）が２．６μｍ以上２．９μｍ以下の範囲内である。
（実施例１）
ステップＳ１〜Ｓ１７を経て製造された発光素子１を、実施例１の素子とした。
ステップＳ１〜Ｓ１７を経て製造された発光素子１を、実施例１の素子とした。
（参考例１）
図３Ａに参考例１の発光素子の模式的な断面図を示す。参考例１の発光素子５１は、第一電極１５の外縁部と、第二電極１３の外縁部が、Ｚ方向に対向するように配置されている点が、実施例１の発光素子１とは異なっている。更に、参考例１の発光素子５２はｎ型半導体層７の凹凸面７ａが第一電極１５の端部近傍まで配置されており、ステップＳ１５によって、第一電極１５の構成材料が凹凸面７ａの凹部領域内に一部流入している（領域１５ｘ）。
図３Ａに参考例１の発光素子の模式的な断面図を示す。参考例１の発光素子５１は、第一電極１５の外縁部と、第二電極１３の外縁部が、Ｚ方向に対向するように配置されている点が、実施例１の発光素子１とは異なっている。更に、参考例１の発光素子５２はｎ型半導体層７の凹凸面７ａが第一電極１５の端部近傍まで配置されており、ステップＳ１５によって、第一電極１５の構成材料が凹凸面７ａの凹部領域内に一部流入している（領域１５ｘ）。
図３Ｂに参考例２の発光素子の模式的な断面図を示す。参考例２の発光素子５２は、参考例１の発光素子５１と同様に、ｎ型半導体層７の凹凸面７ａが第一電極１５の端部近傍まで配置されており、ステップＳ１５によって、第一電極１５の構成材料が凹凸面７ａの凹部領域内に一部流入している（領域１５ｘ）。ただし、実施例１の発光素子１と同様に、第二電極１３の外縁部と第二半導体層１１との接触位置は、第一電極１５の外縁部よりも外側である。
これら実施例１、参考例１、参考例２の各発光素子に対して、アルミ基板上にパッケージを実装し、２５℃〜３５℃のアルミ板に密着させた状態で連続点灯試験を行った。この結果を図４に示す。
実施例１の発光素子については、８０００時間連続点灯後に不点灯状態になった割合（故障率）は４％に留まった。これに対し、参考例１の発光素子の故障率は２９％であり、参考例２の発光素子の故障率は１７％であった。なお、不点灯になった発光素子の断面を走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）で観察し、エネルギー分散型Ｘ線分析（Energy dispersive X-ray spectrometry：ＥＤＳ）の手法を用いて分析を行うと、第一電極１５の近傍箇所に、第二電極１３の構成材料であるＡｇ成分が検出された。更に、不点灯になった発光素子のうちの一部は、第二電極１３の外縁部（端部）と第一電極１５の外縁部（端部）との間で、半導体層５にクラックが発現していることが確認された。
本発明者は、上記の現象の原因として、第一電極１５の外縁部の近傍と、第二電極１３の外縁部の近傍とに電界が集中したことで、これらの領域が局所的に加熱され、クラックや欠陥を通じて、第二電極１３の構成材料が第一電極１５側へと拡散（マイグレーション）したことによるものであると推察した。マイグレーションは温度が高いほど進展しやすいため、加熱によって温度が上昇したことで、第二電極１３の構成材料が拡散しやすい環境下になっていたものと考えられる。
参考例２の発光素子５２は、参考例１の発光素子５１と比較して故障率が低下している。この理由としては、参考例２の発光素子５２では、第一電極１５の外縁部と、第二電極１３の外縁部とのＸＹ平面方向の離間距離が確保されたことで、第二電極１３の構成材料が第一電極１５に達するまで拡散した発光素子の数が、参考例１よりも減少したことによるものと考えられる。
実施例１の発光素子１は、参考例２の発光素子５２よりも更に故障率が低下している。この理由としては、実施例１の発光素子１では、第一電極１５の凹凸面７ａ内に第一電極１５の構成材料を流入させない構成としたことで、第二電極１３と第一電極１５とのＺ方向の離間距離が確保されたことで、第二電極１３の構成材料が第一電極１５に達するまで拡散した発光素子の数が、参考例２よりも減少したことによるものと考えられる。
［別実施形態］
以下、別実施形態につき説明する。
以下、別実施形態につき説明する。
〈１〉上記の実施形態では、半導体層５を構成する層のうち、基板３に近い側をｐ型半導体層１１とし、基板３から遠い側をｎ型半導体層７として説明したが、これらの導電型を反転させても構わない。
〈２〉 上記の実施形態では、発光素子１が保護層（１６，１７）を備えているものとして説明したが、保護層（１６，１７）を必ずしも備えなければならないものではない。ただし、保護層（１６，１７）を備えることで、第一電極１３の反射率が低下されるのを抑制することができるため、高い光取り出し効率を持続的に実現させるためには保護層（１６，１７）を備えるのが好ましい。
〈３〉 上記の実施形態では、発光素子１が電流遮断層２４を備えているものとして説明したが、電流遮断層２４を必ずしも備えなければならないものではない。ただし、活性層９を流れる電流をＸＹ平面に平行な方向に拡げて発光効率を高める観点からは、電流遮断層２４を備えるのが好ましい。
１ ： 半導体発光素子
３ ： 基板
５ ： 半導体層
７ ： ｎ型半導体層
７ａ ： 凹凸面
７ｂ ： 平坦面
９ ： 活性層
１１ ： ｐ型半導体層
１３ ： 第二電極
１３Ｂ ： テーパー形状
１４ ： 電流供給線
１５ ： 第一電極
１５ａ ： 電流供給部
１５ｄ ： 第一電極の幅
１６ ： 保護層
１７ ： 保護層
１９ ： 接合層
２０ ： 導電層
２１ ： 接合層
２３ ： 保護層
２４ ： 電流遮断層
２５ ： 成長基板
２７ ： 下地層
３１ ： レジストマスク
３１ｄ ： レジストマスク３１の幅
３３ ： レジストマスク
３３ｄ ： レジストマスク３３の幅
５１ ： 参考例１の発光素子
９０ ： 従来の半導体発光素子
９１ ： 基板
９２ ： 導電層
９３ ： 反射膜
９４ ： 絶縁層
９５ ： 反射電極
９６ ： ｐ型半導体層
９７ ： 活性層
９８ ： ｎ型半導体層
９９ ： 半導体層
１００ ： ｎ側電極
３ ： 基板
５ ： 半導体層
７ ： ｎ型半導体層
７ａ ： 凹凸面
７ｂ ： 平坦面
９ ： 活性層
１１ ： ｐ型半導体層
１３ ： 第二電極
１３Ｂ ： テーパー形状
１４ ： 電流供給線
１５ ： 第一電極
１５ａ ： 電流供給部
１５ｄ ： 第一電極の幅
１６ ： 保護層
１７ ： 保護層
１９ ： 接合層
２０ ： 導電層
２１ ： 接合層
２３ ： 保護層
２４ ： 電流遮断層
２５ ： 成長基板
２７ ： 下地層
３１ ： レジストマスク
３１ｄ ： レジストマスク３１の幅
３３ ： レジストマスク
３３ｄ ： レジストマスク３３の幅
５１ ： 参考例１の発光素子
９０ ： 従来の半導体発光素子
９１ ： 基板
９２ ： 導電層
９３ ： 反射膜
９４ ： 絶縁層
９５ ： 反射電極
９６ ： ｐ型半導体層
９７ ： 活性層
９８ ： ｎ型半導体層
９９ ： 半導体層
１００ ： ｎ側電極
Claims (18)
- 基板と、
前記基板の上層に形成された、ｎ型又はｐ型の第一半導体層と、活性層と、前記第一半導体層とは導電型の異なる第二半導体層とを含む半導体層と、
前記第一半導体層の面のうち、前記活性層とは反対側の面に接触して形成された第一電極と、
前記第二半導体層の面のうち、前記活性層とは反対側の面に接触し、前記基板の面に直交する方向に関して前記第一電極に対向する位置を含む領域に形成された第二電極とを備え、
前記第一半導体層の面のうちの、前記活性層とは反対側の面は、前記第一電極が形成されている領域内は平坦面で構成され、前記第一電極が形成されていない領域内の少なくとも一部は凹凸面で構成され、
前記第二半導体層は、前記第一電極の外縁部よりも外側の位置において、前記第二電極と接触していることを特徴とする半導体発光素子。 - 前記第二電極の面のうち、前記第二半導体層側の面の全面が前記第二半導体層と接触していることを特徴とする請求項１に記載の半導体発光素子。
- 前記第一半導体層の面のうち、前記活性層とは反対側の面であって、前記第一電極の外縁部よりも外側の領域は、平坦面で構成されていることを特徴とする請求項１又は２に記載の半導体発光素子。
- 前記第二電極の外縁部は、前記第一電極の外縁部よりも外側で、且つ前記半導体層の外縁部よりも内側に配置されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体発光素子。
- 前記第二電極の外縁部がナイフエッジ形状を示すことを特徴とする請求項１〜４のいずれか１項に記載の半導体発光素子。
- 前記基板の面に直交する方向に関して前記第一電極と対向する位置において、前記第二電極の面のうち、前記第二半導体層とは反対側の面に、直接又は他の導電層を介して接触して形成された電流遮断層を有することを特徴とする請求項１〜５のいずれか１項に記載の半導体発光素子
- 前記第一電極の外縁部は、前記基板の面に直交する方向に見たときに枠形状を示すことを特徴とする請求項１〜６のいずれか１項に記載の半導体発光素子。
- 前記活性層は、ピーク波長が４００ｎｍ以下の光を放射する窒化物半導体で構成されていることを特徴とする請求項１〜７のいずれか１項に記載の半導体発光素子。
- 前記半導体層は、厚みが５μｍ以下で構成されていることを特徴とする請求項１〜８のいずれか１項に記載の半導体発光素子。
- 成長基板を準備する工程（ａ）と、
前記成長基板の上層に、ｎ型又はｐ型の第一半導体層と、活性層と、前記第一半導体層とは導電型の異なる第二半導体層とを含む半導体層を形成する工程（ｂ）と、
前記第二半導体層の上面に第二電極を形成する工程（ｃ）と、
前記第二電極の上層に、接合層を介して前記成長基板とは別の支持基板を貼り合わせる工程（ｄ）と、
前記成長基板を剥離して前記第一半導体層を露出させる工程（ｅ）と、
露出した前記第一半導体層の表面を加工して、凹凸面と平坦面を形成する工程（ｆ）と、
前記第一半導体層の面のうち、前記平坦面の一部に第一電極を形成する工程（ｇ）とを有し、
前記工程（ｇ）は、前記第一電極の構成材料を前記凹凸面に流入させないように前記第一電極を形成することを特徴とする半導体発光素子の製造方法。 - 前記工程（ｇ）は、
前記平坦面の面積よりも開口面積が小さい開口領域を含むレジストマスクを準備する工程（ｇ１）と、
前記平坦面の一部領域を前記開口領域を介して露出させた状態で、前記第一半導体層の上面に前記レジストマスクを形成する工程（ｇ２）と、
前記レジストマスクの上面及び前記開口領域を介して露出した前記第一半導体層の上面に、前記第一電極を構成する導電性材料を形成する工程（ｇ３）と、
前記レジストマスクを除去して、前記平坦面の一部上面に前記第一電極を形成する工程（ｇ４）とを有することを特徴とする請求項１０に記載の半導体発光素子の製造方法。 - 前記工程（ｃ）は、前記第二半導体層の外縁部よりも内側の位置において前記第二半導体層の上面に接触して前記第二電極を形成する工程であることを特徴とする請求項１０又は１１に記載の半導体発光素子の製造方法。
- 前記工程（ｆ）は、露出した前記第一半導体層の表面のうち、少なくとも外縁部に隣接した領域は前記平坦面を構成するように、表面を加工する工程であることを特徴とする請求項１２に記載の半導体発光素子の製造方法。
- 前記工程（ｇ）は、前記第二半導体層と前記第二電極との接触位置よりも内側の位置に前記第一電極を形成する工程であることを特徴とする請求項１２又は１３に記載の半導体発光素子の製造方法。
- 前記工程（ｃ）は、外縁部がナイフエッジ形状を示すように前記第二電極を形成する工程であることを特徴とする請求項１２〜１４のいずれか１項に記載の半導体発光素子の製造方法。
- 前記工程（ｇ）は、前記支持基板の面に直交する方向に見たときに、外縁部が枠形状を示すような前記第一電極を形成する工程であることを特徴とする請求項１２〜１５のいずれか１項に記載の半導体発光素子の製造方法。
- 前記工程（ｂ）で形成される前記活性層は、ピーク波長が４００ｎｍ以下の光を放射する窒化物半導体で構成されていることを特徴とする請求項１０〜１６のいずれか１項に記載の半導体発光素子の製造方法。
- 前記工程（ｂ）で形成される前記半導体層は、厚みが５μｍ以下で構成されていることを特徴とする請求項１０〜１７のいずれか１項に記載の半導体発光素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015238060A JP2017103439A (ja) | 2015-12-04 | 2015-12-04 | 半導体発光素子及びその製造方法 |
| US15/366,685 US20170162745A1 (en) | 2015-12-04 | 2016-12-01 | Semiconductor light-emitting device and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015238060A JP2017103439A (ja) | 2015-12-04 | 2015-12-04 | 半導体発光素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017103439A true JP2017103439A (ja) | 2017-06-08 |
Family
ID=59016995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015238060A Pending JP2017103439A (ja) | 2015-12-04 | 2015-12-04 | 半導体発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017103439A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020167401A (ja) * | 2019-03-26 | 2020-10-08 | Ｄｏｗａエレクトロニクス株式会社 | 点光源型発光ダイオード及びその製造方法 |
| JP2021521643A (ja) * | 2018-04-27 | 2021-08-26 | フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニーＦａｃｅｂｏｏｋ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｌｌｃ | 紫外レーザーを用いたｌｅｄ表面改質 |
-
2015
- 2015-12-04 JP JP2015238060A patent/JP2017103439A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021521643A (ja) * | 2018-04-27 | 2021-08-26 | フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニーＦａｃｅｂｏｏｋ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｌｌｃ | 紫外レーザーを用いたｌｅｄ表面改質 |
| JP2020167401A (ja) * | 2019-03-26 | 2020-10-08 | Ｄｏｗａエレクトロニクス株式会社 | 点光源型発光ダイオード及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170162745A1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
| WO2015141517A1 (ja) | 半導体発光素子及びその製造方法 | |
| US11114588B2 (en) | Semiconductor light emitting element | |
| JP2017103439A (ja) | 半導体発光素子及びその製造方法 | |
| JP5880633B2 (ja) | 半導体発光素子 | |
| JP2015191976A (ja) | 半導体発光素子及びその製造方法 | |
| JP6617875B2 (ja) | Ｌｅｄ素子及びその製造方法 | |
| JP2017069282A (ja) | 半導体発光素子及びその製造方法 | |
| JP5818031B2 (ja) | Ｌｅｄ素子 | |
| WO2016072326A1 (ja) | 半導体発光素子 | |
| JP2016195187A (ja) | 半導体発光素子 | |
| WO2016158093A1 (ja) | 窒化物半導体発光素子 | |
| JP6690139B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP2017139298A (ja) | 半導体発光素子及びその製造方法 | |
| JP2017005156A (ja) | 半導体発光素子及びその製造方法 | |
| JP6468459B2 (ja) | 半導体発光素子 | |
| JP2016195168A (ja) | 半導体発光素子及びその製造方法 | |
| WO2015029727A1 (ja) | 半導体発光素子 | |
| JP2019169680A (ja) | 発光素子およびその製造方法 | |
| JP7360007B2 (ja) | 発光装置の製造方法 | |
| JP2015050381A (ja) | 半導体発光素子及びその製造方法 | |
| JP2016192527A (ja) | 半導体発光素子及びその製造方法 | |
| JP2017117966A (ja) | 半導体発光素子 | |
| JP5880880B2 (ja) | 窒化物発光素子 | |
| JP6004265B2 (ja) | Ｌｅｄ素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180911 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190709 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200107 |