JP2016195170A - 半導体発光素子の製造方法、半導体発光素子 - Google Patents
半導体発光素子の製造方法、半導体発光素子 Download PDFInfo
- Publication number
- JP2016195170A JP2016195170A JP2015074124A JP2015074124A JP2016195170A JP 2016195170 A JP2016195170 A JP 2016195170A JP 2015074124 A JP2015074124 A JP 2015074124A JP 2015074124 A JP2015074124 A JP 2015074124A JP 2016195170 A JP2016195170 A JP 2016195170A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor layer
- light emitting
- current blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】従来よりも光取り出し効率の向上した半導体発光素子を提供する。【解決手段】 半導体発光素子の製造方法は、半導体層の面上の所定の領域に、電極を形成するための材料膜を成膜した後、当該材料膜に対してアニール処理を施して電極を形成する工程と、半導体層の面上であって、前記電極が形成されていない領域に、電流遮断層を形成する工程とを有する。電流遮断層を形成する工程において、当該電流遮断層を形成するための材料膜を成膜し、当該材料膜に対してアニール処理が行われない。【選択図】 図2D
Description
本発明は、基板上に、p型半導体層、活性層及びn型半導体層を含む半導体層を有してなる半導体発光素子の製造方法に関する。また、本発明は、このような半導体発光素子に関する。
近年、窒化物半導体を用いた発光素子の開発が進められている。この発光素子は、n型半導体層と、p型半導体層と、これらn型半導体層及びp型半導体層に挟まれるように形成された活性層とを含んで構成される。n型半導体層とp型半導体層の間に電位差が設けられることで両者間に電流が流れ、活性層内で電子と正孔が再結合して発光する。活性層内で生成されたこの光を有効に利用すべく、種々の研究開発が進められている。
例えば、下記特許文献1には、いわゆる「縦型構造」を有する発光素子が開示されている。縦型構造の素子とは、活性層に対して基板に直交する方向に電圧が印加されることで、活性層が発光する素子を指す。
図7は、特許文献1に開示された発光素子の断面図を模式的に示したものである。従来の発光素子90は、基板91上に導電層92、反射膜93、絶縁層94、反射電極95、半導体層99、及びn側電極100を備えて構成される。半導体層99は、p型半導体層96、活性層97、及びn型半導体層98が基板91側から順に積層されて構成される。
絶縁層94の下層には金属材料からなる反射膜93が形成されているが、この反射膜93はオーミック性を有さず電極としての機能を奏さない。一方、反射電極95は金属材料からなり、p型半導体層96の間でオーミック接触が実現されることで電極(p側電極)として機能している。
反射電極95は、活性層97で生成された光のうち、基板91に向かう方向(図面下向き)に放射された光を反射させてn側半導体層98側(図面上向き)に取り出すことで、光の取り出し効率を高める目的を兼ねている。反射膜93も同様の目的で形成されており、反射電極95が形成されていない箇所を通過して下向きに進行した光を反射させてn側半導体層98側に進行方向を変えることで、光の取り出し効率が高められる。
しかし、活性層97から下向きに放射された光が反射膜93によって反射されて上向きに取り出されるに際し、この光は、反射膜93で反射される前と反射した後の2回にわたって、絶縁層94内を通過することになる。絶縁層94は透明膜として構成されるものの、この絶縁層94内を光が通過する際に数%の光が絶縁層94によって吸収されてしまう。より詳細には、活性層97から絶縁層94を通過して反射膜93に達するまでに3−4%程度の光が吸収され、更に反射膜93で反射された光が絶縁層94を通過してn型半導体層98側の外部に取り出されるまでに更に3−4%の光が吸収される。
つまり、従来の構成では、活性層97から放射された光のうち、下向きに放射された光を反射させて取り出し効率を高めてはいるものの、一部の光が絶縁層94内に吸収されてしまっているため、取り出し効率を十分に高められているとはいえない。
本発明は、上記の課題に鑑み、従来よりも光取り出し効率の向上した半導体発光素子を提供することを目的とする。
本発明に係る半導体発光素子の製造方法は、以下の点を特徴とする。
前記半導体発光素子は、
p型半導体層、活性層及びn型半導体層を含む半導体層と、
前記半導体層の第一面上に接触して形成された第一電極と、
前記半導体層の第一面とは反対側の第二面上であって、前記第一電極に対して前記第一面又は前記第二面に直交する方向である第一方向に対向する位置を除く少なくとも一部の領域に形成された、前記活性層からの射出光を反射させる材料からなる第二電極と、
前記半導体層の第二面上であって、前記第一電極に対して前記第一方向に対向する位置に形成された電流遮断層とを有する構成である。
p型半導体層、活性層及びn型半導体層を含む半導体層と、
前記半導体層の第一面上に接触して形成された第一電極と、
前記半導体層の第一面とは反対側の第二面上であって、前記第一電極に対して前記第一面又は前記第二面に直交する方向である第一方向に対向する位置を除く少なくとも一部の領域に形成された、前記活性層からの射出光を反射させる材料からなる第二電極と、
前記半導体層の第二面上であって、前記第一電極に対して前記第一方向に対向する位置に形成された電流遮断層とを有する構成である。
そして、前記半導体発光素子の製造方法は、
基板を準備する工程(a)と、
前記基板の上層に前記半導体層を形成する工程(b)と、
前記半導体層の前記第二面上の所定の領域に、前記第二電極を形成するための材料膜を成膜した後、当該材料膜に対してアニール処理を施して第二電極を形成する工程(c)と、
前記半導体層の前記第二面上であって、前記第二電極が形成されていない領域に前記電流遮断層を形成する工程(d)と、
前記工程(d)の実行後、前記半導体層の前記第一面上に前記第一電極を形成する工程(e)とを有し、
前記工程(d)は、前記電流遮断層を形成するための材料膜を成膜し、当該材料膜に対してアニール処理を行わない。
基板を準備する工程(a)と、
前記基板の上層に前記半導体層を形成する工程(b)と、
前記半導体層の前記第二面上の所定の領域に、前記第二電極を形成するための材料膜を成膜した後、当該材料膜に対してアニール処理を施して第二電極を形成する工程(c)と、
前記半導体層の前記第二面上であって、前記第二電極が形成されていない領域に前記電流遮断層を形成する工程(d)と、
前記工程(d)の実行後、前記半導体層の前記第一面上に前記第一電極を形成する工程(e)とを有し、
前記工程(d)は、前記電流遮断層を形成するための材料膜を成膜し、当該材料膜に対してアニール処理を行わない。
上記の方法によって製造された半導体発光素子は、半導体層のうち、第一電極に対して第一方向に対向する領域内に位置する半導体層には、電流遮断層が接触して形成されている。この電流遮断層は、上記工程(d)において、材料膜を成膜した後にアニール処理を行わずに形成された層である。一方、半導体層のうち、第一電極の一部を構成する電流供給部に対して第一方向に対向しない領域に位置する半導体層には、第二電極が形成されている。この第二電極は、上記工程(c)において、材料膜を成膜した後にアニール処理が施されることで形成された層である。
つまり、この方法で製造された半導体発光素子によれば、第一電極に対して第一方向に対向する位置において半導体層と接触する電流遮断層は、第一電極に対して第一方向に対向しない位置において半導体層と接触する第二電極よりも、半導体層との間の接触抵抗が高くなるように形成される。このため、第一電極と第二電極の間に電圧が印加されると、電流は、接触抵抗の高い電流遮断層の形成領域、すなわち第一電極に対して第一方向に対向する領域又はその近傍に向かっては流れにくくなり、接触抵抗の低い第二電極の形成領域に向かって流れやすくなる。つまり、半導体層内に流れる電流を、基板の面に平行な方向に拡げる効果が得られる。この結果、活性層内の広い範囲に発光領域を設けることができ、発光効率が高められる。また、図7に示す半導体発光素子90のように、電流を拡げる目的で絶縁層を設ける必要がないため、絶縁層内で光が吸収されるという事態が生じない。この結果、従来の発光素子90よりも光取り出し効率が高められる。
電流遮断層を形成するに際しては、電流遮断層を構成する材料膜を成膜した後、アニール処理を行う方法も考えられる。このとき、アニール温度をある温度以上に設定すると、電流遮断層が半導体層との間でオーミック接触してしまう可能性があるため、前記の温度よりは低い温度条件でアニール処理をすることが想定される。低い温度でアニール処理をした場合には、電流遮断層と半導体層との間でショットキー接触が形成されることから、電流遮断層と半導体層との接触抵抗を、第二電極と半導体層との接触抵抗よりも高くすることができる。
第一電極に対して第一方向に対向する領域において、電流遮断層と半導体層がショットキー接触していればよいとすれば、素子全体の抵抗値を必要以上に上げないようにするという観点からは、電流遮断層を形成するに際して、ショットキー接触が実現できる範囲内の温度条件でアニール処理を行う方法が考えられる。しかしながら、本発明者の鋭意研究により、アニール処理を行って電流遮断層を形成した場合と比べて、上記工程(d)のようにアニール処理を行うことなく電流遮断層を形成した場合の方が、動作電圧を低下させる機能を有することを見出した。この点は、「発明を実施するための形態」の項で後述される。
つまり、上記の方法によれば、動作電圧の上昇を出来る限り抑制しつつ、従来よりも光取り出し効率の向上した半導体発光素子が実現される。
前記工程(d)において成膜される材料膜は、前記活性層からの射出光を反射させる材料で構成されていても構わない。
この方法によれば、電流遮断層が反射機能を有する構成となる。なお、この工程(d)において成膜される材料膜は、例えば、Ag、Al、Ni、Ti、又はPtのうちの一以上を含む材料で構成されることができる。
上記の方法によれば、第二電極と電流遮断層とが半導体層の第二面上に形成されており、第二電極及び電流遮断層が、共に活性層からの射出光を反射させる機能を有する材料で構成されている。このため、更に光の取り出し効率を高めることができる。
前記半導体発光素子の製造方法は、更に、前記工程(b)の実行後、且つ前記工程(e)の実行前に、前記半導体層の前記第二面上であって、前記第二電極が形成される領域及び前記電流遮断層が形成される領域を除いた端部の領域に絶縁層を形成する工程(f)を有するものとしても構わない。
この方法によれば、隣接する素子を分離する工程を実行する際のエッチングストッパー層として機能させるための絶縁層を形成することができる。
前記半導体発光素子の製造方法は、更に、前記工程(f)の実行後、且つ前記工程(e)の実行前に、前記第二電極、前記電流遮断層、及び前記絶縁層の上面を覆うように導電層を形成する工程(g)を有するものとしても構わない。
また、本発明に係る半導体発光素子は、
p型半導体層、活性層及びn型半導体層を含む半導体層を有してなる半導体発光素子であって、
前記半導体層の第一面上に接触して形成された第一電極と、
前記半導体層の第一面とは反対側の第二面上であって、前記第一電極に対して前記第一面又は前記第二面に直交する方向である第一方向に対向する位置を除く少なくとも一部の領域に形成された、前記活性層からの射出光を反射させる材料からなる第二電極と、
前記半導体層の第二面上であって、前記第一電極に対して前記第一方向に対向する位置に形成された、前記活性層からの射出光を反射させる材料からなる電流遮断層とを有し、
前記電流遮断層と前記半導体層との接触抵抗が、前記第二電極と前記半導体層との接触抵抗よりも高いことを特徴とする。
p型半導体層、活性層及びn型半導体層を含む半導体層を有してなる半導体発光素子であって、
前記半導体層の第一面上に接触して形成された第一電極と、
前記半導体層の第一面とは反対側の第二面上であって、前記第一電極に対して前記第一面又は前記第二面に直交する方向である第一方向に対向する位置を除く少なくとも一部の領域に形成された、前記活性層からの射出光を反射させる材料からなる第二電極と、
前記半導体層の第二面上であって、前記第一電極に対して前記第一方向に対向する位置に形成された、前記活性層からの射出光を反射させる材料からなる電流遮断層とを有し、
前記電流遮断層と前記半導体層との接触抵抗が、前記第二電極と前記半導体層との接触抵抗よりも高いことを特徴とする。
また、本発明に係る半導体発光素子は、p型半導体層、活性層及びn型半導体層を含む半導体層を有してなる半導体発光素子であって、
前記半導体層の第一面上に接触して形成された第一電極と、
前記半導体層の第一面とは反対側の第二面上であって、前記第一電極に対して前記第一面又は前記第二面に直交する方向である第一方向に対向する位置を除く少なくとも一部の領域に形成された、前記活性層からの射出光を反射させる材料からなる第二電極と、
前記半導体層の第二面上であって、前記第一電極に対して前記第一方向に対向する位置に形成された電流遮断層と、
前記半導体層の第二面上であって、前記第二電極が形成される領域及び前記電流遮断層が形成される領域を除いた端部の領域に形成された絶縁層とを有し、
前記電流遮断層と前記半導体層との接触抵抗が、前記第二電極と前記半導体層との接触抵抗よりも高いことを特徴とする。
前記半導体層の第一面上に接触して形成された第一電極と、
前記半導体層の第一面とは反対側の第二面上であって、前記第一電極に対して前記第一面又は前記第二面に直交する方向である第一方向に対向する位置を除く少なくとも一部の領域に形成された、前記活性層からの射出光を反射させる材料からなる第二電極と、
前記半導体層の第二面上であって、前記第一電極に対して前記第一方向に対向する位置に形成された電流遮断層と、
前記半導体層の第二面上であって、前記第二電極が形成される領域及び前記電流遮断層が形成される領域を除いた端部の領域に形成された絶縁層とを有し、
前記電流遮断層と前記半導体層との接触抵抗が、前記第二電極と前記半導体層との接触抵抗よりも高いことを特徴とする。
本発明によれば、動作電圧の上昇を招くことなく、従来よりも光取り出し効率の高い半導体発光素子が実現される。
本発明の半導体発光素子及びその製造方法につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。また、以下において、「AlGaN」という記述は、AlmGa1−mN(0<m<1)という記述と同義であり、AlとGaの組成比の記述を単に省略して記載したものであって、AlとGaの組成比が1:1である場合に限定する趣旨ではない。「InGaN」という記述についても同様である。
[構成]
図1A及び図1Bは、本発明の半導体発光素子の一実施形態の構成を模式的に示す図面である。図1Bは光取り出し方向から見たときの平面図に対応し、図1Aは図1B内におけるX−X線で切断したときの断面図に対応する。半導体発光素子1は、基板3、半導体層5、第一電極15、電流遮断層14、及び第二電極13を含んで構成される。以下では、半導体発光素子1を単に「発光素子1」と適宜略記する。
図1A及び図1Bは、本発明の半導体発光素子の一実施形態の構成を模式的に示す図面である。図1Bは光取り出し方向から見たときの平面図に対応し、図1Aは図1B内におけるX−X線で切断したときの断面図に対応する。半導体発光素子1は、基板3、半導体層5、第一電極15、電流遮断層14、及び第二電極13を含んで構成される。以下では、半導体発光素子1を単に「発光素子1」と適宜略記する。
(基板3)
基板3は、例えばCuW、W、Moなどの導電性基板、又はSiなどの半導体基板で構成される。
基板3は、例えばCuW、W、Moなどの導電性基板、又はSiなどの半導体基板で構成される。
(半導体層5)
本実施形態では、半導体層5は、基板3に近い側からp型半導体層11、活性層9及びn型半導体層7が順に積層されて形成されている。
本実施形態では、半導体層5は、基板3に近い側からp型半導体層11、活性層9及びn型半導体層7が順に積層されて形成されている。
p型半導体層11は、例えばMg、Be、Zn、又はCなどのp型不純物がドープされた窒化物半導体層で構成される。窒化物半導体層としては、例えばGaN、AlGaN、AlInGaN等を利用することができる。
活性層9は、例えばInGaNで構成される発光層及びn型AlGaNで構成される障壁層が周期的に繰り返されてなる半導体層で形成される。これらの層はアンドープでもp型又はn型にドープされていても構わない。活性層9は、少なくともエネルギーバンドギャップの異なる2種類の材料からなる層が積層されて構成されていればよい。活性層9の構成材料は、生成したい光の波長に応じて適宜選択される。
n型半導体層7は、例えばSi、Ge、S、Se、Sn、又はTeなどのn型不純物がドープされた窒化物半導体層で構成される。この窒化物半導体層としては、例えばGaN、AlGaN、AlInGaN等を利用することができる。なお、n型半導体層7は、p型半導体層11と異なる組成の材料で構成されているものとしても構わない。
(第二電極13)
第二電極13は、半導体層5、より詳細にはp型半導体層11に接触して形成されており、p型半導体層11との間でオーミック接触が形成されている。本実施形態では、第二電極13はp側電極を構成する。
第二電極13は、半導体層5、より詳細にはp型半導体層11に接触して形成されており、p型半導体層11との間でオーミック接触が形成されている。本実施形態では、第二電極13はp側電極を構成する。
本実施形態において、第二電極13は、活性層9から射出される光に対して高い反射率(例えば75%以上であり、より好ましくは90%以上)を示す導電性の材料で構成される。より具体的には、例えばAg、Al、又はRhを含む材料で構成される。
(第一電極15)
第一電極15は、n型半導体層7の上面に形成されており、例えばCr−Auで構成される。本実施形態では、第一電極15はn側電極を構成する。
第一電極15は、n型半導体層7の上面に形成されており、例えばCr−Auで構成される。本実施形態では、第一電極15はn側電極を構成する。
図1Bに示すように、本実施形態の発光素子1では、基板3とは反対側から、すなわち光取り出し方向から見たときに、第一電極15がn型半導体層7の周囲を取り囲むように形成されている。より詳細には、第一電極15は、離間した3箇所において、所定の方向に延伸するように構成されている。ただし、この第一電極15の延伸する本数については、3本に限られるものではなく4本以上であっても構わない。図1Bに示した第一電極15の形状はあくまで一例であって、設計に応じて適宜変更して構わない。
なお、図1Bに示す例では、第一電極15が、一部の箇所において光取り出し方向から見て幅広な領域15aを有している。この領域15aは、例えばAu、Cuなどで構成されるワイヤ(不図示)が連絡されることで、パッド電極を構成するものとしても構わない。このとき、ワイヤの他端は基板3の給電パターンなどに接続されるものとして構わない。なお、第一電極15は、この幅広な領域15aを必ずしも備えなければならないというものではない。
第二電極13と第一電極15の間に電圧を印加することで、活性層9内を電流が流れ、活性層9が発光する。
第二電極13は、上述したように、活性層9で生成される光に対して高い反射率を示す材料で構成される。図1Aに示す発光素子1は、活性層9から射出された光をn型半導体層7側に取り出すことが想定されている。第二電極13は、活性層9から基板3側に向けて射出された光をn型半導体層7側に向けて反射させることで、光取り出し効率を高める機能を果たしている。
(導電層20)
導電層20は、基板3の上層に形成されている。本実施形態では、導電層20は、保護層23、接合層21、接合層19及び保護層17の多層構造で構成されている。
導電層20は、基板3の上層に形成されている。本実施形態では、導電層20は、保護層23、接合層21、接合層19及び保護層17の多層構造で構成されている。
接合層19及び接合層21は、例えばAu−Sn、Au−In、Au−Cu−Sn、Cu−Sn、Pd−Sn、Snなどで構成される。後述するように、これらの接合層19と接合層21は、基板3上に形成された接合層21と、別の基板(後述する成長基板25)上に形成された接合層19を対向させた後に、両者を貼り合わせることで形成されたものである。これらの接合層19及び接合層21は、単一の層として一体化されているものとしても構わない。
保護層17は、例えばNi/Ti/Ptの多層構造で構成される。このうち、Ti/Pt層は、接合層(19,21)を構成する材料が第二電極13側に拡散して、第二電極13の反射率が低下することを抑制する目的で設けられている。また、Ni層は、Ti/Pt層に含まれる材料、特にTiが第二電極13側に拡散し、第二電極13の反射率が低下することを抑制する目的で設けられている。ただし、保護層17は、少なくとも接合層(19,21)を構成する材料が拡散するのを抑制する機能を有する材料で構成されていればよい。
保護層23は、例えば保護層17と同一の材料で構成され、接合層(19,21)を構成する材料が基板3側に拡散するのを抑制する目的で設けられている。ただし、保護層23は必ずしも備えられていなくても構わない。
(電流遮断層14)
発光素子1は、電流遮断層14を備える。電流遮断層14は、半導体層5、より詳細にはp型半導体層11と接触する箇所であって、第二電極13が形成されていない領域の少なくとも一部に形成されている。本実施形態では、電流遮断層14は、第二電極13と同様に、活性層9から射出される光に対して高い反射率を示す材料で構成されている。
発光素子1は、電流遮断層14を備える。電流遮断層14は、半導体層5、より詳細にはp型半導体層11と接触する箇所であって、第二電極13が形成されていない領域の少なくとも一部に形成されている。本実施形態では、電流遮断層14は、第二電極13と同様に、活性層9から射出される光に対して高い反射率を示す材料で構成されている。
図1Aに示すように、第二電極13及び電流遮断層14は、いずれもp型半導体層11と接触して形成されている。前述したように、第二電極13は、p型半導体層11との間でオーミック接触が形成されている。一方で、電流遮断層14は、p型半導体層11との間でショットキー接触が形成されており、第二電極13に比べてp型半導体層11との接触抵抗が高い。
電流遮断層14は、基板3の面に直交する方向(以下、適宜「第一方向」と記載する。)に関して、第一電極15に対向する位置に形成されている。仮に、第一方向に第一電極15と対向する位置において、p型半導体層11との接触抵抗が低い層が形成されている場合、発光素子1に対して電圧を印加すると、第一方向に第一電極15と対向する領域内に大部分の電流が流れてしまう。この結果、活性層9の特定の領域のみが発光してしまい、発光効率が低下する。電流遮断層14は、活性層9を流れる電流を基板3の面に平行な方向に拡げることで、活性層9の発光効率を高める機能を有している。
また、本実施形態のように、電流遮断層14が、活性層9で生成された光に対して高い反射率を示す材料で形成されることで、第二電極13と同様の理由により、光取り出し効率を向上させることができる。
(絶縁層24)
本実施形態において、発光素子1は、半導体層5の端部領域において、p型半導体層11の一部と接触して形成された絶縁層24を備えている。絶縁層24は、例えばSiO2、SiN、Zr2O3、AlN、Al2O3などで構成される。この絶縁層24は、製造方法の項で後述するように、素子分離時におけるエッチングストッパとして機能させる目的で設けられている。
本実施形態において、発光素子1は、半導体層5の端部領域において、p型半導体層11の一部と接触して形成された絶縁層24を備えている。絶縁層24は、例えばSiO2、SiN、Zr2O3、AlN、Al2O3などで構成される。この絶縁層24は、製造方法の項で後述するように、素子分離時におけるエッチングストッパとして機能させる目的で設けられている。
なお、図1Aでは図示していないが、半導体層5の側面に保護膜としての絶縁層を形成しても構わない。
図1Aに示す発光素子1によれば、従来よりも光取り出し効率が向上する点については、発光素子1の製造方法の説明を行った後に説明される。
[製造方法]
次に、発光素子1の製造方法の一例につき、図2A〜図2Jに模式的に示す工程断面図を参照して説明する。なお、以下で説明する製造条件や膜厚等の寸法はあくまで一例である。
次に、発光素子1の製造方法の一例につき、図2A〜図2Jに模式的に示す工程断面図を参照して説明する。なお、以下で説明する製造条件や膜厚等の寸法はあくまで一例である。
(ステップS1)
図2Aに示すように、成長基板25を準備する。成長基板25としては、一例としてC面を有するサファイア基板を用いることができる。
図2Aに示すように、成長基板25を準備する。成長基板25としては、一例としてC面を有するサファイア基板を用いることができる。
準備工程として、成長基板25のクリーニングを行う。このクリーニングは、より具体的な一例としては、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相蒸着)装置の処理炉内に成長基板25を配置し、処理炉内に流量が例えば10slmの水素ガスを流しながら、炉内温度を例えば1150℃に昇温することにより行われる。
このステップS1が工程(a)に対応する。
(ステップS2)
図2Bに示すように、成長基板25の上層に、アンドープ層27、n型半導体層7、活性層9、及びp型半導体層11を順に形成する。このステップS2は、例えば以下の手順で行われる。
図2Bに示すように、成長基板25の上層に、アンドープ層27、n型半導体層7、活性層9、及びp型半導体層11を順に形成する。このステップS2は、例えば以下の手順で行われる。
まず、成長基板25の上面に、GaNよりなる低温バッファ層を形成し、その上層にGaNよりなる下地層を形成する。これらの低温バッファ層及び下地層がアンドープ層27に対応する。具体的なアンドープ層27の形成方法は、例えば以下の通りである
まず、МОCVD装置の炉内圧力を100kPa、炉内温度を480℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ5slmの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が50μmol/minのトリメチルガリウム(TMG)及び流量が250000μmol/minのアンモニアを処理炉内に68秒間供給する。これにより、成長基板25の表面に、厚みが20nmのGaNよりなる低温バッファ層を形成する。
次に、MOCVD装置の炉内温度を1150℃に昇温する。そして、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が100μmol/minのTMG及び流量が250000μmol/minのアンモニアを処理炉内に30分間供給する。これにより、低温バッファ層の表面に、厚みが1.7μmのGaNよりなる下地層を形成する。
次に、アンドープ層27の上層にn型半導体層7を形成する。n型半導体層7の具体的な形成方法は、例えば以下の通りである。
まず、引き続き炉内温度を1150℃とした状態で、MOCVD装置の炉内圧力を30kPaとする。そして、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が94μmol/minのTMG、流量が6μmol/minのトリメチルアルミニウム(TMA)、流量が250000μmol/minのアンモニア及び流量が0.013μmol/minのテトラエチルシランを処理炉内に60分間供給する。これにより、例えばAl0.06Ga0.94Nの組成を有し、厚みが2μmのn型半導体層7がアンドープ層27の上層に形成される。
なお、この後、TMAの供給を停止すると共に、それ以外の原料ガスを6秒間供給することにより、n型AlGaN層の上層に、厚みが5nm程度のn型GaNよりなる保護層を有してなるn型半導体層7を実現してもよい。
上記の説明では、n型半導体層7に含まれるn型不純物をSiとする場合について説明したが、n型不純物としては、Si以外にGe、S、Se、Sn又はTe等を用いることができる。
次に、n型半導体層7の上層に活性層9を形成する。活性層9の具体的な形成方法は、例えば以下の通りである。
まずMOCVD装置の炉内圧力を100kPa、炉内温度を830℃とする。そして、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が1slmの水素ガスを流しながら、原料ガスとして、流量が10μmol/minのTMG、流量が12μmol/minのトリメチルインジウム(TMI)及び流量が300000μmol/minのアンモニアを処理炉内に48秒間供給するステップを行う。その後、流量が10μmol/minのTMG、流量が1.6μmol/minのTMA、0.002μmol/minのテトラエチルシラン及び流量が300000μmol/minのアンモニアを処理炉内に120秒間供給するステップを行う。以下、これらの2つのステップを繰り返すことにより、厚みが2nmのInGaNよりなる発光層、及び厚みが7nmのn型AlGaNよりなる障壁層が15周期積層されてなる活性層9が、n型半導体層7の上層に形成される。
次に、活性層9の上層にp型半導体層11を形成する。p型半導体層11の具体的な形成方法は、例えば以下の通りである。
具体的には、MOCVD装置の炉内圧力を100kPaに維持し、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が25slmの水素ガスを流しながら、炉内温度を1025℃に昇温する。その後、原料ガスとして、流量が35μmol/minのTMG、流量が20μmol/minのTMA、流量が250000μmol/minのアンモニア及びp型不純物をドープするための流量が0.1μmol/minのビスシクロペンタジエニルマグネシウム(Cp2Mg)を処理炉内に60秒間供給する。これにより、活性層33の表面に、厚みが20nmのAl0.3Ga0.7Nの組成を有する正孔供給層を形成する。その後、TMAの流量を4μmol/minに変更して原料ガスを360秒間供給することにより、厚みが120nmのAl0.13Ga0.87Nの組成を有する正孔供給層を形成する。これらの正孔供給層によりp型半導体層11が形成される。
なお、この工程の後、TMAの供給を停止すると共に、CP2Mgの流量を0.2μmol/minに変更して原料ガスを20秒間供給することにより、厚みが5nm程度で、p型不純物濃度が1×1020/cm3程度のp型GaN層を有してなるp型半導体層11を実現してもよい。
このステップS2が工程(b)に対応する。
(ステップS3)
ステップS2で得られたウェハに対して活性化処理を行う。具体的な一例としては、RTA(Rapid Thermal Anneal:急速加熱)装置を用いて、窒素雰囲気下中650℃で15分間の活性化処理を行う。
ステップS2で得られたウェハに対して活性化処理を行う。具体的な一例としては、RTA(Rapid Thermal Anneal:急速加熱)装置を用いて、窒素雰囲気下中650℃で15分間の活性化処理を行う。
(ステップS4)
p型半導体層11の上面の所定箇所に絶縁層24を形成する(図2C参照)。
p型半導体層11の上面の所定箇所に絶縁層24を形成する(図2C参照)。
より具体的には、隣接する素子との境界となる領域内におけるp型半導体層11の上面に、例えばAl2O3をスパッタリング法によって200nm程度の膜厚で成膜することで絶縁層24を形成する。なお、成膜する材料は絶縁性材料であればよく、Al2O3の他、SiNやSiO2でも構わない。
このステップS4が工程(f)に対応する。
(ステップS5)
p型半導体層11の上面の所定領域に第二電極13を形成する(図2C参照)。第二電極13の具体的な形成方法は、例えば以下の通りである。
p型半導体層11の上面の所定領域に第二電極13を形成する(図2C参照)。第二電極13の具体的な形成方法は、例えば以下の通りである。
p型半導体層11の上面の所定領域に、導電性材料で構成された材料膜を成膜する。一例としては、スパッタリング法によってp型半導体層11の上面の所定の領域に、膜厚120nm程度のAg及び膜厚30nm程度のNiを成膜する。
ここで、材料膜に含まれるAgは、発光素子1が備える活性層9から射出される光に対して高い反射率(90%以上)を示す材料の例である。活性層9から射出される光に対して高い反射率を示す材料であれば、Ag以外の材料(例えばAlやRhなど)が含まれるものとしても構わない。また、これらの高反射率を示す材料を含む合金で構成されていても構わない。
また、材料膜に含まれるNiは、他の層との密着性を高める目的で成膜されているものであるが、十分な密着性が確保されていればこの材料膜にNiを含めなくても構わない。また、密着性を確保するための他の材料が含まれるものとしても構わない。
上記の材料膜を成膜した後に、RTA装置等を用いてドライエア又は不活性ガス雰囲気中で例えば400℃〜550℃、60秒〜300秒間のコンタクトアニール処理を行う。これにより、p型半導体層11との間でオーミック接触が形成された、第二電極13が形成される。
ステップS5は、工程(c)に対応する。このステップS5を、ステップS4の前に行っても構わない。
(ステップS6)
次に、p型半導体層11が露出している領域に電流遮断層14を形成する(図2D参照)。
次に、p型半導体層11が露出している領域に電流遮断層14を形成する(図2D参照)。
より具体的な一例としては、ステップS5と同様に、スパッタリング法によって、p型半導体層11の上面の所定の領域に、膜厚170nm程度のAg及び膜厚30nm程度のNiを成膜する。
そして、本ステップS6では、製膜後にアニール処理を行わない。これにより、本ステップで成膜された材料膜は、p型半導体層11との間でショットキー接触が形成される。これにより電流遮断層14が形成される。
このステップS6で成膜する材料としては、ステップS5と同様に、発光素子1が備える活性層9から射出される光に対して高い反射率を示す材料を用いることができる。例えば、Ag、Al、Ni、Ti、又はPtを含む材料とすることができる。
このステップS6は、工程(d)に対応する。
(ステップS7)
第二電極13及び電流遮断層14の上面を覆うように、全面に保護層17を形成する。その後、保護層17の上面に接合層19を形成する(図2E参照)。具体的な方法の一例は以下のとおりである。
第二電極13及び電流遮断層14の上面を覆うように、全面に保護層17を形成する。その後、保護層17の上面に接合層19を形成する(図2E参照)。具体的な方法の一例は以下のとおりである。
まず、電子線蒸着装置(EB装置)を用いて、膜厚100nmのTiと膜厚200nmのPtを3周期成膜することで保護層17を形成する。更にその後、保護層17の上面(Pt表面)に、膜厚10nmのTiを蒸着させた後、Au80%Sn20%で構成されるAu−Snハンダを膜厚3μm蒸着させることで接合層19を形成する。
(ステップS8)
成長基板25とは別に準備された基板3の上面に、ステップS7と同様の方法で、保護層23及び接合層21を形成する(図2F参照)。基板3としては、上述したようにCuW、W、Mo等の導電性基板、又はSi等の半導体基板を利用することができる。なお、保護層23については形成しないものとしても構わない。
成長基板25とは別に準備された基板3の上面に、ステップS7と同様の方法で、保護層23及び接合層21を形成する(図2F参照)。基板3としては、上述したようにCuW、W、Mo等の導電性基板、又はSi等の半導体基板を利用することができる。なお、保護層23については形成しないものとしても構わない。
(ステップS9)
図2Gに示すように、成長基板25の上層に形成された接合層19と、基板3の上層に形成された接合層21を貼り合わせることで、成長基板25と基板3の貼り合わせを行う。具体的な一例としては、280℃の温度、0.2MPaの圧力下で、貼り合わせ処理が行われる。
図2Gに示すように、成長基板25の上層に形成された接合層19と、基板3の上層に形成された接合層21を貼り合わせることで、成長基板25と基板3の貼り合わせを行う。具体的な一例としては、280℃の温度、0.2MPaの圧力下で、貼り合わせ処理が行われる。
この工程により、接合層19及び接合層21が溶融して接合されることで、基板3と成長基板25が表裏面に貼り合わされた構造が形成される。つまり、接合層19と接合層21は、本ステップ以後においては一体化されているものとして構わない。そして、本ステップS9の実行前の段階で保護層23及び保護層17が形成されていることで、接合層(19,21)の構成材料の拡散が抑制されている。
(ステップS10)
次に、成長基板25を剥離する(図2H参照)。より具体的には、成長基板25を上に向け、基板3を下に向けた状態で、成長基板25側からレーザ光を照射する。ここで、照射するレーザ光を、成長基板25の構成材料(本実施形態ではサファイア)を透過し、アンドープ層27の構成材料(本実施形態ではGaN)によって吸収されるような波長の光とする。これにより、アンドープ層27でレーザ光が吸収されるため、成長基板25とアンドープ層27の界面が高温化してGaNが分解され、成長基板25が剥離される。
次に、成長基板25を剥離する(図2H参照)。より具体的には、成長基板25を上に向け、基板3を下に向けた状態で、成長基板25側からレーザ光を照射する。ここで、照射するレーザ光を、成長基板25の構成材料(本実施形態ではサファイア)を透過し、アンドープ層27の構成材料(本実施形態ではGaN)によって吸収されるような波長の光とする。これにより、アンドープ層27でレーザ光が吸収されるため、成長基板25とアンドープ層27の界面が高温化してGaNが分解され、成長基板25が剥離される。
その後、ウェハ上に残存しているGaN(アンドープ層27)を、塩酸等を用いたウェットエッチング、又はICP装置を用いたドライエッチングによって除去し、n型半導体層7を露出させる。なお、本ステップS10においてアンドープ層27が除去されて、p型半導体層11、活性層9、及びn型半導体層7が、基板3側からこの順に積層されてなる半導体層5が残存する(図2I参照)。
(ステップS11)
次に、図2Jに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ICP装置を用いて絶縁層24の上面が露出するまで半導体層5をエッチングする。このとき、上述したように絶縁層24はエッチングストッパーとして機能する。
次に、図2Jに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ICP装置を用いて絶縁層24の上面が露出するまで半導体層5をエッチングする。このとき、上述したように絶縁層24はエッチングストッパーとして機能する。
なお、図2Jでは、半導体層5の側面が鉛直方向に対して傾斜を有するように図示しているが、これは一例であって、このような形状に限定する趣旨ではない。
(ステップS12)
次に、n型半導体層7の上面の所定の領域、より詳細には、n型半導体層7の上面のうち、第二電極13に対して鉛直方向に対向しない領域の一部、すなわち電流遮断層14に対して鉛直方向に対向する領域の一部に、第一電極15を形成する。具体的な方法の一例としては、n型半導体層7の上面のうち、第一電極15を形成する予定の領域以外をレジスト等でマスクした状態で、n型半導体層7の上面に膜厚100nmのCrと膜厚3μmのAuを蒸着する。その後、マスクを剥離して、窒素雰囲気中で250℃、1分間程度のアニール処理を行う。
次に、n型半導体層7の上面の所定の領域、より詳細には、n型半導体層7の上面のうち、第二電極13に対して鉛直方向に対向しない領域の一部、すなわち電流遮断層14に対して鉛直方向に対向する領域の一部に、第一電極15を形成する。具体的な方法の一例としては、n型半導体層7の上面のうち、第一電極15を形成する予定の領域以外をレジスト等でマスクした状態で、n型半導体層7の上面に膜厚100nmのCrと膜厚3μmのAuを蒸着する。その後、マスクを剥離して、窒素雰囲気中で250℃、1分間程度のアニール処理を行う。
このステップS12が工程(e)に対応する。
(ステップS13)
次に、各素子同士を例えばレーザダイシング装置によって分離し、基板3の裏面を例えばAgペーストにてパッケージと接合する。その後は、第一電極15の一部領域に対してワイヤボンディングを行う。以上の工程を経て、図1Aに示す発光素子1が製造される。
次に、各素子同士を例えばレーザダイシング装置によって分離し、基板3の裏面を例えばAgペーストにてパッケージと接合する。その後は、第一電極15の一部領域に対してワイヤボンディングを行う。以上の工程を経て、図1Aに示す発光素子1が製造される。
なお、上述した製造方法では、ステップS5において第二電極13を形成する際に成膜した材料膜と、ステップS6において電流遮断層14を形成する際に成膜した材料膜を、同一の材料とした。しかし、活性層9からの射出光を反射させることのできる材料であり、アニール処理の有無によって半導体層との界面における接触抵抗に差異を設けることができる材料であれば、どのような材料を用いても構わない。
また、少なくとも第二電極13を形成する際に成膜した材料膜については活性層9からの射出光を反射させることのできる材料とし、電流遮断層14を形成する際に成膜した材料膜については、上記反射機能を有しない材料としても構わない。ただし、上述した製造方法によって製造される半導体発光素子1と比べて、反射機能が低下するため、光取り出し効率を更に高めるという観点からは、全ての材料膜について活性層33からの射出光を反射させることのできる材料とするのが好ましい。
[作用]
図1Aに示す発光素子1によれば、前述したように、電流遮断層14が設けられることで、活性層9内の広い範囲に電流を流すことができ、発光効率が高められる。そして、この電流遮断層14によって電流を拡げる効果が実現できるため、図7に示す発光素子90のように、電流を拡げる目的で絶縁層94を設ける必要がない。
図1Aに示す発光素子1によれば、前述したように、電流遮断層14が設けられることで、活性層9内の広い範囲に電流を流すことができ、発光効率が高められる。そして、この電流遮断層14によって電流を拡げる効果が実現できるため、図7に示す発光素子90のように、電流を拡げる目的で絶縁層94を設ける必要がない。
この結果、第二電極13及び電流遮断層14を、活性層9から射出される光に対する反射率の高い材料で構成することで、活性層9から基板3に向けて射出された光を、絶縁層内を透過させることなく光取り出し面(n型半導体層7)に向けて反射させることができる。この結果、従来よりも光取り出し効率が向上する。
また、電流遮断層14をノンアニールで形成したことで、発光素子1の動作電圧を低下させることができる。この点につき、以下、実施例と比較例を参照して説明する。
(実施例1)
実施例1の素子は、上記ステップS1〜S13を経て製造された素子である。
実施例1の素子は、上記ステップS1〜S13を経て製造された素子である。
(比較例1)
比較例1の素子は、ステップS6においてアニール処理が行われた点を除いては、実施例1と同様の方法で製造された素子である。このときのアニール温度は、第二電極13を形成するためのステップS5で実行された温度よりも低温の300℃とされた。
比較例1の素子は、ステップS6においてアニール処理が行われた点を除いては、実施例1と同様の方法で製造された素子である。このときのアニール温度は、第二電極13を形成するためのステップS5で実行された温度よりも低温の300℃とされた。
(結果及び分析)
図3は、実施例1と比較例1の両素子の電流−電圧特性(I−V特性)を示すグラフである。図3の結果によれば、実施例1の素子の方が、比較例1の素子に比べて動作電圧が低下していることが分かる。具体的には、1Aの電流を注入するに際し、比較例1の素子では約4.1Vの電圧を印加する必要があったが、実施例1の素子では約3.8Vの電圧を印加することで実現できている。
図3は、実施例1と比較例1の両素子の電流−電圧特性(I−V特性)を示すグラフである。図3の結果によれば、実施例1の素子の方が、比較例1の素子に比べて動作電圧が低下していることが分かる。具体的には、1Aの電流を注入するに際し、比較例1の素子では約4.1Vの電圧を印加する必要があったが、実施例1の素子では約3.8Vの電圧を印加することで実現できている。
図4は、模擬的に形成した検証用素子と、その検証用素子におけるアニール温度と抵抗率の関係を示すグラフである。図4(a)に示す検証用素子70は、p型AlGaN層71上に、膜厚150nmのAg層72を形成し、その上層に膜厚30nmのNi層73を形成して構成されている。このAg層72とNi層73によって、ステップS5及びステップS6で成膜される材料膜が模擬されている。
図4(b)は、p型AlGaN層71上にAg層72及びNi層73を蒸着後、異なるアニール温度でコンタクトアニール処理を行った後、検証用素子70の抵抗率を測定してアニール温度との関係をグラフ化したものである。図4(b)において、アニール温度が400℃のときは、500Ωm程度の値が示されているが、これは接触していない箇所の抵抗が表示されているものであって、接触部分における抵抗はほぼ0でオーミック接触が実現されている。なお、450℃の場合も400℃と同等の抵抗率が実現されており、オーミック接触が実現されていることが分かる。
これに対し、アニール温度が350℃の場合は、アニール温度が400℃の場合よりも接触抵抗が高くなっており、アニール温度を300℃とすると更に接触抵抗が高くなっている。このことから、アニール温度を低くすることで、p型AlGaN層71とAg層72をショットキー接触とすることができ、且つその温度を低くすることで接触抵抗を高くできることが分かる。
図4によれば、ステップS6において電流遮断層14を形成するに際しては、ショットキー接触が形成される温度条件(例えば350℃や300℃)でアニール処理をすることで、第二電極13に比べてp型半導体層11との接触抵抗を高めることができることが分かる。本発明者においても、金属等の材料膜を半導体層の上面に接触させてショットキー接触を構成する場合においては、密着性を確保する観点からも、オーミック接触が形成されないような温度条件下でアニール処理を行うのが好ましいと考えていた。また、アニール処理を行わない場合においては、当該箇所の抵抗値が極めて高くなることが予想されるところ、アニール処理を行った場合と比べて動作電圧を高める結果になると考えられていた。
しかし、本発明者の鋭意研究により、図3に示すように、ステップS6においてアニール処理を行なわずに素子を形成した場合、アニール処理を行った場合と比べて動作電圧が低下するという新たな知見を得た。この理由としては、アニール処理を行った場合、電流遮断層14がオーミック特性に近づいているものと考えられる。この結果、微少電流が電流遮断層14にも流れ込んでしまうため、接触抵抗が高い領域に電流が流れることで電圧が高くなったものと考えられる。
つまり、上記の方法によれば、従来の発光素子90よりも光取り出し効率を向上させつつ、更に動作電圧を低下させる効果が得られる。
[別実施形態]
以下、別実施形態につき説明する。
以下、別実施形態につき説明する。
〈1〉 図1Bに示すように、発光素子1がパッド電極15aを有する場合には、パッド電極15aに近い領域内においては電流遮断層14を形成し、パッド電極15aから遠い領域内においては、電流遮断層14よりはp型半導体層11との接触抵抗の低い電流遮断層14a(不図示)を形成しても構わない。この場合、電流遮断層14aについては、ステップS5よりは低温でアニール処理を行うことで形成されるものとしても構わない。
かかる構成によれば、パッド電極15aの近傍に電流が集中するのが抑制され、半導体層5が高温化される事態を防ぐことができる。これにより、発光素子1の長寿命化が実現される。
〈2〉 上記の実施形態では、第二電極13が、電流遮断層14及び絶縁層24の膜厚よりも薄く、第二電極13の下層に電流遮断層14の一部が潜り込む構成(図1A参照)を例示して説明した。しかし、第二電極13、電流遮断層14、及び絶縁層24の層の厚みの関係は設計に応じて適宜設定されるものとして構わない。
例えば、図5に示される構造のように、第二電極13及び電流遮断層14がほぼ同等の厚みで構成され、絶縁層24の厚みが電流遮断層14よりも薄く、電流遮断層14の一部が絶縁層24の下層に潜り込む構成であっても構わない。また、図6に示される構造のように、第二電極13、電流遮断層14及び絶縁層24の厚みがほぼ同等であり、いずれの層も、基板3の面に平行な方向にのみ隣接して、基板3の面に直交する方向には隣接しない構成であっても構わない。
〈3〉 第二電極13を形成する材料膜は、活性層9から射出される光の波長に応じて、適宜選択されるものとして構わない。例えば、活性層9からの光が波長350nm未満の深紫外光の領域である場合には、第二電極13を形成する材料をAlを含む材料とすることができる。また、活性層9からの光が波長350nm以上590nm以下の領域、すなわち紫外光〜黄色光の領域である場合には、第二電極13を形成する材料をAgを含む材料とすることができる。また、活性層9からの光が590nmを超える領域、すなわち橙色光〜赤外光領域である場合には、第二電極13を形成する材料をAg、Cu、又はAuを含む材料とすることができる。
なお、電流遮断層14が、第二電極13と同様に、活性層9から射出される光に対して反射機能を有する材料を用いて形成される場合には、これらの材料についても、前記した第二電極13と同様に活性層9から射出される光の波長に応じて適宜選択されるものとして構わない。
〈4〉 上述の実施形態では、半導体層5に関し、光取り出し面を構成する側がn型半導体層7であり、第二電極13及び電流遮断層14と接触する側がp型半導体層11であるものとして説明した。しかし、半導体層5の導電型は反転させても構わない。
〈5〉 図1A、図5、又は図6に示した発光素子1において、更に光取り出し効率を向上させる目的でn型半導体層7の上面に微細な凹凸形状を形成するものとしても構わない。
〈6〉 上記の実施形態では、発光素子1が保護層17を備えているものとして説明したが、保護層17を必ずしも備えなければならないものではない。ただし、保護層17を備えることで、第二電極13及び電流遮断層14の反射率が低下されるのを抑制することができるため、高い光取り出し効率を持続的に実現させるためには保護層17を備えるのが好ましい。
1 : 半導体発光素子
3 : 基板
5 : 半導体層
7 : n型半導体層
9 : 活性層
11 : p型半導体層
13 : 第二電極
14 : 電流遮断層
15 : 第一電極
15a : パッド電極
17 : 保護層
19 : 接合層
20 : 導電層
21 : 接合層
23 : 保護層
25 : 成長基板
27 : アンドープ層
70 : 検証用素子
71 : p型AlGaN層
72 : Ag層
73 : Ni層
90 : 従来の発光素子
91 : 基板
92 : 導電層
93 : 反射膜
94 : 絶縁層
95 : 反射電極
96 : p型半導体層
97 : 活性層
98 : n型半導体層
99 : 半導体層
100 : n側電極
3 : 基板
5 : 半導体層
7 : n型半導体層
9 : 活性層
11 : p型半導体層
13 : 第二電極
14 : 電流遮断層
15 : 第一電極
15a : パッド電極
17 : 保護層
19 : 接合層
20 : 導電層
21 : 接合層
23 : 保護層
25 : 成長基板
27 : アンドープ層
70 : 検証用素子
71 : p型AlGaN層
72 : Ag層
73 : Ni層
90 : 従来の発光素子
91 : 基板
92 : 導電層
93 : 反射膜
94 : 絶縁層
95 : 反射電極
96 : p型半導体層
97 : 活性層
98 : n型半導体層
99 : 半導体層
100 : n側電極
Claims (9)
- 半導体発光素子の製造方法であって、
前記半導体発光素子は、
p型半導体層、活性層及びn型半導体層を含む半導体層と、
前記半導体層の第一面上に接触して形成された第一電極と、
前記半導体層の第一面とは反対側の第二面上であって、前記第一電極に対して前記第一面又は前記第二面に直交する方向である第一方向に対向する位置を除く少なくとも一部の領域に形成された、前記活性層からの射出光を反射させる材料からなる第二電極と、
前記半導体層の第二面上であって、前記第一電極に対して前記第一方向に対向する位置に形成された電流遮断層とを有する構成であり、
基板を準備する工程(a)と、
前記基板の上層に前記半導体層を形成する工程(b)と、
前記半導体層の前記第二面上の所定の領域に、前記第二電極を形成するための材料膜を成膜した後、当該材料膜に対してアニール処理を施して第二電極を形成する工程(c)と、
前記半導体層の前記第二面上であって、前記第二電極が形成されていない領域に前記電流遮断層を形成する工程(d)と、
前記工程(d)の実行後、前記半導体層の前記第一面上に前記第一電極を形成する工程(e)とを有し、
前記工程(d)は、前記電流遮断層を形成するための材料膜を成膜し、当該材料膜に対してアニール処理を行わないことを特徴とする半導体発光素子の製造方法。 - 前記工程(d)において成膜される材料膜が、前記活性層からの射出光を反射させる材料で構成されていることを特徴とする請求項1に記載の半導体発光素子の製造方法。
- 前記工程(d)において成膜される材料膜が、Ag、Al、Ni、Ti、又はPtのうちの一以上を含む材料で構成されていることを特徴とする請求項2に記載の半導体発光素子の製造方法。
- 前記工程(b)の実行後、且つ前記工程(e)の実行前に、前記半導体層の前記第二面上であって、前記第二電極が形成される領域及び前記電流遮断層が形成される領域を除いた端部の領域に絶縁層を形成する工程(f)を有することを特徴とする請求項1〜3のいずれか1項に記載の半導体発光素子の製造方法。
- 前記工程(f)の実行後、且つ前記工程(e)の実行前に、前記第二電極、前記電流遮断層、及び前記絶縁層の上面を覆うように導電層を形成する工程(g)を有することを特徴とする請求項4に記載の半導体発光素子の製造方法。
- p型半導体層、活性層及びn型半導体層を含む半導体層を有してなる半導体発光素子であって、
前記半導体層の第一面上に接触して形成された第一電極と、
前記半導体層の第一面とは反対側の第二面上であって、前記第一電極に対して前記第一面又は前記第二面に直交する方向である第一方向に対向する位置を除く少なくとも一部の領域に形成された、前記活性層からの射出光を反射させる材料からなる第二電極と、
前記半導体層の第二面上であって、前記第一電極に対して前記第一方向に対向する位置に形成された、前記活性層からの射出光を反射させる材料からなる電流遮断層とを有し、
前記電流遮断層と前記半導体層との接触抵抗が、前記第二電極と前記半導体層との接触抵抗よりも高いことを特徴とする半導体発光素子。 - p型半導体層、活性層及びn型半導体層を含む半導体層を有してなる半導体発光素子であって、
前記半導体層の第一面上に接触して形成された第一電極と、
前記半導体層の第一面とは反対側の第二面上であって、前記第一電極に対して前記第一面又は前記第二面に直交する方向である第一方向に対向する位置を除く少なくとも一部の領域に形成された、前記活性層からの射出光を反射させる材料からなる第二電極と、
前記半導体層の第二面上であって、前記第一電極に対して前記第一方向に対向する位置に形成された電流遮断層と、
前記半導体層の第二面上であって、前記第二電極が形成される領域及び前記電流遮断層が形成される領域を除いた端部の領域に形成された絶縁層とを有し、
前記電流遮断層と前記半導体層との接触抵抗が、前記第二電極と前記半導体層との接触抵抗よりも高いことを特徴とする半導体発光素子。 - 前記電流遮断層が、前記活性層からの射出光を反射させる材料で構成されていることを特徴とする請求項7に記載の半導体発光素子。
- 前記電流遮断層が、Ag、Al、Ni、Ti、又はPtのうちの一以上を含む材料で構成されていることを特徴とする請求項6〜8のいずれか1項に記載の半導体発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015074124A JP2016195170A (ja) | 2015-03-31 | 2015-03-31 | 半導体発光素子の製造方法、半導体発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015074124A JP2016195170A (ja) | 2015-03-31 | 2015-03-31 | 半導体発光素子の製造方法、半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016195170A true JP2016195170A (ja) | 2016-11-17 |
Family
ID=57322976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015074124A Pending JP2016195170A (ja) | 2015-03-31 | 2015-03-31 | 半導体発光素子の製造方法、半導体発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016195170A (ja) |
-
2015
- 2015-03-31 JP JP2015074124A patent/JP2016195170A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6094819B2 (ja) | 半導体発光素子及びその製造方法 | |
WO2015141517A1 (ja) | 半導体発光素子及びその製造方法 | |
US11114588B2 (en) | Semiconductor light emitting element | |
JP2017069282A (ja) | 半導体発光素子及びその製造方法 | |
JP2015191976A (ja) | 半導体発光素子及びその製造方法 | |
JP5974980B2 (ja) | 窒化物半導体発光素子 | |
JP6617875B2 (ja) | Led素子及びその製造方法 | |
WO2016072326A1 (ja) | 半導体発光素子 | |
WO2016158093A1 (ja) | 窒化物半導体発光素子 | |
JP2016195187A (ja) | 半導体発光素子 | |
JP6690139B2 (ja) | 半導体発光素子及びその製造方法 | |
JP2015032798A (ja) | 窒化物半導体発光素子の製造方法 | |
JP2017103439A (ja) | 半導体発光素子及びその製造方法 | |
JP2017005156A (ja) | 半導体発光素子及びその製造方法 | |
JP2015153827A (ja) | 半導体発光素子及びその製造方法 | |
JP6468459B2 (ja) | 半導体発光素子 | |
JP2016195168A (ja) | 半導体発光素子及びその製造方法 | |
JP2017139298A (ja) | 半導体発光素子及びその製造方法 | |
JP2016195170A (ja) | 半導体発光素子の製造方法、半導体発光素子 | |
WO2015029727A1 (ja) | 半導体発光素子 | |
WO2015151542A1 (ja) | 半導体発光素子、発光デバイス | |
JP2017117966A (ja) | 半導体発光素子 | |
JP2015050381A (ja) | 半導体発光素子及びその製造方法 | |
JP2016192527A (ja) | 半導体発光素子及びその製造方法 | |
JP6004265B2 (ja) | Led素子及びその製造方法 |