CN112366262B - 红光发光二极管芯片及其制作方法 - Google Patents
红光发光二极管芯片及其制作方法 Download PDFInfo
- Publication number
- CN112366262B CN112366262B CN202011061527.7A CN202011061527A CN112366262B CN 112366262 B CN112366262 B CN 112366262B CN 202011061527 A CN202011061527 A CN 202011061527A CN 112366262 B CN112366262 B CN 112366262B
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- sublayer
- semiconductor layer
- quadrangular prism
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 135
- 238000003892 spreading Methods 0.000 claims abstract description 70
- 230000007480 spreading Effects 0.000 claims abstract description 70
- 239000011777 magnesium Substances 0.000 claims abstract description 56
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052749 magnesium Inorganic materials 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910005540 GaP Inorganic materials 0.000 claims abstract description 24
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims abstract description 22
- 230000001154 acute effect Effects 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 366
- 229920002120 photoresistant polymer Polymers 0.000 description 23
- 238000000034 method Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 6
- 239000004047 hole gas Substances 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 5
- 239000012495 reaction gas Substances 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000007788 roughening Methods 0.000 description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本公开提供了一种红光发光二极管芯片及其制作方法，属于半导体技术领域。芯片包括透明基板、P型半导体层、有源层、N型半导体层、P型电极、N型电极和电流扩展层；P型半导体层上具有四棱柱状台阶，四棱柱状台阶的第二侧面、第三侧面和第四侧面与四棱柱状台阶的底面之间的夹角均为锐角，电流扩展层铺设在第二侧面和第四侧面上；电流扩展层包括在平行于四棱柱状台阶的底面的方向上交替层叠的第一子层和第二子层；第一子层和第二子层均为掺杂镁的磷化镓层，第一子层中镁的掺杂浓度大于第二子层中镁的掺杂浓度；P型电极设置在电流扩展层、四棱柱状台阶的顶面、以及第三侧面上，N型电极设置在N型半导体层上。本公开可提高抗静电能力。
Description
技术领域
本公开涉及半导体技术领域，特别涉及一种红光发光二极管芯片及其制作方法。
背景技术
LED(Light Emitting Diode，发光二极管)是一种能发光的半导体器件。通过采用不同的半导体材料和结构，LED能够覆盖从紫外到红外的全色范围，已经被广泛地应用在经济生活中的显示、装饰、通讯等领域。
芯片是LED的核心器件。相关技术中，LED芯片包括透明基板、P型半导体层、有源层、N型半导体层、P型电极和N型电极。P型半导体层、有源层、N型半导体层依次层叠在透明基板上，N型半导体层上设有延伸至P型半导体层的凹槽。P型电极设置在凹槽内的P型半导体层上，N型电极设置在N型半导体层上。
随着显示市场的精细化，对芯片尺寸的要求越来越高，Mini(迷你)LED应运而生。Mini LED对抗静电能力的要求较高。但是受到半导体材料的限制，红光LED芯片的抗静电能力较差，无法在Mini LED上推广应用。
发明内容
本公开实施例提供了一种红光发光二极管芯片及其制作方法，可以有效提高红光LED芯片的抗静电能力，满足Mini LED的应用需要。所述技术方案如下：
一方面，本公开实施例提供了一种红光发光二极管芯片，所述红光发光二极管芯片包括透明基板、P型半导体层、有源层、N型半导体层、P型电极、N型电极和电流扩展层；所述P型半导体层、所述有源层、所述N型半导体层依次层叠在所述透明基板上；所述N型半导体层上设有延伸至所述P型半导体层的凹槽；所述凹槽内的所述P型半导体层上具有四棱柱状台阶，所述四棱柱状台阶的材料与所述P型半导体层的材料相同；所述四棱柱状台阶的第一侧面与所述凹槽的侧面相贴，所述四棱柱状台阶的第二侧面、第三侧面和第四侧面与所述四棱柱状台阶的底面之间的夹角均为锐角，所述第二侧面和所述第四侧面分别与所述第一侧面相接，所述第三侧面与所述第一侧面相对；所述电流扩展层铺设在所述第二侧面和第四侧面上；所述电流扩展层包括在平行于所述四棱柱状台阶的底面的方向上交替层叠的第一子层和第二子层；所述第一子层和所述第二子层均为掺杂镁的磷化镓层，所述第一子层中镁的掺杂浓度大于所述第二子层中镁的掺杂浓度；所述P型电极设置在所述电流扩展层、所述四棱柱状台阶的顶面、以及所述第三侧面上，所述N型电极设置在所述N型半导体层上。
可选地，所述电流扩展层中的所述第一子层中镁的掺杂浓度沿所述电流扩展层的层叠方向先逐层增大再逐层减小。
可选地，所述电流扩展层中的所述第一子层中镁的掺杂浓度的最小值为所述第二子层中镁的掺杂浓度的倍。
可选地，所述第一子层的厚度大于所述第二子层的厚度。
可选地，所述电流扩展层中的所述第一子层的厚度沿所述电流扩展层的层叠方向先逐层增大再逐层减小。
可选地，所述电流扩展层中的所述第一子层的厚度的最小值为所述第二子层的厚度的倍。
可选地，所述红光发光二极管芯片还包括高掺层，所述高掺层为掺杂碳的磷化镓层，所述高掺层层叠在所述P型电极和所述四棱柱状台阶之间。
可选地，所述高掺层还层叠在所述P型电极和所述电流扩展层之间。
另一方面，本公开实施例提供了一种红光发光二极管芯片的制作方法，所述制作方法包括：
提供一透明基板，所述透明基板上依次层叠有P型半导体层、有源层和N型半导体层；
在所述N型半导体层上开设延伸至所述P型半导体层的凹槽；
在所述凹槽内的所述P型半导体层上形成四棱柱状台阶，所述四棱柱状台阶的材料与所述P型半导体层的材料相同；所述四棱柱状台阶的第一侧面与所述凹槽的侧面相贴，所述四棱柱状台阶的第二侧面、第三侧面和第四侧面与所述四棱柱状台阶的底面之间的夹角均为锐角，所述第二侧面和所述第四侧面分别与所述第一侧面相接，所述第三侧面与所述第一侧面相对；
在所述第二侧面和所述第四侧面上铺设电流扩展层；所述电流扩展层包括在平行于所述四棱柱状台阶的底面的方向上交替层叠的第一子层和第二子层，所述第一子层和所述第二子层均为掺杂镁的磷化镓层，所述第一子层中镁的掺杂浓度大于所述第二子层中镁的掺杂浓度；
在所述电流扩展层、所述四棱柱状台阶的顶面、以及所述第三侧面上设置P型电极，在N型半导体层上设置N型电极。
可选地，所述制作方法还包括：
在所述电流扩展层、所述四棱柱状台阶的顶面、以及所述第三侧面上设置P型电极之前，在所述四棱柱状台阶的顶面和所述第三侧面上铺设高掺层，所述高掺层为掺杂碳的磷化镓层。
本公开实施例提供的技术方案带来的有益效果是：
通过在凹槽内的P型半导体层上设置四棱柱状台阶，四棱柱状台阶的材料与P型半导体层的材料相同，只需要对凹槽内的P型半导体层进行加工即可形成四棱柱状台阶，实现简单方便。四棱柱状台阶的第二侧面、第三侧面和第四侧面与四棱柱状台阶的底面之间的夹角均为锐角，在第二侧面和第四侧面上铺设电流扩展层，以及在第三侧面、四棱柱状台阶的顶面和电流扩展层上设置P型电极都很方便。四棱柱状台阶的第一侧面与凹槽的侧面相贴，第二侧面和第四侧面分别与第一侧面相接，第三侧面与第一侧面相对，因此P型电极注入的电流可以经过电流扩展层横向扩展到有源层下面的P型半导体层中。
电流扩展层包括平行于四棱柱状台阶的第一子层和第二子层，第一子层和第二子层均为掺杂镁的磷化镓层，与下面的P型半导体层之间的晶格匹配度较好。第一子层中镁的掺杂浓度大于第二子层中镁的掺杂浓度，第一子层和第二子层之间镁掺杂浓度的不同导致第一子层和第二子层的交界面形成二维空穴气，可以有效促进P型半导体层提供的空穴横向扩展到有源层下面的P型半导体层中，促进电流的横向扩展，提高红光LED芯片的抗静电能力。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的相关技术提供的倒装LED芯片的结构示意图；
图2是本公开实施例提供的一种红光发光二极管芯片的结构示意图；
图3是本公开实施例提供的红光发光二极管芯片的侧面剖视图；
图4是本公开实施例提供的一种红光发光二极管芯片的制作方法的流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
LED是一种能发光的半导体器件，红光LED是能发出红光的LED。芯片是LED的核心器件，主要分为外延片和电极两个部分。
红光LED芯片最初为垂直结构，垂直结构的LED芯片包括依次层叠的P型电极、导电基板、P型半导体层、有源层、N型半导体层和N型电极。其中，P型电极和N型电极属于电极部分，导电基板、P型半导体层、有源层和N型半导体层属于外延片部分。
随着LED的尺寸越来越小，电极对外延片发出光线的遮挡会越来越多。为了避免电极影响到外延片的发光，红光LED芯片目前采用倒装结构。图1为相关技术提供的倒装LED芯片的结构示意图。参见图1，相关技术中，倒装结构的LED芯片包括透明基板10、P型半导体层21、有源层22、N型半导体层23、P型电极31和N型电极32。P型半导体层21、有源层22、N型半导体层23依次层叠在透明基板10上，N型半导体层23上设有延伸至P型半导体层21的凹槽110。P型电极31设置在凹槽110内的P型半导体层21上，N型电极32设置在N型半导体层23上。
注入芯片的电流先从P型电极31流入P型电极31下面的P型半导体层21，再从P型电极31下面的P型半导体层21横向扩展到有源层22下面的P型半导体层21，最后从有源层22下面的P型半导体层21纵向经过有源层22、N型半导体层23、N型电极32流出。
电流驱动芯片发光主要是沿纵向流动，但是P型半导体层21内需要电流进行横向扩展，导致电流的传输路径变长，加上P型半导体层21横向扩展电流的能力有限，造成电流的阻抗增大，芯片的抗静电能力降低。实验证明，垂直结构的红光LED芯片的抗静电能力可以达到10000V，但是倒装结构的红光LED芯片的抗静电能力只有2000V，不利于红光LED芯片的应用。
基于上述情况，本公开实施例提供了一种红光发光二极管芯片。图2为本公开实施例提供的一种红光发光二极管芯片的结构示意图。参见图2，该红光发光二极管芯片包括透明基板10、P型半导体层21、有源层22、N型半导体层23、P型电极31、N型电极32和电流扩展层40。P型半导体层21、有源层22、N型半导体层23依次层叠在透明基板10上。N型半导体层23上设有延伸至P型半导体层21的凹槽110。凹槽110内的P型半导体层21上具有四棱柱状台阶120，四棱柱状台阶120的材料与P型半导体层21的材料相同。四棱柱状台阶120的第一侧面与凹槽110的侧面相贴，四棱柱状台阶120的第二侧面、第三侧面和第四侧面与四棱柱状台阶120的底面之间的夹角均为锐角，第二侧面和第四侧面分别与第一侧面相接，第三侧面与第一侧面相对。
图3为本公开实施例提供的红光发光二极管芯片的侧面剖视图。参见图3，电流扩展层40铺设在第二侧面和第四侧面上。电流扩展层40包括在平行于四棱柱状台阶120的底面的方向上交替层叠的第一子层41和第二子层42。第一子层41和第二子层42均为掺杂镁的磷化镓层，第一子层41中镁的掺杂浓度大于第二子层42中镁的掺杂浓度。
再次参见图1，P型电极31设置在电流扩展层40、四棱柱状台阶120的顶面、以及第三侧面上，N型电极32设置在N型半导体层23上。
本公开实施例在凹槽内的P型半导体层上设置四棱柱状台阶，四棱柱状台阶的材料与P型半导体层的材料相同，只需要对凹槽内的P型半导体层进行加工即可形成四棱柱状台阶，实现简单方便。四棱柱状台阶的第二侧面、第三侧面和第四侧面与四棱柱状台阶的底面之间的夹角均为锐角，在第二侧面和第四侧面上铺设电流扩展层，以及在第三侧面、四棱柱状台阶的顶面和电流扩展层上设置P型电极都很方便。四棱柱状台阶的第一侧面与凹槽的侧面相贴，第二侧面和第四侧面分别与第一侧面相接，第三侧面与第一侧面相对，因此P型电极注入的电流可以经过电流扩展层横向扩展到有源层下面的P型半导体层中。
电流扩展层包括平行于四棱柱状台阶的第一子层和第二子层，第一子层和第二子层均为掺杂镁的磷化镓层，与下面的P型半导体层之间的晶格匹配度较好。第一子层中镁的掺杂浓度大于第二子层中镁的掺杂浓度，第一子层和第二子层之间镁掺杂浓度的不同导致第一子层和第二子层的交界面形成二维空穴气，可以有效促进P型半导体层提供的空穴横向扩展到有源层下面的P型半导体层中，促进电流的横向扩展，提高红光LED芯片的抗静电能力。
可选地，电流扩展层40中的第一子层41中镁的掺杂浓度沿电流扩展层40的层叠方向先逐层增大再逐层减小。
电流扩展层40中的第一子层41中镁的掺杂浓度沿电流扩展层40的层叠方向先逐层增大再逐层减小，电流扩展层40两侧的第一子层41中镁的掺杂浓度较低，第一子层41的晶格质量较好，整体结构的稳定性较高，还有利于与P型半导体层21之间形成良好的晶格匹配度；电流扩展层40中间的第一子层41中镁的掺杂浓度较高，可以形成更强的二维空穴气促进电流的横向扩展，提高红光LED芯片的抗静电能力。
可选地，电流扩展层40中的第一子层41中镁的掺杂浓度的最小值为第二子层42中镁的掺杂浓度的10倍。
电流扩展层40中的第一子层41中镁的掺杂浓度的最小值为第二子层42中镁的掺杂浓度的10倍，以保证第一子层41和第二子层42之间镁掺杂浓度的不同可以在第一子层41和第二子层42的交界面形成二维空穴气。
示例性地，第一子层41中镁的掺杂浓度为1017/cm3～1019/cm3，第二子层42中镁的掺杂浓度为1016/cm3。
可选地，第一子层41的厚度大于第二子层42的厚度。
第一子层41中镁的掺杂浓度大于第二子层42中镁的掺杂浓度，第一子层41提供的空穴数量大于第二子层42提供的空穴数量。第一子层41的厚度大于第二子层42的厚度，可以为电流的横向扩展提供足够的空穴，提高红光LED芯片的抗静电能力。
可选地，电流扩展层40中的第一子层41的厚度沿电流扩展层40的层叠方向先逐层增大再逐层减小。
电流扩展层40中的第一子层41的厚度沿电流扩展层40的层叠方向先逐层增大再逐层减小，电流扩展层40两侧的第一子层41的厚度较小，电流扩展层40中间的第一子层41的厚度较大。由于电流扩展层40两侧的第一子层41中镁的掺杂浓度较低，与第二子层42中镁掺杂浓度的差异较小，交界面形成的二维空穴气较弱，此时第一子层41的厚度较小，可以节省实现成本和提高生产效率。而电流扩展层40中间的第一子层41中镁的掺杂浓度较高，与第二子层42中镁掺杂浓度的差异较大，交界面形成的二维空穴气较强，此时第一子层41的厚度较大，可以提供充足的空穴实现电流的横向扩展，提高红光LED芯片的抗静电能力。
可选地，电流扩展层40中的第二子层42的厚度沿电流扩展层40的层叠方向先逐层增大再逐层减小。
电流扩展层40中的第二子层42的厚度沿电流扩展层40的层叠方向先逐层增大再逐层减小，与电流扩展层40中的第一子层41的厚度同步变化，提高配合效果。
可选地，电流扩展层40中的第一子层41的厚度的最小值为第二子层42的厚度的2倍。
电流扩展层40中的第一子层41的厚度的最小值为第二子层42的厚度的2倍，有利于利用镁掺杂浓度较大的第一子层41提供空穴实现电流的横向扩展，提高红光LED芯片的抗静电能力。
示例性地，第一子层41的厚度为100埃～200埃，第二子层42的厚度为50埃。
可选地，电流扩展层40中的第一子层41的数量为4个～6个。
电流扩展层40中的第一子层41的数量为4个～6个，既能实现镁掺杂浓度和厚度的逐层变化，有效促进电流的横向扩展，提高红光LED芯片的抗静电能力，也能兼顾到加工效率和实现成本，适合工业化应用。
示例性地，电流扩展层40中的第一子层41的数量为5个，第二子层42的数量也相应为5个，电流扩展层40沿层叠方向依次为镁掺杂浓度为1017/cm3、厚度为100埃的第一子层41，镁掺杂浓度为1016/cm3、厚度为50埃的磷化镓层的第二子层42，镁掺杂浓度为1018/cm3、厚度为100埃的第一子层41，镁掺杂浓度为1016/cm3、厚度为50埃的磷化镓层的第二子层42，镁掺杂浓度为1019/cm3、厚度为200埃的第一子层41，镁掺杂浓度为1016/cm3、厚度为100埃的磷化镓层的第二子层42，镁掺杂浓度为1018/cm3、厚度为100埃的第一子层41，镁掺杂浓度为1016/cm3、厚度为50埃的磷化镓层的第二子层42，镁掺杂浓度为1017/cm3、厚度为100埃的第一子层41，镁掺杂浓度为1016/cm3、厚度为50埃的磷化镓层的第二子层42。
可选地，如图2所示，该红光发光二极管芯片还包括高掺层50，高掺层50为掺杂碳的磷化镓层，高掺层50层叠在P型电极31和四棱柱状台阶120之间。
在实际应用中，掺入高浓度的碳需要低温的生长条件。如果P型半导体层21在低温下生长，则P型半导体层21的晶体质量较差。由于P型半导体层21层叠在透明基板10和有源层22之间，因此如果P型半导体层21的晶体质量较差，则会对其上外延层的晶体质量有影响。为了保证整体的晶体质量，通常不会在低温条件下生长P型半导体层21，因此P型半导体层21中无法掺入高浓度的碳，能够提供的空穴数量较少，限制了电流的横向扩展。
本公开实施例通过在P型电极31和四棱柱状台阶120之间增设高掺层50，有源层22和P型半导体层21之间没有高掺层50，不会影响到有源层22等的晶体质量。而且高掺层50为掺杂碳的磷化镓层，能够提供足够数量的空穴实现电流的扩展，还有利于与P型电极31之间形成良好的欧姆接触，可以进一步提高红光LED芯片的抗静电能力。
可选地，如图3所示，高掺层50还层叠在P型电极31和电流扩展层40之间。
高掺层50还层叠在P型电极31和电流扩展层40之间，高掺层50和电流扩展层40都是磷化镓层，晶体匹配度比较好，两者配合起来可以有效促进电流的横向扩展，提高红光LED芯片的抗静电能力。
示例性地，高掺层50中碳的掺杂浓度为1019/cm3～1020/cm3，高掺层50的厚度为50埃～100埃。
在本公开实施例中，透明基板10为蓝宝石衬底。
P型半导体层21包括依次层叠的P型GaP层和P型AlInP层，有源层22为未掺杂的AlGaInP层，N型半导体层23包括依次层叠的N型AlInP层和N型AlGaInP层。P型电极31为AuBe层，N型电极32为AuGe层。
可选地，P型半导体层21的厚度为8微米。
P型半导体层21的厚度为8微米，远大于相关技术的2微米。通过增大P型半导体层21的厚度，增大电流横向扩展的截面面积，有利于电流的横向扩展，提高红光LED芯片的抗静电能力。
可选地，如图2所示，该红光发光二极管芯片还包括绝缘层60、P型焊盘71和N型焊盘72，绝缘层60铺设在凹槽110内和N型半导体层23上，绝缘层60内具有延伸至P型电极31的第一通孔210和延伸至N型电极32的第二通孔220。P型焊盘71设置在第一通孔210内和第一通孔210周围的绝缘层60上，N型焊盘72设置在第二通孔220内和第二通孔220周围的绝缘层60上。
可选地，绝缘层60包括依次层叠的氧化硅层和DBR(DistributedBraggReflector，分布式布拉格反射器)。
示例性地，氧化硅层的厚度为4000埃～6000埃，如5000埃。
示例性地，DBR包括交替层叠的氧化硅层和氧化钛层，氧化硅层和氧化钛层的数量为30个～40个，如36个。
可选地，P型焊盘71和N型焊盘72均包括依次层叠的粘附层、反光层和焊接层。
示例性地，粘附层采用厚度为200埃的Ti层，以将P型焊盘固定在P型电极上，或者将N型焊盘固定在N型电极上。反光层采用厚度为10000埃的Al层，以对射向P型焊盘或者N型焊盘的光线进行反射，增加芯片从透明基板射出的光线。焊接层采用厚度为20000埃的Au层，以通过焊料将芯片固定在电路板上。
可选地，如图2所示，N型半导体层23上还设有延伸至透明基板10的环形槽130，P型半导体层21位于环形槽130的内环内；该红光发光二极管芯片还包括保护层80，保护层80铺设在环形槽130的侧壁上，以对芯片进行保护。
示例性地，保护层80为氧化硅层。
示例性地，保护层80的厚度为4000埃～6000埃，如5000埃。
本公开实施例提供了一种红光发光二极管芯片的制作方法，适用于制作图2所示的红光发光二极管芯片。图4为本公开实施例提供的一种红光发光二极管芯片的制作方法的流程图。参见图4，该制作方法包括：
步骤201：提供一透明基板，透明基板上依次层叠有P型半导体层、有源层和N型半导体层。
可选地，该步骤201包括：
采用MOCVD(Metal Organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)技术在GaAs衬底上依次生长GaAs缓冲层、腐蚀截止层、N型半导体层、有源层和P型半导体层；
将透明基板键合在P型半导体层上；
去除GaAs衬底、GaAs缓冲层、腐蚀截止层。
示例性地，透明基板和P型半导体层之间可以采用氧化硅键合在一起，氧化硅的厚度为3微米。氧化硅的沉积过程中，笑气和硅烷的体积比为20:1，温度为200℃。
在实际应用中，P型半导体层的生长过程中，可以逐渐降低P型半导体层的生长温度，以实现P型半导体层的表面粗化，粗化尺寸小，粗化密度高。
步骤202：在N型半导体层上开设延伸至P型半导体层的凹槽。
可选地，该步骤202包括：
采用光刻技术在外延层上形成图形化光刻胶；
干法刻蚀N型半导体层和有源层，形成延伸至P型半导体层的凹槽；
去除图形化光刻胶。
步骤203：在凹槽内的P型半导体层上形成四棱柱状台阶，四棱柱状台阶的材料与P型半导体层的材料相同。
在本公开实施例中，四棱柱状台阶的第一侧面与凹槽的侧面相贴，四棱柱状台阶的第二侧面、第三侧面和第四侧面与四棱柱状台阶的底面之间的夹角均为锐角，第二侧面和第四侧面分别与第一侧面相接，第三侧面与第一侧面相对。
可选地，该步骤203包括：
在N型半导体层上和凹槽内形成图形化光刻胶，图形化光刻胶的侧面与图形化光刻胶的底面之间的夹角为直角；
对图形化光刻胶进行烘烤，图形化光刻胶的侧面与图形化光刻胶的底面之间的夹角变成锐角；
干法刻蚀凹槽内的P型半导体层，形成四棱柱状台阶；
去除图形化光刻胶。
通过对图形化光刻胶进行烘烤，图形化光刻胶受热软化，在重力作用下向边缘移动，使得图形化光刻胶的侧面与图形化光刻胶的底面之间的夹角从直角变成锐角。利用图形化光刻胶的遮挡干法刻蚀形成四棱柱状台阶，四棱柱状台阶的第二侧面、第三侧面和第四侧面与四棱柱状台阶的底面之间的夹角也会是锐角，从而形成所需的四棱柱状台阶。
在实际应用中，可以增大光刻胶和GaP的刻蚀速率比，如3:1，有利于四棱柱状台阶的第二侧面、第三侧面和第四侧面与四棱柱状台阶的底面之间的夹角均为锐角。
步骤204：在第二侧面和第四侧面上铺设电流扩展层。
在本公开实施例中，电流扩展层包括在平行于四棱柱状台阶的底面的方向上交替层叠的第一子层和第二子层，第一子层和第二子层均为掺杂镁的磷化镓层，第一子层中镁的掺杂浓度大于第二子层中镁的掺杂浓度。
在实际应用中，电流扩展层形成之后，可以采用光刻技术去除不需要的部分。
可选地，该步骤204包括：
控制反应气体的朝向与第二侧面相对，在第二侧面上形成电流扩展层；
控制反应气体的朝向与第四侧面相对，在第四侧面上形成电流扩展层。
通过控制反应气体的朝向与电流扩展层的形成表面相对，有利于电流扩展层在形成表面上平整地铺展。
在实际应用中，可以调整反应气体出口的朝向，也可以调整芯片的摆放方便，直到反应气体的朝向与电流扩展层的形成表面相对。
示例性地，电流扩展层形成时，透明基板的转速为20rpm，以方便电流扩展层形成在侧面上。
步骤205：在电流扩展层、四棱柱状台阶的顶面、以及第三侧面上设置P型电极，在N型半导体层上设置N型电极。
可选地，该步骤205包括：
采用光刻技术在凹槽内、以及N型半导体层上形成负性光刻胶；
采用蒸发技术在负性光刻胶、凹槽内的P型半导体层上形成P型电极材料；
去除负性光刻胶、以及负性光刻胶上的P型电极材料，凹槽内O型半导体层上的P型电极材料形成P型电极；
采用光刻技术在凹槽内、以及N型半导体层上形成负性光刻胶；
采用蒸发技术在负性光刻胶、N型半导体层上形成N型电极材料；
去除负性光刻胶、以及负性光刻胶上的N型电极材料，N型半导体层上的电极材料形成N型电极。
在实际应用中，通过提高蒸发的功率，避免蒸发的时间超过5秒，防止合金成本的偏离。
可选地，在步骤205之前，该制作方法还包括：
在四棱柱状台阶的顶面和第三侧面上铺设高掺层，高掺层为掺杂碳的磷化镓层。
在实际应用中，高掺层铺设之前，可以先制作图形化的钝化层，以保证绝缘性。
示例性地，高掺层的生长温度为500℃。
可选地，该制作方法还包括：
在凹槽内和N型半导体层上形成绝缘层，绝缘层内具有延伸至P型电极的第一通孔和延伸至N型电极的第二通孔；
在第一通孔内和第一通孔周围的绝缘层上设置P型焊盘，在第二通孔内和第二通孔周围的绝缘层上设置N型焊盘。
可选地，该制作方法还包括：
在N型半导体层上开设延伸至透明基板的环形槽，N型半导体层位于环形槽的内环内；
在环形槽的侧壁上铺设保护层。
可选地，该制作方法还包括：
切割透明基板，得到至少两个相互独立的芯片。
在实际应用中，切割可以先利用隐形切割技术进行划裂，再劈开即可，有利于控制切割方向，减少损失。
示例性地，隐形切割的激光波长为1024纳米。
可选地，在切割透明基板之前，该制作方法还包括：
减薄透明基板。
示例性地，减薄后的基板的厚度为80微米。
可选地，在切割透明基板之后，该制作方法还包括：
对芯片进行测试。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种红光发光二极管芯片，其特征在于，所述红光发光二极管芯片包括透明基板(10)、P型半导体层(21)、有源层(22)、N型半导体层(23)、P型电极(31)、N型电极(32)和电流扩展层(40)；所述P型半导体层(21)、所述有源层(22)、所述N型半导体层(23)依次层叠在所述透明基板(10)上；所述N型半导体层(23)上设有延伸至所述P型半导体层(21)的凹槽(110)；所述凹槽(110)内的所述P型半导体层(21)上具有四棱柱状台阶(120)，所述四棱柱状台阶(120)的材料与所述P型半导体层(21)的材料相同；所述四棱柱状台阶(120)的第一侧面与所述凹槽(110)的侧面相贴，所述四棱柱状台阶(120)的第二侧面、第三侧面和第四侧面与所述四棱柱状台阶(120)的底面之间的夹角均为锐角，所述第二侧面和所述第四侧面分别与所述第一侧面相接，所述第三侧面与所述第一侧面相对；所述电流扩展层(40)铺设在所述第二侧面和第四侧面上；所述电流扩展层(40)包括在平行于所述四棱柱状台阶(120)的底面的方向上交替层叠的第一子层(41)和第二子层(42)；所述第一子层(41)和所述第二子层(42)均为掺杂镁的磷化镓层，所述第一子层(41)中镁的掺杂浓度大于所述第二子层(42)中镁的掺杂浓度；所述P型电极(31)设置在所述电流扩展层(40)、所述四棱柱状台阶(120)的顶面、以及所述第三侧面上，所述N型电极(32)设置在所述N型半导体层(23)上。
2.根据权利要求1所述的红光发光二极管芯片，其特征在于，所述电流扩展层(40)中的所述第一子层(41)中镁的掺杂浓度沿所述电流扩展层(40)的层叠方向先逐层增大再逐层减小。
3.根据权利要求2所述的红光发光二极管芯片，其特征在于，所述电流扩展层(40)中的所述第一子层(41)中镁的掺杂浓度的最小值为所述第二子层(42)中镁的掺杂浓度的10倍。
4.根据权利要求1～3任一项所述的红光发光二极管芯片，其特征在于，所述第一子层(41)的厚度大于所述第二子层(42)的厚度。
5.根据权利要求4所述的红光发光二极管芯片，其特征在于，所述电流扩展层(40)中的所述第一子层(41)的厚度沿所述电流扩展层(40)的层叠方向先逐层增大再逐层减小。
6.根据权利要求5所述的红光发光二极管芯片，其特征在于，所述电流扩展层(40)中的所述第一子层(41)的厚度的最小值为所述第二子层(42)的厚度的2倍。
7.根据权利要求1～3任一项所述的红光发光二极管芯片，其特征在于，所述红光发光二极管芯片还包括高掺层(50)，所述高掺层(50)为掺杂碳的磷化镓层，所述高掺层(50)层叠在所述P型电极(31)和所述四棱柱状台阶(120)之间。
8.根据权利要求7所述的红光发光二极管芯片，其特征在于，所述高掺层(50)还层叠在所述P型电极(31)和所述电流扩展层(40)之间。
9.一种红光发光二极管芯片的制作方法，其特征在于，所述制作方法包括：
提供一透明基板，所述透明基板上依次层叠有P型半导体层、有源层和N型半导体层；
在所述N型半导体层上开设延伸至所述P型半导体层的凹槽；
在所述凹槽内的所述P型半导体层上形成四棱柱状台阶，所述四棱柱状台阶的材料与所述P型半导体层的材料相同；所述四棱柱状台阶的第一侧面与所述凹槽的侧面相贴，所述四棱柱状台阶的第二侧面、第三侧面和第四侧面与所述四棱柱状台阶的底面之间的夹角均为锐角，所述第二侧面和所述第四侧面分别与所述第一侧面相接，所述第三侧面与所述第一侧面相对；
在所述第二侧面和所述第四侧面上铺设电流扩展层；所述电流扩展层包括在平行于所述四棱柱状台阶的底面的方向上交替层叠的第一子层和第二子层，所述第一子层和所述第二子层均为掺杂镁的磷化镓层，所述第一子层中镁的掺杂浓度大于所述第二子层中镁的掺杂浓度；
在所述电流扩展层、所述四棱柱状台阶的顶面、以及所述第三侧面上设置P型电极，在N型半导体层上设置N型电极。
10.根据权利要求9所述的制作方法，其特征在于，所述制作方法还包括：
在所述电流扩展层、所述四棱柱状台阶的顶面、以及所述第三侧面上设置P型电极之前，在所述四棱柱状台阶的顶面和所述第三侧面上铺设高掺层，所述高掺层为掺杂碳的磷化镓层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011061527.7A CN112366262B (zh) | 2020-09-30 | 2020-09-30 | 红光发光二极管芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011061527.7A CN112366262B (zh) | 2020-09-30 | 2020-09-30 | 红光发光二极管芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112366262A CN112366262A (zh) | 2021-02-12 |
| CN112366262B true CN112366262B (zh) | 2021-10-08 |
Family
ID=74507763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011061527.7A Active CN112366262B (zh) | 2020-09-30 | 2020-09-30 | 红光发光二极管芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112366262B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114420814A (zh) * | 2022-04-01 | 2022-04-29 | 江西兆驰半导体有限公司 | 一种led外延片、外延生长方法及led芯片 |
| CN114975708A (zh) * | 2022-08-02 | 2022-08-30 | 江西兆驰半导体有限公司 | 一种正装红黄光led芯片及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156348A (ja) * | 1998-09-16 | 2000-06-06 | Nichia Chem Ind Ltd | 窒化物半導体基板及びそれを用いた窒化物半導体素子 |
| JP2010050255A (ja) * | 2008-08-21 | 2010-03-04 | Sony Corp | 半導体発光素子及びその製造方法、並びに、下地に設けられた凸部、下地における凸部形成方法 |
| CN105374910A (zh) * | 2014-08-29 | 2016-03-02 | 惠州比亚迪实业有限公司 | Led芯片及其制作方法 |
| CN207705225U (zh) * | 2017-12-28 | 2018-08-07 | 厦门市三安光电科技有限公司 | 一种发光二极管结构 |
| CN109888074A (zh) * | 2019-01-31 | 2019-06-14 | 华灿光电（浙江）有限公司 | 发光二极管芯片及其制备方法 |
-
2020
- 2020-09-30 CN CN202011061527.7A patent/CN112366262B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156348A (ja) * | 1998-09-16 | 2000-06-06 | Nichia Chem Ind Ltd | 窒化物半導体基板及びそれを用いた窒化物半導体素子 |
| JP2010050255A (ja) * | 2008-08-21 | 2010-03-04 | Sony Corp | 半導体発光素子及びその製造方法、並びに、下地に設けられた凸部、下地における凸部形成方法 |
| CN105374910A (zh) * | 2014-08-29 | 2016-03-02 | 惠州比亚迪实业有限公司 | Led芯片及其制作方法 |
| CN207705225U (zh) * | 2017-12-28 | 2018-08-07 | 厦门市三安光电科技有限公司 | 一种发光二极管结构 |
| CN109888074A (zh) * | 2019-01-31 | 2019-06-14 | 华灿光电（浙江）有限公司 | 发光二极管芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112366262A (zh) | 2021-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11563152B2 (en) | Light emitting diode package and method of manufacturing the same | |
| US7655488B2 (en) | Method for fabricating a plurality of electromagnetic radiation emitting semiconductor chips | |
| US8546819B2 (en) | Light emitting device and fabrication method thereof | |
| US7601621B2 (en) | Method of forming surface irregularities and method of manufacturing gallium nitride-based light emitting diode | |
| JP2006108698A (ja) | フリップチップ発光デバイス用のコンタクト及び全方向反射ミラー | |
| JP5776535B2 (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| CN102130285B (zh) | 发光二极管及其制造方法 | |
| US20040089868A1 (en) | Gallium nitride based compound semiconductor light-emitting device and manufacturing method therefor | |
| JP2007227939A (ja) | 発光素子及びその製造方法 | |
| WO2006085514A1 (ja) | 半導体発光素子およびその製法 | |
| JP2007134415A (ja) | 窒化物半導体発光素子及び窒化物半導体発光素子製造方法 | |
| JP2006228855A (ja) | 半導体発光素子およびその製法 | |
| WO2007117035A1 (ja) | 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法 | |
| CN112366262B (zh) | 红光发光二极管芯片及其制作方法 | |
| US20150236194A1 (en) | Method of manufacturing microarray type nitride light emitting device | |
| KR101064011B1 (ko) | 발광소자 및 그 제조방법 | |
| CN110718613A (zh) | 发光二极管芯片及其制作方法 | |
| US11329204B2 (en) | Micro light emitting diode and manufacturing method of micro light emitting diode | |
| KR20060105396A (ko) | 분극 반전층을 갖는 발광 질화 갈륨계 ⅲ-ⅴ족 화합물반도체 장치 | |
| JP2006128659A (ja) | 窒化物系半導体発光素子及びその製造方法 | |
| JP3239061B2 (ja) | 発光ダイオード及びその製造方法 | |
| CN111819702A (zh) | 一种红外发光二极管 | |
| JPH07221347A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| CN113875032B (zh) | 一种发光二极管及制作方法 | |
| CN211017112U (zh) | 一种倒装芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |