CN109786528A - 一种发光二极管芯片及其制作方法 - Google Patents

Abstract

本发明公开了一种发光二极管芯片及其制作方法，属于半导体技术领域。芯片包括衬底、N型半导体层、有源层、P型半导体层、透明导电层、介质层、N型电极和P型电极；透明导电层上设有多个向P型半导体层延伸的第一通孔；介质层设置在凹槽内和透明导电层上，并填满第一通孔；位于透明导电层上的介质层上设有多个延伸至透明导电层的第二通孔，多个第二通孔和多个第一通孔排列在至少一条直线上，每个第一通孔位于同一条所述直线上相邻的两个第二通孔之间，每条直线位于介质层和透明导电层的交界面上；N型电极和P型电极设置在介质层上。本发明通过在透明导电层上设置向P型半导体层延伸的第一通孔，可以减少被透明导电层吸收的光线。

Description

一种发光二极管芯片及其制作方法

技术领域

本发明涉及半导体技术领域，特别涉及一种发光二极管芯片及其制作方法。

背景技术

发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。芯片是LED的核心组件。

现有的LED芯片包括衬底、N型半导体层、有源层、P型半导体层、P型电极和N型电极，N型半导体层、有源层和P型半导体层依次层叠在衬底上，P型半导体层上设有延伸至N型半导体层的凹槽，N型电极设置在凹槽内的N型半导体层上，P型电极设置在P型半导体层上。

由于P型电极的材料会遮挡和吸收有源层发出的光线，影响芯片的出光效率，因此P型电极只设置在P型半导体层的部分区域上。又由于P型半导体中空穴的迁移能力较差，因此通过P型电极注入的电流在P型半导体层中的横向扩展较差，进而导致LED的发光效率较低。为了促进P型电极注入的电流进行横向扩展，通常会增设电流阻挡层和透明导电层，电流阻挡层设置在P型半导体层原本设置P型电极的区域上，透明导电层铺设在电流阻挡层和P型半导体层上，P型电极设置在透明导电层对应电流阻挡层的区域上。这样，P型电极注入的电流在电流阻挡层的作用下，不能直接通过P型电极正下方的透明导电层注入P型半导体层中，改为先在透明导电层中进行横向扩展，再纵向注入P型半导体层中，以促进电流的横向扩展，提高芯片的发光效率。另外，为了对芯片进行保护，一般会在芯片的表面除P型电极和N型电极的设置区域之外的区域铺设钝化层。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

透明导电层的材料，如氧化铟锡(英文：Indium tin oxide，简称：ITO)，虽然是透明的，但对有源层发出的光线还是存在吸收，会影响到芯片的出光效率，导致芯片的发光亮度降低。

发明内容

本发明实施例提供了一种发光二极管芯片及其制作方法，能够解决现有技术透明导电层吸收有源层发出的光线，降低芯片发光亮度的问题。所述技术方案如下：

一方面，本发明实施例提供了一种发光二极管芯片，所述发光二极管芯片包括衬底、N型半导体层、有源层、P型半导体层、透明导电层、介质层、N型电极和P型电极；所述N型半导体层、所述有源层、所述P型半导体层和所述透明导电层依次层叠在所述衬底上，所述透明导电层上设有延伸至所述N型半导体层的凹槽、以及多个向所述P型半导体层延伸的第一通孔；所述介质层设置在所述凹槽内和所述透明导电层上，并填满所述第一通孔；位于所述透明导电层上的介质层上设有多个延伸至所述透明导电层的第二通孔，多个所述第二通孔和多个所述第一通孔排列在至少一条直线上，每个所述第一通孔位于同一条所述直线上相邻的两个所述第二通孔之间，每条所述直线位于所述介质层和所述透明导电层的交界面上；所述P型电极设置在位于所述透明导电层上的介质层上，所述P型电极包括焊盘部分和与所述直线一一对应的手指部分，各个所述手指部分通过对应的所述直线上排列的第二通孔与所述透明导电层欧姆接触，并与所述焊盘部分连接；位于所述N型半导体层上的介质层上设有延伸至所述N型半导体层的第三通孔，所述N型电极设置在位于所述N型半导体层上的介质层上，并通过所述第三通孔与所述N型半导体层欧姆接触。

可选地，同一条所述直线上的所述第一通孔和所述第二通孔间隔排列。

优选地，同一条所述直线上的所述第一通孔和所述第二通孔沿所述直线的延伸方向交替排列。

进一步地，所述第一通孔与相邻的第二通孔之间的距离为5μm～50μm。

更进一步地，所述第一通孔与相邻的所述第二通孔之间的距离为相邻的两个所述第二通孔之间的距离的50％以下。

可选地，所述第一通孔和所述第二通孔在平行于所述直线的延伸方向上的长度相等。

可选地，所述第一通孔和所述第二通孔在垂直于所述直线的延伸方向上的长度相等。

优选地，所述手指部分在垂直于直线的延伸方向上的长度小于所述第二通孔在垂直于所述直线的延伸方向上的长度。

可选地，所述第一通孔的深度与所述透明导电层的厚度相等。

另一方面，本发明实施例提供了一种发光二极管芯片的制作方法，所述制作方法包括：

在衬底上依次形成N型半导体层、有源层、P型半导体层和透明导电层，所述透明导电层上设有延伸至所述N型半导体层的凹槽、以及多个向所述P型半导体层延伸的第一通孔；

在所述透明导电层上和所述凹槽内形成介质层，所述介质层填满所述第一通孔；位于所述透明导电层上的介质层上设有多个延伸至所述透明导电层的第二通孔，多个所述第二通孔和多个所述第一通孔排列在至少一条直线上，每个所述第一通孔位于同一条所述直线上相邻的两个所述第二通孔之间，每条所述直线位于所述介质层和所述透明导电层的交界面上；位于所述N型半导体层上的介质层上设有延伸至所述N型半导体层的第三通孔；

在位于所述透明导电层上的介质层上形成P型电极，在位于所述N型半导体层上的介质层上形成N型电极，所述P型电极包括焊盘部分和与所述直线一一对应的手指部分，各个所述手指部分通过对应的所述直线上排列的第二通孔与所述透明导电层欧姆接触，并与所述焊盘部分连接，所述N型电极通过所述第三通孔与所述N型半导体层欧姆接触。

本发明实施例提供的技术方案带来的有益效果是：

通过在透明导电层上设置向P型半导体层延伸的第一通孔，并采用介质层代替透明导电层填充第一通孔，可以减少被透明导电层吸收的光线，提高芯片的出光效率和发光亮度。而且原本设置在第一通孔所在区域的透明导电层和P型电极之间设有介质层，P型电极的电流无法直接注入第一通孔所在区域的透明导电层，因此去除第一通孔所在区域的透明导电层，并不会对P型电极电流的注入造成影响。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种发光二极管芯片的结构示意图；

图2是本发明实施例提供的介质层和透明导电层的交界面的示意图；

图3是本发明实施例提供的一种发光二极管芯片的制作方法的流程图；

图4是本发明实施例提供的制作方法在步骤201执行之后形成的发光二极管芯片的主视图；

图5是本发明实施例提供的制作方法在步骤201执行之后形成的发光二极管芯片的俯视图；

图6是本发明实施例提供的制作方法在步骤202执行之后形成的发光二极管芯片的主视图；

图7是本发明实施例提供的制作方法在步骤202执行之后形成的发光二极管芯片的俯视图；

图8是本发明实施例提供的制作方法在步骤203执行之后形成的发光二极管芯片的主视图；

图9是本发明实施例提供的制作方法在步骤203执行之后形成的发光二极管芯片的俯视图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种发光二极管芯片。图1为本发明实施例提供的一种发光二极管芯片的结构示意图。参见图1，该发光二极管芯片包括衬底10、N型半导体层21、有源层22、P型半导体层23、透明导电层30、介质层40、N型电极51和P型电极52。N型半导体层21、有源层22、P型半导体层23和透明导电层30依次层叠在衬底10上，透明导电层30上设有延伸至N型半导体层21的凹槽100、以及多个向P型半导体层23延伸的第一通孔200。介质层40设置在凹槽100内和透明导电层30上，并填满第一通孔200。位于透明导电层30上的介质层40上设有多个延伸至透明导电层30的第二通孔300。图2为本发明实施例提供的介质层和透明导电层的交界面的示意图。参见图2，多个第二通孔300和多个第一通孔200排列在至少一条直线A上，每个第一通孔200位于同一条直线A上相邻的两个第二通孔300之间，每条直线A位于介质层40和透明导电层30的交界面上。如图1和图2所示，P型电极52设置在位于透明导电层30上的介质层40上，P型电极52包括焊盘部分52a和与直线A一一对应的手指部分52b，各个手指部分52b通过对应的直线A上排列的第二通孔300与透明导电层30欧姆接触，并与焊盘部分52a连接。位于N型半导体层21上的介质层40上设有延伸至N型半导体层21的第三通孔400，N型电极51设置在位于N型半导体层21上的介质层40上，并通过第三通孔400与N型半导体层21欧姆接触。

本发明实施例通过在透明导电层上设置向P型半导体层延伸的第一通孔，并采用介质层代替透明导电层填充第一通孔，可以减少被透明导电层吸收的光线，提高芯片的出光效率和发光亮度。而且原本设置在第一通孔所在区域的透明导电层和P型电极之间设有介质层，P型电极的电流无法直接注入第一通孔所在区域的透明导电层，因此去除第一通孔所在区域的透明导电层，并不会对P型电极电流的注入造成影响。

另外，将现有的电流阻挡层和钝化层合为介质层，可以减少一道光刻工艺，降低实现成本；同时介质层与P型电极手指部分对应的区域上间隔设有多个延伸到透明层的第二通孔，并不影响P型电极注入电流的横向扩展，更没有影响对芯片表面的保护。

在实际应用中，也可以设置电流阻挡层，这样P型电极注入电流的横向扩展效果更好，同时还能增加P型电极和有源层之间的距离，有利于有源层发出光线从芯片射出，提高发光二极管芯片的发光亮度。即该发光二极管芯片还可以包括电流阻挡层，电流阻挡层设置在P型半导体层和透明导电层之间，电流阻挡层在衬底设置N型半导体层的表面上的投影包含P型电极在衬底设置N型半导体层的表面上的投影。

在具体实现时，第一通孔200可以为柱体，柱体的横截面可以为圆形或者椭圆形(如图2所示)，也可以为多边形。

可选地，如图2所示，同一条直线A上的第一通孔200和第二通孔300可以间隔排列。第一通孔和第二通孔间隔偏离，可以避免第一通孔和第二通孔连通，进而导致P型电极与P型半导体层直接连通，影响P型电极注入电流的横向扩展。

在实际应用中，第一通孔200与相邻的第二通孔300之间的距离也可以为0，这样可以将第一通孔所在区域扩展到最大，在面积上最大程度去除与P型电极之间设有介质层的透明导电层，减少被透明导电层吸收的光线，提高芯片的出光效率和发光亮度。

优选地，如图2所示，同一条直线A上的第一通孔200和第二通孔300可以沿直线A的延伸方向交替排列，即每个第二通孔300与相邻的第二通孔300之间均设有一个第一通孔200。第一通孔和第二通孔交替排列，可以在数量上最大程度去除与P型电极之间设有介质层的透明导电层，减少被透明导电层吸收的光线，提高芯片的出光效率和发光亮度。

在实际应用中，也可以一部分第二通孔与相邻的第二通孔300之间设有一个第一通孔200，另一部分第二通孔300与相邻的第二通孔300之间设有至少两个第一通孔200。还可以一部分第二通孔300与相邻的第二通孔300之间设有至少一个第一通孔200，另一部分第二通孔300与相邻的第二通孔300之间没有设置第一通孔200。

优选地，如图2所示，第一通孔200与相邻的第二通孔300之间的距离d1可以为5μm～50μm，如25μm。第一通孔与相邻的第二通孔之间的距离大于5μm，可以有效避免第一通孔和第二通孔连通而导致P型电极与P型半导体层直接连通，进而影响P型电极注入电流的横向扩展。同时第一通孔与相邻的第二通孔之间距离小于50μm，可以避免第一通孔与相邻的第二通孔之间距离过大而导致第一通孔所占区域的面积较小，无法有效减少被透明导电层吸收的光线，提高芯片的出光效率和发光亮度。

更优选地，如图2所示，第一通孔200与相邻的第二通孔300之间的距离d1可以为相邻的两个第二通孔300之间的距离d2的20％以下，如10％。通过限定第一通孔与相邻的第二通孔之间距离在相邻的两个第二通孔之间距离中所占的比例，在保证相邻的第一通孔和第二通孔不会连通的情况下，确保第一通孔占有一定的面积，可以有效减少被透明导电层吸收的光线，提高芯片的出光效率和发光亮度。

具体地，如图2所示，相邻的两个第二通孔300之间的距离d2可以为100μm～200μm，如150μm，实现效果好。

可选地，如图2所示，第一通孔200在平行于直线A的延伸方向上的长度s1可以和第二通孔300在平行于直线A的延伸方向上的长度s2相等。第一通孔和第二通孔可以采用同一个掩膜版形成，降低实现成本。

优选地，如图2所示，第一通孔200在平行于直线A的延伸方向上的长度s1可以为10μm～50μm，如30μm。通过限定第一通孔的长度，有利于保证减小的透明导电层的面积大小，实现芯片出光效率和发光亮度的提高。

相应地，如图2所示，第二通孔300在平行于直线A的延伸方向上的长度s2可以为10μm～50μm，如30μm。通过限定第二通孔的长度，有利于保证电流注入透明导电层，实现芯片的发光。

可选地，如图2所示，第一通孔200在垂直于直线A的延伸方向上的长度w1可以和第二通孔300在垂直于直线A的延伸方向上的长度w2相等。第一通孔和第二通孔可以采用同一个掩膜版形成，降低实现成本。

优选地，如图2所示，第一通孔200在垂直于直线A的延伸方向上的长度w1可以为5μm～20μm，如10μm。通过限定第一通孔的宽度，有利于介质层顺利填充到第一通孔中，防止漏电等情况的发生。

相应地，如图2所示，第二通孔300在垂直于直线A的延伸方向上的长度w2可以为5μm～20μm，如10μm。通过限定第二通孔的宽度，有利于保证电流注入透明导电层，实现芯片的发光。

优选地，如图2所示，手指部分52b在垂直于直线A的延伸方向上的长度w3小于第二通孔300在垂直于直线A的延伸方向上的长度w2，有利于P型电极的电流全部注入透明导电层。

需要说明的是，在具体实现时，介质层和透明导电层的交界面上不会存在P型电极(包括焊盘部分和手指部分)，但图2为了显示手指部分和第二通孔在垂直于直线的延伸方向的长度之间的大小关系，采用虚线表示P型电极在介质层和透明导电层的交界面上的投影。

更优选地，如图2所示，手指部分52b在垂直于直线A的延伸方向上的长度w3和第二通孔300在垂直于直线A的延伸方向上的长度w2可以相差3μm～10μm，如5μm。在确保P型电极的电流全部注入透明导电层的情况下，尽可能减少P型电极占用的面积，减少P型电极吸收的光线，提升芯片的发光亮度。

具体地，如图2所示，手指部分52b在垂直于直线A的延伸方向上的长度w3可以为2μm～10μm，如5μm，实现效果好。

在实际应用中，手指部分在平行于直线的延伸方向上的长度可以根据芯片的大小进行设定。

可选地，如图1所示，第一通孔200的深度可以与透明导电层30的厚度相等，在体积上最大程度减小去除与P型电极之间设有介质层的透明导电层，减少被透明导电层吸收的光线，提高芯片的出光效率和发光亮度。

优选地，第一通孔200的深度可以为100μm～500μm，如300μm，有利于介质层顺利填充在第一通孔内。

相应地，透明导电层30的厚度可以为100μm～500μm，如300μm。

具体地，衬底10的材料可以采用蓝宝石、硅、氮化镓、氮化硅、碳化硅、玻璃中的一种，如平片蓝宝石衬底或者图形化蓝宝石衬底(英文：Patterned Sapphire Substrate，简称：PSS)。N型半导体层21的材料可以采用N型掺杂(如硅)的氮化镓(GaN)。有源层22可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(InGaN)，量子垒的材料可以采用氮化镓。P型半导体层23的材料可以采用P型掺杂(如镁)的氮化镓。透明导电层30的材料可以采用氧化铟锡(英文：Indium tin oxide，简称：ITO)、氧化锌(ZnO)、氧化锌锡(ZTO)、镓掺杂的氧化锌透明导电玻璃(GZO)中的一种。介质层40的材料可以采用二氧化硅(SiO₂)、氮化硅(SiN)、二氧化钛(TiO₂)中的一种。N型电极51和P型电极52的材料可以采用金(Au)、铝(Al)、镍(Ni)、铂(Pt)、铬(Cr)、钛(Ti)中的一种或多种。

进一步地，N型半导体层21的厚度可以为1μm～5μm，优选为3μm；N型半导体层21中N型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10¹⁹/cm³，优选为5*10¹⁸/cm³。量子阱的厚度可以为2.5nm～3.5nm，优选为3nm；量子垒的厚度可以为9nm～20nm，优选为15nm；量子阱的数量与量子垒的数量相同，量子垒的数量可以为5个～15个，优选为10个。P型半导体层23的厚度可以为100nm～800nm，优选为450nm；P型半导体层23中P型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。介质层40的厚度可以为200nm～1000nm，如600nm。

可选地，该发光二极管芯片还可以包括缓冲层，缓冲层设置在衬底和N型半导体层之间，为外延生长提供成核中心。

具体地，缓冲层的材料采用氮化铝或者氮化铝镓，如Al_xGa_1-xN，0＜x＜1，可以缓解衬底材料和外延材料之间的晶格失配。

进一步地，缓冲层的厚度为0.5nm～5μm，如2.5μm。

本发明实施例提供了一种发光二极管芯片的制作方法，适用于制作图1所示的发光二极管芯片。图3为本发明实施例提供的一种发光二极管芯片的结构示意图。参见图3，该制作方法包括：

步骤201：在衬底上依次形成N型半导体层、有源层、P型半导体层和透明导电层。

在本实施例中，透明导电层上设有延伸至N型半导体层的凹槽、以及多个向P型半导体层延伸的第一通孔。

图4为本发明实施例提供的制作方法在步骤201执行之后形成的发光二极管芯片的主视图，图5为本发明实施例提供的制作方法在步骤201执行之后形成的发光二极管芯片的俯视图。其中，10表示衬底，21表示N型半导体层，22表示有源层，23表示P型半导体层，30表示透明导电层，100表示凹槽，200表示第一通孔。参见图4和图5，衬底10上依次层叠的是N型半导体层21、有源层22、P型半导体层23和透明导电层30，凹槽100从透明导电层30延伸至N型半导体层21，多个第一通孔100分别从透明导电层30延伸至P型半导体层23。

在本实施例的一种实现方式中，该步骤201可以包括：

在衬底上依次生长N型半导体层、有源层和P型半导体层；

利用光刻技术和刻蚀技术在P型半导体层上开设延伸至N型半导体层的凹槽；

在P型半导体层上和凹槽内铺设透明导电层；

利用光刻技术和刻蚀技术对透明导电层图形化，去除凹槽内的透明导电层，并在透明导电层上开设向P型半导体层延伸的第一通孔。

在本实施例的另一种实现方式中，该步骤201可以包括：

在衬底上依次生长N型半导体层、有源层和P型半导体层；

在P型半导体层上铺设透明导电层；

利用光刻技术和刻蚀技术在透明导电层上开设延伸至N型半导体层的凹槽；

利用光刻技术和刻蚀技术在透明导电层上开设向P型半导体层延伸的第一通孔。

步骤202：在透明导电层上和凹槽内形成介质层。

在本实施例中，介质层填满第一通孔。位于透明导电层上的介质层上设有多个延伸至透明导电层的第二通孔，多个第二通孔和多个第一通孔排列在至少一条直线上，每个第一通孔位于同一条直线上相邻的两个第二通孔之间，每条直线位于介质层和透明导电层的交界面上；位于N型半导体层上的介质层上设有延伸至N型半导体层的第三通孔。

图6为本发明实施例提供的制作方法在步骤202执行之后形成的发光二极管芯片的主视图，图7为本发明实施例提供的制作方法在步骤202执行之后形成的发光二极管芯片的俯视图。其中，40表示介质层，300表示第二通孔，400表示第三通孔。参见图6和图7，介质层40铺设在透明导电层30上和凹槽100内，并将透明导电层30中的第一通孔200填满；第二通孔300从位于透明导电层30上的介质层40延伸至透明导电层30，第一通孔200和第二通孔300交替排列在同一条直线上，第三通孔400从位于N型半导体层21上的介质层40延伸至N型半导体层21。

具体地，该步骤202可以包括：

在透明导电层上和凹槽内铺设介质层；

采用光刻技术和刻蚀技术对介质层图形化，在介质层上形成第二通孔和第三通孔。

下面以介质层为例，介绍一下采用光刻技术和刻蚀技术图形化的过程，图形化主要包括以下几个步骤：

第一步，采用光刻技术在介质层上形成一定图形的光刻胶，光刻胶设置在介质层上除第二通孔和第三通孔所在区域之外的区域上；

第二步，干法刻蚀没有光刻胶覆盖的介质层，在介质层上形成第二通孔和第三通孔；

第三步，去除光刻胶。

其中，第一步可以具体包括：

铺设一层光刻胶；

通过一定图形的掩膜版对光刻胶进行曝光；

将曝光后的光刻胶浸泡在显影液中，溶解部分光刻胶，留下的光刻胶即为所需图形的光刻胶。

在上述第一步中，光刻胶的厚度可以为5μm～15μm，如10μm，以对介质层起到很高的保护效果。

可以理解地，步骤201中采用光刻技术和刻蚀技术进行处理的过程与上述过程类似，本发明实施例不再一一详述。

步骤203：在位于透明导电层上的介质层上形成P型电极，在位于N型半导体层上的介质层上形成N型电极。

在本实施例中，P型电极包括焊盘部分和与直线一一对应的手指部分。各个手指部分通过对应的直线上排列的第二通孔与透明导电层欧姆接触，并与焊盘部分连接。N型电极通过第三通孔与N型半导体层欧姆接触。

图8为本发明实施例提供的制作方法在步骤203执行之后形成的发光二极管芯片的结构示意图，图9为本发明实施例提供的制作方法在步骤203执行之后形成的发光二极管芯片的结构示意图。其中，51表示N型电极，52表示P型电极，52a表示P型电极中的焊盘部分，52b表示P型电极中的手指部分。参见图8和图9，P型电极52设置在位于透明导电层30上的介质层40上；P型电极52包括相互连接的焊盘部分52a和手指部分52b，手指部分52b对应设置在第二通孔300所在的直线上，并通过第二通孔300与透明导电层30形成欧姆接触。N型电极51设置在位于N型半导体层21上的介质层40上，并通过第三通孔400与N型半导体层21形成欧姆接触。

具体地，该步骤203可以包括：

采用光刻技术在介质层上形成一定图形的光刻胶，光刻胶设置在介质层上除N型电极和P型电极所在区域之外的区域上；

在光刻胶、介质层、第二通孔中的透明导电层和第三通孔中的N型半导体层上铺设电极材料；

去除光刻胶和光刻胶上的电极材料，第二通孔中透明导电层上的电极材料以及第二通孔周围介质层上的电极材料形成P型电极，第三通孔中N型半导体层上的电极材料以及第三通孔周围介质层上的电极材料形成N型电极。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管芯片，其特征在于，所述发光二极管芯片包括衬底、N型半导体层、有源层、P型半导体层、透明导电层、介质层、N型电极和P型电极；所述N型半导体层、所述有源层、所述P型半导体层和所述透明导电层依次层叠在所述衬底上，所述透明导电层上设有延伸至所述N型半导体层的凹槽、以及多个向所述P型半导体层延伸的第一通孔；所述介质层设置在所述凹槽内和所述透明导电层上，并填满所述第一通孔；位于所述透明导电层上的介质层上设有多个延伸至所述透明导电层的第二通孔，多个所述第二通孔和多个所述第一通孔排列在至少一条直线上，每个所述第一通孔位于同一条所述直线上相邻的两个所述第二通孔之间，每条所述直线位于所述介质层和所述透明导电层的交界面上；所述P型电极设置在位于所述透明导电层上的介质层上，所述P型电极包括焊盘部分和与所述直线一一对应的手指部分，各个所述手指部分通过对应的所述直线上排列的第二通孔与所述透明导电层欧姆接触，并与所述焊盘部分连接；位于所述N型半导体层上的介质层上设有延伸至所述N型半导体层的第三通孔，所述N型电极设置在位于所述N型半导体层上的介质层上，并通过所述第三通孔与所述N型半导体层欧姆接触。

2.根据权利要求1所述的发光二极管芯片，其特征在于，同一条所述直线上的所述第一通孔和所述第二通孔间隔排列。

3.根据权利要求2所述的发光二极管芯片，其特征在于，同一条所述直线上的所述第一通孔和所述第二通孔沿所述直线的延伸方向交替排列。

4.根据权利要求3所述的发光二极管芯片，其特征在于，所述第一通孔与相邻的第二通孔之间的距离为5μm～50μm。

5.根据权利要求4所述的发光二极管芯片，其特征在于，所述第一通孔与相邻的所述第二通孔之间的距离为相邻的两个所述第二通孔之间的距离的20％以下。

6.根据权利要求1～5任一项所述的发光二极管芯片，其特征在于，所述第一通孔和所述第二通孔在平行于所述直线的延伸方向上的长度相等。

7.根据权利要求1～5任一项所述的发光二极管芯片，其特征在于，所述第一通孔和所述第二通孔在垂直于所述直线的延伸方向上的长度相等。

8.根据权利要求7所述的发光二极管芯片，其特征在于，所述手指部分在垂直于直线的延伸方向上的长度小于所述第二通孔在垂直于所述直线的延伸方向上的长度。

9.根据权利要求1～5任一项所述的发光二极管芯片，其特征在于，所述第一通孔的深度与所述透明导电层的厚度相等。

10.一种发光二极管芯片的制作方法，其特征在于，所述制作方法包括：

在衬底上依次形成N型半导体层、有源层、P型半导体层和透明导电层，所述透明导电层上设有延伸至所述N型半导体层的凹槽、以及多个向所述P型半导体层延伸的第一通孔；

在所述透明导电层上和所述凹槽内形成介质层，所述介质层填满所述第一通孔；位于所述透明导电层上的介质层上设有多个延伸至所述透明导电层的第二通孔，多个所述第二通孔和多个所述第一通孔排列在至少一条直线上，每个所述第一通孔位于同一条所述直线上相邻的两个所述第二通孔之间，每条所述直线位于所述介质层和所述透明导电层的交界面上；位于所述N型半导体层上的介质层上设有延伸至所述N型半导体层的第三通孔；

在位于所述透明导电层上的介质层上形成P型电极，在位于所述N型半导体层上的介质层上形成N型电极，所述P型电极包括焊盘部分和与所述直线一一对应的手指部分，各个所述手指部分通过对应的所述直线上排列的第二通孔与所述透明导电层欧姆接触，并与所述焊盘部分连接，所述N型电极通过所述第三通孔与所述N型半导体层欧姆接触。