CN113066915B - 一种led芯片及一种半导体发光器件 - Google Patents

一种led芯片及一种半导体发光器件 Download PDF

Info

Publication number
CN113066915B
CN113066915B CN202110458044.9A CN202110458044A CN113066915B CN 113066915 B CN113066915 B CN 113066915B CN 202110458044 A CN202110458044 A CN 202110458044A CN 113066915 B CN113066915 B CN 113066915B
Authority
CN
China
Prior art keywords
layer
holes
substrate
semiconductor layer
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110458044.9A
Other languages
English (en)
Other versions
CN113066915A (zh
Inventor
陈婉君
林罗全
李上招
蔡吉明
萧振宇
黄慧君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Optoelectronics Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN202110458044.9A priority Critical patent/CN113066915B/zh
Publication of CN113066915A publication Critical patent/CN113066915A/zh
Application granted granted Critical
Publication of CN113066915B publication Critical patent/CN113066915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

本发明提供一种LED芯片及一种半导体发光器件。本发明的LED芯片包括衬底、形成在衬底表面的外延层、透明导电层，以及第一导电结构和第二导电结构，该透明导电层具有均匀分布的多个通孔，在透明导电层表面形成第二导电结构，使第二导电结构能够通过所述通孔与外延层连接。通孔的形成一方面增加了第二导电结构与外延层的接触面积，缓解了透明导电层的膜层应力，降低掉电极的异常；另一方面，相对于透明导电层与外延层，第二导电结构与外延层的粘附性更好，且所述通孔在所述透明导电层上均匀分布，在各个方向上都加强了第二导电结构与外延层的粘附力，使LED灯丝在各个方向上旋转和揉搓过程中膜层不易撕裂或断裂，提高了产品的可靠性。

Description

一种LED芯片及一种半导体发光器件
技术领域
本发明涉及半导体技术领域，具体的，涉及一种LED芯片及一种半导体发光器件。
背景技术
LED芯片由于具有寿命长、光效高、无辐射、低功耗、绿色环保等优点，被广泛应用于照明，背光源，汽车灯等应用领域。在照明领域中，传统的LED光源想要达到一定的光照度和光照面积，需要增加透镜类的光学器件，一方面影响光照效果，另一方面会降低LED的节能功效。LED灯丝的出现解决了上述问题，LED灯丝不仅能够实现360°全角度发光，且无需增加透镜类的光学器件，带来了前所未有的照明体验。
目前，在LED灯丝领域中，封装后通常要对灯丝产品进行各方向的旋转和揉搓，因此对产品的膜层力学性能有一定的要求，若结构设计不佳，在旋转和揉搓过程中膜层会撕裂甚至断裂，影响产品的可靠性。
发明内容
鉴于以上所述现有技术的缺点，本发明提出了一种LED芯片，本发明的LED芯片包括衬底、形成在衬底表面的外延层、透明导电层，以及第一导电结构和第二导电结构，该透明导电层具有均匀分布的多个通孔，在透明导电层表面形成第二导电结构，使第二导电结构能够通过所述通孔与外延层连接。通孔的形成一方面增加了第二导电结构与外延层的接触面积，缓解了透明导电层的膜层应力，降低掉电极的异常；另一方面，相对于透明导电层与外延层，第二导电结构与外延层的粘附性更好，且所述通孔在所述透明导电层上呈对角分布或三角分布，在各个方向上都加强了第二导电结构与外延层的粘附力，使LED灯丝在各个方向上旋转和揉搓过程中膜层不易撕裂或断裂，提高了产品的可靠性。
为实现上述目的及其他相关目的，本发明提供一种LED芯片，所述LED芯片包括：
衬底；
外延层，形成在所述衬底的表面，所述外延层包括依次叠置的第一半导体层、有源层及第二半导体层，所述第一半导体层形成第一台面，所述第一半导体层、第二半导体层和所述有源层形成高于所述第一台面的第二台面；
透明导电层，形成在所述第二台面的表面上，具有均匀分布的多个通孔；
第一导电结构，形成在所述第一台面的表面上，与所述第一半导体层连接；
第二导电结构，形成在所述第二台面的表面上，并分别填充所述透明导电层中的多个通孔，以直接与所述第二台面的第二半导体层连接；
第一焊盘，形成在所述第一台面上，覆盖所述第一导电结构；
第二焊盘，形成在所述第二台面上，覆盖所述第二导电结构；
其中，所述多个通孔孔心间的最小间距不小于所述第二焊盘底面最长对角线长度的二分之一。
可选地，所述通孔在所述透明导电层上均匀分布。
可选地，第二焊盘底面为矩形区域，所述透明导电层至少具有两个通孔，且两个通孔在所述矩形区域内呈对角分布。
可选地，所述两个通孔孔心间的连线与所述焊盘区域的对角线重合。
可选地，所述透明导电层至少具有三个通孔，且三个通孔呈三角分布。
可选地，还包括电流阻挡层，所述电流阻挡层形成在所述第一台面和透明导电层的表面，以及第一导电结构、第二导电结构和第二台面的侧壁上。
可选地，所述电流阻挡层为DBR结构，所述DBR结构包括交替层叠的第一材料层和第二材料层，所述第一材料层和所述第二材料层具有不同的折射率，所述DBR结构包括20～70对第一材料层和第二材料层构成的电流阻挡层对。
本发明提供一种半导体发光器件，所述半导体发光器件包括：
基板，所述基板设置多个固晶区；
多个相同的LED芯片，所述LED芯片包括：
衬底；
外延层，所述外延层包括依次叠置的第一半导体层、有源层及第二半导体层，所述第一半导体层形成第一台面，所述第一半导体层、第二半导体层和所述有源层形成高于所述第一台面的第二台面；
透明导电层，形成在所述第二台面的表面上，具有均匀分布的多个通孔；
第一导电结构，形成在所述第一台面的表面上，与所述第一半导体层连接；
第二导电结构，形成在所述第二台面的表面上，并分别填充所述透明导电层中的多个通孔，以直接与所述第二台面的第二半导体层连接；
第一焊盘，形成在所述第一台面上，覆盖所述第一导电结构；
第二焊盘，形成在所述第二台面上，覆盖所述第二导电结构；
其中，所述多个通孔孔心间的最小间距不小于所述第二焊盘底面最长对角线长度的二分之一；
封装层，所述封装层包裹所述基板和多个相同的LED芯片。
可选地，所述基板为长条形的柔性基板。
可选地，所述多个相同的LED芯片形成在所述基板的多个固晶区上。
可选地，所述封装层为荧光封装层。
可选地，所述基板的两端分别设置有第一电极和第二电极。
本发明的一种LED芯片及一种半导体发光器件，至少具有以下有益效果：
本发明的LED芯片包括衬底、形成在衬底表面的外延层、透明导电层，以及第一导电结构和第二导电结构，该透明导电层具有均匀分布的多个通孔，在透明导电层表面形成第二导电结构，使第二导电结构能够通过所述通孔与外延层连接。通孔的形成一方面增加了第二导电结构与外延层的接触面积，缓解了透明导电层的膜层应力，降低掉电极的异常；另一方面，相对于透明导电层与外延层，第二导电结构与外延层的粘附性更好，且所述通孔在所述透明导电层上呈对角分布或三角分布，在各个方向上都加强了第二导电结构与外延层的粘附力，从而解决了LED灯丝在各个方向上旋转和揉搓过程中膜层撕裂甚至断裂等问题，提高了产品的可靠性。
本发明的半导体发光器件基于上述LED芯片形成，因此同样具有上述有益技术效果。
附图说明
图1显示为实施例一提供的LED芯片的结构示意图。
图2a～2c显示为实施例一提供的带有通孔的透明导电层的结构示意图。
图3显示为实施例一提供的LED芯片的制备方法的流程图。
图4显示为实施例一步骤S1形成的结构示意图。
图5显示为实施例一步骤S2形成的结构示意图。
图6显示为实施例一步骤S3形成的结构示意图。
图7显示为实施例一步骤S4形成的结构示意图。
图8显示为实施例一步骤S5形成的结构示意图。
图9显示为实施例二提供的半导体发光器件的结构示意图。
图10显示为实施例二提供的半导体发光器件的制备方法的流程图。
元件标号说明
1 衬底 51 第一导电结构
2 外延层 52 第二导电结构
21 第一半导体层 61 第一焊盘
22 有源层 62 第二焊盘
23 第二半导体层 100 基板
210 第一台面 200 LED芯片
220 第二台面 300 封装层
3 透明导电层 410 第一电极
30 通孔 420 第二电极
4 电流阻挡层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且其组件布局形态也可能更为复杂。
实施例一
本实施例提供一种LED芯片，如图1所示，所述LED芯片包括：衬底1，形成在所述衬底1的表面的外延层2，以及透明导电层3、第一导电结构51、第二电极结构52。
上述衬底1可以是蓝宝石衬底、碳化硅衬底等任意适合的衬底。本实施例以蓝宝石衬底为例。
外延层2包括依次叠置的第一半导体层21、有源层22及第二半导体层23。如图1所示，上述外延层2形成不同的台面结构，其中，第一半导体层21形成第一台面210，第一半导体层21、第二半导体层23和有源层22形成高于所述第一台面的第二台面220。在可选实施例中，第二台面220还可以同时包括部分第一半导体层21。
在可选实施例中，外延层2可以是氮化镓基外延层，第一半导体层21为n型掺杂的氮化镓，例如掺杂Si、Ge、或者Sn的n型氮化镓；所述第二半导体层23为p型掺杂的氮化镓，例如掺杂Mg、Zn、Ca、Sr、或者Ba的p型氮化镓；有源层22为能够提供光辐射的材料，可以是单量子阱层或多量子阱层，在本实施例中，所述有源层22为多量子阱层。
外延层2的上方还形成有第一导电结构51和第二导电结构52。第一导电结构51形成在所述第一台面210的表面上，与所述第一半导体层21连接；第二导电结构52形成在第二台面220的表面上，与所述第二半导体层23连接。作为示例，第一导电结构51可以包括N型扩展层及第一电极，第二导电结构52可以包括P型扩展层和第一电极(未在图中示出)。
如图1所示，所述LED芯片还包括第一焊盘61和第二焊盘62。第一焊盘61形成在第一台面210上，覆盖第一台面上的第一导电结构51；第二焊盘62形成在第二台面220上，覆盖第二台面上的第二导电结构52。
仍然参照图1，第二台面220上还形成有透明导电层3，透明导电层3形成在第二电极结构52与第二半导体层23之间，透明导电层3具有均匀分布的多个通孔，通孔的孔径小于在其表面形成的第二导电结构52的宽度，且二者之差大于5μm，使第二导电结构52填充通孔直接与第二半导体层23连接；且如图2a～2c所示，第二导电结构52上方形成第二焊盘62，第二焊盘62底面为矩形区域，多个通孔孔心间的最小间距不小于矩形区域最长对角线长度的二分之一，使第二焊盘62能够覆盖填充在通孔30中的第二导电结构52。在本实施例的可选实施例中，透明导电层3具有两个通孔，参照图1和图2a，两个通孔30在透明导电层3上呈对角分布，且两个通孔30孔心之间的连线与第二焊盘底面的对角线重合。在本实施例的另一可选实施例中，透明导电层3具有三个通孔，参照图2b，三个通孔30在透明导电层3上呈三角分布，在各个方向上都加强了第二导电结构52与外延层2的粘附力。多个通孔在所述透明导电层上均匀分布，加强了第二导电结构与外延层在各个方向上的粘附力，使得LED灯丝在各个方向上旋转和揉搓过程中膜层不易撕裂、断裂，提高了产品的可靠性。可以理解的是，本实施例仅公开了所述通孔的底面为圆形的情况，但也可以是例如矩形等其他形状。
在本实施例的另一可选实施例中，透明导电层3还可以具有一个通孔，通孔30位于透明导电层3的中间区域，如图2c所示。相较于透明导电层具有多个通孔的LED芯片，透明导电层具有单个通孔的情况下，LED芯片的亮度更高，但填充通孔的第二导电结构与外延层的接触面积相对较小，因而在此情况下第二导电结构与外延层的粘附力相对较差。因此，在实际生产过程中，透明导电层的开孔数量需要依据生产需求和实际情况而定。
作为示例，所述透明导电层的材料可以选自ITO、WO3、IWO中的一种或几种，在本实施例中，所述透明导电层的材料为ITO。
作为示例，所述LED芯片还包括电流阻挡层4。如图1所示，电流阻挡层4形成在外延层2的上方，覆盖第一台面210和透明导电层3的表面，以及第一导电结构51、第二导电结构52、第二台面220的侧壁。在可选实施例中，电流阻挡层4可以是传统的SiO2电流阻挡层；在另一可选实施例中，电流阻挡层4也可以是DBR结构的电流阻挡层，DBR结构包括交替层叠的20～70对第一材料层和第二材料层，所述第一材料层和所述第二材料层具有不同的折射率，在可选实施例中，所述第一材料层可以是Si3N4层，所述第二材料层可以是SiO2层。
本实施例还提供了上述LED芯片的制备方法，如图3所示，所述LED芯片的制备方法包括如下步骤：
步骤S1：提供一衬底，在所述衬底表面依次形成第一半导体层、有源层及第二半导体层以形成外延层；
如图4所示，提供一衬底1，该衬底1可以是蓝宝石衬底或者SiC衬底等任意适合的衬底。本实施例以蓝宝石衬底为例。
在可选实施例中，可以首先对衬底进行酸清洗及有机清洗，以去除表面金属氧化物及有机杂质，并对所述衬底1图案化。然后在衬底图案化的表面上依次生长第一半导体层21、有源层22及第二半导体层23，由此形成LED芯片的发光外延层2。
作为示例，外延层2可以是氮化镓基外延层，所述第一半导体层21为n-GaN，所述第二半导体层23为p-GaN，所述有源层22为多量子阱层。
步骤S2：对所述外延层进行刻蚀，刻蚀部分所述第二半导体层和有源层，暴露出所述第一半导体层，暴露出的第一半导体层形成第一台面，未被刻蚀的第二半导体层和有源层形成第二台面；
作为示例，在第二半导体层23上方形成图案化的掩膜层，如图5所示，在掩膜层的作用下，采用干法刻蚀方法刻蚀部分所述第二半导体层23和有源层22，至暴露出所述第一半导体层21，暴露出的第一半导体层形成第一台面210，未被刻蚀的第二半导体层和有源层形成第二台面220。在可选实施例中，在刻蚀部分第二半导体层23和有源层22的同时，还可以同时刻蚀部分第一半导体层，形成上述第一台面和第二台面。
步骤S3：在所述第二台面表面形成透明导电层，所述透明导电层具有均匀分布的多个通孔；
首先，在第二台面220表面形成透明导电层；接着，采用光刻工艺，旋涂光刻胶后采用湿法刻蚀在所述透明导电层制备均匀分布的多个通孔。
在本实施例的可选实施例中，如图6所示，透明导电层3可以具有两个通孔30，通孔30可以在透明导电层3中呈对角分布，参照图2a；在另一可选实施例中，透明导电层3可以具有三个通孔30，三个通孔30在透明导电层3中呈三角分布，参照图2b；在另一可选实施例中，透明导电层3可以具有一个通孔30，一个通孔30位于透明导电层3的中间区域，参照图2c。作为示例，通孔30在透明导电层3上均匀分布，通孔30之间的间距与后续形成的第二焊盘的尺寸相适应，具体地，通孔30间的最小间距不小于第二焊盘底面对角线长度的二分之一。
作为示例，所述透明导电层的材料可以选自ITO、WO3、IWO中的一种或几种，在本实施例中，所述透明导电层的材料为ITO。
步骤S4：在所述第一台面的表面形成第一导电结构；在所述透明导电层表面形成第二导电结构，且所述第二导电结构填充所述透明导电层中的所述通孔；
如图7所示，在第一台面210的表面沉积形成第一导电结构51，使所述第一导电结构与第一半导体层21连接；在透明导电层3的表面沉积形成第二导电结构52，使所述第二导电结构覆盖透明导电层的通孔，并通过所述通孔与第二半导体层23连接。作为示例，第二导电结构52的宽度大于通孔30的孔径，且二者之差大于5μm。
步骤S5：在所述外延层上方形成电流阻挡层；
如图8所示，在外延层2表面交替蒸镀形成电流阻挡层4，所述电流阻挡层覆盖第一台面210和透明导电层3的表面，以及第一导电结构51、第二导电结构52、第二台面220的侧壁。
作为示例，所述电流阻挡层可以是传统的SiO2电流阻挡层；在另一可选实施例中，电流阻挡层4也可以是DBR结构的电流阻挡层，DBR电流阻挡层包括交替层叠的20～70对第一材料层和第二材料层，所述第一材料层和所述第二材料层具有不同的折射率，在可选实施例中，所述第一材料层可以是Si3N4层，所述第二材料层可以是SiO2层。
步骤S6：在所述第一台面上形成第一焊盘，在所述第二台面上形成第二焊盘。
作为示例，在第一台面210上沉积形成第一焊盘61，所述第一焊盘覆盖第一台面210上的电流阻挡层4以及第一导电结构51；在第二台面上沉积形成第二焊盘62，所述第二焊盘覆盖第二台面220上的电流阻挡层4以及第二导电结构52，最终形成图1所示的LED芯片。
为了进一步验证本实施例提供的LED芯片的技术效果，采用芯粒尺寸为508μm×152μm、焊盘尺寸为161.1μm×113μm的LED芯片进行了实验，将上述芯片封装在柔性灯丝板上，加严做揉搓验证，最终得到不开孔的异常率约0.3％，开单孔掉电极异常率降到约0.1％以下，开双孔掉电极异常率降到约0.03％以下。可以看出，本实施例提供的LED芯片有效降低了掉电极的异常。
本实施例提供的LED芯片的透明导电层具有均匀分布的多个通孔，在所述透明导电层表面形成第二导电结构，使第二导电结构能够通过所述通孔与外延层连接。通孔的形成一方面增加了第二导电结构与外延层的接触面积，缓解了透明导电层的膜层应力，降低掉电极的异常；另一方面，相对于透明导电层与外延层，第二导电结构与外延层的粘附性更好，且所述通孔在所述透明导电层上呈对角分布或三角分布，在各个方向上都加强了第二导电结构与外延层的粘附力，使LED灯丝在各个方向上旋转和揉搓过程中膜层不易撕裂或断裂，提高了产品的可靠性。
实施例二
本实施例提供一种半导体发光器件，如图9所示，所述半导体发光器件包括：基板100，多个相同的LED芯片200，封装层300，以及分别设置在所述基板两端的第一电极410和第二电极420。
作为示例，基板100为长条形的柔性基板，所述基板可以由铜箔覆合高分子薄膜(FPC、BT、PE等)材料制成。在本实施例中，所述基板由具有高透光率的FPC(FlexiblePrinted Circuit)电路板制成。所述基板在安装层一侧设置有多个固晶区(未在图中示出)，用于安装LED芯片。
作为示例，本实施例中LED芯片200为实施例一所述LED芯片，再次参照图1，所述LED芯片包括：
衬底1；
外延层2，衬底1的表面，所述外延层包括依次叠置的第一半导体层21、有源层22及第二半导体层23，所述第一半导体层形成第一台面210，所述第一半导体层、第二半导体层和所述有源层形成高于所述第一台面的第二台面220；
透明导电层3，形成在第二台面220的表面上，具有均匀分布的多个通孔30；
第一导电结构51，形成在第一台面210的表面上，与第一半导体层21连接；
第二导电结构52，形成在第二台面220的表面上，并分别填充透明导电层3中的多个通孔30，以直接与第二台面220的第二半导体层23连接；
第一焊盘61，形成在第一台面210上，覆盖第一导电结构51；
第二焊盘62，形成在第二台面220上，覆盖第二导电结构52；
其中，多个通孔30孔心间的最小间距不小于第二焊盘62底面最长对角线长度的二分之一。
该LED芯片的具体结构可参照实施例一的描述，在此不再赘述。
作为示例，所述基板两端还分别设置有第一电极410和第二电极420，作为所述半导体发光器件的正、负电极，分别与外部驱动电源相连。
作为示例，所述封装层300为荧光封装层，所述封装层包覆多个相同的LED芯片200、基板100，以及部分第一电极410、第二电极420，复合所述LED芯片发出的光得到白光。
本实施例还提供了上述半导体发光器件的制备方法，如图10所示，所述半导体发光器件的制备方法包括如下步骤：
步骤S100：提供多个相同的LED芯片；
提供多个相同的LED芯片，作为示例，所述LED芯片由实施例一所述的LED芯片的制备方法制备，如图1所示，所述LED芯片包括：
衬底1；
外延层2，衬底1的表面，所述外延层包括依次叠置的第一半导体层21、有源层22及第二半导体层23，所述第一半导体层形成第一台面210，所述第一半导体层、第二半导体层和所述有源层形成高于所述第一台面的第二台面220；
透明导电层3，形成在第二台面220的表面上，具有均匀分布的多个通孔30；
第一导电结构51，形成在第一台面210的表面上，与所述第一半导体层连接；
第二导电结构52，形成在第二台面220的表面上，并分别填充透明导电层3中的多个通孔30，以直接与第二台面220的第二半导体层23连接；
第一焊盘61，形成在第一台面210上，覆盖第一导电结构51；
第二焊盘62，形成在第二台面220上，覆盖第二导电结构52；
其中，多个通孔30孔心间的最小间距不小于第二焊盘62底面最长对角线长度的二分之一。
该LED芯片的具体结构可参照实施例一的描述，在此不再赘述。
步骤S200：提供一基板，所述基板设置多个固晶区；
提供一基板，作为示例，如图9所示，所述基板为长条形的柔性基板，可以由铜箔覆合高分子薄膜(FPC、BT、PE等)材料制成。在本实施例中，所述基板由具有高透光率的FPC(Flexible Printed Circuit)电路板制成。
作为示例，所述基板在安装层一侧设置有多个固晶区(未在图中示出)，用于安装LED芯片。
步骤S300：将所述多个相同的LED芯片倒装在所述多个固晶区；
作为示例，通过固晶机粘取锡膏点到所述基板的固晶区上，吸取所述LED芯片放在锡膏上，使所述多个相同的LED芯片与所述多个固晶区一一对应，采用回流焊工艺，加热至锡膏融化，使所述LED芯片与基板完全结合。
步骤S400：在所述基板和LED芯片四周涂覆封装层；
在所述基板和LED芯片四周涂覆封装层之前，先在基板100两端分别形成第一电极410和第二电极420，如图9所示。作为示例，第一电极410和第二电极420分别作为所述半导体发光器件的正、负电极，与外部驱动电源相连。
作为示例，如图9所示，在基板100和LED芯片200四周涂覆封装层300。在本实施例中，所述封装层为荧光封装层，封装层300包覆多个相同的LED芯片200、基板100，以及部分第一电极410、第二电极420，复合所述LED芯片发出的光得到白光。
综上所述，本发明提供一种LED芯片及一种半导体发光器件。本发明的LED芯片包括衬底、形成在衬底表面的外延层、透明导电层，以及第一导电结构和第二导电结构，该透明导电层具有均匀分布的多个通孔，在透明导电层表面形成第二导电结构，使第二导电结构能够通过所述通孔与外延层连接。通孔的形成一方面增加了第二导电结构与外延层的接触面积缓解了透明导电层的膜层应力，降低掉电极的异常；另一方面，相对于透明导电层与外延层，第二导电结构与外延层的粘附性更好，且所述通孔在所述透明导电层上呈对角分布或三角分布，在各个方向上都加强了第二导电结构与外延层的粘附力，使LED灯丝在各个方向上旋转和揉搓过程中膜层不易撕裂或断裂，提高了产品的可靠性。
本发明的半导体发光器件基于上述LED芯片形成，因此同样具有上述有益技术效果。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种LED芯片，其特征在于，包括：
衬底；
外延层，形成在所述衬底的表面，所述外延层包括依次叠置的第一半导体层、有源层及第二半导体层，所述第一半导体层形成第一台面，所述第一半导体层、第二半导体层和所述有源层形成高于所述第一台面的第二台面；
透明导电层，形成在所述第二台面的表面上，具有多个通孔；
第一导电结构，形成在所述第一台面的表面上，与所述第一半导体层连接；
第二导电结构，形成在所述第二台面的表面上，并分别填充所述透明导电层中的多个通孔，以直接与所述第二台面的第二半导体层连接；
第一焊盘，形成在所述第一台面上，覆盖所述第一导电结构；
第二焊盘，形成在所述第二台面上，覆盖所述第二导电结构；
其中，所述多个通孔孔心间的最小间距不小于所述第二焊盘底面最长对角线长度的二分之一。
2.根据权利要求1所述的LED芯片，其特征在于，所述通孔在所述透明导电层上均匀分布。
3.根据权利要求1所述的LED芯片，其特征在于，第二焊盘底面为矩形区域，所述透明导电层至少具有两个通孔，且两个通孔在所述矩形区域内呈对角分布。
4.根据权利要求3所述的LED芯片，其特征在于，所述两个通孔孔心间的连线与所述矩形区域的对角线重合。
5.根据权利要求1所述的LED芯片，其特征在于，所述透明导电层至少具有三个通孔，且三个通孔呈三角分布。
6.根据权利要求1所述的LED芯片，其特征在于，还包括电流阻挡层，所述电流阻挡层形成在所述第一台面和透明导电层的表面，以及第一导电结构、第二导电结构和第二台面的侧壁上。
7.根据权利要求6所述的LED芯片，其特征在于，所述电流阻挡层为DBR结构，所述DBR结构包括交替层叠的第一材料层和第二材料层，所述第一材料层和所述第二材料层具有不同的折射率，所述DBR结构包括20～70对第一材料层和第二材料层构成的电流阻挡层对。
8.一种半导体发光器件，其特征在于，包括：
基板，所述基板设置多个固晶区；
多个相同的LED芯片，所述LED芯片包括：
衬底；
外延层，所述外延层包括依次叠置的第一半导体层、有源层及第二半导体层，所述第一半导体层形成第一台面，所述第一半导体层、第二半导体层和所述有源层形成高于所述第一台面的第二台面；
透明导电层，形成在所述第二台面的表面上，具有均匀分布的多个通孔；
第一导电结构，形成在所述第一台面的表面上，与所述第一半导体层连接；
第二导电结构，形成在所述第二台面的表面上，并分别填充所述透明导电层中的多个通孔，以直接与所述第二台面的第二半导体层连接；
第一焊盘，形成在所述第一台面上，覆盖所述第一导电结构；
第二焊盘，形成在所述第二台面上，覆盖所述第二导电结构；
其中，所述多个通孔孔心间的最小间距不小于所述第二焊盘底面最长对角线长度的二分之一；
封装层，所述封装层包裹所述基板和多个相同的LED芯片。
9.根据权利要求8所述的半导体发光器件，其特征在于，所述基板为长条形的柔性基板。
10.根据权利要求8所述的半导体发光器件，其特征在于，所述多个相同的LED芯片形成在所述基板的多个固晶区上。
11.根据权利要求8所述的半导体发光器件，其特征在于，所述封装层为荧光封装层。
12.根据权利要求8所述的半导体发光器件，其特征在于，所述基板的两端分别设置有第一电极和第二电极。
CN202110458044.9A 2021-04-27 2021-04-27 一种led芯片及一种半导体发光器件 Active CN113066915B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110458044.9A CN113066915B (zh) 2021-04-27 2021-04-27 一种led芯片及一种半导体发光器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110458044.9A CN113066915B (zh) 2021-04-27 2021-04-27 一种led芯片及一种半导体发光器件

Publications (2)

Publication Number Publication Date
CN113066915A CN113066915A (zh) 2021-07-02
CN113066915B true CN113066915B (zh) 2022-10-11

Family

ID=76567781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110458044.9A Active CN113066915B (zh) 2021-04-27 2021-04-27 一种led芯片及一种半导体发光器件

Country Status (1)

Country Link
CN (1) CN113066915B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006775B1 (en) * 2013-10-23 2015-04-14 Lextar Electronics Corporation Light-emitting diode
CN107112394A (zh) * 2014-12-24 2017-08-29 Lg伊诺特有限公司 发光二极管和包括发光二极管的发光二极管阵列
CN109786528A (zh) * 2018-12-19 2019-05-21 华灿光电（浙江）有限公司 一种发光二极管芯片及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI237410B (en) * 2004-11-25 2005-08-01 Ledarts Opto Corp LED device having flip chip structure
JP2014500624A (ja) * 2010-11-18 2014-01-09 ソウル バイオシス カンパニー リミテッド 電極パッドを有する発光ダイオードチップ
US9520536B2 (en) * 2010-11-18 2016-12-13 Seoul Viosys Co., Ltd. Light emitting diode chip having electrode pad
JP2012114184A (ja) * 2010-11-24 2012-06-14 Hitachi Cable Ltd 発光ダイオード
US11329195B2 (en) * 2013-08-27 2022-05-10 Epistar Corporation Semiconductor light-emitting device
US10396248B2 (en) * 2017-04-17 2019-08-27 Lumens Co., Ltd. Semiconductor light emitting diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006775B1 (en) * 2013-10-23 2015-04-14 Lextar Electronics Corporation Light-emitting diode
CN107112394A (zh) * 2014-12-24 2017-08-29 Lg伊诺特有限公司 发光二极管和包括发光二极管的发光二极管阵列
CN109786528A (zh) * 2018-12-19 2019-05-21 华灿光电（浙江）有限公司 一种发光二极管芯片及其制作方法

Also Published As

Publication number Publication date
CN113066915A (zh) 2021-07-02

Similar Documents

Publication Publication Date Title
EP3767688B1 (en) Light emitting diode
TWI480962B (zh) 發光二極體封裝以及發光二極體晶圓級封裝製程
JP5591487B2 (ja) 発光装置、これを含むパッケージとシステム、およびその製造方法
US7649210B2 (en) Thin film light emitting diode
JP6133040B2 (ja) 発光素子及び発光素子パッケージ
CN100580963C (zh) 具有氧化铟锡层的发光二极管及其制造方法
KR101007128B1 (ko) 발광소자 및 그 제조방법
JP2005183909A (ja) 高出力フリップチップ発光ダイオード
JP2006324667A (ja) 発光素子パッケージ及びその製造方法
US20130020554A1 (en) Semiconductor light emitting device and light emitting apparatus
JP2008091459A (ja) Ｌｅｄ照明装置及びその製造方法
KR20060066870A (ko) 발광 소자
TWM517423U (zh) 發光二極體
JP2011171738A (ja) 発光素子、発光素子の製造方法、発光素子パッケージ及び照明システム
TWI437738B (zh) 半導體發光元件
WO2021119906A1 (zh) 一种发光二极管
JP5266349B2 (ja) 発光装置
CN109326688B (zh) 一种双金属层环形叉指电极倒装led芯片及其制作方法
KR100646636B1 (ko) 발광 소자 및 이의 제조 방법
TWI517442B (zh) 發光二極體裝置及其製作方法
KR100850945B1 (ko) 발광 소자 패키지 및 그 제조방법
CN113066915B (zh) 一种led芯片及一种半导体发光器件
KR101115533B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101026216B1 (ko) 발광 다이오드 및 그의 제조방법
KR20110074506A (ko) 발광 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant