KR20110074506A - 발광 소자 - Google Patents
발광 소자 Download PDFInfo
- Publication number
- KR20110074506A KR20110074506A KR1020110058722A KR20110058722A KR20110074506A KR 20110074506 A KR20110074506 A KR 20110074506A KR 1020110058722 A KR1020110058722 A KR 1020110058722A KR 20110058722 A KR20110058722 A KR 20110058722A KR 20110074506 A KR20110074506 A KR 20110074506A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- semiconductor layer
- layer
- substrate
- emitting device
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims description 80
- 229910052751 metal Inorganic materials 0.000 claims description 69
- 239000002184 metal Substances 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- -1 HfO3 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 101100257696 Caenorhabditis elegans srf-3 gene Proteins 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 229910004481 Ta2O3 Inorganic materials 0.000 claims 1
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- 238000005286 illumination Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 229910017083 AlN Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910010199 LiAl Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 발광 소자에 관한 것으로, 웨이퍼 상에 N형 반도체층과, 상기 N형 반도체층의 일부에 형성된 P형 반도체층을 포함하는 다수의 발광 셀이 형성된 발광 셀 블록 및 다수의 N영역과 P영역이 정의된 기판과, 인접한 N영역과 P영역을 각기 하나로 연결하는 다수의 전극층을 포함하는 서브 마운트 기판을 포함하되, 상기 발광 셀 블록 내의 인접한 발광 셀의 N형 반도체층과 P형 반도체층이 하나의 쌍으로 연결된 상기 전극층에 본딩된 발광 소자를 제공한다. 이와 같이 다수의 발광 셀이 플립칩 구조로 직렬 접속된 발광 소자를 구현함으로 인해 별도의 제어 장치 없이 일반 조명용 소자로 사용 가능한 발광 소자를 제작할 수 있고, 와이어 본딩의 필요가 없어 콤팩트한 소자의 구성이 가능하며, 서브 마운트 기판을 통한 열 방출을 통해 발광 소자의 열적 부담을 줄일 수 있다.
Description
본 발명은 발광 소자 및 이의제작 방법에 관한 것으로, 특히 플립칩(Flip-Chip) 형태의 발광 소자 어레이 구조에 관한 것이다.
발광 다이오드는 반도체의 p-n 접합구조를 이용하여 주입된 소수캐리어(전자 또는 양공)를 만들어내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 이러한 발광 다이오드는 표시 소자 및 백라이트로 이용되고 있으며, 최근 일반 조명용도로 이를 적용하기 위해 활발한 연구가 진행중이다.
이는 발광 다이오드가 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길기 때문이다. 즉, 발광 다이오드의 소모 전력이 기존의 조명 장치에 비해 수 내지 수 십분의 1에 불과하고, 수명이 수 내지 수십배에 이르러, 소모 전력의 절감과 내구성 측면에서 월등하기 때문이다.
이러한 발광 소자를 조명용으로 사용하기 위해서는 발광 소자가 가정용 전원에서 구동할 수 있어야 할 뿐만 아니라, 발광 소자에서 생성되는 열을 외부로 효과적으로 방출해야 하는 문제점이 있다.
이러한 문제를 해결하기 위해 최근에 플립칩 형태의 발광 소자에 대한 관심이 날로 높아지고 있다.
도 1은 종래의 플립칩 구조의 발광 소자를 설명하기 위한 개념 단면도이다.
도 1을 참조하면, 소정의 기판(10) 상에 제 1 및 제 2 전극(12, 14)을 형성하고, 제 1 전극(12) 상에는 P형 솔더(solder; 22)를 형성하고, 제 2 전극(14) 상에는 N형 솔더(24)를 형성한다. 이후, 발광 셀(30)을 상기 기판(10)에 본딩하되, 발광 셀(30)의 P전극을 P형 솔더(22)에, N전극을 N형 솔더(24)에 본딩한다. 발광 셀이 본딩된 기판을 봉지하는 몰딩부(미도시)를 형성하여 발광 소자를 제작한다.
이와 같은 종래의 플립칩 구조의 발광 소자는 기존의 발광 소자에 비해서 열 방출 효율이 높고, 광의 차폐가 거의 없어 광효율이 기존의 발광 소자에 비해 50% 이상 증가하는 효과가 있고, 발광 소자의 구동을 위한 금선이 필요하지 않기 때문에 여러 소형 패키지에도 많은 응용을 고려하고 있다.
하지만, 이러한 발광 소자는 교류전원을 가하면 쉽게 파손되는 문제점이 있다. 따라서 이러한 발광 소자를 그대로 가정용 교류 전원에 직접 연결하여 조명용으로 사용하는 것은 불가능하다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 플립칩 형태의 소자를 서브 마운트 기판 상에 나열함으로써, 적정 전압 및 전류에 구동 되도록 하여 조명용으로 사용가능하고, 조명용 발광 소자의 열적 부담을 줄일 수 있고, 발광 효율도 향상시킬 수 있으며, 패키지를 단순화시켜 양산에도 효율적으로 적용가능한 발광 소자 및 이의 제조 방법을 제공함을 그 목적으로 한다.
본 발명에 따른 웨이퍼 상에 N형 반도체층과, 상기 N형 반도체층의 일부에 형성된 P형 반도체층을 포함하는 다수의 발광 셀이 형성된 발광 셀 블록 및 다수의 전극층이 형성된 서브 마운트 기판을 포함하되, 상기 발광 셀 블록 내의 일 발광 셀의 N형 반도체층과 다른 일 발광 셀의 P형 반도체층이 연결되도록 상기 전극 층에 본딩 된 발광 소자를 제공한다.
여기서, 상기 N형 반도체층 상에 형성된 N형 금속범퍼와 상기 P형 반도체층 상에 형성된 P형 금속범퍼를 더 포함한다. 그리고, 서브 마운트 기판의 일 가장자리에 형성된 P형 본딩 패드와, 타 가장자리에 형성된 N형 본딩 패드를 포함한다. 이때, 발광 셀 블록내의 일 가장자리에 위치한 P형 반도체 층은 상기 P형 본딩패드에 접속되고, 타 가장자리에 위치한 N형 반도체 층은 상기 N형 본딩패드에 접속된다.
상술한 발광 셀 각각은, 상기 웨이퍼 상에 형성된 버퍼층과, 상기 버퍼층 상에 형성된 상기 N형 반도체층과, 상기 N형 반도체층 소정 영역 상에 형성된 활성층과, 상기 활성층 상에 형성된 상기 P형 반도체층과, 상기 P형 반도체층 상에 형성된 제 1 금속층 및 싱기 제 1 금속층 상에 형성된 제 2 금속층을 포함한다.
상기의 서브 마운트 기판으로 SiC, Si, Ge, SiGe, AlN, 금속 등을 사용한다. 상기 전극층 하부에 형성된 유전체 절연막막을 더 포함하고, 상기 유전체막은 SiO2, MgO, Si3N4, HfO3, Ta2O3 및 SrF3 중 적어도 어느 하나를 포함하는 절연특성의 물질로 형성한다. 그리고, 상기 서브 마운트 기판은 요철 형상으로 형성하되, 상기 N형 반도체층이 접속될 영역이 철부가 되고, 상기 P형 반도체층이 접속될 영역이 요부가 되는 것이 바람직하다.
또한, 본 발명에 따른 웨이퍼 상에 형성된 N형 반도체층과, 상기 N형 반도체층의 소정 영역상에 형성된 P형 반도체층과, 상기 N형 반도체층 상에 형성된 N형 금속 범퍼 및 상기 P형 반도체층 상에 형성된 P형 금속 범퍼를 포함하는 다수의 발광 셀을 포함하는 발광 소자용 발광 셀 블록을 제공한다.
이때, 상기 발광 셀 각각은, 상기 웨이퍼 상에 형성된 버퍼층과, 상기 버퍼층 상에 형성된 상기 N형 반도체층과, 상기 N형 반도체층 소정 영역 상에 형성된 활성층과, 상기 활성층 상에 형성된 상기 P형 반도체층과, 상기 P형 반도체층 상에 형성된 제 1 금속층 및 상기 제 1 금속층 상에 형성된 제 2 금속층을 포함한다. 상기 제 1 금속층으로 투명전극을 사용하고, 상기 제 2 금속층으로 반사막을 사용한다.
또한, 본 발명에 따른 다수의 N영역과 P영역이 정의된 기판과, 인접한 N영역과 P영역을 각기 하나로 연결하는 다수의 전극층을 포함하는 발광 소자용 서브 마운트 기판을 제공한다. 상기 다수의 전극층 하부에 형성된 유전체막을 더 포함한다. 상기 다수의 N영역과 P영역이 정의된 기판은 요철 형상으로 형성하되, 철부가 상기 N영역으로, 요부가 상기 P영역으로 정의된다.
상술한 바와 같이, 본 발명은 다수의 발광 셀이 플립칩 구조로 직렬 접속된 발광 소자를 구현함으로 인해 별도의 제어 장치 없이 일반 조명용 소자로 사용 가능한 발광 소자를 제작할 수 있다.
또한, 와이어 본딩의 필요가 없어 콤팩트한 소자의 구성이 가능하다.
더욱이, 서브 마운트 기판을 통한 열 방출을 통해 발광 소자의 열적 부담을 줄일 수 있다.
도 1은 종래의 플립칩 구조의 발광 소자를 설명하기 위한 개념 단면도.
도 2는 본 발명에 따른 플립칩용 발광 셀 블록의 단면도.
도 3은 본 발명에 따른 플립칩용 서브 마운트 기판의 단면도.
도 4 내지 도 6은 본 발명에 따른 발광 소자의 단면도.
도 2는 본 발명에 따른 플립칩용 발광 셀 블록의 단면도.
도 3은 본 발명에 따른 플립칩용 서브 마운트 기판의 단면도.
도 4 내지 도 6은 본 발명에 따른 발광 소자의 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2는 본 발명에 따른 플립칩용 발광 셀 블록의 단면도이고, 도 3은 본 발명에 따른 플립칩용 서브 마운트 기판의 단면도이고, 도 4 내지 도 6은 본 발명에 따른 발광 소자의 단면도이다.
도 2a 및 도 2b를 참조하면, 본 발명에 따른 플립칩용 발광 셀 블록(1000)은 사파이어 웨이퍼(110) 상에 다수의 발광 셀이 어레이되어 있다. 개개의 발광 셀은 웨이퍼(110) 상에 형성된 버퍼층(120)과, 버퍼층(120) 상에 형성된 N형 반도체층(130)과, N형 반도체층(130)의 일부에 형성된 활성층(140)과, 활성층(140) 상에 형성된 P형 반도체층(150)을 포함한다. 이때, P형 반도체층(150)의 저항을 줄이기 위한 별도의 제 1 금속층(160)을 P형 반도체층(150) 상에 더 형성한다. 또한, 제 1 금속층(150) 상에 범핑용으로 형성된 P형 금속 범퍼(metal bumper; 170)와, N형 반도체층(130) 상에 범핑용으로 형성된 N형 금속범퍼(180)를 더 포함한다. 또한, 제 1 금속층(160) 상부와 N형 반도체층(130) 상에 형성된 반사율 10 내지 100%인 제 2 금속층(미도시)을 더 포함할 수 있다. 또한, P형 반도체층(150) 상에 전류의 공급을 원활히 하기 위한 별도의 오믹금속층을 더 형성할 수도 있다.
상기의 웨이퍼(110)로는 Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 적어도 어느 하나의 기판을 사용한다. 본 실시예에서는 사파이어 웨이퍼(110)를 사용한다. 본 실시예에서는 상술한 웨이퍼(110)상에 N형 반도체층(130) 형성시 완충역할을 하는 버퍼층(120)을 형성하였다. 하지만 이에 한정되지 않고, 버퍼층(120)을 형성하지 않을 수도 있다.
N형 반도체층(130)은 N형 불순물이 주입된 질화갈륨(GaN)막을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 N 형 AlxGa1 - xN(0≤x≤1)막을 포함하는 N형 반도체층(130)을 형성한다. 또한, P형 반도체층(150) 또한 P형 불순물이 주입된 질화갈륨막을 사용한다. 본 실시예에서는 P형 AlxGa1 - xN(0≤x≤1)막을 포함하는 P형 반도체층(150)을 형성한다. 이뿐 아니라 상기 반도체층 막으로 InGaN막을 사용할 수 있다. 또한 상기의 N형 반도체층(130) 및 P형 반도체층(150)은 다층막으로 형성할 수도 있다. 상기에서 N형의 불순물로는 Si를 사용하고, P형의 불순물로는 InGaAlP를 사용할 경우에는 Zn을 사용하고, 질화물계일때는 Mg를 사용한다.
또한 활성층(140)으로는 N형 AlxGa1 - xN(0≤x≤1)막 위에 양자우물층과 장벽층이 반복적으로 형성된 다층막을 사용한다. 상기의 장벽층과 우물층은 2원 화합물인 GaN, InN, AlN 등을 사용할 수 있고, 3원 화합물 InxGa1 - xN(0≤x≤1), AlxGa1 - xN(0≤x≤1)등을 사용할 수 있고, 4원 화합물 AlxInyGa1 -x- yN(0≤x+y≤1)을 사용할 수 있다. 물론 상기의 2원 내지 4원 화합물에 소정의 불순물을 주입하여 N형 반도체층(130) 및 P형 반도체층(150)을 형성할 수도 있다.
제 1 금속층(160)으로는 투명전극막을 사용하는 것이 바람직하다. 본 실시예에서는 ITO를 사용한다. 제 2 금속층으로는 전기 전도성을 갖는 반사막을 사용한다. N형 및 P형 금속 범퍼(170, 180)로는 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni 및 Ti중 적어도 어느 하나를 사용한다.
상술한 구조는 갖는 본 발명의 발광 셀 블록의 제조 방법을 간략히 설명하면 다음과 같다.
웨이퍼(110) 상에 버퍼층(120), N형 반도체층(130), 활성층(140), P형 반도체층(150)을 순자적으로 형성한다.
상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장방법을 통해 형성된다.
P형 반도체층(150), 활성층(140), N형 반도체층(130) 및 버퍼층(120)의 일부를 제거하여 발광 셀 간을 분리한다. 이를 위해 P형 반도체층(150) 상에 소정의 마스크 패턴(미도시)을 형성한 다음, 상기 마스크 패턴에 의해 노출된 영역의 P형 반도체층(150), 활성층(140), N형 반도체층(130) 및 버퍼층(120)을 식각하여 다수의 발광 셀을 전기적으로 분리한다. 이를 통해 실리콘 웨이퍼 상에 발광 셀용 다수의 패턴이 형성된 발광 블록이 형성된다.
이후, 소정의 식각공정을 통해 P형 반도체층(150) 및 활성층(140)의 일부를 제거하여 N형 반도체층(130)의 일부를 노출한다.
P형 반도체층(150) 상에 N형 전극 형성 영역을 노출시킨 식각 마스크 패턴을 형성한 다음, 건식/습식 식각공정을 실시하여 노출된 영역의 P형 반도체층(150) 및 활성층(140)을 제거하여 N형 반도체층(130)을 노출시킨다. 이때, N형 반도체층(130)의 상부 일부도 함께 제거될 수도 있다.
P형 반도체층(150) 상에 제 1 금속층(160)을 형성한다. 이를 위해 전체 구조상에 감광막을 도포한 다음, 소정의 마스크를 이용한 사진식각 공정을 실시하여 P형 반도체층(150)을 노출시키 제 1 감광막 패턴(미도시)을 형성한다. 전체 구조상에 제 1 금속층(160)을 형성한 다음, P형 반도체층(150) 상부에 형성된 제 1 금속층(160)을 제외한 나머지 영역의 제 1 금속층(160) 및 상기 제 1 감광막 패턴을 제거한다.
제 1 금속층(160)상에 P형 금속범퍼(170)를 형성하고, N형 반도체층(130) 상에 N형 금속범퍼(180)를 형성한다. 이를 위해, 전체 구조상에 감광막을 도포한 다음, 소정의 마스크를 이용한 사진식각 공정을 실시하여 제 1 금속층(160)의 일부와 N형 반도체층(130)의 일부를 노출시킨 제 2 감광막 패턴(미도시)을 형성한다. 이후, 전체 구조상에 금속막을 증착한 다음, 상기 제 2 감광막 패턴에 의해 노출된 제 1 금속층(160) 상부에 형성된 금속막과, N형 반도체층(130)의 상부에 형성된 금속막을 제외한 나머지 영역의 금속막 및 상기 제 2 감광막 패턴을 제거한다. 이로써, 제 1 금속층(160) 상에는 P형 금속범퍼(170)가 형성되고, N형 반도체층(130) 상에는 N형 금속범퍼(180)가 형성된다.
본 발명의 플립칩 구조의 발광 소자용 발광 셀 블록의 제조 공정은 상술한 방법에 한정되지 않고 다양한 변형과 다양한 물질막이 더 추가될 수 있다. 즉, P형 반도체층 상에 제 1 금속층을 형성한 다음, 발광 셀간의 분리를 위한 식각을 실시할 수도 있다. 또한, N형 반도체층을 노출시킨 다음, 발광 셀간의 분리를 위해 노출된 N형 반도체층의 일부와 그 하부의 버퍼층을 제거할 수도 있다. 또한, 제 1 금속층 상부에 금속 반사막의 제 2 금속층을 더 형성할 수도 있다. 또한, 제 2 금속층을 N형 반도체층의 상부에도 형성할 수 있다.
다음으로 본 발명의 플립칩 구조의 발광 소자용 서브 마운트 기판을 마련한다.
도 3을 참조하면, 서브 마운트 기판(2000)은 다수의 N영역(B)과 P영역(A)이 정의된 기판(200)과, 상기 기판(200) 표면에 형성된 유전체막(210)과, 인접한 N영역(B)과 P영역(A)을 각기 하나로 연결하는 다수의 전극층(230)을 포함한다. 또한, 일 가장자리에 위치한 P영역(A)까지 연장된 P형 본딩 패드(240)와, 다른 일 가장자리에 위치한 N영역(B)까지 연장된 N형 본딩 패드(250)를 더 포함한다.
상기의 N영역(B)은 플립칩 구조의 발광 셀 블록(1000) 중 N형 금속 범퍼(180)가 접속될 영역을 지칭하고, P영역(A)은 발광 셀 블록(1000) 중 P형 금속 범퍼(170)가 접속될 영역을 지칭한다.
이때 기판(200)으로는 전기 전도성 및 열전도성을 갖는 다양한 막질을 사용한다. 즉, SiC, Si, Ge, SiGe, AlN, 금속 등을 사용한다. 유전체막(210)으로는 전류가 1㎛이하로 흐르는 모든 유전물질을 사용한다. 물론 이에 한정되지 않고, 전류가 전혀 흐르지 않는 절연물질을 사용할 수도 있다. 또한, 유전체막(210)은 다층으로 형성할 수도 있다. 본 실시예에서는 유전체막(210)으로 SiO2, MgO 및 SiN 중 적어도 어느 하나를 사용한다.
전극층(230), N형 본딩 패드(250) 및 P형 본딩 패드(240)는 전기 전도성의 우수한 금속을 사용한다.
이하, 상술한 구성을 갖는 플립칩 구조의 발광 소자용 서브 마운트 기판의 제작 방법을 설명한다.
기판(200)을 요철 형상으로 형성하여 N영역(B)과 P영역(A)으로 정의한다. 상기의 N영역(B)과 P영역(A)은 본딩될 발광 셀의 N 금속 범퍼(180)와 P 금속 범퍼(170)의 크기에 따라 그 폭과 높이 및 형상이 매우 다양하게 변화될 수 있다. 본 실시예에서는, 기판(200)의 철부가 N영역(B)이 되고, 기판(200)의 요부가 P영역(A)이 된다. 이러한 형상의 기판(200)은 별도의 주형을 이용하여 제조될 수도 있고, 소정의 식각공정을 이용하여 제작될 수도 있다. 즉, 기판(200)상에 P영역(A)을 노출시키는 마스크를 형성한 다음, 노출된 기판(200)의 일부를 제거하여 리세스된 P영역(A)을 형성한다. 이후, 마스크를 제거하면 리세스된 P영역(A)과 상대적으로 돌출된 N영역(B)이 형성된다. 또한, 기계적 가공을 통해 리세스된 P영역(A)을 형성할 수도 있다.
이후, 전체 구조상에 유전체막(210)을 형성한다. 이때, 기판(200)으로 도전성 물질을 사용하지 않을 경우에는 유전체막(210)을 형성하지 않을 수도 있다. 본 실시예에서는 열 전도율의 향상을 위해 전기 전도성이 우수한 물질인 금속성 물질을 사용한다. 따라서, 유전체막(210)을 형성하여 충분한 절연 역할을 할 수 있도록 한다.
다음으로, 유전체막(210) 상에 인접한 N영역(B)과 P영역(A)을 하나의 쌍으로 연결하는 전극층(230)을 형성한다. 이는 스크린 인쇄 방법으로 전극층(230)을 형성하거나, 소정의 마스크 패턴을 이용한 증착공정을 통해 전극층(230)을 형성한다.
이후, 앞서 설명한 발광 셀 블록(1000)과, 서브 마운트 기판(2000)을 본딩 하여 발광 소자를 제작한다.
도 4를 참조하면, 본 발명의 발광 소자는 발광 셀 블록(1000)의 N형 및 P형 금속 범프(170, 180)와 서브 마운트 기판(2000)의 N영역(B) 및 P영역(A)이 접속되도록 본딩하되, 상기 발광 셀 블록(1000) 내에 인접한 발광 셀의 N형 금속 범프(180)와 P형 금속 범프(170)가 서브 마운트 기판(2000)의 전극층(230)에 의해 연결되도록 접속시킨다. 발광 셀 블록(1000)내의 일 가장자리에 위치한 P형 금속 범프(170)는 서브 마운트 기판(2000)의 P형 본딩 패드(240)에 접속되고, 타 가장자리에 위치한 N형 금속 범프(180)는 서브 마운트 기판(2000)의 N형 본딩 패드(250)에 접속된다.
이때, 금속범프(170, 180)와 하부 전극층(230) 및 본딩 패드(240, 250)와의 접속은 다양한 본딩 방법을 통해 본딩된다. 본 실시예에서는 공융온도를 이용한 공융(Eutectic)법을 통해 본딩된다.
이로써, 플립칩 형태의 다수의 발광 셀들이 서브 마운트 기판(2000)상에 직렬 접속된다.
이때, 직렬 접속되는 발광 셀의 개수는 사용하고자 하는 전원 및 발광 셀의 사용 전력에 따라 다양하게 변화될 수 있다.
바람직하게는 10 내지 1000개의 발광 셀이 형성된 발광 셀 블록(1000)을 서브 마운트 기판(2000)에 본딩시켜 이들 셀이 기판에 의해 직렬 접속된 발광 소자를 형성한다. 더욱 바람직하게는 15 내지 50개의 발광 셀이 형성된 발광 셀 블록(1000)을 서브 마운트 기판(2000)에 본딩시켜 이들 발광 셀이 기판에 의해 직렬 접속하는 것이 효과적이다. 예를 들어, 220V 교류 구동에서는 일정 구동 전류에 3.3V의 단위 발광 셀 66 내지 67개를 서브 마운트 기판(2000)에 본딩한 플립칩 구조의 발광 소자를 제작한다. 또한, 110V 교류 구동에서는 일정 구동 전류에 3.3V의 단위 발광 셀 33 내지 34개를 서브 마운트 기판(2000)에 직렬 본딩한 플립칩 구조의 발광 소자를 제작한다.
본 발명의 본딩은 상술한 설명에 한정되지 않고 다양한 실시예가 가능하다.
도 5와 같이 발광 셀이 웨이퍼 레벨에서 연결된 발광 셀 블록(1000) 형태가 아닌 개개의 발광 셀(100a 내지 100b)이 서브 마운트 기판(2000) 상에 본딩되어 발광 소자를 형성한다. 이때, 인접한 발광 셀(100a 내지 100c)의 N형 금속 범퍼(170)와 P형 금속범퍼(180)가 서브 마운트 기판(2000)에 형성된 전극층(230)에 의해 전기적으로 연결되도록 한다.
또한, 도 6에서와 같이 다수의 N영역(B)과 P영역(A)이 정의된 평평한 기판 (200)상에 인접한 N영역(B)과 P영역(A)을 각기 한쌍으로 연결하는 전극층(230)을 형성한 다음, 발광 셀 블록(1000)을 서브 마운트 기판(2000)에 실장하여 발광 소자를 형성한다. 즉, 소정의 패턴이 형성되지 않은 기판(200)상에 전극층(230)을 형성한 다음, 발광 셀 블록(1000)의 인접한 발광 셀의 N형 금속 범퍼(170)와 P형 금속 범퍼(180)가 전기적으로 연결되도록 한다.
이뿐 아니라, 발광 셀 블록(1000)내의 발광 셀에 N형 및 P형 금속 범퍼(170, 180)가 형성되지 않고, 서브 마운트 기판(2000) 상의 N영역(B) 및 P영역(A)에 각기 금속범퍼(170, 180)가 형성될 수도 있다. 이때, 금속범퍼(170, 180)와 본딩되기 위해 N형 및 P형 반도체층(130, 150) 상에 소정의 금속전극(미도시)이 더 형성될 수도 있다.
또한, 본 발명에서는 가정용 전원에서 사용하기 위한 발광 소자를 위해 상기의 플립칩 형태의 발광 소자 내부에 별도의 브리지 회로를 더 포함할 수도 있다. 또한, 상기의 발광 셀 블록을 다수개 서브 마운트 기판에 발광 셀 블록 내의 발광 셀이 직렬 접속되도록 본딩한 다음, 이를 발광 셀 블록을 병렬 연결하여 가정용 전원에서 발광하도록 할 수 있다.
10, 200 : 기판 12, 14 : 전극
22, 24 : 솔더 30 : 발광 셀
110 : 웨이퍼 120 : 버퍼층
130 : N반도체층 140 : 활성층
150 : P반도체층 160 : 금속층
170 : N형 금속 범퍼 180 : P형 금속 범퍼
210 : 유전체막 230 : 전극층
240 : P형 본딩 패드 250 : N형 본딩 패드
1000 : 발광 셀 블록 2000 : 서브 마운트 기판
22, 24 : 솔더 30 : 발광 셀
110 : 웨이퍼 120 : 버퍼층
130 : N반도체층 140 : 활성층
150 : P반도체층 160 : 금속층
170 : N형 금속 범퍼 180 : P형 금속 범퍼
210 : 유전체막 230 : 전극층
240 : P형 본딩 패드 250 : N형 본딩 패드
1000 : 발광 셀 블록 2000 : 서브 마운트 기판
Claims (13)
- 기판;
상기 기판 상부에 이격되어 형성된 복수개의 전극층; 및
상기 복수개의 전극층의 상부에 형성되어 상기 전극층에 의해 직렬 연결되는 복수개의 발광셀;을 포함하며,
상기 발광셀은 각각 제 2 반도체 층과 상기 제 2 반도체층의 일부가 제거되어 노출된 제 1 반도체층을 통하여 상기 전극층에 연결되고,
상기 복수개의 전극층의 적어도 하나는 인접한 발광셀의 제 1 반도체층과 제 2 반도체층을 연결하며 교류에 의해 구동되는 발광소자. - 제 1 항에 있어서,
상기 복수개의 발광셀은 상기 발광셀과 상기 전극층 사이에 형성되는 범퍼에 의해 지지되는 것을 특징으로 하는 발광소자. - 제 2 항에 있어서,
상기 범퍼와 상기 발광셀 사이에 반사층을 추가로 포함하는 것을 특징으로 하는 발광소자. - 제 1 항에 있어서,
상기 전극층은 상기 복수개의 발광셀을 직렬 연결할 수 있도록 패턴상으로 형성됨을 특징으로 하는 발광소자. - 제 1 항에 있어서,
상기 전극층과 기판 사이에 절연막을 추가로 포함하는 것을 특징으로 하는 발광소자. - 제 5 항에 있어서,
상기 절연막은 SiO2, MgO, Si3N4, HfO3, Ta2O3 및 SrF3 중 적어도 어느 하나를 포함하는 물질로 형성되는 것을 특징으로 하는 발광소자. - 제 1 항에 있어서,
상기 기판 상에 외부 전원 연결을 위한 적어도 두 개의 전극을 추가로 포함하는 것을 특징으로 하는 발광소자. - 제 1항에 있어서,
상기 기판은 SiC, Si, Ge, SiGe, AlN 또는 금속중 적어도 하나를 포함하는 것을 특징으로 하는 발광소자. - 제 1 항에 있어서,
상기 복수 개의 발광셀은 상기 기판에 인접한 부분의 반대쪽 부분이 서로 분리된 것을 특징으로 하는 발광소자. - 제 1 항에 있어서,
상기 복수 개의 발광셀 상부에 성장기판을 추가로 포함함을 특징으로 하는 발광소자. - 제 9 또는 10항에 있어서,
상기 기판은 요철 형상으로 형성되는 것을 특징으로 하는 발광소자. - 제 11 항에 있어서,
상기 요철은 상기 제 1 반도체 층이 접속될 영역이 철부가 되고, 상기 제 2 반도체층이 접속될 영역이 요부가 되는 것을 특징으로 하는 발광소자. - 제 1 항에 있어서,
내부에 브리지 회로를 포함하는 것을 특징으로 하는 발광소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110058722A KR101171331B1 (ko) | 2011-06-16 | 2011-06-16 | 발광 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110058722A KR101171331B1 (ko) | 2011-06-16 | 2011-06-16 | 발광 소자 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040105368A Division KR101106148B1 (ko) | 2004-12-14 | 2004-12-14 | 발광 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110074506A true KR20110074506A (ko) | 2011-06-30 |
| KR101171331B1 KR101171331B1 (ko) | 2012-08-10 |
Family
ID=44404798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110058722A KR101171331B1 (ko) | 2011-06-16 | 2011-06-16 | 발광 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101171331B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101315939B1 (ko) * | 2012-04-30 | 2013-10-08 | 부경대학교 산학협력단 | 발광다이오드 패키지 및 그 제조방법 |
| WO2016159694A1 (ko) * | 2015-04-03 | 2016-10-06 | 엘지이노텍 주식회사 | 발광 소자 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230402434A1 (en) * | 2022-04-28 | 2023-12-14 | Seoul Viosys Co., Ltd. | Light emitting module and display device having the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885035B2 (en) | 1999-12-22 | 2005-04-26 | Lumileds Lighting U.S., Llc | Multi-chip semiconductor LED assembly |
| US6576488B2 (en) * | 2001-06-11 | 2003-06-10 | Lumileds Lighting U.S., Llc | Using electrophoresis to produce a conformally coated phosphor-converted light emitting semiconductor |
-
2011
- 2011-06-16 KR KR1020110058722A patent/KR101171331B1/ko active IP Right Grant
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101315939B1 (ko) * | 2012-04-30 | 2013-10-08 | 부경대학교 산학협력단 | 발광다이오드 패키지 및 그 제조방법 |
| WO2013165124A1 (ko) * | 2012-04-30 | 2013-11-07 | 부경대학교 산학협력단 | 발광다이오드 패키지 및 그 제조방법 |
| GB2515874A (en) * | 2012-04-30 | 2015-01-07 | Nat Univ Pukyong Ind Univ Coop | Light emitting diode package and method for manufacturing same |
| GB2515874B (en) * | 2012-04-30 | 2016-05-25 | Pukyong Nat Univ Industry-Univ Coop Found | Light emitting diode package and method for manufacturing the same |
| US9595638B2 (en) | 2012-04-30 | 2017-03-14 | Pukyong National University Industry-University Cooperation Foundation | Light emitting diode package and method for manufacturing the same |
| WO2016159694A1 (ko) * | 2015-04-03 | 2016-10-06 | 엘지이노텍 주식회사 | 발광 소자 |
| US10236417B2 (en) | 2015-04-03 | 2019-03-19 | Lg Innotek Co., Ltd. | Light-emitting element |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101171331B1 (ko) | 2012-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101106148B1 (ko) | 발광 소자 | |
| US7723736B2 (en) | Light emitting device having a plurality of light emitting cells and package mounting the same | |
| US9240433B2 (en) | Light emitting device | |
| US7897981B2 (en) | Light emitting device and method of manufacturing the same | |
| US20100096646A1 (en) | Semiconductor light emitting device and light emitting apparatus having thereof | |
| CN101834247A (zh) | 发光器件、发光器件封装和包括发光器件封装的照明系统 | |
| KR20060087620A (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 탑재한패키지 | |
| KR20200042215A (ko) | Led 소자 및 led 소자의 제조 방법 | |
| KR100646636B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| KR101203138B1 (ko) | 발광소자와 그 제조방법 | |
| KR101171331B1 (ko) | 발광 소자 | |
| KR100646635B1 (ko) | 복수 셀의 단일 발광 소자 및 이의 제조 방법 | |
| KR102200000B1 (ko) | 발광소자 및 조명시스템 | |
| KR101115540B1 (ko) | 발광다이오드 패키지 | |
| KR100644215B1 (ko) | 발광소자와 그 제조방법 | |
| KR100620891B1 (ko) | 발광소자 및 그 제조방법 | |
| KR102153125B1 (ko) | 발광소자 및 조명시스템 | |
| KR101138974B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| KR102181398B1 (ko) | 발광소자 및 조명시스템 | |
| KR102163967B1 (ko) | 발광소자 및 조명시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160525 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170613 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180612 Year of fee payment: 7 |