CN114284411B - 发光二极管及其制备方法 - Google Patents
发光二极管及其制备方法 Download PDFInfo
- Publication number
- CN114284411B CN114284411B CN202111455996.1A CN202111455996A CN114284411B CN 114284411 B CN114284411 B CN 114284411B CN 202111455996 A CN202111455996 A CN 202111455996A CN 114284411 B CN114284411 B CN 114284411B
- Authority
- CN
- China
- Prior art keywords
- holes
- light emitting
- layer
- emitting diode
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Led Devices (AREA)
Abstract
本申请提供一种发光二极管,包括:半导体叠层,包括依次层叠的第一半导体层、有源层、第二半导体层以及从所述第二半导体层经由所述有源层延伸到所述第一半导体层的一部分的多个通孔;其中,所述多个通孔包括第一组通孔和第二组通孔,所述第一组通孔包括形成在所述发光二极管第一边和/或第三边的多个所述通孔,所述第一组通孔在第一方向上间隔设置;所述第二组通孔包括形成在所述发光二极管第二边和/或第四边的多个所述通孔,所述第二通孔在与所述第一方向垂直的第二方向上间隔设置;所述第一组通孔和所述第二组通孔对齐排列,被所述第一组通孔和所述第二组通孔围绕的内侧通孔在所述第一方向和/或所述第二方向上不对齐排列。
Description
技术领域
本发明涉及半导体技术领域,具体为一种发光二极管及其制备方法。
背景技术
发光二极管(light emitting diode,简称LED)是一种利用载流子复合时释放能量形成发光的半导体器件,尤其其中的倒装LED芯片具有免打线、高光效、散热性好等优点,应用越来越广泛。
目前倒装发光二极管因具有耐大电流的特点使发光二极管应用从常规照明推广到轨道交通应用,前景巨大且未来的市场需求还将进一步释放。其中,发光二极管在大电流驱动时,通常通过调整N型通孔间距实现大电流驱动时的电流扩散不均匀问题,但是N型通孔间距不当会导致发光区面积减少,制约了发光效率。
发明内容
本发明提供了一种发光二极管,包括:半导体叠层,包括依次层叠的第一半导体层、有源层、第二半导体层以及从所述第二半导体层经由所述有源层延伸到所述第一半导体层的一部分的多个通孔,所述通孔用于为所述第一半导体层或所述第二半导体层电性传导;所述发光二极管具有相互平行的第一边和第三边,以及相互平行的第二边和第四边;其中,所述多个通孔包括第一组通孔和第二组通孔,所述第一组通孔包括形成在所述发光二极管第一边和/或第三边的多个所述通孔,所述第一组通孔在第一方向上间隔设置;所述第二组通孔包括形成在所述发光二极管第二边和/或第四边的多个所述通孔,所述第二通孔在与所述第一方向垂直的第二方向上间隔设置;所述第一组通孔和所述第二组通孔对齐排列,被所述第一组通孔和所述第二组通孔围绕的内侧通孔在所述第一方向和/或所述第二方向上不对齐排列。
本发明又提供了一种发光二极管,包括:半导体叠层,包括依次层叠的第一半导体层、有源层、第二半导体层以及从所述第二半导体层经由所述有源层延伸到所述第一半导体层的一部分的多个通孔,所述通孔用于为所述第一半导体层或所述第二半导体层电性传导;所述发光二极管具有相互平行的第一边和第三边,以及相互平行的第二边和第四边;所述多个通孔包括第一组通孔和第三组通孔,所述第一组通孔包括形成在所述发光二极管第一边和/或第三边的多个所述通孔,所述第一组通孔在第一方向上间隔设置,所述第一组通孔中相邻所述通孔以第一间距间隔设置;所述第三组通孔在所述第二方向上远离所述发光二极管第一边或第三边S3与所述第一组通孔间隔设置,所述第三组通孔中相邻通孔以第三间距间隔设置;所述第一间距不等于所述第三间距。
本发明又提供了一种发光二极管,包括:半导体叠层,包括依次层叠的第一半导体层、有源层、第二半导体层以及从所述第二半导体层经由所述有源层延伸到所述第一半导体层的一部分的多个通孔,所述通孔用于为所述第一半导体层或所述第二半导体层电性传导;所述相邻通孔之间最小的间距介于180-240μm之间,所述相邻通孔之间最大的间距介于220-280μm之间。
附图说明
图1为本申请第一实施例发光二极管的俯视图;
图2为图1中发光二极管沿线A-A’的剖面图;
图3为图1中发光二极管沿线B-B’的剖面图;
图4为图1中发光二极管沿线C-C’的剖面图;
图5、图7至图14为本申请第一实施例的发光二极管制备的各个流程的俯视图;
图6为通孔之间间距的量测示意图;
图15和图16为现有技术的发光二极管的N型孔洞排布俯视。
附图标记说明:
110 基板;120半导体叠层;121 第一半导体层;122 有源层;123第二半导体层;120a 通孔;130 透明导电层;140 金属层;141 反射层;142 阻挡层;151 第一绝缘层;152第二绝缘层;151a 第一开口;151b 第二开口;152a 第三开口;152b 第四开口;161 第一连接电极;162 第二连接电极;171 第一焊盘电极;172 第二焊盘电极;120a-1 第一组通孔;120a-2 第二组通孔;120a-3 第三组通孔;120a-4 第四组通孔。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。
参照图1至图4,根据本申请实施例的发光二极管包括:基板110、设置在基板110上的半导体叠层120、设置在半导体叠层120上的第一连接电极161和第二连接电极162;以及金属层,例如设置在半导体叠层120上的金属层140。半导体叠层120可以包括第一半导体层121、有源层122和第二半导体层123,并且第一连接电极161和第二连接电极162可以分别电连接第一半导体层121和第二半导体层123。
基板110可以使用适合于半导体材料生长的载体晶片来形成。此外,基板110可以由具有优异的热导率的材料形成或者可以是导电衬底或绝缘衬底。此外,基板110可由透光材料形成,并且可具有不会引起整个半导体叠层120弯曲并且使得能够通过划线和断裂工艺有效地划分成分开芯片的机械强度。例如,基板110可以使用蓝宝石(Al2O3)基板、碳化硅(SiC)基板、硅(Si)基板、氧化锌(ZnO)基板、氮化镓(GaN)基板、砷化镓(GaAs)基板或磷化镓(GaP)基板等,尤其,优选使用蓝宝石(Al2O3)基板。在本实施例中基板110为表面具有一系列凸起的蓝宝石,包括例如采用干法蚀刻制作的没有固定斜率的凸起,又或者采用湿法蚀刻的具有一定斜率的凸起。
半导体叠层120设置在基板110上。在一个实施例中,根据示例实施例,可稍后去除基板110。例如,基板110可设为用于生长半导体叠层120的生长衬底,然后,可通过分离工艺将其去除。这里,可通过激光剥离(LLO)法、化学剥离(CLO)法等将基板110与半导体叠层120分离。
虽然未示出,但是还可在基板110上设置缓冲层。用于减轻在基板110上生长的半导体层的晶格缺陷的缓冲层可由氮化物等形成的未掺杂的半导体层形成。可将未掺杂的GaN、AlN、InGaN等应用于缓冲层,这里,可通过使未掺杂的GaN、AlN或InGaN在500℃至600℃的低温下生长至几十至几百埃的厚度来形成缓冲层。这里,未掺杂是指半导体层未有意地经历杂质掺杂工艺。然而,根据示例实施例,这种缓冲层非必要,并且可省略。
半导体叠层120包括第一半导体层121、有源层122与第二半导体层123,依次层叠在基板110上。发光二极管具有四个依次连接的边缘,其中第一边S1和第三边S3沿第一方向D1且相互平行,第二边S2和第四边S4沿第二方向D2且相互平行。第一方向D1和第二方向D2相互垂直。
第一半导体层121、有源层122和第二半导体层123可包括利用诸如金属有机化学气相沉积(MOCVD)、氢化物气相外延(HVPE)、分子束外延(MBE)等的工艺在基板110上形成的上述层。第一半导体层121、有源层122和第二半导体层123可由Ⅲ族氮化镓系列的化合物半导体,例如,GaN、AlN、InGaN、AlGaN、InAlGaN及包括这些组中的至少一种形成。第一半导体层121和第二半导体层123可具有不同的导电类型。如果第一半导体层121为n型半导体,第二半导体层123为p型半导体或反之亦然。第一半导体层121是提供电子的层,可通过注入n型掺杂物(例如,Si、Ge、Se、Te、C等)来形成。第二半导体层123是提供空穴的层,可通过注入p型掺杂物(例如,Mg、Zn、Be、Ca、Sr、Ba等)来形成。
有源层122是第一半导体层121提供的电子和第二半导体层123提供的空穴再次结合而输出预定波长的光的层,可由具备交替地层叠势阱层和势垒层的单层或多层量子阱结构的多层的半导体薄膜形成。特别是,通过调节阱层的组成可以提供生成紫外线、蓝色光、绿色光等不同色光的有源层122。有源层122会依据输出的光波长不同的而选择不同的材料组成或配比。有源层122可以形成为具有包括使用第III族至第V族化合物半导体材料(例如,InGaN/GaN、InGaN/InGaN、GaN/AlGaN、InAlGaN/GaN、GaAs(InGaAs)/AlGaAs或GaP(InGaP)/AlGaP中的至少一种)的阱层和阻挡层的对结构,但是本公开内容不限于此。阱层可由具有比阻挡层的能带隙小的能带隙的材料形成。
半导体叠层120可包括通过部分去除第二半导体层123和有源层122而形成的第一半导体层121的部分暴露区域。例如,如图1所示,半导体叠层120可以包括一个或多个贯穿第二导体层123和有源层122形成的通孔120a以通过其暴露第一半导体层121。
图5为半导体叠层120形成多个通孔120a后的俯视图,如图5所示,多个通孔120a以一定的规律设置在半导体叠层120上。在一实施例中,通孔120a的直径优选为20-70um。尽管通孔120a的直径可以相同,但是本公开不限于此。多个通孔120a可以包括多组通孔。第一组通孔120a-1可以包括形成在靠近半导体叠层第一边S1和/或第三边S3的多个通孔120a。第一组通孔120a-1在第一方向D1上以第一间距L1彼此间隔开。在一优选实施例中,第一组通孔120a-1中的通孔120a在第一方向D1上对齐排列,相比于图16现有技术中N型通孔排布设计,有效利用发光二极管的发光面积,保证发光二极管第一边S1和/或第三边S3边缘部分有足够的电流扩散到,提高芯片在大电流应用下的光效以及可靠性。
第二组通孔120a-2可以包括形成在靠近半导体叠层第二边S2和/或第四边S4的多个通孔120a。第二组通孔120a-2在第二方向D2上以第二间距L2彼此间隔开。其中,第一间距L1和第二间距L2可以相等也可以不相等,可以根据发光二极管的具体尺寸设计使其电流扩展达到最佳效果。第一组通孔120a-1和第二组通孔120-2在发光二极管边缘具有重叠的通孔120a。在一实施例中,第二组通孔120a-2中的通孔120a在第二方向D2上对齐排列,相比于图16现有技术中N型通孔排布设计,有效利用发光二极管的发光面积,保证发光二极管第一边S2和/或第三边S4边缘部分有足够的电流扩散到,提高芯片在大电流应用下的光效以及可靠性。
第三组通孔120a-3可以在第二方向D2上远离发光二极管第一边S1或第三边S3与第一组通孔120a-1间隔一定的距离设置。在一实施例中,第三组通孔120-3在第一方向D1上是对齐排列,第三组通孔120a-3中的每一相邻通孔120a之间在第一方向上以第三间距L3间隔设置,但本申请不限于此。在另一实施例中,第三组通孔120-3在第一方向上可以是不对齐排列。
需要补充说明的是,本申请的通孔120a之间对齐排列可以指的是每一通孔120a与发光二极管的边缘间距相等,通孔120a之间不对齐排列可以指的是每一通孔120a与发光二极管的边缘间距不相等。例如,第一组通孔120a-1在第一方向D1上对齐排列,指的是每一第一组通孔120a-1的通孔120a与发光二极管第一边S1或第三边S3在第二方向D2上间距相等。第四组通孔120-4在第二方向D2上不对齐排列,指的是每一第四组通孔120-4的通孔120a与发光二极管第二边S2或第四边S4在第一方向D1上间距不相等。
第四组通孔120a-4可以在第一方向上远离发光二极管第二边S2或第四边S4与第二组通孔120a-2间隔一定的距离设置。第四组通孔120-4在第二方向D2上是不对齐排列,但是本申请不限于此。在一实施例中,第四组通孔120-3在第二方向D2上是对齐排列,第四组通孔120a-4中的每一相邻通孔120a之间在第二方向上以第二间距L2间隔设置。
通孔120a按第二方向D2排列成复数行,第一组通孔120a-1位于奇数行,第三组通孔120a-3位于偶数行。第二组通孔120a-2的通孔120a个数为行数,第二组通孔120a-2相邻通孔120a的间距第二间距L2为行间距。在一实施例中,每一奇数行的通孔120a的排列规则与第一组通孔120a-1排列规则一样,每一相邻通孔120a以第一间距L1间隔排列。每一偶数行的通孔120a的排列规则与第三组通孔120a-3排列规则一样,每一相邻通孔120a以第三间距L3间隔排列。
在一实施例中,第一间距L1可以不等于第三间距L3。由于第一间距L1不等于第三间距L3,被第一组通孔120a-1和第二组通孔120a-2围绕的内侧通孔在所述第一方向和/或所述第二方向上不对齐排列,本申请的发光二极管在大电流驱动下,可以尽可能实现电流均匀分布,并且改善发热特性,降低电压和发光二极管的结温,提高发光二极管的可靠性。在一优选实施例中,被第一组通孔120a-1和第二组通孔120a-2围绕的内侧通孔在第一方向上对齐排列,在第二方向上不对齐排列。
在一实施例中,奇数行的通孔120a的个数和偶数行的通孔120a的个数不一致,相对于现有技术N型通孔排布设计,在实现同等电流扩散效果,可以减少通孔120a的个数,提高了发光区面积。
在一实施例中,奇数行的通孔120a的个数大于偶数行的通孔120a个数。例如,奇数行的通孔120a的个数为n,偶数行的通孔120a个数可以为n-1、n-2、n-3、n-4等。在优选实施例中,奇数行的通孔120a的个数为n,偶数行的个数可以优选为n-1。第一间距L1小于第二间距L2。第一间距介于180-240μm之间,第二间距介于220-280μm之间。
在另一实施例中,奇数行的通孔120a的个数小于偶数行的通孔120a个数。例如,奇数行的通孔120a的个数为n,偶数行的通孔120a个数可以为n+1、n+2、n+3、n+4等。在优选实施例中,奇数行的通孔120a的个数为n,偶数行的个数可以优选为n+1。第一间距L1大于第二间距L2。第一间距介于220-280μm之间,第二间距介于180-240μm之间。
在一实施例中,发光二极管中相邻通孔120a之间最小的间距介于180-240μm之间,最大的间距介于220-280μm之间,使得本申请的发光二极管在大电流驱动下,能够最大程度将电流均匀扩散到整个芯片表面,使得电流扩散不充分的区域尽可能降到最低。
补充说明的是,有关第一间距L1和第二间距L2的量测方法可采用如下方式:(1)如图6a所示,选取通孔120a圆心进行量测;(2)如图6b所示,选取通孔120a右侧最边缘的位置进行量测;(3)如图6c所示,选取通孔120a左侧最边缘的位置进行量测。量测方法不限于此,只要能保证在通孔120a一致的位置量测即可。
第一半导体层121的所述暴露区域不限于与通孔120a的形状对应的形状。例如,第一导电型半导体层121的所述暴露区域可以围绕半导体叠层120边缘一圈,以便于后续绝缘层包覆半导体叠层侧壁防止漏电。
发光二极管可包括透明导电层130,可将透明导电层130设置在半导体叠层120的第二半导体层123上,与第二半导体层123形成欧姆接触。透明导电层130用于将从外部注入的电流在第二半导体层123的上表面分散。透明导电层130的材料包含对于有源层122所发出的光线为透明的材料,例如氧化铟锡、氧化锌、氧化锌铟锡、氧化铟锌、氧化锌锡、氧化镓铟锡、氧化铟镓、氧化锌镓、铝掺杂氧化锌、氟掺杂氧化锡等。
透明导电层130可以大体接触第二半导体层123的几乎整个上表面。在这种结构中,电流在被提供给发光二极管时能够通过透明导电层130沿水平方向散布,且因此能够均匀地提供给第二半导体层123的整体。在一实施例中,透明导电层130覆盖在半导体叠层120上的面积可以大于后续金属层140的面积,这样可以增大半导体叠层120与透明导电层130的接触面积,以降低电压。
在本发明的一实施例中,透明导电层130从1nm~100nm的范围选择,优选从5nm~60nm的范围选择。当厚度低于5nm,容易适成LED芯片的正向电压(Vf)升高,超过60nm侧其吸光效应将明显上升。该透明导电层130的厚度更佳为10-30nm,例如可以为15nm或者20nm。
金属层140设置在透明导电层130上,其中金属层140包含反射层141和/或阻挡层142,反射层141位于透明导电层130和阻挡层142之间,用于将从有源层122生成而行进到上侧的光向基板110侧反射。反射层141的外边缘可设置于透明导电层130的外边缘的内侧、外侧、或者设置成与透明导电层130的外边缘重合对齐,阻挡层142的外边缘可设置于反射层141的外边缘的内侧、外侧、或者设置成与反射层141的外边缘重合对齐。阻挡层142的外边缘包覆反射层141的外边缘,可以阻挡反射层141的成分(如银或者铝)受热或者通电扩散(如金属铝或银),并且阻挡层142大于反射层141的区域仍然起到反射的作用。
在本发明的一实施例中,反射层141可以形成为与透明导电层130具有欧姆特性的导电材料的单层结构或多层结构。反射层141可以由诸如金(Au)、钨(W)、铂(Pt)、铱(Ir)、银(Ag)、铝(Al)、铜(Cu)、镍(Ni)、钛(Ti)、铬(Cr)等的材料及其合金中的一种或更多种的材料形成。因此,施加到金属层140的电流可以通过透明电极层130扩散。反射层141的反射率大于70%。
在本发明的一实施例中,阻挡层142包覆反射层141以避免反射层141表面氧化而使反射层141的反射率劣化,同时阻挡住反射层141边缘活泼金属的热扩散或者电迁移。阻挡层142的材料包含金属材料,例如钛(Ti)、钨(W)、铝(Al)、铟(In)、锡(Sn)、镍(Ni)、铂(Pt)、铬(Cr)、金(Au)、钛钨(TiW)等金属或上述材料的合金。阻挡层142可为单层或叠层结构,叠层结构例如为钛(Ti)/铝(Al),及/或钛(Ti)/钨(W)。在本发明的一实施例中,阻挡层142于靠近反射层141的一侧包含钛(Ti)/铝(Al)的叠层结构,在远离反射层141的一侧包含铬(Cr)或铂(Pt)结构。
第一绝缘层151可以覆盖金属层140,以及覆盖于相邻的透明导电层130侧壁和半导体叠层120侧壁。具体地说,第一绝缘层131覆盖金属层140的侧壁、透明导电层130侧壁、第二半导体层123的侧表面、有源层122的侧表面以及第一半导体层121的侧表面的一部分。第一绝缘层151可以包括部分暴露第一半导体层121的第一开口151a和部分暴露金属层140的第二开口151b。第一绝缘层151可以覆盖通孔120a的侧面和底面的一部分,以使得第一半导体层121通过通孔120a部分暴露。即,第一开口151a可以被设置在与通孔120a对应的位置上。在半导体叠层生长方向上,第一开口151a与通孔120a至少部分重叠。当通孔120a具有倾斜侧面时,设置在通孔120a的侧面上的第一绝缘层151可以更加稳定地形成。
在本实施例中,第一开口151a可与第二开口151b一道蚀刻工序形成。
第一绝缘层151可为单层或叠层结构。当第一绝缘层151为单层结构时,第一绝缘层151可保护半导体叠层120的侧壁以避免有源层122被后续制作工艺所破坏。当第一绝缘层151为叠层结构时,第一绝缘层151除了可保护半导体叠层120外,还可通过其包含不同折射率的两种以上的材料交替堆叠以形成布拉格反射镜(DBR)结构,选择性地反射特定波长的光。第一绝缘层151为非导电材料所形成,包含有机材料,例如Su8、苯并环丁烯(BCB)、过氟环丁烷(PFCB)、环氧树脂(Epoxy)、丙烯酸树脂(AcrylicResin)、环烯烃聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚对苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚酰亚胺(Polyetherimide)、氟碳聚合物(Fluorocarbon Polymer),或是无机材料,例如硅胶(Silicone)、玻璃(Glass),或是介电材料,例如氧化铝(Al2O3)、氮化硅(SiNx)、氧化硅(SiOx)、氧化钛(TiOx),或氟化镁(MgFx)。
第一连接电极161和第二连接电极162可以设置在第一绝缘层151上。第一连接电极161通过半导体叠层120的通孔120a与第一半导体层相接触,并延伸覆盖于第一绝缘层151及第二半导体层123的表面上,其中第一连接电极161通过第一绝缘层151与第二半导体层123相绝缘。第二连接电极162形成于第一绝缘层151的第二开口151b与部分金属层140相接触。
第一连接电极161和第二连接电极162彼此相隔一距离,且第一连接电极161和第二连接电极162通过部分后续形成的第二绝缘层152做电性隔绝。
在一实施例中,第一连接电极161和第二连接电极162包含相同的金属材料及/或具有相同的金属叠层。
在本发明的一实施例中,第一连接电极161和第二连接电极162可为单层或叠层结构。第一连接电极161和第二连接电极162的材料包含金属材料,例如铬(Cr)、钛(Ti)、钨(W)、金(Au)、铝(Al)、铟(In)、锡(Sn)、镍(Ni)、铂(Pt)等金属或上述材料的合金。
在本发明的一实施例中,第一连接电极161和第二连接电极162的材料包含具有高反射率的金属,例如铝(Al)、或铂(Pt)。
在本发明的一实施例中,第一连接电极161与第一半导体层121相接触的一侧包含铬(Cr)或钛(Ti),以增加第一连接电极161与第一半导体层121的接合强度。
第二绝缘层152位于第一连接电极161和第二连接电极162的上,并且可以沿着第一连接电极161和第一绝缘层151的侧表面连续地延伸。第二绝缘层152包括暴露第一连接电极161部分表面的第三开口152a和暴露第二连接电极162部分表面的第四开口152b。
第二绝缘层152可以包括绝缘材料,例如SiO2、SiNx、MgF2等。另外,第二绝缘层152可以由多层构成,并且可以包括其中具有不同折射率的绝缘材料交替相互堆叠的分布式布拉格反射器。其中第二绝缘层152包括所述分布式布拉格反射器的结构再次反射已通过全方向反射器而非被反射的光,从而改善所述发光设备的发光效率。
第一焊盘电极171和第二焊盘电极172可以设置在半导体叠层120上,并且部分覆盖第二绝缘层152。第一焊盘电极171和第二焊盘电极173彼此分离,并且第一焊盘电极171可以通过第二绝缘层152的第三开口152a接触第一连接电极161,与第一半导体层121电连接;第二焊盘电极172可以通过第二绝缘层152的第四开口152b接触第二连接电极162,与第二半导体层123电连接。借助这种结构,第一焊盘电极171和第二焊盘电极172可以连接外部电源以向半导体叠层120供应电流。
第一焊盘电极171和第二焊盘电极172可以由单层或多层构成,并且可以包括导电性材料。例如,第一焊盘电极171和第二焊盘电极172中的每一个均可以包括Au、Ti、Ni、Al、Ag等。
第一焊盘电极171和第二焊盘电极172中的每一个均可以具有数十微米或更大的厚度,例如约70μm至约80μm。借助在这种厚度范围内的第一焊盘电极171和第二焊盘电极172,所述发光二极管本身可以被用作芯片级封装。另外,第一焊盘电极171和第二焊盘电极172中的每一个的至少一个侧面可以大致平行于半导体叠层120的侧面。然而,应当理解,本发明不限于此,可以存在其他实施方式。
在本发明的一实施例中,如图1所示,第一绝缘层151上设置有第一连接电极161、第二连接电极162,还包括防顶针区163。第一连接电极161、第二连接电极162及防顶针区163彼此相隔一距离。防顶针区163位于半导体叠层120的几何中心处,防顶针区163不与第一连接电极161及第二连接电极162相连接,且与第一连接电极161及第二连接电极162电性隔绝,防顶针区163包含与第一连接电极161及/或第二连接电极162相同的材料。防顶针区163作为保护半导体叠层的结构以避免半导体叠层于后段制作工艺,例如管芯分离、测试管芯、封装,为外力所损害,例如探针、或顶针所损害。防顶针区163的形状包含矩形、椭圆形或是圆形。其中为了设置防顶针区163,半导体叠层120在此处未设置通孔120a,因此在考虑相邻通孔120a间距关系不考虑防顶针区163两边通孔120a。
请参阅图5、图7至图13,图5至图13是本发明第一实施例提供的发光二极管在制造过程中各阶段的俯视结构示意图。
首先,参照图5,在基板110上可包括利用诸如金属有机化学气相沉积(MOCVD)、氢化物气相外延(HVPE)、分子束外延(MBE)等的工艺在基板110上形成包括第一半导体层121、发光层122以及第二半导体层123的半导体叠层120。接着,由第二半导体层123开始蚀刻,直至蚀刻至第一半导体层121,形成通孔120a,以露出第一半导体层121。此外,可以选择性地去除半导体叠层120的边缘部分,进一步露出衬底10,以便于后续切割等制程。
参照图7,在第二半导体层123上形成透明导电层130,与第二半导体层123形成欧姆接触。透明导电层130可以加强电流的扩散。
参照图8和9,通过物理气相沉积法或磁控溅射等方式直接形成金属层140于透明导电层130之上。其中金属层140包含反射层141和/或阻挡层142,反射层141位于透明导电层130和阻挡层142之间。反射层141是金属反射层,其可以利用剥离(lift-off)技术而形成。在反射层141上形成阻挡层142,以避免反射层141的材料发生迁移。阻挡层142是由金属材质形成。
参照图10,在金属层140上形成第一绝缘层151,再通过光刻、蚀刻的方式图案化第二绝缘层151以形成第一开口151a以露出第一半导体121的部分表面,以及形成第二开口151b以露出金属层140的部分表面。
参照图11,在第一绝缘层151上形成第一连接电极161和第二连接电极162。第一连接电极161与第二连接电极162是间隔预设距离地设置在第一绝缘层151上,以隔离电性,所述预设距离是指图中两个阴影填充结构间的空白部分宽度。除了留出间隔距离的区域,第一连接电极161和第二连接电极162可以是几乎整面的覆盖在半导体叠层120上方。
参照图12,在第一连接电极161与第二连接电极162上形成第二绝缘层152,再通过光刻、蚀刻的方式图案化第二绝缘层152,形成第三开口152a、第四开口152b,以分别露出部分表面的第一连接电极161和第二连接电极162。
参照图13和图14,在第二绝缘层152上形成第一焊盘电极171和第二焊盘电极172,第一焊盘电极171覆盖第二绝缘层152的第三开口152a,以与第一连接电极161相接触,并通过第一连接电极181与第一半导体层121形成电连接。第二焊盘电极172覆盖第二绝缘层152的第四开口152b,以与第二连接电极162相接触,并通过第二连接电极162与第二半导体层123形成电连接。
本实施例提供一种发光模块,该发光模块采用上述任意实施例提供的发光二极管,其具体结构与技术效果不再赘述。
本实施例提供一种发光装置,该发光装置采用上述任意实施例提供的发光二极管,其具体结构与技术效果不再赘述。该发光装置可以是用于所有照明用的发光装置。
除上述实施例应用场景外,本发明提供的发光二极管还可以用在包括但不限于是普通室内照明、车用等领域。尤其是车用照明的领域,对发光二极管的可靠性要求更高。
另外,本领域技术人员应当理解,尽管现有技术中存在许多问题,但是,本发明的每个实施例或技术方案可以仅在一个或几个方面进行改进,而不必同时解决现有技术中或者背景技术中列出的全部技术问题。本领域技术人员应当理解,对于一个权利要求中没有提到的内容不应当作为对于该权利要求的限制。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (16)
1.一种发光二极管,包括:
半导体叠层,包括依次层叠的第一半导体层、有源层、第二半导体层以及从所述第二半导体层经由所述有源层延伸到所述第一半导体层的一部分的多个通孔,所述通孔用于为所述第一半导体层或所述第二半导体层电性传导;
所述发光二极管具有相互平行的第一边和第三边,以及相互平行的第二边和第四边;
其中,所述多个通孔包括第一组通孔和第二组通孔,所述第一组通孔包括形成在所述发光二极管第一边和/或第三边的多个所述通孔,所述第一组通孔在第一方向上间隔设置;所述第二组通孔包括形成在所述发光二极管第二边和/或第四边的多个所述通孔,所述第二组通孔在与所述第一方向垂直的第二方向上间隔设置,所述多个通孔按所述第二方向排列成多行,所述第二组通孔的个数与行数相等;
所述第一组通孔沿所述第一方向对齐排列,所述第二组通孔沿所述第二方向对齐排列,被所述第一组通孔和所述第二组通孔围绕的内侧通孔在所述第二方向上不对齐排列。
2.根据权利要求1所述的发光二极管,其特征在于,所述多个通孔还包括第三组通孔,所述第三组通孔在所述第二方向上远离所述发光二极管第一边或第三边与所述第一组通孔间隔设置。
3.根据权利要求2所述的发光二极管,其特征在于,所述第三组通孔在所述第一方向上对齐排列。
4.根据权利要求1所述的发光二极管,其特征在于,所述多个通孔还包括第四组通孔,所述第四组通孔在所述第一方向上远离所述发光二极管第二边或第四边与所述第二组通孔间隔设置。
5.根据权利要求4所述的发光二极管,其特征在于,所述第四组通孔在所述第二方向上不对齐排列。
6.根据权利要求2所述的发光二极管,其特征在于,所述第一组通孔相邻所述通孔之间的间距为第一间距,所述第二组通孔相邻所述通孔之间的间距为第二间距。
7.根据权利要求6所述的发光二极管,其特征在于,所述第三组通孔相邻所述通孔之间的间距为第三间距,所述第一间距与所述第三间距不等。
8.根据权利要求7所述的发光二极管,其特征在于,所述多个通孔沿所述第二方向排列成偶数行,奇数行为所述第一组通孔,偶数行为所述第三组通孔。
9.根据权利要求8所述的发光二极管,其特征在于,奇数行的所述通孔个数大于或小于偶数行所述通孔个数。
10.根据权利要求8所述的发光二极管,其特征在于,奇数行的所述通孔个数为n,偶数行的所述通孔个数为n-1或n+1。
11.根据权利要求10所述的发光二极管,其特征在于,奇数行的所述通孔个数为n,偶数行的所述通孔个数为n-1,所述第一间距介于180-240μm之间,所述第三间距介于220-280μm之间。
12.根据权利要求10所述的发光二极管,其特征在于,奇数行的所述通孔个数为n,偶数行的所述通孔个数为n+1,所述第一间距介于220-280μm之间,所述第三间距介于180-240μm之间。
13.根据权利要求6所述的发光二极管,其特征在于,所述第二间距介于180-280μm之间。
14.根据权利要求1所述的发光二极管,其特征在于,所述通孔的直径介于20-70μm之间。
15.根据权利要求1所述的发光二极管,其特征在于,还包括位于所述半导体叠层上的第一连接电极和第二连接电极,所述第一连接电极电连接所述第一半导体层,所述第二连接电极电连接所述第二半导体层,所述第一连接电极和所述第二连接电极相隔一距离。
16.一种发光二极管,包括:
半导体叠层,包括依次层叠的第一半导体层、有源层、第二半导体层以及从所述第二半导体层经由所述有源层延伸到所述第一半导体层的一部分的多个通孔,所述通孔用于为所述第一半导体层或所述第二半导体层电性传导;
所述发光二极管具有相互平行的第一边和第三边,以及相互平行的第二边和第四边;
所述多个通孔包括第一组通孔和第三组通孔,所述第一组通孔包括形成在所述发光二极管第一边和/或第三边的多个所述通孔,所述第一组通孔在第一方向上间隔设置,所述第一组通孔中相邻所述通孔以第一间距间隔设置;所述第三组通孔在与所述第一方向上垂直的第二方向上远离所述发光二极管第一边或第三边与所述第一组通孔间隔设置,所述第三组通孔中相邻通孔以第三间距间隔设置;所述第一间距不等于所述第三间距。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111455996.1A CN114284411B (zh) | 2021-12-01 | 2021-12-01 | 发光二极管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111455996.1A CN114284411B (zh) | 2021-12-01 | 2021-12-01 | 发光二极管及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114284411A CN114284411A (zh) | 2022-04-05 |
CN114284411B true CN114284411B (zh) | 2023-09-01 |
Family
ID=80870479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111455996.1A Active CN114284411B (zh) | 2021-12-01 | 2021-12-01 | 发光二极管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114284411B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102117870A (zh) * | 2009-12-30 | 2011-07-06 | 乐金显示有限公司 | 垂直发光二极管及其制造方法 |
CN109786528A (zh) * | 2018-12-19 | 2019-05-21 | 华灿光电(浙江)有限公司 | 一种发光二极管芯片及其制作方法 |
CN113707782A (zh) * | 2021-08-24 | 2021-11-26 | 厦门三安光电有限公司 | 倒装发光二极管及其制备方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6023660B2 (ja) * | 2013-05-30 | 2016-11-09 | スタンレー電気株式会社 | 半導体発光素子及び半導体発光装置 |
-
2021
- 2021-12-01 CN CN202111455996.1A patent/CN114284411B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102117870A (zh) * | 2009-12-30 | 2011-07-06 | 乐金显示有限公司 | 垂直发光二极管及其制造方法 |
CN109786528A (zh) * | 2018-12-19 | 2019-05-21 | 华灿光电(浙江)有限公司 | 一种发光二极管芯片及其制作方法 |
CN113707782A (zh) * | 2021-08-24 | 2021-11-26 | 厦门三安光电有限公司 | 倒装发光二极管及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114284411A (zh) | 2022-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9627435B2 (en) | Light emitting device | |
US9455378B2 (en) | High efficiency light emitting diode and method for fabricating the same | |
US11942509B2 (en) | Light-emitting device | |
CN113707782B (zh) | 倒装发光二极管及其制备方法 | |
US11973164B2 (en) | Light-emitting device | |
US11942510B2 (en) | Light-emitting device | |
CN114141925B (zh) | 发光二极管 | |
KR100646636B1 (ko) | 발광 소자 및 이의 제조 방법 | |
CN111490140A (zh) | 发光元件 | |
CN114284411B (zh) | 发光二极管及其制备方法 | |
US12002842B2 (en) | Light emitting device and manufacturing method thereof | |
CN112447892A (zh) | 发光元件及其制造方法 | |
US20230369540A1 (en) | Semiconductor stack | |
US20220384687A1 (en) | Light-emitting device | |
TW202247491A (zh) | 發光元件 | |
TW202401849A (zh) | 發光元件 | |
CN117810338A (zh) | 发光元件及具有此发光元件的背光单元及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |