KR20170007117A - 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈 - Google Patents

발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈 Download PDF

Info

Publication number
KR20170007117A
KR20170007117A KR1020160080406A KR20160080406A KR20170007117A KR 20170007117 A KR20170007117 A KR 20170007117A KR 1020160080406 A KR1020160080406 A KR 1020160080406A KR 20160080406 A KR20160080406 A KR 20160080406A KR 20170007117 A KR20170007117 A KR 20170007117A
Authority
KR
South Korea
Prior art keywords
layer
electrode
mesa
light emitting
semiconductor layer
Prior art date
Application number
KR1020160080406A
Other languages
English (en)
Other versions
KR102641239B1 (ko
Inventor
김재권
노호섭
김종규
강민우
김현아
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to PCT/KR2016/006923 priority Critical patent/WO2017010705A1/ko
Publication of KR20170007117A publication Critical patent/KR20170007117A/ko
Priority to US15/867,148 priority patent/US10270007B2/en
Application granted granted Critical
Publication of KR102641239B1 publication Critical patent/KR102641239B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/141—Light emitting diodes [LED]
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S45/00—Arrangements within vehicle lighting devices specially adapted for vehicle exteriors, for purposes other than emission or distribution of light
    • F21S45/40—Cooling of lighting devices
    • F21S45/42—Forced cooling
    • F21S45/43—Forced cooling using gas
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S45/00—Arrangements within vehicle lighting devices specially adapted for vehicle exteriors, for purposes other than emission or distribution of light
    • F21S45/40—Cooling of lighting devices
    • F21S45/47—Passive cooling, e.g. using fins, thermal conductive elements or openings
    • F21S45/48—Passive cooling, e.g. using fins, thermal conductive elements or openings with means for conducting heat from the inside to the outside of the lighting devices, e.g. with fins on the outer surface of the lighting device
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0066—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form characterised by the light source being coupled to the light guide
    • G02B6/0073—Light emitting diode [LED]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133603—Direct backlight with LEDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Abstract

본 발명은 광효율이 향상된 발광 다이오드에 관한 것으로, 메사 상면에 형성되는 반사전극 상부에 절연반사부를 형성함으로써 소자의 반사율을 향상시키는 것을 특징으로 하는 것이다. 본 발명에 따르면, 반사전극의 테두리 및/또는 내부 영역에 소정 면적의 메사 상면을 노출시키는 메사 노출부를 형성하고, 메사 노출부에서는 절연반사부에 의한 반사가 이루어지도록 함으로써, 광효율이 향상된 발광 다이오드를 제공할 수 있는 효과가 있다.

Description

발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈{LIGHT EMITTING DIODE, METHOD OF FABRICATING THE SAME, AND LIGHT EMITTING DEVICE MODULE HAVING THE SAME}
본 발명은 발광다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈에 관한 것으로서, 구체적으로는 반사율이 개선된 발광다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈에 관한 것이다.
질화갈륨(GaN) 계열의 발광 다이오드가 개발된 이래, GaN 계열의 LED는 현재 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다.
발광다이오드는 활성층 내에서 전자(Electron)와 정공(Hole)이 재결합하면서 발광하는 장치이다. 활성층의 양측에는 각각 p형 반도체층과 n형 반도체층이 구비되고, p형 반도체층과 n형 반도체층 사이에 전압이 인가되면 활성층 내로 전자와 정공이 주입되어 재결합하면서 발광이 이루어지게 된다.
플립형 발광다이오드(Flip-chip LED)는 활성층에서 발생한 광이 투명기판을 통해 방출되는 구조의 소자로서, 일반적으로 p형 반도체층 또는 n형 반도체층에 형성된 전극을 반사전극으로 활용하여 광이 투명기판 쪽으로 반사되도록 한다. 특히, 대면적 플립칩 구조의 발광 다이오드에서 전류 분산을 돕고 광 출력을 향상시키기 위한 다양한 전극 구조가 제안되고 있다.
이때 반사 전극 재료 자체의 반사율을 높이는 것은 한계가 있으므로, 소자의 광효율을 향상시키기 위해 반사 전극의 면적을 넓히는 방안이 고려될 수 있다. 가령 p형 반도체층에 형성된 전극을 반사 전극으로 사용하는 경우, p형 반도체층의 상면, 즉 메사(mesa) 구조의 상면을 반사 전극이 최대한 덮도록 하는 것이 광효율 향상 측면에서 유리하다.
그러나 반사전극과 메사 구조의 상면 테두리 사이의 거리가 가까워질수록 누설전류(leakage current)가 발생할 가능성이 커질 뿐만 아니라, 이러한 방법으로는 광효율을 향상시키는데 한계가 있다.
한편, 플립칩 구조에서 광 출력을 향상시키기 위해 전극이 형성되는 측에 분포 브래그 반사기를 배치하여 광 손실을 줄이는 기술을 고려할 수 있다. 분포 브래그 반사기(DBR)는 일반적으로 굴절률이 서로 다른 층들을 교대로 적층함으로써 넓은 범위의 파장 스펙트럼에 걸쳐 높은 반사율을 제공한다. 400 내지 700nm의 넓은 파장 범위에 걸쳐 높은 반사율을 제공하기 위해 일반적으로 20쌍의 층들을 포함하는 DBR이 사용된다. 그러나 이러한 DBR은 약 4㎛에 이르는 두께를 갖기 때문에 패터닝이 곤란할 뿐 아니라, DBR의 큰 측면 경사각 때문에 그 위에 전극을 형성하기 어려운 문제가 있다.
한편, 발광 다이오드는 최종 제품에 사용될 때, 발광 소자 모듈로 모듈화된다. 일반적으로, 발광 다이오드는 패키징 공정을 거쳐 패키지 형태로 제작된 후 인쇄회로보드에 실장되어 왔다. 그러나 최근, 패키징 공정을 생략하고 발광 다이오드를 직접 인쇄회로보드에 실장하여 발광 소자 모듈을 제작하는 기술이 사용되고 있다.
본 발명이 해결하고자 하는 과제는, 양호한 전류 분산 성능을 갖는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 반사율이 증가된 발광다이오드 및 그 제조방법을 제공하는 것이다. 구체적으로는, 반사전극의 면적을 증가시키지 않고 오히려 감소된 면적의 반사 전극 하에서 반사율을 증가시키는 것을 과제로 한다.
본 발명이 해결하고자 하는 다른 과제는, 광 반사 성능을 높게 유지하면서도 패터닝이 쉬운 절연 반사층을 갖는 발광 다이오드를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 또 다른 과제는 반사전극 면적 감소로 인한 전류 분포 특성 열화를 방지할 수 있도록 하는 것이다.
또한, 본 발명이 해결하고자 하는 또 다른 과제는 제조 공정 중 발광 다이오드의 열화를 방지하고, 발광 다이오드 패키지의 광효율을 향상시키는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 전극의 깨짐을 방지하여 신뢰성을 향상시킬 수 있는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 패키징 공정 없이 제조될 수 있는 발광 소자 모듈을 제공하는 것이다.
본 발명의 다른 특징 및 장점들은 이하의 설명에 의해 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 발광다이오드는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 적층되고, 상기 제1 도전형 반도체층의 적어도 일부 면적이 노출되도록 식각되어 형성된 하나 이상의 메사 구조; 상기 노출된 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 상기 메사 상면에 형성되어 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극;을 포함하고, 메사 상면 테두리 부분의 적어도 일부 영역에는 상기 제2 전극으로 덮이지 않고 상기 제2 도전형 반도체층이 노출되는 메사 노출부가 형성되고, 상기 메사 노출부는 상기 제2 전극과 상기 메사 상면 테두리 사이의 이격거리가 제1 이격거리인 제1 메사 노출부 및 제2 이격거리인 제2 메사 노출부를 포함하며, 상기 제2 이격거리는 상기 제1이격거리보다 크고, 적어도 상기 제2 메사 노출부 상부에는 절연반사부가 형성되는 것을 특징으로 한다.
상기 메사 상면에는 상기 제2 전극으로 둘러싸인 제3 메사 노출부가 더 형성될 수 있다.
또한, 상기 절연반사부는 상대적으로 장파장 범위의 광을 반사하기 위한 제1 절연반사부 및 상대적으로 단파장 범위의 광을 반사하기 위한 제2 절연반사부의 적층을 포함할 수 있고, 상기 절연반사부 하부에는 하부 절연층이 형성될 수 있다.
이때, 상기 하부 절연층에는 제1 개구부 및 제2 개구부가 형성될 수 있고, 상기 제1 전극 및 제2 전극은 각각 상기 제1 개구부 및 제2 개구부에 형성될 수 있다. 여기서, 상기 제1 개구부 및 제2 개구부는 서로 다른 공정 단계에서 형성될 수 있다.
또한, 메사 노출부는 발광 다이오드 테두리 부분의 적어도 일부 영역에 형성될 수 있으며, 상기 제1 이격 거리는, 상기 제2 전극이 확장된 반사전극 확장부와 상기 메사 상면 테두리 사이의 이격 거리일 수 있고, 상기 반사전극 확장부는 발광 다이오드 꼭지점 부분에 형성될 수 있으며, 상기 제2 이격 거리는 20㎛ 이상일 수 있다.
또한, 상기 제1 전극 및 상기 제2 전극을 각각 외부전원과 전기적으로 연결
하기 위한 제1 패드 및 제2 패드를 포함하고, 상기 제1 패드 및 상기 제2 패드는 각각 제1 컨택부 및 제2 컨택부를 통해 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결되며, 상기 제2 컨택부는 상기 제1 컨택부보다 클 수 있다.
한편, 상기 제2 전극과 전기적으로 연결되는 제2 전극 연결패드를 더 포함하고, 상기 제1 전극과 상기 제2 전극 연결패드는 상부 절연층에 의해 전기적으로 절연될 수 있다. 이때, 상기 제1 전극과 상기 제2 전극 연결패드는 동일한 공정으로 형성되는 것일 수 있다.
본 발명의 다른 실시예에 따른 발광 다이오드 패키지는, 전술한 발광 다이오드를 포함하는 발광 다이오드 패키지로서, 상기 기판을 투과하여 방출된 광의 파장을 변환시키는 파장 변환층을 더 포함하는 것일 수 있다. 이때, 상기 발광 다이오드는 청색 발광 다이오드이고, 상기 파장 변환층은 황색, 녹색, 적색 중 하나 이상의 형광체를 포함하는 것일 수 있다.
본 발명의 또 다른 실시예에 따른 발광 다이오드 패키지는, 발광 다이오드 및 파장 변환층을 포함하는 발광 다이오드 패키지로서, 상기 발광 다이오드는 활성층에서 발생된 광을 투명 기판 방향으로 반사하는 반사전극 및 상기 반사 전극으로 덮이지 않은 메사 상부에 형성되는 절연반사부를 포함하고, 상기 절연반사부는 상기 파장 변환층에서 파장 변환된 광을 반사하기 위한 제1 절연반사부 및 상기 활성층에서 발생된 광을 반사하기 위한 제2 절연반사부를 포함하며, 상기 파장 변환층에서 파장 변환된 광은 상기 활성층에서 발생된 광보다 장파장의 광인 것을 특징으로 한다.
이때, 상기 제1 절연반사부는 상기 제2 절연반사부보다 상기 투명 기판 쪽에 가깝게 형성될 수 있다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 하부 반도체층; 상기 하부 반도체층 상에 배치된 상부 반도체층; 상기 하부 반도체층과 상기 상부 반도체층 사이에 배치된 활성층; 상기 상부 반도체층 및 활성층을 통해 상기 하부 반도체층을 노출시키는 제1 개구부; 상기 상부 반도체층 및 하부 반도체층을 덮되, 상기 제1 개구부 내에서 상기 하부 반도체층의 제1 콘택 영역을 정의하는 제2 개구부를 갖는 반사 절연층; 및 상기 반사 절연층 상에 배치되되, 상기 하부 반도체층의 제1 콘택 영역에 접속하는 제1 전극층을 포함하고, 상기 반사 절연층은 제1 굴절률을 갖는 제1 재료층과 제2 굴절률을 갖는 제2 재료층이 교대로 적층된 적층 구조를 갖고, 상기 제1 콘택 영역은 상기 제1 개구부의 바닥면 내에 위치하고, 상기 제2 개구부의 측벽이 상기 하부 반도체층에 대해 이루는 각을 Θ, 상기 반사 절연층의 두께를 h, 상기 제1 콘택 영역으로부터 상기 제1 개구부의 측벽까지의 상기 제1 개구부의 바닥면의 길이를 a라 할 때 다음 수학식 1을 만족시킨다.
(수학식 1)
tan-1 (2h/a) ≤Θ≤ 55°.
Θ가 55°보다 작거나 같을 경우, 상기 반사 절연층 상에 형성되는 제1 전극층의 깨짐을 방지할 수 있다. 또한, Θ가 tan-1 (2h/a) 보다 크거나 같을 경우, 상기 반사 절연층의 측면으로 향하는 광을 줄일 수 있어 반사 절연층의 반사 성능을 확보할 수 있다.
상기 제1 콘택 영역으로부터 상기 제1 개구부의 측벽까지의 상기 제1 개구부의 바닥면의 길이 a는 1.5 내지 10㎛ 범위 내이고, 상기 반사 절연층의 두께 h는 1 내지 2.5㎛ 범위 내일 수 있다. 반사 절연층의 두께 h를 1㎛ 이상으로 함으로써, 반사 절연층의 반사율을 확보할 수 있다. 또한, 반사 절연층의 두께 h를 2.5㎛ 이하로 함으로써 반사 절연층의 패터닝을 쉽게 할 수 있으며, 반사 절연층의 측면 기울기를 용이하게 제어할 수 있다. 구체적으로, 상기 a는 2 내지 6㎛ 범위 내일 수 있으며, h는 1.5 내지 2.5㎛ 범위, 더 구체적으로, 1.5 내지 2㎛ 범위 내일 수 있다.
또한, 상기 반사 절연층은 상기 제1 재료층과 상기 제2 재료층의 쌍을 8개 내지 11개 포함할 수 있다.
일 실시예에서, 상기 제1 재료층은 SiO2층이고 상기 제2 재료층은 TiO2층일 수 있다. SiO2층은 예를 들어, 약 1.47의 굴절률을 가지며, TiO2층은 2.4 내지 2.7 범위 내의 굴절률을 가진다.
제1 재료층은 제2 재료층보다 굴절률이 높으며, 제1 재료층이 반사 절연층의 최하층 및 최상층에 배치될 수 있다. 구체적으로, 상기 반사 절연층의 첫번째층 및 마지막층은 SiO2층일 수 있다. 또한, 상기 첫번째층 또는 마지막층은 다른 제1 재료층들에 비해 상대적으로 더 두꺼울 수 있다.
한편, 상기 제2 개구부는 기다란 형상을 가질 수 있다. 나아가, 상기 제2 개구부의 일측 끝 단부는 폭이 넓어진 라운드 형상을 가질 수 있다. 제2 개구부의 일측 끝 단부를 다른 부분에 비해 상대적으로 폭이 넓은 라운드 형상으로 함으로써, 반사 절연층을 사진 및 식각하여 패터닝하는 동안 제2 개구부 측벽에 심한 경사가 형성되는 것을 방지할 수 있다.
몇몇 실시예들에서, 상기 발광 다이오드는 상기 상부 반도체층 및 상기 활성층을 포함하는 메사를 포함하고, 상기 메사 주위에서 상기 제1 도전형 반도체층의 가장자리를 따라 제2 콘택 영역이 배치되며, 상기 제1 전극층은 상기 메사 주위로 연장되어 상기 제2 콘택 영역에 접속할 수 있다. 이에 따라, 제2 콘택 영역은 상기 메사를 둘러싸서 전류 분산을 돕는다.
몇몇 실시예들에서, 상기 제1 콘택 영역은 상기 제2 콘택 영역에서 연장할 수 있다. 나아가, 복수의 제1 콘택 영역이 상기 제2 콘택 영역에서 연장할 수 있다. 이들 복수의 제1 콘택 영역은 서로 나란하게 배치될 수 있다.
한편, 상기 발광 다이오드는, 상기 반사 절연층 상에 배치된 제2 전극층을 더 포함한다. 상기 반사 절연층은 상기 상부 반도체층 상에 위치하는 적어도 하나의 제3 개구부를 더 포함하고, 상기 제2 전극층은 상기 제3 개구부를 통해 상기 상부 반도체층에 전기적으로 연결될 수 있다.
몇몇 실시예들에 있어서, 상기 발광 다이오드는 상기 상부 반도체층과 상기 반사 절연층 사이에 배치되어 상기 상부 반도체층에 콘택하는 도전층을 더 포함하고, 상기 도전층은 상기 제3 개구부를 통해 노출되고, 상기 제2 전극층은 상기 제3 개구부를 통해 상기 도전층에 접속할 수 있다.
나아가, 상기 발광 다이오드는, 상기 제1 전극층 및 상기 제2 전극층 상에 배치된 상부 절연층을 더 포함할 수 있으며, 상기 상부 절연층은 상기 제1 전극층 및 상기 제2 전극층을 각각 노출시켜 제1 전극 패드 영역 및 제2 전극 패드 영역을 정의하는 개구부들을 가질 수 있다. 따라서, 상기 제1 전극층 및 제2 전극층이 전극 패드로서 기능할 수 있으며, 별도의 전극 패드들 추가로 형성할 필요가 없어 발광 다이오드의 제조 공정을 간편하게 할 수 있다.
한편, 상기 제1 전극층 및 제2 전극층은 각각 상기 상부 절연층과 접하는 Ti층을 포함할 수 있다. Ti층을 제1 전극층 및 제2 전극층의 최상층에 배치함으로써, 상부 절연층의 접착력을 향상시킬 수 있다.
나아가, 상기 제2 전극층은 상기 제1 전극층과 동일한 재료로 형성될 수 있다. 더욱이, 제1 전극층과 제2 전극층은 동일 공정에 의해 함께 형성될 수 있다. 또한, 상기 제2 전극층은 상기 제1 전극층으로 둘러싸일 수 있다.
한편, 상기 제1 전극층 및 제2 전극층은 오믹 콘택층, 금속 반사층, 확산 방지층 및 산화 방지층을 포함할 수 있다. 이에 따라, 상기 제1 전극층 및 제2 전극층이 솔더 페이스트를 통해 인쇄회로보드에 직접 본딩될 수 있다.
상기 발광 다이오드는 상기 하부 반도체층 아래에 위치하는 기판을 더 포함할 수 있다. 상기 기판은 하부 반도체층, 활성층 및 상부 반도체층을 성장시키기 위해 사용된 성장 기판일 수 있다. 상기 활성층에서 생성된 광은 상기 기판을 통해 외부로 방출될 수 있다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 하부 반도체층; 상기 하부 반도체층 상에 배치되고, 상기 상부 반도체층 및 상기 활성층을 포함하는 메사; 상기 메사 및 상기 메사 주위의 상기 하부 반도체층을 덮되, 상기 하부 반도체층의 가장자리를 노출시키는 반사 절연층; 및 상기 반사 절연층 상에 배치되며, 상기 메사 주위의 상기 하부 반도체층의 가장자리에 콘택하는 제1 전극층을 포함하고, 상기 반사 절연층은 제1 굴절률을 갖는 제1 재료층과 제2 굴절률을 갖는 제2 재료층이 교대로 적층된 적층 구조를 갖고, 상기 반사 절연층의 측면이 상기 하부 반도체층에 대해 이루는 각을 Θ, 상기 반사 절연층의 두께를 h, 상기 제1 전극층이 상기 하부 반도체층의 가장자리에 콘택하는 콘택 영역으로부터 상기 메사 측벽까지의 거리를 a라 할 때 다음 수학식 1을 만족시킨다.
(수학식 1)
tan-1 (2h/a) ≤Θ≤ 55°.
상기 반사 절연층의 측면이 상기 하부 반도체층에 대해 이루는 각 Θ를 상기 범위로 함으로써, 제1 전극층이 깨지는 것을 방지할 수 있으며, 반사 절연층의 반사 성능을 확보할 수 있다.
나아가, 상기 제1 전극층이 상기 하부 반도체층의 가장자리에 콘택하는 콘택 영역으로부터 상기 메사 측벽까지의 거리 a는 1.5 내지 10㎛ 범위 내이고, 상기 반사 절연층의 두께 h는 1 내지 2.5㎛ 범위 내일 수 있다. 반사 절연층의 두께 h를 1㎛ 이상으로 함으로써, 반사 절연층의 반사율을 확보할 수 있다. 또한, 반사 절연층의 두께 h를 2.5㎛ 이하로 함으로써 반사 절연층의 패터닝을 쉽게 할 수 있으며, 반사 절연층의 측면 기울기를 용이하게 제어할 수 있다. 구체적으로, 상기 a는 2 내지 6㎛ 범위 내일 수 있으며, h는 1.5 내지 2.5㎛ 범위, 더 구체적으로, 1.5 내지 2㎛ 범위 내일 수 있다.
나아가, 상기 반사 절연층은 상기 제1 재료층과 상기 제2 재료층의 쌍을 8개 내지 11개 포함할 수 있다. 이에 따라, 상기 반사 절연층이 양호한 반사율을 가질 수 있으며, 반사 절연층의 패터닝을 쉽게 할 수 있다.
본 발명의 또 다른 실시예에 따른 발광 소자 모듈은, 인쇄회로보드; 앞서 설명한 발광 다이오드; 및 상기 발광 다이오드를 상기 인쇄회로보드에 본딩하는 솔더 페이스트를 포함하고, 상기 솔더 페이스트는 상기 제1 전극층에 접속된다. 발광 다이오드가 솔더 페이스트를 통해 직접 인쇄회로보드에 실장됨으로써 패키징 공정을 생략할 수 있어 제조 공정이 간편한 발광 소자 모듈을 제공할 수 있다.
본 발명의 실시예들에 따르면, 메사 테두리 부분의 적어도 일부 영역에 반사전극과 메사 상면 테두리 사이의 이격 거리가 상대적으로 큰 제2 메사 노출부를 형성하고 그 상부에 절연반사부를 형성함으로써, 감소된 반사전극 면적 하에서 반사율을 증가시킬 수 있는 발광 다이오드를 제공할 수 있다.
또한, 발광 다이오드 테두리 부분의 적어도 일부 영역, 예를 들어 발광 다이오드 꼭지점 부분에 반사전극 확장부를 형성함으로써 반사전극 면적 감소로 인한 전류 분포 특성 열화를 방지할 수 있는 발광 다이오드를 제공할 수 있다.
또한, 하부 절연층 상에 절연반사부를 형성함으로써, 절연반사부 형성 공정에서 이온 데미지에 의한 손상 발생을 방지할 수 있는 발광 다이오드를 제공할 수 있다.
또한, 본 발명의 몇몇 실시예들에 따르면, 상대적으로 장파장 범위의 광을 반사하기 위한 제1 절연반사부 및 상대적으로 단파장 범위의 광을 반사하기 위한 제2 절연반사부를 이 순서로 형성함으로써, 발광다이오드 패키지의 광효율을 향상시킬 수 있다.
나아가, 반사 절연층을 채택하면서, 하부 반도체층에 대한 반사 절연층의 측면 기울기를 55도 이하로 제어함으로써 그 위에 형성되는 제1 전극층의 깨짐을 방지할 수 있다. 또한, 상기 측면 기울기가 tan-1 (2h/a)와 같거나 이보다 크게 함으로써 반사 절연층의 광 반사 성능이 악화되는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 (a)평면도, (b)AA'선 단면도이다.
도 2는 본 발명의 실시예들에 따른 발광다이오드와 파장 변환층을 포함하는 발광다이오드 패키지의 개념도이다.
도 3 내지 도 9는 도 1 실시예에 따른 발광다이오드의 제조방법으로서, (a)는 평면도, (b)는 A-A'선 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 발광 다이오드의 (a)평면도, (b)B-B'선 단면도이다.
도 11은 도 10 실시예의 변형예이다..
도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드의 (a)평면도, (b)D-D'선 단면도, (c)E-E'선 단면도이다.
도 13 내지 도 18은 도 12 실시예에 따른 발광 다이오드의 제조방법으로서, (a)는 평면도, (b)는 D-D'선 단면도, (c)는 F-F'선 단면도이다.
도 19는 본 발명의 또 다른 실시에에 따른 발광 다이오드의 평면도를 나타낸다.
도 20은 본 발명의 또 다른 실시예에 따른 발광 다이오드의 평면도를 나타낸다.
도 21은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 22는 도 21의 절취선 G-G'를 따라 취해진 개략적인 단면도이다.
도 23은 도 22의 부분 확대 단면도이다.
도 24는 본 발명의 일 실시예에 따른 반사 절연층을 설명하기 위한 개략적인 단면도이다.
도 25는 각각 21층과 41층으로 구성된 반사 절연층의 파장에 따른 반사율을 나타내는 그래프이다.
도 26은 5층, 10층 및 15층으로 구성된 반사 절연층의 파장에 따른 반사율을 나타내는 그래프들이다.
도 27은 본 발명의 일 실시예에 따른 전극층을 설명하기 위한 개략적인 단면도이다.
도 28은 본 발명의 특정 실시예에 따른 발광 다이오드에서 반사 절연층의 개구부를 설명하기 위한 개략적인 도면들이다.
도 29는 도 28의 개구부들에 형성된 전극층을 보여주는 사진들이다.
도 30은 본 발명의 또 다른 실시예에 따른 발광 소자 모듈을 설명하기 위한 개략적인 단면도이다.
도 31은 본 발명의 또 다른 실시예에 따른 발광 소자를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 32는 본 발명의 또 다른 실시예에 따른 발광 소자를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 33은 본 발명의 또 다른 실시예에 따른 발광 소자를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 34는 본 발명의 또 다른 실시예에 따른 발광 소자를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하지만, 본 발명이 실시예들에 의해 한정되거나 제한되는 것은 아니다. 도면들에 있어서 각 구성요소들의 폭, 길이, 두께, 상대적인 크기 등은 설명의 편의상 과장되게 도시되어 있을 수 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우, 특별한 언급이 없는 한, 하나의 구성요소가 다른 구성요소의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1(a)는 본 발명의 일 실시예에 따른 발광 다이오드의 평면도, 도 1(b)는 A-A'선 단면도이다. 도 1을 참조하여 설명하면, 본 발명의 일 실시예에 따른 발광 다이오드는, 기판(10), 기판(10) 상면에 순차적으로 적층되고 메사(mesa) 식각되어 복수의 메사 구조(M)를 형성하는 제1 도전형 반도체층(11), 활성층(13), 제2 도전형 반도체층(15)을 포함한다.
기판(10)의 재질은 특별히 한정되지 않으나 활성층(13)에서 발생한 광이 기판(10)을 통해 방출되어야 하므로 투명 기판이어야 한다. 기판(10)은 사파이어(Al2O3), 실리콘 탄화물(SiC), 갈륨 질화물(GaN), 알루미늄 질화물(AlN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 또는 갈륨 산화물(Ga2O3) 등에서 선택된 것일 수 있다.
제1 도전형 반도체층 (11)은 n형 불순물이 도핑된 질화물계 반도체층일 수 있다. 예를 들어, n형 분술물이 도핑된 AlxInyGazN(0≤x, y, z≤1, x+y+z=1)일 수 있고, 이때 n형 불순물은 Si, Ge, Sn, Se 및 Te 중에서 선택된 적어도 어느 하나일 수 있다. 제2 도전형 반도체층(15)은 p형 불순물이 도핑된 질화물계 반도체층일 수 있다. 예를 들어 p형 불순물이 도핑된 AlxInyGazN(0≤x, y, z≤1, x+y+z=1) 일 수 있고, 이때 p형 불순물은 Mg, Zn, Ca, Sr, Be 및 Ba 중에서 선택된 적어도 어느 하나일 수 있다. 활성층(13)은 제1 도전형 반도체층(11) 및 제2 도전형 반도체층(15)으로부터 각각 주입된 전자와 정공이 재결합하여 광을 발생시키기 위한 층으로서 III-V족 화합물 물질을 포함할 수 있으며, 예를 들어 AlxInyGazN(0≤x, y, z≤1, x+y+z=1)를 포함할 수 있다. 또한, 활성층(13)은 단일양자우물(Single Quantum Well, SQW) 또는 다중양자우물(Multi Quantum Well, MQW) 구조를 가질 수 있다. 예를 들어, 활성층(13)은 InGaN층 또는 AlGaN층의 단일양자우물 구조, 또는 InGaN/GaN, AlGaN/(In)GaN, InAlGaN/(In)GaN의 다층구조인 다중양자우물 구조를 가질 수 있다.
제1 도전형 반도체층(11), 활성층(13) 및 제2 도전형 반도체층(15)의 적층 구조는 발광 다이오드의 일부 영역에서 제1 도전형 반도체층(11)이 드러나도록 메사 식각되며, 그 상면에 하부 절연층(21)이 형성된다. 하부 절연층(21)은 실리콘 산화막(SiO2)일 수 있고, 약 100nm 두께로 형성될 수 있다. 하부 절연층(21)은 도 1(b)와 같이 제1 전극(30) 및 제2 전극(40)이 형성되는 영역에서는 제거되어 제1 도전형 반도체층(11) 및 제2 도전형 반도체층(15)이 노출된다.
하부 절연층(21)이 제거되어 노출된 제1 도전형 반도체층(11) 상에는 제1 전극(30)이 형성된다. 도 1(a)와 같이, 제1 전극(30)은 원형 및 선형으로 복수 개 형성될 수 있으며, 균일한 전류 분포 특성을 위해 발광 다이오드 면적에 균일하게 분포되도록 할 수 있다. 도 1(a)에는 원형 및 선형의 제1 전극(30)이 6개 배치되는 것으로 도시하였으나, 그 형태나 개수, 배치 구조가 이에 한정되는 것은 아니다. 제1 전극(30)은 알루미늄(Al)으로 형성할 수 있으며, 티타늄(Ti), 크롬(Cr), 니켈(Ni) 등의 접착층, 또는 니켈(Ni), 크롬(Cr), 금(Au) 등의 보호층을 하부 또는 상부에 포함하는 다층구조로 형성할 수 있다. 제1 전극(30)은 후술하는 제1 패드(60)를 통해 제1 도전형 반도체층(11)을 외부 전원과 전기적으로 연결한다.
하부 절연층(21)이 제거된 메사 구조의 상면, 즉 제2 도전형 반도체층(15)의 상면에는 제2 전극(40)이 형성된다. 제2 전극(40)은 활성층(13)에서 발생한 광을 기판(10) 쪽으로 반사시키는 반사전극으로, 이를 위해 제2 전극(40)은 은(Ag) 또는 그 합금으로 형성되는 반사 도전층(41)을 포함할 수 있다. 또한, 반사 도전층(41) 물질의 확산을 막기 위한 장벽층(43)을 더 포함할 수 있으며, 장벽층(43)은 W, TiW, Mo, Cr, Ni, Pt, Rh, Pd, Ti 또는 그 합금이나 복합층으로 형성될 수 있고, 도 1(b)와 같이 반사 도전층(41)의 상면 및 측면을 둘러싸는 형태로 형성될 수 있다. 제2 전극(40)은 제2 도전형 반도체층(15)와의 오믹 접합(ohmic contact)을 위해 제2 도전형 반도체층(15)과 접하는 면에 Ni, NiZn, ITO, ZnO 등의 접합층을 더 포함할 수 있다. 제2 전극(40)은 광을 반사하는 역할 뿐만 아니라 후술하는 제2 패드(70)를 통해 제2 도전형 반도체층(15)을 외부 전원과 전기적으로 연결하는 역할을 한다.
도 1(a), (b)에 도시된 바와 같이 제2 전극(40)은 메사 구조의 상면에만 형성되는데, 누설전류 발생을 방지하기 위해 메사 상면 테두리와는 일정 거리 이격되도록 형성되며, 이렇게 이격된 영역에는 제2 전극(40)으로 덮이지 않고 메사 구조 상면이 노출된 메사 노출부(E1, E2)가 형성된다.
한편, 본 발명에 따른 발광다이오드는 제2 전극(40)과 메사 상면 테두리와의 거리가 일정하지 않으며, 상대적으로 작은 거리(d1)만큼 이격된 제1 메사 노출부(E1) 및 상대적으로 큰 거리(d2)만큼 이격된 제2 메사 노출부(E2)를 포함할 수 있다. 제1 메사 노출부(E1)에서의 이격거리인 d1은 발광 다이오드에서 제2 전극(40)과 메사 상면 테두리와의 최소 이격 거리일 수 있고, 누설전류 방지를 위해 3㎛ 이상일 수 있다. 반면 제2 메사 노출부(E2)에서의 이격 거리인 d2는 20㎛ 이상일 수 있다.
도 1(a)와 같이 제2 메사 노출부(E2)는 제2 전극(40)과 발광 다이오드의 테두리, 예를 들어 발광 다이오드의 네 변과의 사이의 적어도 일부 영역에 형성될 수 있다. 한편, 제2 전극(40)과 메사 상면 테두리의 이격 거리가 클 경우 제2 도전형 반도체층(15)에 대한 전류 분포 특성이 열화될 수 있으므로, 일부 영역에서는 제2 전극(40)과 메사 상면 테두리의 이격 거리를 d2보다 작게 형성할 수 있다. 예를 들어, 발광 다이오드의 네 꼭지점 부근에 제2 전극이 확장된 반사전극 확장부(90)를 형성하여, 반사전극 확장부(90)와 메사 구조 테두리의 이격 거리는 d1이 되도록 할 수 있다. 한편 도 1(b)에는 제1 메사 노출부 및 제2 메사 노출부만을 도시하였으나, 제2 전극(40)과 메사 상면 테두리와의 이격 거리가 d3인 제3 메사 노출부를 더 포함할 수도 있다. 이때 d3은 d1 또는 d2와 같을 수도 있고 다를 수도 있다.
하부 절연층(21) 및 제1, 2 전극(30, 40) 상부에는 절연반사부(50)가 형성된다. 절연반사부(50)는 분포 브래그 반사기(DBR; Distributed Bragg Reflector)일 수 있으며, 굴절률이 다른 층들이 교대로 적층된 구조의 다층막, 예를 들어 SiO2/TiO2나 SiO2/Nb2O5 등의 다층막 구조일 수 있다. 절연반사부(50)는 적층되는 절연층들의 광학 두께를 조절함으로써 반사되는 파장을 조절할 수 있다. 가령, 본 발명의 발광다이오드가 청색 발광다이오드인 경우, 청색 범위의 파장에 대한 반사 특성이 우수하도록 적층되는 절연층들의 광학 두께를 조절할 수 있다.
한편 절연반사부(50)는 반사 파장 범위가 상이한 제1 절연반사부 및 제2 절연반사부를 포함할 수 있으며, 제1 절연반사부는 제2 절연반사부에 비해 더 장파장 범위의 광을 반사하는 것일 수 있다. 예를 들어, 제1 절연반사부는 황색광을 반사하기 위한 절연반사부일 수 있고, 제2 절연반사부는 청색광을 반사하기 위한 절연반사부일 수 있다. 이때 하부 절연층(21) 상에 제1 절연반사부가 먼저 증착되고 그 상부에 제2 절연반사부가 증착되는 구조로 절연반사부(50)가 구성될 수 있다. 또한, 절연반사부(50)는 제1, 2 절연반사부와는 반사 파장 범위가 상이한 또 다른 절연반사부를 더 포함할 수도 있다.
절연반사부(50)에는 제1 컨택부(C1) 및 제2 컨택부(C2)가 형성되며, 그 상부에는 각각 제1 패드(60) 및 제2 패드(70)가 형성된다. 제1 패드(60) 및 제2 패드(70)는 각각 제1 컨택부(C1) 및 제2 컨택부(C2)를 통해 제1 전극(30) 및 제2 전극(40)과 전기적으로 연결된다. 제1 패드(60) 및 제2 패드(70)는 발광다이오드를 서브마운트, 패키지 또는 인쇄회로기판 등에 실장하기 위해 범프를 접속하거나 SMT(Surface Mounting Technology)를 위한 패드로 사용될 수 있다.
이상 설명한 본 발명의 일 실시예에 따른 발광다이오드는, 활성층(13)에서 발생한 광이 제2 전극(40)에서 반사되어 기판(10)을 통해 방출된다. 또한 제2 전극(40)으로 덮여있지 않은 메사 구조의 측면 또는 메사 상면의 메사 노출부(E1, E2)에서는 절연반사부(50)에 의해 반사되어 기판(10)을 통해 방출된다. 은(Ag) 등의 반사 도전층(41)에 의해 형성되는 제2 전극은 통상 90~94% 이상의 반사율을 얻기 어려운 반면, 분포 브래그 반사기와 같은 절연반사부(50)는 99% 수준의 반사율을 가질 수 있으므로, 본 발명에 따른 발광다이오드 구조에 의하면 향상된 광효율 특성을 나타낼 수 있다.
특히 본 발명은 제2 전극(40)과 메사 상면 테두리와의 이격거리가 제1 메사 노출부(E1)보다 큰 제2 메사 노출부(E2)를 예를 들어 제2 전극(40)과 발광 다이오드의 네 변 사이의 적어도 일부 영역에 형성함으로써, 절연반사부(50)에 의해 반사되는 비율을 증가시키고 광효율을 향상시킬 수 있다. 또한, 제2 메사 노출부(E2)가 발광 다이오드의 네 변 전체에 형성되게 되면 발광 다이오드의 모서리 부분에서는 제2 도전성 반도체층(15)에 대한 전류 분포 특성이 좋지 않을 수 있는데, 본 발명은 예를 들어 발광 다이오드의 네 꼭지점 부분에 제2 전극(40)이 확장된 반사전극 확장부(90)를 형성함으로써 제2 메사 노출부(E2) 형성으로 인한 전류 분포 특성의 열화를 방지할 수 있다.
또한, 본 발명은 절연반사부(50)로 상대적으로 장파장 범위의 광을 반사하는 제1 절연반사부와 상대적으로 단파장 광을 반사하는 제2 절연반사부의 적층 구조를 사용함으로써, 본 발명에 따른 발광다이오드 및 파장 변환층을 포함하는 발광 다이오드 패키지의 광효율을 추가적으로 향상시킬 수 있다. 이를 도 2를 참조하여 설명한다.
도 2는 본 발명에 따른 발광다이오드와 파장 변환층(100)을 포함하는 발광다이오드 패키지의 개념도로서, 절연반사부(50)에 의한 반사를 설명하기 위해 메사 노출부(E1, E2) 영역만을 도시한 것이다. 이때, 발광다이오드는 청색 발광 다이오드일 수 있고, 파장 변환층(100)은 황색 형광체 입자(110)를 포함하는 파장 변환층일 수 있다. 도 2에 도시한 바와 같이, 활성층(13)에서 발생한 청색광 중 Ra는 기판(10) 및 파장 변환층(100)을 그대로 통과하여 외부로 방출되고, Rb는 파장 변환층(100)을 통과하면서 황색 형광체 입자(110)를 여기시켜 외부로 황색광 Rc가 방출되도록 한다. 이에 따라, 발광다이오드 패키지는 청색광과 황색광이 혼합된 백색광을 방출하게 된다.
한편, 청색광에 의해 여기된 황색 형광체 입자(110)로부터 방출되는 황색광 중에는 발광다이오드 방향으로 방출되는 광(Rd)도 존재하는데, 이러한 광은 기판(10) 및 제1, 2 도전형 반도체층(11, 15)을 투과하여 절연반사부(50)로 입사된다. 그런데, 절연반사부(50)는 하부 절연층(21) 상에 상대적으로 장파장을 반사하는 제1 절연반사부(51)가 먼저 증착되어 있는 구조이므로, 여기에 입사되는 황색광 Rd는 제1 절연반사부(51)에 의해 효과적으로 반사되어 다시 외부로 방출되게 된다.
이와는 달리 만약 하부 절연층(21) 상에 상대적으로 단파장을 반사하는 제2 절연반사부(52)부터 증착되어 있을 경우, 황색광 Rd는 제2 절연반사부(52)를 통과한 후 제1 절연반사부(51)에 의해 반사되고, 다시 제2 절연반사부(52)를 통과하여 외부로 방출되어야 한다. 그런데 장파장의 황색광이 상대적으로 단파장을 반사하는 제2 절연반사부(52)를 통과하는 과정에서 광의 감쇄가 일어나므로, 본 발명의 구조에 비해 광효율이 감소할 수 있다. 결국 본 발명의 발광다이오드는 절연반사부(50)를 상대적으로 장파장을 반사하는 제1 절연반사부(51) 및 상대적으로 단파장을 반사하는 제2 절연반사부(52) 순서로 적층하여 형성함으로써, 파장 변환층(100)과 결합되어 발광 다이오드 패키지를 형성할 경우 더 우수한 광효율을 얻을 수 있는 효과가 있다.
도 2에서는 파장 변환층(100)이 황색 형광체 입자(110)를 포함하는 것으로 설명하였으나, 파장 변환층(100)에 포함되는 형광체 입자는 발광층(13)에서 발생되는 광을 흡수하여 더 장파장의 광을 방출하는 다른 형광체 입자일 수 있다. 예를 들어, 발광층(13)에서 발생되는 광이 청색광인 경우, 형광체 입자(110)는 황색(yellow), 녹색(green), 적색(red) 중 하나 이상의 형광체 입자일 수 있다.
또한, 파장 변환층(100)에 2 이상의 형광체 입자(110), 예를 들어 녹색 및 적색 형광체 입자가 포함되는 경우, 절연반사부(50)도 각 파장 범위에 대응되는 절연반사부의 적층으로 형성될 수 있다. 이때, 상대적으로 장파장 범위의 광을 반사하기 위한 절연반사부부터 적층될 수 있다.
이하 도 3 내지 도 9를 참조하여 도 1에 도시한 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 설명한다. 도 3 내지 도 9에서 (a)는 평면도, (b)는 A-A'선 단면도이다. 단, 본 발명은 특정 제조방법에 의해 제조된 발광다이오드에 한정되는 것은 아니며, 아래에 설명되는 제조 방법은 단지 본 발명의 발광 다이오드 구조에 대한 이해를 돕기 위한 예시로 이해하여야 한다.
도 3은 메사 구조 형성 단계로, 우선 기판(10) 위에 제1 도전형 반도체층(11), 활성층(13) 및 제2 도전형 반도체층(15)을 순차적으로 증착한다. 각 층은 MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 MBE(Molecular Beam Epitaxy)법을 사용하여 증착할 수 있다. 다음으로는, 제2 도전형 반도체층(15) 상에 포토레지스트 패턴(미도시)을 형성하고, 이를 마스크로 하여 제1 도전형 반도체층(11)이 노출되도록 제2 도전형 반도체층(15) 및 활성층(13)을 식각함으로써 메사 구조를 형성한다. 메사 구조의 측면은 광 추출 효율 향상을 위해 소정 각도로 경사지게 형성할 수 있는데, 이를 위해 포토레지스트 리플로우 등의 기술을 사용할 수 있다.
도 4는 하부 절연층(21) 형성 및 제2 전극(40) 형성을 위한 개구부 형성 단계이다. 하부 절연층(21)은 플라즈마 화학기상증착법(PECVD; Plasma-Enhanced Chemical Vapor Depositoin)으로 증착한 약 100nm의 실리콘 산화막(SiO2)일 수 있다. 하부 절연층(21) 증착 후에는 제2 전극(40)이 형성될 부분에 제2 개구부(21b)를 형성하며, 포토레지스트 패턴(미도시) 형성 후 습식 식각하는 방법으로 형성할 수 있다.
도 5는 제2 전극 형성단계로, 리프트 오프(Lift-off) 등의 패터닝 방법을 이용하여 제2 개구부(21b)에 제2 전극(40)을 형성한다. 제2 전극(40)은 은(Ag) 등 반사율의 우수한 반사도전층(41)을 증착하여 형성할 수 있으며, 그 상면 및/또는 측면에 장벽층(43)을 형성할 수 있다. 또한, 반사도전층(41) 하부에 제2 도전형 반도체층(15)과의 오믹 접합을 위한 오믹 접촉층(미도시)을 더 형성할 수도 있다.
제2 전극(40)은 메사 상면 테두리와 일정 거리 이격되도록 형성되며, 그 이격 거리가 상대적으로 작은 제1 메사 노출부(E1)와 이격 거리가 상대적으로 큰 제2 메사 노출부(E2)가 형성될 수 있다. 제2 메사 노출부(E2)는 제2 전극(40)과 발광 다이오드의 테두리, 예를 들어 네 변과의 사이 중 적어도 일부에 형성될 수 있고, 전류 분포 특성의 열화를 막기 위해 발광 다이오드의 꼭지점 부근에는 반사전극 확장부(90)를 형성할 수 있다. 반사전극 확장부(90)가 형성된 영역에서는 제2 전극(40)과 메사 상면 테두리 사이의 이격 거리가 상대적으로 짧은 제1 메사 노출부(E1)가 형성될 수 있다.
도 6은 제1 전극(30) 형성을 위한 개구부 형성 단계로, 도 6(a)와 같이 원형 및 선형으로 제1 개구부(21a)를 형성할 수 있다. 제1 개구부(21a)는 포토레지스트 패턴(미도시) 형성 후 습식 식각하여 형성할 수 있다.
한편, 하부 절연층(21) 상에 형성되는 제1 개구부(21a) 및 제2 개구부(21b) 는 하나의 공정 단계에서 동시에 형성할 수도 있으나, 도 4 및 도 6에서 설명한 바와 같이 각각 다른 공정 단계를 통해 형성할 수 있다. 이는 메사 구조 측면에 증착된 하부 절연층(21)을 보호하기 위한 것일 수 있다. 즉, 하부 절연층(21) 상에 제1 개구부(21a) 및 제2 개구부(21b) 부분이 오픈되도록 포토레지스트막(미도시)을 형성하고 습식 식각을 진행할 경우, 메사 구조 측면에 대한 포토레지스트막의 보호가 충분하지 못 하여 메사 구조 측면에 증착된 하부 절연층(21)이 식각 용액에 의해 일부 제거될 수 있다. 이로 인해 메사 구조 측면의 활성층(13)이 노출되어 후속 절연반사부(50) 증착 전 이온 세정(ion etch) 단계 등에서 이온 데미지(ion damage)에 의한 손상이 발생될 수 있으며, 이는 소자 특성을 열화시키는 원인이 될 수 있다. 따라서, 하부 절연층(21) 상에 제1 개구부(21a) 및 제2 개구부(21b)를 각각 다른 공정에서 형성하는 것은 소자 특성의 열화를 방지할 수 있는 효과가 있다.
도 7은 제1 개구부(21a)에 제 1 전극(30)을 형성하는 단계로, 도 7(a)와 같이 원형 및 선형의 패턴으로 형성할 수 있다. 제1 전극(30)은 알루미늄(Al) 등 전도성 금속을 리프트 오프 등의 방법으로 패터닝하여 형성할 수 있으며, 제1 도전형 반도체층(11)과의 오믹 접합 또는 양호한 접착 특성을 위해 티타늄(Ti), 크롬(Cr), 니켈(Ni) 등의 접착층을 포함하거나, 또는 니켈(Ni), 크롬(Cr), 금(Au) 등의 보호층을 상부에 포함하는 다층구조로 형성할 수 있다.
도 8은 절연반사부(50)를 증착하고 제1, 2 컨택부를 형성하는 단계이다. 도 8(a), (b)에 도시된 바와 같이, 절연반사부(50)는 제1 컨택부(C1) 및 제2 컨택부(C2) 부분을 제외한 발광 다이오드 전체 면적에 형성될 수 있다. 절연반사부(50)는 굴절률 이 다른 절연층을 교대로 증착하여 형성할 수 있고, 예를 들어 SiO2와 TiO2 박막을 교대로 증착하여 형성할 수 있다. 이때 하부 절연층(21)에 처음 증착되는 박막(예를 들어, SiO2 박막)은 입사각에 따라 반사율이 감소하는 문제를 개선하기 위해 약 200nm이상의 두께로 증착할 수 있다.
교대로 증착되는 박막의 광학 두께(Optical Thickness)는 반사 파장을 고려하여 결정할 수 있으며, 상대적으로 장파장 범위의 광을 반사하기 위한 제1 절연반사부(51)를 먼저 형성한 후 그 상부에 상대적으로 단파장의 광을 반사하기 위한 제2 절연반사부(52)를 형성할 수 있다.
제1 컨택부(C1)는 제1 전극(30) 상에 형성되고 제2 컨택부(C2)는 제2 전극(40) 상에 형성되는데, 제2 컨택부(C2)의 크기는 제1 컨택부(C1)보다 클 수 있다. 이때 절연반사부(50) 증착 후 식각 공정을 통해 제1 컨택부(C1) 및 제2 컨택부(C2)를 형성할 경우 컨택부(C1, C2) 하부의 제1 전극(30) 또는 제2 전극(40)이 손상될 수 있으므로, 제1 컨택부(C1) 및 제2 컨택부(C2)는 리프트 오프법으로 형성할 수 있다.
도 9는 패드 형성 공정으로, 제1 컨택부(C1)를 통해 제1 전극(30)과 연결되도록 제1 패드(60)를 형성하고, 제2 컨택부(C2)를 통해 제2 전극(40)과 연결되도록 제2 패드(70)를 형성한다. 제1 패드(60)와 제2 패드(70)는 동일 공정으로 함께 형성될 수 있으며, 예를 들어 노광 및 식각 방법 또는 리프트 오프법을 이용하여 형성될 수 있다. 제1 패드(60)와 제2 패드(70)는 Ti, Cr, Ni 등의 접착층과 Al, Cu, Ag, 또는 Au 등의 고전도 금속층을 적층하여 형성할 수 있다.
이상의 제조 방법에 의하면, 본 발명의 일 실시예에 따른 발광다이오드를 효율적으로 제조할 수 있다. 특히, 본 발명의 제조방법에 의하면, 제1 전극(30) 및 제2 전극(40)이 각각 배치되는 제1 개구부(21a) 및 제2 개구부(21b)를 형성하기 위한 하부 절연층(21)을 형성하고, 이러한 하부 절연층(21)이 메사 측면을 효과적으로 보호하도록 할 수 있으므로, 후속 절연반사부(50)를 증착하기 위한 이온 세정(ion etch) 단계 또는 증착 단계 등에서 이온 데미지(ion damage)에 의해 소자 특성이 열화되는 것을 방지할 수 있다. 또한, 양질의 절연반사부(50)를 증착하기 위해서는 증착 표면을 최대한 평평하게 하는 것이 중요하므로 먼저 일정 두께의 실리콘 산화막을 형성한 후에 증착하는 것이 일반적인데, 본 발명은 하부 절연층(21)이 미리 형성되어 있으므로 절연반사부(50) 증착 시 별도의 산화막을 형성하지 않아도 되어 제조공정이 간단해 진다는 효과가 있다.
도 10은 본 발명의 다른 실시예에 따른 발광다이오드 구조를 나타낸 도면으로, 도 10(a)는 평면도, 도 10(b)는 B-B'선 단면도이다. 도 10의 발광다이오드는 도 1의 발광 다이오드와 비교하여 메사 상면의 제2 전극(40) 내에 제3 메사 노출부(E3)가 형성되어 있다는 점에서 차이가 있다. 즉, 제2 메사 노출부(E2)는 제2 전극(40)과 발광 다이오드의 테두리, 가령 네 변 사이에 형성되어 있어 제2 전극(40) 패턴으로 둘러싸여 있지 않은 반면, 제3 메사 노출부(E3)는 제2 전극(40) 내부에 형성되므로 제2 전극(40)에 의해 둘러싸여 있다. 제3 메사 노출부(E3)에서는 제2 메사 노출부(E2)와 마찬가지로 절연반사부(50)에 의한 반사가 이루어지며, 이로 인해 도 10의 발광다이오드 구조에 의하면 광효율을 더욱 향상시킬 수 있다.
제3 메사 노출부(E3)는 도 10과 같이 복수 개의 원형 패턴으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 도 11과 같이 하나 이상의 사각형 패턴으로 형성될 수도 있으며, 그 면적이 증가할수록 절연반사부(50)에 의해 반사되는 양이 증가하므로 광효율은 향상될 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 발광다이오드를 나타내는 도면으로, 도 12(a)는 평면도, 도 12(b)는 D-D'선 단면도, 도 12(c)는 E-E'선 단면도이다. 도 12를 설명함에 있어 전술한 실시예들과 동일한 부분에 대해서는 구체적인 설명을 생략한다.
도 12와 같이, 본 발명의 또 다른 실시예에 따른 발광다이오드는, 기판(10) 위에 제1 도전형 반도체층(11), 활성층(13), 제2 도전형 반도체층(15)이 적층되고 메사 식각된 메사 구조(M)를 포함한다. 또한, 발광 다이오드 전면에 하부 절연층(21)이 증착되고, 메사 상면에 하부 절연층(21)이 개구된 부분에 제2 전극(40)이 형성되어 있다. 이때 제2 전극(40)과 발광 다이오드의 테두리, 예를 들어 네 변과의 사이 중 적어도 일부분에 제2 전극(40)과 메사 상면 테두리 사이의 이격 거리(d2)가 상대적으로 큰 제2 메사 노출부(E2)가 형성되며, 발광 다이오드의 꼭지점 부분에는 반사전극 확장부(90)가 형성된다. 제2 메사 노출부(E2)는 발광 다이오드의 광효율 향상을 위한 구성이고, 반사전극 확장부(90)는 전류 분포 특성의 열화를 방지하기 위한 구성으로, 이는 전술한 실시예들에서 설명한 내용과 동일하다. 또한 선택적인 구성으로서, 제2 전극(40) 내부에 제3 메사 노출부(E3)가 형성되어 있을 수 있으며, 제3 메사 노출부(E3)는 제2 메사 노출부(E2)와는 달리 제2 전극(40)으로 둘러싸여 있다.
제2 전극(40) 상부에는 절연반사부(50)가 증착되는데, 절연반사부(50)는 제2 전극(40)이 형성되어 있지 않은 메사 구조의 측면 및 메사 노출부(E1, E2, E3) 상면에서 광의 반사가 이루어지도록 한다. 제2 전극(40)이 은(Ag) 등으로 형성되는 경우 반사율은 통상 90~94% 수준을 넘지 못하는 반면, 분포 브래그 반사기와 같은 절연반사부(50)는 적층되는 절연층들의 광학두께 등을 조절함으로써 원하는 파장 범위에서 약 99%의 반사율을 얻을 수 있다. 절연반사부(50)는 하부 절연층(21) 상에 먼저 상대적으로 장파장 범위의 광을 반사하기 위한 제1 절연반사부(51)가 증착되고 그 상부에 상대적으로 단파장 범위의 광을 반사하기 위한 제2 절연반사부(52)가 증착되는 구조로 구성될 수 있다. 이러한 구성으로 인해, 예를 들어 활성층(13)에서 발생되는 광에 의해 여기되어 더 장파장의 광을 방출하는 파장 변환층(미도시)과 결합된 발광다이오드 패키지에 사용할 경우, 광효율을 더욱 향상시킬 수 있다. 또한, 절연반사부(50)는 제1, 2 절연반사부(51, 52)와는 반사 파장 범위가 상이한 제3 절연반사부를 더 포함하여 구성될 수도 있다.
절연반사부(50)에는 제1 도전형 반도체층(11)의 적어도 일부를 노출시키는 제1 컨택부(C1) 및 제2 전극(40)의 적어도 일부를 노출시키는 제2 컨택부(C2)가 형성된다. 도 12(a)와 같이 제1 컨택부(C1)는 선형으로 형성될 수 있고, 제2 컨택부(C2)는 컨택홀 타입으로 형성될 수 있다. 또한, 도 12에 도시된 바와 같이, 제1 컨택부(C1)는 발광 다이오드 테두리에도 형성될 수 있는데, 이는 제1 도전형 반도체층(11)에 대한 전류 분포 특성을 향상시킬 수 있다.
절연반사부(50) 상부에는 제1 전극(30) 및 제2 전극 연결패드(31)가 형성된다. 제1 전극(30)은 제1 컨택부(C1)를 통해 제1 도전형 반도체층(11)과 전기적으로 연결되며, 제2 전극 연결패드(31) 형성 영역을 제외한 발광 다이오드 전체 면적에 걸쳐 형성될 수 있다. 제2 전극 연결패드(31)는 단절부(32)에 의해 제1 전극(30)과 격리되며, 제2 컨택부(C2)를 통해 제2 전극(40)과 전기적으로 연결된다. 제1 전극(30) 및 제2 전극 연결패드(31)는 알루미늄(Al)으로 형성할 수 있으며, 티타늄(Ti), 크롬(Cr), 니켈(Ni) 등의 접착층, 또는 니켈(Ni), 크롬(Cr), 금(Au) 등의 보호층을 하부 또는 상부에 포함하는 다층구조로 형성할 수 있다. 제1 전극(30) 및 제2 전극 연결패드(31)는 하나의 공정으로 형성될 수 있다.
제1 전극(30) 및 제2 전극 연결패드(31) 상에는 상부 절연층(22)이 형성될 수 있다. 상부 절연층(22)은 제1 전극(30) 및 제2 전극 연결패드(31) 사이의 단절부(32)를 채워 절연시키고 패드(60, 70) 부분을 제외한 발광 다이오드 전면을 패시베이션하기 위한 구성일 수 있고, 실리콘 질화막(SiNx)으로 형성할 수 있다.
상부 절연층(22)에 패드 연결을 위한 비아를 형성한 다음, 그 상부에 제1 패드(60) 및 제2 패드(70)를 형성한다. 제1 패드(60)는 제1 전극(30)을 통해 제1 도전형 반도체층(11)과 전기적으로 연결되고, 제2 패드(70)는 제2 전극 연결패드(31) 및 제2 전극(40)을 통해 제2 도전형 반도체층(15)과 전기적으로 연결된다. 제1 패드(60) 및 제2 패드(70)는 발광다이오드를 서브마운트, 패키지 또는 인쇄회로 기판 등에 실장하기 위해 범프를 접속하거나 SMT(Surface Mounting Technology)를 위한 패드로 사용될 수 있다.
본 실시예에 따른 발광다이오드는, 제2 메사 노출부(E2) 및 선택적으로는 제3 메사 노출부(E3)에서 절연반사부(50)에 의한 반사가 이루어지므로, 제2 전극(40)에 의한 반사에 의존하는 발광 다이오드 대비 향상된 광효율 특성을 나타낼 수 있다.
또한, 본 발명은 예를 들어 발광 다이오드의 꼭지점 부분에 제2 전극(40)이 확장된 반사전극 확장부(90)를 형성함으로써 제2 메사 노출부(E2) 형성으로 인한 전류 분포 특성의 열화를 방지할 수 있다.
또한, 본 실시예는 전술한 실시예들과는 달리 제1 전극(30)을 발광 다이오드의 테두리 부분까지 연장하여 형성함으로써, 제1 도전형 반도체층(11)에 대한 전류 분포 특성을 향상시킬 수 있다. 그리고 제1 전극(30) 형성 시 제2 전극(40)과의 전기적 연결을 위한 제2 전극 연결패드(31)를 동시에 형성할 수 있으므로, 공정이 단순해지는 효과가 있다.
이하 도 13 내지 도 18을 참조하여 본 실시예에 따른 발광다이오드의 제조방법을 설명한다. 도 13 내지 도 18에서 (a)는 평면도, (b)는 D-D'선 단면도, (c)는 F-F'선 단면도이다. 단, 본 발명은 특정 제조방법에 의해 제조되는 발광다이오드에 한정되는 것은 아니며, 아래에 설명되는 제조 방법은 단지 본 발명의 발광다이오드 구조에 대한 이해를 돕기 위한 예시로 이해하여야 한다. 또한, 도 13 내지 도 18을 설명함에 있어 전술한 실시예들과 동일한 부분에 대해서는 구체적인 설명을 생략한다.
도 13은 메사 구조 형성 단계로, 기판(10) 위에 제1 도전형 반도체층(11), 활성층(13) 및 제2 도전형 반도체층(15)을 순차적으로 증착한 후 노광 및 식각 공정을 통해 메사 구조(M)를 형성한다. 도면과 같이 발광 다이오드 테두리 부분에 제1 도전형 반도체층(11)의 노출 영역(11a)을 형성할 수 있으며, 테두리 부분 외에도 선형의 제1 도전형 반도체층(11) 노출 영역(11b)을 형성할 수 있다.
도 14는 하부 절연층(21) 형성 및 제2 전극(40) 형성 단계이다. 하부 절연층(21) 증착 후 포토레지스트 패턴(미도시) 형성 후 습식 식각하는 방법으로 제2 전극(40)이 형성될 부분의 하부 절연층(21)을 제거하고, 그 제거된 부분에 리프트 오프법 등을 사용하여 제2 전극(40) 패턴을 형성할 수 있다. 도 14와 같이, 발광 다이오드의 테두리, 예를 들어 네 변 중 적어도 일부 영역에는 제2 전극(40)과 메사 상면 테두리 사이의 이격 거리가 상대적으로 큰 제2 메사 노출부(E2)가 형성되며, 또한 선택적으로 제2 전극(40) 내부에는 제2 전극(40)으로 둘러싸인 제3 메사 노출부(E3)가 형성될 수 있다. 제2 메사 노출부(E2)에 의한 전류 분포 특성 열화를 방지하기 위해, 발광 다이오드의 모서리 부분 중 일부, 예를 들어 발광 다이오드의 꼭지점 부분에는 제2 메사 노출부(E2)에 비해 제2 전극(40)과 메사 상면 테두리 사이의 이격 거리가 상대적으로 작은 제1 메사 노출부(E1)가 형성되도록 반사전극 확장부(90)가 형성될 수 있다.
도 15는 절연반사부(50)를 증착하고 제1, 2 컨택부를 형성하는 단계이다. 절연반사부(50)는 제1 컨택부(C1) 및 제2 컨택부(C2) 부분을 제외한 발광 다이오드 전체 면적에 형성될 수 있다. 절연반사부(50)는 굴절률이 다른 절연층을 교대로 증착하여 형성할 수 있고, 교대로 증착되는 박막의 광학 두께(Optical Thickness)는 반사 파장을 고려하여 결정될 수 있다. 패키지 상태에서의 광효율 향상을 위해, 상대적으로 장파장 범위의 광을 반사하기 위한 제1 절연반사부(51)를 먼저 형성한 후 그 상부에 상대적으로 단파장의 광을 반사하기 위한 제2 절연반사부(52)를 형성할 수 있다.
제1 컨택부(C1)는 후술하는 제1 전극(30)과 제1 도전형 반도체층(11)의 전기적 연결을 위한 개구부로, 발광 다이오드 테두리 부분의 제1 도전형 반도체층 노출 영역(11a) 및 선형의 제1 도전형 반도체층 노출 영역(11b) 상에 형성할 수 있다.
도 16은 제1 전극(30) 및 제2 전극 연결패드(31) 형성 단계로, 알루미늄(Al) 등의 전도성 금속층을 형성 후 제1 전극(30) 및 제2 전극 연결패드(31)가 단절부(32)에 의해 이격되도록 패터닝하는 방법을 사용할 수 있다. 패터닝 방법으로는 노광 및 식각 방법 또는 리프트 오프법을 사용할 수 있다.
도 17은 제1 패드(60) 및 제2 패드(70) 형성을 위해 상부 절연층(22)에 비아(22a, 22b)를 형성하는 단계이고, 도 18은 형성된 비아(22a, 22b) 위에 제1 패드(60) 및 제2 패드(70)를 형성하는 단계이다. 제1 패드(60)는 비아(22a)를 통해 제1 전극(30)과 전기적으로 연결되고, 제2 패드(70)는 비아(22b)를 통해 제2 전극 연결패드(31)와 연결되어 결과적으로 제2 전극(40) 및 제2 도전형 반도체층(15)와 전기적으로 연결된다. 제1 패드(60)와 제2 패드(70)는 동일 공정으로 함께 형성될 수 있으며, 예를 들어 노광 및 식각 방법 또는 리프트 오프법을 이용하여 형성될 수 있다.
도 19는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 19를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1을 참조하여 설명한 발광 다이오드와 대체로 동일하나, 제1 전극(30)이 형성되는 위치가 추가된 것에 차이가 있다. 즉, 도 1의 실시예에서는 제1 전극(30)이 메사(M) 영역 내부에 위치된 것에 한정되어 있으나, 본 실시예에서는 제1 전극(30)이 메사(M) 영역의 바깥쪽에도 추가로 배치된다. 제1 전극(30)은 절연반사부(50)에 형성되는 제3 컨택부(C3)에 의해 노출되며, 제1 패드(60)에 전기적으로 연결된다.
추가되는 제1 전극(30)은 예컨대 서로 이웃하는 세 변에 각각 형성될 수 있다. 메사(M) 영역의 바깥쪽에 위치하는 제1 전극(30)은 메사(M) 영역 내부에 위치하는 제1 전극(30)과 마찬가지로 원형 및 선형으로 배치될 수 있다. 도시된 바와 같이, 선형의 제1 전극(30)들이 메사(M) 영역 내부의 선형 제1 전극(30)과 평행하게 서로 마주보는 양측 변에 배치될 수 있다. 선형으로 배치된 제1 전극들(30) 간의 간격은 대체로 동일할 수 있다. 또한, 상기 서로 마주보는 양측 변 사이의 하나의 변측에 원형의 제1 전극(30)이 배치될 수 있다.
한편, 제1 패드(60)는 메사(M) 영역 바깥쪽에 위치하는 제1 전극(30)을 덮어 전기적으로 연결된다. 제2 패드(70)는 절연반사부(50)에 의해 제1 전극(30)으로부터 이격된다.
메사(M)의 세 변에 오목한 홈들이 마련되며, 이 홈들 내에 상기 제1 전극(30)이 추가된다. 이때, 원형의 제1 전극(30)을 형성하기 위해 메사(M)에 형성되는 홈은 일측이 개방된 원형으로, 반원보다 큰 형상을 가질 수 있다.
도 20은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 20을 참조하면, 본 실실예에 따른 발광 다이오드는 도 19를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 메사(M)의 세 변에 형성되는 홈들의 형상에 차이가 있으며, 메사(M)의 바깥쪽에 배치되는 선형의 제1 전극(30')이 메사(M) 내부에 배치되는 선형의 제1 전극에 비해 좁은 폭을 갖는 것에 차이가 있다.
즉, 도 19의 실시예에서, 메사(M)의 세 변에 형성된 홈들은 일측이 개방된 원형 형상이지만, 본 실시예에 있어서, 이 홈들은 대체로 반원형으로 형성된다. 또한, 메사(M) 영역 바깥에 배치된 선형의 제1 전극(30')은 메사 영역 내부의 선형 제1 전극(30)의 폭의 1/2일 수 있다.
도 21은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다. 도 22는 도 21의 절취선 G-G'를 따라 취해진 개략적인 단면도이다.
도 21 및 도 22를 참조하면, 본 실시예에 따른 발광 다이오드는 하부 반도체층(123), 활성층(125), 상부 반도체층(127), 반사 절연층(133) 및 제1 전극층(135)을 포함한다. 상기 발광 다이오드는 하부 반도체층(123) 상에 배치된 메사(130)를 포함하는 구조를 가지며, 상기 메사(130)는 상부 반도체층(127) 및 활성층(125)을 포함한다. 나아가, 상기 발광 다이오드는, 기판(121), 도전층(131), 제2 전극층(137), 상부 절연층(139)를 포함할 수 있으며, 상기 상부 절연층(139)의 개구부들(139a, 139b)을 통해 제1 전극층(135) 및 제2 전극층(137)이 노출된 제1 전극 패드 영역(143a) 및 제2 전극 패드 영역(143b)을 포함할 수 있다.
기판(121)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판으로서, 예컨대 사파이어 기판, 탄화실리콘 기판, 질화갈륨(GaN) 기판, 스피넬 기판 등일 수 있다. 특히, 상기 기판(121)은 패터닝된 사파이어 기판과 같이 패터닝된 기판일 수 있다. 도면에 기판(121)을 도시하고 이에 대해 설명하지만, 본 실시예의 발광 다이오드가 기판(121)을 반드시 포함하는 것은 아니며, 기판(121)은 예컨대 레이저 리프트 오프나 케미컬 리프트 오프 등과 같은 기술을 이용하여 반도체층들로부터 분리될 수도 있다.
하부 반도체층(123), 활성층(125), 및 상부 반도체층(127)은 Ⅲ-Ⅴ 계열 화합물 반도체로 형성될 수 있고, 예를 들어, 각각 (Al, Ga, In)N과 같은 질화물계 반도체층을 포함할 수 있다. 하부 반도체층(123)은 n형 불순물(예를 들어, Si)을 포함할 수 있고, 상부 반도체층(127)은 p형 불순물(예를 들어, Mg)을 포함할 수 있다. 또한, 그 반대일 수도 있다. 활성층(125)은 단일양자우물 구조 또는 다중양자우물 구조(MQW)를 포함할 수 있다. 발광 다이오드에 순방향 바이어스가 가해지면 활성층(125)에서 전자와 정공이 결합하면서 빛을 방출하게 된다. 하부 반도체층(123), 활성층(125), 및 상부 반도체층(127)은 금속유기화학 기상증착(MOCVD) 또는 분자선에피택시(MBE) 등의 기술을 이용하여 기판(121) 상에 성장될 수 있다.
메사(130)는 기판(121) 상에 성장된 상부 반도체층(127) 및 활성층(125)을 패터닝함으로써 형성된다. 따라서, 메사(130)는 하부 반도체층(123) 상에 배치되며 과식각에 의해 하부 반도체층(123)의 일부를 포함할 수도 있다. 하부 반도체층(123)의 가장자리는 메사(130) 둘레를 따라 메사(130) 주위에 노출된다. 메사(130)는 경사진 측벽을 가진다.
한편, 도 21 및 도 22에 도시된 바와 같이, 개구부(130a)는 상부 반도체층(127) 및 활성층(125)을 통해 하부 반도체층(123)을 노출시킨다. 개구부(130a)는 메사(130) 주위의 영역으로부터 메사(130) 내측으로 연장할 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 개구부(130a)는 메사 주위의 영역으로부터 이격될 수도 있다. 또한, 복수의 개구부들(130a)이 형성될 수 있으며, 본 실시예에서는 2개의 개구부들(130a)이 도시되어 있다.
도전층(131)은 상부 반도체층(127) 상에 배치되어 상부 반도체층(127)에 콘택한다. 도전층(131)은 상부 반도체층(127) 또는 메사(130) 상에 형성되어 상부 반도체층(127)의 거의 전 영역에 접속한다. 이에 따라, 상부 반도체층(127)의 넓은 영역에 걸쳐 전류를 분산시킨다.
도전층(131)은 예를 들어, 금속층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 투명 도전층으로 형성될 수 있다. 예를 들어, 도전층(131)은 반사 금속층 및 장벽 금속층을 포함하는 다층의 금속층들로 형성될 수 있다. 도시하지는 않았지만, 장벽 금속층은 반사 금속층의 상면 및 측면을 덮어 반사 금속층을 보호할 수 있다. 예컨대, 반사 금속층을 먼저 형성하고, 그 위에 장벽 금속층을 형성함으로써, 장벽 금속층이 반사 금속층의 상면 및 측면을 덮도록 형성될 수 있다. 예를 들어, 반사 금속층은 Ag, Ag 합금, Ni/Ag, NiZn/Ag, TiO/Ag층을 증착 및 패터닝하여 형성할 수 있다. 한편, 장벽 금속층은 Ni, Cr, Ti, Pt 또는 그 복합층으로 형성될 수 있으며, 반사 금속층의 금속 물질이 확산되거나 오염되는 것을 방지한다. 또한, 도전층(131)은 ITO(Indium tin oxide)나 ZnO와 같은 투명 도전층으로 형성될 수도 있다. ITO는 광투과율이 높은 금속 산화물로 이루어져서, 도전층(131)에 의한 광의 흡수를 억제하여 발광 효율을 향상시킬 수 있다.
반사 절연층(133)은 메사(130) 및 노출된 하부 반도체층(123)을 덮는다. 또한, 반사 절연층(133)은 상기 도전층(131)을 덮을 수 있다. 반사 절연층(133)은 굴절률이 서로 다른 제1 재료층 및 제2 재료층이 교대로 적층된 적층 구조를 가지며, 활성층(125)에서 방출된 광을 기판(121) 측으로 반사시킨다. 반사 절연층(133)의 구체적인 층 구조에 대해서는 도 24 내지 도 26을 참조하여 뒤에서 상세히 설명된다.
반사 절연층(133)은 개구부(130a) 내에 노출된 하부 반도체층(123)의 일부를 덮는다. 또한, 반사 절연층(133)은 개구부(130a) 바닥에 노출된 하부 반도체층(123)을 노출시키는 개구부(133a)를 갖는다. 상기 개구부(133a)에 의해 하부 반도체층(123)의 제1 콘택 영역(123a)이 정의된다.
한편, 상기 반사 절연층(133)은 또한, 상부 반도체층(127) 상에 위치하는 적어도 하나의 개구부(133b)를 가진다. 개구부(133b)를 통해 상부 반도체층(127) 또는 도전층(131)이 노출된다. 개구부(133b)는 도시한 바와 같이 아일랜드 형상으로 복수개가 배열될 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 다른 형상의 개구부들이 형성될 수도 있고, 하나의 큰 개구부(133b)가 형성될 수도 있다.
한편, 반사 절연층(133)은 메사(130) 상부 영역, 즉, 상부 반도체층(127)의 상부 영역으로부터 하부 반도체층(123)의 가장자리 영역으로 연장되어 메사(130) 주위의 하부 반도체층(123)을 덮는다. 그러나, 메사(130) 둘레의 하부 반도체층(123)의 가장자리 일부 영역은 반사 절연층(133)으로 덮이지 않고 외부에 노출될 수 있다.
반사 절연층(133)은 전자빔 증발법과 같은 증착 기술을 이용하여 증착된 후, 사진 및 식각 기술을 이용하여 패터닝될 수 있다. 반사 성능 및 패터닝 공정을 위해 반사 절연층(133)의 두께가 제어된다.
한편, 상기 패터닝 공정에 의해 형성되는 반사 절연층(133)의 측면들, 예컨대, 개구부들(133a, 133b)의 측벽 및 하부 반도체층(123)의 가장자리 영역 상의 반사 절연층(133)의 측면은 하부 반도체층(123)에 대해 경사진 면을 형성한다. 이에 대해서는 도 23을 참조하면 뒤에서 상세히 설명된다.
한편, 제1 전극층(135) 및 제2 전극층(137)은 반사 절연층(133) 상에 배치된다. 제1 전극층(135) 및 제2 전극층(137)은 동일 재료로 형성될 수 있으며, 나아가 동일 공정에 의해 함께 형성될 수 있다. 예를 들어, 제1 전극층(135) 및 제2 전극층(137)은 리프트 오프 공정을 이용하여 동일 공정으로 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 전극층(135)과 제2 전극층(137)이 별개의 공정을 이용하여 동일 재료 또는 서로 다른 재료로 형성될 수도 있다. 제1 전극층(135) 및 제2 전극층(137)의 층 구조 및 재료에 대해서는 도 27을 참조하여 뒤에서 상세하게 설명된다.
또한, 제1 전극층(135)은 제2 전극층(137)을 제외한 대부분의 영역에 형성되며, 반사 절연층(133)의 개구부(133a)를 통해 노출된 하부 반도체층(123)의 제1 콘택 영역(123a)에 콘택한다. 제1 콘택 영역(123a)은 메사(130) 내측으로 연장하여 하부 반도체층(123)에서 전류를 분산시킨다.
제1 전극층(135)은 또한, 메사(130) 주위의 하부 반도체층(123)의 가장자리 영역에서 하부 반도체층(123)에 콘택한다. 제1 전극층(135)이 하부 반도체층(123)의 가장자리에 콘택하는 영역이 제2 콘택 영역(123b)이다. 제2 콘택 영역(123b)은 메사 주위에서 메사(130)를 둘러쌀 수 있다. 제2 콘택 영역(123b)이 하부 반도체층(123)의 가장자리를 따라 메사(130)를 둘러싸므로, 하부 반도체층(123)에서 넓은 범위에 걸쳐 전류를 분산시킬 수 있다. 또한, 도 21에 도시한 바와 같이, 상기 제1 콘택 영역(123a)과 제2 콘택 영역(123b)은 서로 연결될 수 있으나, 이에 한정되는 것은 아니며, 서로 이격될 수도 있다. 제1 전극층(135)은 반사 절연층(133)에 의해 상부 반도체층(127) 및 활성층(125) 그리고 도전층(131)으로부터 전기적으로 절연된다.
한편, 제2 전극층(137)은 상부 반도체층(127) 또는 도전층(131) 상에 배치된다. 제2 전극층(137)은 메사(130) 상부에 한정되어 배치될 수 있으나, 반드시 이에 한정되는 것은 아니다. 또한, 도시한 바와 같이, 제2 전극층(137)은 제1 전극층(135)으로 둘러싸일 수 있으나, 반드시 이에 한정되는 것은 아니다.
또한, 제2 전극층(137)은 개구부들(133b)을 통해 상부 반도체층(127)에 전기적으로 접속된다. 예를 들어, 상기 제2 전극층(137)은 개구부들(133b)을 통해 도전층(131)에 접속하여 상부 반도체층(127)에 전기적으로 접속될 수 있다. 이를 위해, 제2 전극층(137)은 개구부(133b)를 덮는다.
상부 절연층(139))은 제1 전극층(135) 및 제2 전극층(137) 상에 배치되며, 제2 콘택 영역(123b)을 덮을 수 있다. 상부 절연층(139)은 제1 전극층(135)을 노출시키는 개구부(139a) 및 제2 전극층(137)을 노출시키는 개구부(139b)를 갖는다. 상기 개구부들(139a, 139b)에 의해 제1 전극 패드 영역(143a) 및 제2 전극 패드 영역(143b)이 정의된다.
상기 제1 전극 패드 영역(143a) 및 제2 전극 패드 영역(143b)은 솔더 페이스트와 같은 도전성 접착제를 이용하여 인쇄회로보드에 본딩될 수 있다. 솔더 페이스트와 같은 도전성 접착제의 쇼트를 방지하기 위해 제1 전극 패드 영역(143a)과 제2 전극 패드 영역(143b)은 충분한 거리, 예컨대 약 300㎛ 이격될 수 있다.
상부 절연층(139))은 산화물 절연층, 질화물 절연층 또는 폴리이미드, 테플론, 파릴렌 등의 폴리머로 형성될 수 있다. 제1 전극층(135) 및 제2 전극층(137) 상에서 상부 절연층(139)의 접착력을 개선하기 위해 제1 전극층(135) 및 제2 전극층(137)의 최상층은 Ti층일 수 있다.
도 23은 도 21 및 도 22의 개구부(130a) 내의 제1 콘택 영역(123a)과 개구부 측벽(130a) 부분을 확대한 확대 단면도이다.
도 23을 참조하면, 반사 절연층(133)은 메사(130)를 덮으면 개구부(130a) 내부의 하부 반도체층(123)의 일부를 덮는다. 따라서, 제1 콘택 영역(123a)은 개구부(130a)의 측벽, 즉 메사(130)로부터 거리 a만큼 떨어져 있다. 여기서, a는 제1 콘택 영역(123a)을 확보하기 위해 메사(130)로부터 가까울수록 좋으나, 너무 가까우면 공정 불량에 의해 메사(130)에 손상을 줄 수 있으므로 공정 안정성을 위해 일정 거리 이상 떨어질 필요가 있다. 따라서, a는 공정 마진을 고려하여 1.5㎛ 이상일 수 있으며, 제1 콘택 영역(123a)을 확보하기 위해 10㎛ 이하일 수 있다.
한편, 제1 콘택 영역(123a)을 정의하는 반사 절연층(133)의 개구부(133a)는 사진 및 식각 기술을 이용하여 형성되며, 따라서, 개구부(133a)의 측벽은 사진 및 식각 기술을 이용하여 경사지게 형성될 수 있다. 반사 절연층(133)을 식각하는 동안 노출되는 하부 반도체층(123)의 표면이 손상될 수 있다. 따라서, 손상된 하부 반도체층(123)의 표면을 건식 식각 기술을 이용하여 제거할 수 있으며, 이에 따라, 도 23에 도시한 바와 같이, 제1 콘택 영역(123a)이 반사 절연층(133) 하부의 하부 반도체층(123) 표면에 비해 약간 아래로 내려갈 수 있다.
상기 개구부(133a)의 측벽이 하부 반도체층(123)에 대해 이루는 각을 Θ라 하고, 상기 반사 절연층(133)의 두께를 h라 할 때, 각 Θ는 다음 수학식 1을 만족시킨다.
(수학식 1)
tan-1 (2h/a) ≤Θ≤ 55°.
Θ가 55°보다 크면 제1 전극층(135)에 깨짐이 발생되기 쉽다(도 29 참조). 한편, 도 23에서 b는 개구부(133a)의 측벽을 하부 반도체층(123)에 투영했을 때의 거리를 나타낸다. tan-1 (2h/a)는 b가 a의 1/2일 때의 Θ를 나타낸다. 즉, Θ가 tan-1 (2h/a)보다 작을 경우, 개구부(133a)의 측벽이 차지하는 부분이 과도하게 증가한다.
반사 절연층(133)은 뒤에서 다시 설명하지만, 설계된 두께를 가질 때 양호한 반사율 특성을 나타낸다. 그러나 개구부(133a)의 측벽은 반사 절연층(133)의 설계된 두께보다 작은 두께로 구성되므로, 반사율이 상대적으로 아주 낮다. 반사율이 낮은 부분이 a의 1/2을 넘게 차지할 경우, 반사 절연층(133)의 반사 성능을 확보하기 곤란하다.
더욱이, 도전층(131)을 금속층으로 형성한 경우, 반사 절연층(133)이 반사시키는 영역은 상대적으로 줄어든다. 이에 따라, 반사 절연층(133)의 개구부(133a) 측벽들이 반사 절연층(133)의 반사 가능한 부분에서 차지하는 비율이 증가되므로, 반사율이 낮은 측벽을 줄일 필요가 있다.
상기 수학식 1에 의한 경사각 조건은 개구부(133a)에만 해당되는 것은 아니며, 메사(130) 주위의 하부 반도체층(123) 상에 위치하는 반사 절연층(133)의 측면에 대해서도 동일하게 해당되며, 이에 대해 상세한 설명은 생략한다.
도 24는 반사 절연층(133)을 설명하기 위한 개략적인 단면도이다.
도 24를 참조하면, 반사 절연층(133)은 굴절률이 서로 다른 제1 재료층(134a)과 제2 재료층(134b)을 교대로 적층한 적층 구조를 갖는다. 예를 들어, 제1 재료층(134a)은 SiO2층이고, 제2 재료층(134b)은 TiO2층일 수 있다.
한편, 반사 절연층(133)의 최하층과 최상층은 제1 재료층, 예컨대 SiO2층일 수 있다. 최하층은 메사(130) 및 하부 반도체층(123)에 대한 반사 절연층(133)의 접착력을 향상시키기 위해 상대적으로 두껍게 형성될 수 있으며, 최상층은 반사 절연층(133) 상에 형성되는 제1 전극층(135)의 접착력을 향상시키기 위해 상대적으로 두껍게 형성될 수 있다.
상기 제1 재료층들(133a) 및 제2 재료층들(133b)은 상대적으로 넓은 파장 범위에서 높은 반사율을 갖도록 그 두께가 설정된다. 예를 들어, 반사 절연층(133)은 약 400 내지 700nm의 범위에서 약 90% 이상의 높은 반사율을 가질 수 있다. 반사 절연층(133)은 활성층(125)에서 생성된 광에 대해 높은 반사율을 가지며, 나아가, 외부에서 유입된 가시광, 예컨대 형광체로부터 파장변환된 녹색광이나 적색광에 대해서도 높은 반사율을 가질 수 있다.
도 25는 41층을 이용한 반사 절연층의 파장에 따른 반사율과 함께 21층을 이용한 반사 절연층의 파장에 따른 반사율의 시뮬레이션 그래프이다.
도 25를 참조하면, 41층을 이용한 반사 절연층은 대략 390 내지 780nm의 넓은 파장 범위에서 거의 100%의 높은 반사율을 나타내는 것을 알 수 있다. 이에 반해, 21층을 이용한 반사 절연층은 대략 420 내지 800nm의 넓은 파장 범위에서 95% 이상의 높은 반사율을 나타내며, 이 범위 내의 대부분의 영역에서 거의 100%의 반사율을 나타낸다.
41층의 반사 절연층은 21층의 반사 절연층에 비해 더 양호한 반사율을 갖는 것을 확인할 수 있다. 그러나, 41층의 반사 절연층은 대략 3.8㎛의 두께를 갖기 때문에, 사진 및 식각 기술을 이용하여 패터닝하는 것이 곤란하다. 식각하는 동안 포토레지스트가 견디지 못해 무너지기 쉽고, 포토레지스트를 두껍게 형성할 경우, 반사 절연층(133)의 측면이 양호한 경사각을 갖도록 패터닝하기 어렵다.
반사 절연층(133)의 패터닝을 고려하여, 반사 절연층의 두께는 약 2.5㎛ 이하, 구체적으로 2㎛이하이다. 또한, 양호한 반사율을 유지하기 위해, 반사 절연층(133)은 1㎛ 이상, 구체적으로 1.5㎛ 이상일 수 있다.
도 26(a), 6(b) 및 6(c)는 각각 5층, 10층 및 15층으로 구성된 반사 절연층의 파장에 따른 반사율을 나타내는 그래프들이다.
도 26을 참조하면, 반사 절연층의 층에 따라 반사율이 달라지는 것을 확인할 수 있으며, 15층 이하에서 양호한 반사율을 얻기 어렵다는 것을 알 수 있다.
따라서, 반사 절연층(133)은 적어도 216층 이상, 즉, 8쌍 이상의 제1 재료층과 제2 재료층의 적층 구조를 가질 필요가 있다. 한편, 반사 절연층(133)의 두께는 패터닝 공정을 고려하여 작게 할 필요가 있으며, 따라서, 도 25의 그래프에서 확인할 수 있듯이 11쌍 이하, 구체적으로 21층 이하로 형성될 수 있다.
또한, 반사 절연층(133)을 충분한 적층 구조로 형성하더라도, 도 23에 도시한 바와 같이, 반사 절연층(133)의 측면은 충분한 적층 구조를 갖지 못하며, 식각에 의해 손상된 면을 갖는다. 따라서, 반사 절연층(133)의 측면에서 반사율은 상당히 낮을 것이다. 그러므로 반사 절연층(133)의 측면의 경사각을 조절하여 측면이 차지하는 면적을 줄일 필요가 있다.
도 27은 본 발명의 특정 실시예에 따른 전극층을 설명하기 위한 개략적인 단면도이다.
도 27을 참조하면, 제1 전극층(135) 및 제2 전극층(137)은 접착층(135a), 금속 반사층(135b), 확산 방지층(135c, 135d) 및 산화방지층(135e)을 포함할 수 있다. 제1 전극층(135)의 최하층인 접착층(135a)은 하부 반도체층(123)에 오믹 콘택할 수 있다. 예를 들어, 접착층(135a)으로 Ti, Cr, Ni 등이 사용될 수 있다. 한편, 상기 금속 반사층(135b)은 제1 전극층(135)으로 입사된 광을 반사시켜 발광 다이오드의 반사율을 증가시킨다. 금속 반사층(135b)으로는 Al이 사용될 수 있다. 또한, 확산 방지층(135c, 135d)은 금속 원자의 확산을 방지하여 금속 반사층(135b)을 보호한다. 특히, 확산 방지층(135c, 135d)은 Sn과 같은 솔더 페이스트 내의 금속 원자의 확산을 방지할 수 있다. 확산 방지층(135c, 135d)은 Cr, Ti, Ni, Mo, TiW 또는 W 또는 이들의 조합을 포함할 수 있다. 도 27에서 두 층으로 구성된 확산 방지층(135c, 135d)을 도시하고 있으나, 이에 한정되는 것은 아니며, 단층 또는 세층 이상으로 구성될 수도 있다. 예들 들어, Mo, TiW 및 W은 단층으로 형성될 수 있다. 한편, Cr, Ti, Ni은 쌍으로 형성될 수 있다. 특히, 상기 확산 방지층은 Ti/Ni 또는 Ti/Cr을 적어도 21쌍 포함할 수 있다. 한편, 산화방지층(135e)은 확산 방지층(135c, 135d)의 산화를 방지하기 위해 형성되며, Au를 포함할 수 있다. Au는 또한 솔더 페이스트에 의한 접착층의 기능을 수행한다.
상기 제1 전극층(135) 및 제2 전극층(137)은 상기 산화방지층(135e) 상에 위치하는 접착층(135f)을 더 포함할 수 있다. 접착층은 Ti, Cr, Ni 또는 Ta를 포함할 수 있다. 접착층(135f)은 제1 및 제2 전극층들(135, 137)과 상부 절연층(139)의 접착력을 향상시키기 위해 사용될 수 있다.
도 27에 도시한 바와 같이, 산화방지층(135e) 아래에 접착층(135a), 금속 반사층(135b) 및 확산 방지층(135c, 135d)을 반복하여 형성할 수도 있다. 도 27에서는 이들 층들(136a)이 세 번 반복되어 하층 구조(36a), 중층 구조(136b) 및 상층 구조(136c)를 구성하고 있으며, 이에 따라, 높은 반사율과 함께 Sn과 같은 솔더에 안전한 전극층(135, 137)을 제공할 수 있다. 예를 들어, 상기 제1 및 제2 전극층들(137, 139)은 Cr/Al/Ni/Ti/Cr/Al/Ni/Ti/Cr/Al/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다. 도 27에서 동일한 층들이 반복되는 것으로 도시하였으나, 본 발명은 이에 한정되는 것은 아니며, 다른 재료층들이 적층될 수도 있으며, 층 수는 조절될 수 있다.
도 28은 본 발명의 특정 실시예에 따른 반사 절연층(133)의 개구부(133a)의 형상을 설명하기 위한 개략적인 도면들이고, 도 29는 도 28의 개구부들의 단부에 형성된 제1 전극층(135)을 보여주는 사진들이다. 여기서, 도 28(a)는 종래 기술에 따른 반사 절연층(133)의 개구부(133a)의 마스크 패턴을 나타내고, 도 28(b)는 본 발명의 특정 실시예에 따른 반사 절연층(133)의 개구부(133a)의 마스크 패턴을 나타낸다.
도 28(a) 및 도 28(b)를 참조하면, 종래 기술에 따른 반사 절연층(133)의 개구부(133a)의 마스크 패턴은 기다란 형상을 가지며, 끝 단부가 라운딩된 것이다. 이에 반해, 본 발명의 특정 실시예에 따른 반사 절연층(133)의 개구부(133a)의 마스크 패턴은 끝 단부가 폭이 넓어지면서 라운드 형상을 갖는다.
도 29(a) 및 도 29(b)를 참조하면, 종래의 마스크 패턴을 이용하여 반사 절연층(133)의 개구부(133a)를 형성할 경우, 도 29(a)에서 보이듯이, 반사 절연층(133)의 측벽에 심한 이중 단차가 형성되고, 반사 절연층(133)과 하부 반도체층(123)이 이루는 각이 증가한다. 상기 경사각은 59.7°이며, 이에 따라, 제1 전극층(135)에 도시한 바와 같이, 깨짐이 발생했다.
이에 반해, 본 실시예에와 같이 반사 절연층(133)의 개구부(133a)의 마스크 패턴 형상을 변경한 경우, 도 29(b)에서 볼 수 있듯이, 경사각이 51.8°로 감소하며, 제1 전극층(135)에 깨짐은 발생하지 않았다.
즉, 반사 절연층(133)의 개구부(133a)의 마스크 패턴 형상을 도 28(b)와 같이 변경함으로써, 개구부(133a)의 끝 단부에서 반사 절연층(133)의 측벽을 매끄럽게 형성할 수 있으며, 이에 따라, 제1 전극층(135)의 깨짐을 방지할 수 있다. 또한, 도 28(b)의 마스크 패턴을 사용함으로써, 실제 형성되는 반사 절연층(133)의 개구부(133a) 또한 끝 단부가 폭이 넓어지는 라운드 형상을 갖게 된다.
도 30은 본 발명의 또 다른 실시예에 따른 발광 소자 모듈을 설명하기 위한 개략적인 단면도이다.
도 30을 참조하면, 발광 소자 모듈은 패드들(153a, 153b)을 갖는 인쇄회로보드(151) 및 솔더 페이스트(155)를 통해 인쇄회로보드(151)에 접착된 발광 다이오드(100)를 포함한다. 여기서, 발광 다이오드는 앞서 도 21 및 도 22를 참조하여 설명한 발광 다이오드를 개략적으로 도시한 것이다.
인쇄회로보드는 인쇄회로가 형성된 기판으로서, 발광 소자 모듈을 제공하기 위한 기판이면 특별히 한정되지 않는다.
한편, 종래에는 리드 프레임이나 리드 전극들이 형성된 인쇄회로기판에 발광 다이오드가 실장되고, 이러한 발광 다이오드가 실장된 패키지가 인쇄회로보드 상에 실장되어 왔다. 그러나, 본 실시예에서는 발광 다이오드(1000)가 직접 솔더 페이스트(155)를 통해 인쇄회로보드(151) 상에 실장되어 있다.
발광 다이오드(1000)는 플립칩 형태로 뒤집어져서 인쇄회로보드 상에 실장된다. 발광 다이오드(1000)는 인쇄회로보드에 실장되기 위해 제1 전극 패드 영역(143a) 및 제2 전극 패드 영역(143b)을 가진다. 도 21을 참조하여 설명한 바와 같이, 이들 제1 및 제2 전극 패드 영역들(143a, 143b)은 상부 절연층(139)의 개구부에 의해 정의되며, 따라서, 발광 다이오드(1000)의 일면에서 리세스되어 위치할 수 있다.
한편, 발광 다이오드(1000)의 하면, 즉 제1 및 제2 전극 패드 영역들(143a, 143b)에 대향하는 면은 파장변환기(145)로 덮일 수 있다. 파장변환기(145)는 발광 다이오드(1000)의 하면뿐만 아니라 측면을 덮을 수 있다.
도 31은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 31을 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광 소자 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.
바디부(1030)는 발광 소자 모듈(1020)을 수용 및 지지하여, 발광 소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다.
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(1037)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.
발광 소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 다이오드(1021)를 포함한다. 발광 소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.
기판(1023)은 발광 다이오드(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 다이오드(1021)는 상술한 본 발명의 실시예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다.
확산 커버(1010)는 발광 다이오드(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 다이오드(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
도 32는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛은 적어도 하나의 기판 및 복수의 발광 다이오드(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
바텀커버(2180)는 상부로 개구되어, 기판, 발광 다이오드(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드와 결합될 수 있다. 기판은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판은 복수로 형성되어, 복수의 기판들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판으로 형성될 수도 있다.
발광 다이오드(2160)는 상술한 본 발명의 실시예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다. 발광 다이오드(2160)들은 기판 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 다이오드(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 다이오드(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광 다이오드(2160) 상에 위치한다. 발광 다이오드(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 다이오드는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 33은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 다이오드(3110)를 포함한다. 기판(3220)은 발광 다이오드(3110)를 지지하고 발광 다이오드(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 다이오드(3110)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 다이오드(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 다이오드는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 34는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 34를 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 다이오드(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 다이오드(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 다이오드(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 다이오드(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 다이오드(4010)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광 다이오드(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 다이오드(4010)로부터 이격되어 배치될 수 있고, 발광 다이오드(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 다이오드(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 다이오드(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이와 같이, 본 발명의 실시예들에 따른 발광 다이오드는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.
이상 한정된 실시예 및 도면을 참조하여 설명하였으나, 본 발명의 기술사상의 범위 내에서 다양한 변형 실시가 가능하다는 점은 통상의 기술자에게 자명할 것이다. 예를 들어, 실시예 및 도면에서는 플립형 발광 다이오드를 예로 들어 설명하였으나 이는 예시적인 것이며, 수평형 발광 다이오드나 수직형 발광 다이오드, 또는 발광 다이오드 이외의 발광소자에서도 본 발명의 기술사상은 이용될 수 있다. 따라서, 본 발명의 보호범위는 특허청구범위의 기재 및 그 균등 범위에 의해 정해져야 한다.
10, 121: 기판
11(123): 제1 도전형 반도체층(하부 반도체층)
13, 125: 활성층
15(127): 제2 도전형 반도체층(상부 반도체층)
21: 하부 절연층, 21a,b: 개구부
22: 상부 절연층, 22a, b: 비아
30: 제1 전극
31: 제2 전극 연결패드
32: 단절부
40: 제2 전극
41: 반사도전층
43: 장벽층
50: 절연반사부, 51: 제1 절연반사부, 52: 제2 절연반사부
60: 제1 패드
70: 제2 패드
90: 반사전극 확장부
100: 파장 변환층
110: 형광체 입자
123a 제1 콘택 영역
123b 제2 콘택 영역
133 반사 절연층
135 제1 전극층
137 제2 전극층
139 상부 절연층
143a 제1 전극 패드 영역
143b 제2 전극 패드 영역
C1: 제1 컨택부, C2: 제2 컨택부
E1: 제1 메사 노출부, E2: 제2 메사 노출부, E3: 제3 메사 노출부
M, 130:메사

Claims (38)

  1. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 적층되고, 상기 제1 도전형 반도체층의 적어도 일부 면적이 노출되도록 식각되어 형성된 하나 이상의 메사 구조;
    상기 노출된 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극;
    상기 메사 상면에 형성되어 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극;을 포함하고,
    메사 상면 테두리 부분의 적어도 일부 영역에는 상기 제2 전극으로 덮이지 않고 상기 제2 도전형 반도체층이 노출되는 메사 노출부가 형성되고,
    상기 메사 노출부는 상기 제2 전극과 상기 메사 상면 테두리 사이의 이격거리가 제1 이격거리인 제1 메사 노출부 및 제2 이격거리인 제2 메사 노출부를 포함하며,
    상기 제2 이격거리는 상기 제1 이격거리보다 크고,
    적어도 상기 제2 메사 노출부 상부에는 절연반사부가 형성되는 것을 특징으로 하는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 메사 상면에는 상기 제2 전극으로 둘러싸인 제3 메사 노출부가 더 형성되는 것을 특징으로 하는 발광 다이오드.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 절연반사부는 상대적으로 장파장 범위의 광을 반사하기 위한 제1 절연반사부 및 상대적으로 단파장 범위의 광을 반사하기 위한 제2 절연반사부의 적층을 포함하는 것을 특징으로 하는 발광 다이오드.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 절연반사부 하부에는 하부 절연층이 형성되는 것을 특징으로 하는 발광 다이오드.
  5. 청구항 5에 있어서,
    상기 하부 절연층에는 제1 개구부 및 제2 개구부가 형성되고,
    상기 제1 전극 및 제2 전극은 각각 상기 제1 개구부 및 제2 개구부에 형성되는 것을 특징으로 하는 발광 다이오드.
  6. 청구항 1에 있어서,
    상기 메사 노출부는 소자 테두리 부분의 적어도 일부 영역에 형성되는 것을 특징으로 하는 발광 다이오드.
  7. 청구항 1에 있어서,
    상기 제1 이격거리는, 상기 제2 전극이 확장된 반사전극 확장부와 상기 메사 상면 테두리 사이의 이격 거리인 것을 특징으로 하는 발광 다이오드.
  8. 청구항 7에 있어서,
    상기 반사전극 확장부는 소자 꼭지점 부분에 형성되는 것을 특징으로 하는 발광 다이오드.
  9. 청구항 1에 있어서,
    상기 제2 이격거리는 20㎛ 이상인 것을 특징으로 하는 발광 다이오드.
  10. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 전극 및 상기 제2 전극을 각각 외부전원과 전기적으로 연결하기 위한 제1 패드 및 제2 패드를 포함하고,
    상기 제1 패드 및 상기 제2 패드는 각각 제1 컨택부 및 제2 컨택부를 통해 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결되며,
    상기 제2 컨택부는 상기 제1 컨택부보다 큰 것을 특징으로 하는 발광 다이오드.
  11. 청구항 1 또는 청구항 2에 있어서,
    상기 제2 전극과 전기적으로 연결되는 제2 전극 연결패드를 더 포함하고,
    상기 제1 전극과 상기 제2 전극 연결패드는 상부 절연층에 의해 전기적으로 절연되는 것을 특징으로 하는 발광 다이오드.
  12. 청구항 11에 있어서,
    상기 제1 전극과 상기 제2 전극 연결패드는 동일한 공정으로 형성되는 것을 특징으로 하는 발광 다이오드.
  13. 청구항 3의 발광 다이오드를 포함하는 발광 다이오드 패키지로서,
    상기 기판을 투과하여 방출된 광의 파장을 변환시키는 파장 변환층을 더 포함하는 것을 특징으로 하는 발광 다이오드 패키지.
  14. 청구항 13에 있어서,
    상기 발광 다이오드는 청색 발광 다이오드이고,
    상기 파장 변환층은 황색, 녹색, 적색 중 하나 이상의 형광체를 포함하는 것을 특징으로 하는 발광 다이오드 패키지.
  15. 청구항 5의 발광 다이오드를 제조하는 방법으로서,
    상기 제1 개구부 및 제2 개구부는 서로 다른 공정 단계에서 형성되는 것을 특징으로 하는 방법.
  16. 발광 다이오드 및 파장 변환층을 포함하는 발광 다이오드 패키지로서,
    상기 발광 다이오드는 활성층에서 발생된 광을 투명 기판 방향으로 반사하는 반사전극 및 상기 반사전극으로 덮이지 않은 메사 상부에 형성되는 절연반사부를 포함하고,
    상기 절연반사부는 상기 파장 변환층에서 파장 변환된 광을 반사하기 위한 제1 절연반사부 및 상기 활성층에서 발생된 광을 반사하기 위한 제2 절연반사부를 포함하며,
    상기 파장 변환층에서 파장 변환된 광은 상기 활성층에서 발생된 광보다 장파장의 광인 것을 특징으로 하는 발광 다이오드 패키지.
  17. 청구항 16에 있어서,
    상기 제1 절연반사부는 상기 제2 절연반사부보다 상기 투명 기판 쪽에 가깝게 형성되는 것을 특징으로 하는 발광 다이오드 패키지.
  18. 하부 반도체층;
    상기 하부 반도체층 상에 배치된 상부 반도체층;
    상기 하부 반도체층과 상기 상부 반도체층 사이에 배치된 활성층;
    상기 상부 반도체층 및 활성층을 통해 상기 하부 반도체층을 노출시키는 제1 개구부;
    상기 상부 반도체층 및 하부 반도체층을 덮되, 상기 제1 개구부 내에서 상기 하부 반도체층의 제1 콘택 영역을 정의하는 제2 개구부를 갖는 반사 절연층; 및
    상기 반사 절연층 상에 배치되되, 상기 하부 반도체층의 제1 콘택 영역에 접속하는 제1 전극층을 포함하고,
    상기 반사 절연층은 제1 굴절률을 갖는 제1 재료층과 제2 굴절률을 갖는 제2 재료층이 교대로 적층된 적층 구조를 갖고,
    상기 제1 콘택 영역은 상기 제1 개구부의 바닥면 내에 위치하고,
    상기 제2 개구부의 측벽이 상기 하부 반도체층에 대해 이루는 각을 Θ, 상기 반사 절연층의 두께를 h, 상기 제1 콘택 영역으로부터 상기 제1 개구부의 측벽까지의 상기 제1 개구부의 바닥면의 길이를 a라 할 때 다음 수학식 1을 만족시키는 발광 다이오드.
    (수학식 1)
    tan-1 (2h/a) ≤Θ≤ 55°.
  19. 청구항 18에서,
    상기 콘택 영역으로부터 상기 제1 개구부의 측벽까지의 상기 제1 개구부의 바닥면의 길이 a는 1.5 내지 10㎛ 범위 내이고,
    상기 반사 절연층의 두께 h는 1 내지 2.5㎛ 범위 내인 발광 다이오드.
  20. 청구항 19에 있어서,
    상기 반사 절연층은 상기 제1 재료층과 상기 제2 재료층의 쌍을 8개 내지 11개 포함하는 발광 다이오드.
  21. 청구항 20에 있어서,
    상기 제1 재료층은 SiO2층이고 상기 제2 재료층은 TiO2층인 발광 다이오드.
  22. 청구항 21에 있어서,
    상기 반사 절연층의 첫번째층 및 마지막층은 SiO2층인 발광 다이오드.
  23. 청구항 18에 있어서,
    상기 제2 개구부는 기다란 형상을 갖되, 상기 제2 개구부의 일측 끝 단부는 폭이 넓어진 라운드 형상을 갖는 발광 다이오드.
  24. 청구항 18에 있어서,
    상기 상부 반도체층 및 상기 활성층을 포함하는 메사를 더 포함하고,
    상기 메사 주위에서 상기 제1 도전형 반도체층의 가장자리를 따라 제2 콘택 영역이 배치되며,
    상기 제1 전극층은 상기 메사 주위로 연장되어 상기 제2 콘택 영역에 접속하는 발광 다이오드.
  25. 청구항 24에 있어서,
    상기 제1 콘택 영역은 상기 제2 콘택 영역에서 연장하는 발광 다이오드.
  26. 청구항 25에 있어서,
    복수의 제1 콘택 영역이 상기 제2 콘택 영역에서 연장하는 발광 다이오드.
  27. 청구항 18에 있어서,
    상기 반사 절연층 상에 배치된 제2 전극층을 더 포함하고,
    상기 반사 절연층은 상기 상부 반도체층 상에 위치하는 적어도 하나의 제3 개구부를 더 포함하고,
    상기 제2 전극층은 상기 제3 개구부를 통해 상기 상부 반도체층에 전기적으로 연결되는 발광 다이오드.
  28. 청구항 27에 있어서,
    상기 상부 반도체층과 상기 반사 절연층 사이에 배치되어 상기 상부 반도체층에 콘택하는 도전층을 더 포함하고,
    상기 도전층은 상기 제3 개구부를 통해 노출되고,
    상기 제2 전극층은 상기 제3 개구부를 통해 상기 도전층에 접속하는 발광 다이오드.
  29. 청구항 27에 있어서,
    상기 제1 전극층 및 상기 제2 전극층 상에 배치된 상부 절연층을 더 포함하되, 상기 상부 절연층은 상기 제1 전극층 및 상기 제2 전극층을 각각 노출시켜 제1 전극 패드 영역 및 제2 전극 패드 영역을 정의하는 개구부들을 갖는 발광 다이오드.
  30. 청구항 29에 있어서,
    상기 제1 전극층 및 제2 전극층은 각각 상기 상부 절연층과 접하는 Ti층을 포함하는 발광 다이오드.
  31. 청구항 27에 있어서,
    상기 제2 전극층은 상기 제1 전극층과 동일한 재료로 형성된 발광 다이오드.
  32. 청구항 31에 있어서,
    상기 제2 전극층은 상기 제1 전극층으로 둘러싸인 발광 다이오드.
  33. 청구항 31에 있어서,
    상기 제1 전극층 및 제2 전극층은 오믹 콘택층, 금속 반사층, 확산 방지층 및 산화 방지층을 포함하는 발광 다이오드.
  34. 청구항 18에 있어서,
    상기 하부 반도체층 아래에 위치하는 기판을 더 포함하는 발광 다이오드.
  35. 하부 반도체층;
    상기 하부 반도체층 상에 배치되고, 상기 상부 반도체층 및 상기 활성층을 포함하는 메사;
    상기 메사 및 상기 메사 주위의 상기 하부 반도체층을 덮되, 상기 하부 반도체층의 가장자리를 노출시키는 반사 절연층;
    상기 반사 절연층 상에 배치되며, 상기 메사 주위의 상기 하부 반도체층의 가장자리에 콘택하는 제1 전극층을 포함하고,
    상기 반사 절연층은 제1 굴절률을 갖는 제1 재료층과 제2 굴절률을 갖는 제2 재료층이 교대로 적층된 적층 구조를 갖고,
    상기 반사 절연층의 측면이 상기 하부 반도체층에 대해 이루는 각을 Θ, 상기 반사 절연층의 두께를 h, 상기 제1 전극층이 상기 하부 반도체층의 가장자리에 콘택하는 콘택 영역으로부터 상기 메사 측벽까지의 거리를 a라 할 때 다음 수학식 1을 만족시키는 발광 다이오드.
    (수학식 1)
    tan-1 (2h/a) ≤Θ≤ 55°.
  36. 청구항 35에서,
    상기 제1 전극층이 상기 하부 반도체층의 가장자리에 콘택하는 콘택 영역으로부터 상기 메사 측벽까지의 거리 a는 1.5 내지 10㎛ 범위 내이고,
    상기 반사 절연층의 두께 h는 1 내지 2.5㎛ 범위 내인 발광 다이오드.
  37. 청구항 36에 있어서,
    상기 반사 절연층은 상기 제1 재료층과 상기 제2 재료층의 쌍을 8개 내지 11개 포함하는 발광 다이오드.
  38. 인쇄회로보드;
    청구항 18 내지 청구항 37 중 어느 한 항의 발광 다이오드; 및
    상기 발광 다이오드를 상기 인쇄회로보드에 본딩하는 솔더 페이스트를 포함하고,
    상기 솔더 페이스트는 상기 제1 전극층에 접속되는 발광 소자 모듈.
KR1020160080406A 2015-07-10 2016-06-27 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈 KR102641239B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2016/006923 WO2017010705A1 (ko) 2015-07-10 2016-06-29 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
US15/867,148 US10270007B2 (en) 2015-07-10 2018-01-10 Light emitting diode, method for manufacturing the same, and light emitting device module having the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020150098612 2015-07-10
KR20150098612 2015-07-10
KR1020150162518 2015-11-19
KR20150162518 2015-11-19

Publications (2)

Publication Number Publication Date
KR20170007117A true KR20170007117A (ko) 2017-01-18
KR102641239B1 KR102641239B1 (ko) 2024-02-29

Family

ID=57992445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160080406A KR102641239B1 (ko) 2015-07-10 2016-06-27 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈

Country Status (2)

Country Link
US (1) US10270007B2 (ko)
KR (1) KR102641239B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018143525A1 (ko) * 2017-02-02 2018-08-09 순천대학교 산학협력단 마이크로 어레이 발광다이오드 제조방법 및 조명 장치
KR20190073133A (ko) * 2017-12-18 2019-06-26 엘지디스플레이 주식회사 마이크로led 표시장치
CN110416380A (zh) * 2018-04-26 2019-11-05 厦门乾照光电股份有限公司 发光二极管的倒装芯片及其制造方法和发光方法
WO2022065865A1 (ko) * 2020-09-24 2022-03-31 서울바이오시스주식회사 고효율 발광 소자, 그것을 갖는 유닛 픽셀, 및 그것을 갖는 디스플레이 장치

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937928B2 (en) 2017-11-09 2021-03-02 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
CN108878600A (zh) * 2018-06-21 2018-11-23 厦门乾照光电股份有限公司 发光二极管的倒装芯片及其制造方法
CN108828841B (zh) * 2018-07-26 2021-01-15 武汉华星光电技术有限公司 Led背光装置及led显示装置
TW202008616A (zh) * 2018-08-03 2020-02-16 新世紀光電股份有限公司 發光二極體晶片與發光二極體裝置
US11393955B2 (en) 2018-08-03 2022-07-19 Genesis Photonics Inc. Light emitting diode and manufacturing method thereof
CN109037407B (zh) * 2018-08-03 2024-04-23 厦门乾照光电股份有限公司 半导体发光芯片及其制造方法
TWD201271S (zh) * 2018-11-08 2019-12-01 晶元光電股份有限公司 發光二極體之部分
KR20200088042A (ko) 2019-01-14 2020-07-22 서울바이오시스 주식회사 심자외선 발광 다이오드
US11355686B2 (en) * 2019-03-29 2022-06-07 Seoul Semiconductor Co., Ltd. Unit pixel having light emitting device, pixel module and displaying apparatus
JP2022532327A (ja) * 2019-05-14 2022-07-14 ソウル バイオシス カンパニー リミテッド 発光チップ
CN111987083A (zh) * 2019-05-23 2020-11-24 群创光电股份有限公司 电子装置以及发光单元
JP7023899B2 (ja) * 2019-07-29 2022-02-22 日機装株式会社 半導体発光素子
CN110518105B (zh) * 2019-08-02 2023-11-28 晶能光电股份有限公司 倒装led芯片反射电极制备方法及其结构
USD899384S1 (en) * 2019-11-04 2020-10-20 Putco, Inc. Surface-mount device
KR20210091895A (ko) * 2020-01-15 2021-07-23 삼성전자주식회사 발광 소자
US11469345B2 (en) * 2021-01-21 2022-10-11 Excellence Opto. Inc. Vertical light emitting diode structure with high current dispersion and high reliability
US20220246799A1 (en) * 2021-01-29 2022-08-04 PlayNitride Display Co., Ltd. Micro light-emitting diode and display panel
CN113363363B (zh) * 2021-06-02 2022-09-16 厦门三安光电有限公司 半导体发光二极管及其制备方法
CN113851567B (zh) * 2021-11-26 2022-04-12 泉州三安半导体科技有限公司 一种发光二极管芯片、发光装置
US20230213715A1 (en) * 2022-01-03 2023-07-06 Apple Inc. Technologies for Increased Volumetric and Functional Efficiencies of Optical Packages
CN115000269B (zh) * 2022-06-07 2024-03-01 淮安澳洋顺昌光电技术有限公司 一种发光二极管及发光二极管封装件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130030283A (ko) * 2013-02-08 2013-03-26 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 다이오드 패키지 및 그것을 제조하는 방법
US20130264592A1 (en) * 2012-04-09 2013-10-10 Cree, Inc. Wafer level packaging of multiple light emitting diodes (leds) on a single carrier die
KR20140004315A (ko) * 2012-07-02 2014-01-13 서울바이오시스 주식회사 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.
KR20140012177A (ko) * 2011-09-01 2014-01-29 도시바 테크노 센터 인크. Led로부터의 다중 파장의 광을 반사하기 위한 분산형 브래그 반사기
KR20140028803A (ko) * 2012-08-30 2014-03-10 서울바이오시스 주식회사 반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법
KR20140057968A (ko) * 2012-11-05 2014-05-14 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 어레이
JP5589812B2 (ja) * 2010-12-06 2014-09-17 豊田合成株式会社 半導体発光素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780268B2 (en) * 2006-04-04 2017-10-03 Cree, Inc. Submount based surface mount device (SMD) light emitter components and methods
KR101110937B1 (ko) 2010-05-17 2012-03-05 엘지이노텍 주식회사 질화물 반도체 발광소자
WO2011145794A1 (ko) * 2010-05-18 2011-11-24 서울반도체 주식회사 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법
TW201347141A (zh) 2012-05-04 2013-11-16 Chi Mei Lighting Tech Corp 發光二極體結構及其製造方法
US8835961B2 (en) * 2012-08-02 2014-09-16 Intermolecular, Inc. Index-matched insulators
JP5915504B2 (ja) * 2012-11-06 2016-05-11 日亜化学工業株式会社 半導体発光素子
KR102091844B1 (ko) 2013-07-02 2020-04-14 서울바이오시스 주식회사 정전방전에 강한 발광 다이오드 칩 및 그것을 갖는 발광 다이오드 패키지
KR102223038B1 (ko) 2013-12-17 2021-03-08 삼성전자주식회사 반도체 발광소자 및 이를 구비한 반도체 발광장치
US10032960B2 (en) * 2014-06-03 2018-07-24 Semicon Light Co., Ltd. Semiconductor light emitting device of a flip chip and method for manufacturing same
KR101539430B1 (ko) 2014-09-02 2015-07-27 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5589812B2 (ja) * 2010-12-06 2014-09-17 豊田合成株式会社 半導体発光素子
KR20140012177A (ko) * 2011-09-01 2014-01-29 도시바 테크노 센터 인크. Led로부터의 다중 파장의 광을 반사하기 위한 분산형 브래그 반사기
US20130264592A1 (en) * 2012-04-09 2013-10-10 Cree, Inc. Wafer level packaging of multiple light emitting diodes (leds) on a single carrier die
KR20140004315A (ko) * 2012-07-02 2014-01-13 서울바이오시스 주식회사 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.
KR20140028803A (ko) * 2012-08-30 2014-03-10 서울바이오시스 주식회사 반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법
KR20140057968A (ko) * 2012-11-05 2014-05-14 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 어레이
KR20130030283A (ko) * 2013-02-08 2013-03-26 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 다이오드 패키지 및 그것을 제조하는 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018143525A1 (ko) * 2017-02-02 2018-08-09 순천대학교 산학협력단 마이크로 어레이 발광다이오드 제조방법 및 조명 장치
US11121170B2 (en) 2017-02-02 2021-09-14 Industry-Academic Cooperation Foundation Of Sunchon National University Method for manufacturing micro array light emitting diode and lighting device
KR20190073133A (ko) * 2017-12-18 2019-06-26 엘지디스플레이 주식회사 마이크로led 표시장치
CN110416380A (zh) * 2018-04-26 2019-11-05 厦门乾照光电股份有限公司 发光二极管的倒装芯片及其制造方法和发光方法
WO2022065865A1 (ko) * 2020-09-24 2022-03-31 서울바이오시스주식회사 고효율 발광 소자, 그것을 갖는 유닛 픽셀, 및 그것을 갖는 디스플레이 장치

Also Published As

Publication number Publication date
KR102641239B1 (ko) 2024-02-29
US10270007B2 (en) 2019-04-23
US20180145224A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
KR102641239B1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
US10998479B2 (en) Light emitting diode
US10950755B2 (en) Light emitting diode, method of fabricating the same and LED module having the same
US10749080B2 (en) Light-emitting diode and application therefor
US10290772B2 (en) Light-emitting diode and manufacturing method therefor
US10340425B2 (en) Light emitting diode having light blocking layer
KR20160025455A (ko) 발광 소자 및 이의 제조 방법
US20210359188A1 (en) Light emitting diode
KR20160025456A (ko) 발광 다이오드 및 그 제조 방법
KR20160046538A (ko) 발광 소자 및 그 제조 방법
US10270008B2 (en) Light emitting element including metal bulk
KR20160149827A (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
KR20190129454A (ko) 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
KR101769048B1 (ko) 발광 소자, 이를 포함하는 발광소자 패키지 및 조명 장치
KR20170016630A (ko) 발광 다이오드 및 그 제조 방법
KR20170078562A (ko) 발광 소자
KR102499308B1 (ko) 발광 다이오드
KR20170124898A (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자
KR102475409B1 (ko) 금속 벌크를 포함하는 발광 소자
US20230317765A1 (en) Light-emitting device
CN117810338A (zh) 发光元件及具有此发光元件的背光单元及显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)