KR20190129454A - 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지 - Google Patents

반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지 Download PDF

Info

Publication number
KR20190129454A
KR20190129454A KR1020180054120A KR20180054120A KR20190129454A KR 20190129454 A KR20190129454 A KR 20190129454A KR 1020180054120 A KR1020180054120 A KR 1020180054120A KR 20180054120 A KR20180054120 A KR 20180054120A KR 20190129454 A KR20190129454 A KR 20190129454A
Authority
KR
South Korea
Prior art keywords
layer
insulating
disposed
light emitting
conductive
Prior art date
Application number
KR1020180054120A
Other languages
English (en)
Other versions
KR102607596B1 (ko
Inventor
김태훈
심재인
윤주헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180054120A priority Critical patent/KR102607596B1/ko
Priority to US16/181,592 priority patent/US10811568B2/en
Priority to CN201910103435.1A priority patent/CN110473891B/zh
Publication of KR20190129454A publication Critical patent/KR20190129454A/ko
Application granted granted Critical
Publication of KR102607596B1 publication Critical patent/KR102607596B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 실시예는, 리세스 영역 및 돌출 영역을 갖는 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 상기 돌출 영역 상에 차례로 적층된 활성층 및 제2 도전형 반도체층; 상기 제2 도전형 반도체층 상에 배치되는 반사 전극층; 상기 제1 도전형 반도체층 및 상기 반사 전극층를 덮으며 상기 제1 도전형 반도체층의 콘택 영역 상에 배치된 제1 개구부 및 상기 반사 전극층의 콘택 영역 상에 배치된 제2 개구부를 갖는 절연층; 상기 절연층 상에 배치되며 상기 절연층의 상기 제1 개구부 내로 연장되어 상기 제1 도전형 반도체층의 상기 콘택 영역과 전기적으로 연결되는 제1 도전성 패턴; 상기 절연층 상에 배치되며 상기 절연층의 상기 제2 개구부 내로 연장되어 상기 반사 전극층와 전기적으로 연결되는 제2 도전성 패턴; 및 상기 제1 및 제2 도전성 패턴을 덮으며, 상기 제1 및 제2 도전성 패턴 상에 배치된 제3 및 제4 개구부를 갖는 절연성 다층막 구조;를 포함하는 반도체 발광소자를 제공한다.

Description

반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지 {SEMICONDUCTOR LIGHT EMITTING DEVICE AND SEMICONDUCTOR LIGHT EMITTING DEVICE PACKAGE USING THE SAME}
본 발명은 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지에 관한 것이다.
발광다이오드는 전기에너지를 이용하여 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 접합된 반도체의 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 발광다이오드는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광다이오드를 이용한 휴대폰 키패드, 턴 시그널 램프, 카메라 플래쉬 등의 상용화에 힘입어, 최근 발광다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등 그의 응용제품과 같이, 발광다이오드의 용도가 점차 대형화, 고출력화, 고효율화된 제품으로 진행하고 있으며 그 용도가 점차 넓어지고 있다.
이러한 발광다이오드는 활성층에서 방출된 빛 중 일부가, 발광다이오드가 실장된 패키지 본체의 표면에서 반사되어 발광다이오드로 입사됨에 따라, 외부 광추출 효율이 감소되는 문제점이 있었다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 외부 광추출효율이 향상된 반도체 발광소자 및 반도체 발광소자 패키지를 제공하는데 있다.
본 발명의 일 실시예는, 리세스 영역 및 돌출 영역을 갖는 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 상기 돌출 영역 상에 차례로 적층된 활성층 및 제2 도전형 반도체층; 상기 제2 도전형 반도체층 상에 배치되는 반사 전극층; 상기 제1 도전형 반도체층 및 상기 반사 전극층를 덮으며 상기 제1 도전형 반도체층의 콘택 영역 상에 배치된 제1 개구부 및 상기 반사 전극층의 콘택 영역 상에 배치된 제2 개구부를 갖는 절연층; 상기 절연층 상에 배치되며 상기 절연층의 상기 제1 개구부 내로 연장되어 상기 제1 도전형 반도체층의 상기 콘택 영역과 전기적으로 연결되는 제1 도전성 패턴; 상기 절연층 상에 배치되며 상기 절연층의 상기 제2 개구부 내로 연장되어 상기 반사 전극층와 전기적으로 연결되는 제2 도전성 패턴; 및 상기 제1 및 제2 도전성 패턴을 덮으며, 상기 제1 및 제2 도전성 패턴 상에 배치된 제3 및 제4 개구부를 갖는 절연성 다층막 구조;를 포함하는 반도체 발광소자를 제공한다.
본 발명의 일 실시예는, 내면에 제1 절연성 다층막 구조가 형성된 홈부를 갖는 패키지 본체; 상기 홈부 내에 플립칩 본딩에 의해 전기적으로 접속되는 반도체 발광소자; 및 상기 홈부 내에 충전되어 상기 반도체 발광소자를 덮는 봉지부;를 포함하며, 상기 반도체 발광소자는, 리세스 영역 및 돌출 영역을 갖는 제1 도전형 반도체층과, 상기 제1 도전형 반도체층의 상기 돌출 영역 상에 차례로 적층된 활성층 및 제2 도전형 반도체층과, 상기 제2 도전형 반도체층 상에 배치되는 반사 전극층과, 상기 제1 도전형 반도체층 및 상기 반사 전극층를 덮으며 상기 제1 도전형 반도체층의 콘택 영역 상에 배치된 제1 개구부 및 상기 반사 전극층의 콘택 영역 상에 배치된 제2 개구부를 갖는 절연층과, 상기 절연층 상에 배치되며 상기 절연층의 상기 제1 개구부 내로 연장되어 상기 제1 도전형 반도체층의 상기 콘택 영역과 전기적으로 연결되는 제1 도전성 패턴과, 상기 절연층 상에 배치되며 상기 절연층의 상기 제2 개구부 내로 연장되어 상기 반사 전극층와 전기적으로 연결되는 제2 도전성 패턴, 및 상기 제1 및 제2 도전성 패턴을 덮으며, 상기 제1 및 제2 도전성 패턴 상에 배치된 제3 및 제4 개구부를 갖는 제2 절연성 다층막 구조를 포함하며, 상기 제1 및 제2 절연성 다층막 구조는 제1 굴절률을 갖는 제1 절연막과, 상기 제1 굴절률 보다 높은 제2 굴절률을 갖는 제2 절연막이 교대로 적층된 분산 브래그 반사기(Distributed Bragg Reflector)를 이루는 반도체 발광소자 패키지를 제공한다.
본 발명의 기술적 사상에 따른 반도체 발광소자 및 반도체 발광소자 패키지는, 반도체 발광소자의 표면 반사율이 향상되어, 반도체 발광소자 패키지의 표면에서 반사된 빛이 반도체 발광소자로 다시 입사되는 것이 방지되며, 외부 광추출 효율이 향상될 수 있다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 의한 반도체 발광소자의 개략적인 평면도이다.
도 2는 도 1의 반도체 발광소자를 I-I'를 따라 절개한 측단면도이다.
도 3는 도 2의 A1 부분의 확대도이다.
도 4는 도 3의 A2 부분의 확대도이다.
도 5 및 도 6은 본 발명의 변형예이다.
도 7 내지 도 20은 도 2의 반도체 발광소자의 제조공정을 나타내는 주요 단계별 도면들이다.
도 21은 본 발명의 일 실시예에 따른 반도체 발광소자를 반도체 발광소자 패키지에 적용한 예를 나타내는 측단면도이다.
도 22는 도 21의 A3 부분의 확대도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 다음과 같이 설명한다.
도 1 내지 도 4를 참조하여, 본 발명의 일 실시예에 의한 반도체 발광소자(10)에 대해 설명한다. 도 1은 본 발명의 일 실시예에 의한 반도체 발광소자의 개략적인 평면도이고, 도 2는 도 1의 반도체 발광소자를 I-I'를 따라 절개한 측단면도이다. 도 3는 도 2의 A1 부분의 확대도이며, 도 4는 도 3의 A2 부분의 확대도이다.
본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자(10)는 기판(105), 발광 구조물(110), 반사 전극층(144), 절연층(130), 제1 및 제2 도전성 패턴(155n, 155p) 및, 다층막 구조(160)를 포함할 수 있다.
상기 기판(105)은 전면(105s1) 및 상기 전면(105s1)에 대향하는 후면(105s2)을 가질 수 있다. 상기 기판(105)은 반도체 성장용 기판일 수 있으며, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 상기 사파이어는 전기적으로 절연성을 가지며 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체일 수 있으며, 질화물 반도체 성장용 기판으로 이용될 수 있다.
명세서 전체에 걸쳐서, '전면' 및 '후면' 등의 용어는 구성요소에 있어 상대적인 위치를 구별하기 위해 사용되는 것으로써, 이들 용어들에 의하여 본 발명의 기술적 사상이 한정되는 것이 아니다. 따라서, 이들 '전면' 및 '후면' 등과 같은 용어는 다른 용어, 예를 들어 '제1면' 및 '제2면' 등과 같은 용어, 또는 '상부면' 및 '하부면' 등과 같은 용어로 대체되어 명세서의 구성요소들을 설명하기 위하여 사용될 수도 있다. 따라서, 상기 기판(105)의 상기 전면(105s1) 및 상기 후면(105s2)은 상기 기판(105)의 상부면(105s1) 및 하부면(105s2)로 대체되거나, 또는 상기 기판(105)의 제1면(105s1) 및 제2면(105s2)으로 대체되어 사용될 수 있다.
상기 발광 구조물(110)은 상기 기판(105)의 상기 전면(105s1) 상에 배치될 수 있다.
일 예에서, 상기 기판(105)의 상기 전면(105s1)은 요철 구조로 형성될 수 있으며, 이러한 요철 구조는 상기 발광 구조물(110)을 구성하는 반도체 층들의 결정성과 외부 광추출 효율을 향상시킬 수 있다. 본 실시예에서는 상기 기판(105)의 상기 전면(105s1)의 요철 구조는 돔 형상의 볼록한 형태를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 기판(105)의 상기 전면(105s1)의 요철 구조는 사각형, 삼각형 등의 다양한 형태로 형성될 수 있다. 또한, 상기 기판(105)의 상기 전면(105s1)의 요철 구조는 선택적으로 형성될 수 있으며, 생략될 수도 있다.
일 예에서, 상기 기판(105)은 실시 형태에 따라서 추후 제거될 수도 있다. 예를 들어, 상기 발광 구조물(110)을 성장시키기 위한 성장용 기판으로 제공된 후 분리 공정을 거쳐 제거될 수 있다. 상기 기판(105)의 분리는 레이저 리프트 오프(LLO), 케미컬 리프트 오프(CLO) 등의 방식을 통해 상기 발광 구조물(110)과 분리될 수 있다.
상기 발광 구조물(110)은 제1 도전형 반도체층(115), 활성층(120) 및 제2 도전형 반도체층(125)을 포함할 수 있다.
상기 제1 도전형 반도체층(115)은 상기 기판(105)의 상기 전면(105s1)으로부터 성장되어 형성될 수 있다. 상기 제1 도전형 반도체층(115)은 n형 불순물이 도핑된 반도체로 이루어질 수 있으며, n형 질화물 반도체층일 수 있다.
평면으로 보았을 때, 상기 제1 도전형 반도체층(115)은 사각형 모양일 수 있다. 평면으로 보았을 때, 상기 제1 도전형 반도체층(115)은 반시계 방향으로 차례로 배열되는 제1 코너(C1), 제2 코너(C2), 제3 코너(C3) 및 제4 코너(C4)를 가질 수 있다. 평면으로 보았을 때, 상기 제1 도전형 반도체층(115)은 상기 제1 코너(C1)와 상기 제2 코너(C2) 사이의 제1 모서리(S1), 상기 제2 코너(C2)와 상기 제3 코너(C3) 사이의 제2 모서리(S2), 상기 제3 코너(C3)와 상기 제4 코너(C4) 사이의 제3 모서리(S3), 및 상기 제4 코너(C4)와 상기 제1 코너(C1) 사이의 제4 모서리(S4)를 가질 수 있다. 따라서, 상기 제1 및 제3 모서리들(S1, S3)은 서로 대향할 수 있고, 상기 제2 및 제4 모서리들(S2, S4)은 서로 대향할 수 있다.
일 예에서, 평면으로 보았을 때, 상기 제1 도전형 반도체층(115)은 상기 기판(105) 상에 자기정렬될 수 있으므로, 상기 제1 도전형 반도체층(115)의 상기 제1 내지 제4 코너들(C1~C4), 및 상기 제1 내지 제4 모서리들(S1 ~ S4)은 상기 기판(105)에도 동일하게 적용될 수 있다.
상기 제1 도전형 반도체층(115)은 리세스 영역(E) 및 돌출 영역(M)을 가질 수 있다. 상기 리세스 영역(E)은 식각 영역으로 명명되고, 상기 돌출 영역(M)은 메사 영역으로 명명될 수도 있다. 도면들에서, 도면 부호 'B'는 상기 리세스 영역(E)과 상기 돌출 영역(M) 사이의 경계(B)를 나타낼 수 있다. 상기 제1 도전형 반도체층(115)에서, 상기 돌출 영역(M)의 상부면은 상기 리세스 영역(E)의 상부면 보다 높을 수 있다.
일 예에서, 상기 돌출 영역(M)은 하부에서 상부로 갈수록 점점 좁아지는 모양일 수 있다. 따라서, 상기 돌출 영역(M)은 경사진 측면을 가질 수 있다.
일 예에서, 상기 리세스 영역(E)의 상부면의 일부는 제1 콘택 영역(CT1)으로 정의할 수 있다. 일 예에서, 상기 돌출 영역(M)의 상부면의 적어도 일부는 제2 콘택 영역(CT2)으로 정의할 수 있다.
명세서 전체에 걸쳐서, '제1', '제2' 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 '제1 구성요소'는 '제2 구성요소'로 명명될 수 있다.
상기 제1 도전형 반도체층(115)에서, 상기 돌출 영역(M)은 상기 제1 내지 제4 모서리들(S1 ~ S4)과 이격될 수 있고, 상기 돌출 영역(M)과 상기 제1 내지 제4 모서리들(S1 ~ S4) 사이에 상기 리세스 영역(E)이 배치될 수 있다.
평면으로 보았을 때, 상기 리세스 영역(E)은 상기 제1 모서리(S1)의 일부로부터 상기 제3 모서리(S3)를 향하는 방향으로 연장될 수 있다.
상기 활성층(120) 및 상기 제2 도전형 반도체층(125)은 상기 제1 도전형 반도체층(115)의 상기 돌출 영역(M)의 상부면 상에 차례로 적층될 수 있다. 상기 제2 도전형 반도체층(125)은 p형 불순물이 도핑된 반도체로 이루어질 수 있으며, p형 질화물 반도체층일 수 있다.
일 예에서, 실시 형태에 따라서 상기 제1 및 제2 도전형 반도체층들(115, 125)은 위치가 바뀌어 적층될 수도 있다. 이러한 제1 및 제2 도전형 반도체층들(115, 125)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x<1, 0≤y<1, 0≤x+y<1임)을 가지며, 예컨대, GaN, AlGaN, InGaN, AlInGaN 등의 물질이 이에 해당될 수 있다.
상기 활성층(120)은 상기 제1 및 제2 도전형 반도체층들(115, 125) 사이에 개재될 수 있다. 상기 활성층(120)은 상기 반도체 발광소자(10)의 동작 시에 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출할 수 있다. 상기 활성층(120)은 상기 제1 및 제2 도전형 반도체층들(115, 125)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층들(115, 125)이 GaN계 화합물 반도체인 경우, 상기 활성층(120)은 GaN의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 InGaN계 화합물 반도체를 포함할 수 있다. 또한, 상기 활성층(120)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multiple Quantum Wells, MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 다만, 이에 제한되는 것은 아니므로 상기 활성층(120)은 단일 양자우물 구조(Single Quantum Well, SQW)가 사용될 수도 있다.
상기 제2 도전형 반도체층(125)의 상면에는 투명 전극층(140)이 배치될 수 있다. 상기 투명 전극층(140)은 전도성이며 광투과성인 물질로 이루어져, 반사 전극층(144)으로부터 주입되는 전류를 확산시켜, 전류가 제2 도전형 반도체층(125)의 일 영역에 집중되는 것을 방지할 수 있다. 상기 투명 전극층(1040)은 상기 제2 도전형 반도체층(125)을 전체적으로 덮도록 배치될 수 있으나, 실시예에 따라서는 상기 제2 도전형 반도체층(125)의 일부만을 덮도록 배치될 수 있다. 상기 투명 전극층(140)은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 또는 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)과 같은 TCO(Transparent Conductive Oxide)물질을 채용할 수 있으며, Ag 나노와이어(nano wire) 및 CNT(carbon nano tube) 중 적어도 하나가 포함되어 전도성을 가지는 광투과성 폴리머 레진을 채용할 수도 있다.
상기 투명 전극층(140) 상에는 절연층(130)이 배치될 수 있다. 상기 절연층(130)은 상기 투명 전극층(140)을 덮도록 배치되며, 관통홀(PD)이 형성될 수 있다. 상기 절연층(130)은 상기 제1 도전형 반도체층(115)의 일부 및 상기 제2 도전형 반도체층(125)의 일부를 덮을 수 있다. 상기 절연층(130)은 상기 제1 도전형 반도체층(115)의 상기 리세스 영역(E)의 상기 제1 콘택 영역(CT1)을 노출시키는 제1 개구부(OPa)를 포함할 수 있다.
상기 절연층(130)은 상기 활성층(120)에서 방출된 빛 중 기판(105)의 반대방향으로 향하는 빛을 반사시켜 다시 기판(105) 방향으로 리디렉션(redirection)하기 위한 반사 구조이다.
상기 절연층(130)은 다층막 구조를 포함할 수 있으며, 이러한 다층막 구조는 서로 다른 굴절률인 제1 및 제2 굴절률을 갖는 제1 절연막과 제2 절연막이 교대로 적층된 구조일 수 있다. 즉, 상기 절연층(130)은 분산형 브래그 반사기(distributed bragg reflector, DBR)를 이룰 수 있다. 이러한 절연층(130)은 기본적으로 절연 특성 및 광투과 특성을 지닌 재료로 이루어질 수 있으며, 무기질 또는 유기질 물질을 사용하여 형성될 수 있다. 상기 절연층(130)은 절연 특성 및 광투과 특성을 가지는 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등으로 이루어질 수 있다.
상기 반사 전극층(144)은 상기 절연층(130) 상에 배치되되, 관통홀(PD)을 채우도록 배치된다. 따라서, 상기 반사 전극층(144)은 절연층(130)을 관통하여 투명 전극층(140)에 접속될 수 있다. 반사 전극층(144)은 투명 전극층(140)과 오믹 특성을 갖는 도전성 물질이 1층 또는 다층 구조로 이루어질 수 있으며, 고반사성인 Au, W, Pt, Si, Ir, Ag, Al, Cu, Ni, Ti, Cr 등의 물질 및 그 합금 중 하나 이상을 포함한 물질로 형성될 수 있다. 따라서, 반사 전극층(144)으로 인가된 전류는 투명 전극층(140)을 통해 확산될 수 있다.
상기 반사 전극층(144) 상에는 패시베이션층(150)이 배치되어 외부 광추출 효율을 더욱 향상시킬 수 있다. 상기 패시베이션층(150)은 절연층(130)과 동일한 물질로 이루어질 수 있으며, 실시예에 따라서는, 절연층(130)과 유사하게, 분산 브래그 반사기를 이룰 수 있다. 패시베이션층(150)은 투명 전극층(140)을 관통한 빛 중 일부를 기판(105)으로 반사하여 외부 광추출 효율을 더욱 향상시킬 수 있다.
상기 패시베이션층(150)은 상기 반사 전극층(144) 및 상기 절연층(130) 상에 배치될 수 있다. 상기 패시베이션층(150)은 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1)을 노출시키는 제1 개구부(OPa) 및 상기 반사 전극층(144)의 제3 콘택 영역(CT3)을 노출시키는 제2 개구부(OPb)를 가질 수 있다.
상기 제1 도전성 패턴(155n) 및 상기 제2 도전성 패턴(155p)은 상기 패시베이션층(150) 상에 배치되며 서로 동일한 물질로 형성되고 서로 이격될 수 있다. 예를 들어, 상기 제1 도전성 패턴(155n) 및 상기 제2 도전성 패턴(155p)은 Au, W, Pt, Si, Ir, Ag, Al, Cu, Ni, Ti, Cr 등의 물질 및 그 합금 중 하나 이상을 포함한 물질로 형성될 수 있다.
상기 제1 도전성 패턴(155n)은 상기 패시베이션층(150) 상에 배치되며 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1) 상으로 연장되어 상기 제1 도전형 반도체층(115)과 전기적으로 연결될 수 있다. 상기 제1 도전성 패턴(155n)은 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1)과 접촉할 수 있다.
상기 제2 도전성 패턴(155p)은 상기 패시베이션층(150) 상에 배치되며 상기 반사 전극층(144)의 상기 제3 콘택 영역(CT3) 상으로 연장되어 상기 반사 전극층(144)과 전기적으로 연결될 수 있다. 따라서, 상기 제2 도전성 패턴(155p)은 상기 반사 전극층(144)을 통하여 상기 제2 도전형 반도체층(125)과 전기적으로 연결될 수 있다.
평면으로 보았을 때, 상기 제1 도전성 패턴(155n)은 상기 제1 모서리(S1), 상기 제2 모서리(S2) 및 상기 제4 모서리(S4)에 인접할 수 있고, 상기 제2 도전성 패턴(155p)은 상기 제3 모서리(S3)에 인접할 수 있다.
상기 제1 및 제2 도전성 패턴(155n, 155p) 상에는 반도체 발광소자(10)의 외부에서 입사되는 빛이 반사되도록, 절연성 다층막 구조(160)가 배치될 수 있다. 상기 절연성 다층막 구조(160)는 반도체 발광소자(10)의 외부에서 입사되는 빛을 반사하여, 빛이 반도체 발광소자(10)로 흡수되는 것을 방지하며, 일종의 패시베이션층으로서 사용될 수 있다. 또한, 상기 절연성 다층막 구조(160)는 제1 및 제2 솔더 범프(170n, 170p)가 부착되는 제1 및 제2 전극 패드(165n, 165p)를 형성하기 위한 제3 및 제4 개구(160a, 160b)가 형성될 수 있다. 이러한 절연성 다층막 구조(160)는 서로 다른 굴절률인 제1 및 제2 굴절률을 갖는 제1 절연막과 제2 절연막이 교대로 적층된 구조일 수 있다. 즉, 상기 절연성 다층막 구조(160)는 앞서 설명한 분산형 브래그 반사기를 이룰 수 있다. 이러한 절연성 다층막 구조(160)는 기본적으로 절연 특성 및 광투과 특성을 지닌 재료로 이루어질 수 있으며, 무기질 또는 유기질 물질을 사용하여 형성될 수 있다. 상기 절연층(130)은 절연 특성 및 광투과 특성을 가지는 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등으로 이루어질 수 있다.
도 3 및 도 4를 참조하여 절연성 다층막 구조(160)에 대해 자세하게 설명한다.
도 4를 참조하면, 상기 절연성 다층막 구조(160)는 제1 도전성 패턴(155n) 상에 제1 굴절률(n1)을 갖는 제1 절연막((161)이 배치될 수 있다. 또한, 제1 절연막(161) 상에는 제1 굴절률(n1)과 상이한 제2 굴절률(n2)을 갖는 제2 절연막(162)이 배치될 수 있으며, 제1 절연막(161)과 제2 절연막(162)은 적어도 1회 이상 교대로 적층될 수 있다. 상기 절연성 다층막 구조(160)의 측면은 기판(105)의 측면과 공면(co-planar)을 가질 수 있다.
상기 절연성 다층막 구조(160)의 제1 절연막(161) 및 제2 절연막(162)은 상기 발광 구조물(110)의 활성층(120)에서 방출되는 빛의 파장을 λ라고 했을 때에, 제1 절연막(161)은 λ/4n1의 두께(T1)를 가질 수 있으며, 제2 절연막(162)은 λ/4n2의 두께(T2)를 가질 수 있다. 상기 절연성 다층막 구조(160)는 상기 활성층(120)에서 생성된 빛의 파장에 대해서 높은 반사율(95% 이상)을 갖도록 제1 절연막(161) 및 제2 절연막(162)의 굴절률과 두께가 선택되어 설계될 수 있다. 실시예에 따라서는, 제1 절연막(161)의 두께(T1)와 제2 절연막(162)의 두께(T2)는 실질적으로 같은 두께일 수 있다. 또한, 상기 절연성 다층막 구조(160) 중 최상층 절연막(163)은 제2 절연막일 수 있으며, 최상층이 아닌 제1 및 제2 절연막(161, 162)의 두께(T1, T2)보다 두꺼운 두께(T3)를 가질 수 있다. 실시예에 따라서는, 최상층 절연막(163)은 최상층이 아닌 제2 절연막(162)의 두께(T2)보다 2배 이상 두꺼운 두께, 즉, λ/2n2 이상의 두께(T3)를 가질 수 있다. 또한, 상기 절연성 다층막 구조(160)는 적어도 500nm이상의 두께(T4)를 가질 수 있다. 절연성 다층막 구조(160)의 두께(T4)가 500nm 미만인 경우에는, 제1 및 제2 도전성 패턴(155n, 155p)과 패시베이션층(150)에 가해지는 스트레스가 증가할 수 있으며, 이로 인해 반도체 발광소자(10)의 불량이 증가할 수 있다.
상기 제1 굴절률(n1)은 0<n1≤2의 범위에서 결정될 수 있으며, 제2 굴절률(n2)은 1.8≤n2≤4의 범위에서 결정될 수 있다. 또한, 상기 제1 및 제2 굴절률(n1, n2)은 이러한 범위를 내의 값이면서, 상기 제2 굴절률(n2)이 제1 굴절률(n1)보다 큰 값일 수 있다. 또한, 제2 굴절률(n2)은 절연성 다층막 구조(160)의 최상층 절연막(163)과 접하는 외부물질(OM)의 굴절률인 제3 굴절률(n3)보다 큰 값을 가질 수 있다. 또한, 제1 굴절률(n1)은 제3 굴절률(n3)보다 작은 값일 수 있다.
이러한 구성의 절연성 다층막 구조(160)는 최상층 절연막(163)과 접한 외부물질(OM)에서 입사하는 빛(L1)을 반사하여, 제1 도전성 패턴(155n)에 흡수되는 것을 방지할 수 있다. 일반적으로, 외부물질(OM)에서 입사하는 빛(L1)은 활성층(120)에서 방출된 빛이 패키지 본체에서 반사된 것이므로, 이를 반사하여 제1 도전성 패턴(155n)에 흡수되는 것을 방지하면 외부광추출 효율이 향상되는 효과가 있다. 절연성 다층막 구조(160)를 구비하면, 그렇지 않은 경우에 비하여 0.3% 이상의 외부광추출 효율이 향상되는 것으로 측정되었다. 단순하게 반사율을 방향시키기 위해서는 절연성 다층막 구조 대신 고반사율을 가지는 금속층을 증착하는 것을 고려할 수도 있으나, 금속층을 증착하면 하부의 제1 도전성 패턴(155n)의 금속 원소가 금속층에 마이그레이션(migration)되어, 일 실시예에 비하여 반도체 발광소자의 신뢰성이 감소하는 문제가 발생할 수 있다.
아래의 표 1은 절연성 다층막 구조의 굴절률을 다양하게 변형시킨 경우의 반사율과, 절연성 다층막 구조가 구비되지 않은 비교예의 반사율을 비교한 도표이다. 제1 절연막(161)을 SiO2로 형성하고 제2 절연막(162)을 TiO2로 형성하여, 제2 절연막(162)의 굴절률이 제1 절연막(161)의 굴절률보다 높게 구성된 실시예 1, 2의 평균 반사율이, 절연막이 형성되지 않은 경우(비교예1), 제1 절연막의 굴절률이 제2 절연막의 굴절률보다 높게 구성된 경우(비교예2) 및, 제1 절연막만 형성된 경우(비교예3)의 평균 반사율에 비해 월등하게 높은 것을 볼 수 있다.
평균 반사율(%)
실시예1 실시예2 비교예1 비교예2 비교예3
외부물질-공기
제1 절연막-SiO2
제2 절연막-TiO2 		외부물질-Si 수지
제1 절연막-SiO2
제2 절연막-TiO2 		외부물질-공기
제1 절연막-없음
제2 절연막-없음		 외부물질-공기
제1 절연막-TiO2
제2 절연막-SiO2 		외부물질-Si 수지
제1 절연막-TiO2
제2 절연막-없음
90.3 88.6 84.7 84.6 86.5
도 5는 일 실시예의 변형예로서, 절연성 다층막 구조(160')의 일부 영역(160a')이 제1 전극패드(165n) 상에 형성되고, 가장자리 영역에는 소정의 간격(W1)만큼 패시베이션층(150)이 노출된 차이점이 있다. 앞서 설명한 일 실시예와 동일 도면부호가 부여된 구성에 대해서는 설명을 생략한다. 또한, 제1 전극패드(165n)를 기준으로 설명하였으나, 제2 전극패드(165p)에도 동일하게 적용할 수 있다.
반도체 발광소자(10)를 개별소자로 절단하는 기준선인 스크라이빙 라인(scribing line)에는 레이저 빔이 조사되는 데, 고반사율을 가지는 절연성 다층막 구조(160')가 스크라이빙 라인 상에 배치되면 레이저 빔을 반사하여, 반도체 발광소자를 개별소자로 분리하는 것이 어려울 수 있다. 일 실시예의 경우, 스크라이빙 라인에는 소정의 간격(W1)으로 절연성 다층막 구조(160')가 제거된 영역을 형성하여, 반도체 발광소자(10)를 개별 소자로 분리하는 과정에서 조사된 레이저 빔이 반사되는 것을 방지할 수 있다.
또한, 절연성 다층막 구조(160')의 일부 영역(160a')이 제1 전극패드(165n) 상에 중첩되게 배치되어, 절연성 다층막 구조(160')와 제1 전극패드(165n)의 사이에 제1 도전성 패드(155n)가 노출되는 것을 근본적으로 차단될 수 있다.
도 6은 본 발명의 다른 변형예로서, 절연성 다층막 구조(160'')의 가장자리가 기판105)과 소정의 간격(W2)만큼 접하도록 배치되며, 기판(105)의 일 영역(W3)에는 발광구조물(110)이 완전히 제거된 차이점이 있다. 이 경우, 절연층(130)의 측면과 패시베이션층(150)의 측면을 통하여 빛이 입사되는 것을 근본적으로 차단할 수 있다.
제1 전극패드(165n) 상에 형성되고, 가장자리 영역에는 소정의 간격(W1)만큼 패시베이션층(150)이 노출된 차이점이 있다. 앞서 설명한 일 실시예와 동일 도면부호가 부여된 구성에 대해서는 설명을 생략한다. 또한, 제1 전극패드(165n)를 기준으로 설명하였으나, 제2 전극패드(165p)에도 동일하게 적용할 수 있다.
반도체 발광소자(10)를 개별소자로 절단하는 기준선인 스크라이빙 라인(scribing line)에는 레이저 빔이 조사되는 데, 고반사율을 가지는 절연성 다층막 구조(160')가 스크라이빙 라인 상에 배치되면 레이저 빔을 반사하여, 반도체 발광소자를 개별소자로 분리하는 것이 어려울 수 있다. 일 실시예의 경우, 스크라이빙 라인에는 소정의 간격(W1)으로 절연성 다층막 구조(160')가 제거된 영역을 형성하여, 반도체 발광소자(10)를 개별 소자로 분리하는 과정에서 조사된 레이저 빔이 반사되는 것을 방지할 수 있다.
또한, 절연성 다층막 구조(160')의 일부 영역(160a')이 제1 전극패드(165n) 상에 중첩되게 배치되어, 절연성 다층막 구조(160')와 제1 전극패드(165n)의 사이에 제1 도전성 패드(155n)가 노출되는 것을 근본적으로 차단될 수 있다.
다음으로, 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자(10)의 제조방법의 일 예에 대하여 도 7 내지 도 20을 참조하여 설명하기로 한다. 도 7, 도 9, 도 11, 도 13, 도 15, 도 17 및 도 19는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자(10)의 제조방법을 설명하기 위한 개략적인 평면도들이고, 도 8 도 10, 도 12, 도 14, 도 16, 도 18 및 도 20은 각각 도 7, 도 9, 도 11, 도 13, 도 15, 도 17 및 도 19의 I-I'선을 따라 취해진 영역을 개략적으로 나타낸 단면도들이다.
도 7 및 도 8을 참조하면, 기판(105) 상에 발광 구조물(110)을 형성할 수 있다. 상기 기판(105)은 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, 또는 GaN 등의 물질로 형성될 수 있다. 상기 기판(105)은 전면(105s1) 및 상기 전면(105s1)에 대향하는 후면(105s2)을 가질 수 있다.
일 예에서, 상기 기판(105)의 상기 전면(105s1) 상에 요철 구조를 형성할 수 있다. 실시 형태에 따라, 상기 기판(105)의 상기 전면(105s1)의 요철 구조를 형성하는 것은 생략될 수 있다.
상기 기판(105)의 상기 전면(105s1) 상에 발광 구조물(110)을 형성할 수 있다. 상기 발광 구조물(110)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피택시(Molecular Beam Epitaxy, MBE) 등과 같은 공정을 이용하여 형성되는 복수의 층들로 형성될 수 있다. 예를 들어, 상기 발광 구조물(110)은 상기 기판(105)의 상기 전면(105s1) 상에 차례로 형성된 제1 도전형 반도체층(115), 활성층(120) 및 제2 도전형 반도체층(125)을 포함할 수 있다. 상기 제1 도전형 반도체층(115)과 상기 제2 도전형 반도체층(125)은 서로 다른 도전형을 가질 수 있다. 예를 들어, 상기 제1 도전형 반도체층(115)은 n형의 도전형을 가질 수 있고, 상기 제2 도전형 반도체층(125)은 p형의 도전형을 가질 수 있다.
그리고, 상기 발광 구조물(110) 상에 투명 전극층(140)을 형성할 수 있다.
도 9 및 도 10을 참조하면, 사진 및 식각 공정을 이용하여 상기 투명 전극층(140), 상기 제2 도전형 반도체층(125), 상기 활성층(120) 및 상기 제1 도전형 반도체층(115)의 일부를 식각할 수 있다. 따라서, 상기 발광 구조물(110)은 제2 도전형 반도체층(125), 상기 활성층(120) 및 상기 제1 도전형 반도체층(115)의 일부가 제거된 리세스 영역(E) 및 그 주위의 메사 영역(M)을 포함할 수 있다. 메사 영역(M)은 제2 도전형 반도체층(125), 상기 활성층(120) 및 상기 제1 도전형 반도체층(115)이 식각되지 않은 영역으로 정의할 수 있다. 상기 메사 영역(M)은 상기 리세스 영역(E)과 비교하여 상대적으로 돌출된 모양일 수 있다. 상기 리세스 영역(E)은 식각 영역으로 지칭될 수도 있다.
도 11 및 도 12를 참조하면, 상기 투명 전극층(140) 상에 복수의 관통홀(PD)을 가지는 절연층(130)을 형성할 수 있다.
상기 절연층(130)의 상기 복수의 관통홀(PD)은 상기 투명 전극층(140)의 일부를 노출시키는 위치에 배치될 수 있다. 상기 복수의 관통홀(PD)은 상기 메사 영역(M)에 위치할 수 있다.
도 13 및 도 14를 참조하면, 상기 절연층(130) 상에 반사 전극층(144)을 형성할 수 있다. 반사 전극층(144)은 상기 메사 영역(M) 상에 형성되며, 상기 절연층(130)의 일 영역 상에 형성될 수 있다.
도 15 및 도 16을 참조하면, 상기 반사 전극층(144) 상에 패시베이션층(150)을 형성할 수 있다. 상기 패시베이션층(150)은 상기 반사 전극층(144)을 덮도록 배치될 수 있다.
상기 절연층(130) 및 상기 패시베이션층(150)을 관통하고, 상기 리세스 영역(E)의 상기 제1 도전형 반도체층(115)의 일부를 노출시키는 제1 개구부(OPa) 및 상기 패시베이션층(150)을 관통하고, 상기 메사 영역(M)의 상기 반사 전극층(144)의 일부를 노출시키는 제2 개구부(OPb)가 형성될 수 있다.
상기 제1 개구부(OPa)에 의해 노출된 상기 제1 도전형 반도체층(115)의 표면은 제1 콘택 영역(CT1)으로 지칭될 수 있고, 상기 제2 개구부(OPb)에 의해 노출되는 상기 반사 전극층(144)의 표면은 제3 콘택 영역(CT3)으로 지칭될 수 있다.
도 17 및 도 18을 참조하면, 상기 패시베이션층(150)을 갖는 기판(105) 상에 제1 도전성 패턴(155n) 및 제2 도전성 패턴(155p)이 형성될 수 있다.
상기 제1 도전성 패턴(155n) 및 상기 제2 도전성 패턴(155p)을 형성하는 것은 상기 패시베이션층(150)을 갖는 기판(105) 상에 도전성 물질 층을 형성하고, 사진 및 식각 공정을 이용하여 상기 도전성 물질 층의 일부를 식각하는 것을 포함할 수 있다. 상기 제1 도전성 패턴(155n) 및 상기 제2 도전성 패턴(155p)은 서로 동일한 공정에 의해 형성되므로, 서로 동일한 물질로 형성될 수 있다. 상기 제1 도전성 패턴(155n) 및 상기 제2 도전성 패턴(155p)은 서로 동일한 두께로 형성될 수 있다.
상기 제1 도전성 패턴(155n)은 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1)과 전기적으로 연결될 수 있다. 상기 제2 도전성 패턴(155p)은 상기 반사 전극층(144)의 상기 제3 콘택 영역(CT3)과 전기적으로 연결될 수 있다.
도 19 및 도 20을 참조하면, 상기 제1 도전성 패턴(155n) 및 상기 제2 도전성 패턴(155p)을 갖는 기판(105) 상에 제3 개구부(160a) 및 제4 개구부(160b)를 갖는 절연성 다층막 구조(160)가 형성될 수 있다.
상기 절연성 다층막 구조(160)의 상기 제3 개구부(160a)는 상기 제1 도전성 패턴(155n)의 일부 영역을 노출시킬 수 있고, 상기 절연성 다층막 구조(160)의 상기 제4 개구부(160b)는 상기 제2 도전성 패턴(155p)의 일부 영역을 노출시킬 수 있다.
상기 절연성 다층막 구조(160)의 상기 제3 개구부(160a)에 의해 노출되는 상기 제3 연결 전극(155n)의 일부 영역은 제4 콘택 영역(CT4)으로 지칭될 수 있고, 상기 절연성 다층막 구조(160)의 상기 제4 개구부(160b)에 의해 노출되는 상기 제2 도전성 패턴(155p)의 일부 영역은 제5 콘택 영역(CT5)으로 지칭될 수 있다.
일 실시예의 경우, 상기 절연성 다층막 구조(160)를 형성한 후, 후속 공정에서 제1 및 제2 전극 패드(165n, 165p)를 형성하는 것으로 설명하였으나, 실시예에 따라서는, 제1 및 제2 전극 패드(165n, 165p)를 형성한 후에 절연성 다층막 구조(160)를 형성할 수도 있다.
다시 도 1 및 도 2를 참조하면, 상기 절연성 다층막 구조(160)를 갖는 기판(105) 상에 제1 및 제2 전극 패드(165n, 165p)가 형성될 수 있다. 상기 제1 전극 패드(165n)는 상기 제1 도전성 패턴(155n)의 상기 제4 콘택 영역(CT4) 상에 형성될 수 있고, 상기 제2 전극 패드(165p)는 상기 제2 도전성 패턴(155p)의 상기 제5 콘택 영역(CT5) 상에 형성될 수 있다. 상기 제1 및 제2 전극 패드(165n, 165p)는 UBM(under bump metallurgy)일 수 있다. 일 예에서, 상기 제1 및 제2 전극 패드(165n, 165p)의 개수와 배치 구조는 다양하게 변형될 수 있다.
상기 제1 및 제2 전극 패드(165n, 165p)를 갖는 기판(105) 상에 제1 및 제2 솔더 범프(170n, 170p)를 형성할 수 있다. 상기 제1 솔더 범프(170n)는 상기 제1 전극 패드(165n) 상에 형성될 수 있고, 상기 제2 솔더 범프(170p)는 상기 제2 전극 패드(165p) 상에 형성될 수 있다.
상술한 바와 같은 상기 반도체 발광소자(10)는 패키지 형태로 제품화될 수 있다. 이하에서, 상술한 바와 같은 상기 반도체 발광소자(10)를 패키지에 적용한 일 예를 도 21 및 22를 참조하여 설명하기로 한다. 도 21은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자를 반도체 발광소자 패키지에 적용한 일 예를 개략적으로 나타낸 단면도이다.
도 21을 참조하면, 반도체 발광소자 패키지(1000)는 광원인 반도체 발광소자(1001), 패키지 본체(1002), 한 쌍의 리드 프레임(1010) 및 봉지부(1005)를 포함할 수 있다. 여기서 반도체 발광소자(1001)는 상기 도 1의 반도체 발광소자(10)일 수 있으며, 이에 대해서는 앞서 설명하였으므로, 구체적인 설명은 생략한다.
상기 반도체 발광소자(1001)는 상기 리드 프레임(1010)에 실장될 수 있다. 한 쌍의 리드 프레임(1010)은 제1 리드 프레임(1012)과 제2 리드 프레임(1014)을 포함할 수 있다. 상기 도 1을 참조하면, 반도체 발광소자(1001)는 제1 솔더 범프(170n) 및 제2 솔더 범프(170p)를 통해, 상기 제1 리드 프레임(1012) 및 제2 리드 프레임(1014)과 각각 연결될 수 있다.
패키지 본체(1002)는 반도체 발광소자(1001)가 내부에 배치되는 홈부(1003)를 구비할 수 있으며, 홈부(1003)의 내벽에는 반사 효율 및 광 추출 효율이 향상되도록 제1 절연성 다층막 구조(1004)가 배치될 수 있다. 상기 제1 절연성 다층막 구조(1004)는 홈부(1003)의 저면에 대응되는 영역에 제1 및 제2 리드 프레임(1012, 1014)이 노출되는 영역을 가질 수 있다. 상기 제1 절연성 다층막 구조(1004)는 반도체 발광소자(1001)가 실장되는 영역에도 제1 솔더 범프(170n) 및 제2 솔더 범프(170p)가 접합될 영역을 제외한 영역에 형성될 수 있다. 따라서, 반도체 발광소자의(1001)의 하부로 입사된 빛도 반사할 수 있다.
도 22를 참조하면, 상기 제1 절연성 다층막 구조(1004)는 반도체 발광소자(1001)에 배치된 제2 절연성 다층막 구조(160)와 동일한 적층구조를 가질 수 있다. 제2 절연성 다층막 구조(160)는 앞서 설명한 도 4의 절연성 다층막 구조(160)와 동일한 적층구조를 가질 수 있다. 따라서, 제1 절연성 다층막 구조(1004)는 도 4에 도시된 절연성 다층막 구조(160)의 적층구조와 유사하게, 홈부(1003)와 접하여 제1 굴절률(n1)을 갖는 제1 절연막이 배치되고, 제1 절연막 상에는 제1 굴절률(n1)보다 높은 굴절률인 제2 굴절률(n2)을 갖는 제2 절연막이 배치될 수 있으며, 제1 절연막과 제2 절연막은 교대로 적층될 수 있다. 상기 반도체 발광소자(1001)의 활성층에서 방출되는 빛의 파장을 λ라고 했을 때에, 제1 절연막은 λ/4n1의 두께를 가질 수 있으며, 제2 절연막은 λ/4n2의 두께를 가질 수 있다. 또한, 봉지부(1005)와 접하는, 제1 절연성 다층막 구조(1004)의 최상층은, 최상층이 아닌 제1 및 제2 절연막의 두께보다 두꺼운 λ/2n2의 두께를 가질 수 있다.
이와 같이, 제1 절연성 다층막 구조(1004)와 제2 절연성 다층막 구조(160)는 서로 동일한 적층구조를 가지므로, 반도체 발광소자(1001)에서 방출된 빛 중 내부 전반사에 의해 다시 반도체 발광소자(1001)로 반사된 빛(L2)을 재반사하여 패키지 본체(1002)의 상부로 향하는 광경로(L3)를 가지도록 하는 일종의 광가이드로 사용될 수 있다.
이러한 홈부(1003)에는 반도체 발광소자(1001)를 봉지하도록 투광성 물질로 이루어진 봉지부(1005)가 형성될 수 있다. 상기 봉지부(1005)에는 파장변환물질이 포함될 수 있다. 구체적으로 상기 봉지부(1005)는, 에폭시 수지 또는 실리콘(silicone) 수지 등과 같은 광투과성 수지에 상기 반도체 발광소자(1001)에서 방출된 빛에 의해 여기되어 다른 파장의 빛을 방출하는 형광체가 적어도 1종 이상 함유되어 이루어질 수 있다. 이를 통해, 청색 광, 녹색 광 또는 적색 광을 발광할 수 있으며, 백색 광, 자외 광 등이 방출될 수 있도록 조절할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10: 반도체 발광소자 105: 기판
110: 발광 구조물 115: 제1 도전형 반도체층
120: 활성층 125: 제2 도전형 반도체층
130: 절연층 140: 투명 전극층
144: 반사 전극층 150: 패시베이션층
155n: 제1 도전성 패턴 155p: 제2 도전성 패턴
160: 다층막 구조 165n: 제1 전극 패드
165p: 제2 전극 패드 170n: 제1 솔더 범프
170p: 제2 솔더 범프

Claims (10)

  1. 리세스 영역 및 돌출 영역을 갖는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층의 상기 돌출 영역 상에 차례로 적층된 활성층 및 제2 도전형 반도체층;
    상기 제2 도전형 반도체층 상에 배치되는 반사 전극층;
    상기 제1 도전형 반도체층 및 상기 반사 전극층를 덮으며 상기 제1 도전형 반도체층의 콘택 영역 상에 배치된 제1 개구부 및 상기 반사 전극층의 콘택 영역 상에 배치된 제2 개구부를 갖는 절연층;
    상기 절연층 상에 배치되며 상기 절연층의 상기 제1 개구부 내로 연장되어 상기 제1 도전형 반도체층의 상기 콘택 영역과 전기적으로 연결되는 제1 도전성 패턴;
    상기 절연층 상에 배치되며 상기 절연층의 상기 제2 개구부 내로 연장되어 상기 반사 전극층와 전기적으로 연결되는 제2 도전성 패턴; 및
    상기 제1 및 제2 도전성 패턴을 덮으며, 상기 제1 및 제2 도전성 패턴 상에 배치된 제3 및 제4 개구부를 갖는 절연성 다층막 구조;를 포함하는 반도체 발광소자.
  2. 제1항에 있어서,
    상기 절연성 다층막 구조는 제1 굴절률을 갖는 제1 절연막과, 상기 제1 굴절률 보다 높은 제2 굴절률을 갖는 제2 절연막이 교대로 적층된 분산 브래그 반사기(Distributed Bragg Reflector)를 이루는 반도체 발광소자.
  3. 제2항에 있어서,
    상기 절연성 다층막 구조는 상기 제1 및 제2 도전성 패턴과 접하는 제1 면 및 이와 대향하는 제2 면을 가지며,
    상기 제1 면에는 상기 제1 절연막이 배치되며, 상기 제2 면에는 상기 제2 절연막이 배치된 반도체 발광소자.
  4. 제3항에 있어서,
    상기 제2 면에 배치된 상기 제2 절연막은, λ/2n2의 두께를 가지는 반도체 발광소자.
    (λ는 상기 활성층에서 방출된 빛의 파장이며, n2는 상기 제2 굴절률임)
  5. 제1항에 있어서,
    상기 절연성 다층막 구조는 가장자리에 상기 절연층이 노출된 영역을 갖는 반도체 발광소자.
  6. 제1항에 있어서,
    상기 제3 및 제4 개구부 내에 배치되며, 상기 제1 및 제2 도전성 패턴과 각각 전기적으로 연결되는 제1 및 제2 전극 패드를 더 포함하며,
    상기 제1 및 제2 전극 패드 중 적어도 하나는 상기 제1 및 제2 도전성 패턴과 상기 절연성 다층막 사이에 개재된 영역을 갖는 반도체 발광소자.
  7. 내면에 제1 절연성 다층막 구조가 형성된 홈부를 갖는 패키지 본체;
    상기 홈부 내에 플립칩 본딩에 의해 전기적으로 접속되는 반도체 발광소자; 및
    상기 홈부 내에 충전되어 상기 반도체 발광소자를 덮는 봉지부;를 포함하며,
    상기 반도체 발광소자는,
    리세스 영역 및 돌출 영역을 갖는 제1 도전형 반도체층과, 상기 제1 도전형 반도체층의 상기 돌출 영역 상에 차례로 적층된 활성층 및 제2 도전형 반도체층과, 상기 제2 도전형 반도체층 상에 배치되는 반사 전극층과, 상기 제1 도전형 반도체층 및 상기 반사 전극층를 덮으며 상기 제1 도전형 반도체층의 콘택 영역 상에 배치된 제1 개구부 및 상기 반사 전극층의 콘택 영역 상에 배치된 제2 개구부를 갖는 절연층과, 상기 절연층 상에 배치되며 상기 절연층의 상기 제1 개구부 내로 연장되어 상기 제1 도전형 반도체층의 상기 콘택 영역과 전기적으로 연결되는 제1 도전성 패턴과, 상기 절연층 상에 배치되며 상기 절연층의 상기 제2 개구부 내로 연장되어 상기 반사 전극층와 전기적으로 연결되는 제2 도전성 패턴, 및 상기 제1 및 제2 도전성 패턴을 덮으며, 상기 제1 및 제2 도전성 패턴 상에 배치된 제3 및 제4 개구부를 갖는 제2 절연성 다층막 구조를 포함하며,
    상기 제1 및 제2 절연성 다층막 구조는 제1 굴절률을 갖는 제1 절연막과, 상기 제1 굴절률 보다 높은 제2 굴절률을 갖는 제2 절연막이 교대로 적층된 분산 브래그 반사기(Distributed Bragg Reflector)를 이루는 반도체 발광소자 패키지.
  8. 제7항에 있어서,
    상기 제2 절연성 다층막 구조는 상기 제1 및 제2 도전성 패턴과 접하는 제1 면 및 이와 대향하는 제2 면을 가지며,
    상기 제1 면에는 상기 제1 절연막이 배치되며, 상기 제2 면에는 상기 제2 절연막이 배치된 반도체 발광소자 패키지.
  9. 제8항에 있어서,
    상기 제1 절연성 다층막 구조는 상기 패키지 본체와 접하는 제3 면 및 이와 대향하는 제4 면을 가지며,
    상기 제3 면에는 상기 제1 절연막이 배치되며, 상기 제4 면에는 상기 제2 절연막이 배치된 반도체 발광소자 패키지.
  10. 제8항에 있어서,
    상기 제1 및 제2 절연성 다층막 구조는 동일한 적층구조를 갖는 반도체 발광소자 패키지.
KR1020180054120A 2018-05-11 2018-05-11 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지 KR102607596B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180054120A KR102607596B1 (ko) 2018-05-11 2018-05-11 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
US16/181,592 US10811568B2 (en) 2018-05-11 2018-11-06 Semiconductor light emitting device and semiconductor light emitting device package using the same
CN201910103435.1A CN110473891B (zh) 2018-05-11 2019-02-01 半导体发光器件及使用其的半导体发光器件封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180054120A KR102607596B1 (ko) 2018-05-11 2018-05-11 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지

Publications (2)

Publication Number Publication Date
KR20190129454A true KR20190129454A (ko) 2019-11-20
KR102607596B1 KR102607596B1 (ko) 2023-11-29

Family

ID=68463357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180054120A KR102607596B1 (ko) 2018-05-11 2018-05-11 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지

Country Status (3)

Country Link
US (1) US10811568B2 (ko)
KR (1) KR102607596B1 (ko)
CN (1) CN110473891B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022119710A (ja) * 2021-02-04 2022-08-17 日亜化学工業株式会社 発光素子及び発光装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149480A (ja) * 2018-02-27 2019-09-05 豊田合成株式会社 半導体素子、発光装置、および発光装置の製造方法
DE102019121178A1 (de) * 2019-08-06 2021-02-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
US11881546B2 (en) * 2019-12-05 2024-01-23 Mikro Mesa Technology Co., Ltd. Device with light-emitting diode
US20210298126A1 (en) * 2020-03-23 2021-09-23 Foshan Huikang Optoelectronic Technology Co., Ltd. Nanophotonic infrared thermal emitters
CN112782889B (zh) 2021-02-10 2022-03-08 Tcl华星光电技术有限公司 背光模组及其制作方法、液晶显示装置
KR20230024121A (ko) * 2021-08-11 2023-02-20 삼성전자주식회사 반도체 발광소자
TWI816177B (zh) * 2021-08-30 2023-09-21 晶元光電股份有限公司 發光元件
CN114256389B (zh) * 2021-12-13 2024-05-17 广东省科学院半导体研究所 一种高密度微led阵列及其制作方法与应用
US20240120452A1 (en) * 2022-10-11 2024-04-11 Creeled, Inc. Reflectors for support structures in light-emitting diode packages
WO2024129339A1 (en) * 2022-12-14 2024-06-20 Lumileds Llc Optical layer for pixels of micro-light emitting diode (led) devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110266570A1 (en) * 2010-04-28 2011-11-03 Advanced Optoelectronic Technology, Inc. Light emitting diode package and manufacturing method thereof
KR20160149827A (ko) * 2015-06-19 2016-12-28 서울바이오시스 주식회사 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1744365B1 (en) 1996-08-27 2009-04-15 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
CN1241272C (zh) 2001-08-22 2006-02-08 索尼公司 氮化物半导体器件及其制造方法
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
US8368114B2 (en) 2007-05-18 2013-02-05 Chiuchung Yang Flip chip LED die and array thereof
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
JP5426124B2 (ja) * 2008-08-28 2014-02-26 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101666442B1 (ko) 2010-03-25 2016-10-17 엘지이노텍 주식회사 발광 다이오드 및 이를 포함하는 발광 소자 패키지
WO2011145794A1 (ko) 2010-05-18 2011-11-24 서울반도체 주식회사 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법
WO2012015153A2 (en) * 2010-07-28 2012-02-02 Seoul Opto Device Co., Ltd. Light emitting diode having distributed bragg reflector
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101752425B1 (ko) 2010-11-18 2017-07-11 서울반도체 주식회사 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
US9196812B2 (en) * 2013-12-17 2015-11-24 Samsung Electronics Co., Ltd. Semiconductor light emitting device and semiconductor light emitting apparatus having the same
TWI550909B (zh) 2014-03-21 2016-09-21 A flip chip type light emitting diode and a method for manufacturing the same, and a flip chip type structure thereof
US9728698B2 (en) * 2014-06-03 2017-08-08 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
KR102197082B1 (ko) 2014-06-16 2020-12-31 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광소자 패키지
US10283685B2 (en) * 2014-09-26 2019-05-07 Seoul Viosys Co., Ltd. Light emitting device and method of fabricating the same
KR20160054712A (ko) * 2014-11-06 2016-05-17 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 패키지
WO2016076637A1 (en) * 2014-11-12 2016-05-19 Seoul Viosys Co., Ltd. Light emitting device
KR102282137B1 (ko) * 2014-11-25 2021-07-28 삼성전자주식회사 반도체 발광소자 및 이를 구비한 반도체 발광장치
EP3054492B1 (en) * 2015-02-03 2024-04-17 Epistar Corporation Light-emitting device
KR102346798B1 (ko) 2015-02-13 2022-01-05 삼성전자주식회사 반도체 발광장치
KR101669122B1 (ko) * 2015-02-26 2016-10-25 엘지이노텍 주식회사 발광 소자 패키지
US9851056B2 (en) * 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
CN205944139U (zh) * 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
US11094865B2 (en) * 2017-01-26 2021-08-17 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device and semiconductor device package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110266570A1 (en) * 2010-04-28 2011-11-03 Advanced Optoelectronic Technology, Inc. Light emitting diode package and manufacturing method thereof
KR20160149827A (ko) * 2015-06-19 2016-12-28 서울바이오시스 주식회사 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022119710A (ja) * 2021-02-04 2022-08-17 日亜化学工業株式会社 発光素子及び発光装置

Also Published As

Publication number Publication date
CN110473891A (zh) 2019-11-19
KR102607596B1 (ko) 2023-11-29
US10811568B2 (en) 2020-10-20
CN110473891B (zh) 2024-09-03
US20190348571A1 (en) 2019-11-14

Similar Documents

Publication Publication Date Title
KR102607596B1 (ko) 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
KR102543183B1 (ko) 반도체 발광소자
KR102641239B1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
US10840412B2 (en) Semiconductor light emitting device
JP5633477B2 (ja) 発光素子
KR101666442B1 (ko) 발광 다이오드 및 이를 포함하는 발광 소자 패키지
JP5847421B2 (ja) 発光素子、発光素子パッケージ
KR102450150B1 (ko) 반도체 발광소자
JP4882792B2 (ja) 半導体発光素子
TWI446586B (zh) 發光裝置
JP2011192999A (ja) 発光素子
KR20190104693A (ko) 반도체 발광소자
KR20070075164A (ko) 발광소자와 그 제조방법
KR20120039412A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR102371326B1 (ko) 발광 소자
KR101054983B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지
KR102458090B1 (ko) 발광 소자
KR101776302B1 (ko) 발광 소자 및 발광 소자 패키지
US20230047372A1 (en) Semiconductor light emitting device
KR102034710B1 (ko) 발광 소자
KR101781217B1 (ko) 발광 소자 및 발광 소자 패키지
KR101115538B1 (ko) 발광소자와 그 제조방법
KR101683901B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR102338140B1 (ko) 반도체소자
KR101337613B1 (ko) 발광소자와 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right