TWI816177B

TWI816177B - 發光元件

Info

Publication number: TWI816177B
Application number: TW110132055A
Authority: TW
Inventors: 卓亨穎
Original assignee: 晶元光電股份有限公司
Priority date: 2021-08-30
Filing date: 2021-08-30
Publication date: 2023-09-21
Also published as: TW202310447A

Abstract

本申請案揭露一種發光元件，包含基板；半導體疊層設置於基板上，包含第一型半導體層、第二型半導體層、活性區域位於第一型半導體層及第二型半導體層之間用以發出一光線；反射結構形成於該半導體疊層上，且具有一或多個反射結構開口；以及導電結構形成於反射結構上，填入一或多個反射結構開口且電性連接第二型半導體層；其中反射結構包含複數組堆疊結構，且複數組堆疊結構包含一第一組堆疊結構，該第一組堆疊結構包含第一子層、第二子層及第三子層依序堆疊於半導體疊層上，第一子層具有第一光學厚度及第一折射率，第二子層具有第二光學厚度及第二折射率，第三子層具有第三光學厚度及第三折射率，第一光學厚度>第三光學厚度>第二光學厚度，且第一折射率<第二折射率<第三折射率。

Description

發光元件

本申請案係關於一種發光元件，更詳言之，係關於一種提升亮度的發光元件。

固態發光元件中的發光二極體(LEDs)具有具低耗電量、低產熱、壽命長、體積小、反應速度快以及良好光電特性，例如具有穩定的發光波長等特性，故已被廣泛的應用於家用裝置、指示燈及光電產品等。

習知的發光二極體包含一基板、一n型半導體層、一活性層及一p型半導體層形成於基板上、以及分別形成於p型/n型半導體層上的p、n-電極。當透過電極對發光二極體通電，且在一特定值的順向偏壓時，來自p型半導體層的電洞及來自n型半導體層的電子在活性區域內結合以放出光。然而，隨著發光二極體應用於不同的光電產品，對於發光二極體的亮度規格也提高，如何提升其亮度，為本技術領域人員所研究開發的目標之一。

1、1’:發光元件

10:基板

10a:基板上表面

12:半導體疊層

121:第一型半導體層

121a:第一型半導體層上表面

122:第二型半導體層

123:活性層

18:透明導電層

18a:透明導電層上表面

180:透明導電層開口

28:暴露區

20:第一接觸層

21:第一保護層

210:第一第一保護層開口

212:第二第一保護層開口

214:第三第一保護層開口

23:第二保護層

230:第一第二保護層開口

232:第二第二保護層開口

234:第三第二保護層開口

25:第三保護層

251:第一第三保護層開口

252:第二第三保護層開口

30:第二接觸層

36:導電結構

360:導電結構開口

40:中間層

40a:中間層上表面

401:第一中間層開口

402:第二中間層開口

50:反射結構

51、51’:堆疊結構

51a、51b、51c:第一子層、第二子層、第三子層

501:第一反射結構開口

502:第二反射結構開口

80a:第一焊墊

80b:第二焊墊

D1、D2:第一距離、第二距離

MS:高台

P1、E1、O1:曲線

R1:楔形部

R2:平台部

R3:連接部

t1、t2、t3:第一厚度、第二厚度、第三厚度

W1、W2、W3、W4:第一側壁、第二側壁、第三側壁、第四側壁

θ1:銳角

〔圖1〕顯示本申請案一實施例發光元件1之上視圖。

〔圖2A〕顯示本申請案一實施例發光元件1之截面圖。

〔圖2B〕顯示本申請案一實施例發光元件1中的一截面局部放大圖。

〔圖2C〕顯示本申請案一實施例發光元件1中的一截面局部放大圖。

〔圖3A〕顯示本申請案一實施例發光元件1’之截面圖。

〔圖3B〕顯示本申請案一實施例發光元件1’中的一截面局部放大圖。

〔圖4〕顯示本申請案一實施例發光元件1以及比較例發光元件的反射率曲線圖。

下文中，將參照圖示詳細地描述本發明之示例性實施例，已使得本發明領域技術人員能夠充分地理解本發明之精神。本發明並不限於以下之實施例，而是可以以其他形式實施。在本說明書中，有一些相同的符號，其表示具有相同或是類似之結構、功能、原理的元件，且為業界具有一般知識能力者可以依據本說明書之教導而推知。為說明書之簡潔度考量，相同之符號的元件將不再重述。

圖1顯示本申請案一實施例發光元件1之上視圖。圖2A顯示圖1中沿A-A’線段之截面圖。發光元件1包含一基板10、一半導體疊層12、一或複數個暴露區28、一第一保護層21、一反射結構50、一第二保護層23、一第一接觸層20、一第二接觸層30、一第三保護層25、一第一焊墊80a、以及一第二焊墊80b。於一實施例中，發光元件1可包含一透明導電層18位於第二型半導體層122上，第二型半導體層122與反射結構50之間。

詳言之，半導體疊層12位於基板10上，包含一第一型半導體層121、一第二型半導體層122及位於第一型半導體層121與第二型半導體層122之間的一活性區域123。暴露區28包含分別位於半導體疊層12的周圍區域及內部區域，且暴露出一第一型半導體層上表面121a。暴露區28包含側壁及底部，底部由被暴露出的第一型半導體層上表面121a構成。第一保護層21覆蓋暴露區28中的部份第一型半導體層上表面121a，並延伸覆蓋部分第二型半導體層122的上表面。換言之，第一保護層21接觸暴露區28部分底部、側壁、以及部分第二型半導體層122的上表面。於另一實施例中，在半導體疊層12的周圍，第一保護層21更延伸覆蓋至與基板上表面10a相接的第一型半導體層121的側壁(圖未示)。第一保護層21包含一或複數個第一第一保護層開口210、一或複數個第二第一保護層開口212，第一第一保護層開口210位於第二型半導體層122上，暴露出第二型半導體層122，及/或透明導電層18，第二第一保護層開口212分別位於半導體疊層12內部區域的暴露區28上，且暴露出第一型半導體層上表面121a。於一實施例中，透明導電層18位於第一第一保護層開口210內，且延伸至第一保護層21上。反射結構50位於透明導電層18或第二型半導體層122上，包含一或複數個第一反射結構開口501對應於暴露區28及透明導電層開口180形成，以及一或複數個第二反射結構開口502暴露出透明導電層18，及/或第二型半導體層122。導電結構36位於反射結構50上，經由反射結構開口502與透明導電層18，及/或第二型半導體層122電性連接。於一實施例中(圖未示)，反射結構50包含複數個島狀結構分佈於第二型半導體層122上，導電結構36經由島狀結構之間的間隙與透明導電層18及第二型半導體層122電性連接。第二保護層23形成於第一保護層21之上，自暴露區28延伸覆蓋導電結構36。第二保護層23包含一或複數個第一第二保護層開口230位於導電結構36上，且經由第一第二保護層開口230暴露部分導電結構36。此外，第二保護層23包含一或複數個第二第二保護層開口232分別位於半導體疊層12內部區域的暴露區28上，且經由第二第二保護層開口232暴露出第一型半導體層上表面121a。於一實施例中，第一保護層21及第二保護層23分別包含一或複數個第三第一保護層開口214及一或複數個第三第二保護層開口234位於半導體疊層12周圍區域的暴露區28，經由第三第一保護層開口214及第三第二保護層開口234暴露出第一型半導體層上表面121a。於一實施例中，複數個第三第一保護層開口214及複數個第三第二保護層開口234可間隔地設置於位於半導體疊層12周圍區域的暴露區28上。於一實施例中，由於第二保護層23覆蓋暴露區28的側壁，也就是半導體疊層12的側壁，可以保護半導體疊層12，避免在後續製程中可能破壞半導體疊層12或異性電性接觸形成短路。於另一實施例中，在半導體疊層12的周圍，第二保護層23更覆蓋暴露區28下方的第一型半導體層121的側壁。

於一實施例中，暴露區28可藉由移除部分的第二型半導體層122、活性層123及第一型半導體層121，露出第一型半導體層121上表面121a而形成。如圖1所示，相對於暴露區28，其他區域的半導體疊層12形成一高台MS。於本實施例中，暴露區28包含位於半導體疊層12之周圍環繞高台MS的周圍區域以及分佈在高台MS內的內部區域。第一型半導體於一實施例中，參見圖1，高台MS的輪廓包含多個凸部及多個凹部間隔設置，於一實施例中，多個凸部及多個凹部設置的高台MS的輪廓呈波浪狀。於其他實施例中，由上視圖觀之，高台MS的輪廓包含鋸齒狀、方波狀或其他非直線的圖案。於一實施例中，多個凹部對應第三第一保護層開口214及第三第二保護層開口234設置。高台MS輪廓的凹部可以增加位於暴露區28之周圍區域的面積，進而增加接觸層20與暴露區28的接觸面積以提高電流注入。此外高台MS輪廓可以增加側向光取出面積。然而凹部的增加也會造成發光面積的損失，因此高台MS輪廓的圖案設計可以在考慮接觸層20與位於暴露區28之周圍區域的接觸面積，以及發光面積損失下做最佳化設計，藉由高台MS輪廓的圖案設計可在維持最佳發光面積下提升電流注入，且可提高發光元件1的光取出效率。

第一接觸層20及第二接觸層30形成在半導體疊層12上。第一接觸層20覆蓋第一保護層21及第二保護層23，經由第二第一保護層開口212、第三第一保護層開口214、第二第二保護層開口232及第三第二保護層開口234與第一型半導體層121電性連接。第二接觸層30與第一接觸層20相互分離，經由第一第二保護層開口230接觸導電結構36，與第二型半導體層122電性連接。於一實施例中，第二接觸層30位於第一第二保護層開口230中。於另一實施例中，第二接觸層30位於第一第二保護層開口230中更延伸至第二保護層23上。第三保護層25位於第一接觸層20與第二接觸層30上，包含一或複數個第一第三保護層開口251暴露第一接觸層20，以及一或複數個第二第三保護層開口252暴露第二接觸層30。第三保護層25更覆蓋半導體疊層12周圍的側壁及基板上表面10a。第一焊墊80a位於第一第三保護層開口251中，並接觸第一接觸層20。第二焊墊80b位於第二第三保護層開口252中，並接觸第二接觸層30。於另一實施例中，第一焊墊80a及第二焊墊80b分別位於第一第三保護層開口251及第二第三保護層開口252中，並延伸至第三保護層25上。

於一實施例中，基板10可以是一成長基板，包括用於生長磷化鎵銦(AlGaInP)的砷化鎵(GaAs)基板、及磷化鎵(GaP)基板，或用於生長氮化銦鎵(InGaN)或氮化鋁鎵(AlGaN)的藍寶石(Al₂O₃)基板，氮化鎵(GaN)基板，碳化矽(SiC)基板、及氮化鋁(AlN)基板。基板10包含基板上表面10a。基板10可以是一圖案化基板，即，基板上表面10a上具有圖案化結構(圖未示)。於一實施例中，從半導體疊層12發射的光可以被基板10的圖案化結構所折射，從而提高發光元件的亮度。此外，圖案化結構減緩或抑制了基板10與半導體疊層12之間因晶格不匹配而導致的錯位，從而改善半導體疊層12的磊晶品質。

於一實施例中，半導體疊層12可更包含一緩衝結構(圖未示)，緩衝結構、第一型半導體層121、活性區域123和第二型半導體層122依序形成在基板10上。緩衝結構可減小上述的晶格不匹配並抑制錯位，從而改善磊晶品質。緩衝層的材料包括GaN、AlGaN或AlN。在一實施例中，緩衝結構包括多個子層(圖未示)。子層包括相同材料或不同材料。在一實施例中，緩衝結構包括兩個子層，其中第一子層的生長方式為濺鍍，第二子層的生長方式為MOCVD。在一實施例中，緩衝層另包含第三子層。其中第三子層的生長方式為MOCVD，第二子層的生長溫度高於或低於第三子層的生長溫度。於一實施例中，第一、第二及第三子層包括相同的材料，例如AlN，或不同材料，例如AN、GaN、AlGaN。在本申請案的一實施例中，第一型半導體層121和第二型半導體層122，例如為包覆層(cladding layer)或侷限層(confinement layer)，具有不同的導電型態、電性、極性或用於提供電子或電洞的摻雜元素。例如，第一型半導體層121是n型半導體，以及第二型半導體層122是p型半導體。活性區域123形成於第一型半導體層121與第二型半導體層122之間。電子與電洞在電流驅動下在活性區域123中結合，將電能轉換成光能以發光。可藉由改變半導體疊層12中一個或多個層別的物理特性和化學組成，來調整發光元件1或半導體疊層12所發出的光之波長。

半導體疊層12的材料包括Al_xIn_yGa_(1-x-y)N或Al_xIn_yGa_(1-x-y)P的III-V族半導體材料，其中0

x，y

1；x+y

1。根據活性區域123的材料，當活性區域123的材料是AlInGaP系列時，可以發出波長介於610nm和650nm之間的紅光或波長介於550nm和570nm之間的黃光。當活性區域123的材料是InGaN系列時，可以發出波長介於400nm和490nm之間的藍光或深藍光或波長介於490nm和550nm之間的綠光。當活性區域123的材料是AlGaN系列時，可以發出波長介於400nm和250nm之間的UV光。活性區域123可以是單異質結構(single heterostructure；SH)、雙異質結構(double heterostructure；DH)、雙面雙異質結構(double-side double heterostructure；DDH)、多重量子井 (multi-quantum well；MQW)。活性區域123的材料可以是i型、p型或n型半導體。於一實施例中，在基板10上形成半導體疊層12的方法包含有機金屬化學氣相沉積(MOCVD)、分子束磊晶法(MBE)、氫化物氣相磊晶(HVPE)或離子鍍，例如濺鍍或蒸鍍等。

第一保護層21、第二保護層23及第三保護層25相對於半導體疊層12所發出的光線為透明，其材料為非導電材料，包含有機材料或無機材料。其中有機材料包含Su8、苯并環丁烯(BCB)、過氟環丁烷(PFCB)、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、環烯烴聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚醯亞胺(Polyetherimide)、聚醯亞胺(Polyimide)或氟碳聚合物(Fluorocarbon Polymer)。無機材料包含例如矽膠(Silicone)、玻璃(Glass)或是介電材料，介電材料例如為氧化矽(SiO_x)、氮化矽(SiN_x)、氧氮化矽(SiO_xN_y)、氧化鈮(Nb₂O₅)、氧化鉿(HfO₂)、氧化鈦(TiO_x)、氟化鎂(MgF₂)、氧化鋁(Al₂O₃)等，第一保護層21、第二保護層23與第三保護層25可為相同材料或不同材料。第一保護層21、第二保護層23及第三保護層25的形成方式包含原子沉積法(Atomic Layer Deposition,ALD)、濺鍍(sputtering)、蒸鍍(evaporation)及旋塗(spin-coating)等方式，第一保護層21、第二保護層23與第三保護層25的形成方式可相同或不同。第一保護層21、第二保護層23及第三保護層25的開口形成方式包含乾蝕刻、濕蝕刻或掀離(lift-off)等方式，第一保護層21、第二保護層23與第三保護層25的開口形成方式可相同或不同。

如圖2A所示，透明導電層18覆蓋第二型半導體層122之上表面，並與第二型半導體層122電性接觸，包含一或複數個透明導電層開口180對應暴露區28形成。透明導電層18可以是金屬或是透明導電材料，其中金屬可選自具有透光性的薄金屬層，透明導電材料對於活性層123所發出的光線為透明，包含石墨烯、銦錫氧化物(ITO)、氧化鋁鋅(AZO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)或銦鋅氧化物(IZO)等材料。於一實施例中，透明導電層18覆蓋部分的第一保護層21。於另一實施例中。透明導電層18不覆蓋第一保護層21。於另一實施例中，可以先形成透明導電層18，再形成第一保護層21，第一保護層21覆蓋部分透明導電層18或不覆蓋透明導電層18。於一實施例中，第一保護層21形成於透明導電層18及反射結構50之間，且暴露出透明導電層18。

如圖1及圖2A所示，第一接觸層20覆蓋第二保護層23，經由第二保護層23的第二第二保護層開口232及第三第二保護層開口234分別電性連接第一型半導體層121與第二型半導體層122。第一接觸層20及第二接觸層30包含金屬材料，例如鋁(Al)、鉻(Cr)、鉑(Pt)、鈦(Ti)、鎢(W)、鋅(Zn)或上述材料之合金或疊層。第一焊墊80a及第二焊墊80b分別形成在第一第三保護層開口251及第一第三保護層開口252內，且分別經由接觸第一接觸層20與第二接觸層30而分別電性連接第一型半導體層121與第二型半導體層122。第一焊墊80a及第二焊墊80b包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)等金屬或上述材料之疊層或合金。第一焊墊80a及第二焊墊80b可由單個層或是多個層所組成。例如，第一焊墊80a及第二焊墊80b可包括Ti/Au、Ti/Pt/Au、Cr/Au、Cr/Pt/Au、Ni/Au、Ni/Pt/Au或Cr/Al/Cr/Ni/Au。於一實施例中，第一焊墊80a及第二焊墊80b以覆晶的方式和一載板(圖未示)上的電路接合，以達到和外部電子元件或外部電源的連接。於另一實施例中，第一焊墊80a及/或第二焊墊80b更可延伸覆蓋於第三保護層25上。於另一實施例中，第一焊墊80a及/或第二焊墊80b所在區域可避開暴露區28分佈在半導體疊層12內的內部區域，以避免因高低差造成焊墊與半導體疊層12之間各層介面可能產生的剝離。於一實施例中，第一焊墊80a及第二焊墊80b之表面有對應第二反射結構開口502形成的複數個凹部(圖未示)，介由該些凹部，於後續封裝製程中，可提升焊墊與載板之間的接合力，以提升製程良率。

圖2B顯示圖2A中標示C1處之一截面局部放大圖，反射結構50包含複數組堆疊結構51。於一實施例中，如圖2B所示，反射結構50包含一或複數個堆疊結構51，堆疊結構51依序包含一第一子層51a、一第二子層51b及一第三子層51c。於一實施例中，反射結構50包含一或複數個堆疊結構51以及一或複數個堆疊結構51’，其中堆疊結構51’僅由第一子層51a、第二子層51b及第三子層51c中任兩層堆疊組成。請參考圖2C，反射結構50至少包含兩個由第一子層51a、第二子層51b及第三子層51c依序堆疊的堆疊結構51，以及由第一子層51a及第二子層51b依序堆疊的堆疊結構51’。於一實施例中，堆疊結構51’可以是複數個。於一實施例中，堆疊結構51’可以是由第一子層51a及第三子層51c依序堆疊而成，或是由第二子層51b及第三子層51c依序堆疊而成。於一實施例中，第一子層51a、第二子層51b及第三子層51c由介電材料所形成，介電材料包括含矽材料，例如氧化矽(SiO_x)、氮化矽(SiN_x)、或氧氮化矽(SiO_xN_y)、金屬氧化物，例如氧化鈮(Nb₂O₅)、氧化鉿(HfO₂)、氧化鈦(TiO_x)、或氧化鋁(Al₂O₃)、金屬氟化物，例如氟化鎂(MgF₂)。藉由不同折射率材料的選擇搭配其厚度設計堆疊成材料疊層構成反射結構50，對活性區域123發出之特定波長範圍的光線提供反射功能，例如為一分佈式布拉格反射器(DBR,distributed Bragg reflector)。於本實施例中，第一子層51a具有第一折射率，第二子層51b具有第二折射率，第三子層51c具有第三折射率，其中第一折射率<第二折射率<第三折射率。各子層的厚度可以根據其堆疊順序及折射率來調整。於一實施例中，第一子層51a具有第一光學厚度，第二子層51b具有第二光學厚度，第三子層51c具有第三光學厚度，其中第一光學厚度>第三光學厚度>第二光學厚度。於一實施例中，第一子層51a的材料包含氧化矽，其折射率約介於1.4到1.6之間，例如為二氧化矽(SiO₂)，第二子層51b的材料包含氧化鋁，其折射率約介於1.6到1.8之間，例如為三氧化二鋁(Al₂O₃)，第三子層51c的材料包含氧化鈦，其折射率約介於2.4到2.6之間，例如為二氧化鈦(TiO₂)。於一實施例中，在反射結構50中包含至少一個由第一子層51a、第二子層51b及第三子層51c依序堆疊的第一組堆疊結構51的情況下，反射結構50可再包含藉由選擇任兩個子層依序堆疊的堆疊結構51’來優化反射結構50的光學效果。於一實施例中，反射結構50中最接近導電結構36的堆疊結構為堆疊結構51’，其中與導電結構36接觸的子層，其與導電結構36之黏著性大於其他子層之黏著性，藉由與導電結構36接觸的子層的材料選擇，可增加導電結構36與反射結構50之間的黏著性，以提升發光元件的可靠度。於一實施例中，第二子層51b與導電結構36有較佳的的黏著性，其材料例如為三氧化二鋁。於一實施例中，任兩個子層依序堆疊的堆疊結構51’可位於任兩組由三個子層依序堆疊的堆疊結構51之間，或堆疊結構51與透明導電層18或第二型半導體層122之間，來優化反射結構50的光學效果。反射結構50的形成方式包含原子沉積法(Atomic Layer Deposition,ALD)、濺鍍(sputtering)、蒸鍍(evaporation)及旋塗(spin-coating)等方式。反射結構50的開口形成方式包含乾蝕刻、濕蝕刻或掀離等方式。

圖2C顯示圖2A中標示C2處之一截面局部放大圖，反射結構50對應第二反射結構開口502的位置具有第一側壁W1，位於反射結構50下方的透明導電層18具有透明導電層上表面18a，且第一側壁W1與透明導電層上表面18a之間夾有銳角θ1。於一實施例中，銳角θ1介於10度到45度之間。由於反射結構50由堆疊結構51構成，相較於一般的分佈式布拉格反射器，具有較多不同折射率材料的選擇可搭配調整個子層的光學厚度，進而得到厚度可比一般的分佈式布拉格反射器來得薄的反射結構50，使得反射結構50較不易因應力而產生裂縫。此外，於後續的圖案化製程可選擇較厚的一般分佈式布拉格反射器所無法使用的掀離製程，進而使其下方的透明導電層18較不易因蝕刻而損傷。於一實施例中，第二子層51b的厚度為第一子層51a及/或第三子層51c的0到0.5倍。於一實施例中，當第二子層51b的厚度為第一子層51a及/或第三子層51c的0倍，即形成由第一子層51a與第三子層51c依序堆疊的堆疊結構51’。以蝕刻或掀離等圖案化製程在反射結構50中形成反射結構開口502後，第一側壁W1與透明導電層上表面18a之間夾有銳角θ1，使得導電結構36可順應披覆於反射結構50上，進而與透明導電層18，及/或第二型半導體層122之間形成良好的電性連接。於一實施例中，反射結構50可直接形成於第二型半導體層122上，故反射結構50的第一側壁W1與第二型半導體層122的上表面之間夾有銳角。

如圖2C所示，反射結構50具有楔形部R1、平台部R2及連接部R3連接楔形部R1與平台部R2，其中楔形部R1鄰近第二反射結構開口502且與透明導電層上表面18a之間夾有銳角θ1，平台部R2遠離第二反射結構開口502且整體具有大致相同的厚度，並具有與透明導電層上表面18a大致平行的上表面。連接部R3位於楔形部R1與平台部R2之間且具有由楔形部R1往平台部R2的漸增厚度，其中第一子層51a於楔形部R1具有第一厚度t1，於平台部R2具有第二厚度t2，於連接部R3具有第三厚度t3，第一厚度t1<第三厚度t3<第二厚度t2，藉由第一子層51a的厚度由鄰近第二反射結構開口502的位置往遠離第二反射結構開口502漸增，使得導電結構36可順應披覆於反射結構50上以接觸透明導電層18或第二型半導體層122而與第二型半導體層122形成良好的電性連接。

請再參見圖2A，導電結構36形成於透明導電層18及反射結構50上，其經由反射結構50的第二反射結構開口502與透明導電層18及第二型半導體層122電性連接。導電結構36包含複數個導電結構開口360對應於反射結構50的第一反射結構開口501及暴露區28之位置形成。於一實施例中，導電結構36包含一金屬結構，可包含單層金屬或是由複數層金屬所形成之疊層，導電結構36與反射結構50形成一全方位反射鏡(omnidirectional reflector，ODR)，增進光的反射及發光元件1的亮度。於一實施例中，對於活性區域123發出峰值波長介於400奈米到700奈米之間的光線，導電結構36與反射結構50形成的全方位反射鏡具有90%以上的反射率。於一實施例中，導電結構36包含阻障層(圖未示)及反射層(圖未示)，阻障層形成並覆蓋於反射層上，阻障層可以防止反射層之金屬元素的遷移、擴散或氧化。反射層的材料包含對於半導體疊層12所發射的光線具有高反射率的金屬材料，例如銀(Ag)、金(Au)、鋁(Al)、鈦(Ti)、鉻(Cr)、銅(Cu)、鎳(Ni)、鉑(Pt)、釕(Ru)或上述材料之合金或疊層。阻障層的材料包括鉻(Cr)、鉑(Pt)、鈦(Ti)、鎢(W)、鋅(Zn)或上述材料之合金或疊層。於一實施例中，當阻障層為金屬疊層時，阻障層係由兩層或兩層以上的金屬交替堆疊而形成，例如Cr/Pt，Cr/Ti，Cr/TiW，Cr/W，Cr/Zn，Ti/Pt，Ti/W，Ti/TiW，Ti/Zn，Pt/TiW，Pt/W，Pt/Zn，TiW/W，TiW/Zn，或W/Zn等。

於一實施例中，藉由在第一子層51a及第三子層51c間插入折射率介於第一子層51a及第三子層51c折射率的第二子層51b，可降低一般分佈式布拉格反射器的疊層因折射率差異過大所造成的干涉現象，使得導電結構36與反射結構50形成的全方位反射鏡對於活性區域123發出的特定波長範圍光線可具有90%以上的反射率，亦使得導電結構36與反射結構50形成的全方位反射鏡在全角度皆具有良好的反射率。舉例而言，圖4顯示本申請案一實施例發光元件1、第一比較例發光元件及第二比較例發光元件的波長對應反射率曲線圖，發光元件1、第一比較例發光元件及第二比較例發光元件的結構類似，差異在第一比較例發光元件僅有導電結構36(即導電結構36下方無反射結構50)，第二比較例發光元件為由導電結構36與兩個子層的堆疊結構構成的一般分佈式布拉格反射器形成的全方位反射鏡，曲線O1為第一比較例發光元件對於峰值波長介於380奈米到780奈米之間光線的反射率，曲線P1為第二比較例發光元件對於峰值波長介於380奈米到780奈米之間光線的反射率，曲線E1為本案實施例發光元件1具有導電結構36與反射結構50形成的全方位反射鏡對於峰值波長介於380奈米到780奈米之間光線的反射率。由於一般分佈式布拉格反射器的疊層因折射率差異過大所造成的干涉現象而導致第二比較例發光元件的曲線P1在波長接近400奈米處反射率急遽下降；由第一比較例發光元件的反射率曲線O1來看雖然沒有曲線P1因干涉現象在波長接近400奈米處反射率急遽下降的情形，但其在波長580奈米以下的反射率都較第二比較例發光元件及發光元件1來得低；而發光元件1的曲線E1觀之，沒有前述因干涉現象的反射率驟降，且於波長介於400奈米到780奈米之間的反射率皆可達到90%以上。

圖3A顯示本申請案一實施例發光元件1’之截面圖，圖3B顯示圖3A中標示C3處之一截面局部放大圖。然而，相同之符號的元件之相關敘述，已如先前圖1及圖2A-2C說明所述，故於此不再贅述。差異在於發光元件1’更包含中間層40，形成於第二型半導體層122，及/或透明導電層18與反射結構50之間，其中中間層40包含一或複數個第一中間層開口401及一或複數個第二中間層開口402。第一中間層開口401的位置對應於暴露區28及透明導電層開口180，第二中間層開口402分佈在第二型半導體層122，及/或透明導電層18上，且分別對應複數個第二反射結構開口502位置形成，並暴露其下方的第二型半導體層122，及/或透明導電層18。於一實施例中，在半導體疊層12的周圍，中間層40更覆蓋第一型半導體層121的側壁。

中間層40相對於半導體疊層12所發出的光線為透明，其材料為非導電材料，包含有機材料或無機材料。其中有機材料包含Su8、苯并環丁烯、過氟環丁烷、環氧樹脂、丙烯酸樹脂、環烯烴聚合物、聚甲基丙烯酸甲酯、聚對苯二甲酸乙二酯、聚碳酸酯、聚醚醯亞胺、聚醯亞胺或氟碳聚合物。無機材料包含例如矽膠、玻璃或是介電材料，介電材料例如為氧化矽、氮化矽、氧氮化矽、氧化鈮、氧化鉿、氧化鈦、氟化鎂、氧化鋁等。中間層40的形成方式包含原子沉積法、濺鍍、蒸鍍及旋塗等方式。中間層40的開口形成方式包含乾蝕刻、濕蝕刻或掀離等方式。於一實施例中，在反射結構50以蝕刻方式，例如乾蝕刻，形成第二反射結構開口502時，可藉由中間層40做為蝕刻阻擋層，以避免蝕刻傷害到其下方的第二型半導體層122，及/或透明導電層18。於一實施例中，在形成第二反射結構開口502之後，可藉由相同或不同蝕刻方式，例如濕蝕刻，在中間層40中形成第二中間層開口402暴露第二型半導體層122，及/或透明導電層18。第二中間層開口402對應第二反射結構開口502形成於其下方。於一實施例中，中間層40可與第一保護層21由相同材料形成，例如為氧化矽。於一實例中，中間層40可與第一保護層21以同一道製程形成於透明導電層18上。於一實施例中，中間層40可與第二子層51b由相同材料形成，例如為氧化鋁，可藉由中間層40增加導電結構36與反射結構50整體的黏著性。

請參見圖3B，中間層40形成於透明導電層18上並具有第二中間層開口402暴露透明導電層18。於一實施例中，中間層40可直接形成於第二型半導體層122上。反射結構50形成於中間層40上並具有第二反射結構開口502對應中間層40的第二中間層開口402。反射結構50對應第二反射結構開口502的位置具有第一側壁W1，中間層40對應第二反射結構開口502的位置具有中間層上表面40a，中間層40對應第二中間開口402的位置具有第二側壁W2，反射結構50的第一側壁W1位於中間層上表面40a上且與中間層40的第二側壁W2位於同一側，並與第二側壁W2之間具有第一距離D1。反射結構50對應第二反射結構開口502的位置相對於第一側壁W1的另一側具有第三側壁W3位於中間層上表面40a上，中間層40對應第二中間層開口402的位置具有第四側壁W4且與反射結構50的第三側壁W3位於同一側，並與第三側壁W3之間具有第二距離D2，其中第一距離D1與第二距離D2可相同或不同。於一實施例中，反射結構50的第一側壁W1與第三側壁W3之間的最小距離定義為第二反射結構開口502的第一寬度，中間層40的第二側壁W2與第四側壁W4之間的最小距離定義為第二中間開口402的第二寬度，第一寬度大於第二寬度。於一實施例中，反射結構50的第一側壁W1及第三側壁W3與中間層上表面40a之間分別具有相同角度的內夾角或不同角度的內夾角。於一實施例中，中間層40的第二側壁W2及第四側壁W4與透明導電層上表面18a之間分別具有相同角度的內夾角或不同角度的內夾角。於一實施例中，反射結構50的第一側壁W1與中間層上表面40a及中間層40的第二側壁W2與透明導電層上表面18a分別具有相同角度的內夾角或不同角度的內夾角。於一實施例中，反射結構50的第三側壁W3與中間層上表面40a及中間層40的第四側壁W4與透明導電層上表面18a分別具有相同角度的內夾角或不同角度的內夾角。

惟上述實施例僅為例示性說明本申請案之原理及其功效，而非用於限制本申請案。任何本申請案所屬技術領域中具有通常知識者均可在不違背本申請案之技術原理及精神的情況下，對上述實施例進行修改及變化。舉凡依本申請案申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本申請案之申請專利範圍內。

18:透明導電層

18a:透明導電層上表面

36:導電結構

50:反射結構

51、51’:堆疊結構

51a:第一子層

51b:第二子層

51c:第三子層