JP2019149480A - 半導体素子、発光装置、および発光装置の製造方法 - Google Patents

半導体素子、発光装置、および発光装置の製造方法 Download PDF

Info

Publication number
JP2019149480A
JP2019149480A JP2018033725A JP2018033725A JP2019149480A JP 2019149480 A JP2019149480 A JP 2019149480A JP 2018033725 A JP2018033725 A JP 2018033725A JP 2018033725 A JP2018033725 A JP 2018033725A JP 2019149480 A JP2019149480 A JP 2019149480A
Authority
JP
Japan
Prior art keywords
electrode
insulating film
layer
interlayer insulating
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018033725A
Other languages
English (en)
Inventor
良基 鎌田
Yoshimoto Kamata
良基 鎌田
慎一 松井
Shinichi Matsui
慎一 松井
面家　英樹
Hideki Omoya
英樹 面家
三木　久幸
Hisayuki Miki
久幸 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2018033725A priority Critical patent/JP2019149480A/ja
Priority to US16/285,441 priority patent/US20190267513A1/en
Priority to CN201910141121.0A priority patent/CN110197862A/zh
Publication of JP2019149480A publication Critical patent/JP2019149480A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Abstract

【課題】層間絶縁膜のクラックや剥離が抑制された発光素子を提供すること。【解決手段】第１層間絶縁膜１８は、ＤＢＲ層１５上、第１ｐ電極１６上、第１ｎ電極１７上に連続して膜状に設けられている。第１層間絶縁膜１８は、ＳｉＯ2層とＴｉＯ2層とを交互に積層させた多層膜であり、層数は１１層である。ＳｉＯ2層１８Ａは圧縮応力を発生させる性質を有した材料であり、ＴｉＯ2１８Ｂは加熱によって圧縮応力を発生させる性質から引張応力を発生させる性質へと変化する材料である。そのため、実施例１の発光素子が高温に晒された場合、第１層間絶縁膜１８中のＴｉＯ2層１８Ｂは引張応力を発生させる性質に変化し、ＴｉＯ2層１８Ｂによる引張応力とＳｉＯ2層１８Ａによる圧縮応力とが打ち消し合う。その結果、第１層間絶縁膜１８の内部応力が緩和される。【選択図】図１

Description

本発明は、層間絶縁膜の構造に特徴を有するIII 族窒化物半導体からなる半導体素子に関するものであり、特に発光素子に関するものである。また、その発光素子をガラス封止した発光装置、およびその製造方法に関するものである。
発光素子をガラスで封止した発光装置が知られている（たとえば特許文献１）。シリコーン樹脂やエポキシ樹脂などによる樹脂封止に比べて、耐光性、耐熱性に優れ、ガスを透過しないなど、耐環境性に優れるという利点がある。
また、コンタクト電極をドット状にして複数個設け、そのコンタクト電極上に層間絶縁膜、パッド電極を順に積層し、層間絶縁膜に空けた孔を介してコンタクト電極とパッド電極とを接続した構造の発光素子が知られている。
III 族窒化物半導体からなる紫外発光の発光素子では、半導体層のＡｌ組成比が高いことから電流の面内拡散が難しい。そこで、特許文献２のような電極構造を紫外発光の発光素子にも採用することが考えられる。
特開２０１０−２７７９２号公報 特開２０１５−６０８８６号公報
しかし、III 族窒化物半導体からなる紫外発光の発光素子の電極構造として特許文献２のものを採用し、その発光素子を特許文献１のようにガラス封止すると、層間絶縁膜と電極との間で剥離が生じたり、層間絶縁膜にクラックが生じてしまうことがわかった。その結果、発光素子の電気的、光学的な特性が悪化したり、部分的な発光となってしまう問題が生じた。
そこで本発明の目的は、層間絶縁膜が電極から剥離したり、層間絶縁膜にクラックが生じたりするのが抑制された半導体素子を提供することである。
本発明は、III 族窒化物半導体からなる半導体層と、半導体層上に設けられた第１電極と、第１電極上に設けられた層間絶縁膜と、層間絶縁膜上に設けられた第２電極と、を有し、層間絶縁膜に開けられた孔を介して第１電極と第２電極とが接続された半導体素子において、層間絶縁膜は、引張応力を生じさせる材料からなる第１の絶縁膜と、圧縮応力を生じさせる材料からなる第２の絶縁膜とを交互に３層以上積層させた多層膜である、ことを特徴とする半導体素子である。
第１の絶縁膜の厚さと第２の絶縁膜の厚さとの和に対する第１の絶縁膜の厚さの比は０．１〜０．５であることが望ましい。この範囲であれば、層間絶縁膜に係る内部応力をより緩和させることができ、耐圧もより向上させることができる。より望ましくは０．１〜０．４、さらに望ましくは０．２〜０．３である。
層間絶縁膜は、最上層と最下層を第２の絶縁膜とする多層膜とするのがよい。第１電極および第２電極に対する密着性を向上させることができる。
第１の絶縁膜は、引張応力を生じさせる材料であれば任意の材料を用いることができる。たとえば、ＴｉＯ2 などである。第２の絶縁膜は、圧縮応力を生じさせる材料であれば任意の材料を用いることができる。たとえば、ＳｉＯ2 、ＳｉＮ、Ａｌ2 Ｏ3 、などである。第２の絶縁膜をＳｉＯ2 とする場合、第１電極を多層として最上層をＴａまたはＭｏとするのがよい。熱膨張係数差が小さくなるため、素子が高温に晒された場合の層間絶縁膜のクラックや剥離を抑制することができる。
本発明は任意の半導体素子に適用できるが、特に発光素子に好適である。また、紫外発光の発光素子に特に好適である。発光素子に本発明を適用する場合、層間絶縁膜をＤＢＲ構造としてもよい。
また、本発明はガラス封止の発光装置における発光素子に好適である。ガラス封止時には発光素子は高温に晒されるが、本発明によればそのような場合であっても層間絶縁膜にクラックや剥離が生じるのを抑制することができる。特に、ガラス封止温度が４００℃以上の場合に好適である。
本発明によれば、層間絶縁膜に係る内部応力が緩和されるので、層間絶縁膜の剥離やクラックを抑制することができる。また、耐圧性を向上させることができる。
実施例１の発光素子の構成を示した図。 実施例１の発光素子を上方から見た図。 第１層間絶縁膜１８の構成を示した図。 第１層間絶縁膜１８に発生する内部応力を比較したグラフ。 膜厚比と内部応力との関係を示したグラフ。 第１層間絶縁膜１８の耐圧を比較したグラフ。 膜厚比と耐圧との関係を示したグラフ。 加熱後の絶縁膜の絶縁性を示したグラフ。 加熱後の発光素子を上面から撮影した写真。 実施例２の発光装置の構成を示した図。
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
図１は、実施例１の紫外発光の発光素子の構成を示した図であり、図２は、実施例１の発光素子を上方から見た図である。実施例１の発光素子はフリップチップ型であり、図１のように、基板１０と、ｎ層１１と、発光層１２と、ｐ層１３と、透明電極１４と、ＤＢＲ層１５と、第１ｐ電極１６と、第１ｎ電極１７と、第１層間絶縁膜１８と、第２ｐ電極１９と、第２ｎ電極２０と、第２層間絶縁膜２１と、第３ｐ電極２２と、第３ｎ電極２３と、を有している。第１ｐ電極１６および第１ｎ電極１７は本発明の第１電極に相当し、第２ｐ電極１９および第２ｎ電極２０は本発明の第２電極に相当している。以下、発光素子の各構成についてより詳しく説明する。
（基板１０の構成）
基板１０は、サファイアからなり、主面はｃ面である。また、基板１０は平面視で正方形である。基板１０表面は凹凸形状を有している。この凹凸形状によって光取り出しの向上を図るとともに、その上に積層される半導体層にクラックやヒロックが発生するのを抑制し、結晶性の向上を図っている。
基板１０上には、バッファ層、埋め込み層、アンドープ層（いずれも図示しない）が順に積層されている。バッファ層は、スパッタ法により形成されたＡｌＮからなり、その厚さは１５〜３０ｎｍである。埋め込み層は、アンドープのＡｌＧａＮからなる。Ａｌ組成比は１０％である。埋め込み層は、横方向成長によって凹凸を埋め込んで、表面を平坦化させるための層である。アンドープ層は、厚さ０．１〜３μｍのアンドープＡｌＧａＮからなり、Ａｌ組成比は１０〜１５％である。アンドープ層を設けることによって、転位を減少させて結晶品質の向上を図るとともに、基板１０との格子定数差による応力の緩和を図っている。
（ｎ層１１の構成）
ｎ層１１は、アンドープ層上に設けられている。また、ｎ層１１は、Ｓｉドープのｎ−ＡｌＧａＮからなり、厚さ０．１〜３μｍである。ｎ型層１４のＡｌ組成比は、アンドープ層１３のＡｌ組成比以上であれば任意であり、たとえば１０〜５０％である。ｎ型不純物はＳｉであり、Ｓｉ濃度は１×１０18〜１×１０20／ｃｍ3 である。
（発光層１２の構成）
発光層１２は、ｎ層１１上に設けられている。発光層１２は、井戸層と障壁層が繰り返し積層されたＭＱＷ構造である。繰り返し回数はたとえば２〜５回である。井戸層の材料は、発光波長に応じて選択される。遠紫外発光の場合にはＡｌＧａＮが用いられ、近紫外発光の場合（波長３６５ｎｍ以上の場合）にはＧａＮやＩｎＧａＮが用いられる。井戸層のＡｌ組成比やＩｎ組成比は、発光素子の発光波長に応じて設計される。障壁層はＡｌＧａＮからなり、井戸層よりもＡｌ組成比の高いＡｌＧａＮからなる。井戸層の厚さは１分子層〜１５ｎｍ、障壁層の厚さは２〜１５ｎｍである。井戸層や障壁層にはＡｌＧａＩｎＮを用いてもよい。なお、発光層２０はＳＱＷ（単一量子井戸構造）としてもよい。
（ｐ層１３の構成）
ｐ層１３は、発光層１２上に設けられている。ｐ層１３は、発光層１２側から順に、電子ブロック層、ｐコンタクト層の積層で構成されている。
電子ブロック層は、Ｍｇドープのｐ−ＡｌＧａＮからなる。Ｍｇ濃度は１×１０19〜１×２０21／ｃｍ3 、Ａｌ組成比は３０〜５０％、厚さは１〜５０ｎｍである。電子ブロック層２１を設けることで電子がｐコンタクト層２２側に拡散して発光効率を低下させてしまうことを抑制している。この抑制効果をより高めるために、電子ブロック層２１のＡｌ組成比を発光層２０の障壁層のＡｌ組成比よりも１０％以上高くすることが好ましい。
ｐコンタクト層は、電子ブロック層側から順に、Ｍｇドープのｐ−ＡｌＧａＮからなる第１層、Ｍｇドープのｐ−ＧａＮからなる第２層の積層である。第１層は厚さ２０〜１００ｎｍ、Ｍｇ濃度は１×１０19〜１×２０20／ｃｍ3 、第２層は厚さ２〜１０ｎｍ、Ｍｇ濃度は１×１０20〜１×２０22／ｃｍ3 である。第１層のＡｌ組成比は、電子ブロック層のＡｌ組成比よりも低く、かつｎ型層１４のＡｌ組成比よりも高くすることが望ましく、たとえば１０〜２０％である。
ｐ層１３表面の一部領域には、ｎ層１１に達するドット状の孔が複数設けられている。この孔は、第１ｎ電極１７をｎ層１１と接続するためのものである。
（透明電極１４の構成）
透明電極１４は、ｐコンタクト層上にほぼ全面にわたって設けられている。透明電極１４は、ＩＺＯ（亜鉛ドープの酸化インジウム）からなる。ＩＺＯ以外にも、ＩＴＯ、ＩＣＯ（セリウムドープの酸化インジウム）など、発光素子の発光波長に対して透明な導電性材料であれば任意の材料を用いることができる。
（ＤＢＲ層１５の構成）
ＤＢＲ層１５は、透明電極１４および孔の側面および底面を覆うようにして連続的に膜状に設けられている。ＤＢＲ層１５は、ＳｉＯ2 とＴｉＯ2 を交互に積層させた多層膜であり、層数は３１層である。また、ＳｉＯ2 とＴｉＯ2 の厚さは、干渉によって発光波長の光を高反射するように設定されている。このＤＢＲ層１５によって、発光層１２から光取り出し側とは反対側へと放射される光を光取り出し側（基板１０側）へと効率的に反射させ、光取り出し効率を高めている。
ＤＢＲ層１５には、所定領域にＤＢＲ層１５を貫通する孔が複数設けられている。これらの孔を介して、第１ｐ電極１６と透明電極１４とが接続され、第１ｎ電極１７とｎ層１１とが接続されている。
（第１ｐ電極１６の構成）
第１ｐ電極１６は、ＤＢＲ層１５上であって透明電極１４およびｐ層１３の上部に当たる領域に設けられている。また、第１ｐ電極１６は、ＤＢＲ層１５に設けられた孔を埋めるようにして形成されており、これにより第１ｐ電極１６は透明電極１４と接続されている。つまり、第１ｐ電極はｐコンタクト電極として機能している。
第１ｐ電極１６は、Ｔｉ／Ｒｕ／Ａｕ／Ｔａからなる。ここで「／」は、積層を意味し、Ａ／ＢはＡ、Ｂの順に積層した構造であることを意味する。以下、材料の説明において同様である。Ｔｉ層は、透明電極１４との密着性およびコンタクトを図るための層である。Ｒｕ層は、発光波長である紫外線の反射率を高めるための層である。Ａｕ層は、電導性を確保するための層である。Ｔａ層は、耐蝕性などを高めるとともに、第１層間絶縁膜１８との熱膨張係数差を小さくし、第１層間絶縁膜１８の内部応力を緩和するための層である。このように、第１ｐ電極１６を多層として最上層（第１層間絶縁膜１８と接する層）をＴａとすることにより、実施例１の発光素子が高温に晒された場合に第１層間絶縁膜１８にクラックが生じたり、第１層間絶縁膜１８が第１ｐ電極１６から剥離してしまうのを抑制することができる。
なお、実施例１では第１ｐ電極１６の最上層をＴａ層としているが、これに限るものではない。第１層間絶縁膜１８の最下層（実施例１ではＳｉＯ2 層１８Ａ）と、第１ｐ電極１６の最上層との熱膨張係数差が０×１０-6／Ｋ〜２２×１０-6／Ｋとなるのであれば他の材料を用いてよい。たとえばＭｏなどを用いることができる。
（第１ｎ電極１７の構成）
第１ｎ電極１７は、ＤＢＲ層１５に開けられた孔によって露出したｎ層１１の表面上に設けられている。また、第１ｎ電極１７は、第１ｐ電極１６と同一の材料であり、Ｔｉ／Ｒｕ／Ａｕ／Ｔａからなる。第１ｐ電極１６と同様に最上層がＴａであるため、同様の効果が得られる。すなわち、実施例１の発光素子が高温に晒された場合の第１層間絶縁膜１８の内部応力を低減することができ、第１層間絶縁膜１８にクラックが生じたり、第１ｎ電極１７から剥離してしまうのを抑制することができる。
（第１層間絶縁膜１８の構成）
第１層間絶縁膜１８は、ＤＢＲ層１５上、第１ｐ電極１６上、第１ｎ電極１７上に連続して膜状に設けられている。第１層間絶縁膜１８は、図３に示すように、ＳｉＯ2 層１８ＡとＴｉＯ2 層１８Ｂとを交互に積層させた多層膜であり、層数は１１層である。最下層（第１ｐ電極１６および第１ｎ電極１７に接する層）および最上層（第２ｐ電極１９および第２ｎ電極２０に接する層）はＳｉＯ2 層１８Ａである。
第１層間絶縁膜１８をこのような多層膜とすることで、実施例１の発光素子が高温に晒された場合に第１層間絶縁膜１８が第１ｐ電極１６および第１ｎ電極１７から剥離することが抑制され、第１層間絶縁膜１８にクラックが生じることが抑制される。その理由は次の通りである。ＳｉＯ2 層１８Ａは圧縮応力を発生させる性質を有した材料であり、加熱してもその性質は変化しないのに対し、ＴｉＯ2 １８Ｂは加熱によって圧縮応力を発生させる性質から引張応力を発生させる性質へと変化する材料である。そのため、実施例１の発光素子が高温（たとえば４００℃以上）に晒された場合、第１層間絶縁膜１８中のＴｉＯ2 層１８Ｂは引張応力を発生させる性質に変化し、ＴｉＯ2 層１８Ｂによる引張応力とＳｉＯ2 層１８Ａによる圧縮応力とが打ち消し合う。その結果、第１層間絶縁膜１８の内部応力が緩和され、第１層間絶縁膜１８にクラックが生じたり、第１層間絶縁膜１８が第１ｐ電極１６および第１ｎ電極１７から剥離することが抑制される。
また、第１層間絶縁膜１８を多層膜とすることで、発光素子の耐圧性が向上する。その理由は次の通りである。第１層間絶縁膜１８は異なる材料を交互に積層させた多層膜であるため、第１層間絶縁膜１８中のある１層にクラックなどの欠陥が生じていても、その欠陥が上層に引き継がれない。そのため、欠陥が厚さ方向に連続してしまうことが抑制されている。その結果、第１層間絶縁膜１８の耐圧性が向上している。
なお、実施例１では第１層間絶縁膜１８の積層数は１１層としたが、３層以上であれば任意でよい。２層では界面において剥離してしまう恐れがある。より好ましくは３〜１１層である。
また、実施例１では、最下層と最上層をＳｉＯ2 層１８Ａとしているが、一方または両方をＴｉＯ2 層１８Ｂとしてもよい。ただし、電極との密着性の点から実施例１のように最下層と最上層をＳｉＯ2 層１８Ａとすることが望ましい。
ＳｉＯ2 層１８Ａの厚さとＴｉＯ2 層１８Ｂの厚さの和に対するＴｉＯ2 層１８Ｂの厚さの比（以下、単に膜厚比とする）は、０．１〜０．５とすることが望ましい。この範囲であれば、第１層間絶縁膜１８に係る内部応力をより低減することができ、かつ耐圧性をより向上させることができる。より望ましい膜厚比は０．１〜０．４、さらに望ましい膜厚比は０．２〜０．３である。
第１層間絶縁膜１８中の各ＳｉＯ2 層１８Ａの厚さは同じである必要はない。ＴｉＯ2 層１８Ｂについても同様である。その場合は各ＳｉＯ2 層１８Ａの厚さの和と各ＴｉＯ2 層１８Ｂの厚さの和に対する、各ＴｉＯ2 層１８Ｂの厚さの和の比が、上記の範囲であることが好ましい。
また、ＳｉＯ2 層１８ＡとＴｉＯ2 層１８Ｂの膜厚を所定の値に設定することで、発光波長に対して高い反射率を有したＤＢＲ構造としてもよい。ＤＢＲ層１５によって反射できなかった光を第１層間絶縁膜１８によって反射させることができ、光取り出し効率をさらに向上させることができる。
また、実施例１ではＴｉＯ2 とＳｉＯ2 とを交互に積層させた多層膜としているが、他の材料を用いることも可能である。圧縮応力を発生させる性質の材料であって、加熱してもその性質が変わらない材料であれば、ＳｉＯ2 に替えて用いることができる。たとえば、ＳｉＮ、Ａｌ2 Ｏ3 などを用いることもできる。また、加熱後（特に４００℃以上）に引張応力を発生させる性質の材料であれば、ＴｉＯ2 に替えて用いることができる。
（第２ｐ電極１９および第２ｎ電極２０の構成）
第２ｐ電極１９および第２ｎ電極２０は、第１層間絶縁膜１８上に離間して設けられている。第２ｐ電極１９および第２ｎ電極２０の材料は第１ｐ電極１６と同様である。第１ｐ電極１６と第２ｐ電極１９は、第１層間絶縁膜１８に開けられた孔を介して接続されている。第１ｎ電極１７と第２ｎ電極２０も同様に、第１層間絶縁膜１８に開けられた孔を介して接続されている。
（第２層間絶縁膜２１の構成）
第２層間絶縁膜２１は、第２ｐ電極１９上、第２ｎ電極２０上、および第１層間絶縁膜１８上に連続して膜状に設けられている。第２層間絶縁膜２１は、ＳｉＯ2 からなる。第２層間絶縁膜２１のうち所定の領域には、第２層間絶縁膜２１を貫通する孔が設けられている。この孔を介して、第２ｐ電極１９と第３ｎ電極２３とが接続され、第２ｎ電極２０と第３ｎ電極２３とが接続される。
なお、第２層間絶縁膜２１についても、第１層間絶縁膜１８と同様の多層膜で構成してよい。第２層間絶縁膜２１のクラックや剥離を抑制することができ、発光素子の電気的、光学的な特性の悪化をより抑制することができる。
（第３ｐ電極２２および第３ｎ電極２３の構成）
第３ｐ電極２２および第３ｎ電極２３は、第２層間絶縁膜２１上にそれぞれ離間して設けられている。図２のように、第３ｐ電極２２および第３ｎ電極２３はおよそ長方形である。第３ｐ電極２２、第３ｎ電極２３は、第２層間絶縁膜２１に開けられた孔を介して、第２ｐ電極１９、第２ｎ電極２０とそれぞれ接続されている。実施例１の発光素子がフリップチップ実装された際に、第３ｐ電極２２、第３ｎ電極２３と素子外部の電極パターンとが接続される。
実施例１の発光素子では、電極構造を第１層間絶縁膜１８、第２層間絶縁膜２１を挟んで３層構造とすることで、ｎ層１１およびｐ層１３に対して複数のドット状に電極が接触する構造を実現し、面内に均一に電流が拡散するようにしている。紫外発光では半導体層のＡｌ組成比が高くなり、面内の電流拡散が難しいため、このような電極構造が適している。
以上、実施例１の発光素子は、第１層間絶縁膜１８を、引張応力を発生させる材料であるＴｉＯ2 と、圧縮応力を発生させる材料であるＳｉＯ2 とを交互に積層させた多層膜としている。そのため、発光素子が高温に晒された場合の第１層間絶縁膜１８に係る応力が低減されており、第１層間絶縁膜１８にクラックが生じたり、第１層間絶縁膜１８が第１ｐ電極１６や第１ｎ電極１７から剥離したりすることが抑制されている。その結果、発光素子の電気的、光学的な特性の悪化や、部分的な発光となってしまうことが抑制されている。また、第１層間絶縁膜１８が多層膜であるため、耐圧性も向上している。
次に、実施例１に関する各種実験結果について説明する。
図４は、第１層間絶縁膜１８の材料を替えて第１層間絶縁膜１８に発生する内部応力を比較したグラフである。また、加熱によって内部応力がどのように変化するかも比較した。加熱は５５０℃、４０秒間、窒素雰囲気で行った。
図４のように、第１層間絶縁膜１８を厚さ９００ｎｍのＳｉＯ2 単層とした場合や、厚さ９００ｎｍのＳｉＮ単層とした場合には、第１層間絶縁膜１８に圧縮応力が発生し、加熱前後でもその性質は変化しなかった。また、厚さ９００ｎｍのＡｌＮ単層とした場合には、第１層間絶縁膜１８に引張応力が発生し、加熱前後でもその性質は変化しなかった。一方、厚さ８００ｎｍのＴｉＯ2 単層とした場合には、加熱前においては圧縮応力が発生し、その大きさはＳｉＯ2 単層やＳｉＮ単層に比べて大きいことがわかった。また、加熱後においては引張応力が発生し、その大きさはＡｌＮに比べて大きいことがわかった。このように、ＴｉＯ2 は加熱によって性質が変化することがわかった。
また、第１層間絶縁膜１８を厚さ３３４ｎｍのＴｉＯ2 と厚さ１１０５ｎｍのＳｉＯ2 を交互に１１層積層させた多層膜とした場合、加熱前後でいずれも圧縮応力が発生するが、加熱後においてはＳｉＯ2 単層の場合よりも圧縮応力が低減されていた。
また、第１層間絶縁膜１８を厚さ４００ｎｍのＮｂ2 Ｏ5 と厚さ１３６０ｎｍのＳｉＯ2 を交互に１１層積層させた多層膜とした場合、加熱前後でいずれも圧縮応力が発生し、ＳｉＯ2 単層の場合よりも圧縮応力が大きかった。
図５は、第１層間絶縁膜１８をＳｉＯ2 とＴｉＯ2 の多層膜とした場合における、膜厚比と内部応力との関係を示したグラフである。内部応力は加熱前と加熱後の双方示している。加熱の条件は図４と同様である。膜厚比は、ＳｉＯ2 層の厚さとＴｉＯ2 層の厚さの和に対するＴｉＯ2 層の厚さの比である。
図５のように、加熱前においては、膜厚比が増加するに従って単調に圧縮応力が増大していった。加熱後においては、膜厚比が増大すると徐々に圧縮応力が低減されていき、膜厚比０．３８付近で応力が０となり、その後は引張応力に転じて徐々に引張応力が増大していくことがわかった。
図４、５の結果から、ＴｉＯ2 とＳｉＯ2 との多層膜とし、その膜厚比を制御することにより、加熱前後での第１層間絶縁膜１８の内部応力を制御でき、第１層間絶縁膜１８に係る内部応力を低減できることがわかった。特に、加熱後においてＳｉＯ2 単層よりも内部応力を抑制するためには、膜厚比を０．１〜０．５の範囲とする必要があることがわかった。
図６は、第１層間絶縁膜１８の材料を図４と同様に替えて第１層間絶縁膜１８の耐圧を比較したグラフである。また、加熱によって耐圧がどのように変化するかも比較した。加熱条件は図４と同様である。なお、耐圧は単位厚さ当たりに換算した値である。
図６のように、ＳｉＮ単層やＡｌＮ単層とした場合、加熱前後のいずれにおいてもＳｉＯ2 単層より耐圧が高くなった。一方、ＴｉＯ2 単層とした場合、加熱前後のいずれにおいてもＳｉＯ2 単層より耐圧が低く、特に加熱後は著しく耐圧が低かった。
一方、厚さ３３４ｎｍのＴｉＯ2 と厚さ１１０５ｎｍのＳｉＯ2 を交互に１１層積層させた多層膜とした場合、加熱前後のいずれもＳｉＯ2 単層より耐圧が高く、測定限界を超えていた。
また、厚さ４００ｎｍのＮｂ2 Ｏ5 と厚さ１３６０ｎｍのＳｉＯ2 を交互に１１層積層させた多層膜とした場合も、加熱前後のいずれもＳｉＯ2 単層より耐圧が高く、測定限界を超えていた。
このように、第１層間絶縁膜１８を多層膜とすることで、測定限界を超える高い耐圧を得られることがわかった。
図７は、第１層間絶縁膜１８をＳｉＯ2 とＴｉＯ2 の多層膜とした場合における、膜厚比と耐圧との関係を示したグラフである。耐圧は加熱前と加熱後の双方示している。加熱前後における耐圧との関係を示したグラフである。加熱の条件は図４と同様である。また膜厚比の定義は図５と同様である。また耐圧は図６と同様に単位厚さ当たりに換算した値である。
図７のように、加熱前後のいずれの場合であっても、膜厚比０．２３付近当たりまでは膜厚比の増加に従って耐圧も上昇していき、膜厚比がそれを超えると耐圧は減少していくことがわかった。また、加熱後においてＳｉＯ2 単層よりも大きな耐圧を得るためには、膜厚比を０．５５以下とする必要があることがわかった。
図８は、絶縁膜上に電極を形成した場合の、加熱後の絶縁膜の絶縁性を示したグラフである。試料はＳｉ基板上に電極、ＳｉＯ2 からなる絶縁膜を順に積層したものである。電極材料はＴｉ／Ｒｕ／Ａｕ／ＡｌとＴｉ／Ｒｕ／Ａｕ／Ｔａの２種類とし、絶縁膜の成膜時の圧力を１．０Ｐａとして、電極材料をＴｉ／Ｒｕ／Ａｕ／Ａｌとした場合が図８（ａ）であり、Ｔｉ／Ｒｕ／Ａｕ／Ｔａとした場合が図８（ｂ）である。また、絶縁膜の成膜時の圧力を０．１３Ｐａとして、電極材料をＴｉ／Ｒｕ／Ａｕ／Ａｌとした場合が図８（ｃ）であり、Ｔｉ／Ｒｕ／Ａｕ／Ｔａとした場合が図８（ｄ）である。加熱条件は図４と同様である。また、図８のグラフ中の番号の違いはウェハの測定位置の違いである。
図８のように、成膜時の圧力が１．０Ｐａ、０．１３Ｐａのいずれの場合であっても、電極の最上層をＡｌからＴａに替えることで、耐圧性が向上することがわかった。
図９は、加熱後の発光素子を上面から撮影した写真である。図９（ａ）が第１ｐ電極１６および第１ｎ電極１７の材料としてＴｉ／Ｒｕ／Ａｕ／Ｔａを用いた実施例１の発光素子、図９（ｂ）が第１ｐ電極１６および第１ｎ電極１７の材料としてＴｉ／Ｒｕ／Ａｕ／Ａｌを用いた比較例の発光素子である。
図９のように、比較例１の発光素子では黒色のドット状の領域が複数見られた。これは第１層間絶縁膜１８が第１ｐ電極１６あるいは第１ｎ電極１７から剥離した領域と対応していた。一方、実施例１の発光素子では黒色のドット状の領域は見られず、第１層間絶縁膜１８の剥離は見られなかった。
図８、９のように、第１ｐ電極１６および第１ｎ電極１７の最上層をＡｌからＴａに替えることで、第１層間絶縁膜１８の絶縁性、耐圧性が向上し、剥離も抑制されることがわかった。これは、ＳｉＯ2 とＡｌでは線膨張係数差が２２．４×１０-6／Ｋと大きいため、加熱時に線膨張係数差によってＳｉＯ2 にクラックが生じてしまったり剥離してしまうのに対し、ＳｉＯ2 とＴａでは線膨張係数差が５．７×１０-6／Ｋと小さく、ＳｉＯ2 のクラックや剥離が抑制されているためと考えられる。
実施例２は、実施例１の発光素子をガラス封止した発光装置である。図１０のように、実施例２の発光装置は、実施例１の発光素子１００と、発光素子１００を実装する実装基板１０１と、発光素子１００を封止する封止ガラス１０２と、によって構成されている。
実装基板１０１は、平面視で正方形のＡｌＮからなるセラミック基板である。実装基板１０１の表面（発光素子１００実装側の面）には、配線パターン１０３が形成されている。また、実装基板１０１の裏面には、裏面電極パターン１０４が形成されている。そして、配線パターン１０３と裏面電極パターン１０４はビア１０５を介して接続されている。ビア１０５は実装基板１０１を貫通する円柱状の孔を導電性材料で埋め込んだものである。発光素子１００は、実装基板１０１上にフリップチップ実装されており、図示しないパンプを介して発光素子１００の電極と、実装基板１０１の配線パターン１０３とが接続されている。
実装基板１０１の材料は、ＡｌＮ以外のセラミックを用いてもよい。たとえばＡｌ2 Ｏ3 などを用いることができる。他にも、金属、ガラス、ガラスセラミック、などを用いることもできる。
封止ガラス１０２は、実装基板１０１上に発光素子１００を覆うようにして設けられた直方体状のガラスである。封止ガラス１０２の側面は実装基板１０１の側面と一致し、発光装置全体として直方体となっている。
封止ガラス１０２は、リン酸塩ガラスを溶媒として石英ガラスの粉末を分散させたペーストの固化物である。リン酸塩ガラスは、ＳｎＯ−Ｐ2 Ｏ5 系ガラス、ＺｎＯ−Ｐ2 Ｏ5 系ガラス、ＺｎＯ−ＳｎＯ−Ｐ2 Ｏ5 系ガラス、Ｐ2 Ｏ5 −Ｆ系ガラス、などを用いることができる。リン酸塩ガラス以外にも、軟化点が５００℃以下の任意の低融点ガラスを用いることができる。
封止ガラス１０２には、蛍光体が混合されている。これにより、発光素子１００から放射される紫外線を白色光に変換している。もちろん、蛍光体を混合せずに紫外線をそのまま放射するようにしてもよい。
次に、実施例２の発光装置の製造方法について説明する。
まず、実装基板１０１上に発光素子１００をフリップチップ実装する。実装方法は従来知られている任意の方法でよい。たとえば発光素子１００の第３ｎ電極２３および第３ｎ電極２３上にバンプを形成し、発光素子１００の第３ｎ電極２３および第３ｎ電極２３側を実装基板１０２側に向け、実装基板１０２の配線パターン１０３の所定位置と発光素子１００のバンプとの位置を合わせ、超音波による振動によってバンプを溶融させることで、発光素子１００の第３ｎ電極２３および第３ｎ電極２３と実装基板１０２上の配線パターン１０３とを接続する。
次に、封止ガラス１０２を実装基板１０１上部に配置し、封止温度まで加熱した後、封止ガラス１０２と実装基板１０１とを加圧して密着させ、その後室温まで冷却する。これにより発光素子１００を封止ガラス１０２により封止する。封止温度は封止ガラス１０２の軟化点以上融点未満であればよい。たとえば４００℃以上である。
発光素子１００はガラス封止による高温に晒されるが、第１層間絶縁膜１８として、ＳｉＯ2 層１８ＡとＴｉＯ2 層１８Ｂとを交互に積層させた多層膜を用いているため、第１層間絶縁膜１８にクラックが生じたり、第１層間絶縁膜１８が第１ｐ電極１６や第１ｎ電極１７から剥離することは抑制されている。
以上、実施例２の発光装置は、発光素子１００として実施例１のものを用いているので、発光素子１００がガラス封止時に高温に晒されても、発光素子１００中の第１層間絶縁膜１８が第１ｐ電極１６や第１ｎ電極１７から剥離してしまったり、第１層間絶縁膜１８にクラックが生じてしまったりするのが抑制されている。そのため、発光素子１００の電気的、光学的な特性を悪化させてしまうことが抑制され、部分的な発光となってしまうことが抑制されている。
（各種変形例）
実施例１の発光素子は紫外発光であるが、本発明は紫外発光に限るものではなく、任意の発光波長でよい。
また、本発明は発光素子に限らず、任意の半導体素子に適用することができる。たとえば、ＭＯＳＦＥＴ、ＩＧＢＴ、ＨＦＥＴなど、パワーデバイスや高周波デバイスにも本発明を適用することができる。
本発明は各種半導体素子に適用することができる。特に、紫外発光の発光素子への適用に有効である。
１０：基板
１１：ｎ層
１２：発光層
１３：ｐ層
１４：透明電極
１５：ＤＢＲ層
１６：第１ｐ電極
１７：第１ｎ電極
１８：第１層間絶縁膜
１８Ａ：ＳｉＯ2 層
１８Ｂ：ＴｉＯ2 層
１９：第２ｐ電極
２０：第２ｎ電極
２１：第２層間絶縁膜
２２：第３ｐ電極
２３：第３ｎ電極
１００：発光素子
１０１：実装基板
１０２：封止ガラス

Claims (11)

  1. サファイアからなる基板と、前記基板上に設けられたIII 族窒化物半導体からなる半導体層と、前記半導体層上に設けられた第１電極と、前記第１電極上に設けられた層間絶縁膜と、前記層間絶縁膜上に設けられた第２電極と、を有し、前記層間絶縁膜に開けられた孔を介して前記第１電極と前記第２電極とが接続された半導体素子において、
    前記層間絶縁膜は、引張応力を生じさせる材料からなる第１の絶縁膜と、圧縮応力を生じさせる材料からなる第２の絶縁膜とを交互に３層以上積層させた多層膜である、
    ことを特徴とする半導体素子。
  2. 前記第１の絶縁膜の厚さと前記第２の絶縁膜の厚さとの和に対する前記第１の絶縁膜の厚さの比が０．１〜０．５である、ことを特徴とする請求項１に記載の半導体素子。
  3. 前記層間絶縁膜は、最上層と最下層が前記第２の絶縁膜である、ことを特徴とする請求項１または請求項２に記載の半導体素子。
  4. 前記第２の絶縁膜はＳｉＯ2 からなることを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体素子。
  5. 前記第１電極は多層であり、最上層は、ＴａまたはＭｏである、ことを特徴とする請求項４に記載の半導体素子。
  6. 前記第１の絶縁膜はＴｉＯ2 からなることを特徴とする請求項１ないし請求項５のいずれか１項に記載の半導体素子。
  7. 発光素子であることを特徴とする請求項１ないし請求項６のいずれか１項に記載の半導体素子。
  8. 紫外発光であることを特徴とする請求項７に記載の半導体素子。
  9. 前記層間絶縁膜は、ＤＢＲ構造である、ことを特徴とする請求項７または請求項８に記載の半導体素子。
  10. 請求項７ないし請求項９のいずれか１項に記載の半導体素子と、前記半導体素子を封止する封止ガラスと、
    を有することを特徴とする発光装置。
  11. 請求項７ないし請求項９のいずれか１項に記載の半導体素子を、４００℃以上でガラス封止する工程を有することを特徴とする発光装置の製造方法。
JP2018033725A 2018-02-27 2018-02-27 半導体素子、発光装置、および発光装置の製造方法 Pending JP2019149480A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018033725A JP2019149480A (ja) 2018-02-27 2018-02-27 半導体素子、発光装置、および発光装置の製造方法
US16/285,441 US20190267513A1 (en) 2018-02-27 2019-02-26 Semiconductor device and light-emitting device
CN201910141121.0A CN110197862A (zh) 2018-02-27 2019-02-26 半导体器件、发光器件和用于制造发光器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018033725A JP2019149480A (ja) 2018-02-27 2018-02-27 半導体素子、発光装置、および発光装置の製造方法

Publications (1)

Publication Number Publication Date
JP2019149480A true JP2019149480A (ja) 2019-09-05

Family

ID=67685164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018033725A Pending JP2019149480A (ja) 2018-02-27 2018-02-27 半導体素子、発光装置、および発光装置の製造方法

Country Status (3)

Country Link
US (1) US20190267513A1 (ja)
JP (1) JP2019149480A (ja)
CN (1) CN110197862A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023516429A (ja) * 2020-03-06 2023-04-19 レイセオン カンパニー 窒化アルミニウム撓み防止層を有する半導体デバイス

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910901A (ja) * 1982-07-12 1984-01-20 Nippon Kogaku Kk <Nikon> 光学積層物
JP2009537982A (ja) * 2006-05-19 2009-10-29 ブリッジラックス インコーポレイテッド Ｌｅｄ用低光学損失電極構造体
JP2010027792A (ja) * 2008-07-17 2010-02-04 Toyoda Gosei Co Ltd 発光装置の製造方法
JP2012079550A (ja) * 2010-10-01 2012-04-19 Nippon Electric Glass Co Ltd 電気素子パッケージ
JP2014220539A (ja) * 2014-08-27 2014-11-20 株式会社東芝 半導体発光素子
JP2017157650A (ja) * 2016-02-29 2017-09-07 豊田合成株式会社 半導体発光素子
JP2017163123A (ja) * 2016-03-09 2017-09-14 テ ギョン ユ， 半導体発光素子
US20170288088A1 (en) * 2016-03-30 2017-10-05 Seoul Viosys Co., Ltd. Uv light emitting diode package and light emitting diode module having the same
JP2018014346A (ja) * 2016-07-19 2018-01-25 豊田合成株式会社 発光素子

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
WO2011071100A1 (ja) * 2009-12-11 2011-06-16 昭和電工株式会社 半導体発光素子、半導体発光素子を用いた発光装置および電子機器
KR101666442B1 (ko) * 2010-03-25 2016-10-17 엘지이노텍 주식회사 발광 다이오드 및 이를 포함하는 발광 소자 패키지
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
JP5633477B2 (ja) * 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CN104521012B (zh) * 2012-08-07 2018-04-24 首尔伟傲世有限公司 晶圆级发光二极管阵列及其制造方法
KR20140073351A (ko) * 2012-12-06 2014-06-16 엘지이노텍 주식회사 발광 소자
TWI550909B (zh) * 2014-03-21 2016-09-21 A flip chip type light emitting diode and a method for manufacturing the same, and a flip chip type structure thereof
KR102197082B1 (ko) * 2014-06-16 2020-12-31 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광소자 패키지
US9923121B2 (en) * 2014-08-05 2018-03-20 Seoul Viosys Co., Ltd. Light-emitting diode and manufacturing method therefor
JP7228176B2 (ja) * 2017-11-10 2023-02-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
US10748881B2 (en) * 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
KR102427642B1 (ko) * 2018-01-25 2022-08-01 삼성전자주식회사 반도체 발광소자
KR102607596B1 (ko) * 2018-05-11 2023-11-29 삼성전자주식회사 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910901A (ja) * 1982-07-12 1984-01-20 Nippon Kogaku Kk <Nikon> 光学積層物
JP2009537982A (ja) * 2006-05-19 2009-10-29 ブリッジラックス インコーポレイテッド Ｌｅｄ用低光学損失電極構造体
JP2010027792A (ja) * 2008-07-17 2010-02-04 Toyoda Gosei Co Ltd 発光装置の製造方法
JP2012079550A (ja) * 2010-10-01 2012-04-19 Nippon Electric Glass Co Ltd 電気素子パッケージ
JP2014220539A (ja) * 2014-08-27 2014-11-20 株式会社東芝 半導体発光素子
JP2017157650A (ja) * 2016-02-29 2017-09-07 豊田合成株式会社 半導体発光素子
JP2017163123A (ja) * 2016-03-09 2017-09-14 テ ギョン ユ， 半導体発光素子
US20170288088A1 (en) * 2016-03-30 2017-10-05 Seoul Viosys Co., Ltd. Uv light emitting diode package and light emitting diode module having the same
JP2018014346A (ja) * 2016-07-19 2018-01-25 豊田合成株式会社 発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023516429A (ja) * 2020-03-06 2023-04-19 レイセオン カンパニー 窒化アルミニウム撓み防止層を有する半導体デバイス

Also Published As

Publication number Publication date
US20190267513A1 (en) 2019-08-29
CN110197862A (zh) 2019-09-03

Similar Documents

Publication Publication Date Title
KR100835116B1 (ko) 질화물 반도체 발광 소자
JP5191837B2 (ja) 半導体発光素子及び半導体発光装置
TWI546983B (zh) 高效率發光二極體
TWI455359B (zh) 紫外線半導體發光元件
JP5334601B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
US9018656B2 (en) Light emitting device
JP5246199B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP2005183911A (ja) 窒化物半導体発光素子及び製造方法
JP2012195435A (ja) 半導体発光素子の製造方法
JP2006041403A (ja) 半導体発光素子
KR20190074065A (ko) 반도체 발광소자
CN102544290B (zh) 氮化物半导体发光二极管元件
KR101561198B1 (ko) 반도체 발광소자
JP5581427B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP2019149480A (ja) 半導体素子、発光装置、および発光装置の製造方法
US20230035901A1 (en) Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
TWI384657B (zh) 氮化物半導體發光二極體元件
US20230034297A1 (en) Semiconductor light-emitting element
US20230029549A1 (en) Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
JP3981797B2 (ja) 半導体発光素子
JP5319820B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
KR20100063650A (ko) 반도체 발광소자 및 그의 제조방법
JP2006228817A (ja) 半導体装置及びその製造方法
US11888091B2 (en) Semiconductor light emitting device and light emitting device package
KR102051477B1 (ko) 반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211012