KR102338140B1

KR102338140B1 - 반도체소자

Info

Publication number: KR102338140B1
Application number: KR1020170057088A
Authority: KR
Inventors: 정영규; 김영훈
Original assignee: 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date: 2017-05-04
Filing date: 2017-05-04
Publication date: 2021-12-10
Also published as: WO2018203687A1; KR20180122884A

Abstract

본 발명에 의한 반도체 소자는 기판; 상기 기판 상에 배치되며, 제1도전형반도체층, 제2도전형반도체층 및 상기 제1도전형반도체층과 상기 제2도전형반도체층 사이에 배치되는 활성층을 포함하는 발광구조물; 상기 지지부재와 상기 발광구조물 사이에 배치된 절연층;상기 절연층과 상기 제2도전형반도체층 사이에 배치되는 제1반사층; 및 상기 절연층과 상기 기판 사이에 배치되는 제2반사층; 을 포함하고, 상기 제2반사층은 상기 제1반사층과 상기 발광구조물의 측면 사이에서 상기 발광구조물과 수직으로 중첩될 수 있다.
본 발명에 따른 반도체소자를 통해 광 흡수영역을 최소화하여 광 추출효율이 향상될 수 있다.

Description

반도체소자 {Semiconductor device}

본 발명은 반도체소자에 관한 것이다.

발광소자(Light Emitting Diode)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표에서 3족과 5족 등의 화합물 반도체로 생성될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.

발광소자는 순방향 전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광 소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물반도체를 이용한 청색(Blue) 발광소자, 녹색(Green)발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.

전극층이 에피층의 한쪽 방향에 배치되는 수평형 타입(Lateral Type) 발광소자는 N(-)과 P(+) 구분을 위해 칩 하부에 반사층이 전체적으로 형성이 될 수 없어 일정 영역의 광흡수영역이 발생하여 광 추출효율이 감소하는 문제가 있다.

본 발명은 광 흡수영역을 최소화하여 광추출효율을 향상시킨 반도체소자를 제공하고자 한다. 다만, 실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.

본 발명에 따른 반도체소자는 기판; 상기 기판 상에 배치되며, 제1도전형반도체층, 제2도전형반도체층 및 상기 제1도전형반도체층과 상기 제2도전형반도체층 사이에 배치되는 활성층을 포함하는 발광구조물; 상기 지지부재와 상기 발광구조물 사이에 배치된 절연층; 상기 절연층과 상기 제2도전형반도체층 사이에 배치되는 제1반사층; 및 상기 절연층과 상기 기판 사이에 배치되는 제2반사층; 을 포함하고, 상기 제2반사층은 상기 제1반사층과 상기 발광구조물의 측면 사이에서 상기 발광구조물과 수직으로 중첩될 수 있다.

상기 발광구조물의 가장자리에 배치되며, 상기 제2도전형반도체층 및 상기 활성층을 관통하여 상기제1도전형반도체층의 일부영역을 노출하는 제2리세스를 포함할 수 있다.

상기 캡핑층 면적은 상기 제1반사층의 면적의 40% 내지 50% 이하로 형성될 수 있다.

상기 제2반사층은 상면, 하면 및 상기 제2반사층의 상면과 하면 사이에 배치되는 측면을 포함하고, 상기 측면은 곡면을 갖는 영역을 포함할 수 있다.

상기 제2반사층은 상기 제1반사층과 수직으로 중첩되는 제1영역, 상기 제1반사층과 상기 발광구조물 측면 사이에 배치되는 제2영역을 포함할 수 있다.

상기 제2반사층은 상기 발광구조물 외측으로 연장되는 제3영역을 포함할 수 있다.

상기 제2반사층의 제3영역의 상면은 상기 발광구조물의 상면을 감싸며 배치될 수 있다.

상기 제1반사층은 상기 제2반사층과 상기 제3반사층 사이에 배치될 수 있다.

상기 제2리세스는 3um 내지 30um 수평 방향의 폭을 가질 수 있다.

본 발명에 따른 반도체소자를 통해 광 흡수영역을 최소화하여 광 추출효율이 향상될 수 있다.

또한, 반도체소자의 신뢰성을 개선할 수 있다.

도 1은 본 발명에 따른 반도체소자 상면도이다.
도 2는 도1에서 I-I'방향으로 절단한 제1실시예에 따른 단면도이다.
도 3은 도1에서 A-A'방향으로 절단한 제1실시예에 따른 단면도이다.
도 4는 도3의 일부분을 확대한 단면도이다.
도 5는 도1에서 I-I'방향으로 절단한 제2실시예에 따른 단면도이다.
도 6은 도1에서 A-A'방향으로 절단한 제2실시예에 따른 단면도이다.
도 7은 도6의 일부분을 확대한 단면도이다.
도 8은 제2반사층이 형성되는 영역을 도시한 도면이다.
도 9는 제2반사층이 형성됨으로써 광이 어떤 경로로 반사되는지 도시한 것이다.
도 10은 제1실시예 및 제2실시예에 따른 반도체소자 Vf-time 그래프이다.

본 발명의 전술한 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 이하의 상세한 설명에 의해 보다 명확하게 이해될 것이다.

본 발명의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(On)" 에 또는 "하/아래(Under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.

이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.

단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 1은 본 발명에 따른 반도체 소자 상면도이고, 도 2는 도 1에서 I-I' 방향으로 절단한 제1실시예에 따른 반도체소자 단면도이다.

도 3은 도 1에서 A-A' 방향으로 절단한 제1실시예에 따른 반도체소자 단면도이고, 도 4는 도 3의 일부분을 확대한 단면도이다.

도 4를 통해 제1실시예에 따른 반도체소자의 구성을 상세하게 확인할 수 있다.

상기 실시예는 수평형 방식의 반도체소자를 예를 들어 서술하나, 상기 반도체소자는 수평형 외에 수직형 또는 플립칩 방식의 반도체소자일 수 있다.

제1실시예에 따른 반도체소자는 제1도전형반도체층(12), 활성층(14) 및 제2도전형반도체층(16)을 포함하는 발광구조물(10), 지지부재(80), 절연층(40), 제1보호층(미도시), 캡핑층(30), 패드(95), 제1반사층(20), 제2반사층(50) 및 제3반사층(55)을 포함할 수 있다.

상기 발광구조물(10)은 제1도전형반도체층(12), 제2도전형반도체층(14) 및 활성층(16)을 포함할 수 있다.

제1도전형반도체층(12)은 3족-5족, 2족-6족 등의 화합물 반도체, 예를 들어

의 조성식을 갖는 반도체를 포함하며, GaN, AlGaN, InGaN, IaAlGaN 중 적어도 하나를 포함할 수 있다.

제1도전형반도체층(12)에는 제1도펀트가 도핑될 수 있다. 제1도전형반도체층(12)이 n형 반도체인 경우 제1도펀트는 n형 도펀트로서, Si, Ge, Sn 및 Te 중 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다.

상기 제1도전형반도체층(12) 표면에 요철을 형성하여 광추출효율을 향상시킬 수 있다.

활성층(14)은 제1도전형반도체층(12)을 통해서 주입되는 전자(또는 정공)와 제2도전형반도체층(16)을 통해서 주입되는 정공(또는 전자)이 만나, 활성층(14)의 구성물질에 따른 에너지 밴드갭에 대응되는 파장의 빛을 방출하는 층으로, 제1도전형반도체층(12)과 제2도전형반도체층(16)사이에 배치될 수 있다.

상기 활성층(14)은 단일양자우물, 다중양자우물, 양자 선 구조 또는 양자 점 구조 중 적어도 하나를 포함할 수 있으나, 이에 한정되지는 않는다.

제2도전형반도체층(16)은 제2도펀트가 도핑될 수 있다. 제2도전형반도체층(16)이 p형 반도체인 경우 제2도전형 도펀트는 p형 도펀트로서, Mg, 쭈 Ca, Sr 및 Ba 중 적어도 하나를 포함할 수 있다. 제2도전형반도체층(16)은 3족-5족, 2족-6족 등의 화합물 반도체, 예를 들어 (

) 의 조성식을 갖는 반도체를 포함하며, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 적어도 하나를 포함할 수 있다.

본 발명에서는 제1도전형반도체층(12)이 n형 반도체층이고, 제2도전형반도체층(16)이 p형 반도체인 경우를 가정하여 설명하지만, 이에 한정되는 것은 아니고, 제1도전형반도체층(12)이 p형 반도체층이고, 제2도전형반도체층(16)이 n형 반도체층으로 구성될 수 있다.

도시되지 않았으나, 활성층(14)과 제2도전형반도체층(16)사시에는 전자차단층(EBL,Electron Blocking Layer)이 형성될 수 있다. 전자차단층(EBL)은 제1도전형반도체층(12)에서 공급된 전자(또는 정공)가 제2도전형반도체층(16)으로 빠져나가는 흐름을 차단하여 활성층(14)내에서 전자와 정공이 발광성 재결합할 확률을 높여 발광 효율을 개선할 수 있다. 전자차단층의 에너지 밴드갭은 활성층(14) 또는 제2도전형반도체층(16)의 에너지 밴드갭보다 클 수 있다.

제1반사층(20)은 상기 절연층(40)과 상기 제2도전형반도체층(16) 사이에 배치될 수 있다. 상기 제1반사층(20)은 제1보호층과 캡핑층(30)에 전기적으로 연결될 수 있다. 상기 제1반사층(20)은 상면과 하면 사이에 단차부를 포함할 수 있고, 상기 제1보호층과 수직으로 중첩하는 영역을 포함할 수 있다.

상기 제1반사층(20)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시킬 수 있다.

상기 제1반사층(20)은 금속으로 구성될 수 있으며, 예를 들어 Ag, Ni Al, 꼬, Pd, Ir, Mg, Zn, Cu, Au, Hf 중 적어도 하나 이상을 포함하는 금속 또는 합금으로 구성될 수 있다.

또한, 상기 제1반사층(20)은 상기 금속 또는 합금과 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투과성 전도성물질을 이용하여 단층 또는 다층으로 구성될 수 있다.

상기 캡핑층(30)은 절연층(40)과 상기 제1반사층(20)사이에 배치될 수 있고, 상기 제1반사층(20) 하면과 접촉될 수 있다. 상기 캡핑층(30)은 패드(95)로부터 공급되는 전원을 전달하는 배선층일 수 있고, 전류확산층으로 기능할 수 있다. 상기 캡핑층(30)은 금속으로 구성될 수 있으며, Ag, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에 적어도 하나이상을 포함할 수 있으나, 이에 한정되지는 않는다. 또한, 상기 캡핑층(30)은 상기 금속물질을 포함하여 단층 또는 다층으로 구성될 수 있다.

상기 반도체소자의 전류주입특성과 광 추출효율측면을 고려하여 상기 캡핑층(30) 면적은 상기 제1반사층(20) 면적의 40% 내지 50%로 구성하였다.

하지만, 상기 반도체소자의 광추출효율측면보다 전류주입특성을 확보하기 위해서는 상기 제1반사층(20) 면적의 0% 내지 40%로 구성될 수 있고, 전류주입특성보다 광추출효율측면을 고려하는 경우 상기 캡핑층(30) 면적은 상기 제1반사층(20) 면적의 50% 내지 100%로 형성될 수 있다.

상기 제3반사층(55)은 제1전극(65)과 본딩층(70)사이에 배치될 수 있고, 상기 제3반사층(55) 상면 면적은 상기 제1반사층(20) 상면 면적의 1% 내지 20%와 중첩되는 영역을 포함할 수 있다.

상기 제3반사층(55) 상면이 상기 제1반사층(20) 상면과 중첩되면, 상기 활성층(14)에서 발광하는 광이 상기 제3반사층(55)에 의해 발광구조물(10) 상면 방향으로 반사되는 광속이 증가하기 때문에 상기 반도체소자의 광학적 특성이 향상될 수 있다.

상기 제3반사층(55)은 상기 활성층(14)에서 방출되는 광이 상기 제1반사층(20)과 상기 제3반사층(65) 사이에서 상기 지지부재(80)로 방출되지 않도록 배치되는 것이 적절하고, 이러한 구성을 위한 공정마진을 고려하고, 상기 제3반사층(55) 상면 면적은 상기 제1반사층(20) 상면 면적의 1% 이상 수직으로 중첩될 수 있다.

그러나 상기 반도체소자가 동작 중에 발생할 수 있는 상기 제3반사층(55)의 마이그레이션(migration) 또는 어글로머레이션(agglomeration) 특성에 의하여 상기 반도체소자의 신뢰성이 저하되는 문제를 방지하기 위해, 상기 제3반사층(55) 상면 면적은 상기 제1반사층(20) 상면 면적의 20%이하로 배치하는 것이 바람직하다. 다만 이에 한정되지 않고 상기 반도체소자의 신뢰성이 확보될 수 있다면 상기 제3반사층(55) 상면 면적은 상기 제1반사층(20) 상면 면적의 20%를 초과하여 배치될 수 있다.

제2반사층(50)은 상기 절연층(40)과 지지부재(80) 사이에 배치될 수 있다. 상기 제2반사층(50)은 상면, 하면 및 상기 제2반사층(50)의 상면과 하면 사이에 배치되는 측면을 포함하고, 상기 측면은 곡면을 갖는 영역을 포함할 수 있다. 상기 제2반사층(50)은 상기 제1반사층(20)과 상기 발광구조물(10) 측면 사이에서 상기 발광구조물(10)과 수직으로 중첩될 수 있다. 상기 제2반사층(50)은 금속으로 형성될 수 있으며, Ag, Ni, Al, Rh, Pd, Ir, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나 이상을 포함하는 금속 또는 합금으로 구성될 수 있다. 또한, 상기 제2반사층(50)은 상기 금속 또는 합금과 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투과성 전도성 물질을 이용하여 단층 또는 다층으로 구성될 수 있다.

상기 제1반사층(20)과 상기 제2반사층(50)은 같은 성분으로 구성될 수 있다.

상기 제2반사층(50)을 통해 상기 가장자리 영역에서 발광구조물(10)에서 발광된 광이 지지부재(80)로 흡수되지 않고, 제2반사층(50)에서 반사되어 광추출효율이 증가될 수 있다. 따라서 상기 제2반사층(50)을 배치함으로써, 반도체소자의 가장자리 영역에서 광 흡수가 발생되는 문제를 개선할 수 있다. 상기 제2반사층(50)에 대해 도 8을 참조하여 상세하게 서술하고자 한다.

제1보호층(미도시)은 채널층 또는 아이솔레이션층으로 정의될 수 있다.

상기 제1보호층은 상기 발광구조물(10) 하면에 배치되며, 상기 제2도전형반도체층(16) 하면 및 상기 제1반사층(20)과 접촉될 수 있다. 상기 제1보호층은 개별 발광구조물(10)에 대한 아이솔레이션 공정 시 에칭 스토퍼의 기능을 수행할 수 있고, 아이솔레이션 공정에 의해 전기적인 특성이 저하되는 것을 방지할 수 있다.

상기 제1보호층은 절연물질로 구성될 수 있으며, 산화물 또는 질화물로 구성될 수 있다. 상기 제1보호층은

,

,TiO2, AlN 등에서 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다. 상기 제1보호층은 투명한 재질로 구성될 수 있다.

절연층(40)은 상기 기판(80)과 상기 발광구조물(10) 사이에 배치될 수 있다. 상기 절연층(40)은 제1전극(60) 및 제2전극(65)을 전기적으로 절연시킬 수 있다.

상기 절연층(40)은

,

. Si3V4, Al2O3, TiO2 중에서 선택된 물질로 형성될 수 있다. 또한, 상기 절연층(40)은 TiOx, SiOx 및 HfOx 등 절연층이 적층된 구조인 DBR(Distributed Bragg Reflector)의 구조를 가질 수 있다. DBR 구조를 갖는 경우, 상기 절연층(40)은 상기 제1반사층(20), 제2반사층(50) 및 제3반사층(55)이 배치되지 않은 영역에서 상기 활성층(14)에서 상기 지지부재(80)방향으로 방출되는 광을 상부로 반사하여 반도체소자의 광학적 특성을 개선할 수 있다.

상기 제1절연층(61,62)은 제1전극(60) 측면을 둘러싸며 배치될 수 있다.

상기 제1절연층(61,62)은 상기 절연층(40)과 같은 물질로 배치될 수 있고, 서로 다른 물질로 배치될 수 있다. 같은 물질로 배치되는 경우, 상기 제1절연층(61,62)과 절연층(40)은 서로 구분되지 않을 수 있다. 또한 공정측면에서, 제1절연층(61,62) 및 상기 절연층(40)은 2회 이상에 걸쳐 배치될 수 있고, 상기 절연층(40)이 배치되는 공정 시 상기 절연층(40)과 함께 배치될 수 있다.

페시베이션층(90)은 상기 발광구조물(10)의 표면을 보호하고, 상기 패드(95)와 상기 발광구조물(10)의 사이를 절연시킬 수 있다. 상기 페시베이션층(90)은 상기 발광구조물(10)을 구성하는 반도체층 물질보다 낮은 굴절률을 가지며, 광 추출효율을 개선시켜 줄 수 있다. 상기 페이베이션층(90)은 산화물 또는 질화물로 구성될 수 있다. 상기 페시베이션층(90)은

,

. Si3V4, Al2O3, TiO2, AlN) 등에서 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다. 상기 페시베이션층(90)은 설계에 따라 생략될 수 있다.

본딩층(90)은 베리어 금속 또는 본딩 금속 등을 포함할 수 있다. 상기 본딩층(70)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 및 Ta 중 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다. 상기 본딩층(70)은 단층 또는 다층으로 형성될 수 있으며, 시드(seed)층을 포함할 수 있다. 상기 본딩층(70)은 지지부재(80)와 상기 발광구조물(10) 사이에 배치되어, 상기 발광구조물(10)과 상기 지지부재(80)를 물리적, 전기적으로 연결될 수 있다.

지지부재(80)는 금속 또는 캐리어 기판일 수 있다. 상기 지지부재(80)는 Ti, Cr, Ni, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있으나 이에 한정되지는 않는다. 상기 지지부재(80)는 단층 또는 다층으로 구성될 수 있다. 또한 상기 지지부재(80)가 금속 기판일 경우, 상기 지지부재(80)는 상기 발광구조물(10)과 전기적으로 연결될 수 있다.

상기 패드(95)는 금속으로 구성될 수 있으며, Ti, Ag, Cu, Au 중 적어도 하나를 포함할 수 있으나, 이에 한정되지는 않는다. 또한, 상기 패드(95)는 상기 금속물질을 포함하여 단층 또는 다층으로 구성될 수 있다.

예시로, 단층은 Au 일 수 있고, 다층인 경우 Ti/Ag/Cu/Au 의 적층구조이거나, Ti/Cu/Au 적층구조일 수 있으나 이에 한정되지는 않는다.

상기 패드(95)는 상기 발광구조물(10) 외측에 적어도 하나 또는 복수개 배치될 수 있다. 상기 패드(95)의 하부둘레와 페시베이션층(90)과 접촉될 수 있으나 이에 한정되지는 않는다.

상기 제1전극(60)은 제1도전형반도체층(12)과 전기적으로 연결될 수 있고, 제1도전형반도체층(12)이 n형 반도체 또는 p형 반도체인지에 따라 n극 또는 p극 일 수 있다.

상기 제1전극(60)은 반도체 소자가 수평형 또는 플립형 등 그 형태에 따라 제1도전형반도체층(12) 상면에 형성된 요철 상에 형성되거나, 상기 상부가 일부 노출된 제1도전형반도체층(12) 상부에 형성될 수 있으나 이에 한정되지는 않는다.

도 5는 도 1에서 I-I' 방향으로 절단한 제2실시예에 따른 반도체소자 단면도이다.

도 6은 도 1에서 A-A' 방향으로 절단한 제2실시예에 따른 반도체소자 단면도이고, 도 7은 도 6의 일부분을 확대한 단면도이다. 도 7을 통해 제2실시예에 따른 반도체소자의 구성을 상세하게 확인할 수 있다.

제2실시예에 따른 반도체소자는 제1도전형반도체층(12), 활성층(14) 및 제2도전형반도체층(16)을 포함하는 발광구조물(10), 지지부재(80), 절연층940), 제1보호층(미도시), 캡핑층(30), 제1리세스(205), 제2리세스(210), 패드(95), 제1반사층(20), 제2반사층(50) 및 제3반사층(55)을 포함하고, 상기 제1리세스(205)를 배치함에 따라 반도체소자의 신뢰성을 개선할 수 있다.

제2실시예에 따른 제1도전형반도체층(12), 활성층(14) 및 제2도전형반도체층(16)을 포함하는 발광구조물(10), 지지부재(80), 절연층(40), 제1보호층(미도시), 캡핑층(30), 패드(95), 제1반사층(20), 제2반사층(50) 및 제3반사층(55)은 제1실시예에 따른 반도체소자와 동일한 것으로 상세한 설명은 생략한다.

상기 제2실시예에 따른 반도체소자의 가장자리에는 리세스가 배치될 수 있다.

상기 리세스는 그 위치에 따라 제1리세스(205) 및 제2리세스(210)로 구분될 수 있다.

상기 제1리세스(205)는 상기 발광구조물(10) 가장 자리 영역에서 상기 제1도전형반도체층(12) 측면, 상기 활성층(14)의 측면 및 상기 제1도전형반도체층(12)의 일부 영역을 노출할 수 있다.

상기 제2리세스(210)는 상기 제2도전형반도체층(16), 상기 활성층(14)을 관통하여 상기 제1도전형반도체층(12)의 일부 영역을 노출할 수 있다. 상기 반도체소자가 상기 제1리세스(210)를 포함하는 경우, 상기 제1전극(60)은 상기 제1리세스(210) 내에 배치되어 상기 제1도전형반도체층(12)과 전기적으로 연결될 수 있다.

상기 제1리세스(205)는 상기 발광구조물(10)의 가장 자리에 배치될 수 있고, 상기 발광구조물(10)의 상면에서 상기 제2리세스(210)를 감싸며 배치될 수 있다. 상기 발광구조물(10)의 상면에서 상기 제1리세스(205)가 상기 제2리세스(210)를 감싸며 배치되는 경우 상기 제2리세스(210)를 포함하는 제1도전형반도체층(12) 저면의 수평 방향 폭과 상기 제2리세스(210)를 포함하는 활성층(14) 저면의 수평방향 폭이 서로 상이할 수 있다. 따라서, 상기 활성층으로 주입되는 전자와 정공의 균형이 개선될 수 있고, 상기 반도체소자의 광학적 특성 및 전기적 특성이 개선될 수 있다.

상기 제1리세스(205) 및 상기 제2리세스(210)의 측면은 상기 발광구조물(10) 하면에 대하여 기울기를 가질 수 있다. 또한, 상기 제1리세스(205)와 상기 제2리세스(210)는 상기 발광구조물(10)의 수직방향을 동일한 두께를 갖도록 배치될 수 있고, 서로 다른 두께를 갖도록 배치될 수 있으며 이에 한정되지는 않는다.

상기 제1리세스(205) 및 상기 제2리세스(210) 내에 상기 절연층(40)이 배치될 수 있다.

상기 절연층(40)의 측면 증착율과 평탄면의 증착비율은 서로 다를 수 있기 때문에, 상기 제1리세스(205) 및 상기 제2리세스(210) 내에 배치되는 상기 절연층(40)의 측면은 상기 제1리세스(205) 및 상기 제2리세스(210)의 측면과 서로 다른 기울기를 가지고 배치될 수 있다. 여기서 상기 절연층(40)의 측면, 제1리세스(205) 및 제2리세스(210)의 측면은 상기 발광구조물(10)의 하면에 대하여 경사각을 갖는 측면일 수 있다.

상기 제1리세스(205)는 상기 발광구조물(10)의 가장자리에서 상기 활성층(14)의 측면, 상기 제2도전형반도체층(16)의 측면 및 상기 제1도전형반도체층(12)의 측면을 노출할 수 있다. 또한, 상기 제1도전형반도체층(12)은 상기 제1리세스(205)가 배치되는 영역에서 단차부를 가질 수 있다. 상기 제1도전형반도체층(12)이 단차부를 가지는 경우, 상기 제2도전형반도체층(16)의 수평방향의 폭이 상기 단차부를 포함하는 제1도전형반도체층(12)의 저면의 수평방향의 폭보다 좁을 수 있다. 따라서, 제2도전형반도체층(16)의 일부 영역이 노출되지 않을 수 있고, 이로 인해 상기 반도체소자의 전기적, 광학적 신뢰성이 개선될 수 있다.

다시 말해, 상기 발광구조물(10) 가장자리 측면에 제1리세스(205)를 배치하여 상기 제2도전형 반도체층(16)의 일부영역이 상기 반도체소자의 외부로 노출되지 않도록 함으로써 상기 반도체소자의 신뢰성을 개선할 수 있다.

상기 제1리세스(205)는 발광구조물(10) 측면에 배치될 수 있고, 상기 제1리세스(205)의 수평방향의 폭을 제1거리(d)라고 정의할 수 있다. 상기 제1거리(d)의 폭은 3um 내지 30um 일 수 있다. 상기 제1거리(d)가 3um 이상인 경우, 상기 제2도전형반도체층(16)이 외부로 드러나지 않도록 공정하기 위한 공정 마진을 확보할 수 있고, 상기 반도체 소자의 신뢰성 저하 문제를 개선할 수 있다. 다만 이에 한정되지 않고, 공정 마진이 확보되는 경우 상기 제1거리(d)는 0um 초과 내지 3um 미만으로 배치될 수 있다. 또한, 상기 제1거리(d)는 30um이하로 배치될 수 있다. 상기 제1거리(d)가 증가함에 따라서 상기 활성층(14)의 부피가 감소하고, 상기 활성층(14)의 부피가 감소함에 따라 상기 반도체 소자의 광출력이 저하될 수 있다. 따라서, 상기 반도체 소자의 광출력특성을 확보하기 위해 상기 제1거리(d)는 30um 이하로 배치되는 것이 바람직할 수 있다. 제2실시예에서는 반도체소자의 광학적 특성과 신뢰성을 확보하기 위해 제1거리(d)가 3um 이상 30um 이하로 배치하였으나, 상기 반도체 소자의 광학적 특성보다는 상기 신뢰성을 확보하는 것이 더 중요한 경우 이에 한정하지 않고 제1거리(d)는 30um 이상으로 배치될 수 있고, 공정 마진이 확보되고, 상기 반도체소자의 광학적 특성을 확보하기 위해서는 3um이하로 배치될 수 있다.

제2실시예에 따른 반도체소자는 제1리세스(205) 및 제2반사층(50)을 배치함으로써, 반도체소자의 신뢰성과 광학적 특성을 모두 확보할 수 있다.

도 8은 제2반사층(50)이 형성되는 영역을 도시한 도면이다. 도 8에 도시된 바와 같이, 상기 제2반사층(50)은 상기 발광구조물(10)의 가장 자리 영역에서 상기 절연층(40)과 지지부재(80)사이에 배치될 수 있고, 제1영역, 제2영역 및 제3영역을 포함할 수 있다. 또한, 상기 제2반사층(50)은 상기 제2리세스(205)와 수직으로 중첩되도록 배치될 수 있다.

상기 제2반사층(50)은 상기 제1반사층(20)과 수직으로 중첩되는 제1영역이라고 한다면, 상기 제1반사층(20) 및 제3반사층(55)이 배치되지 않은 영역에서 상기 발광구조물(10)과 수직으로 중첩하는 제2영역을 포함할 수 있다. 또한, 상기 발광구조물(10)의 외측으로 연장되는 제3영역을 더 포함할 수 있다.

상기 제3영역은 반도체소자의 가장자리 끝까지 상기 절연층(40) 연장부와 수직 중첩되는 부분을 포함할 수 있으나. 상기 제2반사층(50)이 반도체소자의 가장자리 끝까지 형성되면 외부로 노출될 가능성이 크고, 노출되는 제2반사층(50)은 수분이나 기타 오염 물질에 취약하여 손상될 수 있다. 따라서, 상기 제3영역은 상기 제2반사층(50)은 외부로 노출되어 손상되지 않은 범위 내에서 절연층(40) 연장부와 수직 중첩되는 부분을 포함할 수 있다.

다만 이에 한정되지 않고 상기 반도체소자의 제2반사층(50)이 손상되지 않는다면 상기 제3영역은 상기 제2반사층(50)이 발광구조물(10) 외측영역으로 연장된 절연층(40) 연장부와 반도체소자 가장자리 끝까지 수직 중첩되는 부분을 포함할 수 있다.

상기 제1영역은 상기 활성층(14)에서 출력되는 광이 상기 발광구조물(10)과 상기 제1반사층(20)의 단부 사이에서 상기 지지부재(80) 방향으로 향하여 흡수되는 것을 방지하고 상부로 반사하여 상기 반도체소자의 광추출효율을 개선할 수 있다.

상기 제1반사층(20)은 어글로머레이션 또는 마이그레이션 등의 특성 또는 외부의 수분이나 열 또는 오염 물질에 취약할 수 있고, 이로 인해 상기 반도체소자의 신뢰성이 저하될 수 있기 때문에 상기 발광구조물(10)의 측면에서 소정 거리를 이격시켜 배치한다. 따라서 이 영역에는 상기 활성층(14)에서 출력되는 광이 상기 지지부재(80)방향으로 향하며 상기 본딩층(70), 상기 지지부재(80), 상기 절연층(40) 등의 다른 구성요소들에 의해 흡수될 수 있기 때문에 이 영역에 상기 제2반사층의 제2영역을 배치함으로써 상기 반도체소자의 광추출효율을 개선할 수 있다. 또한, 상기 소정거리에 상기 제2리세스(205)가 배치되는 경우, 상기 제2반사층(50)의 제2영역은 상기 제2리세스(205)와 수직으로 중첩될 수 있고, 상기 제2리세스(205)와 상기 제1반사층(20) 사이에도 배치될 수 있다.

상기 제3영역은 상기 발광구조물(10) 외측으로 연장되는 영역일 수 있다. 상기 반도체소자가 자발성 발광(Spontaneous emission)을 하는 경우, 출력되는 광의 방향이 일정하지 않기 때문에 상기 활성층(14)의 측면 너머로 광이 출력될 수 있다. 따라서, 이 영역에 상기 제3영역을 배치함으로써 상기 반도체소자 측면과 상기 발광구조물(10)의 측면 사이로 방출되는 광이 상기 지지부재(80)방향으로 향하며 상기 본딩층(70), 상기 지지부재(80), 상기 절연층(40) 등의 다른 구성요소들에 의해 흡수되는 것을 방지할 수 있다.

상기 제3영역은 도1에서 도시된 바와 같이 상기 발광구조물(10)을 감싸며 배치될 수 있다. 상기 패드(95)와 상기 발광구조물(10) 사이에는 상기 캡핑층(30)이 배치될 수 있고, 상기 패드(95)로 주입되는 전류는 상기 캡핑층(30)을 통하여 상기 발광구조물(10)로 주입될 수 있다. 상기 패드(95)와 상기 발광구조물(10) 사이에서 상기 캡핑층(30)이 배치되는 경우, 도1과 같이 상기 반도체소자의 상면에서 상기 제2반사층(50)이 보이지 않을 수 있다.

상기 제3영역은 이에 한정하지 않고, 상기 발광구조물(10)의 측면과 상기 반도체소자 측면 사이의 거리가 매우 좁을 경우 또는 제3영역을 배치하기 위한 공정 마진을 확보하기 어려운 경우 상기 제2반사층(50)은 상기 제3영역을 포함하지 않을 수 있다.

도 9는 제2반사층(50)이 형성됨으로써 광이 어떤 경로로 반사되는 지 도시한 것이다. 도 9는 제2실시예에 따른 반도체소자가 도시되어 있지만, 이에 한정되지 않고, 제1실시예에 따른 반도체소자일 수 있다.

도 9에 도시된 바와 같이, 반도체소자에서 발광된 광이 지지부재(80)에서 흡수되지 않고, 제2반사층(50)에서 반사되어 상기 반도체소자의 상부면으로 방출됨으로써 광추출효율이 개선되는 것을 확인할 수 있다.

도 10은 제1실시예 및 제2실시예에 따른 반도체소자의 Vf-time 그래프로서 동작전압의 급격한 변화를 통해 신뢰성을 판단할 수 있다. 도 10(a)는 제1실시예에 따른 반도체소자의 Vf-time 그래프이고, 도10(b)는 제2실시예에 따른 반도체소자의 Vf-time 그래프이다. 도 10(a)는 동작전압이 시간의 흐름에 따라 급격한 변화를 보이는 것을 확인할 수 있고, 도 10(b)는 도 10(a)에 비해 상기 반도체 소자의 급격한 동작전압의 변화가 없다.

따라서, 제2실시예에 따른 반도체 소자는 상기 발광구조물(10) 가장자리 측면에 제2리세스(205)를 배치하여 상기 제2도전형반도체층(16)의 일부 영역이 상기 반도체소자의 외부로 노출되지 않게 함으로써 개선할 수 있다.

실시예에 따른 반도체소자 또는 반도체소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며,

반도체소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치되어 백라이트 유닛(Backlight Unit)으로 기능할 수 있다.

또한, 본 발명의 발광소자 패키지는 표시 장치, 조명 장치, 지시 장치에 적용될 수 있다.

이 때, 표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광모듈, 도광판 및 광학 시트는 백라이트 유닛을 이룰 수 있다.

반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출한다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 도광판의 전방에 배치된다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치된다.

그리고, 조명 장치는 기판과 본 발명의 발광소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 더불어 조명 장치는 램프, 헤드 램프 또는 가로등 등을 포함할 수 있다. 또한, 이동 단말의 카메라 플래시는 본 발명의 발광 소자 패키지를 포함하는 광원 모듈을 포함할 수 있다.

이상과 같이 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 본 발명의 기술적 사상과 필수적 특징을 유지한 채로 다른 형태로도 실시될 수 있음을 인지할 수 있을 것이다.

본 발명의 범위는 특허청구범위에 의하여 규정되어질 것이지만. 특허청구범위 기재사항으로부터 직접적으로 도출되는 구성은 물론 그와 등가인 구성으로부터 도출되는 모든 변경 또는 변형된 형태 또한 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.

10 : 발광구조물
12 : 제1도전형반도체층
14: 활성층
16: 제2도전형반도체층
20 : 제1반사층
30 : 캡핑층
40 : 절연층
50 : 제2반사층
55 : 제3반사층
60 : 제1전극
61,62 : 제1절연층
65 : 제2전극
70 : 본딩층
80 : 지지부재
90 : 페시베이션층
95 : 패드
205 : 제1리세스
210 : 제2리세스

Claims

기판;
상기 기판 상에 배치되며, 제1도전형반도체층, 제2도전형반도체층 및 상기 제1도전형반도체층과 상기 제2도전형반도체층 사이에 배치되는 활성층을 포함하는 발광구조물;
상기 기판과 상기 발광구조물 사이에 배치된 절연층;
상기 절연층과 상기 제2도전형반도체층 사이에 배치되는 제1반사층;
상기 절연층과 상기 기판 사이에 배치되는 제2반사층; 및
상기 발광구조물의 가장 자리 영역에서 상기 제2도전형반도체층의 측면, 상기 활성층의 측면 및 상기 제1도전형반도체층의 일부 영역을 노출시키는 제1 리세스;를 포함하고,
상기 제2반사층은, 상기 제1반사층과 상기 발광구조물의 가장자리 측면 사이에서 상기 발광구조물과 수직으로 중첩되는 반도체 소자.
삭제
삭제
제1항에 있어서
상기 제2반사층은 상면, 하면 및 상기 제2반사층의 상면과 하면 사이에 배치되는 측면을 포함하고, 상기 측면은 곡면을 갖는 영역을 포함하고,
상기 제1도전형반도체층은 상기 제1 리세스가 배치되는 영역에서 단차부를 갖는, 반도체소자.
제1항에 있어서,
상기 제2반사층은 상기 제1반사층과 수직으로 중첩되는 제1영역, 상기 제1반사층과 상기 발광구조물 측면 사이에 배치되는 제2영역을 포함하고,
상기 절연층은 상기 제1 리세스 내에 배치된, 반도체소자.
제5항에 있어서,
상기 제2반사층은 상기 발광구조물 외측으로 연장되는 제3영역을 포함하는 반도체소자
제6항에 있어서,
상기 제2반사층의 제3영역의 상면은 상기 발광구조물의 상면을 감싸며 배치되는 반도체소자
삭제
삭제