KR20170052105A - 발광소자 및 발광소자 패키지 - Google Patents

발광소자 및 발광소자 패키지 Download PDF

Info

Publication number
KR20170052105A
KR20170052105A KR1020150154113A KR20150154113A KR20170052105A KR 20170052105 A KR20170052105 A KR 20170052105A KR 1020150154113 A KR1020150154113 A KR 1020150154113A KR 20150154113 A KR20150154113 A KR 20150154113A KR 20170052105 A KR20170052105 A KR 20170052105A
Authority
KR
South Korea
Prior art keywords
light emitting
patterns
layer
protective
width
Prior art date
Application number
KR1020150154113A
Other languages
English (en)
Other versions
KR102463323B1 (ko
Inventor
구지현
이대희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150154113A priority Critical patent/KR102463323B1/ko
Priority to US15/772,907 priority patent/US10461218B2/en
Priority to CN201680064390.6A priority patent/CN108352423B/zh
Priority to EP16862457.5A priority patent/EP3373342A4/en
Priority to PCT/KR2016/012614 priority patent/WO2017078441A1/ko
Publication of KR20170052105A publication Critical patent/KR20170052105A/ko
Application granted granted Critical
Publication of KR102463323B1 publication Critical patent/KR102463323B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예의 발광소자는 제1 도전형 반도체층과, 제1 도전형 반도체층 아래에 활성층, 활성층 아래에 제2 도전형 반도체층, 제1 도전형 반도체층의 하부를 노출시키는 복수의 리세스를 포함하는 발광구조물과, 발광구조물의 외측에 배치되고, 적어도 하나 이상의 모서리에 인접하게 배치된 적어도 하나의 패드 및 리세스 내에 배치되어 발광구조물의 하부면으로 연장되는 복수의 보호 패턴을 포함하고, 복수의 보호 패턴은 상기 패드로부터 멀어질수록 작아지는 너비를 가지므로 패드와 인접한 영역에서의 전류 집중을 개선할 수 있다.

Description

발광소자 및 발광소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}
실시 예는 발광소자, 발광소자 패키지 및 조명장치에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
발광소자의 광 효율이 증가됨에 따라 표시장치, 차량용 램프, 각 종 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.
실시 예는 전류 퍼짐(current spreading)을 개선하여 전기적인 특성을 향상시킬 수 있는 발광소자, 발광소자 패키지 및 조명장치를 제공한다.
실시 예의 발광소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층, 상기 제1 도전형 반도체층의 하부를 노출시키는 복수의 리세스를 포함하는 발광구조물; 상기 발광구조물의 외측에 배치되고, 적어도 하나 이상의 모서리에 인접하게 배치된 적어도 하나의 패드; 및 상기 리세스 내에 배치되어 상기 발광구조물의 하부면으로 연장되는 복수의 보호 패턴을 포함하고, 상기 복수의 보호 패턴은 상기 패드로부터 멀어질수록 작아지는 너비를 가질 수 있다.
실시 예는 전류 에서 집중퍼짐을 개선할 수 있다.
실시 예는 패드로부터 멀어질수록 너비가 작아지는 보호 패턴을 구비하여 전류 퍼짐을 유도함으로써, 패드와 인접한 영역되는 전류 밀집을 방지하여 전기적 특성을 개선할 수 있다.
도 1은 실시 예에 따른 발광소자를 도시한 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ' 라인을 따라 절단한 발광소자를 도시한 단면도이다.
도 3은 도 1의 Ⅱ-Ⅱ' 라인을 따라 절단한 발광소자를 도시한 단면도이다.
도 4는 도 1의 Ⅲ-Ⅲ' 라인을 따라 절단한 발광소자를 도시한 단면도이다.
도 5 내지 도 13은 실시 예에 따른 발광소자의 제조방법을 도시한 도면이다.
도 14는 다른 실시 예에 따른 발광소자를 도시한 평면도이다.
도 15는 또 다른 실시 예에 따른 발광소자를 도시한 평면도이다.
도 16은 실시 예의 발광소자 패키지를 도시한 단면도이다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도 1은 실시 예에 따른 발광소자를 도시한 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'라인을 따라 절단한 발광소자를 도시한 단면도이고, 도 3은 도 1 의 Ⅱ-Ⅱ'라인을 따라 절단한 발광소자를 도시한 단면도이고, 도 4는 도 1의 Ⅲ-Ⅲ' 라인을 따라 절단한 발광소자를 도시한 단면도이다.
도 1 내지 도 4에 도시된 바와 같이, 실시 예에 따른 발광소자(100)는 발광구조물(10), 패드(92), 보호층(95), 제1 및 제2 전극(81, 83)을 포함할 수 있다.
상기 발광구조물(10)은 제1 도전형 반도체층(11), 상기 제1 도전형 반도체층(11) 아래에 위치한 활성층(12) 및 상기 활성층(12) 아래에 위치한 제2 도전형 반도체층(13)을 포함할 수 있다.
상기 제1 도전형 반도체층(11)은 반도체 화합물, 예컨대 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 등의 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 단층 또는 다층으로 형성될 수 있다. 상기 제1 도전형 반도체층(11)은 제1 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제1 도전형 반도체층(11)이 n형 반도체층인 경우, n형 도펀트를 포함할 수 있다. 예컨대 상기 n형 도펀트는 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 상기 제1 도전형 반도체층(11)은 InxAlyGa1-x-yN(0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 도전형 반도체층(11)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.
상기 제1 도전형 반도체층(11)은 상부면에 요철구조(11A)를 포함할 수 있다. 상기 요철구조(11A)는 단면이 산과 골을 갖는 형성일 수 있으나, 이에 한정되지 않고, 다각형 또는 곡률을 갖는 형상일 수도 있다. 상기 요철구조(11A)는 광 추출 효율을 향상시킬 수 있다.
상기 제1 도전형 반도체층(11)은 복수의 돌출부(16)를 포함할 수 있다. 상기 돌출부(16)는 서로 일정한 간격을 두고 배치될 수 있다. 상기 돌출부(16)의 상부면에는 상기 요철구조(11A)가 배치될 수 있으나, 이에 한정되는 것은 아니다. 상기 돌출부(16)는 상기 제1 도전형 반도체층(11)의 상부방향으로 돌출될 수 있다. 상기 돌출부(16)는 상기 제2 전극(83)과 전기적으로 연결되는 접촉부(33)와 중첩되는 제1 도전형 반도체층(11)의 두께를 확보하여 상기 접촉부(33)의 주변에서 집중되는 전류를 개선할 수 있다. 상기 돌출부(16)는 에칭 공정을 통해서 형성될 수 있다. 예컨대 상기 돌출부(16)는 상기 접촉부(33)와 중첩되는 영역을 제외한 상기 제1 도전형 반도체층(11)의 상부면을 에칭하여 형성될 수 있다.
상기 활성층(12)은 상기 제1 도전형 반도체층(11) 아래에 배치될 수 있다. 상기 활성층(12)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함할 수 있다. 상기 활성층(12)는 화합물 반도체로 구성될 수 있다. 상기 활성층(12)는 예로서 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.
상기 활성층(12)은 다중 양자 우물 구조(MQW)로 구현된 경우, 양자우물과 양자벽이 교대로 배치될 수 있다. 상기 양자우물과 양자벽은 각각 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료일 수 있다. 예컨대 상기 활성층(12)은 InGaN/GaN, InGaN/AlGaN, InGaN/InGaN, InAlGaN/InAlGaN, GaN/AlGaN, InAlGaN/GaN, GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, GaAs/AlGaAs, InGaAs/AlGaAs 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제2 도전형 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다. 상기 제2 도전형 반도체층(13)은 반도체 화합물, 예컨대 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 단층 또는 다층으로 형성될 수 있다. 상기 제2 도전형 반도체층(13)은 제2 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제2 도전형 반도체층(13)이 p형 반도체층인 경우, p형 도펀트를 포함할 수 있다. 예컨대 상기 p형 도펀트는 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되는 것은 아니다. 상기 제2 도전형 반도체층(13)은 InxAlyGa1-x-yN(0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나 이에 한정되는 것은 아니다. 예컨대 상기 제2 도전형 반도체층(13)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.
상기 발광구조물(10)은 n형 반도체층의 상기 제1 도전형 반도체층(11), p형 반도체층의 제2 도전형 반도체층(13)을 한정하여 설명하고 있지만, 상기 제1 도전형 반도체층(11)을 p형 반도체층, 상기 제2 도전형 반도체층(13)을 n형 반도체층으로 형성할 수도 있으며, 이에 한정되는 것은 아니다. 상기 제2 도전형 반도체층(13) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(10)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
상기 제1 전극(81)은 상기 발광구조물(10) 아래에 배치될 수 있다. 상기 제1 전극(81)은 상기 발광구조물(10)과 상기 제2 전극(83) 사이에 배치될 수 있다. 상기 제1 전극(81)은 상기 제1 도전형 반도체층(13)과 전기적으로 연결될 수 있다. 상기 제1 전극(81)은 상기 제2 전극(83)과 전기적으로 절연될 수 있다. 상기 제1 전극(81)은 접촉층(15), 반사층(17) 및 캡핑층(35)을 포함할 수 있다.
상기 접촉층(15)은 상기 제1 도전형 반도체층(13) 아래에 배치될 수 있다. 상기 접촉층(15)은 상기 제1 도전형 반도체층(13)과 직접 접촉될 수 있다. 상기 접촉층(15)은 제1 도전형 반도체층(13) 및 상기 반사층(17) 사이에 배치될 수 있다. 상기 접촉층(15)은 상기 제1 도전형 반도체층(13)과 전기적으로 연결될 수 있다. 상기 접촉층(15)은 전도성 산화물, 전도성 질화물 또는 금속일 수 있다. 예컨대 상기 접촉층(15)은 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, In, Au, W, Al, Pt, Ag, Ti 중에서 적어도 하나를 포함할 수 있다.
상기 반사층(17)은 상기 접촉층(15)과 상기 캡핑층(35) 사이에 배치될 수 있다. 상기 반사층(17)은 상기 접촉층(15) 및 캡핑층(35)에 전기적으로 연결될 수 있다. 상기 반사층(17)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시키는 기능을 포함할 수 있다. 상기 반사층(17)은 상기 발광구조물(10)로부터의 광을 외부로 반사시켜 광 추출 효율을 향상시킬 수 있다. 상기 반사층(17)은 금속일 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금일 수 있다. 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투명 전도성 물질의 단층 또는 다층일 수 있다.
상기 캡핑층(35)은 상기 반사층(17)의 아래에 배치될 수 있다. 상기 캡핑층(35)은 상기 반사층(17)의 하부면과 직접 접촉될 수 있다. 상기 캡핑층(35)은 상기 반사층(17)으로부터 노출된 상기 접촉층(15)의 일부와 직접 접촉될 수 있다. 상기 캡핑층(35)은 상기 패드(92) 아래에 배치될 수 있다. 상기 캡핑층(35)은 상기 패드(92)와 전기적으로 연결될 수 있다. 상기 캡핑층(35)은 상기 패드(92)의 하부면과 직접 접촉될 수 있다. 상기 캡핑층(35)은 상기 패드(92)로부터 공급되는 구동전원을 상기 발광구조물(10)에 제공할 수 있다. 상기 캡핑층(35)은 도전성 물질일 수 있다. 예컨대 상기 캡핑층(35)은 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 캡핑층(35)의 가장자리는 상기 발광구조물(10)의 가장자리보다 더 외측에 배치될 수 있다.
상기 제2 전극(83)은 상기 제1 전극(81) 아래에 배치될 수 있다. 상기 제2 전극(83)은 상기 제1 도전형 반도체층(11)과 전기적으로 연결될 수 있다. 상기 제2 전극(83)은 확산 방지층(50), 본딩층(60) 및 지지부재(70)를 포함할 수 있다. 상기 제2 전극(83)은 상기 확산 방지층(50), 상기 본딩층(60), 상기 지지부재(70) 중에서 1 개 또는 2 개를 선택적으로 포함할 수 있다. 예컨대 상기 제2 전극(83)은 상기 확산 방지층(50) 및 상기 본딩층(60) 중 적어도 하나는 삭제할 수 있다.
상기 확산 방지층(50)은 상기 제1 전극(81)으로 상기 본딩층(60)에 포함된 물질의 확산을 방지하는 기능을 포함할 수 있다. 상기 확산 방지층(50)은 본딩층(60) 및 지지부재(70)와 전기적으로 연결될 수 있다. 상기 확산 방지층(50)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
상기 본딩층(60)은 상기 확산 방지층(50) 아래에 배치될 수 있다. 상기 본딩층(60)은 상기 확산 방지층(50)과 상기 지지부재(70) 사이에 배치될 수 있다. 상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함할 수 있다. 예컨대 상기 본딩층(60)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있으며 단층 또는 다층으로 형성될 수 있다.
상기 지지부재(70)는 금속 또는 캐리어 기판일 수 있다. 예컨대 상기 지지부재(70)는 Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다.
상기 패드(92)는 제1 전극(81) 위에 배치될 수 있다. 상기 패드(92)는 상기 제1 전극(81)과 전기적으로 연결될 수 있다. 상기 패드(92)는 상기 발광구조물(10)로부터 이격될 수 있다. 상기 패드(92)는 상기 발광구조물(10)보다 외측에 배치될 수 있다. 상기 패드(92)는 상기 발광구조물(10)보다 외측에 위치한 상기 제1 전극(81) 위에 배치될 수 있다. 상기 패드(92)는 발광소자(100)의 제1 모서리(101)에 인접하게 배치될 수 있다. 상기 패드(92)는 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
실시 예의 발광소자(100)는 상기 발광구조물(10) 위에 배치된 보호층(95)을 포함할 수 있다. 상기 보호층(95)은 상기 발광구조물(10)의 표면을 보호하고, 상기 패드(92)와 상기 발광구조물(10)의 사이를 절연시킬 수 있다. 상기 보호층(95)은 상기 발광구조물(10)을 구성하는 반도체층의 물질보다 낮은 굴절률을 가지며, 상기 발광구조물(10) 내의 광은 굴절률이 낮은 보호층(95)으로 굴절되므로 발광구조물(10)과 보호층(95) 계면에서의 전반사를 줄여 광 추출 효율을 개선시켜 줄 수 있다. 예컨대 상기 보호층(95)은 산화물 또는 질화물로 구현될 수 있다. 예컨대 상기 보호층(95)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.
실시 예의 발광소자(100)는 상기 제1 전극(81)과 상기 제2 전극(83)을 서로 절연시키는 절연층(41)을 더 포함할 수 있다. 상기 절연층(41)은 상기 제1 전극(81)과 상기 제2 전극(83) 사이에 배치될 수 있다. 상기 절연층(41)은 산화물 또는 질화물일 수 있다. 예컨대 상기 절연층(41)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택될 수 있다.
실시 예의 발광소자(100)는 상기 제2 전극(83)과 상기 제1 도전형 반도체층(11)을 전기적으로 연결시키는 복수의 리세스(2), 접촉부(33) 및 복수의 연결부(16)를 포함할 수 있다.
상기 복수의 리세스(2)는 상기 발광구조물(10) 내에 배치될 수 있다. 상기 리세스(2)는 상기 제2 전극(83)과 상기 제1 도전형 반도체층(11)을 전기적으로 연결시키기 위해 상기 제1 도전형 반도체층(11)의 일부를 노출시키는 기능을 포함할 수 있다. 상기 복수의 리세스(2)는 상기 일정한 간격을 두고 배치될 수 있다. 상기 리세스(2)의 너비는 모두 동일할 수 있으나, 이에 한정되는 것은 아니다.
상기 접촉부(33)는 상기 복수의 리세스(2) 내에 배치될 수 있다. 상기 접촉부(33)는 상기 리세스(2)로부터 노출된 제1 도전형 반도체층(11)과 전기적으로 연결될 수 있다. 상기 접촉부(33)는 상기 리세스(2)로부터 노출된 상기 제1 도전형 반도체층(11)과 직접 접촉될 수 있다. 상기 접촉부(33)는 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
상기 복수의 연결부(51)는 상기 접촉부(33) 아래에 배치될 수 있다. 상기 복수의 연결부(51)는 상기 접촉부(33)와 전기적으로 연결될 수 있다. 상기 복수의 연결부(51)는 상기 절연층(41)을 관통하여 상기 제2 전극(83)과 연결될 수 있다. 상기 복수의 연결부(51)는 상기 제2 전극(83)과 직접 접촉될 수 있다. 예컨대 상기 복수의 연결부(51)는 상기 절연층(41)을 관통하여 상기 확산 방지층(50)과 직접 접촉될 수 있다. 상기 복수의 연결부(51)는 상기 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 접촉부(33) 및 상기 복수의 연결부(51)는 상기 돌출부(16)와 수직으로 중첩될 수 있다.
실시 예의 발광소자(100)는 상기 제2 전극(83)과 상기 활성층(12) 및 제1 도전형 반도체층(13)을 전기적으로 절연시키는 제1 내지 제7 보호 패턴(30A 내지 30G)을 포함할 수 있다. 상기 제1 내지 제7 보호 패턴(30A 내지 30G)은 절연물질 일 수 있다. 예컨대 상기 제1 내지 제7 보호 패턴(30A 내지 30G)은 산화물 또는 질화물일 수 있다. 예컨대 상기 제1 내지 제7 보호 패턴(30A 내지 30G)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택될 수 있다. 상기 제1 내지 제7 보호 패턴(30A 내지 30G)은 광이 투과될 수 있는 광투과 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 내지 제6 보호 패턴(30A 내지 30F)은 상기 복수의 리세스(2) 내에 배치될 수 있다. 상기 제1 내지 제6 보호 패턴(30A 내지 30F)은 상기 복수의 리세스(2)의 측벽에 배치될 수 있다. 상기 제1 내지 제6 보호 패턴(30A 내지 30F)은 상기 복수의 리세스(2)의 측벽으로 노출된 상기 발광구조물(10)을 덮고, 상기 발광구조물(10)의 하부면 방향으로 연장될 수 있다. 상기 제1 내지 제6 보호 패턴(30A 내지 30F)의 탑뷰 형상은 원형일 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 내지 제6 보호 패턴(30A 내지 30F)은 타원형, 적어도 3 이상의 다각형일 수 있다.
상기 제1 내지 제6 보호 패턴(30A 내지 30F)은 수평으로 서로 다른 너비를 가질 수 있다 상기 제1 내지 제6 보호 패턴(30A 내지 30F)의 너비는 상기 패드(92)로부터 멀어질수록 작아질 수 있다. 실시 예의 상기 제1 내지 제6 보호 패턴(30A 내지 30F)는 탑뷰가 원형일 수 있으나. 이에 한정되는 것은 아니다. 상기 제1 내지 제6 보호 패턴(30A 내지 30F)이 원형일 경우, 상기 제1 내지 제6 보호 패턴(30A 내지 30F)의 너비는 직경일 수 있다. 상기 제1 내지 제6 보호 패턴(30A 내지 30F)의 너비는 상기 패드(92)가 위치한 제1 모서리(101)로부터 제2 모서리(103)로 갈수록 작아질 수 있다. 여기서, 상기 제1 및 제2 모서리(101, 103)는 제1 대각선 방향(X-X')로 서로 마주보도록 배치될 수 있다. 예컨대 상기 제1 내지 제6 보호 패턴(30A 내지 30F)은 각각 제1 내지 제6 너비(W-1 내지 W-6)를 가질 수 있다. 상기 제1 보호 패턴(30A)의 제1 너비(W-1)는 상기 제2 보호 패턴(30B)의 제2 너비(W-2)보다 클 수 있다. 상기 제2 보호 패턴(30B)의 제2 너비(W-2)는 상기 제3 보호 패턴(30C)의 제3 너비(W-3)보다 클 수 있다. 상기 제3 보호 패턴(30C)의 상기 제3 너비(W-3)는 상기 제4 보호 패턴(30D)의 제4 너비(W-4)보다 클 수 있다. 상기 제4 보호 패턴(30D)의 제4 너비(W-4)는 상기 제5 보호 패턴(30E)의 제5 너비(W-5)보다 클 수 있다. 상기 제5 보호 패턴(30E)의 제5 너비(W-5)는 상기 제6 보호 패턴(30F)의 제6 너비(W-6)보다 클 수 있다. 실시 예는 상기 패드(92)와 인접할수록 넓은 너비를 갖도록 함으로써, 상기 패드(92)와 인접한 제1 도전형 반도체층(11)과 접촉부(33) 주변으로 집중되는 전류 밀집(current crowding) 현상을 개선할 수 있다. 즉, 실시 예는 상기 패드(92)와 인접한 영역의 접촉부(33)와 제1 전극(81)의 접촉영역을 줄여 전류 퍼짐을 유도함으로써, 상기 패드(92)와 인접한 영역일수록 전류가 집중되는 문제를 개선할 수 있다.
예컨대 상기 제1 보호 패턴(30A)의 제1 너비(W-1)가 100%일 경우, 상기 제2 보호 패턴(30B)의 제2 너비(W-2)는 93%~95%일 수 있고, 상기 제3 보호 패턴(30C)의 제3 너비(W-3)는 86%~90%일 수 있고, 상기 제4 보호 패턴(30D)의 제4 너비(W-4)는 79%~85%일 수 있고, 상기 제5 보호 패턴(30E)의 제5 너비(W-5)는 72%~80%일 수 있고, 상기 제6 보호 패턴(30F)의 제6 너비(W-6)는 65%~75%일 수 있다. 여기서, 상기 제2 내지 제6 보호 패턴(30B 내지 30F)의 제2 내지 제6 너비(W-2 내지 W-6)는 상기 제1 보호 패턴(30A)의 제1 너비(W-1)를 기준으로 설명하고 있지만, 이에 한정되지 않고, 상기 제2 내지 제6 보호 패턴(30B 내지 30F)의 제2 내지 제6 너비(W-2 내지 W-6) 각각은 이전 보호 패턴의 너비를 기준으로 93%~95%일 수 있다. 상기 제1 보호 패턴(30A)의 제1 너비(W-1)와 상기 제6 보호 패턴(30F)의 제6 너비(W-6)는 35% 이하의 차이를 가질 수 있다. 상기 제1 내지 제6 보호 패턴(30A 내지 30F)의 너비 범위의 미만일 경우 예컨대 상기 제5 및 제6 보호 패턴(30E, 30F) 사이의 제5 간격(I-5)이 100%일 경우, 상기 제4 및 제5 보호 패턴(30D, 30E) 사이의 제4 간격(I-4)은 94%~97%일 수 있고, 상기 제3 및 제4 보호 패턴(30C, 30D) 사이의 제3 간격(I-3)은 91%~94%일 수 있고, 상기 제2 및 제3 보호 패턴(30B, 30C) 사이의 제2 간격(I-2)은 88%~91%일 수 있고, 상기 제1 및 제2 보호 패턴(30A, 30B) 사이의 제1 간격(I-1)은 85%~88%일 수 있다. 여기서, 실시 예는 상기 제5 및 제6 보호 패턴(30E, 30F) 사이의 제5 간격(I-5)를 기준으로 설명하고 있지만, 이에 한정되지 않고, 상기 제1 내지 제6 보호 패턴(30B 내지 30F)의 간격들은 이전 보호 패턴들의 간격을 기준으로 94%~97%일 수 있다.
상기 제7 보호 패턴(30G)은 상기 발광구조물(10)의 하부면으로부터 외측방향으로 연장될 수 있다. 즉, 상기 제7 보호 패턴(30G)의 가장자리는 상기 발광구조물(10)의 가장자리 하부면 및 상기 제1 전극(81)의 가장자리 상부면 상에 배치될 수 있다. 상기 제7 보호 패턴(30G)은 상기 발광구조물(10)의 측면보다 더 외측으로 연장될 수 있다. 상기 제7 보호 패턴(30G)은 외부의 습기 침투를 방지하고, 에칭 공정 시에 발광구조물(10), 제1 및 제2 전극(83)들로 전달되는 충격을 개선할 수 있다. 상기 제7 보호 패턴(30G)은 상기 패드(92)와 상기 제1 전극(81)이 전기적으로 연결되도록 상기 캡핑층(35)을 노출시키는 비아홀(30VH)을 포함하고, 상기 비아홀(30VH)은 상기 패드(92)와 수직으로 중첩될 수 있다.
실시 예의 발광소자(100)는 상기 패드(92)로부터 멀어질수록 너비가 작아지는 제1 내지 제6 보호 패턴(30A 내지 30F)을 구비하여 전류 퍼짐을 유도함으로써, 상기 패드(92)와 인접한 접촉부(33) 주변에서 집중되는 전류 밀집을 방지하여 전기적 특성을 개선할 수 있다.
도 5 내지 도 13은 실시 예에 따른 발광소자의 제조방법을 도시한 도면이다.
도 5를 참조하면, 발광구조물(10)은 기판(5) 상에 형성될 수 있다.
상기 기판(5)은 단층 또는 다층으로 형성될 수 있다. 상기 기판(5)은 전도성 기판 또는 절연성 기판일 수 있다. 예컨대 상기 기판(5)은 GaAs, 사파이어(Al2O3), SiC, Si, GaN, ZnO, GaP, InP, Ge 및 Ga203 중 적어도 하나일 수 있다. 상기 기판(5)은 발광구조물(10) 형성 전에 세정공정이 진행되어 표면의 불순물이 제거될 수 있다.
예컨대 상기 발광구조물(10)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 도전형 반도체층(11)은 반도체 화합물, 예컨대 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 등의 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 단층 또는 다층으로 형성될 수 있다. 상기 제1 도전형 반도체층(11)은 제1 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제1 도전형 반도체층(11)이 n형 반도체층인 경우, n형 도펀트를 포함할 수 있다. 예컨대 상기 n형 도펀트는 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 상기 제1 도전형 반도체층(11)은 InxAlyGa1-x-yN(0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 도전형 반도체층(11)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.
상기 활성층(12)은 상기 제1 도전형 반도체층(11) 아래에 배치될 수 있다. 상기 활성층(12)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함할 수 있다. 상기 활성층(12)는 화합물 반도체로 구성될 수 있다. 상기 활성층(12)는 예로서 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 활성층(12)은 다중 양자 우물 구조(MQW)로 구현된 경우, 양자우물과 양자벽이 교대로 배치될 수 있다. 상기 양자우물과 양자벽은 각각 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료일 수 있다. 예컨대 상기 활성층(12)은 InGaN/GaN, InGaN/AlGaN, InGaN/InGaN, InAlGaN/InAlGaN, GaN/AlGaN, InAlGaN/GaN, GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, GaAs/AlGaAs, InGaAs/AlGaAs 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제2 도전형 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다. 상기 제2 도전형 반도체층(13)은 반도체 화합물, 예컨대 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 단층 또는 다층으로 형성될 수 있다. 상기 제2 도전형 반도체층(13)은 제2 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제2 도전형 반도체층(13)이 p형 반도체층인 경우, p형 도펀트를 포함할 수 있다. 예컨대 상기 p형 도펀트는 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되는 것은 아니다. 상기 제2 도전형 반도체층(13)은 InxAlyGa1-x-yN(0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나 이에 한정되는 것은 아니다. 예컨대 상기 제2 도전형 반도체층(13)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.
상기 발광구조물(10)은 n형 반도체층의 상기 제1 도전형 반도체층(11), p형 반도체층의 제2 도전형 반도체층(13)을 한정하여 설명하고 있지만, 상기 제1 도전형 반도체층(11)을 p형 반도체층, 상기 제2 도전형 반도체층(13)을 n형 반도체층으로 형성할 수도 있으며, 이에 한정되는 것은 아니다. 상기 제2 도전형 반도체층(13) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(10)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
상기 발광구조물(10)에는 복수의 리세스(2)가 형성될 수 있다. 상기 리세스(2)의 바닥면에는 상기 제1 도전형 반도체층(11)이 노출되고, 상기 리세스(2)의 측벽에는 제1 도전형 반도체층(11), 활성층(12) 및 제2 도전형 반도체층(13)이 노출될 수 있다.
도 1 및 도 6을 참조하면, 제1 내지 제7 보호 패턴(30A 내지 30G) 및 접촉부(33)는 상기 발광구조물(10) 상에 형성될 수 있다.
상기 제1 내지 제7 보호 패턴(30A 내지 30G)은 에칭 공정을 통해서 패턴 형태로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 내지 제7 보호 패턴(30A 내지 30G)은 플라즈마 데미지(Plasma Damage_schottky)를 통해서 형성될 수도 있다. 상기 제1 내지 제7 보호 패턴(30A 내지 30G)은 절연물질 일 수 있다. 예컨대 상기 제1 내지 제7 보호 패턴(30A 내지 30G)은 산화물 또는 질화물일 수 있다. 예컨대 상기 제1 내지 제7 보호 패턴(30A 내지 30G)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택될 수 있다. 상기 제1 내지 제7 보호 패턴(30A 내지 30G)은 광이 투과될 수 있는 광투과 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 내지 제6 보호 패턴(30A 내지 30G)은 상기 복수의 리세스(2)의 측벽 및 상기 제1 도전형 반도체층(13)의 상부면으로 연장될 수 있다. 상기 제1 내지 제6 보호 패턴(30A 내지 30G)의 탑뷰 형상은 원형일 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 내지 제6 보호 패턴(30A 내지 30G)은 타원형, 적어도 3 이상의 다각형일 수 있다.
상기 제1 내지 제6 보호 패턴(30A 내지 30F)은 상기 복수의 리세스(2) 내에 배치될 수 있다. 상기 제1 내지 제6 보호 패턴(30A 내지 30F)은 상기 복수의 리세스(2)의 측벽에 배치될 수 있다. 상기 제1 내지 제6 보호 패턴(30A 내지 30F)은 상기 복수의 리세스(2)의 측벽으로 노출된 상기 발광구조물(10)을 덮고, 상기 발광구조물(10)의 하부면 방향으로 연장될 수 있다. 상기 제1 내지 제6 보호 패턴(30A 내지 30F)의 탑뷰 형상은 원형일 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 내지 제6 보호 패턴(30A 내지 30F)은 타원형, 적어도 3 이상의 다각형일 수 있다.
상기 제1 내지 제6 보호 패턴(30A 내지 30F)은 수평으로 서로 다른 너비를 가질 수 있다 상기 제1 내지 제6 보호 패턴(30A 내지 30F)의 너비는 상기 패드(92)로부터 멀어질수록 작아질 수 있다. 실시 예의 상기 제1 내지 제6 보호 패턴(30A 내지 30F)는 탑뷰가 원형일 수 있으나. 이에 한정되는 것은 아니다. 상기 제1 내지 제6 보호 패턴(30A 내지 30F)이 원형일 경우, 상기 제1 내지 제6 보호 패턴(30A 내지 30F)의 너비는 직경일 수 있다. 상기 제1 내지 제6 보호 패턴(30A 내지 30F)의 너비는 상기 패드(92)가 위치한 제1 모서리(101)로부터 제2 모서리(103)로 갈수록 작아질 수 있다. 여기서, 상기 제1 및 제2 모서리(101, 103)는 제1 대각선 방향(X-X')으로 서로 마주보도록 배치될 수 있다. 예컨대 상기 제1 내지 제6 보호 패턴(30A 내지 30F)은 각각 제1 내지 제6 너비(W-1 내지 W-6)를 가질 수 있다. 상기 제1 보호 패턴(30A)의 제1 너비(W-1)는 상기 제2 보호 패턴(30B)의 제2 너비(W-2)보다 클 수 있다. 상기 제2 보호 패턴(30B)의 제2 너비(W-2)는 상기 제3 보호 패턴(30C)의 제3 너비(W-3)보다 클 수 있다. 상기 제3 보호 패턴(30C)의 상기 제3 너비(W-3)는 상기 제4 보호 패턴(30D)의 제4 너비(W-4)보다 클 수 있다. 상기 제4 보호 패턴(30D)의 제4 너비(W-4)는 상기 제5 보호 패턴(30E)의 제5 너비(W-5)보다 클 수 있다. 상기 제5 보호 패턴(30E)의 제5 너비(W-5)는 상기 제6 보호 패턴(30F)의 제6 너비(W-6)보다 클 수 있다. 실시 예는 상기 패드(92)와 인접할수록 넓은 너비를 갖도록 함으로써, 상기 패드(92)와 인접한 제1 도전형 반도체층(11)과 접촉부(33) 주변으로 집중되는 전류 밀집(current crowding) 현상을 개선할 수 있다. 즉, 실시 예는 상기 패드(92)와 인접한 영역의 접촉부(33)와 제1 전극(81)의 접촉영역을 줄여 전류 퍼짐을 유도함으로써, 상기 패드(92)와 인접한 영역일수록 전류가 집중되는 문제를 개선할 수 있다.
예컨대 상기 제1 보호 패턴(30A)의 제1 너비(W-1)가 100%일 경우, 상기 제2 보호 패턴(30B)의 제2 너비(W-2)는 93%~95%일 수 있고, 상기 제3 보호 패턴(30C)의 제3 너비(W-3)는 86%~90%일 수 있고, 상기 제4 보호 패턴(30D)의 제4 너비(W-4)는 79%~85%일 수 있고, 상기 제5 보호 패턴(30E)의 제5 너비(W-5)는 72%~80%일 수 있고, 상기 제6 보호 패턴(30F)의 제6 너비(W-6)는 65%~75%일 수 있다. 여기서, 상기 제2 내지 제6 보호 패턴(30B 내지 30F)의 제2 내지 제6 너비(W-2 내지 W-6)는 상기 제1 보호 패턴(30A)의 제1 너비(W-1)를 기준으로 설명하고 있지만, 이에 한정되지 않고, 상기 제2 내지 제6 보호 패턴(30B 내지 30F)의 제2 내지 제6 너비(W-2 내지 W-6) 각각은 이전 보호 패턴의 너비를 기준으로 93%~95%일 수 있다. 상기 제1 보호 패턴(30A)의 제1 너비(W-1)와 상기 제6 보호 패턴(30F)의 제6 너비(W-6)는 35% 이하의 차이를 가질 수 있다. 상기 제1 내지 제6 보호 패턴(30A 내지 30F)의 너비 범위의 미만일 경우, 전류 퍼짐 효과가 저하될 수 있고, 상기 제1 내지 제6 보호 패턴(30A 내지 30F)의 너비가 상기 범위를 초과할 경우, 빛이 투과되지 못하는 상기 제1 내지 제6 보호 패턴(30A 내지 30F)의 전체 면적이 증가하므로 광 추출 효율이 저하될 수 있다.
상기 복수의 리세스(2)는 일정한 간격을 두고 배치되고, 상기 제1 내지 제6 보호 패턴(30A 내지 30F)의 너비는 상기 패드(92)로부터 멀어질수록 작아지므로 상기 제1 내지 제6 보호 패턴(30A 내지 30F)사이의 간격은 점차 커질 수 있다. 상기 제1 및 제2 보호 패턴(30A, 30B) 사이의 제1 간격(I-1)은 상기 제2 및 제3 보호 패턴(30B, 30C) 사이의 제2 간격(I-2)보다 작을 수 있다. 상기 제2 및 제3 보호 패턴(30B, 30C) 사이의 제2 간격(I-2)은 상기 제3 및 제4 보호 패턴(30C, 30D) 사이의 제3 간격(I-3)보다 작을 수 있다. 상기 제3 및 제4 보호 패턴(30C, 30D) 사이의 제3 간격(I-3)은 제4 및 제5 보호 패턴(30D, 30E) 사이의 제4 간격(I-4)보다 작을 수 있다. 상기 제4 및 제5 보호 패턴(30D, 30E) 사이의 제4 간격(I-4)은 상기 제5 및 제6 보호 패턴(30E, 30F) 사이의 제5 간격(I-5)보다 작을 수 있다. 실시 예는 접촉부(33)가 일정 간격을 갖고, 상기 제1 내지 제6 보호 패턴(30A 내지 30F)의 너비가 패드(92)와 인접할수록 증가하므로 상기 제1 내지 제6 보호 패턴(30A 내지 30F)의 간격은 패드(92)와 인접할수록 감소할 수 있다. 여기서, 제2 방향(Y-Y')으로 나란하게 배치된 보호 패턴들 사이의 간격은 서로 같을 수 있다.
예컨대 상기 제5 및 제6 보호 패턴(30E, 30F) 사이의 제5 간격(I-5)이 100%일 경우, 상기 제4 및 제5 보호 패턴(30D, 30E) 사이의 제4 간격(I-4)은 94%~97%일 수 있고, 상기 제3 및 제4 보호 패턴(30C, 30D) 사이의 제3 간격(I-3)은 91%~94%일 수 있고, 상기 제2 및 제3 보호 패턴(30B, 30C) 사이의 제2 간격(I-2)은 88%~91%일 수 있고, 상기 제1 및 제2 보호 패턴(30A, 30B) 사이의 제1 간격(I-1)은 85%~88%일 수 있다. 여기서, 실시 예는 상기 제5 및 제6 보호 패턴(30E, 30F) 사이의 제5 간격(I-5)를 기준으로 설명하고 있지만, 이에 한정되지 않고, 상기 제1 내지 제6 보호 패턴(30B 내지 30F)의 간격들은 이전 보호 패턴들의 간격을 기준으로 94%~97%일 수 있다.
상기 제7 보호 패턴(30G)은 상기 발광구조물(10)의 하부면으로부터 외측방향으로 연장될 수 있다. 즉, 상기 제7 보호 패턴(30G)의 가장자리는 상기 발광구조물(10)의 가장자리 하부면 및 상기 제1 전극(81)의 가장자리 상부면 상에 배치될 수 있다. 상기 제7 보호 패턴(30G)은 상기 발광구조물(10)의 측면보다 더 외측으로 연장될 수 있다. 상기 제7 보호 패턴(30G)은 외부의 습기 침투를 방지하고, 에칭 공정 시에 발광구조물(10), 제1 및 제2 전극(83)들로 전달되는 충격을 개선할 수 있다.
상기 접촉부(33)는 상기 복수의 리세스(2) 내에 배치될 수 있다. 상기 접촉부(33)는 상기 리세스(2)의 바닥면으로부터 노출된 제1 도전형 반도체층(11)과 전기적으로 연결될 수 있다. 상기 접촉부(33)는 상기 리세스(2)로부터 노출된 상기 제1 도전형 반도체층(11)과 직접 접촉될 수 있다. 상기 접촉부(33)의 측면은 상기 복수의 리세스(2)의 측벽에 형성된 상기 제1 내지 제6 보호 패턴(30A 내지 30F)과 접촉될 수 있다. 상기 접촉부(33)는 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
도 7을 참조하면, 접촉층(15) 및 반사층(17)은 제1 내지 제6 보호 패턴(30A 내지 30G)으로부터 노출된 발광구조물(10) 상에 형성될 수 있다. 상기 접촉층(15) 및 반사층(17)은 에칭 공정을 통해서 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 접촉층(15)은 상기 제1 도전형 반도체층(13)의 상부면 위에 형성될 수 있다. 상기 접촉층. 상기 접촉층(15)은 상기 제1 도전형 반도체층(13)과 직접 접촉될 수 있다. 상기 접촉층(15)은 제1 도전형 반도체층(13) 및 상기 반사층(17) 사이에 배치될 수 있다. 상기 접촉층(15)은 상기 제1 도전형 반도체층(13)과 전기적으로 연결될 수 있다. 상기 접촉층(15)은 전도성 산화물, 전도성 질화물 또는 금속일 수 있다. 예컨대 상기 접촉층(15)은 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, In, Au, W, Al, Pt, Ag, Ti 중에서 적어도 하나를 포함할 수 있다.
상기 반사층(17)은 상기 접촉층(15) 위에 형성될 수 있다. 상기 반사층(17)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시키는 기능을 포함할 수 있다. 상기 반사층(17)은 상기 발광구조물(10)로부터의 광을 외부로 반사시켜 광 추출 효율을 향상시킬 수 있다. 상기 반사층(17)은 금속일 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금일 수 있다. 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투명 전도성 물질의 단층 또는 다층일 수 있다.
도 8을 참조하면, 캡핑층(35)은 상기 반사층(17) 및 제7 보호 패턴(30G) 위에 형성될 수 있다. 상기 캡핑층(35)은 에칭 공정을 통해서 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 캡핑층(35)은 상기 반사층(17)의 상부면 및 제7 보호 패턴(30G)의 상부면과 직접 접촉될 수 있다. 상기 캡핑층(35)은 상기 반사층(17)으로부터 노출된 상기 접촉층(15)의 일부와 직접 접촉될 수 있다. 상기 캡핑층(35)은 도전성 물질일 수 있다. 예컨대 상기 캡핑층(35)은 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
실시 예의 상기 접촉층(15), 반사층(17) 및 캡핑층(35)은 제2 전극(83)으로 정의될 수 있다.
도 9를 참조하면, 절연층(41)은 캡핑층(35), 접촉층(15), 반사층(17) 및 제1 내지 제6 보호 패턴(30A 내지 30F) 위에 형성될 수 있다.
상기 절연층(41)은 상기 캡핑층(35), 접촉층(15) 및 반사층(17)의 상부를 덮을 수 있다. 상기 절연층(41)은 산화물 또는 질화물일 수 있다. 예컨대 상기 절연층(41)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택될 수 있다.
복수의 연결부(51)는 별도의 홀을 통해서 상기 절연층(41) 내에 형성될 수 있다. 상기 복수의 연결부(51)는 에칭 공정 등으로 절연층(41)으로부터 노출되는 상기 접촉부(33)의 상부면과 직접 접촉될 수 있다. 상기 복수의 연결부(51)는 상기 접촉부(33)와 전기적으로 연결될 수 있다. 상기 복수의 연결부(51)의 상부면은 상기 절연층(41)의 상부면과 나란하게 배치될 수 있다. 상기 복수의 연결부(51)는 상기 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다.
도 10을 참조하면, 제2 전극(83)은 절연층(41) 위에 형성될 수 있다.
상기 제2 전극(83)은 복수의 연결부(51)와 직접 접촉될 수 있다. 상기 제2 전극(83)은 상기 복수의 연결부(51)를 통해서 제1 도전형 반도체층(11)과 전기적으로 연결될 수 있다. 상기 제2 전극(83)은 확산 방지층(50), 본딩층(60) 및 지지부재(70)를 포함할 수 있다. 상기 제2 전극(83)은 상기 확산 방지층(50), 상기 본딩층(60), 상기 지지부재(70) 중에서 1 개 또는 2 개를 선택적으로 포함할 수 있다. 예컨대 상기 제2 전극(83)은 상기 확산 방지층(50) 및 상기 본딩층(60) 중 적어도 하나는 삭제할 수 있다.
상기 확산 방지층(50)은 상기 절연층(41) 위에 형성될 수 있다. 상기 확산 방지층(50)은 상기 본딩층(60)에 포함된 물질이 제1 전극(81)으로 확산되는 것을 차단하는 기능을 포함할 수 있다. 상기 확산 방지층(50)은 본딩층(60) 및 지지부재(70)와 전기적으로 연결될 수 있다. 상기 확산 방지층(50)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
상기 본딩층(60)은 상기 확산 방지층(50) 위에 형성될 수 있다. 상기 본딩층(60)은 상기 확산 방지층(50)과 상기 지지부재(70) 사이에 배치될 수 있다. 상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함할 수 있다. 예컨대 상기 본딩층(60)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있으며 단층 또는 다층으로 형성될 수 있다.
상기 지지부재(70)는 금속 또는 캐리어 기판일 수 있다. 예컨대 상기 지지부재(70)는 Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다.
도 11을 참조하면, 기판(도9의 5)은 발광구조물(10)로부터 제거될 수 있다. 예컨대 상기 기판(도9의 5)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있으나, 이에 한정되는 것은 아니다. 여기서, 상기 레이저 리프트 오프 공정(LLO)은 상기 기판(5)의 하부면에 레이저를 조사하여, 상기 기판(5)과 상기 발광구조물(10)을 서로 박리시키는 공정이다.
기판이 제거된 구조물은 상기 발광구조물(10)이 상부방향으로 위치하도록 회전하고, 아이솔레이션 에칭을 수행하여 상기 발광구조물(10)의 가장자리가 식각될 수 있다. 이때, 상기 제7 보호 패턴(30G)의 일부 영역은 상기 발광구조물(10)로부터 노출될 수 있다. 상기 아이솔레이션 에칭은 예컨대 ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 한정되는 것은 아니다. 상기 제1 도전형 반도체층(11)은 복수의 돌출부(16)가 형성될 수 있다. 상기 돌출부(16)는 서로 일정한 간격을 두고 배치될 수 있다.
상기 제1 도전형 반도체층(11)의 상부면은 요철 구조(11A)가 형성될 수 있다. 예컨대 상기 요철 구조(11A)는 PEC (Photo Electro Chemical) 식각 공정에 의하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 상기 요철 구조(11A)는 상기 발광구조물(10)내의 광을 외부로 추출하기 위한 기능을 포함하여 광 추출 효과를 상승시킬 수 있다.
도 12를 참조하면, 보호층(95)은 상기 발광구조물(10) 위에 형성될 수 있다. 상기 보호층(95)은 상기 발광구조물(10)의 표면을 보호하고, 상기 보호층(95)은 상기 발광구조물(10)을 구성하는 반도체층의 물질보다 낮은 굴절률을 가지며, 광 추출 효율을 개선시켜 줄 수 있다. 예컨대 상기 보호층(95)은 산화물 또는 질화물로 구현될 수 있다. 예컨대 상기 보호층(95)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.
도 13을 참조하면, 패드(92)는 상기 제1 전극(81) 위에 형성될 수 있다. 상기 패드(92)는 상기 제1 전극(81)과 전기적으로 연결될 수 있다. 상기 패드(92)는 에칭 공정 등으로 보호층(95) 및 제7 보호 패턴(30G)으로부터 노출된 제1 전극(81)의 상부면에 직접 접촉될 수 있다. 상기 패드(92)는 상기 캡핑층(35)의 상부면에 직접 접촉될 수 있다. 상기 패드(92)는 상기 발광구조물(10)보다 외측에 배치될 수 있다. 상기 패드(92)는 상기 발광구조물(10)보다 외측에 위치한 상기 제1 전극(81) 위에 배치될 수 있다. 상기 패드(92)는 발광소자(100)의 모서리에 인접하게 배치될 수 있다. 상기 패드(92)는 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
실시 예의 발광소자(100)는 상기 패드(92)로부터 멀어질수록 너비가 작아지는 제1 내지 제6 보호 패턴(30A 내지 30F)을 구비하여 전류 퍼짐을 유도함으로써, 상기 패드(92)와 인접한 접촉부(33) 주변에서 집중되는 전류 밀집을 방지하여 전기적 특성을 개선할 수 있다.
도 14는 다른 실시 예에 따른 발광소자를 도시한 평면도이다.
도 14에 도시된 바와 같이, 다른 실시 예에 따른 발광소자(200)는 제1 내지 제4 보호 패턴(230A 내지 230D), 제1 및 제2 패드(292A, 292B)를 포함할 수 있다. 상기 제1 내지 제4 보호 패턴(230A 내지 230D), 제1 및 제2 패드(292A, 292B)를 제외한 구성은 도 1 내지 도 13의 실시 예의 발광소자(100)의 기술적 특징을 채용할 수 있다.
다른 실시 예에 따른 발광소자(200)는 서로 대각선으로 마주보는 제1 및 제3 모서리(201, 203)와, 제2 및 제4 모서리(202, 204)를 포함할 수 있다.
상기 제1 패드(292A)는 상기 제1 모서리(201)에 인접하게 배치될 수 있고, 상기 제2 패드(292B)는 상기 제2 모서리(202)에 인접하게 배치될 수 있다.
상기 제1 내지 제4 보호 패턴(230A 내지 230D)은 절연물질 일 수 있다. 예컨대 상기 제1 내지 제4 보호 패턴(230A 내지 230D)은 산화물 또는 질화물일 수 있다. 예컨대 상기 제1 내지 제4 보호 패턴(230A 내지 230D)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택될 수 있다. 상기 제1 내지 제4 보호 패턴(230A 내지 230D)은 광이 투과될 수 있은 광투과 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 내지 제4 보호 패턴(230A 내지 230D)은 접촉부(233)를 감싸고, 상기 복수의 리세스 내에 배치될 수 있다. 상기 제1 내지 제4 보호 패턴(230A 내지 230D)은 상기 복수의 리세스의 측벽에 배치될 수 있다. 상기 제1 내지 제4 보호 패턴(230A 내지 230D)은 상기 복수의 리세스의 측벽으로 노출된 상기 발광구조물(10)을 덮고, 상기 발광구조물(10)의 하부면 방향으로 연장될 수 있다. 상기 제1 내지 제4 보호 패턴(230A 내지 230D)의 탑뷰 형상은 원형일 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 내지 제4 보호 패턴(230A 내지 230D)은 타원형, 적어도 3 이상의 다각형일 수 있다.
상기 제1 내지 제4 보호 패턴(230A 내지 230D)은 수평으로 서로 다른 너비를 가질 수 있다. 상기 제1 내지 제4 보호 패턴(230A 내지 230D)의 너비는 상기 제1 및 제2 패드(292A, 292B)로부터 멀어질수록 작아질 수 있다. 상기 제1 내지 제4 보호 패턴(230A 내지 230D)의 너비는 상기 제1 패드(292A)가 위치한 제1 모서리(201)로부터 제1 대각선 방향(X-X')의 제3 모서리(203)로 갈수록 작아질 수 있다. 상기 제1 내지 제4 보호 패턴(230A 내지 230D)의 너비는 상기 제2 패드(291B)가 위치한 제2 모서리(202)로부터 제2 대각선 방향(Y-Y')의 제4 모서리(204)로 갈수록 작아질 수 있다.예컨대 상기 제1 내지 제4 보호 패턴(230A 내지 230D)은 각각 제1 내지 제4 너비(W-1 내지 W-4)를 가질 수 있다. 상기 제1 보호 패턴(230A)의 제1 너비(W-1)는 상기 제2 보호 패턴(230B)의 제2 너비(W-2)보다 클 수 있다. 상기 제2 보호 패턴(230B)의 제2 너비(W-2)는 상기 제3 보호 패턴(230C)의 제3 너비(W-3)보다 클 수 있다. 상기 제3 보호 패턴(230C)의 상기 제3 너비(W-3)는 상기 제4 보호 패턴(230D)의 제4 너비(W-4)보다 클 수 있다. 다른 실시 예의 제1 내지 제4 보호패턴(230A 내지 230D)는 상기 제1 및 제2 패드(292A, 292B)와 인접할수록 넓은 너비를 갖도록 함으로써, 상기 제1 및 제2 패드(292A, 292B)와 인접한 영역으로 집중되는 전류 밀집(current crowding) 현상을 개선할 수 있다. 즉, 다른 실시 예는 상기 상기 제1 및 제2 패드(292A, 292B)와 인접한 영역의 접촉부와 제1 전극의 직접 접촉되는 접촉영역을 줄여 전류 퍼짐을 유도함으로써, 상기 제1 및 제2 패드(292A, 292B))와 인접할수록 전류가 집중되는 문제를 개선할 수 있다.
예컨대 상기 제1 보호 패턴(230A)의 제1 너비(W-1)가 100%일 경우, 상기 제2 보호 패턴(230B)의 제2 너비(W-2)는 93%~95%일 수 있고, 상기 제3 보호 패턴(230C)의 제3 너비(W-3)는 86%~90%일 수 있고, 상기 제4 보호 패턴(230D)의 제4 너비(W-4)는 79%~85%일 수 있다. 여기서, 상기 제1 보호 패턴(230A)의 제1 너비(W-1)를 기준으로 설명하고 있지만, 이에 한정되지 않고, 상기 제2 내지 제4 보호 패턴(230B 내지 230D)의 제2 내지 제4 너비(W-2 내지 W-4) 각각은 이전 보호 패턴의 너비를 기준으로 93%~95%일 수 있다. 상기 제1 보호 패턴(230A)의 제1 너비(W-1)와 상기 제4 보호 패턴(230D)의 제4 너비(W-4)는 35% 이하의 차이를 가질 수 있다. 상기 제1 내지 제4 보호 패턴(230A 내지 230D)의 너비 범위의 미만일 경우, 전류 퍼짐 효과가 저하될 수 있고, 상기 제1 내지 제4 보호 패턴(230A 내지 230D)의 너비가 상기 범위를 초과할 경우, 빛이 투과되지 못하는 상기 제1 내지 제4 보호 패턴(230A 내지 230D)의 전체 면적이 증가하므로 광 추출 효율이 저하될 수 있다.
상기 제1 내지 제4 보호 패턴(230A 내지 230D)의 너비는 상기 제1 및 제2 패드(292A, 292B)로부터 멀어질수록 작아지므로 상기 제1 내지 제4 보호 패턴(230A 내지 230D)사이의 간격은 점차 커질 수 있다. 상기 제1 및 제2 보호 패턴(230A, 230B) 사이의 제1 간격(I-1)은 상기 제2 및 제3 보호 패턴(230B, 230C) 사이의 제2 간격(I-2)보다 작을 수 있다. 상기 제2 및 제3 보호 패턴(230B, 230C) 사이의 제2 간격(I-2)은 상기 제3 및 제4 보호 패턴(230C, 230D) 사이의 제3 간격(I-3)보다 작을 수 있다. 다른 실시 예는 접촉부(233)가 일정 간격을 갖고, 상기 제1 내지 제4 보호 패턴(230A 내지 230D)의 너비가 상기 제1 및 제2 패드(292A, 292B)와 인접할수록 증가하므로 상기 제1 내지 제4 보호 패턴(230A 내지 230D)의 간격은 상기 제1 및 제2 패드(292A, 292B)와 인접할수록 감소할 수 있다. 여기서, 상기 제1 및 제2 패드(292A, 292B)으로부터 동일한 간격을 두고 배치된 보호 패턴들 사이의 간격은 서로 같을 수 있다.
예컨대 상기 제3 및 제4 보호 패턴(230C, 230D) 사이의 제3 간격(I-3)이 100%일 경우, 상기 제2 및 제3 보호 패턴(230B, 230C) 사이의 제2 간격(I-2)은 94%~97%일 수 있고, 상기 제1 및 제2 보호 패턴(230A, 230B) 사이의 제1 간격(I-1)은 91%~94%일 수 있 수 있다. 여기서, 다른 실시 예는 상기 제3 및 제4 보호 패턴(230C, 230D) 사이의 제3 간격(I-3)를 기준으로 설명하고 있지만, 이에 한정되지 않고, 상기 제1 내지 제4 보호 패턴(230A 내지 230D) 사이의 간격들은 이전 보호 패턴 사이의 간격을 기준으로 94%~97%일 수 있다.
다른 실시 예의 발광소자(200)는 상기 제1 및 제2 패드(292A, 292B)로부터 멀어질수록 너비가 작아지는 제1 내지 제4 보호 패턴(230A 내지 230D)을 구비하여 전류 퍼짐을 유도함으로써, 상기 제1 및 제2 패드(292A, 292B)와 인접한 접촉부(233) 주변에서 집중되는 전류 밀집을 방지하여 전기적 특성을 개선할 수 있다.
도 15는 또 다른 실시 예에 따른 발광소자를 도시한 평면도이다.
도 15에 도시된 바와 같이, 다른 실시 예에 따른 발광소자(300)는 제1 내지 제6 보호 패턴(330A 내지 330F)을 포함할 수 있다. 상기 제1 내지 제6 보호 패턴(330A 내지 330D)을 제외한 구성은 도 1 내지 도 13의 실시 예의 발광소자(100)의 기술적 특징을 채용할 수 있다.
상기 제1 내지 제6 보호 패턴(330A 내지 330F)의 너비는 패드()로부터 멀어질수록 작아질 수 있다. 상기 제1 내지 제6 보호 패턴(330A 내지 330F)의 너비는 도 1 내지 도 13의 실시 예의 발광소자(100)의 기술적 특징을 채용할 수 있다.
상기 제1 내지 제6 보호 패턴(330A 내지 330F)은 패드(92)로부터 서로 상이한 간격을 두고 배치될 수 있다. 상기 제1 내지 제6 보호 패턴(330A 내지 330F) 각각은 적어도 1이상일 수 있다. 예컨대 2개의 제1 보호 패턴(330A)은 패드(92)로부터 동일한 간격을 두고 배치될 수 있고, 3개의 제2 보호 패턴(330B)은 상기 패드(92)로부터 동일한 간격을 두고 배치될 수 있다. 즉, 상기 제1 내지 제6 보호 패턴(330A 내지 330F)은 패드(92)를 중심으로 호 형상으로 배열될 수 있다. 상기 제1 보호 패턴(330A)들과 상기 패드(92) 사이의 제1 간격(I-11)은 서로 동일할 수 있고, 상기 제2 보호 패턴(330B)들과 상기 패드(92) 사이의 제2 간격(I-12)은 서로 동일할 수 있고, 상기 제3 보호 패턴(330C)들과 상기 패드(92) 사이의 제3 간격(I-13)은 서로 동일할 수 있고, 상기 제4 보호 패턴(330D)들과 상기 패드(92) 사이의 제4 간격(I-14)은 서로 동일할 수 있고, 상기 제5 보호 패턴(330E)들과 상기 패드(92) 사이의 제5 간격(I-15)은 서로 동일할 수 있다. 여기서, 상기 제6 보호 패턴(330F)과 상기 패드(92) 사이는 제6 간격(I-16)을 갖고, 상기 제6 보호 패턴(330F)은 상기 패드(92)로부터 가장 먼 위치에 배치될 수 있다. 또 다른 실시 예에서는 상기 제6 보호 패턴(330F)이 하나로 구성되지만, 이에 한정되지 않고, 복수개로 구성될 수도 있다.
또 다른 실시 예는 상기 제1 내지 제6 보호 패턴(330A 내지 330F) 각각이 이격된 간격은 서로 동일할 수 있다. 예컨대 상기 제1 보호 패턴(330A)들은 서로 동일한 제7 간격(I-21)을 두고 배치될 수 있고, 상기 제2 보호 패턴(330B)들은 서로 동일한 제8 간격(I-22)을 두고 배치될 수 있고, 상기 제3 보호 패턴(330C)들은 서로 동일한 제9 간격(I-23)을 두고 배치될 수 있고, 상기 제4 보호 패턴(330D)들은 서로 동일한 제10 간격(I-24)을 두고 배치될 수 있고, 상기 제5 보호 패턴(330E)들은 서로 동일한 제11 간격(I-25)을 두고 배치될 수 있다.
또 다른 실시 예의 발광소자(300)는 상기 패드(92)로부터 일정한 간격을 두고 호 형태의 배열을 갖는 제1 내지 제6 보호 패턴(330A 내지 330F)이 패드(92)로부터 멀어질수록 너비가 작아지므로 패드(92) 주변으로 집중되는 전류 집중을 개선할 수 있다. 즉, 또 다른 실시 예는 전류 퍼짐을 유도함으로써, 상기 패드(92)와 인접한 접촉부(33) 주변에서 집중되는 전류 밀집을 방지하여 전기적 특성을 개선할 수 있다.
도 16은 실시 예의 발광소자 패키지를 도시한 단면도이다.
도 16을 참조하면, 발광 소자 패키지(500)는 몸체(515)와, 상기 몸체(515)에 배치된 복수의 리드 프레임(521,523)과, 상기 몸체(515)에 배치되어 상기 복수의 리드 프레임(521,523)과 전기적으로 연결되는 실시 예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 덮는 몰딩 부재(531)를 포함한다.
상기 몸체(515)는 실리콘과 같은 도전성 기판, 폴리프탈아미드(PPA) 등과 같은 합성수지 재질, 세라믹 기판, 절연 기판, 또는 금속 기판(예: MCPCB-Metal core PCB)을 포함하여 형성될 수 있다. 상기 몸체(515)는 상기 발광 소자(100)의 주위에 캐비티(517) 구조에 의해 경사면이 형성될 수 있다. 또한 몸체(515)의 외면도 수직하거나 기울기를 가지면서 형성될 수 있다. 상기 몸체(515)는 상부가 개방된 오목한 캐비티(517)을 갖는 반사격벽(513)과 상기 반사격벽(513)을 지지하는 지지부(511) 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 몸체(515)의 캐비티(517) 내에는 리드 프레임(521,523) 및 상기 발광 소자(100)가 배치된다. 상기 복수의 리드 프레임(521,523)은 상기 캐비티(517) 바닥에 서로 이격된 제1 리드 프레임(521) 및 제2리드 프레임(523)을 포함한다. 상기 발광 소자(100)는 제2리드 프레임(523) 상에 배치되고 연결부재(503)로 제1리드 프레임(521)과 연결될 수 있다. 상기 제1리드 프레임(521) 및 제2리드 프레임(523)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 상기 연결 부재(503)는 와이어를 포함할 수 있다. 또한, 상기 제1리드 프레임(521) 및 제2 리드 프레임(523)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있다. 이를 위해 상기 제1리드 프레임(521) 및 제2 리드 프레임(523)상에 별도의 반사층이 더 형성될 수 있으나 이에 한정하지 않는다. 또한, 상기 제1,2 리드 프레임(521,523)은 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다. 상기 제1리드 프레임(521)의 리드부(522) 및 상기 제2리드 프레임(523)의 리드부(524)는 몸체(515)의 하면에 배치될 수 있다.
상기 제1 및 제2리드 프레임(521,523)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있다. 또한, 상기 제1, 2리드 프레임(521,523)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 몰딩 부재(531)는 실리콘 또는 에폭시와 같은 수지 재질을 포함하며, 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩 부재(531)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다. 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함한다. 상기 몰딩 부재(531)는 상면이 플랫하거나 오목 또는 볼록한 형상으로 형성할 수 있다.
상기 몰딩 부재(531) 위에는 렌즈가 배치될 수 있으며, 상기 렌즈는 상기 몰딩 부재(531)와 접촉되거나 비 접촉되는 형태로 구현될 수 있다. 상기 렌즈는 오목 또는 볼록한 형상을 포함할 수 있다. 상기 몰딩 부재(531)는 상면이 평평하거나 볼록 또는 오목하게 형성될 수 있으며 이에 한정하지 않는다.
실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 발광구조물
30A 내지 30G: 제1 내지 제7 보호 패턴
33, 233: 접촉부
81: 제1 전극
83: 제2 전극
92: 패드
230A 내지 230D: 제1 내지 제4 보호 패턴
292A: 제1 패드
292B: 제2 패드

Claims (10)

  1. 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층, 상기 제1 도전형 반도체층의 하부를 노출시키는 복수의 리세스를 포함하는 발광구조물;
    상기 발광구조물의 외측에 배치되고, 적어도 하나 이상의 모서리에 인접하게 배치된 적어도 하나의 패드; 및
    상기 리세스 내에 배치되어 상기 발광구조물의 하부면으로 연장되는 복수의 보호 패턴을 포함하고,
    상기 복수의 보호 패턴은 상기 패드로부터 멀어질수록 작아지는 너비를 갖는 발광소자.
  2. 제1 항에 있어서,
    상기 복수의 보호 패턴은 제1 내지 제6 보호 패턴을 포함하고,
    상기 제1 내지 제6 보호 패턴은 상기 패드와 인접한 제1 모서리로부터 대각선 방향으로 마주보는 제2 모서리 방향으로 배치되는 발광소자.
  3. 제2 항에 있어서,
    상기 제1 보호 패턴의 너비가 100%일 경우,
    상기 제6 보호 패턴의 너비는 65% 이상인 발광소자.
  4. 제2 항에 있어서,
    상기 제1 보호 패턴의 너비가 100%일 경우,
    상기 제2 보호 패턴의 너비는 93%~95%, 상기 제3 보호 패턴의 너비는 86%~90%, 상기 제4 보호 패턴의 너비는 79%~85%, 상기 제5 보호 패턴의 너비는 72%~80%, 상기 제6 보호 패턴의 너비는 65%~75%인 발광소자.
  5. 제1 항에 있어서,
    상기 복수의 리세스는 상기 발광구조물 상에서 일정한 가격을 두고 배치되고, 상기 복수의 리세스는 일정한 너비를 갖고,
    상기 복수의 리세스 내에 배치되고, 상기 리세스로부터 노출된 상기 제1 도전형 반도체층과 직접 접촉된 접촉부를 더 포함하고,
    상기 복수의 보호 패턴은 상기 접촉부를 감싸는 발광소자.
  6. 제1 항에 있어서,
    서로 인접한 상기 보호 패턴 사이의 간격은 상기 패드로부터 멀어질수록 커지는 발광소자.
  7. 제1 항에 있어서,
    상기 복수의 보호 패턴은 제1 내지 제6 보호 패턴을 포함하고,
    상기 패드와 인접한 제1 보호 패턴과 제2 보호 패턴 사이의 제1 간격이 100%일 경우,
    상기 제2 및 제3 보호 패턴 사이의 제2 간격은 94%~97%, 상기 제3 및 제4 보호 패턴 사이의 제3 간격은 91%~94%, 상기 제2 및 제3 보호 패턴 사이의 제2 간격은 88%~91%, 상기 제1 및 제2 보호 패턴 사이의 제1 간격은 85%~88%인 발광소자.
  8. 제1 항에 있어서,
    상기 패드는 제1 모서리에 인접하게 배치된 제1 패드 및 상기 제2 모서리와 인접하게 배치된 제2 패드를 포함하고,
    상기 복수의 보호 패턴은 상기 제1 모서리로부터 대각선 방향의 제3 모서리로 갈수록 작아지는 너비를 갖는 발광소자.
  9. 제8 항에 있어서,
    상기 복수의 보호 패턴은 상기 제2 모서리로부터 대각선 방향의 제4 모서리로 갈수록 작아지는 너비를 갖는 발광소자.
  10. 제1 내지 제9항 중 어느 하나의 발광소자를 포함하는 발광소자 패키지.
KR1020150154113A 2015-11-03 2015-11-03 발광소자 및 발광소자 패키지 KR102463323B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150154113A KR102463323B1 (ko) 2015-11-03 2015-11-03 발광소자 및 발광소자 패키지
US15/772,907 US10461218B2 (en) 2015-11-03 2016-11-03 Semiconductor device
CN201680064390.6A CN108352423B (zh) 2015-11-03 2016-11-03 半导体器件
EP16862457.5A EP3373342A4 (en) 2015-11-03 2016-11-03 SEMICONDUCTOR COMPONENT
PCT/KR2016/012614 WO2017078441A1 (ko) 2015-11-03 2016-11-03 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150154113A KR102463323B1 (ko) 2015-11-03 2015-11-03 발광소자 및 발광소자 패키지

Publications (2)

Publication Number Publication Date
KR20170052105A true KR20170052105A (ko) 2017-05-12
KR102463323B1 KR102463323B1 (ko) 2022-11-04

Family

ID=58740266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150154113A KR102463323B1 (ko) 2015-11-03 2015-11-03 발광소자 및 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR102463323B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020005009A1 (ko) * 2018-06-29 2020-01-02 엘지이노텍 주식회사 반도체 소자

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110095918A (ko) * 2008-11-28 2011-08-25 오스람 옵토 세미컨덕터스 게엠베하 복사 방출 반도체칩
EP2408030A2 (en) * 2010-07-12 2012-01-18 LG Innotek Co., Ltd. Electrode configuration for a light emitting device
KR20120031339A (ko) * 2010-09-24 2012-04-03 엘지이노텍 주식회사 발광 소자
JP2012195321A (ja) * 2011-03-14 2012-10-11 Toshiba Corp 半導体発光素子
JP2014195055A (ja) * 2013-02-28 2014-10-09 Nichia Chem Ind Ltd 半導体発光素子
KR20140122873A (ko) * 2013-04-11 2014-10-21 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
US20150280071A1 (en) * 2014-03-28 2015-10-01 Nichia Corporation Light emitting element and light emitting device using the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110095918A (ko) * 2008-11-28 2011-08-25 오스람 옵토 세미컨덕터스 게엠베하 복사 방출 반도체칩
EP2408030A2 (en) * 2010-07-12 2012-01-18 LG Innotek Co., Ltd. Electrode configuration for a light emitting device
KR20120031339A (ko) * 2010-09-24 2012-04-03 엘지이노텍 주식회사 발광 소자
JP2012195321A (ja) * 2011-03-14 2012-10-11 Toshiba Corp 半導体発光素子
JP2014195055A (ja) * 2013-02-28 2014-10-09 Nichia Chem Ind Ltd 半導体発光素子
KR20140122873A (ko) * 2013-04-11 2014-10-21 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
US20150280071A1 (en) * 2014-03-28 2015-10-01 Nichia Corporation Light emitting element and light emitting device using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020005009A1 (ko) * 2018-06-29 2020-01-02 엘지이노텍 주식회사 반도체 소자
US11984532B2 (en) 2018-06-29 2024-05-14 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device having recesses forming areas

Also Published As

Publication number Publication date
KR102463323B1 (ko) 2022-11-04

Similar Documents

Publication Publication Date Title
JP5650446B2 (ja) 半導体発光素子
KR100986353B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101020963B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US7973329B2 (en) Semiconductor light emitting device
KR101014013B1 (ko) 반도체 발광소자 및 그 제조방법
US8952414B2 (en) Semiconductor light emitting device
KR100986374B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130120615A (ko) 발광 소자 및 발광 소자 패키지
KR102353570B1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
KR102250516B1 (ko) 발광소자
KR102164087B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102237148B1 (ko) 발광소자 제조방법
KR102463323B1 (ko) 발광소자 및 발광소자 패키지
KR102200000B1 (ko) 발광소자 및 조명시스템
KR102237137B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102153125B1 (ko) 발광소자 및 조명시스템
KR20170071906A (ko) 자외선 발광소자 및 발광소자 패키지
KR101750207B1 (ko) 발광 소자 및 발광 소자 패키지
KR102299735B1 (ko) 발광소자 및 조명시스템
KR102153123B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102181398B1 (ko) 발광소자 및 조명시스템
KR20180122884A (ko) 반도체소자
KR20170017630A (ko) 발광소자 및 발광소자 패키지
KR20150007270A (ko) 발광 소자 및 발광 소자 패키지
KR20110101425A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant