KR102282137B1 - 반도체 발광소자 및 이를 구비한 반도체 발광장치 - Google Patents

반도체 발광소자 및 이를 구비한 반도체 발광장치 Download PDF

Info

Publication number
KR102282137B1
KR102282137B1 KR1020140165567A KR20140165567A KR102282137B1 KR 102282137 B1 KR102282137 B1 KR 102282137B1 KR 1020140165567 A KR1020140165567 A KR 1020140165567A KR 20140165567 A KR20140165567 A KR 20140165567A KR 102282137 B1 KR102282137 B1 KR 102282137B1
Authority
KR
South Korea
Prior art keywords
light emitting
disposed
electrode
type semiconductor
conductivity
Prior art date
Application number
KR1020140165567A
Other languages
English (en)
Other versions
KR20160062827A (ko
Inventor
심재인
송상엽
하종훈
김기범
최승우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140165567A priority Critical patent/KR102282137B1/ko
Priority to US14/799,675 priority patent/US9570660B2/en
Priority to CN201510696224.5A priority patent/CN105633257B/zh
Publication of KR20160062827A publication Critical patent/KR20160062827A/ko
Application granted granted Critical
Publication of KR102282137B1 publication Critical patent/KR102282137B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Abstract

본 발명의 일 실시예에 의한 반도체 발광소자는, 제1 및 제2 영역으로 구분된 상면을 갖는 제1 도전형 반도체층과, 상기 제1 도전형 반도체층의 제2 영역 상에 순차적으로 배치된 활성층과 제2 도전형 반도체층을 갖는 발광구조물; 상기 제1 도전형 반도체층의 제1 영역 상에 배치된 제1 콘택 전극; 상기 제2 도전형 반도체층 상에 배치된 제2 콘택 전극; 상기 제1 콘택 전극과 전기적으로 연결되며 적어도 일부 영역이 상기 제2 콘택 전극 상에 배치되는 제1 전극 패드; 상기 제2 콘택 전극에 전기적으로 연결되는 제2 전극 패드; 및 적어도 상기 제1 전극 패드와 상기 제2 콘택전극 사이에 개재되며, 서로 다른 굴절률을 갖는 복수의 절연막들이 교대로 적층된 다층 반사구조를 포함한다.

Description

반도체 발광소자 및 이를 구비한 반도체 발광장치{SEMICONDUCTOR LIGHT EMITTING DEVICE AND SEMICONDUCTOR LIGHT EMITTING APPARATUS HAVING THE SAME}
본 발명은 반도체 발광소자 및 이를 구비한 반도체 발광장치에 관한 것이다.
발광다이오드는 전기에너지를 이용하여 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 접합된 반도체의 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 발광다이오드는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광다이오드를 이용한 휴대폰 키패드, 턴 시그널 램프, 카메라 플래쉬 등의 상용화에 힘입어, 최근 발광다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등 그의 응용제품과 같이, 발광다이오드의 용도가 점차 대형화, 고출력화, 고효율화된 제품으로 진행하고 있으며 그 용도가 점차 넓어지고 있다.
이러한 발광다이오드 중 플립칩(flip-chip) 방식은 패키지 기판에 실장되는 면에 전극 패드가 넓게 배치되므로, 활성층에서 방출된 빛이 흡수되어 외부 광추출 효율이 감소되는 문제점이 있었다. 또한, 전극 패드가 넓어짐에 따라 하부에 배치된 다른 극성의 콘택 전극과의 절연이 확보될 수 있다.
이에, 당 기술분야에서는 전극 패드에서 흡수되는 빛을 감소시킬 수 있는 방안이 요구되고 있다.
또한, 콘택 전극과 전극 패드 사이의 전기적 절연을 확보하는 방안이 요구되고 있다.
다만, 본 발명의 목적은 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 아래에서 설명하는 과제의 해결수단이나 실시예로부터 파악될 수 있는 목적이나 효과도 이에 포함된다고 할 것이다.
상기한 기술적 과제를 해결하기 위해서, 본 발명의 일 실시예는 제1 및 제2 영역으로 구분된 상면을 갖는 제1 도전형 반도체층과, 상기 제1 도전형 반도체층의 제2 영역 상에 순차적으로 배치된 활성층과 제2 도전형 반도체층을 갖는 발광구조물; 상기 제1 도전형 반도체층의 제1 영역 상에 배치된 제1 콘택 전극; 상기 제2 도전형 반도체층 상에 배치된 제2 콘택 전극; 상기 제1 콘택 전극과 전기적으로 연결되며 적어도 일부 영역이 상기 제2 콘택 전극 상에 배치되는 제1 전극 패드; 상기 제2 콘택 전극에 전기적으로 연결되는 제2 전극 패드; 및 적어도 상기 제1 전극 패드와 상기 제2 콘택전극 사이에 개재되며, 서로 다른 굴절률을 갖는 복수의 절연막들이 교대로 적층된 다층 반사구조를 포함하는 반도체 발광소자를 제공한다.
상기 다층 반사구조는 제1 굴절률을 갖는 제1 절연막과 제2 굴절률을 갖는 제2 절연막이 교대로 적층된 분산 브래그 반사기(Distributed Bragg Reflector)를 이룰 수 있다.
상기 제1 및 제2 콘택 전극의 적어도 일부 영역이 노출되도록 상기 발광구조물 상에 배치된 절연층을 더 포함할 수 있다.
상기 절연층은 서로 다른 굴절율을 갖는 복수의 절연막이 교대로 적층된 분산 브래그 반사기(Distributed Bragg Reflector)를 이룰 수 있다.
상기 절연층은 상기 다층 반사구조 중 하나의 절연막과 동일한 물질을 포함할 수 있다.
상기 제1 영역은 상기 발광 구조물의 일측면에서 이와 대향하는 타측면을 향해 연장된 복수의 핑거영역을 포함하며, 상기 콘택 전극은 상기 복수의 핑거영역 각각에 배치된 핑거전극을 포함할 수 있다.
상기 다층 반사구조는, 상기 절연층 상에 배치되며, 상기 제1 콘택 전극의 일 영역을 개방하는 제1 개구와 상기 제2 콘택 전극의 일 영역을 개방하는 제2 개구를 가지며, 상기 제1 및 제2 전극 패드는 각각 상기 제1 및 제2 개구를 통해 상기 제1 및 제2 콘택 전극에 연결될 수 있다.
상기 제1 및 제2 개구는 복수개이며, 상기 제1 및 제2 전극 패드는 각각 상기 복수의 제1 및 제2 전극 패드에 연결될 수 있다.
상기 제1 및 제2 전극 패드는 상기 복수의 핑거영역을 가로 지르도록 배치될 수 있다.
상기 제2 전극 패드의 적어도 일부 영역은 상기 제1 콘택 전극 상에 배치되며, 상기 제2 전극 패드의 적어도 일부 영역과 상기 제1 콘택 전극은 상기 다층 반사구조에 의해 절연될 수 있다.
상기 다층 반사 구조의 일부는 상기 발광 구조물의 표면에 접하도록 배치될 수 있다.
상기 다층 반사 구조는 상기 굴절률이 서로 다른 복수의 절연막들이 4회 내지 20회 반복하여 적층될 수 있다.
상기 다층 반사 구조의 복수의 절연막은 각각 SiOx, SiNx, Al2O3, HfO, TiO2, ZrO 및 그 조합으로 이루어진 군에서 선택된 물질로 이루어질 수 있다.
본 발명의 다른 실시예는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층되며, 상기 제1 도전형 반도체층의 일부 영역이 노출되도록 적어도 상기 제2 도전형 반도체층과 활성층이 부분적으로 제거된 식각영역을 갖는 발광구조물; 상기 발광구조물 상에 배치되며 복수의 개구를 갖는 다층 반사구조; 상기 제1 및 제2 도전형 반도체층과 각각 전기적으로 연결되며 상기 개구에 배치된 제1 및 제2 콘택전극; 상기 다층 반사구조 및 제1 및 제2 콘택전극을 덮는 절연층; 상기 다층 반사구조 중 제2 콘택전극의 상부에 대응되는 영역을 포함하는 영역에 배치되며, 상기 제1 전극과 전기적으로 연결된 제1 전극 패드; 및 상기 제2 콘택전극과 전기적으로 연결된 제2 전극 패드를 포함하는 반도체 발광소자를 제공한다.
상기 제1 및 제2 전극 패드 상에 각각 UBM(Under Bump Metallurgy)층이 더 배치될 수 있다.
상기 제1 및 제2 전극 패드는 실질적으로 동일한 레벨의 영역을 가질 수 있다.
본 발명의 또 다른 실시예는 리드 프레임을 구비하는 패키지 본체; 및 상기 패키지 본체에 배치되며, 상기 리드 프레임과 접속하는 반도체 발광소자를 포함하며, 상기 반도체 발광소자는, 제1 및 제2 영역으로 구분된 상면을 갖는 제1 도전형 반도체층과, 상기 제1 도전형 반도체층의 제2 영역 상에 순차적으로 배치된 활성층과 제2 도전형 반도체층을 갖는 발광구조물; 상기 제1 도전형 반도체층의 제1 영역 상에 배치된 제1 콘택 전극; 상기 제2 도전형 반도체층 상에 배치된 제2 콘택 전극; 상기 제1 콘택 전극과 전기적으로 연결되며 적어도 일부 영역이 상기 제2 콘택 전극 상에 배치되는 제1 전극 패드; 상기 제2 콘택 전극에 전기적으로 연결되는 제2 전극 패드; 및 적어도 상기 제1 전극 패드와 상기 제2 콘택전극 사이에 개재되며, 서로 다른 굴절률을 갖는 복수의 절연막들이 교대로 적층된 다층 반사구조를 포함하는 것을 특징으로 하는 반도체 발광장치를 제공한다.
상기 리드 프레임은 제1 및 제2 리드 프레임을 포함하며, 상기 반도체 발광소자의 상기 제1 및 제2 전극 패드와 상기 제1 및 제2 리드 프레임은 솔더를 통해 접속될 수 있다.
상기 솔더는 상기 제1 및 제2 전극 패드에 각각 배치되는 제1 및 제2 솔더를 포함하며, 상기 제1 및 제2 솔더는 실질적으로 동일한 두께를 가질 수 있다.
상기 패키지 본체 상에 구비되어 상기 반도체 발광소자를 덮는 봉지부를 더 포함하며, 상기 봉지부에는 상기 반도체 발광소자에서 발생되는 광의 파장을 변환시키는 파장변환 물질이 함유될 수 있다.
상기 다층 반사구조는 분산 브래그 반사기(Distributed Bragg Reflector)를 이룰 수 있다.
본 발명의 일 실시예에 따르면, 전극 패드에서 빛이 흡수되는 것을 감소시키면서도 콘택 전극과 전극 패드 사이의 절연이 확보된 반도체 발광소자 및 이를 구비한 반도체 발광장치가 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 평면도이다.
도 2a는 도 1의 반도체 발광소자를 A-A'를 따라 절개한 측단면도이다.
도 2b는 도 2a의 B부분을 확대한 도면이다.
도 3a는 도 2a의 반도체 발광소자의 변형예이다.
도 3b는 도 3a의 C부분을 확대한 도면이다.
도 4a는 도 2a의 반도체 발광소자의 다른 변형예이다.
도 4b는 도 4a의 D부분을 확대한 도면이다.
도 5a는 도 2a의 반도체 발광소자의 또 다른 변형예이다.
도 5b는 도 5a의 E부분을 확대한 도면이다.
도 6a는 비교 실시예의 광 경로를 도시한 도면이다.
도 6b는 본 발명의 일 실시예의 광 경로를 도시한 도면이다.
도 7a 내지 도 12b는 본 발명의 일 실시예에 의한 반도체 발광소자의 제조공정을 나타내는 주요 단계별 도면들이다.
도 13은 도 2a의 솔더 패드의 변형예이다.
도 14a 및 도 14b는 본 발명의 일 실시예에 따른 반도체 발광소자를 반도체 발광소자 패키지에 적용한 예를 나타내는 측단면도이다.
도 15는 CIE1931 좌표계이다.
도 16 및 도 17은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 백라이트 유닛에 적용한 예를 나타내는 단면도이다.
도 18은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 조명장치에 적용한 예를 나타내는 도면이다.
도 19는 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 헤드램프에 적용한 예를 나타내는 도면이다.
도 20 및 도 21은 본 발명의 일 실시예에 따른 조명장치를 이용한 조명 시스템이 적용되는 홈 네트워크를 개략적으로 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 발명의 실시예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
본 명세서에서, '상', '상부', '상면', '하', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자나 패키지가 배치되는 방향에 따라 달라질 수 있을 것이다. 도 1 내지 도 2b를 참조하여, 본 발명의 일 실시예에 따른 반도체 발광소자 패키지에 대해 설명한다. 도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 평면도이다. 도 2a는 도 1의 반도체 발광소자를 A-A'를 따라 절개한 측단면도이다. 도 2b는 도 2a의 B부분을 확대한 도면이다.
도 1 및 도 2a를 참조하면, 본 발명의 일 실시예에 의한 반도체 발광소자(1)는 발광구조물(100), 제1 및 제2 콘택 전극(140, 150), 제1 및 제2 전극 패드(610, 620) 및 다층 반사구조(300)를 포함하여 구성될 수 있다.
발광 구조물(100)은 복수의 반도체층이 적층된 구조를 가지며, 기판(101) 상에 순차적으로 적층된 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함할 수 있다.
기판(101)은 x 방향 및 y 방향으로 연장되는 상면을 가질 수 있다. 기판(101)은 반도체 성장용 기판으로 제공될 수 있으며, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 질화물 반도체 성장용 기판으로 널리 이용되는 사파이어는, 전기 절연성을 가지며 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(11-20)면, R(1-102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
그리고, 도면에서 도시하는 것과 같이, 기판(101)의 상면, 즉, 반도체층들이 성장하는 면에는 다수의 요철 구조(102)가 형성될 수 있으며, 이러한 요철 구조(102)에 의하여 반도체층들의 결정성과 광 방출 효율 등이 향상될 수 있다. 본 실시예에서는 상기 요철 구조(102)가 돔 형상의 볼록한 형태를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 요철 구조(102)는 사각형, 삼각형 등의 다양한 형태로 형성될 수 있다. 또한, 상기 요철 구조(102)는 선택적으로 형성 및 구비될 수 있으며, 실시예에 따라서 생략될 수도 있다.
한편, 이러한 기판(101)은 실시예에 따라서 추후 제거될 수도 있다. 즉, 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 성장시키기 위한 성장용 기판으로 제공된 후 분리 공정을 거쳐 제거될 수 있다. 기판(101)의 분리는 레이저 리프트 오프(LLO), 케미컬 리프트 오프(CLO) 등의 방식을 통해 반도체층들과 분리될 수 있다.
도면에는 도시되지 않았으나, 기판(101)의 상면에는 버퍼층이 더 구비될 수 있다. 버퍼층은 기판(101) 상에 성장되는 반도체층의 격자 결함 완화를 위한 것으로, 질화물 등으로 이루어진 언도프 반도체층으로 이루어질 수 있다. 버퍼층은, 예를 들어, 사파이어로 이루어진 기판(101)과 기판(101) 상면에 적층되는 GaN으로 이루어진 제1 도전형 반도체층(110) 사이의 격자상수 차이를 완화하여, GaN층의 결정성을 증대시킬 수 있다. 버퍼층은 언도프 GaN, AlN, InGaN 등이 적용될 수 있으며, 500℃ 내지 600℃의 저온에서 수십 내지 수백 Å의 두께로 성장시켜 형성할 수 있다. 여기서, 언도프라 함은 반도체층에 불순물 도핑 공정을 따로 거치지 않은 것을 의미하며, 반도체층에 본래 존재하던 수준의 불순물 농도, 예컨대, 질화갈륨 반도체를 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD)를 이용하여 성장시킬 경우, 도펀트로 사용되는 Si 등이 의도하지 않더라도 약 1014~ 1018/㎤의 수준으로 포함될 수 있다. 다만, 이러한 버퍼층은 본 실시예에서 필수적인 요소는 아니며 실시예에 따라 생략될 수도 있다.
상기 기판(101) 상에 적층되는 제1 도전형 반도체층(110)은 n형 불순물이 도핑된 반도체로 이루어질 수 있으며, n형 질화물 반도체층일 수 있다. 그리고, 제2 도전형 반도체층(130)은 p형 불순물이 도핑된 반도체로 이루어질 수 있으며, p형 질화물 반도체층일 수 있다. 다만, 실시예에 따라서 제1 및 제2 도전형 반도체층(110, 130)은 위치가 바뀌어 적층될 수도 있다. 이러한 제1 및 제2 도전형 반도체층(110, 130)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x<1, 0≤y<1, 0≤x+y<1임)을 가지며, 예컨대, GaN, AlGaN, InGaN, AlInGaN 등의 물질이 이에 해당될 수 있다.
제1 및 제2 도전형 반도체층(110, 130) 사이에 배치되는 활성층(120)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 빛을 방출한다. 활성층(120)은 제1 및 제2 도전형 반도체층(110, 130)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층(110, 130)이 GaN계 화합물 반도체인 경우, 활성층(120)은 GaN의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 InGaN계 화합물 반도체를 포함할 수 있다. 또한, 활성층(120)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multiple Quantum Wells, MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 다만, 이에 제한되는 것은 아니므로 상기 활성층(120)은 단일 양자우물 구조(Single Quantum Well, SQW)가 사용될 수도 있다.
도 2a에 도시된 바와 같이, 상기 발광 구조물(100)은, 상기 제2 도전형 반도체층(130), 상기 활성층(120) 및 상기 제1 도전형 반도체층(110)의 일부가 식각된 식각 영역(E)과, 상기 식각 영역(E)에 의해 부분적으로 구획된 복수의 메사 영역(M)을 포함할 수 있다.
상기 식각 영역(E)은 상부에서 바라보았을 때 사각 형태를 갖는 상기 발광 구조물(100)의 일측면에서 이와 대향하는 타측면을 향해 소정 두께 및 길이로 절개된 틈새 구조를 가질 수 있다. 그리고, 상기 발광 구조물(100)의 사각 형태의 영역 안쪽에서 복수개가 서로 평행하게 배열되어 구비될 수 있다. 따라서, 상기 복수의 식각 영역(E)은 상기 메사 영역(M)에 의해 둘러싸이는 구조로 구비될 수 있다.
상기 식각 영역(E)으로 노출되는 상기 제1 도전형 반도체층(110)의 상부면에는 제1 콘택 전극(140)이 배치되어 상기 제1 도전형 반도체층(110)과 접속되고, 상기 복수의 메사 영역(M)의 상부면에는 제2 콘택 전극(150)이 배치되어 상기 제2 도전형 반도체층(130)과 접속될 수 있다. 상기 제1 및 제2 콘택 전극(140, 150)은 상기 발광 구조물(100)이 위치한 상기 반도체 발광소자(1)의 제1 면에 배치될 수 있다. 따라서, 상기 제1 및 제2 콘택 전극(140, 150)은 반도체 발광소자(1)의 동일한 면에 배치되어, 상기 반도체 발광소자(1)가 후술할 패키지 본체(1002)에 플립 칩(flip-chip) 방식으로 실장되도록 할 수 있다.
상기 제1 콘택 전극(140)은, 도 1에 도시된 것과 같이 복수의 패드부(141) 및 이보다 폭이 좁은 형태로 상기 복수의 패드부(141)로부터 각각 연장되는 복수의 핑거부(142)를 포함하며, 상기 식각 영역(E)을 따라 연장될 수 있다. 그리고, 상기 제1 콘택 전극(140)은 복수개가 상기 제1 도전형 반도체층(110) 상에 전체적으로 균일하게 분포될 수 있도록 간격을 두고 배열될 수 있다. 따라서, 상기 복수의 제1 콘택 전극(140)을 통해 상기 제1 도전형 반도체층(110)으로 주입되는 전류는 상기 제1 도전형 반도체층(110) 전체에 걸쳐 균일하게 주입될 수 있다.
상기 복수의 패드부(141)는 서로 이격되어 배치될 수 있으며, 상기 복수의 핑거부(142)는 각각 상기 복수의 패드부(141)를 연결할 수 있다. 상기 복수의 핑거부(142)는 서로 상이한 크기의 폭을 가질 수 있다. 예를 들어, 본 실시예에서와 같이 제1 콘택 전극(140)이 2개의 핑거부(142)를 가지는 경우, 어느 하나의 핑거부(142)의 폭이 상대적으로 다른 핑거부(142)의 폭 보다 클 수 있다. 이러한 어느 하나의 핑거부(142)의 폭은 상기 제1 콘택 전극(140)을 통해 주입되는 전류의 저항을 고려하여 폭의 크기를 조절할 수 있다.
상기 제2 콘택 전극(150)은 반사 메탈층(151)을 포함할 수 있다. 그리고, 상기 반사 메탈층(151)을 덮는 피복 메탈층(152)을 더 포함할 수 있다. 다만, 이러한 피복 메탈층(152)은 선택적으로 구비될 수 있으며, 실시예에 따라서 생략될 수도 있다. 상기 제2 콘택 전극(150)은 상기 메사 영역(M)의 상부면을 정의하는 상기 제2 도전형 반도체층(130)의 상면을 덮는 형태로 구비될 수 있다.
한편, 상기 식각 영역(E)으로 노출되는 상기 활성층(120)을 덮도록 상기 메사 영역(M)의 측면을 포함하는 발광 구조물(100) 상에는 절연 물질로 이루어지는 절연층(200)이 구비될 수 있다. 예를 들어, 상기 절연층(200)은 SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등의 물질을 포함하는 절연성 물질로 이루어질 수 있다. 또한, 상기 절연층(200)은 상기 제1 및 제2 도전형 반도체층(110, 130)의 일부 영역이 노출되는 제1 및 제2 개구(210, 220)를 포함시키는 형태로 구비될 수 있으며, 상기 제1 및 제2 개구(210, 220) 내에 제1 및 제2 컨택전극(140, 150)이 배치되게 할 수 있다. 상기 절연층(200)은 제1 및 제2 콘택 전극(140, 150)과 활성층(120)이 전기적으로 단락되는 것을 방지할 수 있으며, 제1 및 제2 도전형 반도체층(110, 130)이 전기적으로 직접 접속되는 것을 방지할 수 있다. 또한, 상기 절연층(200)을 배치하면, 후속 공정에서 다층 반사구조(300)를 증착할 때에 다층 반사구조(300)의 부착이 더욱 용이해지는 효과가 있다. 다만, 상기 절연층(200)은 선택적으로 구비되는 것으로, 실시예에 따라서 생략될 수도 있다. 또한, 발광 구조물(100) 상에 절연층(200)을 증착한 후, 상기 절연층(200)의 표면을 플라즈마(plasma)를 이용하여 식각하면, 절연막(200) 중 플라즈마 조사 방향으로 돌출된 영역은 상대적으로 많이 식각되고, 함몰된 영역은 상대적으로 적게 식각될 수 있다. 따라서, 절연막(200)의 표면을 더욱 평탄하게 만들 수 있다. 이와 같이 절연막(200)을 평탄하게 할 경우, 그 위에 배치되는 다층 반사구조(300)를 증착할 때에 다층 반사구조(300)의 내부에 보이드(void)가 형성되는 것이 방지되어, 다층 반사구조(300)의 품질이 더욱 향상되는 효과가 있다.
상기 다층 반사구조(300)는 상기 발광 구조물(100)을 전체적으로 덮는 구조로 상기 발광 구조물(100) 상에 구비될 수 있다. 상기 다층 반사구조(300)는 상기 활성층(120)에서 방출된 빛 중 기판(101)의 반대방향으로 향하는 빛을 반사시켜 다시 기판(101) 방향으로 리디렉션(redirection)하기 위한 반사 구조이다.
일반적으로, 플립칩 타입의 반도체 발광소자는 활성층(120)에서 생성된 빛을 기판(101)이 배치된 방향으로 방출하게 된다. 따라서, 기판(101)이 배치된 방향과 반대방향인 전극 패드(400)가 배치된 방향으로 방출된 빛은 활성층(120) 상부에 배치된 반도체층 또는 금속층에서 상당부분 흡수되어 소실될 수 있다. 이와 같이 빛이 반도체층 또는 금속층에서 흡수되어 휘도가 저하문제를 해결하기 위해서, 본 실시예에서는, 다층 반사구조(300)가 채용된다.
상기 다층 반사구조(300)는 다층막 구조로 제공될 수 있으며, 굴절률이 서로 다른 층들이 교대로 적층된 구조로 제공될 수 있다. 이하에서는 이에 대하여 구체적으로 설명한다. 도 2b에 도시된 바와 같이, 상기 다층 반사구조(300)는 서로 다른 굴절률을 갖는 제1 절연막(300a) 및 제2 절연막(300b)이 교대로 적층된 구조로 배치될 수 있다.
이러한 다층 반사구조(300)는 제1 절연막(300a) 및 제2 절연막(300b)의 굴절률과 두께를 적절히 조절하여, 분산형 브래그 반사기(distributed bragg reflector, DBR)로 제공될 수도 있다.
예를 들어, 상기 다층 반사구조(300)의 제1 절연막(300a) 및 제2 절연막(300b)은, 상기 활성층(120)에서 생성되는 빛의 파장을 λ이라고 하고 n을 해당 층의 굴절률이라 할 때에, λ/4n의 두께를 갖도록 형성될 수 있으며, 대략 약 300Å 내지 900Å의 두께를 가질 수 있다. 이때, 상기 다층 반사구조(300)는 상기 활성층(120)에서 생성된 빛의 파장에 대해서 높은 반사율(95% 이상)을 갖도록 각 제1 절연막(300a) 및 제2 절연막(300b)의 굴절률과 두께가 선택되어 설계될 수 있다.
상기 제1 절연막(300a) 및 제2 절연막(300b)의 굴절률은 약 1.4 내지 약 2.5 범위에서 결정될 수 있으며, 상기 제1 도전형 반도체층(110)의 굴절률 및 기판(101)의 굴절률보다 작은 값일 수 있으나, 상기 제1 도전형 반도체층(110)의 굴절률보다는 작되 기판(101)의 굴절률보다는 큰 값을 가질 수도 있다.
또한, 상기 다층 반사구조(300)는 제1 절연막(300a) 및 제2 절연막(300b)과 다른 굴절률을 갖는 제3층 내지 제n층(n은 4 이상의 자연수)을 더 포함할 수 있다. 상기 다층 반사구조(300)을 구성하는 각층은 동일한 두께로 형성될 수 있으나, 서로 다른 두께를 가질 수 있다. 또한, 본 실시예에서는 이러한 제1 절연막(300a) 및 제2 절연막(300b)이 4회 내지 20회 반복하여 적층된 구조일 수 있다.
이러한 다층 반사구조(300)는 기본적으로 절연 특성 및 광투과 특성을 지닌 재료로 이루어질 수 있으며, 무기질 또는 유기질 물질을 사용하여 형성될 수 있다. 상기 다층 반사구조(300)는 절연 특성 및 광투과 특성을 가지는 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등으로 이루어질 수 있다.
상기 다층 반사구조(300)는 상기 제1 콘택 전극(140)과 제2 콘택 전극(150) 상에 각각 배치되는 복수의 개구(310, 320)를 구비할 수 있다. 구체적으로, 상기 복수의 개구(310, 320)는 각각 상기 제1 콘택 전극(140)과 제2 콘택 전극(150)과 대응되는 위치에 구비되어 해당 제1 콘택 전극(140)과 제2 콘택 전극(150)을 부분적으로 노출시킬 수 있다.
특히, 상기 복수의 개구(310, 320) 중 상기 제1 콘택 전극(140) 상에 배치되는 개구(310)는 상기 제1 콘택 전극(140)의 패드부(141)만을 외부로 노출시킬 수 있다. 따라서, 상기 복수의 개구(310)는 상기 제1 콘택 전극(140) 상에서는 상기 패드부(141)와 대응하는 위치에 배치될 수 있다.
이러한, 다층 반사구조의 배치는 다양하게 변형될 수 있다. 도 3a는 도 2a의 반도체 발광소자의 변형예이고, 도 3b는 도 3a의 C부분을 확대한 도면이다. 도 1 내지 도 2b와 동일한 참조 부호는 동일한 부재를 나타내며, 따라서 중복되는 설명은 생략한다.
본 변형예는 앞서 설명한 일 실시예와 비교하여, 절연층(200)과 다층 반사구조(300)의 적층 순서가 서로 바뀐 경우이다. 따라서, 다층 반사구조(300)에 개구(310, 320)가 배치되고, 상기 개구(310, 320)에 제1 및 제2 콘택 전극(140, 150)이 배치된 것을 볼 수 있다. 또한, 절면막(200) 상에 배치된 개구(210, 220)는 각각 제1 콘택 전극(140)과 제2 콘택 전극(150)과 대응되는 위치에 구비되어 해당 제1 콘택 전극(140)과 제2 콘택 전극(150)을 부분적으로 노출시킬 수 있다. 변형예의 경우 앞서 설명한 일 실시예와 비교하여, 다층 반사구조(300)를 배치하기 전에 절연막(200)을 배치하지 않으므로 다층 반사구조(300)의 부착성이 감소될 수 있으나, 빛이 절연층(200)을 통과하기 전에 다층 반사구조(300)에서 반사될 수 있으므로, 다층 반사구조(300)에서 반사되는 빛의 양이 증가할 수 있는 효과를 기대할 수 있다.
도 4a는 도 2a의 반도체 발광소자의 다른 변형예이고, 도 4b는 도 4a의 D부분을 확대한 도면이다. 도 1 내지 도 2b과 동일한 참조 부호는 동일한 부재를 나타내며, 따라서 중복되는 설명은 생략한다.
본 변형예는 앞서 설명한 실시예와 비교하여, 절연층(200) 없이 다층 반사구조(300)만 적층한 경우이다. 이 경우 앞서 설명한 일 실시예와 비교하여, 다층 반사구조(300)를 배치하기 전에 절연막(200)을 배치하지 않으므로 다층 반사구조(300)의 부착성이 감소될 수 있으나, 빛이 절연층(200)을 통과하기 전에 다층 반사구조(300)에서 반사될 수 있으므로, 다층 반사구조(300)에서 반사되는 빛의 양이 증가할 수 있는 효과를 기대할 수 있다. 또한 절연막을 배치하지 않으므로, 앞서 설명한 변형예에 비해 제조가 더욱 용이하다.
도 5a는 도 2a의 반도체 발광소자의 또 다른 변형예이고, 도 5b는 도 5a의 E부분을 확대한 도면이다. 도 1 내지 도 2b과 동일한 참조 부호는 동일한 부재를 나타내며, 따라서 중복되는 설명은 생략한다.
본 변형예는 앞서 설명한 실시예와 비교하여, 절연층(200)의 두께를 얇게 배치한 특징이 있다. 이때, 상기 절연층(200)의 두께를 다층 반사구조(300)의 제2 절연막(300b)의 두께와 실질적으로 동일하게 배치하고, 상기 절연층(300)을 다층 반사구조(300)와 동일한 물질로 형성하면, 상기 절연층(200)을 상기 다층 반사구조(300)를 이루는 하나의 절연막과 같이 작용하게 하는 것도 가능하다. 따라서, 상기 절연층(200)을 앞서 설명한 실시예의 제2 절연막(300b)과 같은 기능을 수행하도록 할 수 있다. 이 경우, 절연층(200)과 다층 반사구조(300)는 하나의 다층 반사구조(300')를 이루게 되므로, 광 반사도를 더욱 향상시킬 수 있다.
전극 패드(400)는 도 2a에 도시된 바와 같이, 상기 다층 반사구조(300) 상에 구비되며, 상기 복수의 개구(310, 320)를 통해 상기 제1 도전형 반도체층(110) 및 상기 제2 도전형 반도체층(130)과 각각 전기적으로 접속될 수 있다.
도 2a에서 도시하는 바와 같이, 상기 전극 패드(400)는 상기 발광 구조물(100)의 상부면을 전체적으로 덮는 상기 다층 반사구조(300)에 의해 상기 제1 및 제2 도전형 반도체층(110, 130)과 절연될 수 있다. 그리고, 상기 복수의 개구(310, 320)를 통해 부분적으로 노출되는 상기 제1 콘택 전극(140) 및 제2 콘택 전극(150)과 연결되어 상기 제1 및 제2 도전형 반도체층(110, 130)과 전기적으로 접속될 수 있다.
상기 전극 패드(400)와 상기 제1 및 제2 도전형 반도체층(110, 130)의 전기적 연결은 상기 다층 반사구조(300)에 구비되는 상기 복수의 개구(310, 320)에 의해 다양하게 조절될 수 있다. 예를 들어, 상기 복수의 개구(310, 320)의 개수 및 배치 위치에 따라서, 상기 전극 패드(400)와 상기 제1 및 제2 도전형 반도체층(110, 130)과의 전기적 연결은 다양하게 변경될 수 있다.
상기 전극 패드(400)는 제1 전극 패드(410) 및 제2 전극 패드(420)를 포함하여 적어도 한 쌍으로 구비될 수 있다. 즉, 상기 제1 전극 패드(410)는 상기 제1 콘택 전극(140)을 통해 상기 제1 도전형 반도체층(110)과 전기적으로 접속하고, 상기 제2 전극 패드(420)는 상기 제2 콘택 전극(150)을 통해 제2 도전형 반도체층(130)과 전기적으로 접속할 수 있다. 이 경우, 상기 제1 콘택 전극(140)을 노출시키는 상기 개구(310)는 상기 제1 전극 패드(410)과 중첩되는 위치에 배치되고, 상기 제2 콘택 전극(150)을 노출시키는 상기 개구(320)는 상기 제2 전극 패드(420)와 중첩되는 위치에 배치될 필요가 있다. 그리고, 상기 제1 및 제2 전극 패드(410, 420)는 서로 분리되어 전기적으로 절연될 수 있다.
상기 전극 패드(400)는, 예를 들어, Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, Cr 등의 물질 및 그 합금 중 하나 이상을 포함한 물질로 이루어질 수 있다.
한편, 상기 제1 콘택 전극(140) 중 상기 제2 전극 패드(420)이 상부에 위치하여 상기 제2 전극 패드(420)와 중첩되는 위치에 배치되는 제1 콘택 전극(140)의 경우 상기 제2 전극 패드(420)와 전기적으로 접속되는 것을 차단할 필요가 있다. 이를 위해 상기 다층 반사구조(300)는 상기 제1 콘택 전극(140)의 패드부(141)를 노출시키는 개구(310)를 상기 제2 전극 패드(420)의 상부에 위치하는 부분에 구비하지 않을 수 있다.
구체적으로, 도 1에서 도시하는 바와 같이 제1 콘택 전극(140)이 2개의 패드부(141)와 2개의 핑거부(142)를 포함하여 이루어지는 경우, 패드부(141)를 노출시키는 개구(310)는 제1 전극 패드(410)와 중첩되는 위치에 배치되는 2개의 패드부(141) 상에만 구비되고 제2 전극 패드(420)와 중첩되는 위치에 배치되는 나머지 패드부(141) 상에는 구비되지 않을 수 있다. 따라서, 제1 전극 패드(410)의 하부에 위치하는 제1 콘택 전극(140)의 패드부(141)는 상기 개구(310)를 통해 상기 제1 전극 패드(410)과 접속하지만, 제2 전극 패드(420)의 하부에 위치하는 패드부 상에는 상기 개구(310)가 구비되지 않아 상기 패드부(141)와 제2 전극 패드(420)는 서로 전기적으로 절연될 수 있다. 결국, 제1 콘택 전극(140)과 제2 콘택 전극(150)을 각각 부분적으로 노출시키는 복수의 개구(310, 320)의 배열 구조를 통해서 제1 전극 패드(410)은 제1 콘택 전극(140)과 접속하고, 제2 전극 패드(420)는 제2 콘택 전극(150)과 접속할 수 있다.
패시베이션층(500)은 상기 전극 패드(400) 상에 구비되며, 상기 전극 패드(400)을 전체적으로 덮어 보호한다. 그리고, 상기 패시베이션층(500)은 상기 전극 패드(400)를 부분적으로 노출시키는 본딩 영역(510)을 구비할 수 있다.
상기 본딩 영역(510)은 상기 제1 전극 패드(410) 및 제2 전극 패드(420)를 각각 부분적으로 노출시킬 수 있도록 복수개로 구비될 수 있다. 이 경우, 상기 복수의 본딩 영역(510) 중 일부는 상기 다층 반사구조(300)의 복수의 개구(310, 320) 중 일부와 서로 중첩되지 않는 구조로 배치될 수 있다. 예를 들어, 도 2a에서 도시하는 바와 같이, 상기 복수의 본딩 영역(510) 중 상기 제2 전극 패드(420)를 부분적으로 노출시키는 본딩 영역(510)은 상기 복수의 개구(310, 320) 중 상기 제2 콘택 전극(150)을 부분적으로 노출시키는 개구(320)와 서로 중첩되지 않을 수 있다. 즉, 수직 방향으로 상기 개구(320)의 상부에는 상기 본딩 영역(510)이 위치하지 않는다. 그리고, 상기 제1 전극 패드(410)를 부분 노출시키는 본딩 영역(510)은 상기 제1 콘택 전극(140)을 부분 노출시키는 개구(310)와 부분적으로 중첩될 수 있다.
본 실시예에서는 상기 본딩 영역(510)이 2개로 구비되며 평행하게 배치되는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 상기 본딩 영역(510)의 개수 및 배치 형태는 다양하게 변형될 수 있다.
상기 패시베이션층(500)은 상기 다층 반사구조(300)와 동일한 재질로 이루어질 수 있다.
한편, 상기 패시베이션층(500)은 상기 본딩 영역(510)과 마찬가지로 상기 제1 및 제2 전극 패드(410, 420)를 부분 노출시키는 오픈 영역을 더 구비할 수 있다. 이러한 오픈 영역은 반도체 발광소자를 장착하기 전에 작동 여부를 확인할 수 있도록 프로브 핀(미도시)과 접속하는 영역으로 제공될 수 있다.
상기 솔더 패드(600)는 상기 본딩 영역(510)에 각각 배치된다. 상기 솔더 패드(600)는 제1 솔더 패드(610) 및 제2 솔더 패드(620)를 포함할 수 있으며, 상기 본딩 영역(510)을 통해 부분적으로 노출되는 상기 제1 및 제2 전극 패드(410, 420)와 각각 연결될 수 있다. 그리고, 상기 전극 패드(400)를 통해 상기 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130)과 각각 전기적으로 접속할 수 있다. 이러한 솔더 패드(600)는 Ni, Au, Cu 등의 물질 및 그 합금 중 하나 이상을 포함한 물질로 이루어질 수 있다.
상기 제1 솔더 패드(610) 및 제2 솔더 패드(620)는, 예를 들어, UBM(Under Bump Metallurgy) 층일 수 있다. 그리고, 각각 단일 또는 복수개로 구비될 수 있다.
도 13을 참조하여 일 실시예의 솔더 패드(600)의 변형예에 대해 설명한다. 도 13에는 상기 제2 솔더 패드(620)의 변형예만 도시되어 있으나, 상기 제1 솔더 패드(610)의 경우도 동일하게 변형할 수 있다.
도 13은 도 2a의 제2 솔더 패드(620)의 변형예이다.
상기 제2 솔더 패드(620)는 반도체 소자의 제2 전극 패드(420)와 솔더 범프(S2)간의 계면 접합력을 증대시키고, 전기적인 통로를 제공할 수 있다. 또한, 상기 제2 솔더 패드(620)는 리플로우(reflow) 과정에서 솔더가 전극으로 확산되는 것을 방지할 수 있다. 즉, 솔더를 구성하는 성분이 상기 제2 전극 패드(420)로 스며드는 것을 차단할 수 있다.
상기 제2 솔더 패드(620)는 상기 제2 전극 패드(420)의 표면과 반대에 위치하며 상기 제2 전극 패드(420)의 상부에서 금속간 화합물(624)과 접하도록 배치되는 제1면(620a) 및 상기 제1면(620a)의 가장자리에서 연장되어 상기 제2 전극 패드(420)와 연결되는 제2면(620b)을 가질 수 있다.
상기 제1면(620a)은 전체적으로 평평한 구조를 가지며, 상기 제2 솔더 패드(620)의 상면을 정의할 수 있다. 상기 제2면(620b)은 상기 제1면(620a)에서 상기 제2 전극 패드(420)를 향해 완만하게 경사진 구조를 가지며, 상기 제2 솔더 패드(620)의 측면을 정의할 수 있다.
상기 제2 솔더 패드(620)는 상기 제2 전극 패드(420)와의 전기적 접속을 위해 금속 재질로 이루어질 수 있다.
예를 들어, 상기 제2 솔더 패드(620)는 상기 제2 전극 패드(420)와 접촉하는 티타늄(Ti) 층(621) 및 상기 티타늄(Ti) 층(621) 상에 배치되는 니켈(Ni) 층(622)의 다층막 구조를 가질 수 있다. 또한, 도면으로 도시하지는 않았으나 상기 제2 솔더 패드(620)는 상기 니켈 층(12) 대신에 상기 티타늄(Ti) 층(621) 상에 배치되는 구리(Cu) 층을 포함하는 다층막 구조를 가질 수도 있다.
본 변형예에서는 상기 제2 솔더 패드(620)가 티타늄(Ti)-니켈(Ni)의 다층막 구조를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 제2 솔더 패드(620)는 상기 제2 전극 패드(420)와 접촉하는 크롬(Cr) 층 및 상기 크롬(Cr) 층 상에 배치되는 니켈(Ni) 층을 포함하는 다층막 구조, 또는 크롬(Cr) 층 및 상기 크롬(Cr) 층 상에 배치되는 구리(Cu) 층을 포함하는 다층막 구조를 가질 수 있다.
또한, 본 변형예에서는 상기 제2 솔더 패드(620)가 다층막 구조를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 제2 솔더 패드(620)는 니켈(Ni) 층 또는 구리(Cu) 층을 포함하는 단일막 구조를 가지는 것도 가능하다.
상기 제2 솔더 패드(620)는, 예를 들어, 스퍼터링(sputtering), 전자빔(e-beam) 증착, 도금(plating)과 같은 공정으로 형성될 수 있다.
상기 금속간 화합물(IMC)(20)은 상기 제2 솔더 패드(620)의 제1면(620a) 상에 형성될 수 있다. 상기 금속간 화합물(624)은 솔더 범프(S2)를 형성하는 리플로우 과정에서 형성될 수 있다. 상기 금속간 화합물(624)은, 예를 들어, 솔더 내의 주석(Sn) 성분이 제2 솔더 패드(620)의 금속, 예를 들어, 니켈(Ni)과 반응하여 형성되며, 주석-니켈의 2원계 합금을 이룰 수 있다.
상기 솔더 범프(S2)는 상기 금속간 화합물(624)을 매개로 상기 제2 솔더 패드(620)와 결속(bonding)될 수 있다. 즉, 일종의 접착제 역할을 하는 상기 금속간 화합물(624)에 의해 상기 제2 솔더 패드(620) 상에 견고하게 결합될 수 있다.
상기 솔더 범프(S2)는 상기 제2 솔더 패드(620) 상에 놓이는 솔더를 리플로우하여 형성될 수 있다. 상기 솔더는, 예를 들어, 일반적인 SAC305(Sn96 .5Ag3 .0Cu0 .5)가 사용될 수 있다.
상기 배리어층(623)은 상기 제2 솔더 패드(620)의 제2면(620b)을 덮도록 형성될 수 있다. 상기 배리어층(623)은 상기 솔더 범프(S2)에 대한 젖음성(wettability)을 최소화하여 상기 금속간 화합물(624) 및 상기 솔더 범프(S2)가 상기 제2면(620b)으로 확산되는 것을 차단할 수 있다. 이는 상기 배리어층(623)의 상기 금속간 화합물(624) 및 상기 솔더 범프(S2)에 대한 젖음성(wettability)이 충분히 작도록 물질을 구성함으로써 달성할 수 있다.
상기 배리어층(623)은 상기 제2 솔더 패드(620)의 구성원소 중 적어도 하나를 함유한 산화막일 수 있다. 예를 들어, 상기 배리어층(623)은 니켈(Ni) 및 구리(Cu) 중 적어도 하나의 원소를 함유한 산화막일 수 있다.
상기 배리어층(623)은 상기 제2 솔더 패드(620)의 제2면(620b)을 산화시켜 형성될 수 있으며, 예를 들어, 열 산화(Thermal Oxiation) 또는 플라스마 산화(Plasma Oxidation) 공정을 수행하여 상기 UBM 층의 제2면(620b)을 산화시키는 방식으로 형성될 수 있다.
한편, 상기 패시베이션층(500)은 상기 제2 전극 패드(420) 상에서 상기 제2 솔더 패드(620) 주위에 배치될 수 있다. 상기 패시베이션층(500)은, 예를 들어, SiO2로 이루어질 수 있다.
상기 패시베이션층(500)은 상기 제2 전극 패드(420) 상에서 상기 제2 솔더 패드(620)과 소정 간격으로 이격되어 상기 제2 솔더 패드(620)과 접촉하지 않는 구조로 배치될 수 있다. 그리고, 상기 패시베이션층(500)은 박막 구조를 가지며, 상기 제2 솔더 패드(620)보다 낮은 높이를 가질 수 있다. 즉, 상기 제2 전극 패드(420)의 표면을 기준으로 상기 제2 솔더 패드(620)의 제1면(620a)은 상기 패시베이션층(500)의 상면보다 높은 위치에 배치될 수 있다.
본 변형예에서는 상기 패시베이션층(500)이 상기 제2 솔더 패드(620) 주위에 배치되는 것으로 예시하고 있으나 이에 한정하는 것은 아니다. 상기 패시베이션층(500)은 선택적으로 구비될 수 있다. 따라서, 다른 실시예에서는 상기 패시베이션층(500)은 생략될 수 있다.
본 실시예에서는 제1 솔더 패드(610)와 제2 솔더 패드(620)가 각각 1개로 구비되는 것으로 예시하고 있으나 이에 한정하는 것은 아니다. 상기 제1 솔더 패드(610)와 제2 솔더 패드(620)의 개수와 배치 구조는 상기 본딩 영역(510)에 따라 조절될 수 있다. 다만, 상기 제1 솔더 패드(610)와 제2 솔더 패드(620)의 크기는 실질적으로 동일한 면적을 갖도록 결정할 수 있다. 제1 솔더 패드(610)와 제2 솔더 패드(620)에는 각각 솔더 범프(S1, S2)가 배치되는데, 솔더 범프(S1, S2)의 높이는 면적에 비례하여 높아지는 경향으로 보인다. 따라서, 제1 솔더 패드(610)와 제2 솔더 패드(620)의 면적을 서로 다르게 배치한 경우에는, 각각에 배치된 솔더 범프(S1, S2)의 높이가 서로 상이하게 되어, 후속 공정에서 패키지 기판에 반도체 발광소자(1)를 실장할 때 솔더 범프(S1, S2)의 높이가 낮은 쪽에서 냉납(cold-solder joint) 현상이 발생되어 반도체 발광소자(1)가 점등되지 않는 문제가 발생할 수 있다.
상기 제1 및 제 2 솔더 패드(510, 520)에는 솔더 범프(S1, S2)가 각각 배치되어, 후속 공정에서 패키지 기판에 반도체 발광소자(1)를 실장하는데 사용될 수 있다. 이러한 솔더 범프(S1, S2)는 상기 반도체 발광소자(1)을 패키지 기판에 플립 칩(flip-chip) 방식으로 실장하기 위한 도전성 접착물로서 Sn 솔더가 사용될 수 있으며, 이러한 Sn 솔더에는 Ag 및 Cu와 같은 물질이 미량 함유될 수 있다.
이와 같은 구성의 반도체 발광소자(1)는 앞서 설명한 바와 같이, 활성층(120)에서 방출된 빛 중 기판(101)의 반대 방향으로 향하는 빛을 기판(101) 방향으로 리디렉션하여 외부 광추출 효율을 향상시킬 수 있으며, 콘택 전극과 전극 패드 간의 전기적 절연을 확보할 수 있는 효과가 있다.
이에 대하여 도 6a 및 도 6b를 참조하여 구체적으로 설명한다. 도 6a는 비교 실시예의 광 경로를 도시한 도면이고, 도 6b는 본 발명의 일 실시예의 광 경로를 도시한 도면이다.
도 6a의 비교 실시예는 본 실시예의 다층 반사 구조(300) 대신에 일반적인 절연막(300'')이 배치된 경우이다. 플립칩 형식의 반도체 발광소자의 경우, 조사면에 조사되는 빛은 P2 방향으로 방출되는 빛인데, 절연막(300'')의 상부와 같은 영역에서는 빛이 P2의 반대 방향(P1)으로 향하는 것을 볼 수 있다.
이러한 경향은 발광구조물(100)의 식각된 측면 영역과 발광소자의 주변(edge) 영역과 같은 영역에서 강하게 나타난다. 이러한 영역은 반도체 발광소자의 평면 면적 중 약 22%를 차지하는데, 이 영역에서는 빛이 조사면을 향하지 않게 되므로, 반도체 발광소자의 외부광추출 효율이 감소되는 문제가 발생한다.
본 실시예는 도 6b에 도시된 바와 같이, 이 영역에 다층 반사구조(300)를 배치하여 비교예의 P1방향으로 향하는 빛을 원천적으로 차단하였다. 따라서, 조사면에 조사되는 빛의 양이 증가하여 휘도가 상승되는 효과가 있다. 다층 반사구조(300)를 16개의 절연막으로 구성하고, 이때에 조사면에 조사된 빛의 휘도와 비교예의 휘도를 비교해본 결과, 본 실시예의 경우 2%의 휘도 상승이 있는 것을 확인할 수 있었다.
또한, 상하로 배치된 제1 전극 패드(410)와 제2 콘택 전극(150)의 사이에 절연 물질로 구성된 층이 교대로 적층되어 형성된 다층 반사구조(300)가 배치되므로, 제1 전극 패드(410)와 제2 콘택 전극(150) 간의 전기적 절연이 더욱 효과적으로 이루어질 수 있다. 따라서, 본 실시예는 다층 반사구조(300)를 통하여 반도체 발광소자의 휘도가 향상되는 것을 기대할 수 있으며, 제1 전극 패드(410)와 제2 콘택 전극(150) 간의 전기적 절연도 확보할 수 있다.
다음으로, 도 1의 반도체 발광소자의 제조공정에 대해 설명한다. 도 7a 내지 도 12b는 도 1의 반도체 발광소자의 제조공정을 나타내는 주요 단계별 도면들이다. 도 7a 내지 도 12b에서, 도 1 내지 도 2a와 동일한 참조 부호는 동일한 부재를 나타내며, 따라서 중복되는 설명은 생략한다.
도 7a 및 도 7b를 참조하면, 도 5a는 기판 상에 형성된 발광 구조물(100)의 평면도를 도시하며, 도 7b는 도 5a의 절단선 A-A'에 대응하는 단면도가 도시된다. 이하의 도 8a 내지 도 12b도 동일한 방식으로 도시된다.
먼저 기판(101) 상에 요철 구조(102)를 형성할 수 있다. 다만, 실시예에 따라 요철 구조(102)는 생략될 수 있다. 기판(101)은, 앞서 설명한 바와 같이, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등의 물질로 이루어진 기판을 사용할 수 있다.
다음으로, 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피택시(Molecular Beam Epitaxy, MBE) 등과 같은 공정을 이용하여, 기판(101) 상에 순차적으로 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 성장시켜 복수의 반도체층의 적층구조를 갖는 발광 구조물(100)을 형성한다. 여기서, 제1 도전형 반도체층(110)과 제2 도전형 반도체층(130)은 각각 n형 반도체층 및 p형 반도체층일 수 있다. 발광 구조물(100)에서 제1 도전형 반도체층(110)과 제2 도전형 반도체층(130)의 위치는 서로 바뀔 수 있으며, 제2 도전형 반도체층(130)이 기판(101) 상에 먼저 형성될 수 있다.
도 8a 및 도 8b를 참조하면, 제1 도전형 반도체층(110)의 적어도 일부가 노출되도록 제2 도전형 반도체층(130), 활성층(120) 및 제1 도전형 반도체층(110)의 일부를 식각할 수 있다. 이에 의해 식각 영역(E)과 상기 식각 영역(E)에 의해 부분적으로 구획된 복수의 메사 영역(M)을 형성할 수 있다.
식각 공정은 제1 도전형 반도체층(110)이 노출되는 영역을 제외한 영역에 마스크층을 형성한 후, 습식 또는 건식을 통해 메사 영역(M)을 형성할 수 있다. 실시예에 따라, 제1 도전형 반도체층(110)은 식각되지 않고 상면만 일부 노출되도록 식각 공정이 수행될 수도 있다.
식각 공정에 의해 식각 영역(E)으로 노출되는 메사 영역(M)의 측면에는 절연층(200)이 형성될 수 있다. 상기 절연층(200)은 상기 메사 영역(M)의 상면 가장자리와 상기 식각 영역(E)의 바닥면을 일부 포함하여 상기 메사 영역(M)의 측면을 덮는 구조로 형성될 수 있다. 따라서, 상기 식각 영역(E)으로 노출되는 상기 활성층(120)은 상기 절연층(200)에 의해 외부로 노출되지 않도록 커버될 수 있다. 다만, 이러한 절연층(200)은 선택적으로 형성되는 것으로 실시예에 따라서 생략될 수도 있다.
도 9a 및 도 9b를 참조하면, 상기 식각 영역(E)과 상기 메사 영역(M) 상에 각각 제1 콘택 전극(140)과 제2 콘택 전극(150)이 형성될 수 있다. 상기 제1 콘택 전극(140)은 상기 식각 영역(E)을 따라서 연장되며, 상기 식각 영역(E)의 바닥면을 정의하는 제1 도전형 반도체층(110)과 접속할 수 있다. 그리고, 상기 제2 콘택 전극(150)은 상기 제2 도전형 반도체층(130)과 접속할 수 있다.
상기 제1 콘택 전극(140)은 복수의 패드부(141) 및 상기 패드부(141)로부터 연장되는 복수의 핑거부(142)를 포함하여 구성될 수 있다. 상기 제2 콘택 전극(150)은 반사 메탈층(151)을 포함할 수 있다. 그리고, 상기 반사 메탈층(151)을 덮는 피복 메탈층(152)을 더 포함할 수 있다.
도 10a 및 도 10b를 참조하면, 다층 반사구조(300)가 상기 발광구조물(100)의 표면을 덮는 구조로 구비될 수 있다.
예를 들어, 상기 다층 반사구조(300)는 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등과 같은 물질을 반복적으로 증착함으로써 이루어질 수 있다. 이러한 공정은 MOCVD, HVPE, MBE 등과 같은 공정을 이용하여 수행될 수 있다.
상기 다층 반사구조(300)는 다층막 구조로 제공될 수 있으며, 굴절률이 서로 다른 층들이 교대로 적층된 구조로 제공될 수 있으며, 서로 다른 굴절률을 갖는 층들이 교대로 적층된 구조로 배치될 수 있다. 이러한 다층 반사구조(300)는 교대로 적층된 층의 굴절률과 두께를 적절히 조절하여, 분산형 브래그 반사기(distributed bragg reflector, DBR)로 제공될 수도 있다
그리고, 복수의 개구(310, 320)를 통해 상기 제1 및 제2 도전형 반도체층(110, 130) 상에서 상기 제1 콘택 전극(140)과 제2 콘택 전극(150)을 부분적으로 노출시킬 수 있다.
도 11a 및 도 11b를 참조하면, 전극 패드(400)가 상기 다층 반사구조(300) 상에 형성될 수 있다. 그리고, 개구(310, 320)를 통해 상기 노출된 상기 제1 및 제2 콘택 전극(140, 150)과 연결되어 상기 제1 도전형 반도체층(110) 및 상기 제2 도전형 반도체층(130)과 각각 전기적으로 접속될 수 있다.
상기 전극 패드(400)는 상기 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130) 사이의 전기적 절연을 위해 적어도 한 쌍으로 구비될 수 있다. 즉, 제1 전극 패드(410)는 상기 제1 콘택 전극(140)을 통해 상기 제1 도전형 반도체층(110)과 전기적으로 접속하고, 제2 전극 패드(420)는 상기 제2 콘택 전극(150)를 통해 상기 제2 도전형 반도체층(130)과 전기적으로 접속하며, 상기 제1 및 제2 전극 패드(410, 420)는 서로 분리되어 전기적으로 절연될 수 있다.
도 12a 및 도 12b를 참조하면, 패시베이션층(500)이 상기 전극 패드(400) 상에 형성될 수 있다. 그리고, 상기 패시베이션층(500)은 본딩 영역(510)을 통해 상기 전극 패드(400)를 부분적으로 노출시킬 수 있다.
상기 본딩 영역(510)은 상기 제1 전극 패드(410) 및 제2 전극 패드(420)를 각각 부분적으로 노출시킬 수 있도록 복수개로 구비될 수 있다. 이 경우, 상기 복수의 본딩 영역(510) 중 일부는 상기 다층 반사구조(300)의 복수의 개구(310, 320) 중 일부와 서로 중첩되지 않는 구조로 배치될 수 있다. 예를 들어, 도 12a에서 도시하는 바와 같이, 상기 복수의 본딩 영역(510) 중 상기 제2 전극 패드(420)를 부분적으로 노출시키는 본딩 영역(510)은 상기 복수의 개구(310, 320) 중 상기 제2 콘택 전극(150)을 부분적으로 노출시키는 개구(320)와 서로 중첩되지 않을 수 있다. 즉, 수직 방향으로 상기 개구(320)의 상부에는 상기 본딩 영역(510)이 위치하지 않는다.
상기 패시베이션층(500)은 상기 다층 반사구조(300)와 동일한 재질로 이루어질 수 있다.
한편, 상기 본딩 영역(510)을 통해 부분적으로 노출되는 상기 제1 및 제2 전극 패드(410, 420) 상에 각각 제1 솔더 패드(610) 및 제2 솔더 패드(620)를 포함하는 솔더 패드(600)가 형성될 수 있다. 상기 제1 솔더 패드(610) 및 제2 솔더 패드(620)는, 예를 들어, UBM(Under Bump Metallurgy) 층일 수 있다. 상기 제1 솔더 패드(610)과 제2 솔더 패드(620)의 개수와 배치 구조는 도면에 한정하지 않고 앞서 설명한 바와 같이, 다양하게 변경될 수 있다.
또한, 상기 패시베이션층(500)은 상기 본딩 영역(510)과 마찬가지로 상기 제1 및 제2 전극 패드(410, 420)를 각각 부분적으로 노출시키는 오픈 영역을 더 구비할 수 있다. 이러한 오픈 영역은 제조된 반도체 발광소자가 제품으로 출하되기 전에 동작 여부를 확인할 수 있도록 하기 위한 것으로 프로브 핀(미도시)을 상기 오픈 영역에 노출된 제1 및 제2 전극 패드(410, 420)와 접속시켜 구동 전원을 공급함으로써 반도체 발광소자의 동작을 확인할 수 있다.
도 14a 및 도 14b는 각각 본 발명의 일 실시예에 따른 반도체 발광소자를 패키지에 적용한 예를 개략적으로 나타내는 단면도이다.
도 14a를 참조하면, 반도체 발광소자 패키지(1000)는 광원인 반도체 발광소자(1001), 패키지 본체(1002), 한 쌍의 리드 프레임(1010) 및 봉지부(1005)를 포함할 수 있다. 여기서 반도체 발광소자(1001)는 상기 도 1의 반도체 발광소자(1)일 수 있으며, 이에 대한 설명은 생략한다.
상기 반도체 발광소자(1001)는 상기 리드 프레임(1010)에 실장되고, 도전성 접착 물질을 통해 상기 리드 프레임(1010)과 전기적으로 연결될 수 있다. 도전성 접착 물질로는, 예를 들어, Sn을 포함하는 솔더 범프(S)가 사용될 수 있다.
한 쌍의 리드 프레임(1010)은 제1 리드 프레임(1012)과 제2 리드 프레임(1014)을 포함할 수 있다. 상기 도 1을 참조하면, 반도체 발광소자(1001)의 제1 솔더 패드(610) 및 제2 솔더 패드(620)는 상기 한 쌍의 리드 프레임(1010)과의 사이에 개재되는 솔더 범프(S)를 통해 상기 제1 리드 프레임(1012) 및 제2 리드 프레임(1014)과 각각 연결될 수 있다.
패키지 본체(1002)는 빛의 반사 효율 및 광 추출 효율이 향상되도록 반사컵을 구비할 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001)를 봉지하도록 투광성 물질로 이루어진 봉지부(1005)가 형성될 수 있다.
상기 봉지부(1005)에는 파장변환물질이 포함될 수 있다. 구체적으로 상기 봉지부(1005)는 투광성 수지에 상기 반도체 발광소자(1)에서 발생된 광에 의해 여기되어 다른 파장의 광을 방출하는 형광체가 적어도 1종 이상 함유되어 이루어질 수 있다. 이를 통해, 청색 광, 녹색 광 또는 적색 광을 발광할 수 있으며, 백색 광, 자외 광 등이 방출될 수 있도록 조절할 수 있다.
예를 들어, 반도체 발광소자(1)가 청색 광을 발광하는 경우, 황색, 녹색, 적색 및/또는 오랜지색의 형광체를 조합하여 백색 광을 발광하도록 할 수 있다. 또한, 보라색, 청색, 녹색, 적색 및/또는 적외선을 발광하는 반도체 발광소자(1) 중 적어도 하나를 포함하게 구성할 수도 있다. 이 경우, 반도체 발광소자(1)는 연색성(CRI)을 40에서 100 수준으로 조절할 수 있으며, 또한, 색온도를 2000K에서 20000K 수준으로 다양한 백색 광을 발생시킬 수 있다. 또한, 필요에 따라서는 보라색, 청색, 녹색, 적색, 오랜지색의 가시광 또는 적외선을 발생시켜 주위 분위기 또는 기분에 맞게 색을 조정할 수 있다. 또한, 식물 성장을 촉진할 수 있는 특수 파장의 광을 발생시킬 수도 있다.
청색 발광소자에 황색, 녹색, 적색 형광체 및/또는 녹색, 적색 발광소자의 조합으로 만들어지는 백색 광은 2개 이상의 피크 파장을 가지며, 도 15에서 도시하는 CIE 1931 좌표계의 (x, y) 좌표가 (0.4476, 0.4074), (0.3484, 0.3516), (0.3101, 0.3162), (0.3128, 0.3292), (0.3333, 0.3333)을 잇는 선분 상에 위치할 수 있다. 또는, 상기 선분과 흑체 복사 스펙트럼으로 둘러싸인 영역에 위치할 수 있다. 상기 백색 광의 색 온도는 2000K ~ 20000K사이에 해당한다.
형광체는 다음과 같은 조성식 및 컬러(color)를 가질 수 있다.
산화물계 : 황색 및 녹색 Y3Al5O12:Ce, Tb3Al5O12:Ce, Lu3Al5O12:Ce
실리케이트계 : 황색 및 녹색 (Ba,Sr)2SiO4:Eu, 황색 및 등색 (Ba,Sr)3SiO5:Ce
질화물계 : 녹색 β-SiAlON:Eu, 황색 La3Si6N11:Ce, 등색 α-SiAlON:Eu, 적색 CaAlSiN3:Eu, Sr2Si5N8:Eu, SrSiAl4N7:Eu, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y (0.5≤x≤3, 0<z<0.3, 0<y≤4) (단, 여기서 Ln은 IIIa 족 원소 및 희토류 원소로 이루어지는 군에서 선택되는 적어도 한 종의 원소이고, M은 Ca, Ba, Sr 및 Mg로 이루어지는 군에서 선택되는 적어도 한 종의 원소일 수 있다.)
플루오라이드(fluoride)계 : KSF계 적색 K2SiF6:Mn4 +, K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +
형광체 조성은 기본적으로 화학양론(Stoichiometry)에 부합하여야 하며, 각 원소들은 주기율표상 각 족들 내 다른 원소로 치환이 가능하다. 예를 들어 Sr은 알카리토류(II)족의 Ba, Ca, Mg 등으로, Y는 란탄계열의 Tb, Lu, Sc, Gd 등으로 치환이 가능하다. 또한, 활성제인 Eu 등은 원하는 에너지 준위에 따라 Ce, Tb, Pr, Er, Yb 등으로 치환이 가능하며, 활성제 단독 또는 특성 변형을 위해 부활성제 등이 추가로 적용될 수 있다.
또한, 형광체 대체 물질로 양자점(Quantum Dot, QD) 등의 물질들이 적용될 수 있으며, 형광체와 QD를 혼합 또는 단독으로 사용될 수 있다.
QD는 CdSe, InP 등의 코어(Core)(직경 3~10nm)와 ZnS, ZnSe 등의 셀(Shell)(두께 0.5 ~ 2nm) 및 Core, Shell의 안정화를 위한 리간드(ligand)의 구조로 구성될 수 있으며, 사이즈에 따라 다양한 컬러를 구현할 수 있다.
도 14b를 참조하면, 반도체 발광소자 패키지(2000)는 반도체 발광소자(2001), 실장 기판(2010) 및 봉지부(2005)를 포함할 수 있다. 여기서 반도체 발광소자(2001)는 상기 도 1의 반도체 발광소자(1)일 수 있으며, 이에 대한 설명은 생략한다.
반도체 발광소자(2001)는 실장 기판(2010)에 실장되어 제1 및 제2 회로 패턴(2012, 2014)과 각각 전기적으로 연결될 수 있다. 그리고, 봉지부(2005)에 의해 봉지될 수 있다. 이를 통해 칩 온 보드(Chip On Board, COB) 타입의 패키지 구조를 구현할 수 있다.
실장 기판(2010)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(2010)의 구조는 다양한 형태로 응용될 수 있다.
도 16 및 도 17은 본 발명의 일 실시예에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타내는 단면도이다.
도 16을 참조하면, 백라이트 유닛(3000)은 기판(3002) 상에 광원(3001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 광원(3001)은 도 1을 참조하여 상술한 구조 또는 이와 유사한 구조를 갖는 반도체 발광소자 패키지를 이용할 수 있으며, 또한, 반도체 발광소자를 직접 기판(3002)에 실장(소위 COB 타입)하여 이용할 수도 있다.
도 16의 백라이트 유닛(3000)에서 광원(3001)은 액정표시장치가 배치된 상부를 향하여 빛을 방사하는 것과 달리, 도 17에 도시된 다른 예의 백라이트 유닛(4000)은 기판(4002) 위에 실장된 광원(4001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.
도 18은 본 발명의 일 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타내는 분해사시도이다.
도 18을 참조하면, 조명장치(5000)는 벌브형 램프이며, 발광모듈(5010)과 구동부(5020)와 외부접속부(5030)를 포함한다. 또한, 외부 및 내부 하우징(5040, 5050)과 커버부(5060)와 같은 외형구조물을 추가적으로 포함할 수 있다.
발광모듈(5010)은 도 1의 반도체 발광소자(1)와 동일하거나 유사한 구조를 가지는 반도체 발광소자(5011)와 그 반도체 발광소자(5011)가 탑재된 회로기판(5012)을 포함할 수 있다. 본 실시예에서는, 한 개의 반도체 발광소자(5011)가 회로기판(5012) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 또한, 반도체 발광소자(5011)가 직접 회로기판(5012)에 실장되지 않고, 패키지 형태로 제조된 후에 실장될 수도 있다.
외부 하우징(5040)은 열방출부로 작용할 수 있으며, 발광모듈(5010)과 직접 접촉되어 방열효과를 향상시키는 열방출판(5041) 및 외부 하우징(5040)의 측면을 둘러싸는 방열핀(5042)을 포함할 수 있다. 커버부(5060)는 발광모듈(5010) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(5020)는 내부 하우징(5050)에 장착되어 소켓구조와 같은 외부접속부(5030)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(5020)는 발광모듈(5010)의 반도체 발광소자(5011)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(5020)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
또한, 도면에는 도시되지 않았으나, 조명장치(5000)는 통신 모듈을 더 포함 할 수도 있다.
도 19는 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도 19를 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(6000)는 광원(6001), 반사부(6005), 렌즈 커버부(6004)를 포함하며, 렌즈 커버부(6004)는 중공형의 가이드(6003) 및 렌즈(6002)를 포함할 수 있다. 광원(6001)은 상술한 반도체 발광소자 또는 그 반도체 발광소자를 갖는 패키지를 포함할 수 있다.
헤드 램프(6000)는 광원(6001)에서 발생된 열을 외부로 방출하는 방열부(6012)를 더 포함할 수 있으며, 방열부(6012)는 효과적인 방열이 수행되도록 히트싱크(6010)와 냉각팬(6011)을 포함할 수 있다. 또한, 헤드 램프(6000)는 방열부(6012) 및 반사부(6005)를 고정시켜 지지하는 하우징(6009)을 더 포함할 수 있으며, 하우징(6009)은 본체부(6006)와, 일면에 방열부(6012)가 결합하여 장착되기 위한 중앙홀(6008)을 구비할 수 있다.
하우징(6009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(6005)가 광원(6001)의 상부측에 위치하도록 고정시키는 전방홀(6007)을 구비할 수 있다. 이에 따라, 반사부(6005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(6007)과 대응되도록 반사부(6005)가 하우징(6009)에 고정되어 반사부(6005)를 통해 반사된 빛이 전방홀(6007)을 통과하여 외부로 출사될 수 있다.
도 20 및 도 21에서는 본 발명의 일 실시예에 따른 조명 장치를 이용한 조명 시스템이 적용되는 홈 네트워크의 예를 개략적으로 보여주고 있다.
도 20에 도시된 바와 같이, 홈 네트워크는 홈 무선 라우터(7000), 게이트웨이 허브(7010), 지그비(ZigBee) 모듈(7020), 조명 장치(7030), 창고(garage) 도어 락(door lock; 7040), 무선 도어 락(7050), 홈 어플리케이션(7060), 휴대폰(7070), 벽에 장착된 스위치(7080), 및 클라우드 망(7090)을 포함할 수 있다.
가정내 무선 통신(ZigBee, WiFi 등)을 활용하여 침실, 거실, 현관, 창고, 가전제품 등의 동작 상태 및 주위 환경/상황에 따라 조명 장치(7030)의 조명 밝기를 자동으로 조절하는 기능을 수행할 수 있다.
예를 들면, 도 21에 도시된 바와 같이, TV(8030)에서 방송되고 있는 프로그램의 종류 또는 화면의 밝기에 따라 조명 장치(8020B)의 조명 밝기를 게이트웨이(8010) 및 지그비 모듈(8020A)을 이용하여 자동으로 조절되도록 할 수 있다. 예로서, 휴먼 드라마 등이 상영되어 아늑한 분위기가 필요할 때는 조명도 거기에 맞게 색 온도가 5000K 이하로 낮아지도록 색감을 조절할 수 있다. 다른 예로서, 개그 프로그램과 같은 가벼운 분위기에서는 조명도 색온도가 5000K 이상으로 높아지고, 푸른색 계열의 백색조명으로 조절할 수 있다.
또한, 조명 장치(8020B)의 조명 밝기를 게이트웨이(8010) 및 지그비 모듈(8020A)을 이용하여 휴대폰(8040)을 통해 제어할 수도 있다.
위의 지그비 모듈(7020, 8020A)은 광센서와 일체형으로 모듈화할 수 있으며, 조명 장치와 일체형으로 구성할 수 있다.
가시광 무선통신 기술은 인간이 눈으로 인지할 수 있는 가시광 파장 대역의 빛을 이용하여 무선으로 정보를 전달하는 무선통신 기술이다. 이러한 가시광 무선통신 기술은 가시광 파장 대역의 빛, 즉 상기 실시예에서 설명한 반도체 소자 패키지로부터의 특정 가시광 주파수를 이용한다는 측면에서 기존의 유선 광통신기술 및 적외선 무선통신과 구별되며, 통신 환경이 무선이라는 측면에서 유선 광통신 기술과 구별된다. 또한, 가시광 무선통신 기술은 RF 무선통신과 달리 주파수 이용 측면에서 규제 또는 허가를 받지 않고 자유롭게 이용할 수 있다는 편리성과 물리적 보안성이 우수하고 통신 링크를 사용자가 눈으로 확인할 수 있다는 차별성을 가지고 있으며, 무엇보다도 광원의 고유 목적과 통신기능을 동시에 얻을 수 있다는 융합 기술로서의 특징을 가지고 있다.
한편, LED 조명은 차량용 내외부 광원으로 활용 가능하다. 내부 광원으로는 차량용 실내등, 독서등, 계기판의 각종 광원등으로 사용 가능하며, 차량용 외부 광원으로 전조등, 브레이크등, 방향지시등, 안개등, 주행등 등 모든 광원에 사용 가능하다.
특수한 파장대를 이용한 LED는 식물의 성장을 촉진시키고, 사람의 기분을 안정시키거나 병을 치료할 수도 있다. 로봇 또는 각종 기계 설비에 사용되는 광원으로 LED가 적용될 수 있다. 이러한 LED의 저소비전력 및 장수명과 결부하여 태양전지, 풍력 등 자연친화적인 신재생 에너지 전원 시스템에 의한 조명 구현도 가능하다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1, 2, 3, 4: 반도체 발광소자
100: 발광구조물
101: 기판
102: 요철 구조
110: 제1 도전형 반도체층
120: 활성층
130: 제2 도전형 반도체층
140: 제1 콘택 전극
141: 패드부
150: 제2 콘택 전극
151: 반사 메탈층
152: 피복 메탈층
160: 제2 콘택 전극
200: 절연층
300: 다층 반사구조
300a: 제1 절연막
300b: 제2 절연막
400: 전극 패드
410: 제1 전극 패드
420: 제2 전극 패드
500: 패시베이션
510: 본딩영역
600: 솔더패드
610: 제1 솔더패드
620: 제2 솔더패드

Claims (21)

  1. 제1 및 제2 영역으로 구분된 상면을 갖는 제1 도전형 반도체층과, 상기 제1 도전형 반도체층의 제2 영역 상에 순차적으로 배치된 활성층과 제2 도전형 반도체층을 갖는 발광 구조물;
    상기 발광 구조물을 덮으며, 상기 제1 및 제2 도전형 반도체층이 각각 저면에 배치된 제1 및 제2 개구를 갖는 절연층;
    상기 제1 개구 내에 상기 제1 도전형 반도체층의 제1 영역에 접하도록 배치된 제1 콘택 전극;
    상기 제2 개구 내에 상기 제2 도전형 반도체층에 접하도록 배치된 제2 콘택 전극;
    상기 제1 콘택 전극과 전기적으로 연결되며 적어도 일부 영역이 상기 제2 콘택 전극 상에 배치되는 제1 전극 패드;
    상기 제2 콘택 전극에 전기적으로 연결되는 제2 전극 패드; 및
    적어도 상기 제1 전극 패드와 상기 제2 콘택 전극 사이에 개재되며, 서로 다른 굴절률을 갖는 복수의 절연막들이 교대로 적층된 다층 반사구조를 포함하며,
    상기 다층 반사구조는 상기 제2 개구의 상기 저면에 배치된 상기 제2 도전형 반도체층에 접하여 상기 제2 도전형 반도체층과 상기 제1 전극 패드를 서로 절연시키는 반도체 발광소자.
  2. 제1항에 있어서,
    상기 다층 반사구조는 제1 굴절률을 갖는 제1 절연막과 제2 굴절률을 갖는 제2 절연막이 교대로 적층된 분산 브래그 반사기(Distributed Bragg Reflector)를 이루는 것을 특징으로 하는 반도체 발광소자.
  3. 삭제
  4. 제1항에 있어서,
    상기 절연층은 서로 다른 굴절률을 갖는 복수의 절연막이 교대로 적층된 분산 브래그 반사기(Distributed Bragg Reflector)를 이루는 것을 특징으로 하는 반도체 발광소자.
  5. 제1항에 있어서,
    상기 절연층은 상기 다층 반사구조 중 하나의 절연막과 동일한 물질을 포함하는 것을 특징으로 하는 반도체 발광소자.
  6. 제1항에 있어서,
    상기 제1 영역은 상기 발광 구조물의 일측면에서 이와 대향하는 타측면을 향해 연장된 복수의 핑거영역을 포함하며,
    상기 제1 콘택 전극은 상기 복수의 핑거영역 각각에 배치된 핑거전극을 포함하는 것을 특징으로 하는 반도체 발광소자.
  7. 제1항에 있어서,
    상기 다층 반사구조는, 상기 절연층 상에 배치되며, 상기 제1 콘택 전극의 일 영역을 개방하는 제3 개구와 상기 제2 콘택 전극의 일 영역을 개방하는 제4 개구를 가지며,
    상기 제1 및 제2 전극 패드는 각각 상기 제3 및 제4 개구를 통해 상기 제1 및 제2 콘택 전극에 연결되는 것을 특징으로 하는 반도체 발광소자.
  8. 제7항에 있어서,
    상기 제3 및 제4 개구는 복수개이며,
    상기 제1 및 제2 전극 패드는 상기 복수의 제3 및 제4 개구를 통해 각각 상기 제1 및 제2 콘택 전극에 연결된 것을 특징으로 하는 반도체 발광소자.
  9. 제6항에 있어서,
    상기 제1 및 제2 전극 패드는 각각 상기 복수의 핑거영역과 중첩된 영역을 갖는 것을 특징으로 하는 반도체 발광소자.
  10. 제1항에 있어서,
    상기 제2 전극 패드의 적어도 일부 영역은 상기 제1 콘택 전극 상에 배치되며,
    상기 제2 전극 패드의 적어도 일부 영역과 상기 제1 콘택 전극은 상기 다층 반사구조에 의해 절연되는 것을 특징으로 하는 반도체 발광소자.
  11. 제1항에 있어서,
    상기 다층 반사구조의 일부는 상기 발광 구조물의 표면에 접하도록 배치되는 것을 특징으로 하는 반도체 발광소자.
  12. 제1항에 있어서,
    상기 다층 반사구조는 상기 굴절률이 서로 다른 복수의 절연막들이 4회 내지 20회 반복하여 적층된 것을 특징으로 하는 반도체 발광소자.
  13. 제1항에 있어서,
    상기 다층 반사구조의 복수의 절연막은 각각 SiOx, SiNx, Al2O3, HfO, TiO2, ZrO 및 그 조합으로 이루어진 군에서 선택된 물질로 이루어진 것을 특징으로 하는 질화물 반도체 발광소자.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 리드 프레임을 구비하는 패키지 본체; 및
    상기 패키지 본체에 배치되며, 상기 리드 프레임과 접속하는 반도체 발광소자를 포함하며,
    상기 반도체 발광소자는,
    제1 및 제2 영역으로 구분된 상면을 갖는 제1 도전형 반도체층과, 상기 제1 도전형 반도체층의 제2 영역 상에 순차적으로 배치된 활성층과 제2 도전형 반도체층을 갖는 발광 구조물;
    상기 발광구조물을 덮으며, 상기 제1 및 제2 도전형 반도체층이 각각 저면에 배치된 제1 및 제2 개구를 갖는 절연층;
    상기 제1 개구 내에 제1 도전형 반도체층의 제1 영역에 접하도록 배치된 제1 콘택 전극;
    상기 제2 개구 내에 상기 제2 도전형 반도체층에 접하도록 배치된 제2 콘택 전극;
    상기 제1 콘택 전극과 전기적으로 연결되며 적어도 일부 영역이 상기 제2 콘택 전극 상에 배치되는 제1 전극 패드;
    상기 제2 콘택 전극에 전기적으로 연결되는 제2 전극 패드; 및
    적어도 상기 제1 전극 패드와 상기 제2 콘택 전극 사이에 개재되며, 서로 다른 굴절률을 갖는 복수의 절연막들이 교대로 적층된 다층 반사구조를 포함하며,
    상기 다층 반사구조는 상기 제2 개구의 상기 저면에 배치된 상기 제2 도전형 반도체층에 접하여 상기 제2 도전형 반도체층과 상기 제1 전극 패드를 서로 절연시키는 것을 특징으로 하는 반도체 발광장치.
  18. 제17항에 있어서,
    상기 리드 프레임은 제1 및 제2 리드 프레임을 포함하며,
    상기 반도체 발광소자의 상기 제1 및 제2 전극 패드와 상기 제1 및 제2 리드 프레임은 솔더를 통해 접속되는 것을 특징으로 하는 반도체 발광장치.
  19. 제18항에 있어서,
    상기 솔더는 상기 제1 및 제2 전극 패드에 각각 배치되는 제1 및 제2 솔더를 포함하며,
    상기 제1 및 제2 솔더는 동일한 두께를 갖는 것을 특징으로 하는 반도체 발광장치.
  20. 제17항에 있어서,
    상기 패키지 본체 상에 구비되어 상기 반도체 발광소자를 덮는 봉지부를 더 포함하며, 상기 봉지부에는 상기 반도체 발광소자에서 발생되는 광의 파장을 변환시키는 파장변환 물질이 함유되는 것을 특징으로 하는 반도체 발광장치.
  21. 삭제
KR1020140165567A 2014-11-25 2014-11-25 반도체 발광소자 및 이를 구비한 반도체 발광장치 KR102282137B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140165567A KR102282137B1 (ko) 2014-11-25 2014-11-25 반도체 발광소자 및 이를 구비한 반도체 발광장치
US14/799,675 US9570660B2 (en) 2014-11-25 2015-07-15 Semiconductor light emitting device and semiconductor light emitting apparatus having the same
CN201510696224.5A CN105633257B (zh) 2014-11-25 2015-10-23 半导体发光器件和具有半导体发光器件的半导体发光设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140165567A KR102282137B1 (ko) 2014-11-25 2014-11-25 반도체 발광소자 및 이를 구비한 반도체 발광장치

Publications (2)

Publication Number Publication Date
KR20160062827A KR20160062827A (ko) 2016-06-03
KR102282137B1 true KR102282137B1 (ko) 2021-07-28

Family

ID=56011046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140165567A KR102282137B1 (ko) 2014-11-25 2014-11-25 반도체 발광소자 및 이를 구비한 반도체 발광장치

Country Status (3)

Country Link
US (1) US9570660B2 (ko)
KR (1) KR102282137B1 (ko)
CN (1) CN105633257B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147745B2 (en) 2015-04-01 2018-12-04 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, display panel and display device
CN104730782B (zh) * 2015-04-01 2018-03-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
WO2017119743A1 (ko) * 2016-01-05 2017-07-13 주식회사 세미콘라이트 반도체 발광소자
KR102530759B1 (ko) * 2016-06-14 2023-05-11 삼성전자주식회사 발광소자 패키지 및 그 제조방법
DE102016111113A1 (de) * 2016-06-17 2017-12-21 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
KR102476139B1 (ko) * 2016-08-03 2022-12-09 삼성전자주식회사 반도체 발광소자
CN106252470B (zh) * 2016-08-30 2018-08-14 厦门市三安光电科技有限公司 一种氮化镓基发光二极管及其制作方法
KR102601553B1 (ko) * 2016-12-08 2023-11-15 삼성전자주식회사 반도체 발광 소자
KR20180074198A (ko) 2016-12-23 2018-07-03 서울바이오시스 주식회사 반도체 발광 소자
KR102427637B1 (ko) * 2017-09-29 2022-08-01 삼성전자주식회사 반도체 발광소자
DE102017129783A1 (de) * 2017-12-13 2019-06-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
KR102427642B1 (ko) 2018-01-25 2022-08-01 삼성전자주식회사 반도체 발광소자
KR102450150B1 (ko) 2018-03-02 2022-10-04 삼성전자주식회사 반도체 발광소자
KR102443027B1 (ko) * 2018-03-02 2022-09-14 삼성전자주식회사 반도체 발광소자
KR102607596B1 (ko) * 2018-05-11 2023-11-29 삼성전자주식회사 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
KR20200065872A (ko) * 2018-11-30 2020-06-09 서울바이오시스 주식회사 발광 소자
MX2021009299A (es) * 2019-01-31 2022-01-24 Seoul Viosys Co Ltd Diodo emisor de luz.
US11211301B2 (en) * 2020-02-11 2021-12-28 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of manufacture
WO2022156879A1 (en) * 2021-01-19 2022-07-28 Ams-Osram International Gmbh Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758169A3 (en) 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
US6630689B2 (en) * 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
WO2006095949A1 (en) * 2005-03-11 2006-09-14 Seoul Semiconductor Co., Ltd. Led package having an array of light emitting cells coupled in series
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
JP2007317591A (ja) * 2006-05-29 2007-12-06 Seiko Epson Corp 有機ｅｌ発光装置および電子機器
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
CN102779918B (zh) * 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR20120009868A (ko) * 2010-07-22 2012-02-02 앰코 테크놀로지 코리아 주식회사 발광 다이오드 패키지 및 그 제조 방법
US8686429B2 (en) 2011-06-24 2014-04-01 Cree, Inc. LED structure with enhanced mirror reflectivity
JP2013021175A (ja) * 2011-07-12 2013-01-31 Toshiba Corp 半導体発光素子
JP5949294B2 (ja) * 2011-08-31 2016-07-06 日亜化学工業株式会社 半導体発光素子
JP5731996B2 (ja) * 2012-02-21 2015-06-10 富士フイルム株式会社 半導体発光素子
US20130292719A1 (en) * 2012-05-04 2013-11-07 Chi Mei Lighting Technology Corp. Light-emitting diode structure and method for manufacturing the same
KR101926361B1 (ko) * 2012-06-13 2018-12-07 삼성전자주식회사 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
FR2997558B1 (fr) * 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
KR101898679B1 (ko) 2012-12-14 2018-10-04 삼성전자주식회사 나노구조 발광소자
WO2014098510A1 (en) 2012-12-21 2014-06-26 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
US9385279B2 (en) * 2014-05-30 2016-07-05 Nichia Corporation Light-emitting device and method for manufacturing the same
JP6413460B2 (ja) * 2014-08-08 2018-10-31 日亜化学工業株式会社 発光装置及び発光装置の製造方法
US10074777B2 (en) * 2014-08-27 2018-09-11 Epistar Corporation Light emitting diode structure with dielectric reflective layer

Also Published As

Publication number Publication date
US9570660B2 (en) 2017-02-14
US20160149086A1 (en) 2016-05-26
CN105633257A (zh) 2016-06-01
KR20160062827A (ko) 2016-06-03
CN105633257B (zh) 2018-01-30

Similar Documents

Publication Publication Date Title
KR102282137B1 (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
KR102307062B1 (ko) 반도체 소자, 반도체 소자 패키지 및 조명 장치
KR102530759B1 (ko) 발광소자 패키지 및 그 제조방법
KR102443033B1 (ko) 발광소자 패키지 및 이를 포함하는 조명 장치
KR102374268B1 (ko) 발광소자 패키지
US20150022114A1 (en) Tubular light-emitting apparatus
US9905739B2 (en) Light emitting packages
US9887332B2 (en) Semiconductor light-emitting device package
US10566502B2 (en) Semiconductor light-emitting device
US9548426B2 (en) Semiconductor light-emitting device
KR20170075897A (ko) 발광 다이오드 패키지
US20160163663A1 (en) Semiconductor light-emitting device and semiconductor light-emitting apparatus having the same
KR102255214B1 (ko) 발광 소자
US9666754B2 (en) Method of manufacturing semiconductor substrate and substrate for semiconductor growth
KR102223038B1 (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
US20160079478A1 (en) Semiconductor light emitting device package
US20160365497A1 (en) Light emitting device package
KR20170052738A (ko) 반도체 발광소자
KR20160144567A (ko) 발광소자 패키지, 파장 변환 필름 및 그 제조 방법
KR20160101226A (ko) 반도체 발광 소자
KR20160113892A (ko) 발광 소자 패키지 제조 방법
US9548422B2 (en) Semiconductor light emitting device including a pad electrode spaced apart from a transparent electrode
US9899565B2 (en) Method of manufacturing semiconductor substrate including separating two semiconductor layers from a growth substrate

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant