KR20160113892A - 발광 소자 패키지 제조 방법 - Google Patents

발광 소자 패키지 제조 방법 Download PDF

Info

Publication number
KR20160113892A
KR20160113892A KR1020150040212A KR20150040212A KR20160113892A KR 20160113892 A KR20160113892 A KR 20160113892A KR 1020150040212 A KR1020150040212 A KR 1020150040212A KR 20150040212 A KR20150040212 A KR 20150040212A KR 20160113892 A KR20160113892 A KR 20160113892A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
support
cutting
light
Prior art date
Application number
KR1020150040212A
Other languages
English (en)
Inventor
조혁진
김경준
이동훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150040212A priority Critical patent/KR20160113892A/ko
Priority to US15/067,868 priority patent/US20160284927A1/en
Publication of KR20160113892A publication Critical patent/KR20160113892A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Abstract

본 발명의 발광 소자 패키지 제조 방법은 반도체 적층체를 포함하는 발광 소자 칩이 복수개 형성되고, 상기 복수의 발광 소자 칩들을 덮는 투광성 물질층이 형성된 지지체를 준비하는 단계; 상기 지지체 상에 형성된 발광 소자 칩들 및 투광성 물질층을 절단 스테이지 상에 탑재하는 단계; 및 상기 절단 스테이지 상에서 상기 복수의 발광 소자 칩들 사이의 상기 투광성 물질층, 상기 반도체 적층체 및 지지체를 패턴 블레이드를 갖는 절단 장치로 절단하여 개별 발광 소자 패키지로 개별화하는 단계를 포함한다.

Description

발광 소자 패키지 제조 방법{Method of light emitting diode(LED) package}
본 발명의 기술적 사상은 발광 소자 패키지(light emitting diode(LED) package) 제조 방법에 관한 것으로서, 보다 상세하게는 발광 소자 칩들을 분리하여 개별화하는 개별화 공정(singulation process)을 포함하는 발광 소자 패키지 제조 방법에 관한 것이다.
발광 소자 칩(light emitting diode(LED) device chip)은 기판 상에 복수개 형성될 수 있다. 이러한 발광 소자 칩들은 하나의 발광 소자 칩으로 개별적으로 분리하는 개별화 공정(singulation process)이 필요하다.
일반적인 개별화 공정은 회전하는 소잉 블레이드 휠(sawing blade wheel)로 기판을 절삭하여 개별화할 수 있다. 개별화 공정에서 기판 상의 절삭 라인의 폭이 작아야 기판 상에 발광 소자 칩을 더 많이 배치할 수 있고, 이에 따라 생산 단가를 낮출 수 있다. 개별화 공정에서 절삭 시각은 작아야 생산성을 향상시킬 수 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 발광 소자 칩들의 개별화 공정을 개선하여 생산 단가를 낮추고 생산성을 향상시킬 수 있는 발광 소자 패키지 제조 방법을 제공하는 데 있다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 일 실시예에 의한 발광 소자 패키지 제조 방법은 반도체 적층체를 포함하는 발광 소자 칩이 복수개 형성되고, 상기 복수의 발광 소자 칩들을 덮는 투광성 물질층이 형성된 지지체를 준비하는 단계; 상기 지지체 상에 형성된 발광 소자 칩들 및 투광성 물질층을 절단 스테이지 상에 탑재하는 단계; 및 상기 절단 스테이지 상에서 상기 복수의 발광 소자 칩들 사이의 상기 투광성 물질층, 상기 반도체 적층체 및 지지체를 패턴 블레이드를 갖는 절단 장치로 절단하여 개별 발광 소자 패키지로 개별화하는 단계를 포함한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 지지체는 수지 기판일 수 있다. 상기 수지 기판은 실리콘 수지, 에폭시 수지 또는 그 혼합 수지일 수 있다. 본 발명의 기술적 사상의 일 실시예에 있어서, 상기 투광성 물질층은 파장 변환층 및 렌즈층중 어느 하나의 층일 수 있다. 본 발명의 기술적 사상의 일 실시예에 있어서, 상기 개별 발광 소자 패키지는 칩 스케일 패키지(Chip Scale Package)일 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 패턴 블레이드는 상기 지지체의 상면에서 가로 방향 및 세로 방향중 어느 하나의 방향으로 패턴화되어 있는 복수개의 블레이드들을 포함할 수 있다. 상기 패턴 블레이드는 상기 지지체의 상면에서 가로 방향 및 세로 방향중 어느 하나의 방향으로 복수개 형성된 라인 블레이드들을 포함할 수 있다. 상기 패턴 블레이드는 상기 지지체의 상면에서 가로 방향 및 세로 방향중 어느 하나의 방향으로 패턴화된 격자 블레이드들을 포함할 수 있다. 상기 패턴 블레이드는 상기 지지체의 상면에서 가로 방향 및 세로 방향중 어느 하나의 방향으로 패턴화된 링 블레이드들을 포함할 수 있다. 상기 패턴 블레이드를 구성하는 개개의 블레이드의 단면 모양은 삼각형 모양, 사각형 모양 또는 타원형 모양일 수 있다.
본 발명의 기술적 사상의 일 실시예에 의한 발광 소자 패키지 제조 방법은 복수의 발광 소자 칩을 덮는 투광성 물질층이 형성된 지지체를 준비하는 단계; 상기 지지체 상에 형성된 발광 소자 칩들 및 투광성 물질층을 절단 스테이지 상에 탑재하는 단계; 및 상기 절단 스테이지 상에서 상기 복수의 발광 소자 칩들 사이의 상기 투광성 물질층 및 지지체를 패턴 블레이드를 갖는 절단 장치로 절단하여 개별 발광 소자 패키지로 개별화하는 단계를 포함한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 지지체는 회로 패턴이 형성된 수지 기판일 수 있다. 본 발명의 기술적 사상의 일 실시예에 있어서, 상기 복수의 발광 소자 칩을 덮는 투광성 물질층이 형성된 지지체를 준비하는 단계는, 상기 복수의 발광 소자 칩을 준비하는 단계와, 상기 지지체 상에 상기 발광 소자 칩을 덮는 투광성 물질층을 형성하는 단계를 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 지지체의 하면에 접착 테이프를 부착하는 단계를 포함하고, 상기 절단 스테이지 상에는 상기 접착 테이프가 부착된 지지체가 탑재될 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 패턴 블레이드는 상기 지지체의 상면에서 가로 방향 및 세로 방향중 어느 하나의 방향으로 패턴화된 라인 블레이드들 또는 격자 블레이드들을 포함하고, 상기 라인 블레이드들 및 격자 블레이드들은 상기 지지체의 상면과 수직한 방향으로 힘을 가하여 상기 투광성 물질층 및 지지체를 절단할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 패턴 블레이드는 상기 지지체의 상면에서 가로 방향 및 세로 방향중 어느 하나의 방향으로 패턴화된 링 블레이드들을 포함하고, 상기 링 블레이드들은 상기 지지체의 상면에 수평 및 수직한 방향으로 힘을 가하여 상기 투광성 물질층 및 지지체를 절단할 수 있다.
본 발명의 기술적 사상의 일 실시예에 의한 발광 소자 패키지 제조 방법은 복수의 발광 소자 칩들을 덮는 형광체층이 형성된 웨이퍼를 준비하는 단계; 상기 웨이퍼 상에 형성된 발광 소자 칩들 및 형광체층을 절단 스테이지 상에 탑재하는 단계; 상기 절단 스테이지 상에서 상기 복수의 발광 소자 칩들 사이의 상기 형광체층을 패턴 블레이드를 갖는 절단 장치로 절단하여 개별 발광 소자 칩들 별로 분리하는 단계; 및 상기 절단 스테이지 상에서 상기 발광 소자 칩들 사이의 상기 웨이퍼를 절삭하여 개별 발광 소자 칩으로 개별화하는 단계를 포함한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 개별 발광 소자 칩으로 개별화하는 단계 후에 상기 개별 발광 소자 칩을 패키징하는 단계를 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 패턴 블레이드는 라인 블레이드들, 격자 블레이드들 및 링 블레이드들중 어느 하나를 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 절단 스테이지 상에서 상기 발광 소자 칩들 사이의 상기 웨이퍼를 절삭하는 단계는 소잉 블레이드 휠로 수행할 수 있다.
본 발명의 일 실시예의 기술적 사상에 의한 발광 소자 패키지 제조 방법은 발광 소자 칩들 사이의 투광성 물질층 및 지지체를 패턴 블레이드를 갖는 절단 장치로 절단하여 개별 발광 소자 패키지를 얻는 개별화 공정(분리 공정)을 포함할 수 있다. 이에 따라, 본 발명의 일 실시예의 기술적 사상에 의한 발광 소자 패키지 제조 방법은 절단 라인의 폭을 작게 가져가 생산 단가를 낮출 수 있고, 절단 시간을 줄여 생산성을 향상시킬 수 있다.
본 발명의 기술적 사상에 의한 발광 소자 패키지 제조 방법은 발광 소자 칩들 사이의 형광체층을 패턴 블레이드를 갖는 절단 장치로 절단하여 발광 소자 칩들 별로 형광체층을 분리할 수 있다. 이에 따라, 본 발명의 일 실시예의 기술적 사상에 의한 발광 소자 패키지 제조 방법은 형광체층의 색변화를 줄일 수 있고, 절단 시간을 줄이지 않아도 되므로 생산성을 향상시킬 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 제조 방법을 설명하기 위한 흐름도이다.
도 2 내지 도 10은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 제조 방법을 설명하기 위한 단면도이다.
도 11은 도 2a 및 도 2b에 도시된 반도체 적층체가 형성된 웨이퍼를 개략적으로 도시한 평면도이다.
도 12는 본 발명의 발광 소자 패키지 제조방법에 의해 제조될 수 있는 반도체 발광소자 패키지의 일 실시예를 나타내는 단면도이다.
도 13a 내지 13c는 본 발명의 기술적 사상의 발광 소자 패키지 제조 방법에 이용되는 절단 스테이지 및 절단 장치를 설명하기 위한 도면들이다.
도 14a는 본 발명의 기술적 사상의 발광 소자 패키지 제조 방법에 이용되는 절단 장치의 패턴 블레이드의 하부 평면도이다.
도 14b는 본 발명의 기술적 사상의 발광 소자 패키지 제조 방법에 이용되는 절단 장치의 개개의 블레이드 모양을 도시한 단면도이다.
도 15는 본 발명의 기술적 사상의 발광 소자 패키지 제조 방법에 이용되는 절단 방법을 설명하기 위한 단면도이다.
도 16 내지 도 19는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 제조 방법을 설명하기 위한 단면도이다.
도 20은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 제조 방법을 설명하기 위한 흐름도이다.
도 21 내지 도 23은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 제조 방법을 설명하기 위한 도면들이다.
도 24 내지 도 26은 도 21 내지 도 23의 발광 소자 패키지 제조 방법에 의해 제조될 수 있는 다양한 구조의 발광 소자 패키지의 단면도들이다.
도 27은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 제조 방법을 설명하기 위한 흐름도이다.
도 28 내지 도 31은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 제조 방법을 설명하기 위한 도면들이다.
도 32는 본 발명의 기술적 사상에 의해 제조된 발광 소자 패키지를 포함하는 백라이트 어셈블리의 일 예를 나타내는 분리 사시도이다.
도 33은 본 발명의 기술적 사상을 이용하여 제조된 발광 소자 패키지가 배열된 발광 소자 어레이부 및 발광 모듈을 포함하는 평판 조명 장치를 간략하게 나타내는 도면이다.
도 34는 본 발명의 기술적 사상을 이용하여 제조된 발광 소자 패키지가 배열된 발광 소자 어레이부 및 발광 소자 모듈을 포함하는 조명 장치로서 벌브형 램프를 간략하게 나타내는 도면이다.
도 35는 본 발명의 기술적 사상을 이용하여 제조된 발광 소자 패키지에 이용될 수 있는 완전 복사체 스펙트럼을 나타내는 CIE 색도도이다.
도 36은 본 발명의 기술적 사상을 이용하여 제조된 발광 소자 패키지의 예를 나타내는 도면이다.
도 37은 본 발명의 기술적 사상을 이용하여 제조된 발광 소자 패키지가 배열된 발광 소자 어레이부 및 발광 소자 모듈을 포함하는 램프를 홈-네트워크에 적용한 예를 나타내는 도면이다.
도 38은 본 발명의 기술적 사상을 이용하여 제조된 발광 소자 패키지가 배열된 발광 소자 어레이부 및 발광 소자 모듈을 포함하는 발광 장치의 분해 사시도이다.
도 39는 본 발명의 기술적 사상에 따른 발광 소자 패키지를 적용한 네트워크 시스템의 일 실시예를 나타낸 개략도이다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 막, 영역 또는 웨이퍼(기판) 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상술한 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상술한 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 구성 요소가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 이하 실시예들은 하나 또는 복수개를 조합하여 구성할 수도 있다.
이하에서 설명하는 발광 소자 패키지 제조 방법은 다양한 제조 단계를 가질 수 있고 여기서는 필요한 제조 단계만을 예시적으로 제시하며, 본 발명 내용이 이에 한정되는 것은 아님을 밝혀둔다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 제조 방법을 설명하기 위한 흐름도이고, 도 2 내지 도 10은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 제조 방법을 설명하기 위한 단면도이고, 도 11은 도 2a 및 도 2b에 도시된 반도체 적층체가 형성된 웨이퍼를 개략적으로 도시한 평면도이다.
먼저, 도 2 내지 도 11을 이용하여 발광 소자 패키지 제조 방법의 일 실시예를 설명한다. 도 2 내지 도 11은 칩 스케일 패키지(Chip Scale Package)의 일예를 설명한 것이나, 본 발명의 사상이 이에 한정되는 것은 아니다. 발광 소자 패키지 제조 방법은 반도체 적층체(110)가 형성된 웨이퍼(101)를 마련하는 단계로부터 시작될 수 있다. 도 2a 및 도 2b는 반도체 적층체(110)가 형성된 웨이퍼(101)를 예시적으로 도시한 것이며, 본 발명이 이에 한정되는 것은 아니다.
도 2a를 참조하면, 반도체 적층체(110)는 발광 소자 칩(100A)을 위하여 웨이퍼(101) 상에 형성된 에피택셜층일 수 있다. 반도체 적층체(110)는 제1 반도체층(112), 활성층(114) 및 제2 반도체층(116)을 포함할 수 있다. 도 11에 도시된 바와 같이, 웨이퍼(101)에 발광 소자 칩(100A, 100A-1)을 위한 반도체 적층체(110)가 형성될 수 있다.
웨이퍼(101)는 필요에 따라 절연성, 도전성 또는 반도체 기판이 사용될 수 있다. 예를 들어, 웨이퍼(101)는 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN, SiAl일 수 있다. 반도체 적층체(110)는 3족 질화물 반도체일 수 있으며, 예를 들어, 제1 및 제2 반도체층(112,116)은 AlxInyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 질화물층일 수 있다. 물론, 이에 한정되지 않으며, AlGaInP 계열 반도체나 AlGaAs계열 반도체와 같은 물질이 사용될 수도 있다.
제1 및 제2 반도체층(112,116)은 각각 n형 및 p형 불순물이 도핑된 반도체로 이루어질 수 있다. n형 불순물은 Si일 수 있고, p형 불순물은 Mg일 수 있다. 제1 및 제2 반도체층(112,116)은 반대로 각각 p형 및 n형 반도체층이 될 수도 있다. 제1 및 제2 반도체층(112,116) 사이에 배치된 활성층(114)은 양자 우물층과 양자 장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있다. 활성층(114)은 단일 양자우물(SQW) 구조일 수도 있다. 제1 및 제2 반도체층(112,116)에는 각각 접속된 제1 및 제2 전극(122,124)이 위치할 수 있다. 제1 및 제2 전극(122,124)은 개별 발광 소자 칩들(100A) 각각에 제공될 수 있다.
본 실시예에서 제1 전극(122)은 제1 반도체층(112)에 연결되는 비아(V)를 이용하여 형성되는 형태로 예시되어 있다. 비아(V) 내부와 반도체 적층체(110)의 표면 일부에는 절연막(121)이 형성되어 제1 전극(122)이 활성층(114)과 제2 반도체층(116)과의 원하지 않는 접속을 방지할 수 있다. 이와 같이, 본 실시예에서는 제1 및 제2 전극(122,124)은 각각 1개로 동일한 면에 형성된 형태로 예시되어 있으나, 발광 소자 칩(100A) 구조에 따라 한 극성의 전극만이 한 면에 제공되거나, 또는 적어도 한 극성의 전극이 2개의 이상의 전극으로 제공될 수도 있다.
비아(V)에 의해 제1 반도체층(112)의 컨택 영역(C)이 노출되며, 제1 전극(122)의 일부 영역은 비아(V)을 통해 컨택 영역(C)에 접하도록 형성될 수 있다. 이로써, 제1 전극(122)은 제1 반도체층(112)에 접속될 수 있다.
비아(V)는 접촉 저항이 낮아지도록 개수, 형상, 피치, 제1 반도체층(112)과의 접촉 직경(또는 접촉 면적) 등이 적절히 조절될 수 있으며, 행과 열을 따라 다양한 형태로 배열됨으로써 전류 흐름이 개선될 수 있다. 컨택 영역(C)의 면적은 반도체 적층체(110)의 평면 면적(P)의 0.1% 내지 20%의 범위가 되도록 비아(V)의 개수 및 접촉 면적이 조절될 수 있다. 예를 들어 0.5% 내지 15%이며, 나아가, 1% 내지 10%일 수 있다. 면적이 0.1%보다 작으면 전류 분산이 균일하지 않아 발광 특성이 떨어지며 또한 20% 이상으로 전극 면적이 증가하면 상대적으로 발광 면적의 감소로 발광 특성 및 휘도가 감소하는 문제가 발생할 수 있다.
제1 반도체층(112)과 접촉하는 영역의 비아(V)의 반경은 예를 들어, 1㎛ 내지 50㎛의 범위일 수 있으며, 비아(V)의 개수는 발광 적층체(110)의 넓이에 따라, 반도체 적층체(110) 영역당 1개 내지 48000개일 수 있다. 비아(V)는 반도체 적층체(110) 영역의 넓이에 따라 다르지만, 예를 들어 2개 내지 45000개이며, 나아가 5개 내지 40000개이며, 더 나아가 10개 내지 35000개일 수 있다. 각 비아(V) 간의 거리는 10㎛ 내지 1000㎛ 범위의 행과 열을 가지는 매트릭스 구조일 수 있으며, 예를 들어 50㎛ 내지 700㎛ 범위일 수 있으며, 나아가 100㎛ 내지 500㎛범위일 수 있고, 더 나아가 150㎛ 내지 400㎛범위 일 수 있다.
각 비아(V) 간의 거리가 10㎛보다 작으면 비아(V)의 개수가 증가하게 되고 상대적으로 발광 면적이 줄어들어 발광 효율이 떨어지며, 거리가 1000㎛보다 커지면 전류 확산이 어려워 발광 효율이 떨어지는 문제점이 있을 수 있다. 비아(V)의 깊이는 제2 반도체층(116) 및 활성층(114)의 두께에 따라 다르게 형성될 수 있고, 예컨대, 0.1㎛ 내지 5.0㎛의 범위일 수 있다. 제1 및 제2 전극(122,124)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 2층 이상의 구조일 수 있다.
도 2b는 본 발명의 다른 예에 의한 발광 소자 칩(100A-1)을 도시한 단면도일수 있다.
구체적으로, 도 2b는 본 발명에 채용될 수 있는 발광 소자 칩(100A-1)을 하나만 편의상 도시한 것이다. 발광 소자 칩(100A-1)는 웨이퍼(101)와, 웨이퍼(101) 상에 순차적으로 배치된 제1 반도체층(112), 활성층(114) 및 제2 반도체층(116)을 포함한다. 앞서 설명한 바와 같이 제1 반도체층(112), 활성층(114) 및 제2 반도체층(116)은 반도체 적층체(110)를 구성한다. 웨이퍼(101)의 구성 물질은 앞서 설명한 바와 같을 수 있다.
웨이퍼(101)과 제1 반도체층(112) 사이에 버퍼층(102)을 배치시킬 수 있다.버퍼층(102)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1)일수 있다. 예를 들어, 버퍼층(102)는 GaN, AlN, AlGaN, InGaN일 수 있다. 필요에 따라, 복수의 층을 조합하거나, 조성을 점진적으로 변화시켜 사용할 수도 있다.
제1 반도체층(112)은 앞서 설명한 바와 같이 n형 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 만족하는 질화물층일 수 있으며, n형 불순물은 Si일 수 있다. 예를 들어, 제1 반도체층(112)은 n형 GaN을 포함할 수 있다.
본 실시예에서, 제1 반도체층(112)는 제1 반도체 컨택층(112a)와 전류확산층(112b)을 포함할 수 있다. 제1 반도체 컨택층(112a)의 불순물 농도는 2 x 1018 ㎝-3 내지 9 X 1019 ㎝-3 범위일 수 있다. 제1 반도체 컨택층(112a)의 두께는 1㎛ 내지 5㎛일 수 있다. 전류 확산층(112b)은 서로 다른 조성을 갖거나, 서로 다른 불순물 함량을 갖는 복수의 InxAlyGa1 -x- yN (0≤x, y≤1, 0≤x+y≤1)층이 반복해서 적층되는 구조일 수 있다. 예를 들어, 전류 확산층(112b)은 1nm 내지 500nm의 두께를 갖는 n형 GaN층 및/또는 AlxInyGazN (0≤x,y,z≤1, x=y=z=0 제외)으로 이루어진 조성이 다른 2이상의 층이 반복되어 적층된 n형 초격자층일 수 있다. 전류 확산층(112b)의 불순물 농도는 2 X 1018 ㎝-3 내지 9 X 1019 ㎝-3 일 수 있다. 필요에 따라, 전류확산층(112b)은 절연 물질층이 추가적으로 도입될 수 있다.
제2 반도체층(116)은 앞서 설명한 바와 같이 p형 AlxInyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 만족하는 질화물층일 수 있으며, p형 불순물은 Mg일 수 있다. 예를 들어, 제2 반도체층(116)은 단층 구조로 구현될 수도 있으나, 본 예와 같이, 서로 다른 조성을 갖는 다층 구조를 가질 수 있다.
제2 반도체층(116)은 전자 차단층(EBL)(116a)과 저농도 p형 GaN층(116b)과 컨택층으로 제공되는 고농도 p형 GaN층(116c)을 포함할 수 있다. 예를 들어, 전자 차단층(116a)은 5nm ~ 100nm사이인 복수의 서로 다른 조성의 InxAlyGa1-x-yN이 적층된 구조이거나, AlyGa1-yN으로 구성된 단일층일 수 있다. 상기 전자 차단층(116a)의 에너지 밴드갭(Eg)는 활성층(114)으로부터 멀어질수록 감소할 수 있다. 예를 들어, 전자 차단층(116a)의 Al 조성은 활성층(114)으로부터 멀어질수록 감소할 수 있다.
활성층(114)은 앞서 설명한 바와 같이 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, 양자우물층과 양자장벽층은 서로 다른 조성을 갖는 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)일 수 있다. 특정 예에서, 양자우물층은 InxGa1-xN(0<x≤1)이며, 양자장벽층은 GaN 또는 AlGaN일 수 있다. 양자우물층과 양자장벽층의 두께는 각각 1nm ~ 50nm 범위일 수 있다. 활성층(114)은 다중양자우물구조에 한정되지 않고, 단일양자우물 구조일 수 있다.
발광 소자 칩(100A-1)은, 제1 반도체층(112)에 배치된 제1 전극(122a)과, 제2 반도체층(116) 상에 순차적으로 배치된 오믹 컨택층(118)과 제2 전극(124a)을 포함할 수 있다. 제1 전극(122a)은 이에 한정되지 않지만, Ag, Ni, Al, Cr, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 2층 이상의 구조로 채용될 수 있다. 제1 전극(122a) 상에 패드 전극층을 더 포함할 수 있다. 패드 전극층은 Au, Ni, Sn 등의 물질 중 적어도 하나를 포함하는 층일 수 있다.
오믹 컨택층(118)은 칩 구조에 따라 다양하게 구현될 수 있다. 예를 들어 플립칩 구조인 경우에, 상기 오믹 컨택층(118)은 Ag, Au, Al등과 같은 금속, ITO, ZIO, GIO등과 같은 투명 도전성 산화물을 포함할 수 있다. 이와 반대로 배치되는 구조인 경우에, 상기 오믹컨택층(118)은 투광성 전극으로 이루어질 수 있다. 투광성 전극은 투명 전도성 산화물층 또는 질화물층 중 어느 하나일 수 있다. 예를 들어, ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 및 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 상기 오믹컨택층(118)은 그래핀(graphene)을 포함할 수도 있다. 상기 제2 전극(119b)은 Al, Au, Cr, Ni, Ti, Sn 중 적어도 하나를 포함할 수 있다.
이하에서는 편의상 도 2a를 참조하여 반도체 발광 소자 패키지 제조 방법을 설명한다.
도 3을 참조하면, 반도체 적층체(110)중 상기 제1 및 제2 전극(122,124)이 배치된 면에 지지체(130)를 형성한다. 지지체(130)는 반도체 적층체(110)를 지지하는 기판일 수 있다. 지지체(130)는 고반사성 분말(R)을 함유한 수지일 수 있다.
고반사성 분말(R)은 고반사성을 가진 금속분말 또는 세라믹 분말이 사용될 수 있다. 고반사성 세라믹 분말(R)로서는, TiO2, Al2O3, Nb2O5, Al2O3 및 ZnO로부터 선택된 적어도 하나일 수 있다. 고반사성 금속분말(R)은 Al 및 Ag로부터 선택된 적어도 하나일 수 있다. 고반사성 금속분말(R)은, 지지체(130)가 절연물로서 유지된 범위에서 적절히 함유되어 지지체(130)의 반사율을 높일 수 있다.
지지체(130)는 경화성 수지 또는 반경화성 수지일 수 있다. 경화성 수지는 경화 전에 유동성을 가지면서, 열 또는 자외선과 같은 에너지가 인가되면 경화될 수 있는 수지일 수 있다. 경화성 수지는 다양한 도포 공정, 예를 들어, 스핀코팅(spin-coating), 스크린 또는 잉크젯 프린팅(printing), 디스펜싱(dispensing)과 같은 액상 수지를 도포한 후 경화시켜 형성할 수지일 수 있다.
반경화성 수지는 반경화된 수지체를 전극이 형성된 면에 접합시키는 방식으로 구현될 수 있다. 반경화(semi-curing)이란 용어는, 완전 경화되지 않은 상태이지만 취급성 또는 가공성을 갖는 정도로 경화가 진행된 상태를 의미할 수 있다. 반경화된 수지체는 적절한 온도에서 압착시킴으로써 반도체 적층체의 표면과 접합된 형태로 제공될 수 있다.
지지체(130)는 외부 회로와 연결하는 연결 전극을 용이하게 형성하기 위해서 전기적 절연성을 가질 수 있다. 지지체(130)는 실리콘 수지(silicone resin), 에폭시 수지(expoxy resin) 또는 그 혼합 수지일 수 있다.
도 4 및 도 5를 참조하면, 지지체(130)에 외부 회로와 연결하기 위한 연결 전극(132,134)을 형성하는 공정을 수행한다. 도 4에 도시된 바와 같이, 제1 및 제2 전극(122,124)이 노출되도록 지지체(130)에 관통홀(H)을 형성할 수 있다. 관통홀(H)은 반응성 이온 에칭(RIE, reactive ion etching)과 같은 식각공정이나, 레이저 및 기계 드릴 가공을 이용하여 형성될 수 있다. 관통홀(H)은 연결 전극이 형성될 영역에 형성되어, 제1 및 제2 전극(122,124)을 노출시킬 수 있다.
도 5에 도시된 바와 같이, 관통홀(H)에 노출된 전극부분에 각각 접속되도록 지지체(130)에 제1 및 제2 연결 전극(132,134)을 형성할 수 있다. 제1 및 제2 연결 전극(132,134)은 상기 지지체(130)의 하면에서 외부 회로와 연결될 수 있도록 제1 및 제2 전극(122,124)의 노출영역으로부터 관통홀(H)을 따라 지지체(130)의 하면의 일부 영역까지 연장되도록 형성될 수 있다. 제1 및 제2 연결 전극(132,134)은 Ni 또는 Cr과 같은 시드층을 형성하고, 도금 공정을 이용하여 Au와 같은 전극 물질로 형성할 수 있다.
상기 도 3 내지 도 5에서는 지지체(130)를 먼저 형성하고 관통홀(H)을 통해 연결 전극(132, 134)을 형성하는 예를 설명하였으나, 상기 순서를 바꾸어 제1 및 제2 전극(122, 124) 및/또는 범퍼 연장 전극(연결 전극)을 지지체의 두께 정도로 미리 형성한 후, 실리콘, 에폭시, 또는 폴리머계의 수지 지지체를 형성하고 그라인딩, 컷팅, 에칭 등의 방법으로 상기 연장 전극이 노출되도록 형성 할 수도 있다.
도 6을 참조하면, 성장 기판으로 사용된 웨이퍼(101)를 반도체 적층체(110)로부터 분리시킬 수 있다. 이러한 공정은 레이저 리프트 오프 공정을 이용하여 구현될 수 있으나, 이에 한정되지 않으며 기계적 또는 화학적 식각에 의해 웨이퍼(101)가 제거될 수도 있다. 또한 아래 실시 예에서는 웨이퍼(101) 제거 공정을 위주로 설명하고 있으나 웨이퍼(101) 제거 공정을 생략할 수도 있다.
본 실시예에서, 지지체(130)를 형성한 후에, 그리고 연결 전극(132,134)을 형성한 후에 반도체 적층체(110)로부터 웨이퍼(101)를 제거하는 예로 설명하였으나, 이와 달리, 웨이퍼(101)의 제거 공정은 지지체(130)를 형성한 후에 임의의 단계에서 수행될 수 있다. 예를 들어, 웨이퍼(101)의 제거 공정은 연결 전극(132,134)을 형성하기 전 또는 연결 전극(132,134)을 위한 관통홀(H)을 형성하기 전에 수행될 수도 있다.
도 7 및 도 8을 참조하면, 도 7은 반도체 적층체(110)에서 웨이퍼(101)가 제거된 것을 보여주고 있다. 도 8에 도시한 바와 같이 반도체 적층체(110)에서 웨이퍼(101)가 제거된 면에 투광성 물질층으로써 파장 변환층(140)을 형성할 수 있다. 파장 변환층(140)은 형광체층일 수 있다. 파장 변환층(140)은 양자점과 같은 파장 변환 물질(P)을 함유한 수지층으로 이루어질 수 있다. 파장 변환층(140)은 활성층(114)으로부터 방출된 빛에 의해 여기되어 적어도 일부의 광을 다른 파장의 빛을 변환시킬 수 있다. 파장 변환 물질(P)은 서로 다른 파장의 광을 제공하는 2종 이상의 물질일 수 있다. 이러한 파장 변환층(140)으로부터 변환된 광과 활성층(114)으로부터 생성된 광을 결합하여 백색광을 출력시킬 수 있다. 본 실시예에서 웨이퍼(101)를 제거하지 않고 웨이퍼(101)의 표면 상에 파장 변환층(140)을 형성할 수도 있다.
도 9 및 도 10을 참조하면, 파장 변환층(140) 상에 투광성 물질층으로 렌즈층(150)을 형성할 수 있다. 본 실시예에서, 렌즈층(150)은 광학 부재로서 볼록 렌즈를 예시하였으나, 지향각을 변화시킬 수 있는 다양한 구조가 채용될 수도 있다. 필요에 따라, 파장 변환층(140)을 형성하지 않고, 반도체 적층체(110)에서 웨이퍼(101)가 제거된 면에 직접 렌즈층(150)을 형성할 수도 있다.
계속하여, 지지체(130) 상에 형성된 발광 소자 칩들(100A), 렌즈층(150) 및 파장 변환층(140)을 도 13a 내지 도 13c에 도시한 바와 같이 절단 스테이지(202) 상에 탑재한다. 앞서 설명한 바와 같이 파장 변환층(140) 및 렌즈층(150)은 투광성 물질층을 구성할 수 있다.
절단 스테이지(도 13a 내지 도 13c의 202) 상에서 복수의 발광 소자 칩들(100A) 사이의 렌즈층(150), 파장 변환층(140), 반도체 적층체(110) 및 지지체 (130)를 절단하여 개별화(singulation, 분리) 함으로써 개별 발광 소자 패키지(100B)를 얻는다. 상술한 개별화(분리) 공정은 도 13a 내지 도 13c에 도시한 바와 같이 렌즈층(150), 파장 변환층(140), 반도체 적층체(110) 및 지지체(130)를 패턴 블레이드(208-1, 208-2)를 갖는 절단 장치(200a, 200b)로 절단한다. 이하에서는 패턴 블레이드(208-1, 208-2) 및 절단 장치(200a, 200b)를 통칭할 경우 참조번호는 편의상 각각 208 및 200으로 표시한다.
상술한 개별화 공정은 일반적인 소잉 블레이드 휠(sawing blade wheel)을 이용한 절삭 공정(sawing process)이 아니라 패턴 블레이드(208)를 이용하는 절단 공정(cutting process)을 이용할 수 있다. 절단 공정의 장점에 대하여는 후술한다.
앞서 설명한 바와 같이 발광 소자 패키지 제조 방법은 도 1과 같은 흐름도로 구분하여 설명될 수 있다. 발광 소자 패키지 제조 방법은 반도체 적층체(110)들 갖는 발광 소자 칩들(100A) 및 발광 소자 칩들(100A)을 덮는 투광성 물질층(140, 150)이 형성된 지지체(130)를 준비하는 단계를 포함할 수 있다(스텝 S100).
이어서, 지지체(130) 상에 형성된 발광 소자 칩들(100A) 및 투광성 물질층(140, 150)을 절단 스테이지(도 13a 내지 도 13c의 202) 상에 탑재한다(스텝 S120).
계속하여, 절단 스테이지(도 13a 내지 도 13c의 202) 상에서 상기 복수의 발광 소자 칩들(100A) 사이의 투광성 물질층(140, 150), 반도체 적층체(110) 및 지지체 (130)를 패턴 블레이드(208)를 갖는 절단 장치(200)로 절단하여 개개 발광 소자 패키지(100B)로 개별화(분리)할 수 있다(스텝 S140).
도 12는 본 발명의 발광 소자 패키지 제조방법에 의해 제조될 수 있는 반도체 발광소자 패키지의 일 실시예를 나타내는 단면도이다.
구체적으로, 본 발광 소자 패키지 제조방법에 의해 얻어지는 반도체 발광소자 패키지는 다양한 구조를 가질 수 있다. 예를 들어, 반도체 발광소자 패키지(100C)는 도 10에서 얻어진 반도체 발광소자 패키지(100B)와 유사한 구조를 가지만, 추가적으로 파장 변환층(140)이 형성된 반도체 적층체(110)의 표면에 요철(S)이 제공된다.
이러한 요철(S)은 반도체 적층체(110)로부터 광을 효과적으로 추출시켜 광효율을 개선시킬 수 있다. 이러한 요철(S)은 웨이퍼(101)를 제거한 후에 또는 웨이퍼(101)를 제거하는 과정에서 반도체 적층체(110)의 표면에 식각 처리하여 얻어질 수 있다. 웨이퍼(101)를 제거하지 않는 구조에서는 웨이퍼(101)의 표면에 동일하게 요철(S) 및 파장 변환층(140) 및/또는 렌즈층(150)이 적층될 수 있다.
도 13a 내지 13c는 본 발명의 기술적 사상의 발광 소자 패키지 제조 방법에 이용되는 절단 스테이지 및 절단 장치를 설명하기 위한 도면들이다.
구체적으로, 도 13a 내지 도 13c는 앞서 도 2 내지 도 9에서 설명된 바와 같이 발광 소자 칩들(100A), 렌즈층(150) 및 파장 변환층(140)을 포함하는 지지체(130)를 절단 스테이지(202)에 탑재한 것을 도시한 것이다. 도 13a 내지 도 13c에서 편의상 앞서 도 2 내지 도 9에서 설명된 발광 소자 칩들(100A), 렌즈층(150) 및 파장 변환층(140)은 도시되지 않는다. 필요에 따라서 지지체(130)의 하면에는 접착 테이프(204)가 부착되어 있을 수 있다.
접착 테이프(204)는 자외선 테이프(ultraviolet tape: UV tape), 열경화성 테이프(thermosetting tape) 등을 이용할 수 있다. 접착 테이프(204)는 50㎛ 내지 200 ㎛ 두께일 수 있다. 접착 테이프(204)는 다이싱 테이프로도 칭할 수 있다.
그리고, 도 13a 내지 도 13c는 절단 스테이지(202) 상에 탑재된 지지체(130)를 패턴 블레이드(208-1, 208-2, 208-3)를 갖는 절단 장치(200a, 200b, 200c)로 절단하는 과정을 도시한 것이다. 절단 장치(200a, 200b, 200c)는 패턴 블레이드(208-1, 208-2, 208-3) 및 패턴 블레이드(208-1, 208-2, 208-3)를 구동하는 구동 장치(210)를 포함할 수 있다.
구동 장치(210)를 이용하여 패턴 블레이드(208-1, 208-2, 208-3)를 지지체(130)의 상면에서 가로 방향(X 방향) 및 세로 방향(Y 방향)으로 이동하면서 지지체(130)를 기계적으로 절단할 수 있다. 패턴 블레이드(208-1, 208-2, 208-3)는 지지체(130)의 상면에서 가로 방향 및 세로 방향중 어느 하나의 방향으로 패턴화되어 있는 복수개의 블레이드들(208-1u, 208-2u, 208-3u)을 포함할 수 있다.
패턴 블레이드(208-1)는 도 13a에 도시한 바와 같이 지지체(130) 상면에서 가로 방향(X 방향) 또는 세로 방향(Y 방향)으로 복수개 형성된 라인 블레이드들(208-1u)일 수 있다. 편의상 도 13a의 패턴 블레이드(208-1)는 세로 방향으로 형성된 라인 블레이드들(208-1u)만을 도시한 것이다. 라인 블레이드들(208-1u)은 상기 지지체(130)의 상면과 수직한 방향으로 힘을 가하여 지지체(130)를 한번에 절단할 수 있다.
패턴 블레이드(208-2)는 도 13b에 도시한 바와 같이 지지체(130) 상면에서 가로 방향(X 방향) 및 세로 방향(Y 방향)으로 패턴화된 격자 블레이드들(208-2u)일 수 있다. 격자 블레이드들(208-2u)은 상기 지지체(130)의 상면과 수직한 방향으로 힘을 가하여 지지체(130)를 한번에 절단할 수 있다.
패턴 블레이드(208-3)는 도 13c에 도시한 바와 같이 지지체(130) 상면에서 가로 방향(X 방향) 또는 세로 방향(Y 방향)으로 복수개 형성된 링 블레이드들(208-3u)일 수 있다. 편의상 도 13c의 패턴 블레이드(208-3)는 세로 방향으로 형성된 링 블레이드들(208-3u)만을 도시한 것이다. 링 블레이드들(208-3u)은 상기 지지체(130)의 상면과 수평 및 수직한 방향, 즉 회전 방향으로 힘을 가하여 지지체(130)를 한번에 절단할 수 있다
이와 같이 패턴 블레이드(208-1, 208-2, 208-3)를 이용할 경우, 한번에 지지체(130)를 절단하여 복수개의 발광 다이오드 패키지들을 얻을 수 있기 때문에 생산성을 향상시킬 수 있다.
도 14a는 본 발명의 기술적 사상의 발광 소자 패키지 제조 방법에 이용되는 절단 장치의 패턴 블레이드의 하부 평면도이고, 도 14b는 본 발명의 기술적 사상의 발광 소자 패키지 제조 방법에 이용되는 절단 장치의 개개의 블레이드 모양을 도시한 단면도이다.
구체적으로, 도 14a의 (a)는 도 13a 및 도 13c에 해당하는 패턴 블레이드(208-1, 208-3)일 수 있다. 즉, 패턴 블레이드(208-1, 208-3)는 가로 방향(X 방향) 또는 세로 방향(Y 방향)으로 복수개 형성된 라인 블레이드들(208-1u) 및 링 블레이드들(208-3u)을 포함한다. 도 14a의 (b)는 도 13b에 해당하는 패턴 블레이드(208-2)일 수 있다. 즉, 패턴 블레이드(208-2)는 지지체(130) 상면에서 가로 방향(X 방향) 및 세로 방향(Y 방향)으로 패턴화된 격자 블레이드들(208-2u)을 포함한다.
패턴 블레이드들(208-1, 208-2, 208-3)의 각 블레이드(208-1u, 208-2u, 208-3u) 사이의 간격(s1, s2, s3) 은 X 또는 Y 방향으로 100um ~ 5000um 정도 일수 있으며, 좋게는 200um ~ 3000um일 수 있다. 패턴 블레이드들(208-1, 208-2, 208-3)의 크기(d1, d2, d3, d4)는 블레이드(208-1u, 208-2u, 208-3u)의 개수에 따라 달라질 수 있다. 2개 이상의 블레이드(208-1u, 208-2u, 208-3u)를 가진 패턴 블레이드들(208-1, 208-2, 208-3)의 경우 가로 방향 및/또는 세로 방향의 크기(d1, d2, d3, d4) 가 120um이상 일 수 있다.
그리고, 도 14b의 (a) 내지 (f)에 도시한 바와 같이 패턴 블레이드(208-1, 208-2, 208-3)를 구성하는 개개의 블레이드(208-1u, 208-2u, 208-3u)의 단면 모양은 삼각형 모양, 사각형 모양 또는 타원형 모양일 수 있다. 이외에도 패턴 블레이드(208-1, 208-2, 208-3)의 단면 모양은 다양할 수 있다. 도 14b의 점선 아래 부분은 지지체(130)와 접촉하는 부분일 수 있다.
도 15는 본 발명의 기술적 사상의 발광 소자 패키지 제조 방법에 이용되는 절단 방법을 설명하기 위한 단면도이다.
구체적으로, 도 15의 좌측 도면은 회전하는 소잉 블레이드 휠(sawing blade wheel, 214)로 접착 테이프(204) 상의 지지체(130)를 절삭하여 개별화하는 것을 도시한 것이다. 도 15의 우측 도면은 패턴 블레이드(208)로 접착 테이프(204) 상의 지지체(130)를 절삭이 아닌 절단을 통하여 개별화하는 것을 도시한 것이다.
소잉 블레이드 휠(214)로 지지체(130)를 절삭할 경우 지지체(130)에는 회전력(235)이 가해질 수 있다. 패턴 블레이드(208)로 지지체(130)를 절단할 경우 지지체(130)의 상면과 수직한 수직 힘(237), 및 지지체(130)의 상면과 수평한 수평힘(239)이 가해질 수 있다. 소잉 블레이드 휠(214)을 이용할 경우 회전력(235)과 아울러 진동이 지지체(130)에 가해지기 때문에 절삭폭이 W2, 예컨대 100 ㎛ 이상이고, 패턴 블레이드(208)를 이용하는 경우 수직 힘(237) 또는 수평 힘(239)만 가해지지 때문에 절단폭이 W2보다 작은 W1, 예컨대 100㎛ 이하, 바람직하게는 50㎛ 이하일 수 있다. 아울러서, 패턴 블레이드(208)를 이용하는 경우가 소잉 블레이드 휠(214)을 이용하는 경우보다 절단 시간을 1/4이상 줄일 수 있다.
도 16 내지 도 19는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 제조 방법을 설명하기 위한 단면도이다.
구체적으로, 도 16 내지 도 19는 앞서 도 2 내지 도 11에 도시한 반도체 발광 소자 패키지 제조 방법과 유사하지만, 반도체 적층체(310)가 메사 에칭된 구조(M)를 갖는 반도체 발광소자 패키지에 대한 제조 방법을 설명하기 위한 것이다.
도 16을 참조하면, 반도체 적층체(310)가 형성된 웨이퍼(301)를 마련하는 단계로부터 시작될 수 있다. 반도체 적층체(310)는 복수의 발광 소자 칩(300A)을 위하여 웨이퍼(301) 상에 형성된 에피택셜층일 수 있다. 반도체 적층체(310)는 제1 반도체층(312), 활성층(314) 및 제2 반도체층(316)을 포함할 수 있다. 반도체 적층체(310)는 앞서 도 2의 참조번호 110에 해당할 수 있으므로 자세한 설명은 생략한다.
제1 및 제2 전극(322,324)은 개별 발광소자 영역 각각에 제공될 수 있다. 제1 및 제2 반도체층(312,316)에는 각각 접속된 제1 및 제2 전극(322,324)에 위치할 수 있다. 제1 및 제2 전극(322, 344)은 앞서 도 2의 참조번호 122 및 124에 해당할 수 있으므로 자세한 설명은 생략한다. 제1 반도체층(312), 제2 반도체층(316)과 활성층(314)의 일부 영역을 메사 에칭한 후, 메사 에칭 구조(M) 내에 제1 전극(322)을 형성한다.
도 17을 참조하면, 반도체 적층체(310)중 상기 제1 및 제2 전극(322,324)이 배치된 면에 지지체(330)를 형성한다. 지지체(330)는 지지 기판일 수 있다. 지지체(330)는 고분사성 분말(R)을 함유한 수지일 수 있다. 지지체(330)는 경화성 수지 또는 반경화성 수지일 수 있다. 지지체(330)는 도 3의 참조번호 130에 해당할 수 있으므로 자세한 설명은 생략한다.
지지체(330)는 경화 전에 유동성을 갖거나 반경화된 수지체를 이용하기 때문에 높은 연성을 가진다. 이에 따라, 제1 및 제2 전극이 형성된 면에 효과적으로 접합될 수 있다. 특히, 본 실시형태와 같이 메사 에칭되어 비평탄한 면, 즉 단차가 형성된 면에 경화성 수지 또는 반경화성 수지로 지지체(330)를 형성하기 때문에 메사 영역(M)까지 반도체 적층체(310)와 지지체(330)가 충분한 면적의 접합을 이룰 수 있다.
도 18을 참조하면, 지지체(330)에 외부 회로와 연결하기 위한 연결 전극(332,334)을 형성하는 공정을 수행한다. 제1 및 제2 전극(322,324)이 노출되도록 지지체(330)에 관통홀(H)을 형성한다. 상기 관통홀(H)에 노출된 전극부분에 각각 접속되도록 상기 지지 구조물(330)에 제1 및 제2 연결 전극(332,334)을 형성할 수 있다. 제1 및 제2 연결 전극(332, 334)은 도 5의 참조번호 132 및 134에 해당할 수 있어 자세한 설명은 생략한다. 계속하여, 성장 기판으로 사용된 웨이퍼(301)를 반도체 적층체(310)로부터 분리시킬 수 있다.
전극 형성 공정 및 기판 제거 공정은 앞서 설명한 도 3 내지 도 5에서와 같이 전극 형성 공정의 순서를 바꾸어 제1 및 제2 전극(322, 324) 및/또는 범퍼 연장 전극(연결 전극)을 지지체의 두께 정도로 미리 형성한 후, 실리콘, 에폭시, 또는 폴리머계의 수지 지지체를 형성하고 그라인딩, 컷팅, 에칭 등의 방법으로 상기 범퍼 연장 전극이 노출되도록 형성할 수도 있다. 또한 상기 성장 기판용 웨이퍼(301)를 제거하는 공정은 생략 할 수도 있다. 이 경우 후속 공정은 상기 웨이퍼 표면 상에서 이루어 질 수 있다.
도 19를 참조하면, 반도체 적층체(310)에서 웨이퍼(301)가 제거된 면에 투광성 물질층으로써 파장 변환층(340) 및 렌즈층(350)을 형성한다. 파장 변환층(340) 및 렌즈층(350)은 도 9의 참조번호 140 및 150에 해당될 수 있어 자세한 설명은 생략한다.
이어서, 지지체(330) 상에 형성된 발광 소자 칩들(300A), 렌즈층(350) 및 파장 변환층(340)을 도 13a 내지 도 13c에 도시한 바와 같이 절단 스테이지(202) 상에 탑재한다. 절단 스테이지(도 13a 내지 도 13c의 202) 상에서 복수의 발광 소자 칩들(300A) 사이의 렌즈층(350), 파장 변환층(340), 반도체 적층체(310) 및 지지체(330)를 절단하여 개별화(singulation) 함으로써 개별 발광 소자 패키지(300B)를 얻는다. 개별화 공정은 앞서 설명하였으므로 생략한다.
도 20은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 제조 방법을 설명하기 위한 흐름도이고, 도 21 내지 도 23은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 제조 방법을 설명하기 위한 도면들이다.
구체적으로, 발광 소자 패키지 제조 방법은 발광 소자 칩들(420) 및 발광 소자 칩들(420)을 덮는 투광성 물질층(430, 430a)이 형성된 지지체(410)를 준비하는 단계로부터 시작될 수 있다(스텝 S200). 지지체(410)는 도 3의 참조번호 130에 해당할 수 있으므로 자세한 설명은 생략한다. 즉, 발광 소자 패키지 제조 방법은 복수개의 발광 소자 칩들(420)을 준비하는 단계와, 지지체(410) 상에 복수개의 발광 소자 칩들(420)을 탑재하는 단계와, 지지체(410) 상에 발광 소자 칩(420)을 덮는 투광성 물질층(430)을 형성하는 단계를 포함할 수 있다.
지지체(410)는 수지 기판일 수 있다. 지지체(410)는 실리콘 수지(silicone resin), 에폭시 수지(epoxy resin) 또는 그 혼합 수지일 수 있다. 지지체(410)의 하부에는 회로 패턴(440)이 형성될 수 있다. 투광성 물질층(430)은 평탄화된 물질층일 수 있다. 투광성 물질층(430a)은 점선으로 도시된 바와 같이 렌즈 형태일 수 있다.
발광 소자 칩(420)은 발광 소자 칩(420)을 구성하는 화합물 반도체의 재질에 따라 청색, 녹색, 적색 등을 발광할 수 있다. 예를 들어, 청색 발광 소자 칩은 GaN과 InGaN이 교번되어 형성된 복수의 양자 우물층 구조의 활성층을 가질 수 있으며, 이러한 활성층의 상하부에 AlXGaYNZ의 화합물 반도체로 형성된 P형 클래드층과 N형 클래드층이 형성될 수 있다.
지지체(410) 상에 형성된 발광 소자 칩들(420) 및 투광성 물질층(430, 430a)을 절단 스테이지(도 13a 내지 도 13c의 202) 상에 탑재한다(스텝 S220). 탑재된 형태에 대해서는 앞서 설명하였으므로 생략한다.
절단 스테이지(도 13a 내지 도 13c의 202) 상에서 복수의 발광 소자 칩들(420) 사이의 투광성 물질층(430, 430a), 및 지지체(410)를 패턴 블레이드(208)를 갖는 절단 장치(200)로 절단하여 개별 발광 소자 패키지(400)로 개별화(분리)한다(스텝 S240).
개별화(분리) 공정은 앞서 설명하였지만 도 22 및 도 23을 이용하여 다시 설명한다. 도 22는 단면도이고, 도 23은 사시도이다. 발광소자 패키지(400)를 제조할 때, 도 22 및 도 23에 도시된 바와 같이 복수의 발광 소자 칩(420) 사이에서 투광성 물질층(430) 및 지지체(410)을 상부에서 하부로 패턴 블레이드(208)에 외력을 가하여 절단한다. 도 22에서 참조번호 C는 패턴 블레이드(208)에 가해지는 힘의 중심선을 나타낸다. 도 23은 투광성 물질층(430)을 편의상 도시하지 않으며, 참조번호 412 및 413은 각각 지지체(410)의 배면 및 표면을 나타낸다.
이와 같이 절단 공정은 패턴 블레이드(208)를 갖는 절단 장치를 이용하여 수행할 수 있다. 빠른 절단 속도를 구현하기 위하여, 기계적 절단 방식에 의하여 투광성 물질층(430) 및 지지체(410)를 한번에 절단할 수 있다.
도 24 내지 도 26은 도 21 내지 도 23의 발광 소자 패키지 제조 방법에 의해 제조될 수 있는 다양한 구조의 발광 소자 패키지의 단면도들이다.
구체적으로, 발광 소자 패키지(400A, 400B, 400C)는 지지체(410), 발광 소자 칩(420) 및 투광성 물질층(430, 430a)을 포함할 수 있다. 지지체(410)에는 회로 패턴(440)이 형성될 수 있다. 지지체(410)의 표면(413)과 이면(412)에 제1 및 제2 회로 패턴(441, 442)이 형성될 수 있다. 제1 및 제2회로 패턴(441, 442)은 지지체 (410)에 관통 형성되는 비어 홀(via hole, 443)을 통하여 서로 연결될 수 있다. 예를 들어 비어 홀(443) 내부에는 도전성 물질(444)이 채워짐으로써 제1 및 제2 회로 패턴(441, 442)은 서로 전기적으로 연결될 수 있다. 제1 및 제2 회로 패턴(441, 442)은 인쇄기법, 도금기법 등의 기법에 의하여 지지체(410)의 표면 및 이면에 도전성 물질층을 제공함으로써 형성될 수 있다. 제1 회로 패턴(441)은 발광소자 칩(420)의 애노우드 전극(미도시) 및 캐소우드 전극(미도시)에 각각 대응되는 두 개의 패턴을 포함할 수 있다.
투광성 물질층(430)은 발광소자 칩(420)을 덮는 것으로서 발광 소자 칩(420)을 보호하는 기능을 가지며, 이에 더하여 발광 소자 칩(420)으로부터 방사되는 광을 지향성을 조절하는 기능, 발광 소자 칩(420)으로부터 방사되는 광의 색상을 조절하는 기능 등을 가질 수 있다. 투광성 물질층(430)은 발광 소자 칩(420)에서 방사되는 광이 통과될 수 있는 투광성 물질, 예를 들어 투광성 실리콘 등으로 형성될 수 있다. 도 24에서는 평탄한 형태의 투광성 물질층(430)이 도시되어 있으나, 이에 의하여 본 발명의 범위가 한정되는 것은 아니다. 투광성 물질층(430)은 도면으로 도시되지는 않은 다양한 형태를 가질 수 있다.
광의 지향성을 조절하는 기능을 가지는 경우, 도 25에 도시된 바와 같이 투광성 물질층(430a)은 렌즈층일 수 있다. 렌즈층은 오목 렌즈 형태, 볼록 렌즈 형태 등 다양한 형태로 형성될 수 있다.
투광성 물질층(430, 430a)은 광의 색상을 조절하기 위한 형광체층일 수 있다. 형광체층은 소망하는 색상에 따라 적절히 선정될 수 있다. 형광체층을 구성하는 형광체는 투광성 물질층(430, 430a)을 구성하는 투광성 물질 내에 분산될 수 있다. 투광성 물질층(430, 430a)이 단일층인 경우에 대하여 설명하였으나, 이에 의하여 본 발명의 범위가 한정되는 것은 아니다. 즉, 투광성 물질층(430, 430a)은 3층 이상의 다중층 구조를 가질 수 있다.
도 24 내지 도 26에서는 발광소자 칩(420)이 지지체(410)의 표면(413)에 형성된 제1 회로 패턴(441)과 전기적으로 직접 연결되는 구조가 개시되어 있으나, 이에 의하여 본 발명의 범위가 한정되는 것은 아니다. 예컨대, 발광 소자 칩(420)이 도전성 와이어(미도시)에 의하여 제1 회로 패턴(441)과 연결될 수도 있다. 도 26에 도시된 바와 같이, 지지체(410a)의 표면에는 리세스부(411)가 형성될 수 있다. 발광 소자 칩(420)은 리세스부(411)의 저면에 탑재된다. 리세스부(411)의 측면은 상향 경사지게 형성되어 발광 소자 칩(420)에서 방사되는 광이 외부로 향하도록 함으로써 광효율을 높일 수 있다. 리세스부(411)의 측면은 반사면일 수 있다.
도 27은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 제조 방법을 설명하기 위한 흐름도이고, 도 28 내지 도 31은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 제조 방법을 설명하기 위한 도면들이다.
구체적으로, 발광 소자 패키지 제조 방법은 전극(630)을 포함하는 발광 소자 칩들(620A) 및 발광 소자 칩들(620A)을 덮는 형광체층(640)이 형성된 웨이퍼(610)를 준비하는 단계로부터 시작될 수 있다(스텝 S300). 즉, 발광 소자 패키지 제조 방법은 웨이퍼(610) 상에 복수개의 발광 소자 칩들(620A)을 형성한 후, 발광 소자 칩(620A)을 덮는 형광체층(640)을 형성한다.
여기서, 발광 소자 칩(620A)의 일 실시예를 도 29a 및 도 29b를 개략적으로 설명한다. 발광 소자 칩(620A)은 웨이퍼(610), 예컨대 실리콘(Si) 웨이퍼 상에 반도체 적층체(624)가 적층되어 있을 수 있다.
반도체 적층체(624)는 웨이퍼(610) 상에 순차적으로 적층된 제1 반도체층(621), 활성층(622), 및 제2 반도체층(623)을 포함할 수 있다. 제1 반도체층(621) 및 제2 반도체층(623)은 각각 n형 반도체층 및 p형 반도체층으로 형성될 수 있다. 제1 반도체층(621) 및 제2 반도체층(623)은 질화물층, 예컨대 AlxInyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 형성될 수 있다. 활성층(622)은 GaN과 InGaN이 교번되어 형성된 복수의 양자 우물층 구조일 수 있다. 반도체 적층체(624)는 도 1의 참조번호 110에 해당할 수 있어 자세한 설명은 생략한다.
반도체 적층체(624) 상에는 제2 전극(630)이 형성될 수 있다. 제2 전극(630)은 p형 전극일 수 있다. 웨이퍼(610)는 n형 전극으로 작용할 수 있다. 도 29a 및 도 29b에는 발광 소자 칩(620A)은 수직형 전극 구조가 개시되어 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니고 예컨대 수평형 전극 구조를 가질 수도 있다. 웨이퍼(610)에 형성된 복수개의 발광 소자 칩(620A)은 후술하는 바와 같이 절단 라인(S)을 따라 절단되어 개별화될 수 있다.
형광체층(640)은 형광체 필름일 수 있다. 형광체 필름은 실리콘 수지 또는 에폭시 수지 등에 형광체 입자가 분포된 필름일 수 있다. 백색광을 내는 발광 다이오드를 위해서, 발광 소자 칩(620A)은 블루광을 방출하는 발광소자 칩일 수 있으며, 형광체 입자는 옐로우 형광체이거나, 또는 그린 형광체와 레드 형광체가 섞인 형광체로 이루어질 수 있다. 형광체 필름은 대략 10㎛ ~ 100㎛ 두께로 이루어질 수 있다. 형광체 필름에는 제1 전극(630)과 대응되는 홀(642)이 복수 개로 형성된다. 홀(642)은 펀처로 형성할 수 있다. 형광체층(640)은 웨이퍼(610) 상으로 형광체 필름을 부착하여 형성할 수 있다. 이때, 제2 전극(630)이 노출되게 홀(642)들이 제2 전극(630)에 대응되도록 부착한다.
웨이퍼(610) 상에 형성된 발광 소자 칩들(620A) 및 형광체층(640)을 절단 스테이지(도 13a 내지 도 13c의 202) 상에 탑재한다(스텝 S320). 도 13a 내지 도 13c에서는 기판, 예컨대 수지 기판으로 구성된 지지체(130)를 탑재하는 것을 설명하였으나, 본 실시예에서는 지지체(130)로써 웨이퍼(610)를 탑재한다. 웨이퍼(610)의 탑재시에 웨이퍼(610)의 접착 테이프(204)를 부착시킬 수 있다. 웨이퍼(610)의 탑재는 지지체(130)의 탑재와 동일하므로 생략한다.
도 30에 설명된 바와 같이 절단 스테이지(도 13a 내지 도 13c의 202) 상에서 복수의 발광 소자 칩들(620A) 사이의 형광체층(640)을 패턴 블레이드(208)를 갖는 절단 장치(200)로 절단하여 형광체층(640)을 발광 소자 칩들(620A) 별로 분리한다(스텝 S340). 이렇게 형광체층(640)을 발광 소자 칩들(620A) 별로 패턴 블레이드(208)를 갖는 절단 장치(200)로 분리할 경우 형광체층(640)의 버닝(burning) 현상을 줄여 형광체층(640)의 색변화를 방지할 수 있다.
절단 장치(200)는 앞서 설명한 바와 패턴 블레이드(208)와 연결되어 패턴 블레이드(208)를 구동하는 구동 장치(210)를 포함하고, 형광체층(640)의 절단은 구동 장치에 의해 패턴 블레이드(208)를 웨이퍼(610) 상에서 가로 및 세로 방향으로 이동하면서 수행할 수 있다.
도 31에 도시한 바와 같이 절단 스테이지(도 13a 내지 도 13c의 202) 상에서 복수의 발광 소자 칩들(620A) 사이의 웨이퍼(610)를 소잉 블레이드 휠(214)로 절삭하여 개별 발광 소자 칩(620B)으로 개별화(분리)한다(스텝 S360). 형광체층(640)을 발광 소자 칩들(620A) 별로 분리(개별화)한 후에는 웨이퍼(610)를 소잉 블레이드 휠(214)로 빠르게 절삭함으로써 절삭 시간을 줄여 생산성을 향상시킬 수 있다.
다음에, 개별 발광 소자 칩(620B)으로 개별화하는 단계 후에 상기 개별 발광 소자 칩을 패키징하는 단계(스텝 S380)를 포함할 수 있다. 예컨대, 개별 발광 반도체 소자 칩(620B)을 배선 기판(미도시)에 탑재하고, 개별 발광 반도체 소자 칩(620B)과 배선 기판을 전기적으로 연결할 수 있다.
도 32는 본 발명의 기술적 사상에 의해 제조된 발광 소자 패키지를 포함하는 백라이트 어셈블리의 일 예를 나타내는 분리 사시도이다.
구체적으로, 직하형 백라이트 어셈블리(3000)는 하부 커버(3005), 반사 시트(3007), 발광 모듈(3010), 광학 시트(3020), 액정 패널(3030) 및 상부 커버(3040)를 포함할 수 있다. 본 발명의 예시적 실시예에 따라, 본 발명의 발광 소자 패키지는 직하형 백라이트 어셈블리(3000)에 포함된 발광 모듈(3010)로서 사용될 수 있다.
본 발명의 예시적 실시예에 따라, 발광 모듈(3010)은 하나 이상의 발광 소자 패키지와 회로 기판을 포함하는 발광 소자 어레이(3012) 및 통신 모듈(3013)을 포함할 수 있다. 통신모듈(3013)을 통해 홈-네트워크(home-network) 통신을 구현할 수 있다. 예를 들어, 상기 통신 모듈(3013)은 지그비(Zigbee), 와이파이(WiFi) 또는 라이파이(LiFi)를 이용한 무선 통신 모듈일 수 있으며, 스마트폰 또는 무선 컨트롤러를 통하여 조명 장치의 온(on)/오프(off), 밝기 조절 등과 같은 가정 내외에 설치되어 있는 조명을 컨트롤 할 수 있다. 또한 상기 가정 내외에 설치되어 있는 조명 장치의 가시광 파장을 이용한 라이파이 통신 모듈을 이용하여 TV, 냉장고, 에어컨, 도어락, 자동차 등 가정 내외에 있는 전자 제품 및 자동차 시스템의 컨트롤을 할 수 있다.
발광 소자 어레이(3012)는 직하형 백라이트 어셈블리(3000) 외부의 발광 소자 구동부로부터 발광을 위한 전력을 공급받을 수 있고, 발광 소자 구동부는 통신 모듈(3013)에 저장된 발광 소자 어레이(3012)의 랭크 정보를 감지하고, 감지된 랭크 정보에 기반하여 발광 소자 어레이(3012)에 공급하는 전류 등을 조절할 수 있다.
광학 시트(3020)는 발광 모듈(3010)의 상부에 구비되며, 확산 시트(3021), 집광 시트(3022), 보호 시트(3023) 등을 포함할 수 있다. 즉, 발광 모듈(3010) 상부에 발광 모듈(3010)로부터 발광된 빛을 확산시키는 확신 시트(3021), 확산 시트(3021)로부터 확산된 광을 모아 휘도를 높여주는 집광 시트(3022), 집광 시트(3022)를 보호하고 시야각을 확보하는 보호 시트(3023)가 순차적으로 마련될 수 있다. 상부 커버(3040)는 광학 시트(3020)의 가장자리를 테두리 치며, 하부 커버(3005)와 조립 체결될 수 있다.
광학 시트(3020)와 상부 커버(3040) 사이에는 액정 패널(3030)을 더 구비할 수 있다. 액정 패널(3030)은 액정층을 사이에 두고 서로 대면 합착된 한 쌍의 제1 기판(미도시) 및 제2 기판(미도시)을 포함할 수 있다. 제1 기판에는 다수의 게이트 라인과 다수의 데이터 라인이 교차하여 화소 영역을 정의하고, 각 화소 영역의 교차점마다 박막 트랜지스터(TFT)가 구비되어 각 화소 영역에 실장된 화소전극과 일대일 대응되어 연결된다. 제2 기판에는 각 화소 영역에 대응되는 R, G, B 컬러의 컬러필터와 이들 각각의 가장자리와 게이트 라인과 데이터 라인 그리고 박막 트랜지스터 등을 가리는 블랙 매트릭스를 포함할 수 있다.
도 33은 본 발명의 기술적 사상을 이용하여 제조된 발광 소자 패키지가 배열된 발광 소자 어레이부 및 발광 모듈을 포함하는 평판 조명 장치를 간략하게 나타내는 도면이다.
구체적으로, 평판 조명 장치(4100)는 광원(4110), 전원 공급 장치(4120) 및 하우징(4130)을 포함할 수 있다. 광원(4110)은 본 발명의 예시적 실시예에 따른 발광 소자 패키지를 구비하는 발광 소자 어레이부(또는 발광 모듈)를 포함할 수 있고, 전원공급장치(4120)는 발광 소자 구동부를 포함할 수 있다.
광원(4110)은 전체적으로 평면 현상을 이루도록 형성될 수 있다. 본 발명의 예시적 실시예에 따라, 발광 소자 어레이부는 발광 소자 어레이 및 발광 소자 어레이의 랭크 정보를 저장하는 통신 모듈부를 포함할 수 있다.
전원공급장치(4120)는 광원(4110)에 전원을 공급하도록 구성될 수 있다. 본 발명의 예시적 실시예에 따라, 전원공급장치(4120)는 가변 전류 출력부 및 통신 모듈부를 포함할 수 있다.
하우징(4130)은 광원(4110) 및 전원공급장치(4120)가 내부에 수용되도록 수용 공간이 형성될 수 있고, 일측면에 개방된 육면체 형상으로 형성되나 이에 한정되는 것은 아니다. 광원(4110)은 하우징(4130)의 개방된 일측면으로 빛을 발광하도록 배치될 수 있다.
도 34는 본 발명의 기술적 사상을 이용하여 제조된 발광 소자 패키지가 배열된 발광 소자 어레이부 및 발광 소자 모듈을 포함하는 조명 장치로서 벌브형 램프를 간략하게 나타내는 도면이고, 도 35는 본 발명의 기술적 사상을 이용하여 제조된 발광 소자 패키지에 이용될 수 있는 완전 복사체 스펙트럼을 나타내는 CIE 색도도이다.
구체적으로, 조명 장치(4200)는 소켓(4210), 전원부(4220), 방열부(4230), 광원(4240) 및 광학부(4250)를 포함할 수 있다. 광원(4240)은 발광 소자 어레이부를 포함할 수 있고, 전원부(4220)는 전술한 발광 소자 구동부를 포함할 수 있다.
소켓(4210)은 기존의 조명 장치와 대체 가능하도록 구성될 수 있다. 조명 장치(4200)에 공급되는 전력은 소켓(4210)을 통해서 인가될 수 있다. 도시된 바와 같이, 전원부(4220)는 제1 전원부(4221) 및 제2 전원부(4222)로 분리되어 조립될 수 있다. 전원부(4220)는 전술한 본 발명의 예시적 실시예들에 따른 발광 소자 구동부를 포함할 수 있다. 즉, 전원부(4220)는 가변 전류 출력부를 포함할 수 있다.
방열부(4230)는 내부 방열부(4231) 및 외부 방열부(4232)를 포함할 수 있고, 내부 방열부(4131)는 광원(4240) 및/또는 전원부(4220)와 직접 연결될 수 있고, 이를 통해 외부 방열부(4232)로 열이 전달되게 할 수 있다. 광학부(4250)는 내부 광학부(미도시) 및 외부 광학부(미도시)를 포함할 수 있고, 광원(4240)이 방출하는 빛을 고르게 분산시키도록 구성될 수 있다.
광원(4240)은 전원부(4220)로부터 전력을 공급받아 광학부(4250)로 빛을 방출할 수 있다. 광원(4240)은 전술한 본 발명의 예시적 실시예들에 따른 발광 소자 어레이부를 포함할 수 있다. 광원(4240)은 본 발명의 예시적 실시예에 따른 하나 이상의 발광 소자 패키지(4241), 회로기판(4242) 및 통신 모듈(4243)을 포함할 수 있고, 통신 모듈 (4243)은 발광 소자 패키지(4241)들의 랭크 및 통신 정보를 저장할 수 있다.
광원(4240)을 포함하는 복수의 발광 소자 패키지(4241)는 동일한 파장의 빛을 발생시키는 동종(同種)일 수 있다. 또는 서로 상이한 파장의 빛을 발생시키는 이종(異種)으로 다양하게 구성될 수도 있다. 예를 들어, 발광 소자 패키지(4241)는 청색 발광 소자에 황색, 녹색, 적색 또는 오렌지색의 형광체를 조합하여 백색광을 발하는 발광 소자와 보라색, 청색, 녹색, 적색 또는 적외선 발광 소자 중 적어도 하나를 포함하도록 구성하여 백색광의 색온도 및 연색성(Color Rendering Index: CRI)을 조절하도록 할 수 있다. 또는 LED 칩이 청색광을 발광하는 경우, 황색, 녹색, 적색 형광체중 적어도 하나를 포함한 발광 소자 패키지는 형광체의 배합비에 따라 다양한 색온도의 백색광을 발광하도록 할 수 있다. 또는 청색 LED 칩에 녹색 또는 적색 형광체를 적용한 발광 소자 패키지는 녹색 또는 적색광을 발광하도록 할 수 있다. 백색광을 내는 발광 소자 패키지와 녹색 또는 적색광을 내는 패키지를 조합하여 백색광의 색온도 및 연색성을 조절하도록 할 수 있다. 또한, 보라색, 청색, 녹색, 적색 또는 적외선을 발광하는 발광 소자 중 적어도 하나를 포함하게 구성할 수도 있다.
이 경우, 조명 장치(4200)는 연색성을 나트륨(Na)등에서 태양광 수준으로 조절할 수 있으며 또한 색온도를 1500K에서 20000K 수준으로 다양한 백색광을 발생시킬 수 있으며, 필요에 따라서는 보라색, 청색, 녹색, 적색, 오렌지색의 가시광 또는 적외선을 발생시켜 주위 분위기 또는 기분에 맞게 조명 색을 조절할 수 있다. 또한, 식물 성장을 촉진할 수 있는 특수 파장의 광을 발생시킬 수도 있다.
청색 발광 소자에 황색, 녹색, 적색 형광체 및/또는 녹색, 적색 발광 소자의 조합으로 만들어지는 백색광은 2개 이상의 피크 파장을 가지며, 도 35와 같이, CIE 1931 좌표계의 (x, y) 좌표가 (0.4476, 0.4074), (0.3484, 0.3516), (0.3101, 0.3162), (0.3128, 0.3292), (0.3333, 0.3333)을 잇는 선분 영역 내에 위치할 수 있다. 또는, 선분과 흑체 복사 스펙트럼으로 둘러싸인 영역에 위치할 수 있다. 백색광의 색온도는 1500K ~ 20000K 사이에 해당한다.
도 36은 본 발명의 기술적 사상을 이용하여 제조된 발광 소자 패키지의 예를 나타내는 도면이다. 본 실시예는 도 34의 광원(4240)에 해당 될 수 있다.
구체적으로, 예를 들어, 색온도 4000K 와 3000K인 백색 발광 소자 패키지와 적색 발광 소자 패키지를 조합하면 색온도 3000K~4000K 범위로 조절 가능하고 연색성 Ra가 85 ~ 99인 백색 발광 패키지 모듈을 제조할 수 있다.
다른 실시 예로는 색온도 2700K인 백색 발광 소자 패키지와 색온도 5000K인 백색 발광 소자 패키지를 조합하여 색온도 2700K ~ 5000K 범위로 조절 가능하고 연색성 Ra가 85 ~ 99인 백색 발광 패키지 모듈을 제조할 수 있다. 각 색온도의 발광 소자 패키지 수는 주로 기본 색온도 설정 값에 따라 개수를 달리할 수 있다. 기본 설정 값이 색온도 4000K 부근의 조명장치라면 4000K에 해당하는 패키지의 개수가 색온도 3000K 또는 적색 발광 소자 패키지 개수보다 많도록 한다.
형광체는 다음과 같은 조성식 및 컬러(color)를 가질 수 있다.
산화물계: 황색 및 녹색 Y3Al5O12:Ce, Tb3Al5O12:Ce, Lu3Al5O12:Ce
실리케이트계: 황색 및 녹색 (Ba,Sr)2SiO4:Eu, 황색 및 등색 (Ba,Sr)3SiO5:Ce
질화물계: 녹색 -SiAlON:Eu, 황색 La3Si6N11:Ce, 등색 -SiAlON:Eu, 적색 CaAlSiN3:Eu, Sr2Si5N8:Eu, SrSiAl4N7:Eu, SrLiAl3N4:Eu, Ln4-x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y (0.5=x=3, 0<z<0.3, 0<y=4) - 식 (1)
단, 식 (1) 중, Ln은 IIIa 족 원소 및 희토류 원소로 이루어지는 군에서 선택되는 적어도 한 종의 원소이고, M은 Ca, Ba, Sr 및 Mg로 이루어지는 군에서 선택되는 적어도 한 종의 원소일 수 있다.
플루오라이트(fluoride)계: KSF계 적색 K2SiF6:Mn4 +, K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +
형광체 조성은 기본적으로 화학양론(Stoichiometry)에 부합하여야 하며, 각 원소들은 주기율표상 각 족들 내 다른 원소로 치환이 가능하다. 예를 들어 Sr은 알카리토류(II)족의 Ba, Ca, Mg 등으로, Y는 란탄계열의 Tb, Lu, Sc, Gd 등으로 치환이 가능하다. 또한, 활성제인 Eu 등은 원하는 에너지 준위에 따라 Ce, Tb, Pr, Er, Yb 등으로 치환이 가능하며, 활성제 단독 또는 특성 변형을 위해 부활성제 등이 추가로 적용될 수 있다. 또한, 형광체 대체 물질로 양자점(Quantum Dot, QD) 등의 물질들이 적용될 수 있으며, 형광체와 QD를 혼합 또는 단독으로 사용될 수 있다.
QD는 CdSe, InP 등과 같은 II-VI족 또는 III-V족 화합물 반도체의 코어(Core, 코어 직경은 3~10nm)와 ZnS, ZnSe와 같은 II-VI족 또는 III-V족 화합물 반도체의 쉘(Shell, 쉘 두께는 0.5 ~ 2nm) 및 코어, 쉘의 안정화를 위한 리간드(ligand)의 구조로 구성될 수 있으며, 사이즈에 따라 다양한 컬러를 구현할 수 있다.
실시예에서 파장변환물질은 봉지재에는 함유되는 걸로 표시되어 있으나 필름타입으로 LED칩(발광 소자 칩) 상면에 부착해서 사용할 수도 있으며, LED칩 상면에 균일한 두께로 코팅하여 사용할 수도 있다.
아래 표 1은 UV 또는 청색 LED 칩(440 ~ 460nm)을 사용한 백색 발광 소자의 응용분야별 형광체 종류이다.
Figure pat00001
도 37은 본 발명의 기술적 사상을 이용하여 제조된 발광 소자 패키지가 배열된 발광 소자 어레이부 및 발광 소자 모듈을 포함하는 램프를 홈-네트워크에 적용한 예를 나타내는 도면이다.
구체적으로, 가정 내 무선 통신(Zigbee, WiFi 등)을 활용하여 침실, 거실, 현관, 창고, 가전제품 등의 동작 상태 및 주위 환경/상황에 따라 조명의 밝기가 자동으로 조절되는 기능을 수행할 수 있다.
예를 들면, TV(5100)에서 방송되고 있는 프로그램의 종류 또는 화면의 밝기에 따라 본 발명의 예시적 실시예에 따른 발광 소자 패키지를 포함하는 LED 램프(5200)의 조명 밝기를 게이트 웨이 및 지그비 모듈을 이용하여 자동으로 조절될 수 있다. 예로서, 휴먼 드라마 등이 상영되어 아늑한 분위기가 필요할 때는 조명도 거기에 맞게 색 온도가 5000K 이하로 낮아지도록 색감을 조절할 수 있다. 다른 예로서, 개그 프로그램과 같은 가벼운 분위기에서는 조명도 색온도가 5000K 이상으로 높아지고, 푸른색 계열의 백색조명으로 조절할 수 있다. 위의 지그비 모듈은 광센서와 일체형으로 모듈화할 수 있으며, 발광 장치와 일체형으로 구성할 수 있다.
가시광 무선통신 기술은 인간이 눈으로 인지할 수 있는 가시광 파장 대역의 빛을 이용하여 무선으로 정보를 전달하는 무선통신 기술이다. 이러한 가시광 무선통신 기술은 가시광 파장 대역의 빛, 즉 상기 실시예에서 설명한 LED 램프(5200)로부터의 특정 가시광 주파수를 이용한다는 측면에서 기존의 유선 광통신기술 및 적외선 무선통신과 구별되며, 통신 환경이 무선이라는 측면에서 유선 광통신 기술과 구별된다. 또한, 가시광 무선통신 기술은 RF 무선통신과 달리 주파수 이용 측면에서 규제 또는 허가를 받지 않고 자유롭게 이용할 수 있다는 편리성과 물리적 보안성이 우수하고 통신 링크를 사용자가 눈으로 확인할 수 있다는 차별성을 가지고 있으며, 무엇보다도 광원의 고유 목적과 통신기능을 동시에 얻을 수 있다는 융합 기술로서의 특징을 가지고 있다.
또한 LED 램프(5200)는 차량용 내외부 광원으로 활용 가능하다. 내부 광원으로는 차량용 실내등, 독서등, 계기판의 각종 광원등으로 사용 가능하며, 차량용 외부 광원으로 전조등, 브레이크등, 방향지시등, 안개등, 주행등 등 모든 광원에 사용 가능하다.
특수한 파장대를 이용한 LED 램프(5200)는 식물의 성장을 촉진시키고, 사람의 기분을 안정시키거나 병을 치료 할 수도 있다. 로봇 또는 각종 기계 설비에 사용되는 광원으로 LED가 적용 될 수 있다. LED 램프(5200)의 저소비전력 및 장수명과 결부하여 태양전지, 풍력 등 자연친화적인 신재생 에너지 전원 시스템에 의한 조명 구현도 가능하다.
도 38은 본 발명의 기술적 사상을 이용하여 제조된 발광 소자 패키지가 배열된 발광 소자 어레이부 및 발광 소자 모듈을 포함하는 발광 장치의 분해 사시도이다.
구체적으로, 발광 장치(6000, 조명 장치)는 방열 부재(6100), 커버(6200), 발광 모듈(6300), 제1 소켓(6400) 및 제2 소켓(6500)을 포함한다. 방열 부재(6100)의 내부 또는/및 외부 표면에 다수개의 방열 핀(6110, 6120)이 요철 형태로 형성될 수 있으며, 방열 핀(6110, 6120)은 다양한 형상 및 간격을 갖도록 설계될 수 있다. 방열 부재(6100)의 내측에는 돌출 형태의 지지대(6130)가 형성되어 있다. 지지대(6130)에는 발광 모듈(6300)이 고정될 수 있다. 제1커버(6110)의 양 끝단에는 걸림 턱(6140)이 형성될 수 있다.
커버(6200)에는 걸림 홈(6210)이 형성되어 있으며, 걸림 홈(6210)에는 방열 부재(6100)의 걸림 턱(6140)이 후크 결합 구조로 결합될 수 있다. 걸림 홈(6210)과 걸림 턱(6140)이 형성되는 위치는 서로 바뀔 수도 있다.
발광 모듈(6300)은 전술한 본 발명의 예시적 실시예에 따른 발광 소자 어레이부(또는 발광 소자 패키지)를 포함할 수 있다. 발광 모듈(6300)은 인쇄 회로 기판(6310), 발광 소자 어레이(6320) 및 통신 모듈(6330)을 포함할 수 있다. 전술한 바와 같이, 통신 모듈(6330)은 발광 소자 어레이(6320)의 랭크 정보를 저장할 수 있다. 인쇄 회로 기판(6310)에는 발광 소자 어레이(6320)를 동작시키기 위한 회로 배선들이 형성되어 있다. 또한, 발광 소자 어레이(6320)를 동작시키기 위한 구성 요소들이 포함될 수도 있다.
제1, 2 소켓(6400, 6500)은 한 쌍의 소켓으로서 방열 부재(6100) 및 커버(6200)로 구성된 원통형 커버 유닛의 양단에 결합되는 구조를 갖는다. 예를 들어, 제1 소켓(6400)은 전극 단자(6410) 및 전원 장치(6420)를 포함할 수 있고, 제2 소켓(6500)에는 더미 단자(6510)가 배치될 수 있다. 전원 장치(6420)는 전술한 본 발명의 예시적 실시예들에 따른 발광 소자 구동부를 포함할 수 있다. 구체적으로 전원 장치(6420)는 가변 전류 출력부 및 랭크 감지부를 포함할 수 있고, 가변 전류 출력부 및 랭크 감지부는 본 발명의 실시예들 중 어느 하나가 포함하는 가변 전류 출력부 및 랭크 감지부와 각각 동일하게 기능할 수 있다.
또한, 제1 소켓(6400) 또는 제2 소켓(6500) 중의 어느 하나의 소켓에 광센서 모듈이 내장될 수 있다. 예를 들어, 더미 단자(6510)가 배치된 제2 소켓(6500)에 광센서 모듈이 내장될 수 있다. 다른 예로서, 전극 단자(6410)가 배치된 제1 소켓(6400)에 광센서 모듈이 내장될 수도 있다.
도 39는 본 발명의 기술적 사상에 따른 발광 소자 패키지를 적용한 네트워크 시스템의 일 실시예를 나타낸 개략도이다.
구체적으로, 본 실시예에 따른 네트워크 시스템(7000)은 통신 연결 장치(7100), 소정의 간격마다 설치되어 통신 연결 장치(7100)와 통신 가능하도록 연결되는 복수의 조명 기구(7200, 7300), 서버(7400), 서버(7400)를 관리하기 위한 컴퓨터(7500), 통신 기지국(7600), 통신 가능한 상기 장비들을 연결하는 통신망(7700), 및 모바일 기기(7800) 등을 포함할 수 있다.
거리 또는 공원 등의 개방적인 외부 공간에 설치되는 복수의 조명 기구(7200, 7300) 각각은 스마트 엔진(7210, 7310)을 포함할 수 있다. 스마트 엔진(7210, 7310)은 본 발명의 예시적 실시예에 따른 발광 소자 패키지, 발광 소자 패키지를 구동하기 위한 구동 드라이버 외에 주변 환경의 정보를 수집하는 센서, 및 통신 모듈 등을 포함할 수 있다. 통신 모듈에 의해 스마트 엔진(7210, 7310)은 WiFi, Zigbee, LiFi 등의 통신 프로토콜에 따라 주변의 다른 장비들과 통신할 수 있다.
일례로, 하나의 스마트 엔진(7210)은 다른 스마트 엔진(7310)과 통신 가능하도록 연결될 수 있다. 이때, 스마트 엔진(7210, 7310) 상호 간의 통신에는 WiFi 확장 기술(WiFi Mesh)이 적용될 수 있다. 적어도 하나의 스마트 엔진(7210)은 통신망(7700)에 연결되는 통신 연결 장치(7100)와 유/무선 통신에 의해 연결될 수 있다. 통신의 효율을 높이기 위해, 몇 개의 스마트 엔진(7210, 7310)을 하나의 그룹으로 묶어 하나의 통신 연결 장치(7100)와 연결할 수 있다.
통신 연결 장치(7100)는 유/무선 통신이 가능한 액세스 포인트(access point, AP)로서, 통신망(7700)과 다른 장비 사이의 통신을 중개할 수 있다. 통신 연결 장치(7100)는 유/무선 방식 중 적어도 하나에 의해 통신망(7700)과 연결될 수 있으며, 일례로 조명 기구(7200, 7300) 중 어느 하나의 내부에 기구적으로 수납될 수 있다.
통신 연결 장치(7100)는 와이파이(WiFi) 등의 통신 프로토콜을 통해 모바일 기기(7800)와 연결될 수 있다. 모바일 기기(7800)의 사용자는 인접한 주변의 조명 기구(7200)의 스마트 엔진(7210)과 연결된 통신 연결 장치(7100)를 통해, 복수의 스마트 엔진(7210, 7310)이 수집한 주변 환경 정보를 수신할 수 있다. 주변 환경 정보는 주변 교통 정보, 날씨 정보 등을 포함할 수 있다. 모바일 기기(7800)는 통신 기지국(7600)을 통해 3G 또는 4G 등의 무선 셀룰러 통신 방식으로 통신망(7700)에 연결될 수도 있다.
한편, 통신망(7700)에 연결되는 서버(7400)는, 각 조명 기구(7200, 7300)에 장착된 스마트 엔진(7210, 7310)이 수집하는 정보를 수신함과 동시에, 각 조명 기구(7200, 7300)의 동작 상태 등을 모니터링할 수 있다. 각 조명 기구(7200, 7300)의 동작 상태의 모니터링 결과에 기초하여 각 조명 기구(7200, 7300)를 관리하기 위해, 서버(7400)는 관리 시스템을 제공하는 컴퓨터(7500)와 연결될 수 있다. 컴퓨터(7500)는 각 조명 기구(7200, 7300), 특히 스마트 엔진(7210, 7310)의 동작 상태를 모니터링하고 관리할 수 있는 소프트웨어 등을 실행할 수 있다.
지금까지의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
101, 301, 610: 웨이퍼, 110, 310: 반도체 적층체, 112, 116, 312, 316, 621, 623: 반도체층, 114, 314, 622, 630: 활성층, 100A, 300A, 420, 620A: 발광 소자 칩, 122, 124, 322, 324, 630: 전극, 130, 330, 410: 지지체, 132,134, 332, 334: 연결 전극, 140, 340: 파장 변환층(투광성 물질층), 150, 350: 렌즈층(투광성 물질층), 430, 430a: 투광성 물질층, 100B, 300B, 400, 400A, 400B, 400C: 개별 발광 소자 패키지, 208: 패턴 블레이드, 200: 절단 장치, 214: 소잉 블레이드 휠, 640: 형광체층

Claims (10)

  1. 반도체 적층체를 포함하는 발광 소자 칩이 복수개 형성되고, 상기 복수의 발광 소자 칩들을 덮는 투광성 물질층이 형성된 지지체를 준비하는 단계;
    상기 지지체 상에 형성된 발광 소자 칩들 및 투광성 물질층을 절단 스테이지 상에 탑재하는 단계; 및
    상기 절단 스테이지 상에서 상기 복수의 발광 소자 칩들 사이의 상기 투광성 물질층, 상기 반도체 적층체 및 지지체를 패턴 블레이드를 갖는 절단 장치로 절단하여 개별 발광 소자 패키지로 개별화하는 단계를 포함하는 것을 특징으로 하는 발광 소자 패키지 제조 방법.
  2. 제1항에 있어서, 상기 지지체는 수지 기판이고, 상기 투광성 물질층은 파장 변환층 및 렌즈층중 어느 하나의 층인 것을 특징으로 하는 발광 소자 패키지 제조 방법.
  3. 제1항에 있어서, 상기 패턴 블레이드는 상기 지지체의 상면에서 가로 방향 및 세로 방향중 어느 하나의 방향으로 패턴화되어 있는 복수개의 블레이드들을 포함하는 것을 특징으로 하는 발광 소자 패키지 방법.
  4. 제3항에 있어서, 상기 패턴 블레이드는 라인 블레이드들, 격자 블레이드들, 또는 링 블레이드들을 포함하는 것을 특징으로 하는 발광 소자 패키지 방법.
  5. 제3항에 있어서, 상기 패턴 블레이드를 구성하는 개개의 블레이드의 단면 모양은 삼각형 모양, 사각형 모양 또는 타원형 모양인 것을 특징으로 하는 발광 소자 패키지 제조 방법.
  6. 복수의 발광 소자 칩을 덮는 투광성 물질층이 형성된 지지체를 준비하는 단계;
    상기 지지체 상에 형성된 발광 소자 칩들 및 투광성 물질층을 절단 스테이지 상에 탑재하는 단계; 및
    상기 절단 스테이지 상에서 상기 복수의 발광 소자 칩들 사이의 상기 투광성 물질층 및 지지체를 패턴 블레이드를 갖는 절단 장치로 절단하여 개별 발광 소자 패키지로 개별화하는 단계를 포함하는 발광 소자 패키지 제조 방법.
  7. 제6항에 있어서, 상기 지지체는 회로 패턴이 형성된 수지 기판인 것을 특징으로 하는 발광 소자 패키지 제조 방법.
  8. 제6항에 있어서, 상기 패턴 블레이드는 상기 지지체의 상면에서 가로 방향 및 세로 방향중 어느 하나의 방향으로 패턴화된 라인 블레이드들, 격자 블레이드들 또는 링 블레이드들을 포함하고,
    상기 라인 블레이드들 및 격자 블레이드들은 상기 지지체의 상면과 수직한 방향으로 힘을 가하여 상기 투광성 물질층 및 지지체를 절단하고, 상기 링 블레이드들은 상기 지지체의 상면에 수평한 방향으로 힘을 가하여 상기 투광성 물질층 및 지지체를 절단하는 것을 특징으로 하는 발광 소자 패키지 제조 방법.
  9. 복수의 발광 소자 칩들을 덮는 형광체층이 형성된 웨이퍼를 준비하는 단계;
    상기 웨이퍼 상에 형성된 발광 소자 칩들 및 형광체층을 절단 스테이지 상에 탑재하는 단계;
    상기 절단 스테이지 상에서 상기 복수의 발광 소자 칩들 사이의 상기 형광체층을 패턴 블레이드를 갖는 절단 장치로 절단하여 개별 발광 소자 칩들 별로 분리하는 단계; 및
    상기 절단 스테이지 상에서 상기 발광 소자 칩들 사이의 상기 웨이퍼를 절삭하여 개별 발광 소자 칩으로 개별화하는 단계를 포함하는 것을 특징으로 하는 발광 소자 패키지 제조 방법.
  10. 제9항에 있어서, 상기 개별 발광 소자 칩으로 개별화하는 단계 후에 상기 개별 발광 소자 칩을 패키징하는 단계를 포함하는 것을 특징으로 하는 발광 소자 패키지 제조 방법.
KR1020150040212A 2015-03-23 2015-03-23 발광 소자 패키지 제조 방법 KR20160113892A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150040212A KR20160113892A (ko) 2015-03-23 2015-03-23 발광 소자 패키지 제조 방법
US15/067,868 US20160284927A1 (en) 2015-03-23 2016-03-11 Method of manufacturing semiconductor device package such as light-emitting diode package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150040212A KR20160113892A (ko) 2015-03-23 2015-03-23 발광 소자 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR20160113892A true KR20160113892A (ko) 2016-10-04

Family

ID=56974662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150040212A KR20160113892A (ko) 2015-03-23 2015-03-23 발광 소자 패키지 제조 방법

Country Status (2)

Country Link
US (1) US20160284927A1 (ko)
KR (1) KR20160113892A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230003632A (ko) * 2020-05-15 2023-01-06 루미레즈 엘엘씨 방출 강도의 구성가능한 공간 분포를 갖는 발광 디바이스

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102650341B1 (ko) * 2016-11-25 2024-03-22 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021138871A1 (zh) * 2020-01-09 2021-07-15 苏州晶湛半导体有限公司 半导体结构及其衬底、半导体结构及其衬底的制作方法
US11563148B2 (en) 2020-05-15 2023-01-24 Lumileds Llc Light-emitting device with configurable spatial distribution of emission intensity
US11462666B2 (en) 2020-05-15 2022-10-04 Lumileds Llc Light-emitting device with configurable spatial distribution of emission intensity
US11869923B2 (en) * 2021-12-14 2024-01-09 Lumileds Llc Light-emitting array with dielectric light collection structures

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130273717A1 (en) * 2012-04-17 2013-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and Method for the Singulation of a Semiconductor Wafer
US9660154B2 (en) * 2013-05-20 2017-05-23 Koninklijke Philips N.V. Chip scale light emitting device package with dome

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230003632A (ko) * 2020-05-15 2023-01-06 루미레즈 엘엘씨 방출 강도의 구성가능한 공간 분포를 갖는 발광 디바이스

Also Published As

Publication number Publication date
US20160284927A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
US11631791B2 (en) Semiconductor light-emitting device
US9705041B2 (en) Light emitting device packages and methods of forming the same
US10566502B2 (en) Semiconductor light-emitting device
KR102282137B1 (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
US9543475B2 (en) Light emitting device and method of manufacturing the same
US9887332B2 (en) Semiconductor light-emitting device package
US10276629B2 (en) Light emitting device package
US9368694B2 (en) Method of fabricating light-emitting device package
US9905739B2 (en) Light emitting packages
US9123871B1 (en) Method of manufacturing light emitting diode package
KR20160113892A (ko) 발광 소자 패키지 제조 방법
KR20170075897A (ko) 발광 다이오드 패키지
US20160329376A1 (en) Light emitting diode package
KR102255214B1 (ko) 발광 소자
KR102409965B1 (ko) 발광소자 패키지, 파장 변환 필름 및 그 제조 방법
KR102382440B1 (ko) 반도체 발광소자
KR20160071780A (ko) 반도체 발광 소자의 제조 방법
KR20160149846A (ko) 발광 소자 패키지 및 그 제조 방법
KR20170021974A (ko) 반도체 자외선 발광소자
US20150233551A1 (en) Method of manufacturing light source module and method of manufacturing lighting device
KR20170111458A (ko) 발광 소자 패키지
KR20160069598A (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
KR102409961B1 (ko) 광학소자 및 이를 포함하는 발광소자 패키지
KR20160141355A (ko) 반도체 기판의 제조 방법 및 반도체 성장용 기판