WO2017119743A1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
WO2017119743A1
WO2017119743A1 PCT/KR2017/000152 KR2017000152W WO2017119743A1 WO 2017119743 A1 WO2017119743 A1 WO 2017119743A1 KR 2017000152 W KR2017000152 W KR 2017000152W WO 2017119743 A1 WO2017119743 A1 WO 2017119743A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
layer
semiconductor
light emitting
emitting device
Prior art date
Application number
PCT/KR2017/000152
Other languages
English (en)
French (fr)
Inventor
전수근
진근모
박준천
정연호
최일균
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160000945A external-priority patent/KR20170082175A/ko
Priority claimed from KR1020160044124A external-priority patent/KR101762259B1/ko
Priority claimed from KR1020160069562A external-priority patent/KR101826206B1/ko
Priority claimed from KR1020160115017A external-priority patent/KR101868518B1/ko
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to US16/068,081 priority Critical patent/US11309457B2/en
Priority to CN201780005645.6A priority patent/CN108475715B/zh
Publication of WO2017119743A1 publication Critical patent/WO2017119743A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Definitions

  • the present disclosure generally relates to semiconductor light emitting devices, and more particularly, to performance improvement of semiconductor light emitting devices.
  • FIG. 1 is a view showing an example of a conventional semiconductor light emitting device.
  • the semiconductor light emitting device includes a growth substrate 10 (eg, a sapphire substrate), a growth layer 10, a buffer layer 20, a first semiconductor layer 30 having a first conductivity (eg, an n-type GaN layer), electrons and holes.
  • the active layer 40 eg, INGaN / (In) GaN MQWs
  • the second semiconductor layer 50 eg, p-type GaN layer
  • a transmissive conductive film 60 for spreading current and an electrode 70 serving as a bonding pad are formed thereon, and an electrode serving as a bonding pad on the etched and exposed first semiconductor layer 30.
  • the semiconductor light emitting device of the same type as that of FIG. 1 is called a lateral chip.
  • the substrate 10 functions as a mounting surface when the side of the substrate 10 is electrically connected to the outside.
  • FIG. 2 is a view showing another example of the semiconductor light emitting device shown in US Patent No. 7,262,436. For convenience of description, reference numerals have been changed.
  • the semiconductor light emitting device includes a growth substrate 10 and a growth substrate 10, a first semiconductor layer 30 having a first conductivity, an active layer 40 that generates light through recombination of electrons and holes, and a first conductivity.
  • a second semiconductor layer 50 having another second conductivity is sequentially deposited, and there are formed three electrode layers 90, 91, 92 for reflecting light toward the growth substrate 10 side.
  • the first electrode film 90 may be an Ag reflecting film
  • the second electrode film 91 may be a Ni diffusion barrier film
  • the third electrode film 92 may be an Au bonding layer.
  • An electrode 80 serving as a bonding pad is formed on the etched and exposed first semiconductor layer 30.
  • the electrode film 92 functions as a mounting surface when the electrode film 92 side is electrically connected to the outside.
  • a semiconductor light emitting device which functions as a mounting surface when the electrode is electrically connected to the outside and reflects light generated in the active layer toward the growth substrate, is particularly called a flip chip.
  • the electrode 80 formed on the first semiconductor layer 30 is at a lower level than the electrode films 90, 91, and 92 formed on the second semiconductor layer, but may be formed at the same height. You can also do that.
  • the height may be a height from the growth substrate 10.
  • FIG. 3 is a view showing still another example of the semiconductor light emitting device shown in US Patent No. 8,008,683. For convenience of description, reference numerals have been changed.
  • the semiconductor light emitting device includes a first semiconductor layer 30 having a first conductivity, an active layer 40 for generating light through recombination of electrons and holes, and a second semiconductor layer 50 having a second conductivity different from the first conductivity.
  • the support substrate 100 which is formed in this order, supplies current to the electrode 120 and the second semiconductor layer 50 formed on the side from which the growth substrate is removed, and supports the semiconductor layers 30, 40, and 50.
  • the electrode 120 is electrically connected to the outside by using wire bonding. It functions as a mounting surface when the electrode 110 side is electrically connected to the outside.
  • a semiconductor light emitting device having a structure in which electrodes 110 and 120 are disposed above and below the active layer 40 is called a vertical chip.
  • FIG. 4 is a diagram illustrating another example of the flip chip disclosed in Korean Patent Publication No. 10-1405449. For convenience of explanation, the drawing symbols have been modified.
  • the flip chip includes a growth substrate 10, a growth layer 10, a buffer layer 20, a first semiconductor layer 30 having a first conductivity, an active layer 40 that generates light through recombination of electrons and holes, A second semiconductor layer 50 having a second conductivity different from the first conductivity is sequentially deposited, and the insulating layer 200 covering the etched and exposed first semiconductor layer 30 and the second semiconductor layer 50.
  • the first electrode 210 and the second semiconductor layer electrically connected to the non-conductive reflective layer 200 made of a non-conductive material reflecting the light emitted from the active layer and the first semiconductor layer 30 formed on the non-conductive reflective layer 200.
  • a second electrode 211 electrically connected to 50.
  • FIG. 5 is a diagram illustrating an example of a semiconductor light emitting device disclosed in Japanese Laid-Open Patent Publication No. 2006-20913.
  • the semiconductor light emitting device includes a substrate 100, a buffer layer 200 grown on the substrate 100, an n-type semiconductor layer 300 grown on the buffer layer 200, and an active layer 400 grown on the n-type semiconductor layer 300.
  • the bonding pad 700 and the n-side bonding pad 800 are formed on the etched and exposed n-type semiconductor layer 300.
  • the distributed Bragg reflector 900 DBR: Distributed Bragg Reflector
  • the metal reflecting film 904 are provided on the transparent conductive film 600. According to this configuration, the light absorption by the metal reflective film 904 is reduced, but there is a disadvantage in that current spreading is not smoother than using the electrodes 901, 902, 903.
  • FIG. 6 is a diagram illustrating an example of a semiconductor light emitting device disclosed in Korean Patent Publication No. 10-1611480.
  • the semiconductor light emitting device may include a substrate 110, a plurality of semiconductor layers 130, 140, and 150, a buffer layer 120, a light absorption prevention film 141, a current diffusion conductive film 160, a non-conductive reflecting film 191, and a first electrode 175. , A second electrode 185, a first electrical connection 173, a second electrical connection 183, a first lower electrode 171, and a second lower electrode 181.
  • the refractive index of the air layer is large so that the light cannot be reflected from the non-conductive reflecting film 191 to the air layer.
  • the light hitting the first electrode 175 and the second electrode 185 is reflected by light, but part of the light is absorbed and thus the reflection efficiency is lower than the reflection in the air layer.
  • the size of the first electrode 175 and the second electrode 185 is reduced to make the area where the air layer and the non-conductive reflective film 191 touch.
  • FIG. 7 is a diagram illustrating an example of a semiconductor light emitting device disclosed in Korean Laid-Open Patent Publication No. 10-2011-0031099.
  • FIG. 7A is a plan view of the light emitting device 201
  • FIG. 7B is a sectional view taken along the line A-A of FIG. 7A
  • FIG. 7C is a sectional view taken along the line B-B of FIG.
  • the light emitting device 201 is provided with a transparent conductive layer 230 provided on the p-side contact layer 228 and a plurality of p electrodes 240 provided in a part of the region on the transparent conductive layer 230.
  • the light emitting device 201 includes a plurality of n electrodes provided on the n-side contact layer 222 exposed by a plurality of vias formed from the p-side contact layer 228 to at least the surface of the n-side contact layer 222.
  • a lower insulating layer 250 provided on the inner surface of the via and the transparent conductive layer 230, and a reflective layer 260 provided inside the lower insulating layer 250 are provided.
  • the reflective layer 260 is provided at portions except the upper portions of the p electrode 240 and the n electrode 242.
  • the lower insulating layer 250 in contact with the transparent conductive layer 230 may include a via 250a extending in the vertical direction on each p electrode 240 and a via 250b extending in the vertical direction on each n electrode 242.
  • the p wiring 270 and the n wiring 272 are provided on the lower insulating layer 250 in the light emitting device 201.
  • the p-wire 270 may include a second planar conductive part 2700 extending in a planar direction on the lower insulating layer 250, and a plurality of second electrically connected to the respective p electrodes 240 through the via 250a. It has a vertical conductive portion 2702.
  • the n wiring 272 may include a first planar conductive part 2720 extending in the planar direction on the lower insulating layer 250, a via 250b of the lower insulating layer 250, and a via formed in the semiconductor stack structure. It has a plurality of first vertical conductive portions 2722 electrically connected to the respective n electrodes 242 through.
  • the light emitting device 201 includes an upper insulating layer 280 provided on the lower insulating layer 250 in contact with the p wiring 270, the n wiring 272, and the transparent conductive layer 230, and an upper insulating layer.
  • P-side junction electrode 290 electrically connected to p-line 270 through p-side opening 280a provided in layer 280 and n-side opening 280b provided in upper insulating layer 280.
  • An n-side junction electrode 292 electrically connected to the wiring 272 is provided.
  • Some of the light emitted from the emission layer 225 may be emitted toward the p-side cladding 226 layer.
  • Light emitted to the p-side cladding 226 layer strikes the n-wiring 272 and the p-wiring 270, partly reflected and partially absorbed. For this reason, in order to prevent absorption of the emitted light as much as possible, the widths of the n wiring 272 and the p wiring 270 are formed thin.
  • FIG. 8 is a diagram illustrating a problem occurring in a flip chip.
  • Soldering is performed at high temperature when the flip chip C is electrically connected to an external substrate 400 (eg, PCB, submount, etc.) through soldering. That is, when the flip chip C and the external substrate 400 are electrically connected through soldering, the first electrode 210 and the second electrode 211 are thermally shocked and stress is applied to the first electrode 210 and the second electrode. Concentrated on the edge portion 220 indicated by the dashed circle of the electrode 211, a crack 230 occurs in the insulating layer 200 positioned on the first electrode 210 and the second electrode 211.
  • the external substrate 400 includes external electrodes 410 and 411 and solder materials 420 and 421.
  • the external electrodes 410 and 411 may be a conductive part provided in the submount, a lead frame of the package, an electrical pattern formed on the PCB, and the like, provided that the conductive wires are provided independently of the flip chip C, the shape thereof is not particularly limited.
  • the structure of the flip chip C is shown by enlarging the first electrode 210, the second electrode 211, and the insulating layer 200.
  • the remaining structure is a general flip chip structure. For example, it is substantially the same as the flip chip described in FIGS. 2 and 4 to 5.
  • the present disclosure provides a structure of a semiconductor light emitting device to solve the problems of the semiconductor light emitting device to improve the performance of the semiconductor light emitting device.
  • the first electrode part and the second electrode part formed on the insulating layer each include an upper electrode, and a semiconductor light emitting device is provided, characterized in that the center region located in the insulating layer between the upper electrodes is flat.
  • the first electrode unit may include: a first pad electrode provided on the insulating layer; A first connection electrode formed between the non-conductive reflecting film and the insulating layer; A first lower electrode connected to the first semiconductor layer; and a first lower electrical connection connecting the first lower electrode to the first connection electrode, wherein the second electrode part comprises: a second pad provided on the insulating layer; electrode; A second connection electrode formed between the non-conductive reflecting film and the insulating layer; A second lower electrode connected to the second semiconductor layer; and a second lower electrical connection connecting the second lower electrode and the second connection electrode, wherein the first pad electrode avoids the second lower electrical connection in plan view.
  • the semiconductor light emitting element is at least one of being formed and avoiding the first lower electrical connection.
  • FIG. 1 is a view showing an example of a conventional semiconductor light emitting device chip
  • FIG. 2 is a view showing another example of a semiconductor light emitting device chip disclosed in US Patent No. 7,262,436;
  • FIG. 3 is a view showing another example of a semiconductor light emitting device chip disclosed in US Patent No. 8,008,683;
  • FIG. 4 is a view showing another example of a flip chip disclosed in Korean Patent Publication No. 10-1405449;
  • FIG. 5 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Laid-Open Patent Publication No. 2006-120913;
  • FIG. 6 is a view showing an example of a semiconductor light emitting device shown in Korean Patent Publication No. 10-1611480;
  • FIG. 7 is a view illustrating an example of a semiconductor light emitting device disclosed in Korean Laid-Open Patent Publication No. 10-2011-0031099;
  • FIG. 8 is a diagram illustrating a problem occurring in a flip chip
  • FIG. 9 illustrates an example of a semiconductor light emitting device according to the present disclosure
  • FIG. 10 is a view showing another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 11 is a view showing another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 12 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • 13 to 17 illustrate an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • 19 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 21 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 22 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 23 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 24 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 25 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 26 is a diagram illustrating an example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 27 illustrates another example of the semiconductor light emitting device according to the present disclosure
  • 29 is a view illustrating reflection of light in a non-conductive reflective film and a connecting electrode according to the present disclosure
  • FIG. 30 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 31 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 9 is a diagram illustrating an example of a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device 400 is interposed between a first semiconductor layer 411 having a first conductivity, a second semiconductor layer 412 having a second conductivity different from the first conductivity, and a first semiconductor layer and a second semiconductor layer. And an insulating layer 420 formed on the plurality of semiconductor layers 410 and the plurality of semiconductor layers 410 including an active layer 413 that generates light through recombination of electrons and holes, and including openings 421. And a first electrode 430 and a second electrode 431 formed on the insulating layer 420 and electrically connected to the plurality of semiconductor layers 410 through the opening 421.
  • the plurality of semiconductor layers 410 are grown on the growth substrate 440.
  • the buffer layer 450 may be included between the semiconductor layers 410 and the growth substrate 440 to include additional layers.
  • the insulating layer 420 is substantially the same as the insulating layer 200 or the upper insulating layer 280 described with reference to FIGS. 4 and 7.
  • the insulating layer 420 is a repeating laminated structure made of a combination of a non-conductive reflective layer 420 made of a non-conductive material, for example, TiO 2 / SiO 2 , reflecting light generated from the active layer toward the plurality of semiconductor layers 410. Distribution Bragg reflector).
  • the insulating layer 420 may include a conductive reflective layer, or may be an insulating layer 420 having only an electrical insulating function.
  • the semiconductor light emitting device 400 is a flip chip
  • the insulating layer 420 preferably has a function of reflecting light generated in the active layer toward the plurality of semiconductor layers 410.
  • the insulating layer 420 also includes an opening 421. The number of openings 421 can be determined as needed.
  • the first electrode 430 and the second electrode 431 are electrically connected to the plurality of semiconductor layers 410 through the opening 421. As illustrated in FIG. 9, the first electrode 430 is electrically connected to the first semiconductor layer 411, and the second electrode 431 is electrically connected to the second semiconductor layer 412. In addition, as illustrated in FIG.
  • the second electrode 431 may be directly formed in the opening 421 to be electrically connected to the second semiconductor layer 412.
  • FIG. 9B illustrates only the second electrode 431
  • the first electrode 430 may also be formed in the opening 421 to be electrically connected to the first semiconductor layer 411.
  • gold (Au) is generally used as the uppermost layer.
  • the uppermost layer is a soldering layer containing tin (Sn).
  • first electrode 430 and the second electrode 431 have an upper surface 432 and a lower surface 433, and an area of the upper surface 432 is smaller than that of the lower surface 433. Since the area of the upper surface 432 is smaller than the area of the lower surface 433, the side surface 434 is inclined. In the case where the side surface 434 is inclined, the stress generated at the edges of the conventional flip chip is dispersed like the portion 460 hatched in FIG. The cracks can be prevented.
  • the inclination angle 470 of the side surface 434 is 70 degrees or less.
  • the flip chip structure is known to those skilled in the art and has been described with only a cross-sectional view. For example, it may be the flip chip structure described in FIG.
  • FIG. 10 illustrates another example of a semiconductor light emitting device according to the present disclosure.
  • the side surfaces 512 of the first electrode 510 and the second electrode 511 are stepped.
  • the semiconductor light emitting device 500 is substantially the same as the semiconductor light emitting device 400 of FIG. 9 except that the side surface 512 is stepped.
  • FIG. 10B is a plan view illustrating that the first electrode 510 and the second electrode 511 are disposed in a stepped shape on the insulating layer 520.
  • the side surface 512 has a step shape, the same effect as described with reference to FIG. 9C may be obtained.
  • FIG. 11 is a view showing another example of a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device 600 is interposed between a first semiconductor layer 611 having a first conductivity, a second semiconductor layer 612 having a second conductivity different from the first conductivity, and between the first semiconductor layer and the second semiconductor layer. And an additional insulating layer 660 having a plurality of semiconductor layers 610 including an active layer 613 that generates light through recombination of electrons and holes, and openings 661 covering the second semiconductor layer 612.
  • the opening 621 formed on the first connection electrode 670 and the second connection electrode 671, the first connection electrode 670, and the second connection electrode 671 formed on the additional insulating layer 660 is formed.
  • the first electrode 630 and the second electrode 631 formed on the insulating layer 620 and the insulating layer 620 are electrically connected to the first connection electrode 670 and the second connection electrode 671.
  • the additional insulating layer 660 is substantially the same as the insulating layer 200 or the upper insulating layer 280 described in FIGS. 4 and 7.
  • the additional insulating layer 660 is a repetition consisting of a combination of non-conductive reflective layers 660, e.g. TiO 2 / SiO 2 , made of a non-conductive material that reflects light generated in the active layer to the plurality of semiconductor layers 610. Distributed Bragg reflectors of the laminated structure).
  • the number of openings 661 provided in the additional insulating layer 660 may be determined as necessary.
  • the first connection electrode 670 is electrically connected to the first semiconductor layer 611 through an opening 661 provided in the additional insulating layer 660, and the second connection electrode 671 is provided. Is electrically connected to the second semiconductor layer 612 through an opening 661 provided in the additional insulating layer 660.
  • the first connection electrode 670 is electrically connected to the first electrode 630 through an opening 621 provided in the insulating layer 620, and the second connection electrode 671 is provided in the insulating layer 620. It is electrically connected to the second electrode 631 through the opened opening 621. Except as described in FIG.
  • the semiconductor light emitting device 600 is substantially the same as the semiconductor light emitting device 400 described in FIG. 9.
  • the flip chip structure including the first connection electrode 670 and the second connection electrode 671 is known to those skilled in the art and has been described with only a cross-sectional view.
  • the area of the lower surface of the first electrode 430, 510, and 630 and the second electrodes 431, 511, and 631 on the insulating layers 420, 520, and 620 is the area of the lower surface.
  • the area of the upper surface of only one of the first electrode 430, 510, 630 and the second electrode 431, 511, 631 may be included in the scope of the present disclosure.
  • FIG. 12 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a substrate 10, a plurality of semiconductor layers 30, 40, and 50, a reflective layer 91, a first connection electrode 71, a second connection electrode 75, a first electrode 81, and a first electrode. 2 electrodes 85 are included. It is a figure explaining the cross section cut along the A-A line of FIG. Hereinafter, the group III nitride semiconductor light emitting element will be described as an example.
  • Sapphire, SiC, Si, GaN and the like are mainly used as the substrate 10, and the substrate 10 may be finally removed.
  • the plurality of semiconductor layers may include a buffer layer 20 formed on the substrate 10, a first semiconductor layer 30 having a first conductivity (for example, Si-doped GaN), and a second semiconductor layer having a second conductivity different from the first conductivity. (Eg, Mg-doped GaN) and an active layer 40 interposed between the first semiconductor layer 30 and the second semiconductor layer 50 to generate light through recombination of electrons and holes (eg, InGaN / ( In) GaN multi-quantum well structure).
  • Each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer 20 may be omitted.
  • the reflective layer 91 reflects light from the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50.
  • the reflective layer 91 is formed of a non-conductive reflective film to reduce light absorption by the metal reflective film.
  • the reflective layer 91 includes, for example, a distributed Bragg reflector 91a, a dielectric film 91b and a clad film 91c.
  • the dielectric film 91b or the clad film 91c may be omitted.
  • the distributed Bragg reflector 91a is nonconductive
  • the entirety of the dielectric film 91b, the distributed Bragg reflector 91a and the clad film 91c function as the nonconductive reflecting film 91.
  • the distribution Bragg reflector 91a reflects light from the active layer 40 toward the substrate 10 side.
  • the distribution Bragg reflector 91a is preferably formed of a light transmitting material (eg, SiO 2 / TiO 2) to prevent absorption of light.
  • the dielectric film 91b is positioned between the plurality of semiconductor layers 30, 40, and 50 and the distribution Bragg reflector 91a, and the dielectric film (for example, SiO 2 ) having a refractive index smaller than the effective refractive index of the Distribution Bragg reflector 91a. It may be made of.
  • the effective refractive index refers to the equivalent refractive index of light that can travel in a waveguide made of materials having different refractive indices.
  • the dielectric film 91b may also help reflection of light, and may also function as an insulating film electrically blocking the first connection electrode 71 from the second semiconductor layer 50 and the active layer 40.
  • the clad film 91c is formed on the distributed Bragg reflector 91a, and the clad film 91c also has a lower material than the effective refractive index of the distributed Bragg reflector 91a (eg, Al 2 O 3 , SiO 2, SiON, MgF, CaF). It can be made of).
  • a lower material than the effective refractive index of the distributed Bragg reflector 91a eg, Al 2 O 3 , SiO 2, SiON, MgF, CaF. It can be made of).
  • a large portion of light generated in the active layer 40 is reflected by the dielectric film 91b and the distributed Bragg reflector 91a toward the first semiconductor layer 30.
  • the relationship between the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c can be described in terms of an optical waveguide.
  • the optical waveguide is a structure that guides the light by using total reflection by surrounding the light propagation part with a material having a lower refractive index. From this point of view, when the distributed Bragg reflector 91a is viewed as the propagation section, the dielectric film 91b and the clad film 91c surround the propagation section and can be viewed as part of the optical waveguide.
  • the reflective layer 91 is formed with at least one first opening 63, a plurality of second openings 5, 7 and a plurality of third openings 65 used as electrical connection passages.
  • the plurality of first openings 63 are formed up to a part of the reflective layer 91, the second semiconductor layer 50, the active layer 40, and the first semiconductor layer 30, and the plurality of second openings 5 are formed.
  • 7 is formed through the reflective layer 91, and a plurality of third openings 65 are formed near the edge (see FIG. 17).
  • the plurality of second openings 5, 7 comprises an internal opening 5 and at least two peripheral openings 7 located around the internal opening.
  • the plurality of second openings 5, 7 in this example comprises one inner opening 5 and four peripheral openings 7.
  • the inner opening 5 and the peripheral opening 7 are passageways for hole supply.
  • the inner opening 5 is located approximately in the center of the semiconductor light emitting element, and is located between the first electrode 81 and the second electrode 85.
  • the inner opening 5 and the peripheral opening 7 are described further below.
  • the first connection electrode 71 and the second connection electrode 75 are formed on the reflective layer 91, for example, on the clad film 91c.
  • the first connection electrode 71 extends into the plurality of first openings 63 to be electrically connected to the first semiconductor layer 30.
  • the second connection electrode 75 is electrically connected to the second semiconductor layer 50 through the plurality of second openings 5 and 7.
  • the inner opening 5 and the plurality of peripheral openings 7 are electrically connected by the second connection electrode 75.
  • the second connection electrode 75 has a quadrangular plate shape as shown in FIG. 17 and covers the inner opening 5 and the plurality of peripheral openings 7.
  • the first connection electrode 71 is formed in a closed loop shape to surround the second connection electrode 75.
  • the semiconductor light emitting device includes a third connection electrode 73.
  • the third connection electrode 73 supplies holes to the second semiconductor layer through the third opening 65.
  • the third connection electrode 73 is positioned outside the second connection electrode 75 to connect the plurality of third openings 65 in a closed loop shape.
  • the semiconductor light emitting device may include a conductive film 60 between the plurality of semiconductor layers 30, 40, 50 and the reflective layer 91, for example, between the second semiconductor layer 50 and the dielectric film 91b.
  • the conductive layer 60 may be formed of a current diffusion electrode (ITO, etc.), an ohmic metal layer (Cr, Ti, etc.), a reflective metal layer (Al, Ag, etc.), or a combination thereof.
  • the conductive film 60 is preferably made of a light transmissive conductive material (eg, ITO).
  • the second connection electrode 75 and the third connection electrode 73 are connected to the conductive layer 60 by connecting to the plurality of second openings 5 and 7 and the plurality of third openings 65, respectively.
  • the dielectric film 91b extends between the conductive film 60 and the distributed Bragg reflector 91a to the inner surface of the first opening 63, thereby connecting the first connection electrode 71 to the second semiconductor layer 50.
  • the active layer 40 and the second connection electrode 75 may be formed between the dielectric film 91b and the conductive film 60.
  • the inner opening 5 of the plurality of second openings 5, 7 functions to further increase light emission as compared to the case where there is no inner opening 5 in the local area in which the inner opening 5 is located. This is further described below.
  • the number, spacing, and arrangement of the first openings 63, the second openings 5, 7, and the third openings 65 are used for the size of the semiconductor light emitting device, the current spreading and the uniform current supply, and the uniformity of the light emission. Can be adjusted appropriately.
  • One or more inner openings 5 may be formed differently from those shown in FIG. 17.
  • the plurality of peripheral openings 7, the plurality of first openings 63, and the plurality of inner openings 5 may be formed based on the inner opening 5.
  • the third opening 65 of is formed symmetrically.
  • a current is supplied through the plurality of first openings 63 and the plurality of second openings 5, 7, and when the current is nonuniform, some of the first openings 63 and the second openings 5, 7 are supplied. This can be biased, which can lead to deterioration in locations where current is biased in the long run.
  • the first connection electrode 71 is formed in a closed loop shape to surround the second connection electrode 75, and the third connection electrode 73 also surrounds the second connection electrode 75 and has a closed loop shape.
  • the closed loop shape is not limited to the complete closed loop shape, but also includes a closed loop shape (see FIG. 19) with a part of which is closed.
  • the closed loop shape may have a shape along the outer shape of the light emitting surface of the semiconductor light emitting device to improve the uniformity of the current distribution.
  • the electrical opening to the inner opening 5 may be difficult or other complicated designs may have to be taken into account in this example, so that the inner opening 5 may be considered.
  • the plurality of peripheral openings 7 become currents having the same polarity, that is, hole supply passages. As described above, when both the inner opening 5 and the plurality of peripheral openings 7 become the hole supply passages, from the viewpoint of electron supply, the plurality of semiconductor layers 30, 40, 50 under the second connection electrode 75. ) Is expected to be smaller than the electron density in the plurality of semiconductor layers 30, 40, 50 outside the second connection electrode 75.
  • the present disclosure confirmed that the light emission increased in the plurality of semiconductor layers 30, 40, and 50 under the second connection electrode 75 as compared with the case where there was no internal opening 5.
  • the semiconductor layers 30, 40, and 50 under the second connection electrode 75 holes having a relatively high density due to the internal openings 5 attract electrons in a region having a relatively low hole density. It is assumed that this is caused by an increase in the recombination rate of the holes.
  • the inner opening 5 inside the second connection electrode 75 while the second openings 5, 7 and the plurality of third openings 65 achieve an improved uniform current distribution in a closed loop shaped arrangement and a symmetrical arrangement. ) May be maintained or increased.
  • a suitable value of the area of the second connection electrode 75 or the distance between the inner opening 5 and the peripheral opening 7 can be found. For example, as the distance between the inner opening 5 and the peripheral opening 7 increases, the area of the second connection electrode 75 increases and the area of which the hole density is relatively high increases. If the area of the second connection electrode 75 is increased, the hole supply can be made larger. In order to maintain the light emitting performance of the semiconductor light emitting device, it is preferable that the temperature difference between the positions on the light emitting surface is small. If the area of the second connection electrode 75 is increased, the number of electrical connections with the second electrode 85 to be described later may be further increased, and may be more advantageous for heat dissipation through the second electrode 85.
  • the area of the second connection electrode 75 when the area of the second connection electrode 75 is increased, a region having a relatively high hole density on the light emitting surface increases, which may not be good in terms of uniformity.
  • the extent to which the holes attract electrons to emit light may be influenced by the area of the second connection electrode 75 or the distance and number of the inner opening 5 and the peripheral opening 7. Therefore, it is possible to determine the area of the second connection electrode 75 or the distance and the number of the peripheral opening 7 and the area of the second connection electrode 75 by selecting which advantage to select in the design of the semiconductor light emitting device.
  • the semiconductor light emitting device includes an insulating layer 95 covering the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73 on the reflective layer 91. At least one fourth opening 67, at least one fifth opening 68, and at least one sixth opening 69 are formed in the insulating layer 95.
  • the insulating layer 95 may be made of SiO 2 .
  • the first electrode 81 and the second electrode 85 are formed on the insulating layer 95.
  • the first electrode 81 is electrically connected to the first connection electrode 71 through at least one fourth opening 67 to supply electrons to the first semiconductor layer 30.
  • the second electrode 85 is electrically connected to the second connection electrode 75 through the fifth opening 68, and is electrically connected to the third connection electrode 73 through the sixth opening 69. Holes are supplied to the semiconductor layer 50.
  • the first electrode 81 and the second electrode 85 may be electrodes for eutectic bonding.
  • the semiconductor light emitting device reduces light absorption by using a non-conductive reflecting film including a distribution Bragg reflector 91a instead of a metal reflecting film.
  • a plurality of first openings 63, a plurality of second openings 5, 7, and a plurality of third openings 65 are formed to facilitate current diffusion into the plurality of semiconductor layers 30, 40, and 50. Let's do it.
  • current is supplied to the first connection electrode 71 or the third connection electrode 73 in the closed loop shape more evenly, thereby preventing deterioration due to current bias.
  • by forming the inner opening 5 covered by the innermost second connection electrode 75 light emission is maintained or increased in the inner region.
  • FIGS. 13 to 17 are diagrams illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a plurality of semiconductor layers 30, 40, 50 are grown on the substrate 10.
  • a buffer layer eg, an AlN or GaN buffer layer
  • an undoped semiconductor layer eg, an un-doped GaN
  • a substrate 10 eg, Al 2 O 3 , Si, SiC.
  • a first semiconductor layer 30 having a first conductivity eg Si-doped GaN
  • an active layer 40 InGaN / (In) GaN multi-quantum well structure
  • a second semiconductor layer 50 eg, Mg-doped GaN having a second conductivity different from the first conductivity is grown.
  • the buffer layer 20 may be omitted, and each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers.
  • the first semiconductor layer 30 and the second semiconductor layer 50 may be formed with opposite conductivity, but are not preferable in the case of a group III nitride semiconductor light emitting device.
  • the conductive film 60 is formed on the second semiconductor layer 50.
  • the conductive layer 60 may be formed of a light transmissive conductor (eg, ITO) to reduce light absorption. Although the conductive film 60 may be omitted, it is generally provided to spread the current to the second semiconductor layer 50.
  • ITO light transmissive conductor
  • the reflective layer 91 is formed on the conductive film 60.
  • the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c covering the conductive film 60 are formed.
  • the dielectric film 91b or the clad film 91c may be omitted.
  • the distributed Bragg reflector 91a is formed by stacking a pair of SiO 2 and TiO 2 a plurality of times, for example.
  • the distribution Bragg reflector 91a may be formed of a combination of a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN, and a dielectric thin film (typically SiO 2 ) having a lower refractive index.
  • a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN
  • a dielectric thin film typically SiO 2
  • the distribution Bragg reflector 91a is composed of TiO 2 / SiO 2 , it is preferable to perform an optimization process in consideration of the incident angle and reflectance according to the wavelength based on an optical thickness of 1/4 of the wavelength of the light emitted from the active layer.
  • the thickness of each layer does not necessarily have to conform to the optical thickness of 1/4 of the wavelength.
  • the number of combinations is suitable for 4 to 20 pairs.
  • the effective refractive index of the distribution Bragg reflector 91a is larger than the refractive index of the dielectric film 91b for the reflection and guide of light.
  • the dielectric film 91b may be made of SiO 2 , and the thickness thereof is appropriately 0.2um to 1.0um. Prior to the deposition of the distributed Bragg reflector 91a requiring precision, by forming the dielectric film 91b having a predetermined thickness, the distributed Bragg reflector 91a can be stably manufactured and can also help reflection of light. .
  • the clad film 91c may be made of a metal oxide such as Al 2 O 3 , a dielectric film 91b such as SiO 2 , SiON, MgF, CaF, or the like.
  • the clad film 91c may also be formed of SiO 2 having a refractive index of 1.46 smaller than the effective refractive index of the distribution Bragg reflector 91a.
  • the clad film 91c is positioned below It is preferable to be thicker than [lambda] / 4n so as to be differentiated from the top layer of the Bragg reflector 91a.
  • the clad film 91c is not only burdened with the subsequent steps of forming the plurality of first openings 63 and the plurality of second openings 5, 7 but also because the increase in thickness does not contribute to the improvement of efficiency and only the material cost can be increased. ) Is not too thick beyond 3.0um.
  • the maximum value of the clad film 91c is formed within 1 ⁇ m to 3 ⁇ m. It will be advisable to be. However, in some cases, it is not impossible to form more than 3.0um.
  • the distribution Bragg reflector 91a and the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73 are in direct contact with each other, a part of the light traveling through the distribution Bragg reflector 91a Absorption may occur by the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73. Therefore, by introducing the clad film 91c and the dielectric film 91b having a lower refractive index than the distribution Bragg reflector 91a as described above, the amount of light absorption can be greatly reduced.
  • a case in which the dielectric film 91b is omitted may be considered, which is not preferable from the viewpoint of the optical waveguide, but from the viewpoint of the overall technical idea of the present disclosure, it is composed of the distributed Bragg reflector 91a and the clad film 91c. There is no reason to rule out this. Instead of the distribution Bragg reflector 91a, one may consider the case where the dielectric film 91b made of TiO 2 is used as the dielectric material. In the case where the distribution Bragg reflector 91a is provided with the SiO 2 layer on the uppermost layer, the case where the clad film 91c is omitted may also be considered.
  • the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c serve as an optical waveguide as a non-conductive reflecting film, and preferably have a total thickness of 1 to 8 um.
  • the plurality of first openings 63 and the plurality of second openings 5 in the reflective layer 91 by, for example, dry etching or wet etching, or a combination thereof. 7 and a plurality of third openings 65 are formed.
  • the first opening 63 is formed to the reflective layer 91, the second semiconductor layer 50, the active layer 40, and a portion of the first semiconductor layer 30.
  • the second openings 5, 7 and the third opening 65 are formed to penetrate the reflective layer 91 to expose a portion of the conductive film 60.
  • the first opening 63, the second openings 5, 7 and the third opening 65 may be formed after the formation of the reflective layer 91, but alternatively, before the conductive film 60 is formed or the conductive film 60 is formed. After the formation, the first openings 63 are partially formed in the plurality of semiconductor layers 30, 40, and 50, and the reflective layers 91 are formed to cover the first openings 63, and then further penetrate the reflective layers 91.
  • the first opening 63 can be formed through the process of, and the second openings 5, 7 and the third opening 65 can be formed simultaneously with the further process or in another process.
  • the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73 are formed on the reflective layer 91.
  • the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73 may be deposited using sputtering equipment, E-beam equipment, or the like.
  • the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73 may be formed using Cr, Ti, Ni, or a combination thereof for stable electrical contact.
  • the same reflective metal layer may be included.
  • the first connection electrode 71 may be formed to contact the first semiconductor layer 30 through the plurality of first openings 63, and the second connection electrode 75 may include the plurality of second openings 5 and 7. ),
  • the third connection electrode 73 may be formed to contact the conductive layer 60 through the plurality of third openings 65.
  • an insulating layer 95 is formed to cover the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73.
  • Representative material of the insulating layer 95 is SiO 2 , without being limited thereto, SiN, TiO 2 , Al 2 O 3 , Su-8 and the like may be used.
  • at least one fourth opening 67, at least one fifth opening 68, and at least one sixth opening 69 are formed in the insulating layer 95.
  • the first electrode 81 and the second electrode 85 may be deposited on the insulating layer 95 using sputtering equipment, E-beam equipment, or the like.
  • the first electrode 81 is connected to the first connection electrode 71 through at least one fourth opening 67
  • the second electrode 85 is at least one fifth opening 68 and at least one agent. It is connected to the second connection electrode 75 and the third connection electrode 73 through the six opening 69.
  • the first electrode 81 and the second electrode 85 may be electrically connected to electrodes provided outside (package, COB, submount, etc.) by a method such as stud bump, conductive paste, and eutectic bonding.
  • a method such as stud bump, conductive paste, and eutectic bonding.
  • the semiconductor light emitting device according to the present example since the first electrode 81 and the second electrode 85 can be formed on the insulating layer 95 by the same process, there is almost no height difference between the two electrodes. Thus there is an advantage in the case of eutectic bonding.
  • the uppermost portions of the first electrode 81 and the second electrode 85 are eutectic bonding such as Au / Sn alloy and Au / Sn / Cu alloy. It can be formed of a material.
  • FIG. 18 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device is substantially the same as the semiconductor light emitting device described with reference to FIGS. 12 to 17 except for the shape of the second connection electrode 75. Therefore, duplicate descriptions are omitted.
  • the second connection electrode 75 may include a closed loop shaped branch connecting the plurality of peripheral openings 7 and a connecting branch 8 connecting the inner opening 5 and the plurality of peripheral openings 7. have. As the area of the second connection electrode 75 is reduced, the light absorption amount may be reduced.
  • FIG. 19 is a diagram illustrating another example of the semiconductor light emitting device according to the present disclosure
  • FIG. 20 is a diagram illustrating a cross section taken along line B-B in FIG. 19.
  • the first connection electrode 71 supplies holes
  • the second connection electrode 75 and the third connection electrode 73 supply electrons
  • the second connection electrode 75 is a closed loop.
  • a point having a shape, the point where the inner opening 5 is not directly connected to the peripheral opening 7, but electrically connected by the second electrode 85, and the second electrode 85 is the insulating layer 95.
  • connection branch 72 extending between the strings of the connection electrode 73 and a point where the area of the first electrode 81 is smaller than the area of the second electrode 85. It is substantially the same as the semiconductor light emitting element described in FIG. Therefore, duplicate descriptions are omitted.
  • the inner region has a relatively high electron density, so that light emission can be maintained or improved in the inner region by attracting holes from other regions to recombine them.
  • the area of the first electrode 81 and the second electrode 85 may be changed as necessary, and a connection branch 72 may be added for electrical connection.
  • 21 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes an additional first connection electrode 77 connecting the plurality of first openings 63 in a closed loop shape, and an additional third connection connecting the plurality of third openings 65 in a closed loop shape. It is substantially the same as the semiconductor light emitting device described in FIGS. 12 to 17 except for including the electrode 79. Therefore, duplicate descriptions are omitted.
  • the semiconductor light emitting device When the semiconductor light emitting device increases in size, such as a large area and a high-power light emitting device, the semiconductor light emitting device may further include closed loop connection electrodes 77 and 79 to obtain uniform current distribution. In such a large area semiconductor light emitting device, a high brightness is required. Therefore, the semiconductor light emitting device according to the present disclosure, which maintains and increases light emission in the inner region by providing the inner opening 5, can be well applied to a large area semiconductor light emitting device.
  • 22 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device is substantially the same as the semiconductor light emitting device described with reference to FIGS. 12 to 17 except that the third connection electrode is deleted and the number of first openings 63 connected by the first connection electrode is increased. Same as Therefore, duplicate descriptions are omitted.
  • the uniformity of the current distribution can be achieved only by the two connecting electrodes 71 and 73, and the inner opening 5 is provided in the inner region in order to emit light as much as the light emitting area is small.
  • the maintenance or increase of luminescence can be achieved.
  • FIG. 23 is a view showing still another example of the semiconductor light emitting device according to the present disclosure.
  • an ohmic contact between the first connection electrode 71 and the first semiconductor layer 30 and an ohmic contact layer 52 are added to correspond to the second opening 63 on the transparent conductive film 60. It is substantially the same as the semiconductor light emitting device described in FIGS. 12-17 except that layer 56 is added.
  • the first connection electrode 71 leads to the first opening 63 to contact the ohmic contact layer 56, and the second connection electrode 73. 75 to the second opening 65 to lead to the ohmic contact layer 52. Is in contact with.
  • an ohmic metal Cr, Ti, etc.
  • the ohmic contact layers 52 and 56 lower the operating voltage of the semiconductor light emitting device.
  • a light absorption prevention film or a current block layer may be added between the second semiconductor layer 50 and the transparent conductive film 60 in correspondence with the ohmic contact layer 52.
  • FIG. 24 is a diagram illustrating an embodiment of a semiconductor light emitting device according to the present disclosure.
  • FIG. 24A is a top view of the semiconductor light emitting device
  • FIG. 24B is a cross-sectional view taken along the line CC ′ of the semiconductor light emitting device of FIG. 24A.
  • the semiconductor light emitting device includes a plurality of semiconductor layers 30, 40 and 50, a non-conductive reflecting film 91, an insulating layer 95, first electrode portions 56, 71 and 81 and a second electrode. And portions 52, 55, 75, and 85.
  • the plurality of semiconductor layers 30, 40, and 50 may include a first semiconductor layer 30, a second semiconductor layer 50, and an active layer 40.
  • the first semiconductor layer 30 has a first conductivity
  • the second semiconductor layer 50 has a second conductivity different from the first conductivity.
  • the active layer 40 is interposed between the first semiconductor layer 30 and the second semiconductor layer 50 and generates light through recombination of electrons and holes.
  • the non-conductive reflective film 91 is formed on the plurality of semiconductor layers 30, 40, and 50, and reflects the light generated by the active layer 40 toward the first semiconductor layer 30.
  • the non-conductive reflective film 91 is formed on the plurality of semiconductor layers 30, 40, and 50 with a non-conductive material to reduce light absorption by the metal reflective film.
  • the nonconductive reflecting film 91 functions as a reflecting film, but is preferably made of a light transmitting material to prevent absorption of light.
  • the nonconductive reflecting film 91 may be made of a light transmitting dielectric material such as SiOx, TiOx, Ta2O5, and MgF2.
  • the non-conductive reflecting film 91 is made of SiOx
  • the non-conductive reflecting film 91 since the non-conductive reflecting film 91 has a lower refractive index than the p-type semiconductor layer 50 (for example, GaN), it is possible to partially reflect light above the critical angle toward the semiconductor layers 30, 40, and 50. Will be.
  • the non-conductive reflecting film 91 is made of a distributed Bragg reflector (DBR, for example, DBR of a combination of SiO 2 and TiO 2)
  • DBR distributed Bragg reflector
  • the insulating layer 95 is formed on the nonconductive reflecting film 91.
  • the insulating layer 95 may be made of a dielectric (eg, SiO 2 ).
  • the first electrode portions 56, 71, 81 and the second electrode portions 52, 55, 75, and 85 each include an upper electrode 81, 85.
  • the first electrode portions 56, 71, and 81 are electrically connected to the first semiconductor layer 30, and the second electrode portions 52, 55, 75, and 85 are electrically connected to the second semiconductor layer 50. do.
  • the first electrode part 56, 71, 81 supplies one of electrons and holes to the first semiconductor layer 30, and the second electrode part 52, 55, 75, 85 has a second semiconductor layer 50. To supply either electrons or holes.
  • the central region 96 of the semiconductor light emitting device is formed in the insulating layer 95 and is formed between the upper electrodes 81 and 85. As shown in FIG.
  • the intersection point of the solid line 101 connecting the corners of the semiconductor light emitting device is the center of the semiconductor light emitting device, and a predetermined region from the center of the semiconductor light emitting device is referred to as the central region 96.
  • the insulating layer 95 in the central region 96 is preferably flat.
  • the reason why the insulating layer 95 is flat in the central region 96 is to prevent cracks occurring in the non-conductive reflecting film 91 or the insulating layer 95.
  • the semiconductor light emitting device is pushed up with a pin to separate the semiconductor light emitting device from the tape. At this time, the pin pushes the insulating layer 95 in the central region 96 of the semiconductor light emitting device.
  • the central region 96 of the uppermost layer has a protrusion or is not flat
  • the non-conductive reflective film of the central region 96 ( 91 or the insulating layer 95 is easily cracked or broken. This is because when the non-conductive reflecting film 91 or the insulating layer 95 is cracked or broken, the performance of the semiconductor light emitting device is remarkably degraded, the insulation is poor, and the reliability of the semiconductor light emitting device is low.
  • the branch electrode 55 When the branch electrode 55 is formed below the insulating layer 95 in the central region 96, the branch electrode 55 is thin and long so as to pass under the insulating layer 95 where the central region 96 is formed.
  • the insulating layer 95 of 96 does not have protrusions or are formed flat.
  • the connecting electrodes 71 and 75 are formed below the insulating layer 95 in the central region 96 so as not to be wider than the width of the central region 96, the insulating layer 95 is formed in the central region 96. It is formed to have or not be flat.
  • the central region 96 may not have protrusions or be formed flat.
  • the branch electrode 55 is not formed below the insulating layer 95 in the central region 96 or wider than the central region 95. desirable.
  • the connection electrodes 71 and 75 under the insulating layer 95 in the central region 96 may not be formed or may be formed wider than the central region 95.
  • the branch electrode 55 is not formed under the insulating layer 95 in the central region 96.
  • the branch electrodes 55 are formed wider than the central region 95, the brightness of the semiconductor light emitting device can be lowered, so they are not used well. If a method of preventing light absorbed by the branch electrodes 55 is used together, a method in which the branch electrodes 55 are formed wider than the central region 95 may be used.
  • the pin has a diameter of 32 ⁇ m, the diameter of the central region 96 is preferably wider than the diameter of the pin, the diameter of the central region 96 may vary according to the diameter of the pin.
  • the second electrode portions 52, 55, 75, and 85 include branch electrodes 55.
  • the branch electrode 55 is formed below the nonconductive reflecting film 91 and is formed on the second semiconductor layer 50.
  • the branch electrode 55 is formed long on the second semiconductor layer 50 to spread the current of the second semiconductor layer 50.
  • the branch electrode 55 is formed of a metal, and the metal is preferably narrow because it absorbs light.
  • the branch electrodes 55 are formed by breaking without passing through the central region 96.
  • the first electrode parts 56, 71, 81 and the second electrode parts 52, 55, 75, and 85 each include connection electrodes 71 and 75.
  • the connecting electrodes 71 and 75 are formed on the nonconductive reflecting film 91.
  • the connection electrodes 71 and 75 may be formed to be wide to cover most of the non-conductive reflecting film 91. This is because the connection electrodes 71 and 75 absorb the impact of the pins on the nonconductive reflecting film 91 to prevent cracking or breaking of the nonconductive reflecting film 91.
  • the connecting electrodes 71 and 75 are made of a metal, and the connecting electrodes 71 and 75 can also absorb light, it is considered that a narrower method is a method of increasing luminance.
  • connection electrodes 71 and 75 are absorbed.
  • this wide did not have much effect on brightness. Therefore, by forming the connection electrodes 71 and 75 on the nonconductive reflecting film 91 in a wide manner, the stability and reliability of the semiconductor light emitting device can be improved.
  • one of the connection electrodes 71 and 75 forms a plurality of openings 102, and another connection electrode 71 and 75 is formed in the plurality of openings 102.
  • a connecting electrode 75 having a plurality of openings 102 is formed, and a connecting electrode 71 is formed in the plurality of openings 102.
  • the branch electrode 55 is formed on the second semiconductor layer 50.
  • the connection electrode 75 formed on the non-conductive reflective film 91 the branch electrode 55 and the connection electrode 75 are electrically connected to each other through two second openings 65 formed in the non-conductive reflective film 91.
  • the branch electrode 55 and the connection electrode 75 are electrically connected to the second semiconductor layer 50.
  • the plurality of ohmic contact layers 56 and the connection electrode 71 are electrically connected through the plurality of first openings 63.
  • the connection electrode 75 is not limited to being electrically connected to the first semiconductor layer 30 or the second semiconductor layer 50.
  • FIG. 25 illustrates another embodiment of a semiconductor light emitting device according to the present disclosure.
  • FIGS. 25A and 25B show the semiconductor light emitting device as viewed from above.
  • the semiconductor light emitting device of FIGS. 25A and 25B is an example in which a portion in which connection electrodes 71 and 75 are formed to absorb light and lower brightness is formed to a minimum.
  • connection electrodes 71 and 75 may be formed under the insulating layer 95 on which the central region 96 is formed.
  • the branch electrode 55 may be formed except under the insulating layer 95 where the center region 96 is formed.
  • the connection electrode 75 may be formed slightly wider than the central region 96.
  • at least one of the connection electrodes 71 and 75 may be formed on the nonconductive reflective film 91 to partially protect the cracks or cracks of the nonconductive reflective film 91.
  • the shape of the connection electrode 75 formed in the central region 96 is not limited to a circle, but may be changed in a pin shape or as necessary.
  • connection electrodes 71 and 75 and the branch electrode 55 are not formed below the insulating layer 95 on which the center region 96 is formed.
  • An example in which the connection electrodes 71 and 75 and the branch electrode 55 are not formed may be the central region 96.
  • 26 is a diagram illustrating an example of a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a plurality of semiconductor layers 30, 40, and 50, a nonconductive reflecting film 91, an insulating layer 95, a first electrode portion 75, and a second electrode portion 85.
  • the first electrode portion 75 and the second electrode portion 85 may include lower electrodes 71 and 81, branch electrodes 98, connection electrodes 72 and 82, and bonding pads 101 and 102.
  • the plurality of semiconductor layers 30, 40, and 50 may include a first semiconductor layer 30, a second semiconductor layer 50, and an active layer 40.
  • the first semiconductor layer 30 has a first conductivity
  • the second semiconductor layer 50 has a second conductivity.
  • the active layer 40 is formed between the first semiconductor layer 30 and the second semiconductor layer 50 and generates light.
  • the non-conductive reflective film 91 is formed on the plurality of semiconductor layers 30, 40, and 50 so as to reflect light generated in the active layer toward the first semiconductor layer 30, and may be formed of a dielectric.
  • the nonconductive reflector 91 may be a distributed Bragg reflector.
  • the insulating layer 95 is formed on the nonconductive reflecting film 91.
  • the insulating layer 95 may be a dielectric. For example, it may be SiO 2 .
  • the first electrode portion 75 is electrically connected to the first semiconductor layer 30 and supplies one of electrons and holes.
  • the second electrode unit 85 is electrically connected to the second semiconductor layer 50 and supplies the other one of electrons and holes. At least one of the first electrode portion 75 and the second electrode portion 85 includes connection electrodes 72 and 82.
  • connection electrodes 72 and 82 are formed between the nonconductive reflecting film 91 and the insulating layer 95 and may cover 50% or more on the nonconductive reflecting film 91. In this case, one of the connection electrodes 72 and 82 may cover 50% or more, and the sum of the areas of the connection electrodes 72 and 82 may also cover 50% or more of the non-conductive reflective film 91.
  • the connection electrodes 72 and 82 may be formed of metal. For example, it is preferable to form with Cr, Ti, Ni, Au, Ag, TiW, Pt, Al, etc.
  • the lower electrodes 71 and 81, the branch electrodes 98, the connection electrodes 72 and 82, the bonding pads 101 and 102, and the like are formed in the semiconductor light emitting device, a plurality of metal layers are formed.
  • the lowermost layer should have high bonding strength and bonding strength, and materials such as Cr and Ti may be mainly used, and Ni, Ti, TiW, and the like may also be used.
  • As the top layer Au is used for wire bonding or for connection with external electrodes. In order to reduce the amount of Au and compensate for the relatively soft Au properties, Ni, Ti, TiW, W, or the like is used between the lowermost layer and the uppermost layer depending on the required specification, or when a high reflectance is required. , Al, Ag and the like are used.
  • connection electrode 82 of the second electrode portion 85 preferably forms a plurality of openings 99, and the connection electrode 72 of the first electrode portion 75 may be provided in the plurality of openings 99. Can be.
  • at least one of the first electrode portion 75 and the second electrode portion 85 may include a branch electrode 98.
  • the branch electrode 98 may be formed between the plurality of semiconductor layers 30, 40, and 50 and the non-conductive reflective film 91, and the branch electrode 98 and the connection electrodes 72 and 82 may be electrically connected to each other.
  • the refractive index of the insulating layer 95 covering the nonconductive reflecting film 91 is similar to that of the nonconductive reflecting film 91, so that the refractive index is not reflected and the transmission is good. Thus, some of the light that is not reflected by the non-conductive reflecting film 91 exits to the insulating layer 95 and has a problem in that light efficiency is lowered. Thus, the light passing through the insulating layer 95 is covered by the connection electrodes 72 and 82 on the non-conductive reflective film 91 as a whole to reflect the light exiting into the insulating layer 95. For example, the connecting electrode 82 of the second electrode portion 85 entirely covers the non-conductive reflective film 91.
  • the opening 99 formed by the second electrode portion 85 is formed, and it is preferable to allow the first electrode 75 to pass through the opening 99.
  • the first electrode portion 75 may or may not have the connection electrode 72.
  • each island may be formed in the plurality of openings 99 of the connection electrode 82 of the second electrode portion 85.
  • the number of islands of the connection electrode 72 provided in the opening 99 may be determined according to the number of the openings 99 of the connection electrodes 82 formed on the non-conductive reflective film 91.
  • it is preferable that only the first electrode portion 75 is formed in the opening 99 of the second electrode portion 85.
  • the first electrode portion 75 forms an opening on the non-conductive reflecting film 91
  • only the second electrode portion 85 is formed in the opening 99 of the first electrode portion 75.
  • FIG 27 illustrates another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 27A illustrates an example in which one of the connection electrodes 72 and 82 covers 50% or more of the plurality of islands on the non-conductive reflective film 91.
  • the connecting electrode 72 of the first electrode portion 75 forms a plurality of islands
  • the connecting electrode 82 of the second electrode portion 85 does not completely surround the first electrode portion 75, but only a portion thereof. It is formed so that, one side can be connected as shown in (a) of FIG.
  • the connection electrode 82 of the second electrode unit 85 may be formed of a plurality of islands.
  • one of the connection electrodes 72 and 82 forms a plurality of islands, and covers 50% or more of the plurality of islands on the non-conductive reflecting film 91 and the other of the connection electrodes 72 and 82. Is an example of surrounding a plurality of islands.
  • the connecting electrode 72 of the first electrode portion 75 forms a plurality of islands
  • the connecting electrode 82 of the second electrode portion 85 forms a plurality of openings 99. Islands are respectively provided in the plurality of openings 99, and the plurality of islands cover 50% or more of the non-conductive reflecting film.
  • FIG. 28 is a diagram illustrating an example of a nonconductive reflective film included in a semiconductor light emitting device according to the present disclosure.
  • the nonconductive reflecting film 91 may be made of a single dielectric layer or may have a multilayer structure.
  • the non-conductive reflecting film 91 is formed of a non-conductive material to reduce light absorption by the metal reflecting film.
  • the non-conductive reflecting film 91 is a dielectric film 91b and a distribution Bragg reflector 91a.
  • the height difference occurs due to the same structure as the lower electrodes 71 and 81 (see FIG. 26). Therefore, prior to the deposition of the distributed Bragg reflector 91a, which requires precision, the dielectric film 91b having a predetermined thickness is formed, whereby the distributed Bragg reflector 91a can be stably manufactured, and also helps to reflect light. Can give
  • the material of the dielectric film 91b is suitably SiO 2 , and the thickness thereof is preferably 0.2 ⁇ m to 1.0 ⁇ m. If the thickness of the dielectric film 91b is too thin, it may be insufficient to cover the lower electrodes 71 and 81 having a height of about 2 ⁇ m to 3 ⁇ m. If the thickness of the dielectric film 91b is too thin, the subsequent openings 62 and 63 may be formed. It can be a burden. The thickness of the dielectric film 91b may then be thicker than the thickness of the subsequent distribution Bragg reflector 91a. In addition, it is necessary to form the dielectric film 91b in a manner more suitable for securing device reliability.
  • the dielectric film 91b made of SiO 2 is preferably formed by Chemical Vapor Deposition (CVD), and particularly, Plasma Enhanced CVD (PECVD).
  • CVD Chemical Vapor Deposition
  • PECVD Plasma Enhanced CVD
  • the chemical vapor deposition method is advantageous compared to physical vapor deposition (PVD), such as E-Beam Evaporation.
  • PVD physical vapor deposition
  • the dielectric film 91b is preferably formed by chemical vapor deposition to reduce the height difference and ensure reliable insulation. Therefore, it is possible to secure the function as a reflective film while ensuring the reliability of the semiconductor light emitting element.
  • the distributed Bragg reflector 91a is formed on the dielectric film 91b.
  • the distributed Bragg reflector 91a is formed by stacking a pair of SiO 2 and TiO 2 a plurality of times, for example.
  • the distribution Bragg reflector 91a may be formed of a combination of a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN, and a dielectric thin film (typically SiO 2 ) having a lower refractive index.
  • the distribution Bragg reflector 95a may be formed by repeated stacking of SiO 2 / TiO 2 , SiO 2 / Ta 2 O 2 , or SiO 2 / HfO, and SiO 2 / TiO 2 is the reflection efficiency for blue light. This is good, and with respect to UV light, SiO 2 / Ta 2 O 2 , or SiO 2 / HfO will have good reflection efficiency.
  • the distribution Bragg reflector 91a is composed of SiO 2 / TiO 2 , considering the incident angle and the reflectance according to the wavelength based on the optical thickness of 1/4 of the wavelength of the light emitted from the active layer 40 (see FIG.
  • the Distributed Bragg reflector 91a may be a physical vapor deposition (PVD), and in particular, an electron beam deposition (E-Beam Evaporation) or sputtering. It is preferable to form by Sputtering or Thermal Evaporation.
  • PVD physical vapor deposition
  • E-Beam Evaporation electron beam deposition
  • sputtering it is preferable to form by Sputtering or Thermal Evaporation.
  • the clad film 91c may be made of a metal oxide such as Al 2 O 3 , a dielectric film 91b such as SiO 2 , SiON, MgF, CaF, or the like.
  • the uppermost layer of the distributed Bragg reflector 91a composed of a plurality of pairs of SiO 2 / TiO 2 may be TiO 2 , considering that it can be made of an SiO 2 layer having a thickness of about ⁇ / 4n, the clad film 91c ) Is preferably thicker than [lambda] / 4n so as to be different from the top layer of the distributed Bragg reflector 91a.
  • the clad film 91c is too thick, not less than 3.0 ⁇ m, because not only a burden on the subsequent opening forming process but also an increase in thickness does not contribute to the efficiency improvement and only a material cost can be increased. Therefore, in order not to burden the subsequent process, the maximum value of the thickness of the clad film 91c may be appropriately formed within 1 ⁇ m to 3 ⁇ m. However, in some cases, it is not impossible to form more than 3.0um.
  • the effective refractive index of the first distributed Bragg reflector 91a is larger than that of the dielectric film 91b for the reflection and guide of light.
  • the distribution Bragg reflector 91a and the pad electrodes 101 and 102 are in direct contact with each other, part of the light traveling through the distribution Bragg reflector 91a may be absorbed by the pad electrodes 101 and 102. Therefore, when the clad film 91c having a lower refractive index than the distribution Bragg reflector 91a is introduced, light absorption by the pad electrodes 101 and 102 may be greatly reduced.
  • the dielectric film 91b-the distributed Bragg reflector 91a-the clad film 91c can be described in terms of an optical waveguide.
  • the optical waveguide is a structure that guides the light by using total reflection by surrounding the light propagation part with a material having a lower refractive index. From this point of view, when the distributed Bragg reflector 91a is viewed as the propagation section, the dielectric film 91b and the clad film 91c surround the propagation section and can be viewed as part of the optical waveguide.
  • the dielectric film 91b has an effective refractive index of the Distribution Bragg reflector 91a. It may be made of a smaller dielectric (eg SiO 2 ).
  • the effective refractive index refers to the equivalent refractive index of light that can travel in a waveguide made of materials having different refractive indices.
  • the clad film 91c may also be made of a material (eg, Al 2 O 3 , SiO 2 , SiON, MgF, CaF) that is lower than the effective refractive index of the distribution Bragg reflector 91a.
  • the distributed Bragg reflector 91a is composed of SiO 2 / TiO 2
  • the refractive index of SiO 2 is 1.46 and the refractive index of TiO 2 is 2.4
  • the effective refractive index of the distributed Bragg reflector has a value between 1.46 and 2.4. Therefore, the dielectric film 91b may be made of SiO 2 , and the thickness thereof is appropriately 0.2um to 1.0um.
  • the clad film 91c may also be formed of SiO 2 having a refractive index of 1.46 smaller than the effective refractive index of the distribution Bragg reflector 91a.
  • the dielectric film 91b is omitted from the viewpoint of the overall technical idea of the present disclosure, and is composed of the distributed Bragg reflector 91a and the clad film 91c. There is no reason to rule out this.
  • a case in which a dielectric film 91b made of TiO 2 is used may be considered.
  • the case where the clad film 91c is omitted may also be considered.
  • the dielectric film 91b and the distributed Bragg reflector 91a are designed in consideration of the reflectance of the light traveling substantially in the transverse direction, the clad is distributed even when the distributed Bragg reflector 91a includes the TiO 2 layer on the uppermost layer. It may also be conceivable if the film 91c is omitted.
  • the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c serve as an optical waveguide as the nonconductive reflecting film 91, and the total thickness is preferably 1 to 8 um.
  • the distributed Bragg reflector 91a has a higher reflectance as light L3 closer to the vertical direction reflects approximately 99% or more.
  • obliquely incident light L1 and L2 pass through the distribution Bragg reflector 91a and enter the upper surface of the clad film 91c or the non-conductive reflecting film 91 and are not covered by the pad electrodes 101 and 102.
  • light is almost reflected (L1), part of the light L2 incident on the pad electrodes 101 and 102 is absorbed.
  • 29 is a view illustrating reflection of light in the non-conductive reflective film and the connecting electrode according to the present disclosure.
  • the light emitted from the active layer 40 is emitted toward the nonconductive reflecting film 91.
  • the emitted light is reflected by the non-conductive reflecting film 91, some of which passes through without being reflected (L1). This is because the light emitted toward the insulating layer 95 has a similar refractive index between the insulating layer 95 and the nonconductive reflecting film 91, so that the light tends to escape from the nonconductive reflecting film 91 to the insulating layer 95.
  • the connecting electrodes 72 and 82 are formed to cover most of the non-conductive reflecting film 91 to reflect the light toward the plurality of semiconductor layers.
  • FIG. 30 is a view showing still another example of the semiconductor light emitting device according to the present disclosure.
  • connection electrode 72 having the first conductivity (see FIG. 26) is divided into the first connection electrode 112 and the first lower electrical connection 113, and the connection electrode 82 having the second conductivity (see FIG. 26). ) Will be described by dividing into a second connection electrode 122 and a second lower electrical connection 123.
  • the pad electrode 101 and the lower electrode 71 of the first electrode portion 75 are referred to as the first pad electrode 101 and the first lower electrode 71 and the pad electrode of the second electrode portion 85.
  • the lower electrode 81 is referred to as the second pad electrode 102 and the second lower electrode 81.
  • Fig. 30A is a diagram showing the semiconductor light emitting device seen in plan view.
  • the first electrode portion 75 includes a first pad electrode 101, a first connection electrode 112, a first lower electrode 71, and a first lower electrical connection 113, and the second electrode portion 85. ) Includes a second pad electrode 102, a second connection electrode 122, a second lower electrode 81, and a second lower electrical connection 123.
  • the first pad electrode 101 is provided on the insulating layer 95 and has a first conductivity.
  • the first connection electrode 112 is formed between the non-conductive reflecting film 91 and the insulating layer 95 and is electrically connected to the first pad electrode 101.
  • the first lower electrode 71 may be electrically connected to the first semiconductor layer 30 and may contact the first semiconductor layer 30.
  • the first lower electrical connection 113 connects the first lower electrode 71 and the first connection electrode 112.
  • the second pad electrode 102 is provided on the insulating layer 95 and has a second conductivity.
  • the second connection electrode 122 is formed between the non-conductive reflecting film 91 and the insulating layer 95 and is electrically connected to the second pad electrode 102.
  • the second lower electrode 81 may be electrically connected to the second semiconductor layer 50 and may contact the second semiconductor layer 50.
  • the second lower electrical connection 123 connects the second lower electrode 81 and the second connection electrode 122.
  • the first pad electrode 101 may be formed by avoiding the second lower electrical connection 123, and the second pad electrode 102 may be formed by avoiding the first lower electrical connection 113. .
  • the first pad electrode 101 may be formed to avoid the second connection electrode 122, and the second pad electrode 102 may be formed to avoid the first connection electrode 112. . The reason is explained in detail in FIG.
  • the distance D1 between the first pad electrode 101 and the second lower electrical connection 123 and the distance D2 between the second pad electrode 102 and the first lower electrical connection 113 on the plan view At least one or more may have a spacing.
  • At least one of) may have a spacing of more than 15um, because it is formed with a margin due to the photoresist process.
  • the distance D1 and D2 may be formed apart to have an insulation effect.
  • At least one of the distance D1 between the first pad electrode 101 and the second lower electrical connection 123 and the distance D2 between the second pad electrode 102 and the first lower electrical connection 113. Can be kept constant. This is because the distance D1 between the first pad electrode 101 and the second lower electrical connection 123 and the distance D2 between the second pad electrode 102 and the first lower electrical connection 113 should be constant. Electrostatic discharge and electrical overstes can be improved.
  • Fig. 30 (b) is a diagram showing a cross section taken along the line D-D 'in Fig. 30 (a).
  • the first lower electrical connection 113 and the first connection electrode 112 having the first conductivity are not disposed below the second pad electrode 102 having the second conductivity.
  • 31 is a view showing still another example of the semiconductor light emitting device according to the present disclosure.
  • the first pad electrode 101 forms an opening 131, and the second lower electrical connection 123 is provided in the opening 131 of the first pad electrode 101, or the second pad electrode 102 is an opening. 132 is formed, and the first lower electrical connection 113 is provided in the opening 132 of the second pad electrode 102.
  • the distance D2 between the first pad electrode 101 and the second lower electrical connection 123 and the distance D1 between the second pad electrode 102 and the first lower electrical connection 113 are constant. Can be maintained. This is because the distance D2 between the first pad electrode 101 and the second lower electrical connection 123 and the distance D1 between the second pad electrode 102 and the first lower electrical connection 113 must be constant. Electrostatic Discharge and Electrical Overstess can be improved.
  • FIG. 32 is a cross-sectional view taken along the line E-E 'of FIG. 26.
  • the first lower electrical connection 113 and the second lower electrical connection 123 may be formed to protrude from the upper surface of the non-conductive reflecting film 91, or may be formed to be recessed from the upper surface of the non-conductive reflecting film 91. Can be.
  • the insulating layer 95 or the non-conductive reflective film 95 is distorted and deposited to form the insulating layer 95 or the non-conductive layer. Cracks may occur in the malleable reflective film 91.
  • a material forming the second pad electrode 102 may be introduced into the crack, and the first electrode 75 and the second electrode 85 may be electrically connected to each other to cause a short.
  • the first pad electrode 101 may be formed to avoid the second lower electrical connection 123
  • the second pad electrode 102 may be formed to avoid the first lower electric connection 113.
  • a semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer and having electrons and holes
  • a plurality of semiconductor layers including an active layer for generating light through recombination of;
  • An insulating layer formed on the plurality of semiconductor layers and including an opening;
  • an electrode formed on the insulating layer and electrically connected to the plurality of semiconductor layers through the opening, the electrode having an upper surface and a lower surface and having an upper surface smaller than that of the lower surface.
  • the semiconductor light emitting element characterized in that the non-conductive reflective layer is made of a non-conductive material that reflects light generated in the active layer to the plurality of semiconductor layers.
  • a semiconductor light emitting element wherein an electrode is formed in the opening of the insulating layer.
  • a semiconductor light emitting element comprising the inclined side surfaces connecting the upper and lower surfaces of the electrode.
  • a semiconductor light emitting element characterized in that the inclination angle of the side surface is 70 degrees or less.
  • a semiconductor light emitting element characterized in that the side surfaces connecting the upper and lower surfaces of the electrode have a step shape.
  • an additional insulating layer formed between the plurality of semiconductor layers and the insulating layer and having a plurality of openings; And a connecting electrode formed between the additional insulating layer and the insulating layer, wherein the connecting electrode is electrically connected to the plurality of semiconductor layers through the plurality of openings provided in the additional insulating layer and electrically connected to the electrode through the opening provided in the insulating layer. And a connecting electrode connected thereto.
  • the additional insulating layer is a non-conductive reflective layer made of a non-conductive material that reflects light generated in the active layer to the plurality of semiconductor layers.
  • the semiconductor light emitting element characterized in that the insulating layer and the additional insulating layer are non-conductive reflective layers made of a non-conductive material that reflects light generated in the active layer to the plurality of semiconductor layers.
  • a semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer and having electrons and holes A plurality of semiconductor layers having an active layer that generates light through recombination of the semiconductors; A non-conductive reflecting film formed over the plurality of semiconductor layers to reflect light generated in the active layer toward the first semiconductor layer; An insulating layer formed on the nonconductive reflecting film; And a first electrode part electrically connected to the first semiconductor layer and supplying one of electrons and holes; and a second electrode part electrically connected to the second semiconductor layer and supplying the other one of electrons and holes. And an upper electrode, each of the first electrode part and the second electrode part formed on the insulating layer, wherein the insulating layer is flat in the center region between the upper electrodes.
  • At least one of the first electrode portion and the second electrode portion includes: a branch electrode formed between the plurality of semiconductor layers and the non-conductive reflective film, wherein the branch electrode is formed by removing the branch electrode under the insulating layer of the central region.
  • a semiconductor light emitting device characterized in that.
  • At least one of the first electrode portion and the second electrode portion includes: a connecting electrode formed between the non-conductive reflective film and the insulating layer, wherein the connecting electrode is formed under the insulating layer in the center region, and the connecting electrode is A semiconductor light emitting device, characterized in that it is formed wider than the center area under the insulating layer of the center area.
  • At least one of the first electrode portion and the second electrode portion includes: a connecting electrode formed between the non-conductive reflective film and the insulating layer, wherein the connecting electrode is formed under the insulating layer in the central region, and the connecting electrode is A semiconductor light emitting device, characterized in that formed is removed under the insulating layer of the central region.
  • the first electrode portion and the second electrode portion include: a connecting electrode formed between the non-conductive reflective film and the insulating layer, wherein the connecting electrode which is at least one of the first electrode portion and the second electrode portion has a plurality of openings. And a connecting electrode which is the other of the first electrode portion and the second electrode portion is provided in the plurality of openings.
  • At least one of the first electrode portion and the second electrode portion includes: a branch electrode formed between the plurality of semiconductor layers and the nonconductive reflecting film; And a connecting electrode formed between the non-conductive reflecting film and the insulating layer, wherein the branch electrode and the connecting electrode are removed under the insulating layer of the central region.
  • a semiconductor light emitting device wherein the nonconductive reflecting film includes a distributed Bragg reflector (DBR).
  • DBR distributed Bragg reflector
  • a semiconductor light emitting element wherein the insulating layer is formed of a dielectric.
  • a semiconductor light emitting element wherein the diameter of the central region is 32 ⁇ m or more.
  • At least one of the first electrode portion and the second electrode portion includes: a branch electrode formed between the plurality of semiconductor layers and the nonconductive reflecting film; and a connection electrode formed between the nonconductive reflecting film and the insulating layer; And the branch electrode and the connection electrode are electrically connected through a plurality of openings.
  • a semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer and having electrons and holes A plurality of semiconductor layers having an active layer that generates light through recombination of the semiconductors; A non-conductive reflecting film formed over the plurality of semiconductor layers to reflect light generated in the active layer toward the first semiconductor layer; An insulating layer formed on the nonconductive reflecting film; And a first electrode part electrically connected to the first semiconductor layer and supplying one of electrons and holes; and a second electrode part electrically connected to the second semiconductor layer and supplying the other one of electrons and holes. And at least one of the first electrode portion and the second electrode portion includes: a connection electrode formed between the nonconductive reflecting film and the insulating layer and covering at least 50% on the nonconductive reflecting film.
  • DBR distributed Bragg reflector
  • the connecting electrode covering 50% or more of the non-conductive reflective film included in one of the first electrode part and the second electrode part forms a plurality of openings, and is included in the other of the first electrode part and the second electrode part.
  • the connected electrode is provided in a plurality of openings, the semiconductor light emitting device.
  • a semiconductor light emitting element characterized in that the insulating layer is formed of a dielectric.
  • At least one of the first electrode portion and the second electrode portion includes: a branch electrode formed between the plurality of semiconductor layers and the non-conductive reflective film, wherein the branch electrode and the connecting electrode are electrically connected.
  • Semiconductor light emitting device includes: a branch electrode formed between the plurality of semiconductor layers and the non-conductive reflective film, wherein the branch electrode and the connecting electrode are electrically connected.
  • a semiconductor light emitting element characterized in that the connecting electrode covering at least 50% on the nonconductive reflecting film forms a plurality of openings.
  • a semiconductor light emitting element characterized in that the connecting electrode is in the form of a plurality of islands and is formed such that the area of the plurality of islands covers at least 50% on the nonconductive reflecting film.
  • connection electrode covering 50% or more of the non-conductive reflecting film included in one of the first electrode part and the second electrode part forms a plurality of islands and is included in the other one of the first electrode part and the second electrode part.
  • the connection electrode is a semiconductor light emitting device, characterized in that for wrapping a plurality of islands.
  • the nonconductive reflecting film and the insulating layer are dielectric, and the connecting electrode covering 50% or more on the nonconductive reflecting film included in one of the first electrode part and the second electrode part forms a plurality of openings, and the first electrode part. And a connection electrode included in the other one of the second electrode parts is provided in the plurality of openings.
  • a semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer and having electrons and holes A plurality of semiconductor layers having an active layer that generates light through recombination of the semiconductors; A non-conductive reflecting film formed over the plurality of semiconductor layers to reflect light generated in the active layer toward the first semiconductor layer; An insulating layer formed on the nonconductive reflecting film; And a first electrode part electrically connected to the first semiconductor layer and supplying one of electrons and holes; and a second electrode part electrically connected to the second semiconductor layer and supplying the other one of electrons and holes.
  • the first electrode unit may include: a first pad electrode provided on the insulating layer; A first connection electrode formed between the non-conductive reflecting film and the insulating layer; A first lower electrode connected to the first semiconductor layer; and a first lower electrical connection connecting the first lower electrode to the first connection electrode, wherein the second electrode part comprises: a second pad provided on the insulating layer; electrode; A second connection electrode formed between the non-conductive reflecting film and the insulating layer; A second lower electrode connected to the second semiconductor layer; and a second lower electrical connection connecting the second lower electrode and the second connection electrode, wherein the first pad electrode avoids the second lower electrical connection in plan view.
  • the semiconductor light emitting device is at least one of being formed and the second pad electrode is formed to avoid the first lower electrical connection.
  • the first pad electrode forms an opening, and the second lower electrical connection is provided in the opening of the first pad electrode, or the second pad electrode forms an opening, and the first lower electrical connection of the second pad electrode A semiconductor light emitting element provided in the opening.
  • a semiconductor light emitting device wherein the first pad electrode is formed at least one of avoiding the second connection electrode and the second pad electrode is formed at least one of the first connection electrode.
  • a semiconductor light emitting element in which at least one of the distance between the first pad electrode and the second lower electrical connection and the distance between the second pad electrode and the first lower electrical connection on the plan view is 15 ⁇ m or more.
  • a semiconductor light emitting device for maintaining a constant distance between a first pad electrode and a second lower electrical connection and a distance between a second pad electrode and a first lower electrical connection.
  • a semiconductor light emitting element in which at least one of the distance between the opening of the first pad electrode and the second lower electrical connection and the opening of the second pad electrode from the opening of the second pad electrode has a distance of 15 ⁇ m or more.
  • a semiconductor light emitting element which maintains a constant distance between the opening of the first pad electrode and the second lower electrical connection and between the opening of the second pad electrode and the first lower electrical connection.
  • a semiconductor light emitting device having a structure of preventing a short to at least one of a first pad electrode and a second lower electrical connection, and a second pad electrode and a first lower electrical connection.
  • a semiconductor light emitting device that effectively reflects light is provided.
  • a semiconductor light emitting device that effectively reflects light when an insulating layer is provided on a nonconductive reflective film is provided.
  • a semiconductor light emitting device which effectively emits light by reflecting light passing through a non-conductive reflective film toward the first semiconductor layer.
  • the semiconductor light emitting element which does not fall performance by an impact is provided.
  • the semiconductor light emitting element which is not damaged by an impact is provided.
  • a semiconductor light emitting device having a center region in which an insulating layer or a nonconductive reflective film is not damaged by an impact is provided.
  • a semiconductor light emitting device in which a connection electrode absorbs an impact by covering a connection electrode on a nonconductive reflective film.
  • a semiconductor light emitting device that solves a problem of cracking an insulating layer positioned under an electrode of a semiconductor light emitting device when the semiconductor light emitting device is electrically connected to an external substrate by soldering is provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 개시는, 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수의 반도체층; 복수의 반도체층 위에 형성되고, 개구를 포함하는 절연층; 그리고, 절연층 위에 형성되어 개구를 통해 복수의 반도체층과 전기적으로 연결되는 전극;으로서, 상면 및 하면을 구비하며 상면의 면적이 하면의 면적보다 작은 전극;을 포함하며, 플립 칩인 것을 특징으로 하는 반도체 발광소자에 대한 것이다.

Description

반도체 발광소자
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 반도체 발광소자의 성능 향상에 관한 것이다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art). 또한 본 명세서에서 상측/하측, 위/아래 등과 같은 방향 표시는 도면을 기준으로 한다.
도 1은 종래의 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자는 성장기판(10; 예: 사파이어 기판), 성장기판(10) 위에, 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 전도막(60)과, 본딩 패드로 역할하는 전극(70)이 형성되어 있고, 식각되어 노출된 제1 반도체층(30) 위에 본딩 패드로 역할하는 전극(80: 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 도 1과 같은 형태의 반도체 발광소자를 특히 레터럴 칩(Lateral Chip)이라 한다. 여기서, 기판(10) 측이 외부와 전기적으로 연결될 때 장착면으로 기능한다.
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자의 다른 예를 나타내는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
반도체 발광소자는 성장기판(10), 성장기판(10) 위에, 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 증착되어 있으며, 그 위에 성장기판(10) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(90, 91, 92)이 형성되어 있다. 제1 전극막(90)은 Ag 반사막, 제2 전극막(91)은 Ni 확산 방지막, 제3 전극막(92)은 Au 본딩층일 수 있다. 식각되어 노출된 제1 반도체층(30) 위에 본딩 패드로 기능하는 전극(80)이 형성되어 있다. 여기서, 전극막(92) 측이 외부와 전기적으로 연결될 때 장착면으로 기능한다. 도 2와 같이 전극이 외부와 전기적으로 연결될 때 장착면으로 기능하고, 활성층에서 생성된 빛을 성장기판 측으로 반사하는 구조를 갖는 반도체 발광소자를 특히 플립 칩(Flip Chip)이라 한다. 도 2에 도시된 플립 칩의 경우 제1 반도체층(30) 위에 형성된 전극(80)이 제2 반도체층 위에 형성된 전극막(90, 91, 92)보다 낮은 높이에 있지만, 동일한 높이에 형성될 수 있도록 할 수도 있다. 여기서 높이의 기준은 성장기판(10)으로부터의 높이 일 수 있다.
도 3은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자의 또 다른 예를 나타내는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
반도체 발광소자는 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 형성되어 있으며, 성장 기판이 제거된 측에 형성된 전극(120), 제2 반도체층(50)에 전류를 공급하는 한편 반도체층(30, 40, 50)을 지지하는 지지 기판(100), 그리고 지지 기판(100)에 형성된 전극(110)을 포함한다. 전극(120)은 와이어 본딩을 이용하여 외부와 전기적으로 연결된다. 전극(110)측이 외부와 전기적으로 연결될 때 장착면으로 기능한다. 도 3과 같이 전극(110, 120)이 활성층(40)의 위 및 아래에 1개씩 있는 구조의 반도체 발광소자를 수직 칩(Vertical Chip)이라 한다.
도 4는 한국 등록특허공보 제10-1405449호에 기재된 플립 칩의 다른 일 예를 나타내는 도면이다. 설명의 편의를 위해 도면 기호를 수정하였다.
플립 칩은 성장기판(10), 성장기판(10) 위에, 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 증착되어 있으며, 식각되어 노출된 제1 반도체층(30)과 제2 반도체층(50)을 덮는 절연층(200)으로서 활성층에서 나오는 빛을 반사하는 비도전성 물질로 된 비도전성 반사층(200)과 비도전성 반사층(200) 위에 형성된 제1 반도체층(30)과 전기적으로 연결된 제1 전극(210) 및 제2 반도체층(50)과 전기적으로 연결된 제2 전극(211) 포함한다.
도 5는 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수를 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활치 못한 단점이 있다.
도 6은 한국 등록특허공보 제10-1611480호에 제시된 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자는 기판(110), 복수의 반도체층(130,140,150), 버퍼층(120), 빛흡수 방지막(141), 전류확산 도전막(160), 비도전성 반사막(191), 제1 전극(175), 제2 전극(185), 제1 전기적 연결(173), 제2 전기적 연결(183), 제1 하부전극(171), 및 제2 하부전극(181)을 포함한다.
비도전성 반사막(191) 위에 전극이 형성된 경우에서, 빛은 비도전성 반사막(191)에서 공기층으로 나갈 때, 공기층의 굴절율이 커서 비도전성 반사막(191)에서 공기층으로 빛이 나가지 못하고 반사가 된다. 하지만, 제1 전극(175), 제2 전극(185)에 닿은 빛은 빛이 반사도 되지만, 일부는 흡수되어 공기층에서의 반사보다 반사효율이 떨어졌다. 그 결과 제1 전극(175), 제2 전극(185)의 크기를 작게 하여 공기층과 비도전성 반사막(191)이 닿는 부위를 넓게 만들도록 하였다.
도 7은 한국 공개특허공보 제10-2011-0031099호에 제시된 반도체 발광소자의 일 예를 나타내는 도면이다.
도 7(a)는 발광 소자(201)의 평면도이며, 도 7(b)는 도 7(a)의 A-A 단면도이며, 도 7(c)는 도 7(a)의 B-B 단면도이다. 발광 소자(201)에는 p측 접촉층(228) 위에 제공된 투명 도전층(230)과, 투명 도전층(230) 상의 일부의 영역에 제공된 복수의 p 전극(240)이 제공된다. 또한, 발광 소자(201)에는 p측 접촉층(228)으로부터 적어도 n측 접촉층(222)의 표면까지 형성된 복수의 비어에 의해 노출된 n측 접촉층(222) 상에 제공된 복수의 n 전극(242)과, 비어의 내면 및 투명 도전층(230) 위에 제공된 하부 절연층(250)과, 하부 절연층(250)의 내부에 제공된 반사층(260)이 제공된다. 반사층(260)은 p 전극(240) 및 n 전극(242)의 상방을 제외한 부분에 제공된다. 투명 도전층(230)에 접촉하는 하부 절연층(250)은, 각 p 전극(240) 상에서 수직 방향으로 연장되는 비어(250a)와, 각 n 전극(242) 상에서 수직 방향으로 연장되는 비어(250b)를 가진다. 또한, p 배선(270)과 n 배선(272)이 발광 소자(201) 내의 하부 절연층(250) 상에 제공된다. p 배선(270)은 하부 절연층(250) 상에서 평면 방향으로 연장되는 제2 평면 도전부(2700)와, 비어(250a)를 통해서 각각의 p 전극(240)에 전기적으로 접속된 복수의 제2 수직 도전부(2702)를 가진다. 또한, n 배선(272)은, 하부 절연층(250) 상에서 평면 방향으로 연장되는 제1 평면 도전부(2720)와, 하부 절연층(250)의 비어(250b) 및 반도체 적층 구조에 형성된 비어를 통해서 각각의 n 전극(242)에 전기적으로 접속된 복수의 제1 수직 도전부(2722)를 가진다. 또한, 발광 소자(201)에는, p 배선(270), n 배선(272),및 투명 도전층(230)에 접촉하는 하부 절연층(250) 상에 제공된 상부 절연층(280)과, 상부 절연층(280)에 제공된 p측 개구(280a)를 통해서 p 배선(270)에 전기적으로 접속되는 p측 접합 전극(290)과, 상부 절연층(280)에 제공된 n측 개구(280b)를 통해서 n 배선(272)에 전기적으로 접속된 n측 접합 전극(292)이 제공된다.
발광층(225)에서 발광한 빛 중 일부는 p측 클래드(226)층 측으로 발광될 수 있다. p측 클래드(226)층 측으로 발광된 빛은 n 배선(272) 및 p 배선(270)에 부딪혀 일부는 반사되고 일부는 흡수된다. 이로 인해, 발광되는 빛의 흡수를 최대한 막기 위해 n 배선(272) 및 p 배선(270)의 너비를 얇게 형성하였다.
도 8은 플립 칩에서 발생하는 문제점을 나타내는 도면이다.
플립 칩(C)이 외부 기판(400, 예 : PCB, 서브마운트 등)과 솔더링을 통해 전기적으로 연결될 때 고온에서 솔더링이 진행된다. 즉 솔더링을 통해 플립 칩(C)과 외부 기판(400)이 전기적으로 연결될 때, 제1 전극(210) 및 제2 전극(211)에는 열충격이 발생하면서 스트레스가 제1 전극(210) 및 제2 전극(211)의 점선 원으로 표시된 테두리 부분(220)에 집중되며, 이로 인하여 제1 전극(210) 및 제2 전극(211) 위에 위치하는 절연층(200)에 균열(230)이 발생한다. 외부 기판(400)은 외부 전극(410, 411) 및 솔더 물질(420, 421)을 포함한다. 외부 전극(410,411)은 서브마운트에 구비된 도통부, 패키지의 리드 프레임, PCB에 형성된 전기 패턴 등일 수 있으며, 플립 칩(C)과 독립적으로 구비된 도선이라면 그 형태에 특별한 제한이 있는 것은 아니다. 이해를 돕기 위해 플립 칩(C)의 구조는 제1 전극(210), 제2 전극(211) 및 절연층(200)을 크게 확대하여 표시하였다. 나머지 구조는 일반적인 플립 칩 구조이다. 예를 들어 도 2 및 도 4 내지 도 5에 기재된 플립 칩과 실질적으로 동일하다.
본 개시는 반도체 발광소자가 갖고 있는 문제점을 해결하여 반도체 발광소자의 성능을 향상시키는 반도체 발광소자의 구조를 제공한다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수의 반도체층; 복수의 반도체층 위에 형성되고, 개구를 포함하는 절연층; 그리고, 절연층 위에 형성되어 개구를 통해 복수의 반도체층과 전기적으로 연결되는 전극;으로서, 상면 및 하면을 구비하며 상면의 면적이 하면의 면적보다 작은 전극;을 포함하며, 플립 칩인 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 다른 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 비도전성 반사막의 위에 형성된 절연층; 제1 반도체층과 전기적으로 연결되며 전자와 정공 중 하나를 공급하는 제1 전극부;그리고, 제2 반도체층과 전기적으로 연결되며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부;를 포함하며, 절연층 위에 형성되는 제1 전극부 및 제2 전극부는 각각 상부전극;을 포함하며, 상부전극 사이의 절연층에 위치하는 중심영역이 평탄한 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 다른 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 비도전성 반사막의 위에 형성된 절연층; 제1 반도체층과 전기적으로 연결되며 전자와 정공 중 하나를 공급하는 제1 전극부;그리고, 제2 반도체층과 전기적으로 연결되며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부;를 포함하며, 제1 전극부와 제2 전극부 중의 적어도 하나는: 비도전성 반사막과 절연층 사이에 형성되며, 비도전성 반사막 위를 50% 이상 덮는 연결전극;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 다른 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 비도전성 반사막의 위에 형성된 절연층; 제1 반도체층과 전기적으로 연결되며 전자와 정공 중 하나를 공급하는 제1 전극부;그리고, 제2 반도체층과 전기적으로 연결되며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부;를 포함하며, 제1 전극부는: 절연층 상부에 구비된 제1 패드전극; 비도전성 반사막과 절연층 사이에 형성되는 제1 연결전극; 제1 반도체층과 연결되는 제1 하부전극;그리고, 제1 하부전극과 제1 연결전극을 연결하는 제1 하부전기적연결;을 포함하고, 제2 전극부는: 절연층 상부에 구비된 제2 패드전극; 비도전성 반사막과 절연층 사이에 형성되는 제2 연결전극; 제2 반도체층과 연결되는 제2 하부전극;그리고, 제2 하부전극과 제2 연결전극을 연결하는 제2 하부전기적연결;을 포함하고, 평면도 상에서 제1 패드전극은 제2 하부전기적연결을 피해서 형성되는 것 및 제2 패드전극은 제1 하부전기적연결을 피해서 형성되는 것 중 적어도 하나인 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
도 1은 종래의 반도체 발광소자 칩의 일 예를 나타내는 도면,
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 나타내는 도면,
도 3은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자 칩의 또 다른 예를 나타내는 도면,
도 4는 한국 등록특허공보 제10-1405449호에 기재된 플립 칩의 다른 일 예를 나타내는 도면,
도 5는 일본 공개특허공보 제2006-120913호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 6은 한국 등록특허공보 제10-1611480호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 7은 한국 공개특허공보 제10-2011-0031099호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 8은 플립 칩에서 발생하는 문제점을 나타내는 도면,
도 9는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 10은 본 개시에 따른 반도체 발광소자의 다른 일 예를 보여주는 도면,
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면,
도 12는 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면,
도 13 내지 도 17은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 설명하는 도면,
도 18은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면,
도 19는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 20은 도 19에서 B-B 선을 따라 절단한 단면을 설명하는 도면,
도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 23은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 24는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 25는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 26은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 27은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면,
도 28은 본 개시에 따른 비도전성 반사막의 일 예를 설명한 도면,
도 29는 본 개시에 따른 비도전성 반사막 및 연결전극에서 빛의 반사를 설명하는 도면,
도 30은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 31은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 32는 도 26의 E-E'로 자른 단면을 나타내는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 9는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자(400)는 제1 도전성을 가지는 제1 반도체층(411), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(412) 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(413)을 포함하는 복수의 반도체층(410), 복수의 반도체층(410) 위에 형성되고, 개구(421)를 포함하는 절연층(420), 및 절연층(420) 위에 형성되어 개구(421)를 통해 복수의 반도체층(410)과 전기적으로 연결되는 제1 전극(430) 및 제2 전극(431)을 포함한다.
복수의 반도체층(410)은 성장기판(440) 위에서 성장된다. 복수의 반도체층(410)과 성장기판(440) 사이에는 버퍼층(450)을 포함하여 추가의 층들을 포함할 수 있다. 절연층(420)은 도 4 및 도 7에 기재된 절연층(200) 또는 상부 절연층(280)과 실질적으로 동일하다. 예를 들어 절연층(420)은 활성층에서 생성되는 빛을 복수의 반도체층(410)측으로 반사하는 비도전성 물질로 된 비도전성 반사층(420, 예 : TiO2/SiO2의 조합으로 이루어지는 반복 적층 구조의 분포 브래그 리플렉터 등)일 수 있다. 또는 도전성 반사층을 포함하는 절연층(420) 이거나, 전기적 절연 기능만이 있는 절연층(420)일 수도 있다. 다만 반도체 발광소자(400)가 플립 칩인 경우, 절연층(420)은 활성층에서 생성되는 빛을 복수의 반도체층(410)측으로 반사하는 기능을 갖는 것이 바람직하다. 또한 절연층(420)은 개구(421)를 포함한다. 개구(421)의 갯수는 필요에 따라 정해질 수 있다. 제1 전극(430) 및 제2 전극(431)은 개구(421)를 통해 복수의 반도체층(410)과 전기적으로 연결된다. 도 9에 기재된 것처럼, 제1 전극(430)은 제1 반도체층(411)과 전기적으로 연결되며, 제2 전극(431)은 제2 반도체층(412)과 전기적으로 연결된다. 또한 도 9(b)와 같이 제2 전극(431)이 직접 개구(421)에 형성되어 제2 반도체층(412)과 전기적으로 연결될 수 있다. 도 9(b)에서는 제2 전극(431)에 대해서만 도시하였지만 제1 전극(430)도 동일하게 개구(421)에 형성되어 제1 반도체층(411)과 전기적으로 연결될 수 있다. 또한 제1 전극(430) 및 제2 전극(431)이 도 2에 기재된 전극막(90, 91, 92)과 같이 다층 구조인 경우 일반적으로 최상층은 금(Au)이 일반적이지만 솔더링시 외부 기판과의 본딩 강도를 향상시키기 위해 최상층이 주석(Sn)을 함유하는 솔더링층인 것이 바람직하다. 또한 제1 전극(430) 및 제2 전극(431)은 상면(432) 및 하면(433)을 구비하고, 상면(432)의 면적이 하면(433)의 면적보다 작다. 상면(432)의 면적이 하면(433)의 면적보다 작기 때문에 측면(434)이 경사진다. 측면(434)이 경사진 경우, 종래 플립 칩에 있어서 측면이 수직한 경우보다 테두리에서 발생하는 스트레스가 도 9(c)에 빗금 친 부분(460)과 같이 분산되어 절연층(420)에 발생하는 균열을 방지할 수 있다. 바람직하게는 측면(434)의 경사각도(470)는 70°이하인 것이 바람직하다. 또한 플립 칩 구조는 당업자에게 공지된 것으로 단면도만으로 설명하였다. 예를 들어 도 4에 기재된 플립 칩 구조일 수 있다.
도 10은 본 개시에 따른 반도체 발광소자의 다른 일 예를 보여주는 도면이다.
반도체 발광소자(500)는 제1 전극(510) 및 제2 전극(511)의 측면(512)이 계단형상이다. 측면(512)이 계단형상인 것을 제외하고 반도체 발광소자(500)는 도 9에 기재된 반도체 발광소자(400)와 실질적으로 동일하다. 도 10(b)는 평면도이며, 제1 전극(510) 및 제2 전극(511)이 절연층(520) 위에 계단형상으로 배치된 것을 보여준다. 측면(512)이 계단 형상인 경우 도 9(c)에서 설명한 것과 동일한 효과를 얻을 수 있다.
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면이다.
반도체 발광소자(600)는 제1 도전성을 가지는 제1 반도체층(611), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(612) 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(613)을 포함하는 복수의 반도체층(610), 제2 반도체층(612)을 덮는 개구(661)를 구비한 추가의 절연층(660), 추가의 절연층(660) 위에 형성되는 제1 연결전극(670) 및 제2 연결전극(671), 제1 연결전극(670) 및 제2 연결전극(671) 위에 형성되는 개구(621)를 구비한 절연층(620), 절연층(620) 위에 형성되어 제1 연결전극(670) 및 제2 연결전극(671)과 전기적으로 연결되는 제1 전극(630) 및 제2 전극(631)을 포함한다. 추가의 절연층(660)은 도 4 및 도 7에 기재된 절연층(200) 또는 상부 절연층(280)과 실질적으로 동일하다. 예를 들어 추가의 절연층(660)은 활성층에서 생성되는 빛을 복수의 반도체층(610)측으로 반사하는 비도전성 물질로 된 비도전성 반사층(660, 예 : TiO2/SiO2의 조합으로 이루어지는 반복 적층 구조의 분포 브래그 리플렉터 등)일 수 있다. 또한 추가의 절연층(660)에 구비된 개구(661)의 갯수는 필요에 따라 정해질 수 있다. 도 11에 기재된 것처럼, 제1 연결전극(670)은 추가의 절연층(660)에 구비된 개구(661)를 통해 제1 반도체층(611)과 전기적으로 연결되며, 제2 연결전극(671)은 추가의 절연층(660)에 구비된 개구(661)를 통해 제2 반도체층(612)과 전기적으로 연결된다. 또한 제1 연결전극(670)은 절연층(620)에 구비된 개구(621)를 통해 제1 전극(630)과 전기적으로 연결되며, 제2 연결전극(671)은 절연층(620)에 구비된 개구(621)를 통해 제2 전극(631)과 전기적으로 연결된다. 도 11에서 설명하고 있는 것을 제외하고 반도체 발광소자(600)은 도 9에 기재된 반도체 발광소자(400)와 실질적으로 동일하다. 또한 제1 연결전극(670) 및 제2 연결전극(671)을 포함하는 플립 칩 구조는 당업자에게 공지된 것으로 단면도만으로 설명하였다. 예를 들어 도 7에 기재된 플립 칩 구조일 수 있다. 또한 도 9 내지 도 11에 기재된 도면에서는 절연층(420, 520, 620) 위에 제1 전극(430, 510, 630) 및 제2 전극(431, 511, 631)이 모두 상면의 면적이 하면의 면적보다 작은 것으로 도시하였지만 제1 전극(430, 510, 630) 및 제2 전극(431, 511, 631) 중 하나만 상면의 면적이 하면의 면적보다 작은 것도 본 개시의 범위에 포함될 수 있다.
도 12는 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면이다.
반도체 발광소자는 기판(10), 복수의 반도체층(30, 40, 50), 반사층(91), 제1 연결 전극(71), 제2 연결 전극(75), 제1 전극(81) 및 제2 전극(85)을 포함한다. 도 12는 도 17의 A-A 선을 따라 절단한 단면을 설명하는 도면이다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다.
복수의 반도체층은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.
반사층(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 본 예에서 반사층(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 반사막으로 형성된다. 반사층(91)은, 예를 들어, 분포 브래그 리플렉터(91a; Distributed Bragg Reflector), 유전체 막(91b) 및 클래드 막(91c)을 포함한다. 유전체 막(91b) 또는 클래드 막(91c)은 생략될 수 있다. 분포 브래그 리플렉터(91a)가 비도전성인 경우, 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c) 전체가 비도전성 반사막(91)으로 기능한다.
분포 브래그 리플렉터(91a)는 활성층(40)으로부터의 빛을 기판(10) 측으로 반사한다. 분포 브래그 리플렉터(91a)는 빛의 흡수를 방지하도록 투광성 물질(예: SiO2/TiO2)로 형성되는 것이 바람직하다.
유전체 막(91b)은 복수의 반도체층(30,40,50)과 분포 브래그 리플렉터(91a)의 사이에 위치하며, 굴절률이 분포 브래그 리플렉터(91a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다. 여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 유전체 막(91b)은 빛의 반사에도 도움을 줄 수 있으며, 제2 반도체층(50) 및 활성층(40)으로부터 제1 연결 전극(71)을 전기적으로 차단하는 절연막으로도 기능할 수 있다.
클래드 막(91c)은 분포 브래그 리플렉터(91a) 위에 형성되며, 클래드 막(91c) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질(예: Al2O3 , SiO2, SiON, MgF, CaF)로 이루어질 수 있다.
활성층(40)에서 발생한 빛은 많은 부분이 유전체 막(91b)과 분포 브래그 리플렉터(91a)에 의해 제1 반도체층(30) 측으로 반사된다. 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)의 관계가 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체 막(91b)과 클래드 막(91c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다.
반사층(91)에는 전기적 연결 통로로 사용되는 적어도 하나의 제1 개구(63), 복수의 제2 개구(5,7) 및 복수의 제3 개구(65)가 형성되어 있다. 본 예에서는 복수의 제1 개구(63)가 반사층(91), 제2 반도체층(50), 활성층(40) 및 제1 반도체층(30)의 일부까지 형성되며, 복수의 제2 개구(5,7)가 반사층(91)을 관통하여 형성되며, 가장자리 근처에 복수의 제3 개구(65)가 형성된다(도 17 참조).
복수의 제2 개구(5,7)는 내부 개구(5; internal opening)와, 내부 개구 주위에 위치하는 적어도 2개의 주변 개구들(7; peripheral openings)을 포함한다. 본 예에서 복수의 제2 개구(5,7)는 1개의 내부 개구(5)와 4개의 주변 개구(7)들을 포함한다. 본 예에서 내부 개구(5)와 주변 개구(7)는 정공 공급의 통로이다. 평면상으로 관찰할 때, 내부 개구(5)는 대략 반도체 발광소자의 가운데에 위치하며, 제1 전극(81)과 제2 전극(85)의 사이에 위치한다. 내부 개구(5)와 주변 개구(7)에 대해서는 더 후술된다.
제1 연결 전극(71) 및 제2 연결 전극(75)은 반사층(91) 위에, 예를 들어, 클래드 막(91c) 위에 형성된다. 제1 연결 전극(71)은 복수의 제1 개구(63)로 이어져 제1 반도체층(30)과 전기적으로 연결된다. 제2 연결 전극(75)은 복수의 제2 개구(5,7)를 통해 제2 반도체층(50)과 전기적으로 연결된다. 내부 개구(5) 및 복수의 주변 개구(7)는 제2 연결 전극(75)에 의해 전기적으로 연결된다. 본 예에서 제2 연결 전극(75)은 도 17에 도시된 것과 같이 4각 판 형상을 가지며 내부 개구(5) 및 복수의 주변 개구(7)를 덮고 있다.
본 예에서 제1 연결 전극(71)은 제2 연결 전극(75)을 둘러싸도록 폐루프 형상으로 형성된다. 본 예에서 반도체 발광소자는 제3 연결 전극(73)을 포함한다. 제3 연결 전극(73)은 제3 개구(65)를 통해 제2 반도체층에 정공을 공급한다. 제3 연결 전극(73)은 제2 연결 전극(75)의 바깥에 위치하여 폐루프 형상으로 복수의 제3 개구(65)를 연결한다.
반도체 발광소자는 복수의 반도체층(30,40,50)과 반사층(91) 사이, 예를 들어, 제2 반도체층(50)과 유전체 막(91b)의 사이에 도전막(60)을 포함할 수 있다. 도전막(60)은 전류 확산 전극(ITO 등), 오믹 금속층(Cr, Ti 등), 반사 금속층(Al, Ag, 등) 등으로 형성될 수 있으며, 이들의 조합으로 이루어질 수도 있다. 금속층에 의한 빛흡수를 감소하기 위해 도전막(60)은 투광성 도전성 물질(예: ITO)로 이루어지는 것이 바람직하다. 제2 연결 전극(75) 및 제3 연결 전극(73)은 각각 복수의 제2 개구(5,7) 및 복수의 제3 개구(65)로 이어져 도전막(60)과 전기적으로 연결된다. 본 예에서 유전체 막(91b)은 도전막(60)과 분포 브래그 리플렉터(91a)의 사이로부터 제1 개구(63)의 내측면으로 이어져, 제1 연결 전극(71)을 제2 반도체층(50), 활성층(40) 및 제2 연결 전극(75)으로부터 절연한다. 이와 다르게 유전체 막(91b)과 도전막(60) 사이에 다른 별도의 절연막이 형성될 수도 있다.
본 예에서는 복수의 반도체층(30,40,50)에 전류 확산을 위해 또는, 균일한 전류 공급을 위해, 전술된 것과 같이, 복수의 제1 개구(63), 복수의 제2 개구(5,7) 및 복수의 제3 개구(65)가 형성된다. 복수의 제2 개구(5,7) 중 내부 개구(5)는 내부 개구(5)가 위치한 국부적인 영역에서 내부 개구(5)가 없는 경우에 비하여 발광을 더 증가시키는 기능을 한다. 이에 대해서는 더 후술된다.
제1 개구(63), 제2 개구(5,7) 및 제3 개구(65)의 개수와 간격과 배열 형태는 반도체 발광소자의 사이즈, 전류 확산과 균일한 전류 공급 및 발광의 균일성을 위해 적절히 조절될 수 있다. 도 17에 도시된 것과 다르게 내부 개구(5)가 하나 이상이 형성될 수도 있다, 본 예에서 내부 개구(5)를 기준으로 복수의 주변 개구(7), 복수의 제1 개구(63) 및 복수의 제3 개구(65)가 대칭적(symmetrically)으로 형성되어 있다.
복수의 제1 개구(63) 및 복수의 제2 개구(5,7)를 통해 전류가 공급되는데, 전류가 불균일하면 일부의 제1 개구(63) 및 제2 개구(5,7)에 전류가 편중될 수 있고, 이로 인해 장기적으로 전류가 편중된 위치에서 열화(deterioration)가 발생될 수 있다.
본 개시에서 제1 연결 전극(71)은 제2 연결 전극(75)을 둘러싸도록 폐루프 형상으로 형성되며, 제3 연결 전극(73)도 제2 연결 전극(75)을 둘러싸며 폐루프 형상으로 형성되어 있다. 여기서, 폐루프 형상은 완전한 폐루프 형상에 한정되지 않고 일부가 끈어진 폐루프 형상(도 19 참조)도 포함한다.
이와 같이 연결 전극들 및 개구들을 통해 균등한 전류를 공급하면서, 기하학적으로 대칭적이므로 전류 공급의 균일성, 결과적으로 발광면에서 전류 밀도의 균일성을 향상시키는 데에 매우 유리하다. 폐루프 형상이 반도체 발광소자의 발광면의 외곽 형상을 따른 형상을 가지는 것이 전류 분포의 균일성 향상을 위해 더 좋을 것이다.
내부 개구(5)가 복수의 주변 개구(7)와 다른 극성의 전류 통로가 되는 경우 내부 개구(5)로의 전기적 연결이 곤란하거나 다른 복잡한 설계를 고려해야 할 수 있기 때문에 본 예에서는 내부 개구(5) 및 복수의 주변 개구(7)는 모두 동일 극성의 전류, 즉 정공 공급 통로가 된다. 이와 같이, 내부 개구(5) 및 복수의 주변 개구(7)가 모두 정공 공급 통로가 되는 경우, 전자 공급의 관점에서, 제2 연결 전극(75) 아래의 복수의 반도체층(30,40,50)에서 전자밀도는 제2 연결 전극(75) 외측의 복수의 반도체층(30,40,50)에서의 전자밀도보다 작을 것으로 예측된다. 그러나 이와 같은 예측과는 반대로 본 개시에서는 내부 개구(5)가 없는 경우에 비하여 제2 연결 전극(75) 아래의 복수의 반도체층(30,40,50)에서 발광이 더 증가하는 것을 확인하였다. 이는 제2 연결 전극(75) 아래의 복수의 반도체층(30,40,50)에서 내부 개구(5)로 인한 상대적으로 높은 밀도의 정공이 상대적으로 정공 밀도가 낮은 영역의 전자를 끌어당겨서 전자와 정공의 재결합률이 증가함으로써 발생 된 것으로 추측된다.
이와 같이, 제2 연결 전극(75)의 외측 영역에서는 제1 연결 전극(71), 제2 연결 전극(75) 및 제3 연결 전극(73)과, 복수의 제1 개구(63), 복수의 제2 개구(5,7) 및 복수의 제3 개구(65)가 폐루프 형상 배열 및 대칭적 배열로 향상된 균일한 전류 분포를 달성하면서, 제2 연결 전극(75)의 내측에는 내부 개구(5)를 구비하여 발광을 유지 또는 증가시킬 수 있다.
발광효율 향상을 위해 제2 연결 전극(75)의 면적 또는 내부 개구(5)와 주변 개구(7) 사이의 거리의 적합한 값을 찾을 수 있다. 예를 들어, 내부 개구(5)와 주변 개구(7) 사이의 거리가 증가하면 제2 연결 전극(75)의 면적이 증가하고 정공 밀도가 상대적으로 높은 영역이 증가한다. 제2 연결 전극(75)의 면적이 증가하면 정공 공급을 더 넓은 면적으로 할 수 있다. 반도체 발광소자의 발광 성능을 유지하는 데에는 발광면에서 위치 간에 온도차가 작은 것이 바람직하다. 제2 연결 전극(75)의 면적이 증가하면 후술된 제2 전극(85)과의 전기적 연결의 개수를 더 증가시킬 수 있고, 제2 전극(85)을 통한 방열에 더 유리할 수 있다. 한편, 제2 연결 전극(75)의 면적이 증가하면 발광면 전체적으로 상대적으로 정공 밀도가 높은 영역이 증가하므로 균일성 측면에서는 좋지 않을 수 있다. 정공이 전자를 끌어당겨 발광이 이루어지는 정도는 제2 연결 전극(75)의 면적 또는 내부 개구(5)와 주변 개구(7) 사이의 거리 및 개수에 영향을 받을 수 있다. 따라서 반도체 발광소자의 설계에 있어서 어떤 장점을 선택할 것인지 정하여 제2 연결 전극(75)의 면적 또는 내부 개구(5)와 주변 개구(7) 사이의 거리 및 개수를 정할 수 있다.
본 예에서, 반도체 발광소자는 반사층(91) 위에서 제1 연결 전극(71), 제2 연결 전극(75) 및 제3 연결 전극(73)을 덮는 절연층(95)을 포함한다. 절연층(95)에는 적어도 하나의 제4 개구(67), 적어도 하나의 제5 개구(68) 및 적어도 하나의 제6 개구(69)가 형성되어 있다. 절연층(95)은 SiO2로 이루어질 수 있다.
제1 전극(81) 및 제2 전극(85)은 절연층(95) 위에 형성된다.
제1 전극(81)은 적어도 하나의 제4 개구(67)를 통해 제1 연결 전극(71)과 전기적으로 연결되어 제1 반도체층(30)에 전자를 공급한다. 제2 전극(85)은 제5 개구(68)를 통해 제2 연결 전극(75)과 전기적으로 연결되고, 제6 개구(69)를 통해 제3 연결 전극(73)와 전기적으로 연결되어 제2 반도체층(50)에 정공을 공급한다. 제1 전극(81) 및 제2 전극(85)은 유테틱 본딩용 전극일 수 있다.
반도체 발광소자는 금속 반사막 대신 분포 브래그 리플렉터(91a)를 포함하는 비도전성 반사막을 사용하여 빛흡수를 감소시킨다. 또한, 복수의 제1 개구(63), 복수의 제2 개구(5,7) 및 복수의 제3 개구(65)를 형성하여 복수의 반도체층(30,40,50)으로의 전류 확산을 용이하게 한다. 또한, 폐루프 형상의 제1 연결 전극(71) 또는 제3 연결 전극(73)으로 전류가 더 균등하게 공급되게 하여 전류 편중에 의한 열화를 방지한다. 또한, 가장 내측의 제2 연결 전극(75)에 의해 덮인 내부 개구(5)를 형성함으로써 내측 영역에서 발광을 유지 또는 증가시킨다.
도 13 내지 도 17은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하는 도면이다.
먼저, 기판(10) 위에 복수의 반도체층(30,40,50)이 성장된다. 예를 들어, 도 13에 도시된 것과 같이, 기판(10; 예: Al2O3, Si, SiC) 위에 버퍼층(예: AlN 또는 GaN 버퍼층)과 도핑되지 않은 반도체층(예: un-doped GaN), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; InGaN/(In)GaN 다중양자우물구조), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN)이 성장된다.
버퍼층(20)은 생략될 수 있으며, 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 도전성을 반대로 하여 형성될 수 있지만, 3족 질화물 반도체 발광소자의 경우에는 바람직하지는 않다.
이후, 제2 반도체층(50) 위에, 도전막(60)이 형성된다. 도전막(60)은 빛흡수 감소를 위해 투광성 도전체(예: ITO)로 형성될 수 있다. 도전막(60)은 생략될 수 있지만, 제2 반도체층(50)으로의 전류확산을 위해 구비되는 것이 일반적이다.
다음으로, 도전막(60) 위에 반사층(91)이 형성된다. 예를 들어, 도전막(60)을 덮는 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)이 형성된다. 유전체 막(91b) 또는 클래드 막(91c)은 생략될 수 있다.
분포 브래그 리플렉터(91a)는, 예를 들어, SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2)등의 조합으로 이루어질 수 있다. 분포 브래그 리플렉터(91a)가 TiO2/SiO2로 구성되는 경우 활성층으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4의 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 20 페어(pairs)가 적합하다.
빛의 반사 및 가이드를 위해 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체 막(91b)의 굴절률보다 큰 것이 바람직하다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉턴의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체 막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다. 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체 막(91b)을 형성함으로써, 분포 브래그 리플렉터(91a)가 안정적으로 제조될 수 있으며, 빛의 반사에도 도움을 줄 수 있다.
클래드 막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체 막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드 막(91c)도 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다. 클래드 막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드 막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.
다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 리플랙터(91a)의 최상층이 λ/4n의 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려하여, 클래드 막(91c)은 아래에 위치하게 되는 분포 브래그 리플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하다. 그러나 후속하는 복수의 제1 개구(63) 및 복수의 제2 개구(5,7) 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 클래드 막(91c)은 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않다. 후속될 복수의 제1 개구(63), 복수의 제2 개구(5,7) 및 복수의 제3 개구 형성공정에 부담을 주지 않기 위해, 클래드 막(91c) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다. 그러나 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다.
분포 브래그 리플렉터(91a)와 제1 연결 전극(71), 제2 연결 전극(75) 및 제3 연결 전극(73)이 직접 접촉하는 경우에는 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 제1 연결 전극(71), 제2 연결 전극(75) 및 제3 연결 전극(73)에 의해 흡수가 일어날 수 있다. 따라서, 전술된 것과 같이 분포 브래그 리플렉터(91a)보다 낮은 굴절율을 가지는 클래드 막(91c) 및 유전체 막(91b)을 도입하면 빛흡수량을 많이 감소할 수 있다.
유전체 막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 분포 브래그 리플렉터(91a)와 클래드 막(91c)으로 된 구성을 배제할 이유는 없다. 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체 막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드 막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다.
이와 같이, 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)은 비도전성 반사막으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8um인 것이 바람직하다.
계속해서, 도 14 및 도 15에 도시된 것과 같이, 예를 들어, 건식 식각 또는 습식 식각 또는 이들의 조합에 의해 반사층(91)에 복수의 제1 개구(63), 복수의 제2 개구(5,7) 및 복수의 제3 개구(65)가 형성된다. 제1 개구(63)는 반사층(91), 제2 반도체층(50), 활성층(40) 및 제1 반도체층(30) 일부까지 형성된다. 제2 개구(5,7) 및 제3 개구(65)는 반사층(91)을 관통하여 도전막(60)의 일부를 노출하도록 형성된다. 제1 개구(63), 제2 개구(5,7) 및 제3 개구(65)는 반사층(91) 형성 후에 형성될 수도 있지만, 이와 다르게, 도전막(60) 형성 전에 또는 도전막(60) 형성 후에 복수의 반도체층(30,40,50)에 제1 개구(63)가 일부 형성되고, 반사층(91)이 제1 개구(63)를 덮도록 형성된 후에, 반사층(91)을 관통하는 추가의 공정을 통해 제1 개구(63)가 형성되고, 추가의 공정과 동시에 또는 다른 공정으로 제2 개구(5,7) 및 제3 개구(65)가 형성될 수 있다.
계속해서, 도 16에 도시된 것과 같이, 반사층(91) 위에 제1 연결 전극(71) 및 제2 연결 전극(75) 및 제3 연결 전극(73)이 형성된다. 예를 들어, 제1 연결 전극(71) 및 제2 연결 전극(75) 및 제3 연결 전극(73)은 스퍼터링 장비, E-빔 장비 등을 이용하여 증착될 수 있다. 제1 연결 전극(71) 및 제2 연결 전극(75) 및 제3 연결 전극(73)은 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합급을 사용하여 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 포함할 수도 있다. 제1 연결 전극(71)은 복수의 제1 개구(63)를 통해 제1 반도체층(30)과 접촉하도록 형성될 수 있고, 제2 연결 전극(75)은 복수의 제2 개구(5,7)를 통해, 제3 연결 전극(73)은 복수의 제3 개구(65)를 통해 도전막(60)에 접하도록 형성될 수 있다.
다음으로, 도 17에 도시된 바와 같이, 제1 연결 전극(71) 및 제2 연결 전극(75) 및 제3 연결 전극(73)을 덮는 절연층(95)이 형성된다. 절연층(95)의 대표적인 물질은 SiO2이며, 이에 제한되지 않고 SiN, TiO2, Al2O3, Su-8 등이 사용될 수도 있다. 이후, 절연층(95)에 적어도 하나의 제4 개구(67), 적어도 하나의 제5 개구(68) 및 적어도 하나의 제6 개구(69)가 형성된다.
다음으로, 도 17에 도시된 바와 같이, 예를 들어, 스퍼터링 장비, E-빔 장비 등을 이용하여 절연층(95) 위에 제1 전극(81) 및 제2 전극(85)이 증착될 수 있다. 제1 전극(81)은 적어도 하나의 제4 개구(67)를 통해 제1 연결 전극(71)에 연결되며, 제2 전극(85)은 적어도 하나의 제5 개구(68) 및 적어도 하나의 제6 개구(69)를 통해 제2 연결 전극(75) 및 제3 연결 전극(73)에 연결된다.
제1 전극(81) 및 제2 전극(85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 유테틱 본딩의 경우에, 제1 전극(81) 및 제2 전극(85)의 높이 차가 크게 나지 않는 것이 중요하다. 본 예에 따른 반도체 발광소자에 의하면 제1 전극(81) 및 제2 전극(85)이 절연층(95) 위에 동일한 공정에 의해 형성될 수 있으므로 양 전극의 높이 차가 거의 없다. 따라서 유테틱 본딩의 경우에 이점을 가진다. 반도체 발광소자가 유테틱 본딩을 통해 외부와 전기적으로 연결되는 경우에, 제1 전극(81) 및 제2 전극(85)의 최상부는 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.
도 18은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면이다.
반도체 발광소자는 제2 연결 전극(75)의 형상을 제외하고는 도 12 내지 도 17에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
제2 연결 전극(75)은 복수의 주변 개구(7)를 연결하는 폐루프 형상의 가지와, 내부 개구(5)와 복수의 주변 개구(7)를 연결하는 연결 가지(8)를 포함할 수 있다. 제2 연결 전극(75)의 면적이 감소되어 빛흡수량이 감소될 수 있다.
도 19는 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면이고, 도 20은 도 19에서 B-B 선을 따라 절단한 단면을 설명하는 도면이다.
반도체 발광소자는 제1 연결 전극(71)이 정공을 공급하고, 제2 연결 전극(75) 및 제3 연결 전극(73)이 전자를 공급하는 점과, 제2 연결 전극(75)이 폐루프 형상을 가지는 점과, 내부 개구(5)가 주변 개구(7)와 직접적으로 연결되지 않고, 제2 전극(85)에 의해 전기적으로 연결된 점과, 제2 전극(85)이 절연층(95)에 형성된 제5 개구68)를 통해 내부 개구(5)로 직접 연결된 점과, 제3 연결 전극(73)이 일부가 끈어진 폐루프 형상을 가지는 점과, 제1 연결 전극(71)으로부터 제3 연결 전극(73)의 끈어진 사이로 연장된 연결 가지(72)를 포함하는 점과, 제1 전극(81)의 면적이 제2 전극(85)의 면적보다 작은 점 등을 제외하고는 도 12 내지 도 17에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
본 예에서는 내부 개구(5)로 인해 내측 영역은 전자 밀도가 상대적으로 높아서 다른 영역으로부터 정공을 끌어당겨 재결합함으로써 내측 영역에서 발광이 유지 또는 향상될 수 있다.
제1 전극(81) 및 제2 전극(85)의 면적을 필요에 따라 변경할 수 있고, 전기적 연결을 위해 연결 가지(72)를 추가할 수 있다.
도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.
반도체 발광소자는 복수의 제1 개구(63)를 폐루프 형상으로 연결하는 추가의 제1 연결 전극(77)과, 복수의 제3 개구(65)를 폐루프 형상으로 연결하는 추가의 제3 연결 전극(79)을 포함하는 점을 제외하고는 도 12 내지 도 17에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
반도체 발광소자는 대면적, 고전력(high-power) 발광소자와 같이 사이즈가 증가하는 경우, 폐루프 형상의 연결 전극(77, 79)을 더 포함시켜 전류분포의 균일성을 얻을 수 있다. 이러한 대면적 반도체 발광소자에서는 고휘도의 요구가 크다. 따라서, 내부 개구(5)를 둠으로써 내측 영역에서 발광을 유지 및 증가시키는 본 개시에 따른 반도체 발광소자가 대면적 반도체 발광소자에 잘 적용될 수 있다.
도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.
반도체 발광소자는 제3 연결 전극이 삭제된 점과, 제1 연결 전극이 연결하는 제1 개구(63)의 개수가 증가된 점을 제외하고는 도 12 내지 도 17에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
반도체 발광소자의 사이즈가 작은 경우, 2개의 연결 전극(71, 73)만으로 전류분포의 균등성을 달성할 수 있으며, 발광면적이 작은 만큼 최대한 발광을 내기 위해 내측 영역에 내부 개구(5)를 둠으로써 발광의 유지 또는 증가를 달성할 수 있다.
도 23은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이다.
반도체 발광소자는 투광성 도전막(60) 위에 제2 개구(63) 대응하여 오믹 접촉층(52)이 추가된 점과, 제1 연결 전극(71)과 제1 반도체층(30) 사이에 오믹 접촉층(56)이 추가된 점을 제외하고는 도 12 내지 도 17에서 설명된 반도체 발광소자와 실질적으로 동일하다.
제1 연결 전극(71)은 제1 개구(63)로 이어져 오믹 접촉층(56)에 접촉하며, 제2 연결 전극(73. 75)은 제2 개구(65)로 이어져 오믹 접촉층(52)에 접촉된다. 오믹 접촉층(52, 56)으로는 오믹 금속(Cr, Ti 등)이 사용될 수 있고, 반사 금속(Al, Ag) 등으로 형성될 수도 있으며, 이들의 조합으로 이루어져도 좋다. 오믹 접촉층(52, 56)으로 인해 반도체 발광소자의 동작전압이 낮아진다.
제2 반도체층(50)과 투광성 도전막(60) 사이에 오믹 접촉층(52)에 대응하여 빛흡수 방지막 또는 전류차단층(current block layer)을 추가할 수도 있다.
도 24는 본 개시에 따른 반도체 발광소자의 일 실시 예를 나타내는 도면이다.
도 24(a)는 반도체 발광소자를 위에서 바라본 모습이고, 도 24(b)는 도 24(a)의 반도체 발광소자를 C-C'를 따라 자른 단면이다.
반도체 발광소자에 있어서, 반도체 발광소자는 복수의 반도체층(30,40,50), 비도전성 반사막(91), 절연층(95), 제1 전극부(56,71,81), 제2 전극부(52,55,75,85)를 포함한다. 복수의 반도체층(30,40,50)은 제1 반도체층(30), 제2 반도체층(50) 및 활성층(40)을 포함한다. 제1 반도체층(30)은 제1 도전성을 가지며, 제2 반도체층(50)은 제1 도전성과 다른 제2 도전성을 가진다. 활성층(40)은 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성한다. 비도전성 반사막(91)은 복수의 반도체층(30,40,50) 위에 형성되며, 활성층(40)에서 생성된 빛을 제1 반도체층(30) 측으로 반사한다. 본 예에서 비도전성 반사막(91)은 금속 반사막에 의한 빛 흡수 감소를 위해 비도전성 물질로 복수의 반도체층(30,40,50) 위에 형성된다. 비도전성 반사막(91)은 반사막으로 기능하되, 빛의 흡수를 방지하도록 투광성 물질로 구성되는 것이 바람직하며, 예를 들어, SiOx, TiOx, Ta2O5, MgF2와 같은 투광성 유전체 물질로 구성될 수 있다. 비도전성 반사막(91)이 SiOx로 이루어지는 경우에, p형 반도체층(50; 예: GaN)에 비해 낮은 굴절률을 가지므로, 임계각 이상의 빛을 반도체층(30,40,50) 측으로 일부 반사시킬 수 있게 된다. 한편, 비도전성 반사막(91)이 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector; 예: SiO2와 TiO2의 조합으로 된 DBR)로 이루어지는 경우에, 더욱 많은 양의 빛을 반도체층(30,40,50) 측으로 반사시킬 수 있게 된다. 절연층(95)은 비도전성 반사막(91) 위에 형성된다. 절연층(95)은 유전체(예:SiO2)로 이루어질 수 있다.
제1 전극부(56,71,81)와 제2 전극부(52,55,75,85)는 각각 상부전극(81,85)을 포함한다. 제1 전극부(56,71,81)는 제1 반도체층(30)과 전기적으로 연결되고, 제2 전극부(52,55,75,85)는 제2 반도체층(50)과 전기적으로 연결된다. 제1 전극부(56,71,81)는 제1 반도체층(30)에 전자와 정공 중 하나를 공급하고, 제2 전극부(52,55,75,85)는 제2 반도체층(50)에 전자와 정공 중 하나를 공급한다. 반도체 발광소자의 중심영역(96)은 절연층(95)에 형성되며, 상부전극(81,85) 사이에 형성된다. 도 24(a)와 같이 반도체 발광소자의 모서리를 잇는 실선(101)이 교차하는 지점이 반도체 발광소자의 중심이며, 반도체 발광소자의 중심으로부터 일정영역을 중심영역(96)이라 한다. 특히, 중심영역(96)에서 절연층(95)은 평탄한 것이 바람직하다.
중심영역(96)에서 절연층(95)은 평탄한 것이 바람직한 이유는 비도전성 반사막(91) 또는 절연층(95)에 발생하는 균열을 방지하기 위함이다. 반도체 발광소자를 제조한 후, 테이프로부터 반도체 발광소자를 분리하기 위해 핀으로 반도체 발광소자를 밀어올린다. 이때, 핀은 반도체 발광소자의 중심영역(96)에 있는 절연층(95)을 밀게 되는데, 최상층의 중심영역(96)이 돌출부를 가지거나 평탄하지 않으면, 중심영역(96)의 비도전성 반사막(91) 또는 절연층(95)에 균열이 생기거나 깨지기 쉽다. 비도전성 반사막(91) 또는 절연층(95)에 균열이 생기거나 깨지면, 반도체 발광소자의 성능이 현저히 저하되고, 절연성이 떨어져, 반도체 발광소자의 신뢰성이 떨어지는 문제점이 발생하기 때문이다.
중심영역(96)에서 절연층(95) 아래에 가지전극(55)이 형성되면, 가지전극(55)은 얇고 길어서 중심영역(96)이 형성된 절연층(95) 아래를 지나가게 되면, 중심영역(96)의 절연층(95)이 돌출부를 가지거나 평탄하게 형성되지 않는다. 또한, 중심영역(96)에서 절연층(95) 아래에 중심영역(96)의 넓이보다 넓지 않게 연결전극(71,75)이 형성되면, 중심영역(96)에서 절연층(95)이 돌출부를 가지거나 평탄하지 않게 형성된다. 또한, 중심영역(96)에서 절연층(95)의 아래에 일부의 연결전극(71,75)이 지나가게 되면 중심영역(96)이 돌출부를 가지거나 평탄하게 형성되지 않는 문제점이 있다.
그러므로, 중심영역(96)에서 절연층(95)이 평탄하기 위해서는 중심영역(96)에서 절연층(95) 아래에는 가지전극(55)이 형성되지 않거나, 중심영역(95)보다 넓게 형성되는 것이 바람직하다. 또한, 중심영역(96)에서 절연층(95) 아래의 연결전극(71,75)은 형성되지 않거나, 중심영역(95) 보다 넓게 형성되는 것이 바람직하다. 또한, 중심영역(96)에서 절연층(95) 아래에는 가지전극(55)이 형성되지 않는 것이 바람직하다.
하지만, 가지전극(55)이 중심영역(95)보다 넓게 형성되는 것은, 반도체 발광소자의 휘도를 낮출 수 있어 잘 쓰이지 않는다. 가지전극(55)에 흡수되는 빛을 막을 수 있는 방법을 함께 사용한다면 가지전극(55)이 중심영역(95)보다 넓게 형성되는 방법도 사용할 수 있다.
핀은 직경이 32μm이며, 중심영역(96)의 직경은 핀의 직경보다 넓은 것이 바람직하며, 핀의 직경에 따라서 중심영역(96)의 직경이 달라질 수 있다.
제2 전극부(52,55,75,85)는 가지전극(55)을 포함한다. 가지전극(55)은 비도전성 반사막(91) 아래에 형성되며, 제2 반도체층(50) 위에 형성된다. 가지전극(55)은 제2 반도체층(50)의 전류 확산을 위해서 제2 반도체층(50) 위에 길게 형성된다. 가지전극(55)은 금속으로 형성되며, 금속은 빛을 흡수하기 때문에 좁게 형성되는 것이 바람직하다. 또한, 가지전극(55)은 중심영역(96)을 지나가지 않고 끊어져 형성된다.
제1 전극부(56,71,81)와 제2 전극부(52,55,75,85)는 각각 연결전극(71,75)을 포함한다. 연결전극(71,75)은 비도전성 반사막(91) 위에 형성된다. 연결전극(71,75)은 비도전성 반사막(91) 위를 대부분 덮도록 넓게 형성되는 것이 바람직하다. 왜냐하면, 비도전성 반사막(91) 위에서 연결전극(71,75)이 핀의 충격을 흡수하여 비도전성 반사막(91)의 균열 또는 깨짐을 예방할 수 있기 때문이다. 일반적으로 연결전극(71, 75)은 금속으로 형성되어, 연결전극(71,75)도 빛을 흡수할 수 있으므로, 좁게 형성하는 것이 휘도를 높이는 방법이라고 생각한다. 하지만 비도전성 반사막(91)에서 빛을 대부분 제1 반도체층(30) 측으로 반사하기 때문에 적은 양의 빛만 연결전극(71,75)측으로 들어오고, 그 중 일부가 흡수되므로 연결전극(71,75)이 넓은 것은 휘도에 많은 영향을 끼치지 않는다는 것을 발견하였다. 그러므로, 비도전성 반사막(91) 위에 연결전극(71,75)을 넓게 형성함으로써, 반도체 발광소자의 안정성, 신뢰성을 높일 수 있다. 이때, 연결전극(71,75) 중 하나가 복수의 개구(102)를 형성하고, 다른 하나의 연결전극(71, 75)이 복수의 개구(102) 내에 형성된다. 예를 들면, 도 24(a)와 같이 복수의 개구(102)를 가지는 연결전극(75)이 형성되고, 복수의 개구(102) 내에 연결전극(71)이 형성된다.
가지전극(55)은 제2 반도체층(50)에 형성된다. 비도전성 반사막(91) 위에 형성된 연결전극(75)은 비도전성 반사막(91)에 형성된 2개의 제2 개구(65)를 통해 가지전극(55)과 연결전극(75)이 전기적으로 연결된다. 그 결과, 가지전극(55)이 중심영역(96)에서 제거되어도 가지전극(55)과 연결전극(75)은 제2 반도체층(50)과 전기적으로 연결된다. 도시하지는 않았지만, 복수의 제1 개구(63)를 통해 복수의 오믹 접촉층(56)과 연결전극(71)이 전기적으로 연결된다. 또한, 연결전극(75)이 제1 반도체층(30) 또는 제2 반도체층(50)에 전기적으로 연결되는 것은 한정되지 않는다.
도 25는 본 개시에 따른 반도체 발광소자의 다른 실시 예들을 나타내는 도면이다.
도 25(a)와 도 25(b)는 반도체 발광소자를 위에서 바라본 모습이다. 도 25(a)와 도 25(b)의 반도체 발광소자는 빛을 흡수해 휘도를 낮출 수 있는 연결전극(71,75)이 형성되는 부분을 최소한으로 형성한 예이다.
도 25(a)는 중심영역(96)이 형성된 절연층(95) 아래에는 연결전극(71,75) 중 하나 이상이 형성될 수 있다. 이때, 가지전극(55)은 중심영역(96)이 형성된 절연층(95) 아래는 제외하고 형성될 수 있다. 연결전극(75)은 중심영역(96) 보다 약간 넓게 형성될 수 있다. 이때, 비도전성 반사막(91) 위에 연결전극(71,75) 중 하나 이상이 형성됨으로써 비도전성 반사막(91)의 깨짐이나 균열을 일정 부분 보호할 수 있다. 중심영역(96)에 형성된 연결전극(75)의 모양은 원에 국한되지 않고, 핀 모양 또는 필요에 따라서 바뀔 수 있다.
도 25(b)는 중심영역(96)이 형성된 절연층(95)의 아래에는 연결전극(71,75) 및 가지전극(55)이 형성되지 않는다. 연결전극(71,75) 및 가지전극(55)이 형성되지 않는 부분이 중심영역(96)이 될 수 있도록 한 예이다.
도 25에서 설명한 것을 제외하고, 도 24에서 설명된 반도체 발광소자와 실질적으로 동일하다.
도 26은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자는 복수의 반도체층(30,40,50), 비도전성 반사막(91), 절연층(95), 제1 전극부(75) 및 제2 전극부(85)를 포함한다. 제1 전극부(75)와 제2 전극부(85)는 하부전극(71,81), 가지전극(98), 연결전극(72,82) 및 본딩패드(101,102)를 포함할 수 있다. 복수의 반도체층(30,40,50)은 제1 반도체층(30), 제2 반도체층(50) 및 활성층(40)을 포함한다. 제1 반도체층(30)은 제1 도전성을 가지며, 제2 반도체층(50)은 제2 도전성을 가진다. 활성층(40)은 제1 반도체층(30)과 제2 반도체층(50) 사이에 형성되며, 빛이 발생한다. 비도전성 반사막(91)은 활성층에서 생성된 빛을 제1 반도체층(30) 측으로 반사하도록 복수의 반도체층(30,40,50) 위에 형성되며, 유전체로 형성될 수 있다. 예를 들면, 비도전성 반사막(91)은 분포 브래그 리플렉터(Distributed Bragg Reflector)일 수 있다. 절연층(95)은 비도전성 반사막(91) 위에 형성된다. 절연층(95)은 유전체일 수 있다. 예를 들면, SiO2 일 수 있다. 제1 전극부(75)는 제1 반도체층(30)과 전기적으로 연결되며, 전자와 정공 중 하나를 공급한다. 제2 전극부(85)는 제2 반도체층(50)과 전기적으로 연결되며, 전자와 정공 중 나머지 하나를 공급한다. 제1 전극부(75)와 제2 전극부(85) 중의 적어도 하나는 연결전극(72,82)을 포함한다. 연결전극(72,82)은 비도전성 반사막(91)과 절연층(95) 사이에 형성되며, 비도전성 반사막(91) 위를 50% 이상 덮을 수 있다. 이때, 연결전극(72,82) 중 하나가 50% 이상 덮는 것을 포함하고, 연결전극(72,82)들의 면적의 합이 비도전성 반사막(91) 위를 50% 이상 덮는 것도 포함할 수 있다. 연결전극(72,82)은 금속으로 형성될 수 있다. 예를 들면, Cr, Ti, Ni, Au, Ag, TiW, Pt, Al 등으로 형성되는 것이 바람직하다. 또한, 일반적으로 반도체 발광소자에 하부전극(71,81), 가지전극(98), 연결전극(72,82), 본딩패드(101,102) 등을 형성할 때, 복수의 금속 층으로 구성된다. 최하층은 접착면과 결합력이 높아야 하며, Cr, Ti와 같은 물질이 주로 사용되며, Ni, Ti, TiW 등도 사용될 수 있으며, 특별히 제한되는 것은 아니다. 최상층으로는 와이어 본딩 또는 외부 전극과 연결을 위해, Au이 사용된다. 그리고, Au의 양을 줄이고, 상대적으로 무른 Au의 특성을 보완하기 위해, 최하층과 최상층 사이에, 요구되는 사양에 따라, Ni, Ti, TiW, W 등이 사용되거나, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용된다.
제2 전극부(85)의 연결전극(82)은 복수의 개구(99)를 형성하는 것이 바람직하고, 제1 전극부(75)의 연결전극(72)은 복수의 개구(99) 내에 구비될 수 있다. 또한, 제1 전극부(75)와 제2 전극부(85) 중의 적어도 하나는 가지전극(98)을 포함할 수 있다. 가지전극(98)은 복수의 반도체층(30,40,50)과 비도전성 반사막(91) 사이에 형성되며, 가지전극(98)과 연결전극(72,82)은 전기적으로 연결될 수 있다.
비도전성 반사막(91) 위를 덮는 절연층(95)의 굴절율은 비도전성 반사막(91)의 굴절율과 비슷하여 반사되지 않고 투과가 잘된다. 그래서, 비도전성 반사막(91)에서 반사되지 못한 일부의 빛은 절연층(95)으로 빠져나가 빛의 효율이 떨어지는 문제점이 있다. 그래서, 절연층(95)으로 빠져나가는 빛을 연결전극(72,82)이 비도전성 반사막(91) 위를 전체적으로 덮도록 하여, 절연층(95)으로 빠져나가는 빛을 반사하도록 한다. 예를 들면, 제2 전극부(85)의 연결전극(82)은 비도전성 반사막(91)의 위를 전체적으로 덮는다. 이때, 제2 전극부(85)가 형성한 개구(99)가 형성되며, 제1 전극부(75)가 개구(99)를 통해 지나갈 수 있도록 하는 것이 바람직하다. 제1 전극부(75)는 연결전극(72)을 가질 수도 있고, 가지지 않을 수도 있다. 제1 전극부(75)가 연결전극(72)을 가지는 경우, 제2 전극부(85)의 연결전극(82)의 복수의 개구(99) 내에서 각각의 섬으로 형성될 수 있다. 비도전성 반사막(91) 위에 형성된 연결전극(82)은 개구(99)의 개수에 따라서 개구(99)에 구비되는 연결전극(72)의 섬의 개수가 정해질 수 있다. 또한, 제2 전극부(85)의 개구(99) 내에는 제1 전극부(75)만 형성되는 것이 바람직하다. 또한, 제1 전극부(75)가 비도전성 반사막(91)위에서 개구를 형성하면, 제1 전극부(75)의 개구(99) 내에는 제2 전극부(85)만 형성되는 것이 바람직하다.
이로 인해, 비도전성 반사막(91)에서 반사되지 않은 일부의 빛도 연결전극(72,82)에 의해 반사되어 반도체 발광소자 밖으로 나와 빛의 추출 효율이 높아진다.
도 27은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면이다.
도 27(a)는 연결전극(72,82) 중 하나가 비도전성 반사막(91) 위를 복수의 섬으로 50% 이상 덮는 것의 일 예이다. 제1 전극부(75)의 연결전극(72)은 복수의 섬을 형성하고, 제2 전극부(85)의 연결전극(82)은 제1 전극부(75)를 완전히 둘러싸지 않고, 일부만 둘러싸도록 형성되어, 도 4(a)와 같이 한쪽이 연결될 수 있다. 또한, 제2 전극부(85)의 연결전극(82)은 복수의 섬으로 형성될 수 있다.
도 27(b)는 연결전극(72,82) 중 하나가 복수의 섬을 형성하며, 비도전성 반사막(91) 위를 복수의 섬으로 50% 이상 덮고, 연결전극(72,82) 중 다른 하나가 복수의 섬을 감싸는 것의 일 예이다. 제1 전극부(75)의 연결전극(72)은 복수의 섬을 형성하고, 제2 전극부(85)의 연결전극(82)은 복수의 개구(99)를 형성한다. 복수의 개구(99)에 각각 섬들이 구비되며, 복수의 섬들은 비도전성 반사막 위를 50% 이상 덮는다.
도 28은 본 개시에 따른 반도체 발광소자가 포함하는 비도전성 반사막의 일 예를 설명하는 도면이다.
비도전성 반사막(91)은 단일의 유전체층으로 이루어질 수도 있고, 다층구조를 가질 수도 있다. 본 예에서 비도전성 반사막(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 물질로 형성되며, 다층 구조의 일 예로, 비도전성 반사막(91)은 유전체막(91b), 분포 브래그 리플렉터(91a; Distributed Bragg Reflector) 및 클래드막(91c)을 포함한다.
본 예에 따라 반도체 발광소자를 형성함에 있어서, 하부전극(71,81;도 26참고)과 같은 구조물로 인해 높이차가 생기게 된다. 따라서, 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)를 형성함으로써, 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다.
유전체막(91b)의 재질은 SiO2가 적당하며, 그 두께는 0.2um ~ 1.0um가 바람직하다. 유전체막(91b)의 두께가 너무 얇은 경우에는 높이가 2um ~ 3um 정도인 하부전극(71,81)을 잘 덮기에 불충분할 수 있고, 너무 두꺼운 경우에는 후속하는 개구(62,63) 형성공정에 부담이 될 수 있다. 유전체막(91b)의 두께는 그 뒤에 후속하는 분포 브래그 리플렉터(91a)의 두께보다 두꺼울 수도 있다. 또한, 유전체막(91b)은 소자 신뢰성 확보에 보다 적합한 방법으로 형성할 필요가 있다. 예를 들어, SiO2로 된 유전체막(91b)은 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하는 것이 바람직하다. 상기 높이차를 완화하는데(step coverage), 화학 기상 증착법이 전자선 증착법(E-Beam Evaporation) 등과 같은 물리 증착법(PVD; Physical Vapor Deposition)에 비해 유리하기 때문이다. 구체적으로, 전자선 증착법(E-Beam Evaporation)으로 유전체막(91b)를 형성하면, 상기 높이차가 있는 영역에서 유전체막(91b)이 설계된 두께로 형성되기 어렵고, 이로 인해 빛의 반사율이 저하될 수 있고, 전기적 절연에도 문제가 생길 수 있다. 따라서, 유전체막(91b)은 높이차 감소와 확실한 절연을 위해 화학 기상 증착법으로 형성되는 것이 바람직하다. 따라서, 반도체 발광소자의 신뢰성을 확보하면서도 반사막으로서의 기능을 확보할 수 있게 된다.
분포 브래그 리플렉터(91a)는 유전체막(91b) 위에 형성된다. 분포 브래그 리플렉터(91a)는, 예를 들어, SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2)등의 조합으로 이루어질 수 있다. 예를 들어, 분포 브래그 리플렉터(95a)는 SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 것이다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우 활성층(40;도 26 참고)으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 40 페어(pairs)가 적합하다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2의 반복적층구조로 이루어지는 경우, 분포 브래그 리플렉터(91a)는 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는, 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다.
클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.
다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 리플랙터(91a)의 최상층이 TiO2가 될 수도 있지만, 만약 λ/4n 정도 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려한다면, 클래드막(91c)은 아래에 위치하게 되는 분포 브래그 리플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하다. 그러나 후속하는 개구 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 클래드막(91c)은 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않다. 따라서 후속 공정에 부담을 주지 않기 위해, 클래드막(91c) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다. 그러나 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다.
빛의 반사 및 가이드를 위해 제1 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체막(91b)의 굴절률보다 큰 것이 바람직하다. 분포 브래그 리플렉터(91a)와 패드전극(101,102)이 직접 접촉하는 경우에는 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 패드전극(101,102)에 의해 흡수될 수 있다. 따라서, 분포 브래그 리플렉터(91a)보다 낮은 굴절률을 가지는 클래드막(91c)을 도입하면 패드전극(101,102)에 의한 빛흡수가 많이 감소될 수 있다. 이렇게 굴절률을 선택하면 유전체막(91b)-분포 브래그 리플렉터(91a)-클래드막(91c)이 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체막(91b)과 클래드막(91c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다.
예를 들어, 분포 브래그 리플렉터(91a)는 빛의 흡수를 방지하도록 투광성 물질(예; SiO2/TiO2)로 형성되는 경우, 유전체막(91b)은 굴절률이 분포 브래그 리플렉터(91a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다. 여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 클래드막(91c) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질(예: Al2O3 , SiO2 , SiON, MgF, CaF)로 이루어질 수 있다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다. 클래드막(91c)도 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다.
광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 유전체막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 분포 브래그 리플렉터(91a)와 클래드막(91c)으로 된 구성을 배제할 이유는 없다. 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다. 또한, 실질적으로 횡방향으로 진행하는 빛의 반사율을 고려해서 유전체막(91b)과 분포 브래그 리플렉터(91a)가 설계된다면, 분포 브래그 리플렉터(91a)가 가장 위층에 TiO2 층을 구비하는 경우에도 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다.
이와 같이, 유전체막(91b), 분포 브래그 리플렉터(91a) 및 클래드막(91c)은 비도전성 반사막(91)으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8um인 것이 바람직하다.
도 28에 예시된 바와 같이, 분포 브래그 리플렉터(91a)는 수직 방향에 가까운 빛(L3)일 수록 반사율이 높아서, 대략 99% 이상 반사한다. 그러나 비스듬히 입사하는 빛(L1,L2)은 분포 브래그 리플렉터(91a)를 통과하며, 클래드 막(91c) 또는 비도전성 반사막(91)의 상면에 입사하며, 패드전극(101,102)에 의해 덮이지 않은 부분에서는 빛이 거의 반사되지만(L1), 패드전극(101,102)에 입사하는 빛(L2)은 일부가 흡수된다.
도 29는 본 개시에 따른 비도전성 반사막 및 연결전극에서 빛의 반사를 설명하는 도면이다.
활성층(40;도 26 참고)에서 발광된 빛 중 일부는 비도전성 반사막(91) 쪽으로 발광된다. 발광된 빛은 비도전성 반사막(91)에서 반사되는데, 일부는 반사되지 않고 통과한다(L1). 왜냐하면, 절연층(95) 측으로 발광된 빛은 절연층(95)과 비도전성 반사막(91)의 굴절율이 비슷하여 비도전성 반사막(91)에서 절연층(95)으로 빛이 빠져나가기 쉽기 때문이다. 절연층(95) 측으로 빠져나가는 빛을 막기 위해 연결전극(72,82)을 비도전성 반사막(91)을 대부분 덮도록 형성하여 빛을 복수의 반도체층 측으로 반사시킨다.
도 30은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이다.
이하에서는 제1 도전성을 가지는 연결전극(72;도 26 참조)을 제1 연결전극(112)과 제1 하부전기적연결(113)으로 구분하였고, 제2 도전성을 가지는 연결전극(82;도 26 참조)을 제2 연결전극(122)과 제2 하부전기적연결(123)으로 구분하여 설명한다. 또한, 제1 전극부(75)의 패드전극(101), 하부전극(71)은 제1 패드전극(101), 제1 하부전극(71)이라고 하고, 제2 전극부(85)의 패드전극(102), 하부전극(81)은 제2 패드전극(102), 제2 하부전극(81)이라고 한다.
도 30(a)는 평면도 상에서 본 반도체 발광소자를 나타내는 도면이다.
제1 전극부(75)는 제1 패드전극(101), 제1 연결전극(112), 제1 하부전극(71) 및 제1 하부전기적연결(113)을 포함하고, 제2 전극부(85)는 제2 패드전극(102), 제2 연결전극(122), 제2 하부전극(81) 및 제2 하부전기적연결(123)을 포함한다.
제1 패드전극(101)은 절연층(95) 상부에 구비되며, 제1 도전성을 가진다. 제1 연결전극(112)은 비도전성 반사막(91)과 절연층(95) 사이에 형성되고, 제1 패드전극(101)과 전기적으로 연결된다. 제1 하부전극(71)은 제1 반도체층(30)과 전기적으로 연결되며, 제1 반도체층(30)과 접촉할 수 있다. 제1 하부전기적연결(113)은 제1 하부전극(71)과 제1 연결전극(112)을 연결한다.
제2 패드전극(102)은 절연층(95) 상부에 구비되며, 제2 도전성을 가진다. 제2 연결전극(122)은 비도전성 반사막(91)과 절연층(95) 사이에 형성되고, 제2 패드전극(102)과 전기적으로 연결된다. 제2 하부전극(81)은 제2 반도체층(50)과 전기적으로 연결되며, 제2 반도체층(50)과 접촉할 수 있다. 제2 하부전기적연결(123)은 제2 하부전극(81)과 제2 연결전극(122)을 연결한다.
평면도 상에서 제1 패드전극(101)은 제2 하부전기적연결(123)을 피해서 형성되는 것 및 제2 패드전극(102)은 제1 하부전기적연결(113)을 피해서 형성되는 것 중 하나 이상일 수 있다.
또한, 평면도 상에서 제1 패드전극(101)은 제2 연결전극(122)을 피해서 형성되는 것 및 제2 패드전극(102)은 제1 연결전극(112)을 피해서 형성되는 것 중 하나 이상일 수 있다. 그 이유는 도 32에서 자세하게 설명한다.
또한, 평면도 상에서 제1 패드전극(101)과 제2 하부전기적연결(123) 사이의 거리(D1) 및 제2 패드전극(102)과 제1 하부전기적연결(113) 사이의 거리(D2) 중 적어도 하나 이상은 간격을 가질 수 있다. 예를 들면, 평면도 상에서 제1 패드전극(101)과 제2 하부전기적연결(123) 사이의 거리(D1) 및 제2 패드전극(102)과 제1 하부전기적연결(113) 사이의 거리(D2) 중 적어도 하나 이상은 15um 이상의 간격을 가질 수 있는데, 포토레지스터 공정 때문에 여유를 두고 형성되기 때문이다. 거리(D1, D2)가 떨어져 형성되어야 절연효과가 있을 수 있다. 또한, 제1 패드전극(101)과 제2 하부전기적연결(123) 사이의 거리(D1) 및 제2 패드전극(102)과 제1 하부전기적연결(113) 사이의 거리(D2) 중 적어도 하나는 일정하게 유지할 수 있다. 왜냐하면, 제1 패드전극(101)과 제2 하부전기적연결(123) 사이의 거리(D1) 및 제2 패드전극(102)과 제1 하부전기적연결(113) 사이의 거리(D2)가 일정해야 정전기 방지(Electrostatic Discharge), 전기적 과부하(Electrical Overstess) 성능이 좋아질 수 있기 때문이다.
도 30(b)는 도 30(a)를 D-D'로 자른 단면을 나타내는 도면이다.
도 30(b)와 같이 제2 도전성을 띄는 제2 패드전극(102) 아래에는 제1 도전성을 띄는 제1 하부전기적연결(113) 및 제1 연결전극(112)이 없다.
도 31은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이다.
제1 패드전극(101)은 개구(131)를 형성하며, 제2 하부전기적연결(123)은 제1 패드전극(101)의 개구(131)에 구비되거나, 제2 패드전극(102)은 개구(132)를 형성하며, 제1 하부전기적연결(113)은 제2 패드전극(102)의 개구(132)에 구비된다.
제1 패드전극(101)의 개구(131)에 구비되는 제2 하부전기적연결(123)과 제1 패드전극(101) 사이의 거리(D2) 및 제2 패드전극(102)의 개구(132)에 구비되는 제1 하부전기적연결(113)과 제2 패드전극(102) 사이의 거리(D1) 중 적어도 하나이상은간격을 가질 수 있다. 예를 들면, 제1 패드전극(101)의 개구(131)에 구비되는 제2 하부전기적연결(123)과 제1 패드전극(101) 사이의 거리(D2) 및 제2 패드전극(102)의 개구(132)에 구비되는 제1 하부전기적연결(113)과 제2 패드전극(102) 사이의 거리(D1) 중 적어도 하나이상은 15um 이상 떨어질 수 있는데, 포토레지스터 공정 때문에 여유를 두고 형성되기 때문이다. 또한, 제1 패드전극(101)과 제2 하부전기적연결(123) 사이의 거리(D2) 및 제2 패드전극(102)과 제1 하부전기적연결(113) 사이의 거리(D1)는 일정하게 유지될 수 있다. 왜냐하면 제1 패드전극(101)과 제2 하부전기적연결(123) 사이의 거리(D2) 및 제2 패드전극(102)과 제1 하부전기적연결(113) 사이의 거리(D1)가 일정해야 정전기 방지(Electrostatic Discharge), 전기적 과부하(Electrical Overstess) 성능이 좋아질 수 있기 때문이다.
도 32는 도 26의 E-E'로 자른 단면을 나타내는 도면이다.
제1 하부전기적연결(113)과 제2 하부전기적연결(123)은 비도전성 반사막(91)의 상면으로부터 돌출되어있는 형태로 형성되거나, 비도전성 반사막(91)의 상면으로부터 움푹하게 들어가도록 형성될 수 있다. 제1 하부전기적연결(113)과 제2 하부전기적연결(123)이 움푹 들어가거나 돌출되어 형성되면, 절연층(95)이나 비도전성 반사막(95)이 왜곡되어 증착되어 절연층(95)이나 비도전성 반사막(91)에 크랙이 발생할 수 있다. 크랙으로 제2 패드전극(102)을 형성하는 물질이 들어가 제1 전극부(75)와 제2 전극부(85)가 전기적으로 연결되어 쇼트가 일어날 수 있다. 제2 패드전극(102)과 제1 하부전기적연결(123)의 거리가 가까워짐으로 인해 제1 전극부(75)와 제2 전극부(85) 사이에 쇼트가 일어날 수 있기 때문에, 도 30(a)와 같이 평면도상에서 제1 패드전극(101)이 제2 하부전기적연결(123)을 피하고, 제2 패드전극(102)이 제1 하부전기적연결(113)을 피하도록 형성될 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수의 반도체층; 복수의 반도체층 위에 형성되고, 개구를 포함하는 절연층; 그리고, 절연층 위에 형성되어 개구를 통해 복수의 반도체층과 전기적으로 연결되는 전극;으로서, 상면 및 하면을 구비하며 상면의 면적이 하면의 면적보다 작은 전극;을 포함하며, 플립 칩인 것을 특징으로 하는 반도체 발광소자.
(2) 절연층은 활성층에서 생성된 빛을 복수의 반도체층측으로 반사하는 비도전성 물질로 된 비도전성 반사층인 것을 특징으로 하는 반도체 발광소자.
(3) 전극이 절연층의 개구에 형성되는 것을 특징으로 하는 반도체 발광소자.
(4) 전극은 솔더링층을 포함하는 것을 특징으로 하는 반도체 발광소자.
(5) 전극의 상면과 하면을 연결하는 측면이 경사진 것을 특징으로 하는 반도체 발광소자.
(6) 측면의 경사각도가 70°이하인 것을 특징으로 하는 반도체 발광소자.
(7) 전극의 상면과 하면을 연결하는 측면이 계단형상인 것을 특징으로 하는 반도체 발광소자.
(8) 복수의 반도체층과 절연층 사이에 형성되며, 복수의 개구를 구비한 추가의 절연층; 및 추가의 절연층과 절연층 사이에 형성되는 연결전극;으로서, 추가의 절연층에 구비된 복수의 개구를 통해 복수의 반도체층과 전기적으로 연결되고 절연층에 구비된 개구를 통해 전극과 전기적으로 연결되는 연결전극;을 추가로 포함하는 반도체 발광소자.
(9) 추가의 절연층은 활성층에서 생성된 빛을 복수의 반도체층측으로 반사하는 비도전성 물질로 된 비도전성 반사층인 것을 특징으로 하는 반도체 발광소자.
(10) 절연층과 추가의 절연층은 활성층에서 생성된 빛을 복수의 반도체층측으로 반사하는 비도전성 물질로 된 비도전성 반사층인 것을 특징으로 하는 반도체 발광소자.
(11) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 비도전성 반사막의 위에 형성된 절연층; 제1 반도체층과 전기적으로 연결되며 전자와 정공 중 하나를 공급하는 제1 전극부;그리고, 제2 반도체층과 전기적으로 연결되며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부;를 포함하며, 절연층 위에 형성되는 제1 전극부 및 제2 전극부는 각각 상부전극;을 포함하며, 상부전극 사이의 중심영역에서 절연층이 평탄한 것을 특징으로 하는 반도체 발광소자.
(12) 제1 전극부와 제2 전극부 중의 적어도 하나는: 복수의 반도체층과 비도전성 반사막 사이에 형성되는 가지전극;을 포함하며, 중심영역의 절연층 아래에서 가지전극이 제거되어 형성되는 것을 특징으로 하는 반도체 발광소자.
(13) 제1 전극부와 제2 전극부 중의 적어도 하나는: 비도전성 반사막과 절연층 사이에 형성되는 연결전극;을 포함하며, 중심영역의 절연층 아래에는 연결전극이 형성되며, 연결전극은 중심영역의 절연층 아래에서 중심영역보다 넓게 형성되는 것을 특징으로 하는 반도체 발광소자.
(14) 제1 전극부와 제2 전극부 중의 적어도 하나는: 비도전성 반사막과 절연층 사이에 형성되는 연결전극;을 포함하며, 중심영역에서 절연층 아래에는 연결전극이 형성되며, 연결전극은 중심영역의 절연층 아래에서 제거되어 형성되는 것을 특징으로 하는 반도체 발광소자.
(15) 제1 전극부와 제2 전극부는: 비도전성 반사막과 절연층 사이에 형성되는 연결전극;을 포함하며, 제1 전극부 및 제2 전극부 중 적어도 하나인 연결전극은 복수의 개구를 형성하며, 제1 전극부 및 제2 전극부 중 다른 하나인 연결전극은 복수의 개구에 구비되는 것을 특징으로 하는 반도체 발광소자.
(16) 제1 전극부와 제2 전극부 중의 적어도 하나는: 복수의 반도체층과 비도전성 반사막 사이에 형성되는 가지전극; 그리고, 비도전성 반사막과 절연층 사이에 형성되는 연결전극;을 포함하며, 중심영역의 절연층 아래에서 가지전극과 연결전극이 제거되어 형성되는 것을 특징으로 하는 반도체 발광소자.
(17) 비도전성 반사막은 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector)을 포함하는 것을 특징으로 하는 반도체 발광소자.
(18) 절연층은 유전체로 형성되는 것을 특징으로 하는 반도체 발광소자.
(19) 중심영역의 직경이 32μm 이상인 것을 특징으로 하는 반도체 발광소자.
(20) 제1 전극부와 제2 전극부 중의 적어도 하나는: 복수의 반도체층과 비도전성 반사막 사이에 형성되는 가지전극;그리고, 비도전성 반사막과 절연층 사이에 형성되는 연결전극;을 포함하며, 가지전극과 연결전극은 복수의 개구를 통하여 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
(21) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 비도전성 반사막의 위에 형성된 절연층; 제1 반도체층과 전기적으로 연결되며 전자와 정공 중 하나를 공급하는 제1 전극부;그리고, 제2 반도체층과 전기적으로 연결되며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부;를 포함하며, 제1 전극부와 제2 전극부 중의 적어도 하나는: 비도전성 반사막과 절연층 사이에 형성되며, 비도전성 반사막 위를 50% 이상 덮는 연결전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(22) 비도전성 반사막은 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector)를 포함하는 것을 특징으로 하는 반도체 발광소자.
(23) 제1 전극부 및 제2 전극부 중 하나에 포함된 비도전성 반사막 위를 50% 이상 덮는 연결전극은 복수의 개구를 형성하며, 제1 전극부 및 제2 전극부 중 나머지 하나에 포함된 연결전극은 복수의 개구에 구비되는 것을 특징으로 하는 반도체 발광소자.
(24) 절연층은 유전체로 형성되는 것을 특징으로 하는 반도체 발광소자.
(25) 제1 전극부와 제2 전극부 중의 적어도 하나는: 복수의 반도체층과 비도전성 반사막 사이에 형성되는 가지전극;을 포함하며, 가지전극과 연결전극은 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
(26) 비도전성 반사막 위를 50% 이상 덮는 연결전극은 복수의 개구를 형성하는 것을 특징으로 하는 반도체 발광소자.
(27) 연결전극은 복수의 섬 형태이며, 복수의 섬의 면적이 비도전성 반사막 위를 50% 이상 덮도록 형성하는 것을 특징으로 하는 반도체 발광소자.
(28) 제1 전극부 및 제2 전극부 중 하나에 포함된 비도전성 반사막 위를 50% 이상 덮는 연결전극은 복수의 섬을 형성하며, 제1 전극부 및 제2 전극부 중 나머지 하나에 포함된 연결전극은 복수의 섬을 감싸는 것을 특징으로 하는 반도체 발광소자.
(29) 비도전성 반사막과 절연층은 유전체인 것을 특징으로 하는 반도체 발광소자.
(30) 비도전성 반사막과 절연층은 유전체이며, 제1 전극부 및 제2 전극부 중 하나에 포함된 비도전성 반사막 위를 50% 이상 덮는 연결전극은 복수의 개구를 형성하며, 제1 전극부 및 제2 전극부 중 나머지 하나에 포함된 연결전극은 복수의 개구 내에 구비되는 것을 특징으로 하는 반도체 발광소자.
(31) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 비도전성 반사막의 위에 형성된 절연층; 제1 반도체층과 전기적으로 연결되며 전자와 정공 중 하나를 공급하는 제1 전극부;그리고, 제2 반도체층과 전기적으로 연결되며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부;를 포함하며, 제1 전극부는: 절연층 상부에 구비된 제1 패드전극; 비도전성 반사막과 절연층 사이에 형성되는 제1 연결전극; 제1 반도체층과 연결되는 제1 하부전극;그리고, 제1 하부전극과 제1 연결전극을 연결하는 제1 하부전기적연결;을 포함하고, 제2 전극부는: 절연층 상부에 구비된 제2 패드전극; 비도전성 반사막과 절연층 사이에 형성되는 제2 연결전극; 제2 반도체층과 연결되는 제2 하부전극;그리고, 제2 하부전극과 제2 연결전극을 연결하는 제2 하부전기적연결;을 포함하고, 평면도 상에서 제1 패드전극은 제2 하부전기적연결을 피해서 형성되는 것 및 제2 패드전극은 제1 하부전기적연결을 피해서 형성되는 것 중 적어도 하나인 반도체 발광소자.
(32) 제1 패드전극은 개구를 형성하며, 제2 하부전기적연결은 제1 패드전극의 개구에 구비되거나, 제2 패드전극은 개구를 형성하며, 제1 하부전기적연결은 제2 패드전극의 개구에 구비되는 반도체 발광소자.
(33) 제1 패드전극은 제2 연결전극을 피해서 형성되는 것 및 제2 패드전극은 제1 연결전극을 피해서 형성되는 것 중 적어도 하나인 반도체 발광소자.
(34) 평면도 상에서 제1 패드전극과 제2 하부전기적연결 사이의 거리 및 제2 패드전극과 제1 하부전기적연결 사이의 거리 중 적어도 하나는 15um이상인 반도체 발광소자.
(35) 제1 패드전극과 제2 하부전기적연결 사이의 거리 및 제2 패드전극과 제1 하부전기적연결 사이의 거리를 일정하게 유지하는 반도체 발광소자.
(36) 평면도 상에서 제1 패드전극의 개구로부터 제2 하부전기적연결 사이 및 제2 패드전극의 개구로부터 제1 하부전기적연결 사이의 거리 중 적어도 하나는 15um이상의 거리를 가지는 반도체 발광소자.
(37) 제1 패드전극의 개구로부터 제2 하부전기적연결 사이 및 제2 패드전극의 개구로부터 제1 하부전기적연결 사이의 거리를 일정하게 유지하는 반도체 발광소자.
본 개시에 의하면, 제1 패드전극과 제2 하부전기적연결 및 제2 패드전극과 제1 하부전기적연결 중 적어도 하나에 쇼트를 방지하는 구조를 가지는 반도체 발광소자를 제공한다.
또한 본 개시에 의하면, 빛을 효과적으로 반사하는 반도체 발광소자를 제공한다.
또한 본 개시에 의하면, 비도전성 반사막 위에 절연층이 있을 때, 빛을 효과적으로 반사하는 반도체 발광소자를 제공한다.
또한 본 개시에 의하면, 비도전성 반사막을 통과한 빛을 연결전극이 제1 반도체층 측으로 반사시켜 빛을 효과적으로 발광하는 반도체 발광소자를 제공한다.
또한 본 개시에 의하면, 충격에 의해 성능이 저하되지 않는 반도체 발광소자를 제공한다.
또한, 본 개시에 의하면, 충격에 의해 손상되지 않는 반도체 발광소자를 제공한다.
또한, 본 개시에 의하면, 충격에 의해 절연층 또는 비도전성 반사막이 손상되지 않는 중심영역을 가지는 반도체 발광소자를 제공한다.
또한, 본 개시에 의하면, 비도전성 반사막 위를 연결전극이 덮음으로써 충격을 연결전극이 흡수하는 반도체 발광소자를 제공한다.
또한 본 개시에 따르면 반도체 발광소자를 솔더링에 의해 외부 기판에 전기적으로 연결할 때 반도체 발광소자의 전극 밑에 위치하는 절연층의 균열 문제를 해결한 반도체 발광소자가 제공된다.

Claims (10)

  1. 반도체 발광소자에 있어서,
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수의 반도체층;
    복수의 반도체층 위에 형성되고, 개구를 포함하는 절연층; 그리고,
    절연층 위에 형성되어 개구를 통해 복수의 반도체층과 전기적으로 연결되는 전극;으로서, 상면 및 하면을 구비하며 상면의 면적이 하면의 면적보다 작은 전극;을 포함하며,
    플립 칩인 것을 특징으로 하는 반도체 발광소자.
  2. 청구항 1에 있어서,
    절연층은 활성층에서 생성된 빛을 복수의 반도체층 측으로 반사하는 비도전성 물질로 된 비도전성 반사층인 것을 특징으로 하는 반도체 발광소자.
  3. 청구항 1에 있어서,
    전극이 절연층의 개구에 형성되는 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 1에 있어서,
    전극이 다층 구조인 경우 최상층이 솔더링층인 것을 특징으로 하는 반도체 발광소자.
  5. 청구항 1에 있어서,
    전극의 상면과 하면을 연결하는 측면이 경사진 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 5에 있어서,
    측면의 경사각도가 70°이하인 것을 특징으로 하는 반도체 발광소자.
  7. 청구항 1에 있어서,
    전극의 상면과 하면을 연결하는 측면이 계단형상인 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 1에 있어서,
    복수의 반도체층과 절연층 사이에 형성된 추가의 절연층; 및
    추가의 절연층과 절연층 사이에 형성되는 연결전극;으로서, 복수의 반도체층과 전기적으로 연결되고 절연층에 구비된 개구를 통해 전극과 전기적으로 연결되는 연결전극;을 추가로 포함하는 반도체 발광소자.
  9. 청구항 8에 있어서,
    추가의 절연층은 활성층에서 생성된 빛을 복수의 반도체층측으로 반사하는 비도전성 물질로 된 비도전성 반사층인 것을 특징으로 하는 반도체 발광소자.
  10. 청구항 8에 있어서,
    절연층과 추가의 절연층은 활성층에서 생성된 빛을 복수의 반도체층 측으로 반사하는 비도전성 물질로 된 비도전성 반사층인 것을 특징으로 하는 반도체 발광소자.
PCT/KR2017/000152 2016-01-05 2017-01-05 반도체 발광소자 WO2017119743A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/068,081 US11309457B2 (en) 2016-01-05 2017-01-05 Semiconductor light-emitting element
CN201780005645.6A CN108475715B (zh) 2016-01-05 2017-01-05 半导体发光元件

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR1020160000945A KR20170082175A (ko) 2016-01-05 2016-01-05 반도체 발광소자
KR10-2016-0000945 2016-01-05
KR1020160044124A KR101762259B1 (ko) 2016-04-11 2016-04-11 반도체 발광소자
KR10-2016-0044124 2016-04-11
KR10-2016-0069562 2016-06-03
KR1020160069562A KR101826206B1 (ko) 2016-06-03 2016-06-03 반도체 발광소자
KR1020160115017A KR101868518B1 (ko) 2016-09-07 2016-09-07 반도체 발광소자
KR10-2016-0115017 2016-09-07

Publications (1)

Publication Number Publication Date
WO2017119743A1 true WO2017119743A1 (ko) 2017-07-13

Family

ID=59273792

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/000152 WO2017119743A1 (ko) 2016-01-05 2017-01-05 반도체 발광소자

Country Status (3)

Country Link
US (1) US11309457B2 (ko)
CN (1) CN108475715B (ko)
WO (1) WO2017119743A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563148B2 (en) 2020-05-15 2023-01-24 Lumileds Llc Light-emitting device with configurable spatial distribution of emission intensity
JP2023524892A (ja) * 2020-05-15 2023-06-13 ルミレッズ リミテッド ライアビリティ カンパニー 放射強度の空間分布を設定可能な発光装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018101393A1 (de) * 2018-01-23 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
CN110224048B (zh) * 2019-05-15 2020-05-05 华南师范大学 一种紫外led外延结构
US11462666B2 (en) * 2020-05-15 2022-10-04 Lumileds Llc Light-emitting device with configurable spatial distribution of emission intensity
US20220246801A1 (en) * 2021-02-03 2022-08-04 Samsung Electronics Co., Ltd. Light-emitting device and display apparatus including the same
US11682752B2 (en) 2021-03-31 2023-06-20 Lumileds Llc Light-emitting device with nano-structured light extraction layer
CN113410359B (zh) * 2021-06-17 2022-07-26 厦门三安光电有限公司 一种发光二极管芯片、发光装置及显示装置
CN113410357A (zh) * 2021-07-12 2021-09-17 錼创显示科技股份有限公司 微型发光二极管芯片
TWI833091B (zh) * 2021-07-12 2024-02-21 錼創顯示科技股份有限公司 微型發光二極體晶片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100016631A (ko) * 2007-04-26 2010-02-12 오스람 옵토 세미컨덕터스 게엠베하 광전 소자，및 복수 개의 광전 소자들의 제조 방법
KR20100034797A (ko) * 2008-09-25 2010-04-02 주식회사 에피밸리 3족 질화물 반도체 발광소자
JP2011071274A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体装置及びその製造方法
KR20130128746A (ko) * 2012-05-17 2013-11-27 서울바이오시스 주식회사 정전기에 대한 내성이 향상된 발광다이오드 및 그의 제조방법
KR20150142373A (ko) * 2014-06-11 2015-12-22 엘지이노텍 주식회사 발광 소자 및 그를 포함하는 발광소자 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5633477B2 (ja) * 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
KR101427316B1 (ko) * 2012-09-05 2014-08-06 주식회사 세미콘라이트 반도체 발광소자
WO2015053600A1 (ko) 2013-10-11 2015-04-16 주식회사 세미콘라이트 반도체 발광소자
KR20150141198A (ko) * 2014-05-22 2015-12-18 주식회사 세미콘라이트 반도체 발광소자
KR101635521B1 (ko) 2014-10-30 2016-07-05 주식회사 씨티랩 반도체 발광소자
KR102282137B1 (ko) * 2014-11-25 2021-07-28 삼성전자주식회사 반도체 발광소자 및 이를 구비한 반도체 발광장치
CN108369977B (zh) * 2015-10-01 2021-06-15 克利公司 低光学损失倒装芯片固态照明设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100016631A (ko) * 2007-04-26 2010-02-12 오스람 옵토 세미컨덕터스 게엠베하 광전 소자，및 복수 개의 광전 소자들의 제조 방법
KR20100034797A (ko) * 2008-09-25 2010-04-02 주식회사 에피밸리 3족 질화물 반도체 발광소자
JP2011071274A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体装置及びその製造方法
KR20130128746A (ko) * 2012-05-17 2013-11-27 서울바이오시스 주식회사 정전기에 대한 내성이 향상된 발광다이오드 및 그의 제조방법
KR20150142373A (ko) * 2014-06-11 2015-12-22 엘지이노텍 주식회사 발광 소자 및 그를 포함하는 발광소자 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563148B2 (en) 2020-05-15 2023-01-24 Lumileds Llc Light-emitting device with configurable spatial distribution of emission intensity
JP2023524892A (ja) * 2020-05-15 2023-06-13 ルミレッズ リミテッド ライアビリティ カンパニー 放射強度の空間分布を設定可能な発光装置
JP7485790B2 (ja) 2020-05-15 2024-05-16 ルミレッズ リミテッド ライアビリティ カンパニー 放射強度の空間分布を設定可能な発光装置

Also Published As

Publication number Publication date
US20200287088A1 (en) 2020-09-10
CN108475715A (zh) 2018-08-31
CN108475715B (zh) 2020-11-03
US11309457B2 (en) 2022-04-19

Similar Documents

Publication Publication Date Title
WO2017119743A1 (ko) 반도체 발광소자
WO2014014298A1 (ko) 반도체 발광소자의 제조 방법
WO2015186972A1 (ko) 반도체 발광소자 및 이의 제조방법
WO2014014299A2 (ko) 반도체 발광소자
WO2016021919A1 (ko) 발광 다이오드 및 그 제조 방법
WO2014014300A2 (ko) 반도체 발광소자
WO2019124843A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2018117382A1 (ko) 고 신뢰성 발광 다이오드
WO2015190817A1 (ko) 반도체 발광소자
WO2011145794A1 (ko) 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법
WO2014038794A1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
WO2014088201A1 (ko) 발광 다이오드 및 그것의 어플리케이션
WO2016182248A1 (ko) 발광 소자
WO2017155282A1 (ko) 반도체 발광소자 및 이의 제조방법
WO2018044102A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2015122694A1 (ko) 반도체 발광소자
WO2016032193A1 (ko) 발광 소자 및 이의 제조 방법
WO2014088322A1 (ko) 반도체 발광소자 및 이를 제조하는 방법
WO2019039769A1 (ko) 분포 브래그 반사기를 가지는 발광 다이오드
WO2021133124A1 (ko) Led 디스플레이 장치
WO2016148424A1 (ko) 금속 벌크를 포함하는 발광 소자
WO2020013563A1 (ko) 발광 소자 및 이의 제조 방법
WO2017034356A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2016117905A1 (ko) 광원 모듈 및 조명 장치
WO2017078368A1 (ko) 자외선 발광 소자 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17736115

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17736115

Country of ref document: EP

Kind code of ref document: A1