WO2015122694A1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
WO2015122694A1
WO2015122694A1 PCT/KR2015/001394 KR2015001394W WO2015122694A1 WO 2015122694 A1 WO2015122694 A1 WO 2015122694A1 KR 2015001394 W KR2015001394 W KR 2015001394W WO 2015122694 A1 WO2015122694 A1 WO 2015122694A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
layer
light emitting
semiconductor
soldering
Prior art date
Application number
PCT/KR2015/001394
Other languages
English (en)
French (fr)
Inventor
전수근
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140015459A external-priority patent/KR101628244B1/ko
Priority claimed from KR1020140015456A external-priority patent/KR101611481B1/ko
Priority claimed from KR1020140049304A external-priority patent/KR101578485B1/ko
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to US15/118,235 priority Critical patent/US10205060B2/en
Priority to CN201580007808.5A priority patent/CN105981185A/zh
Publication of WO2015122694A1 publication Critical patent/WO2015122694A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present disclosure relates to a semiconductor light emitting device as a whole, and more particularly, to a semiconductor light emitting device having an electrode structure for improving soldering strength with an external electrode.
  • the semiconductor light emitting device refers to a semiconductor optical device that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting device.
  • the group III nitride semiconductor consists of a compound of Al (x) Ga (y) In (1-x-y) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • GaAs type semiconductor light emitting elements used for red light emission, etc. are mentioned.
  • FIG. 1 is a view showing an example of a semiconductor light emitting device disclosed in US Patent No. 7,262,436.
  • the semiconductor light emitting device may include a substrate 100, an n-type semiconductor layer 300 grown on the substrate 100, an active layer 400 grown on the n-type semiconductor layer 300, and p grown on the active layer 400.
  • a chip having such a structure that is, a chip in which both the electrodes 901, 902, 903 and the electrode 800 are formed on one side of the substrate 100, and the electrodes 901, 902, 903 function as a reflective film is called a flip chip.
  • the electrodes 901, 902 and 903 may include a high reflectance electrode 901 (eg Ag), an electrode 903 (eg Au) for bonding, and an electrode 902 which prevents diffusion between the electrode 901 material and the electrode 903 material; Example: Ni).
  • This metal reflective film structure has a high reflectance and has an advantage in current spreading, but has a disadvantage of light absorption by metal.
  • FIG. 2 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Laid-Open Patent Publication No. 2006-20913.
  • the semiconductor light emitting device includes a substrate 100, a buffer layer 200 grown on the substrate 100, an n-type semiconductor layer 300 grown on the buffer layer 200, and an active layer 400 grown on the n-type semiconductor layer 300.
  • the bonding pad 700 and the n-side bonding pad 800 are formed on the etched and exposed n-type semiconductor layer 300.
  • the distributed Bragg reflector 900 DBR: Distributed Bragg Reflector
  • the metal reflecting film 904 are provided on the transparent conductive film 600. According to this configuration, the light absorption by the metal reflective film 904 is reduced, but there is a disadvantage in that current spreading is not smoother than using the electrodes 901, 902, 903.
  • a semiconductor light emitting device is provided, including; a first electrode and a second electrode including a soldering layer that is heat-treated.
  • a first semiconductor layer having a first conductivity, a second semiconductor having a second conductivity different from the first conductivity, and the like A plurality of semiconductor layers interposed between the first semiconductor layer and the second semiconductor layer, the active layer generating light through recombination of electrons and holes, and grown using a growth substrate; A reflection film provided to reflect light generated in the active layer on the opposite side of the growth substrate; And a first electrode and a second electrode provided to supply electrons and holes to the plurality of semiconductor layers, wherein at least one of the first electrode and the second electrode does not include gold (Au) as a top layer for soldering on the reflective film.
  • Au gold
  • a first semiconductor layer having a first conductivity and a second conductivity having a second conductivity different from the first conductivity.
  • a plurality of semiconductor layers interposed between the second semiconductor layer, the first semiconductor layer, and the second semiconductor layer, the active layers generating light through recombination of electrons and holes, and grown using a growth substrate;
  • a reflection film provided to reflect light generated in the active layer on the opposite side of the growth substrate;
  • a first electrode and a second electrode provided to supply electrons and holes to the plurality of semiconductor layers, wherein at least one of the first and second electrodes does not contain gold (Au) as a top layer for soldering.
  • a semiconductor light emitting device comprising: a first electrode and a second electrode containing a main component of and having a heat treated soldering layer.
  • FIG. 1 is a view showing an example of a semiconductor light emitting device disclosed in US Patent No. 7,262,436;
  • FIG. 2 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Patent Laid-Open No. 2006-20913;
  • FIG. 3 is a view illustrating an example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • FIG. 4 is a view for explaining an example of a method of manufacturing a semiconductor light emitting device described in FIG.
  • FIG. 5 is an enlarged view of a portion R1 of an opening formed by a dry etching process
  • FIG. 6 is a view illustrating an upper surface of an electrode on which a wet etching process is performed
  • FIG. 8 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • FIG. 9 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure.
  • FIG. 10 is a view for explaining an example of a cross section taken along a line A-A in FIG. 9;
  • FIG. 11 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • FIG. 12 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • FIG. 13 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 14 is a cross-sectional view taken along the line A-A of FIG.
  • 15 is a cross-sectional view taken along the line B-B of FIG. 13;
  • 16 is a view illustrating a state in which a p-side electrode, an n-side electrode, and a non-conductive reflective film are removed from the semiconductor light emitting device of FIG. 13;
  • FIG 17 illustrates another example of the semiconductor light emitting device according to the present disclosure.
  • 19 is a cross-sectional view taken along the line E-E of FIG. 17;
  • 20 is a view showing a state before two semiconductor light emitting devices are separated into independent semiconductor light emitting devices during a semiconductor light emitting device manufacturing process
  • 21 is a view showing a state in which two semiconductor light emitting devices are separated into independent semiconductor light emitting devices during a semiconductor light emitting device manufacturing process
  • FIG. 23 is a cross-sectional view taken along the line AA ′ of FIG. 22;
  • FIG. 24 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • 25 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • 26 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 27 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 28 is a diagram illustrating an example of a state in which the semiconductor light emitting device illustrated in FIG. 27 is fixed to an external electrode;
  • 29 is a photograph showing the extent of spreading on gold and tin in liquid tin
  • FIG. 30 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 32 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 33 is a view showing a modification of the semiconductor light emitting device shown in FIG. 27;
  • FIG. 34 is a view showing a modification of the semiconductor light emitting device shown in FIG. 30;
  • 35 is a view showing a modification of the semiconductor light emitting device shown in FIG. 32;
  • 36 is a graph showing a change in bonding strength according to the thickness of the antioxidant layer.
  • 38 is a diagram illustrating an example of a configuration of an n-side electrode and / or a p-side electrode according to the present disclosure
  • FIG. 40 is a view showing a change in production yield according to the thickness of an electrode or bump according to the present disclosure
  • 41 is a view showing still another example of the n-side electrode and / or p-side electrode configuration according to the present disclosure
  • 47 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 48, 49 and 50 are views illustrating still another example of the semiconductor light emitting device according to the present disclosure.
  • FIG 3 is a view illustrating an example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure.
  • a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer A plurality of semiconductor layers having an active layer that generates light through recombination are formed on the substrate (S11). Thereafter, an electrode electrically connected to the first semiconductor layer or the second semiconductor layer is formed (S21). Next, a non-conductive film is formed covering the electrodes and facing the plurality of semiconductor layers, and reflecting light from the active layer (S31).
  • an opening for exposing the electrode is formed by the first etching process (S41).
  • the material formed on the upper surface of the electrode exposed to the opening by the second etching process is removed (S51).
  • An electrical connection in contact with the electrode is formed in the opening (S61).
  • FIG. 4 is a view for explaining an example of a method of manufacturing the semiconductor light emitting device described in FIG.
  • a buffer layer 20 is first grown on a substrate 10, and an n-type semiconductor layer 30 (first semiconductor layer), an active layer 40, and a p-type semiconductor layer (on the buffer layer 20) 50; second semiconductor layer) is sequentially grown (S11 in FIG. 3).
  • Sapphire, SiC, Si, GaN, etc. are mainly used as the substrate 10, and the substrate 10 may be finally removed, and the buffer layer 20 may be omitted.
  • the p-type semiconductor layer 50 and the active layer 40 are mesa-etched to partially expose the n-type semiconductor layer.
  • the order of mesa etching can be changed.
  • the light absorption preventing part 65 is formed on the p-type semiconductor layer corresponding to the electrode 93 to be formed in the subsequent process.
  • the light absorption prevention unit 65 may be omitted.
  • the light absorption prevention part 65 may include a single layer (eg, SiO 2 ), a multilayered film (eg, Si0 2 / TiO 2 / SiO 2 ), a distributed Bragg reflector, and a light-transmitting material having a lower refractive index than that of the p-type semiconductor layer 50. Or a combination of a single layer and a distributed Bragg reflector.
  • the light absorption prevention part 65 may be made of a non-conductive material (eg, a dielectric film such as SiO x or TiO x ).
  • a light transmissive conductive film 60 is formed on the p-type semiconductor layer 50 to cover the light absorption preventing part 65 and to spread the current through the p-type semiconductor layer 50.
  • the transparent conductive film 60 may be formed of a material such as ITO or Ni / Au.
  • an electrode 93 is formed on the transparent conductive film 60 (S21 of FIG. 3).
  • the electrode 93 is electrically connected to the p-type semiconductor layer 50 by the transparent conductive film 60.
  • An n-side bonding pad 80 that supplies electrons to the n-type semiconductor layer 30 on the exposed n-type semiconductor layer 30 may be formed with the formation of the electrode 93.
  • the n-side bonding pad 80 may be formed together with the reflective electrode 92 to be described later.
  • the electrical connection 94 (see FIG. 7) to be described later is directly connected to the transparent conductive film 60, it is easy to form a good electrical contact between the reflective electrode 92 (see FIG. 7) and the transparent conductive film 60 to be described later. You may not.
  • the electrode 93 is interposed between the transparent conductive film 60 and the electrical connection 94 to make stable and electrical contact therewith and to prevent an increase in contact resistance.
  • a non-conductive reflecting film 91 covering the electrode 93 is formed (S31 in FIG. 3).
  • the non-conductive reflective film 91 may also be formed on portions of the n-type semiconductor layer 30 and the n-side bonding pads 80 that are etched and exposed.
  • the nonconductive reflecting film 91 does not necessarily cover all regions on the n-type semiconductor layer 30 and the p-type semiconductor layer 50.
  • the nonconductive reflecting film 91 functions as a reflecting film, but is preferably formed of a light transmitting material to prevent absorption of light.
  • the nonconductive reflecting film 91 may be formed of a light transmissive dielectric material, for example, SiO x , TiO x , Ta 2 O 5 , MgF 2 .
  • the non-conductive reflecting film 91 is made of SiO x , since the non-conductive reflecting film 91 has a lower refractive index than the p-type semiconductor layer 50 (eg, GaN), light having an incident angle greater than or equal to a critical angle is provided in the plurality of semiconductor layers 30, 40, and 50. Some reflections can be made to the side.
  • the p-type semiconductor layer 50 eg, GaN
  • the non-conductive reflecting film 91 is made of a distributed Bragg reflector (DBR: DBR made of a combination of SiO 2 and TiO 2 )
  • DBR distributed Bragg reflector
  • FIG. 5 is an enlarged view of a portion R2 of the opening formed by the dry etching process
  • FIG. 6 is a view illustrating an upper surface of the electrode on which the wet etching process is performed.
  • an opening 102 exposing a part of the electrode 93 is formed in the nonconductive reflecting film 91 by a dry etching process (first etching process) (S41 in FIG. 3).
  • first etching process halogen gas containing an F group (eg, CF 4 , C 2 F 6 , C 3 F 8 , SF 6, etc.) may be used as an etching gas.
  • the electrode 93 may comprise a plurality of layers.
  • the electrode 93 is formed on the contact layer 95 electrically connected to the p-type semiconductor layer 50, on the antioxidant layer 98 and the antioxidant layer 98 formed on the contact layer 95.
  • An etch stop layer 99 is included.
  • the electrode 93 includes a contact layer 95, a reflection layer 96, a diffusion barrier layer 97, an antioxidant layer 98, and an etch stop layer 99 that are sequentially formed on the transparent conductive film 60.
  • the contact layer 95 is preferably made of a material which makes good electrical contact with the transparent conductive film 60.
  • materials such as Cr and Ti are mainly used. Ni and TiW may also be used, and Al and Ag having good reflectance may be used.
  • the reflective layer 96 may be made of a metal having excellent reflectance (eg, Ag, Al, or a combination thereof).
  • the reflective layer 96 reflects the light generated by the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50.
  • the reflective layer 96 may be omitted.
  • the diffusion barrier layer 97 prevents the material constituting the reflective layer 96 or the material constituting the antioxidant layer 98 from diffusing to another layer.
  • the diffusion barrier layer 97 may be formed of at least one selected from Ti, Ni, Cr, W, TiW, and the like, and when a high reflectance is required, Al, Ag, or the like may be used.
  • the antioxidant layer 98 may be made of Au, Pt, or the like, and may be any material as long as it is exposed to the outside and does not oxidize well in contact with oxygen. As the antioxidant layer 98, Au having good electrical conductivity is mainly used.
  • the etch stop layer 99 is a layer exposed in the dry etching process for forming the opening 102.
  • the etch stop layer 99 is the uppermost layer of the electrode 93.
  • Au is used as the etch stop layer 99, not only the bonding strength with the non-conductive reflecting film 91 is weak, but a portion of Au may be damaged or damaged during etching. Therefore, if the etch stop layer 99 is made of a material such as Ni, W, TiW, Cr, Pd, Mo, instead of Au, the bonding strength with the non-conductive reflective film 91 can be maintained, thereby improving reliability.
  • the etch stop layer 99 protects the electrode 93, and in particular, prevents the damage of the antioxidant layer 98.
  • the halogen gas as an etching gas containing an F: can be used (for example, CF 4, C 2 F 6, C 3 F 8, SF 6).
  • the etch stop layer 99 may be made of a material having excellent etching selectivity in the dry etching process. If the etching selectivity of the etch stop layer 99 is not good, the antioxidant layer 98 may be damaged or damaged in the dry etching process. Therefore, Cr or Ni is suitable as a material of the etch stop layer 99 in view of the etching selectivity. Ni or Cr does not react with or slightly reacts with the etching gas of the dry etching process, and is not etched to protect the electrode 93.
  • a material 107 such as an insulating material or an impurity may be formed on the upper layer of the electrode 93 due to the etching gas.
  • a material 107 may be formed by reacting the halogen etching gas including the F group with the upper metal of the electrode.
  • the halogen etching gas including the F group For example, at least some of Ni, W, TiW, Cr, Pd, Mo, and the like as the material of the etch stop layer 99 may react with the etching gas of the dry etching process as shown in FIG. Example: NiF) can be formed.
  • the material 107 formed as described above may cause a decrease in electrical characteristics (eg, an increase in operating voltage) of the semiconductor light emitting device.
  • Ni, W, TiW, Cr, Pd, Mo, etc. do not react with the etching gas to form a material or form a very small amount of material. It is preferable to suppress material generation or to form a small amount, and Cr is more suitable as a material of the etch stop layer 99 than Ni in this respect.
  • the upper layer of the electrode 93 that is, the portion corresponding to the opening 102 of the etch stop layer 99 is removed by a wet etching process (second etching process) in consideration of the formation of a material, and is illustrated in FIG. 6.
  • second etching process second etching process
  • the antioxidant layer 98 corresponding to the opening 102 is exposed.
  • the material 107 is etched away along with the etch stop layer 99. As such, by removing the material 107, the electrical contact between the electrode 93 and the electrical connection 94 (see FIG. 7) is improved, and the electrical characteristics of the semiconductor light emitting device are prevented from being lowered.
  • the first etching process may be performed by wet etching to form the opening 102.
  • the non-etching liquid of the conductive reflective film 91 such as HF, BOE, NHO 3, HCl may be used alone or in combination in an appropriate concentration.
  • the etching selectivity of the etch stop layer 99 is excellent for protecting the antioxidant layer 98. .
  • Cr is suitable as a material of the etch stop layer 99.
  • the etch stop layer 99 By the process of forming the opening 102 and the process of removing the etch stop layer 99 corresponding to the opening 102, the etch stop layer 99 having a good bonding strength with the non-conductive reflecting film 91 in portions other than the opening 102.
  • the electrode 93 has a configuration such as Cr (contact layer) / Al (reflective layer) / Ni (diffusion prevention layer) / Au (antioxidation layer) / Cr (etch prevention layer) sequentially stacked.
  • the etch stop layer 99 is removed from the opening 102 to prevent electrical degradation.
  • etch stop layer 99 may be wet-etched at a portion corresponding to the opening 102, so that some of the etch stop layer 99 remains, and the material concentrated on the upper surface of the etch stop layer may be considered. Can be removed.
  • FIG. 7 is a diagram illustrating an electrical connection formed in the opening.
  • an electrical connection 94 in contact with the electrode 93 is formed in the opening 102 (S61 in FIG. 3).
  • the electrical connection 94 may be formed in contact with the electrical connection 94 to the antioxidant layer 98 exposed through the opening 102.
  • a reflective electrode 92 may be formed on the non-conductive reflective film 91 in contact with the electrical connection 94 using a metal such as Al or Ag having a high reflectance.
  • the process of forming the reflective electrode 92 may be a method of deposition or plating.
  • the reflective electrode 92 and the electrical connection 94 may be formed together instead of separately.
  • the opening 102 is filled to form an electrical connection 94.
  • Reflective electrode 92 may be formed using Cr, Ti, Ni, or an alloy thereof for stable electrical contact.
  • the reflective electrode 92 may be electrically connected to the outside to supply holes to the p-type semiconductor layer 50, and may reflect light not reflected by the non-conductive reflective film 91.
  • the n-side bonding pad 80 may be formed on the n-type semiconductor layer 30 side or the conductive substrate side from which the substrate 10 is removed.
  • the positions of the n-type semiconductor layer 30 and the p-type semiconductor layer 50 may be changed, and are mainly made of GaN in the group III nitride semiconductor light emitting device.
  • Each semiconductor layer 20, 30, 40, 50 may be composed of multiple layers, and additional layers may be provided.
  • the electrode 93, the n-side bonding pad 80, and the reflective electrode 92 may be formed to have branches for current spreading.
  • the n-side bonding pad 80 may have a height sufficient to be coupled to the package using a separate bump, or may be deposited to a height sufficient to be coupled to the package as shown in FIG. 2.
  • the material 199 is removed between the electrode 93 and the electrical connection 94 to prevent the deterioration of electrical characteristics of the semiconductor light emitting device.
  • a semiconductor light emitting device including an electrode 93 having good bonding force with the non-conductive reflective film 91 and making good electrical contact with the electrical connection 94 can be manufactured.
  • the electrode 93, the electrical connection 94 and the reflective electrode 92 constitute an electrode portion for supplying holes to the second semiconductor layer 50.
  • the electrode portion includes an electrode 93 as a lower electrode, a reflective electrode 92 as an upper electrode, and an electrical connection is formed in the opening to electrically connect the lower electrode and the upper electrode.
  • FIG. 8 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure.
  • the manufacturing method of the semiconductor light emitting device is substantially the same as the manufacturing method of the semiconductor light emitting device described with reference to FIGS. 3 to 7 except that the electrode 93 includes a reflective layer 96 and a diffusion barrier layer 97 that are alternately repeatedly stacked. Since the description is the same, duplicate descriptions are omitted.
  • the electrode 93 includes a contact layer 95 formed on the transparent conductive film 60, a reflective layer 96 repeatedly stacked on the contact layer 95, an anti-diffusion layer 97, and an anti-oxidation layer 98 formed on the diffusion barrier layer 97. ), An etch stop layer 99 formed on the anti-oxidation layer 98 and in contact with the non-conductive reflecting film 91. The etch stop layer 99 corresponding to the opening is removed to expose the antioxidant layer 98 and the electrical connection 94 is formed to contact the antioxidant layer 98.
  • the reflective layer 96 / diffusion diffusion layer 97 may be formed such as Al / Ni / Al / Ni / Al / Ni.
  • the area of the electrode 94 may increase.
  • prevention of light absorption by the electrode 93 may become more important, and the reflective layer 96 becomes important.
  • the formation of the reflective layer 96 such as Al with a high thickness can cause various problems such as the bursting of the Al layer, the repeated stacking of the reflective layer 96 / diffusion layer 97 as in the present example results in insulating material or impurities. Such materials can be removed to provide good electrical contact while improving reflectance to avoid problems.
  • FIG. 9 is a view illustrating another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • FIG. 10 is a view illustrating an example of a cross section taken along line A-A in FIG. 9.
  • the manufacturing method of the semiconductor light emitting device can be applied to a large area semiconductor light emitting device.
  • the area of the electrode 93 is enlarged or extended in the form of branch electrodes, and a plurality of openings and a plurality of electrical connections 94 are formed, and the non-conductive reflecting film 91 is formed of the dielectric film 91b.
  • distribution Bragg reflector 91a (DBR: Distributed Bragg Reflector; for example, DBR made of a combination of SiO 2 and TiO 2 ) is substantially the same as the manufacturing method of the semiconductor light emitting device described in Figures 3 to 7 Therefore, duplicate descriptions are omitted.
  • the non-conductive reflecting film 91 includes a distributed Bragg reflector, it is possible to reflect a greater amount of light toward the plurality of semiconductor layers 30, 40, and 50.
  • the material is suitably SiO 2 , and the thickness thereof is appropriately 0.2 ⁇ m to 1.0 ⁇ m.
  • the dielectric film 91b made of SiO 2 is preferably formed by Chemical Vapor Deposition (CVD), and particularly, Plasma Enhanced CVD (PECVD).
  • each layer is designed to have an optical thickness of 1/4 of a given wavelength when composed of TiO 2 / SiO 2 , and the number of combinations is suitable for 4 to 20 pairs. Do.
  • the distribution Bragg reflector 91a is preferably formed by Physical Vapor Deposition (PVD), in particular, by E-Beam Evaporation, Sputtering, or Thermal Evaporation.
  • An additional dielectric film may be formed over the distribution Bragg reflector 91a prior to forming the reflective electrode 92.
  • Dielectric film 91b, distributed Bragg reflector 91a and further dielectric film form a lightguide structure.
  • a plurality of electrical connections 94 are formed between the electrode 93 and the p-side reflective electrode 92 to spread current. Therefore, a material may be formed on the upper surface of the electrode 93 exposed by the plurality of openings in a dry etching process for forming the plurality of openings in the non-conductive reflective film 91.
  • the wet etch process removes the material corresponding to the opening along with the top layer of electrode 93, for example, the etch stop layer.
  • An electrical connection 94 is then formed in the plurality of openings. Therefore, the degradation of the electrical characteristics of the large-area semiconductor light emitting device is prevented.
  • FIG. 11 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure.
  • an n-side bonding pad 80 is formed on a non-conductive reflective film 91 to form an electrical connection 82 between the n-side bonding pad 80 and the n-side branch electrode 81. Since the process of forming the opening and the heat dissipation and reflective electrode 108 are provided, the description thereof is substantially the same as the method of manufacturing the semiconductor light emitting device described with reference to FIGS.
  • the n-side branch electrode 81 may have a material such as an insulating material or an impurity formed on the top surface thereof.
  • Subsequent wet etching processes may remove the material on the upper surface of the electrode 93 and the n-side branch electrode 81 exposed through the opening, together with the etch stop layer. Thereafter, electrical connections 94 and 82 are formed. The electrical connections 94 and 82 may be formed to contact the antioxidant layers of the exposed electrode 93 and the n-side branch electrode 81 by removing the etch stop layer.
  • the p-side bonding pad 92 and the n-side bonding pad 80 are electrically connected to the p-type semiconductor layer 50 and the n-type semiconductor layer 30 through electrical connections 94 and 82, respectively.
  • FIG. 12 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure.
  • the transparent conductive film and the light absorption preventing part are omitted, and the electrode 93 is formed on the entire surface of the p-type semiconductor layer 50 so as to function as a reflecting film and a current spreading conductive film. Since the n-side branch electrode 81 is further provided, the description thereof is substantially the same as the method of manufacturing the semiconductor light emitting device described with reference to FIGS.
  • the electrode 93 includes a reflective layer 96 formed of a material having excellent reflectance such as Ag or Al, and the reflective layer 96 also functions as the p-type semiconductor layer 50 and the ohmic contact layer.
  • the electrode 93 includes an etch stop layer 99 formed of a material having good bonding strength with the non-conductive film 91 on the reflective layer 96.
  • the electrode 93 may include an etch stop layer made of a material such as Ni, W, TiW, Cr, Pd, or Mo on a reflective layer such as an Ag layer or an Al layer.
  • the etch stop layer 99 may be formed entirely on the Ag layer or the Al layer or may be formed only in a portion corresponding to the opening.
  • the etch stop layer 99 is preferably selected in consideration of the fact that the etching selectivity should be good in the dry etching process for forming the opening, and that the smaller the formation of a material such as an insulating material or an impurity that does not react with the etching gas, In this respect, Cr or Ni is suitable.
  • the dielectric film 91 is formed as a non-conductive film.
  • the dielectric film 91 may be formed of a light transmissive dielectric material, for example, SiO x , TiO x , Ta 2 O 5 , MgF 2 .
  • Openings are formed in the dielectric film 91 by a dry etching process.
  • a material such as an insulating material or an impurity may be formed on the upper surface of the electrode 93.
  • the material is removed by a wet etching process.
  • a part of the electrode 93 for example, at least a part of the etch stop layer 99 corresponding to the opening may be removed.
  • An electrical connection 94 is formed in the opening. Therefore, the rise of the operating voltage of the semiconductor light emitting device due to the material is prevented.
  • the semiconductor light emitting devices described above include a first electrode portion (n-side electrode portion) and a second electrode portion (p-side electrode portion). At least one of the first electrode portion and the second electrode portion is a lower electrode (eg, 93, 81) exposed at least in part by an opening, an upper electrode (eg, 92, 80) and an opening formed on the non-conductive film, Electrical connections (eg, 94, 82) connecting the electrode and the upper electrode. In the semiconductor light emitting element described below, such an electrode portion is also provided.
  • FIG. 13 is a view illustrating still another example of the semiconductor light emitting device according to the present disclosure
  • FIG. 14 is a cross-sectional view taken along line AA of FIG. 13
  • FIG. 15 is a cross-sectional view taken along line BB of FIG. 13
  • FIG. 13 the p-side electrode, the n-side electrode, and the non-conductive reflective film are removed.
  • the semiconductor light emitting device 1 is grown on the substrate 10, the buffer layer 20 grown on the substrate 10, the n-type semiconductor layer 30 grown on the buffer layer 20, and the n-type semiconductor layer 30. And an active layer 40 generating light through recombination of holes and a p-type semiconductor layer 50 grown on the active layer 40.
  • the substrate 10 is mainly used as the substrate 10, and the substrate 10 may be finally removed, and the buffer layer 20 may be omitted.
  • the n-side electrode 80 may be formed on the n-type semiconductor layer 30 side or the conductive substrate 10 side from which the substrate 10 is removed.
  • the positions of the n-type semiconductor layer 30 and the p-type semiconductor layer 50 may be changed, and are mainly made of GaN in the group III nitride semiconductor light emitting device.
  • Each semiconductor layer 20, 30, 40, 50 may be composed of multiple layers, and additional layers may be provided.
  • the p-type semiconductor layer 50 and the active layer 40 are partially removed through a mesa etching process to form two n-side contact regions 31 exposing the n-type semiconductor layer 30.
  • the n-side branch electrode 81 is formed on the n-type semiconductor layer 30 in the 31.
  • the n-side contact region 31 extends in parallel with one side C of the semiconductor light emitting device.
  • the n-side contact region 31 may be opened in the lateral direction of the semiconductor light emitting device, but it is preferable that the n-side contact region 31 is not opened to any one side and is surrounded by the active layer 40 and the p-type semiconductor layer 50. .
  • the number of n-side contact regions 31 can be increased or decreased, and the arrangement can be changed.
  • the n-side branch electrode 81 preferably includes a branch portion 88 that extends long and a connection portion 89 formed to have a wide width at one end of the branch portion 88.
  • the n-side contact region 31 is formed in a narrow width at the portion where the branch portion 88 of the n-side branch electrode 81 is positioned, and the connection portion 89 of the n-side branch electrode 81 is positioned. It is formed in a wide width.
  • Three p-side branch electrodes 93 are formed on the p-type semiconductor layer 50.
  • the p-side branch electrode 93 is formed in parallel with the n-side branch electrode 81 and is arranged between the two n-side branch electrodes 81 and on both sides. Accordingly, the n-side branch electrodes 81 are positioned between the three p-side branch electrodes 93, respectively.
  • the p-side branch electrode 93 also preferably includes an elongated branch portion 98 and a connecting portion 99 formed to have a wide width at one end of the branch portion 98. However, as shown in FIG.
  • the connecting portion 99 of the p-side branch electrode 93 is located on the opposite side of the connecting portion 89 of the n-side branch electrode 81 when the semiconductor light emitting device is viewed from above. That is, the connecting portion 99 of the p-side branch electrode 93 is positioned at the left side, and the connecting portion 89 of the n-side branch electrode 81 is positioned at the right side.
  • the p-side branch electrode 93 extends along the direction of one side C of the semiconductor light emitting device. For example, in FIGS. 13 and 16, it extends long from left to right.
  • the p-side branch electrode 93 When the device is turned upside down by the plurality of p-side branch electrodes 93 extending in this way and placed on a mounting portion (for example, a submount, a package, and a chip on board (COB)), the elements can be placed without tilting. From this point of view, the p-side branch electrode 93 is preferably formed as long as possible.
  • p-side branch electrode 93 and n-side branch electrode 81 2um-3um are suitable. Too thin a thickness may cause an increase in operating voltage, and too thick a branch electrode may cause process stability and a material cost increase.
  • a light absorption prevention film 95 is formed on the p-type semiconductor layer 50 corresponding to the p-side branch electrode 93.
  • the light absorption prevention film 95 is formed in a slightly wider width than the p-side branch electrode 93.
  • the light absorption prevention film 95 prevents light generated in the active layer 40 from being absorbed by the p-side branch electrode 93.
  • the light absorption prevention film 95 may have only a function of reflecting some or all of the light generated in the active layer 40, and current from the p-side branch electrode 93 does not flow directly below the p-side branch electrode 93. It may have only a function that prevents it, and may have both functions.
  • the light absorbing film 95 is a single layer of a p-type semiconductor layer 50, the low light-transmissive material than the refractive index (for example: SiO 2) or multiple layers (for example: Si0 2 / TiO 2 / SiO 2) Or a distribution Bragg reflector, or a combination of a single layer and a Distribution Bragg reflector.
  • the light absorption prevention layer 95 may be made of a non-conductive material (eg, a dielectric material such as SiO x or TiO x ).
  • the thickness of the light absorption prevention film 95 is appropriately 0.2um to 3.0um depending on the structure. If the thickness of the light absorption prevention film 95 is too thin, the function is weak.
  • the light absorption prevention film 95 does not necessarily need to be made of a light transmissive material, nor is it necessarily necessarily made of a non-conductive material. However, by using the transparent dielectric material, the effect can be further enhanced.
  • the transmissive conductive film 60 is formed on the p-type semiconductor layer 50 before the p-side branch electrode 93 is formed following the formation of the light absorption prevention film 95.
  • the transparent conductive film 60 is formed to cover almost the entirety of the p-type semiconductor layer 50 except for the n-side contact region 31 formed through the mesa etching process. Accordingly, the light absorption prevention film 95 is disposed between the transparent conductive film 60 and the p-type semiconductor layer 50.
  • the current spreading ability is inferior, and in the case where the p-type semiconductor layer 50 is made of GaN, most of the transparent conductive film 60 should be assisted.
  • the transparent conductive film 60 For example, materials such as ITO and Ni / Au may be used as the transparent conductive film 60.
  • the p-side branch electrode 93 is formed on the transparent conductive film 60 on which the light absorption prevention film 95 is located.
  • the non-conductive reflecting film 91 is formed so as to cover 50 entirely.
  • the nonconductive reflecting film 91 reflects light from the active layer 40 to the n-type semiconductor layer 30 when the substrate 10 used for growth or the substrate 10 is removed. It is preferable that the nonconductive reflective film 91 also covers the exposed surfaces of the p-type semiconductor layer 50 and the active layer 40 that connect the top surface of the p-type semiconductor layer 50 and the top surface of the n-side contact region 31. Do. However, those skilled in the art will appreciate that the non-conductive reflective film 91 does not necessarily cover all regions on the n-type semiconductor layer 30 and the p-type semiconductor layer 50 exposed by etching on the opposite side of the substrate 10. Should be placed in.
  • the non-conductive reflecting film 91 functions as a reflecting film but is preferably made of a light transmitting material to prevent absorption of light.
  • the non-conductive reflecting film 91 may be formed of a light transmitting dielectric material such as SiO x , TiO x , Ta 2 O 5 , and MgF 2 . Can be configured.
  • the non-conductive reflecting film 91 is a single dielectric film composed of a transparent dielectric material such as SiO x , for example, a single distributed Bragg reflector made of a combination of SiO 2 and TiO 2 , a plurality of heterogeneous dielectric films or dielectrics.
  • the dielectric film has a lower refractive index than the p-type semiconductor layer 50 (eg, GaN), it is possible to partially reflect light above the critical angle to the substrate 10 side, and the distribution Bragg reflector transmits a larger amount of light to the substrate 10. It can be reflected to the side and can be designed for a specific wavelength can be effectively reflected in response to the wavelength of light generated.
  • the p-type semiconductor layer 50 eg, GaN
  • the non-conductive reflecting film 91 has a double structure of the distribution Bragg reflector 91a and the dielectric film 91b.
  • the dielectric film 91b having a predetermined thickness can be formed, whereby the distributed Bragg reflector 91a can be stably manufactured and can also help to reflect light. have.
  • the semiconductor light emitting device there is a step in mesa etching for forming the n-side contact region 31, and the step such as the p-side branch electrode 93 or the n-side branch electrode 81. And a process for punching the non-conductive reflecting film 91 as described in detail below even after the non-conductive reflecting film 91 is formed, thus forming the dielectric film 91b. Especially when you need to be careful.
  • the material of the dielectric film 91b is suitably SiO 2 , and the thickness thereof is preferably 0.2 ⁇ m to 1.0 ⁇ m. If the thickness of the dielectric film 91b is too thin, it may be insufficient to sufficiently cover the n-side branch electrode 81 and the p-side branch electrode 93 having a height of about 2 ⁇ m to 3 ⁇ m. This can be a burden on the hole forming process. The thickness of the dielectric film 91b may then be thicker than the thickness of the subsequent distribution Bragg deflector 91a. In addition, it is necessary to form the dielectric film 91b in a manner more suitable for securing device reliability.
  • the dielectric film 91b made of SiO 2 is preferably formed by Chemical Vapor Deposition (CVD), and particularly, Plasma Enhanced CVD (PECVD).
  • CVD Chemical Vapor Deposition
  • PECVD Plasma Enhanced CVD
  • a step exists and covers the step region. This is because the deposition method is advantageous compared to physical vapor deposition (PVD) such as E-Beam Evaporation.
  • PVD physical vapor deposition
  • E-Beam Evaporation such as E-Beam Evaporation.
  • the inclined surface formed by the side or mesa etching of the p-side branch electrode 93 and the n-side branch electrode 81 having a step difference may be formed.
  • the dielectric film 91b is formed thin on the stepped surface or the like, and the dielectric film 91b is formed thin on the stepped surface, the p-side branch electrode 93 and the n-side branch electrode 81 will be described below.
  • the dielectric film 91b is formed by chemical vapor deposition for reliable insulation. It is preferable. Therefore, it is possible to secure the function as the non-conductive reflective film 91 while securing the reliability of the semiconductor light emitting element.
  • the distribution Bragg reflector 91a is formed on the dielectric film 91b to form the non-conductive reflecting film 91 together with the dielectric film 91b.
  • a distributed Bragg reflector (91a) of a repeating laminate structure comprising a combination of TiO 2 / SiO 2, the physical vapor deposition (PVD; Physical Vapor Deposition), In particular, the electron beam vapor deposition method (E-Beam Evaporation) or sputtering (Sputtering Or by thermal evaporation.
  • the distribution Bragg reflector 91a consists of a combination of TiO 2 / SiO 2
  • each layer is designed to have an optical thickness of 1/4 of a given wavelength, the number of combinations being 4 to 20 pairs. Suitable. This is because if the number of combinations is too small, the reflection efficiency of the distribution Bragg reflector 91a is reduced, and if the number of combinations is too large, the thickness becomes excessively thick.
  • the non-conductive reflecting film 91 Due to the formation of the non-conductive reflecting film 91, the p-side branch electrode 93 and the n-side branch electrode 81 are completely covered by the non-conductive reflecting film 91.
  • the non-conductive reflective film 91 is formed.
  • a hole in the form of a through hole is formed, and electrical connections 94 and 82 in the form of an electrode material filled in the hole are formed.
  • Such holes are preferably formed by dry etching or wet etching, or a combination of both.
  • the electrical connection 94 is connected to the p-side branch electrode 93 and the n-side branch electrode. (81) It is preferred to be located above each connection 99,89.
  • a large number of electrical connections 94 must be formed to be directly connected to the transparent conductive film 60 provided almost in front of the p-type semiconductor layer 50, and the n-side branch electrode 81 ), A large number of electrical connections 82 must be formed and connected directly to the n-side contact region 31, but between the p-side electrode 92 and the transparent conductive film 60 and the n-side electrode 80 and n It is not only easy to form a good electrical contact between the type semiconductor layers 30, but also causes many problems in the manufacturing process.
  • the present disclosure forms the n-side branch electrode 81 over the n-side contact region 31, and the p-side branch electrode 93 is formed of the p-type semiconductor layer 50 or preferably. Is formed on the light-transmissive conductive film 60 and then heat-treated, thereby making it possible to create stable electrical contact therebetween.
  • the p-side electrode 92 and the n-side electrode 80 are formed on the non-conductive reflective film 91.
  • the p-side electrode 92 and the n-side electrode 80 cover all or almost all of the non-conductive reflecting film 91 in view of helping to reflect light from the active layer 40 toward the substrate 10 side. It is formed over a large area and serves as a conductive reflective film.
  • the p-side electrode 92 and the n-side electrode 80 are preferably spaced apart from each other on the non-conductive reflective film 91 in order to prevent a short circuit. Therefore, the p-side electrode 92 is disposed on the non-conductive reflective film 91.
  • the p-side electrode 92 and the n-side electrode 80 serve to supply current to the p-side branch electrode 93 and the n-side branch electrode 81, and have a function of connecting the semiconductor light emitting device to an external device, It is formed over an area to perform a function of reflecting light from the active layer 40 and / or a heat radiation function.
  • the semiconductor light emitting device according to the present disclosure has an advantage when coupled to a mounting portion (eg, submount, package, COB). This advantage is particularly large when using a bonding method of eutectic bonding.
  • the p-side branch electrode 93 and the n-side branch electrode 81 are both non-conductive reflective film 91.
  • the p-side branch electrode 93 extends long under the n-side electrode 80 overlying the non-conductive reflecting film 91
  • the n-side branch electrode 81 extends from the non-conductive reflecting film (). 91 extends through the bottom of the p-side electrode 92 overlying.
  • the electrodes 92 and 80 and the branch are formed. Short circuits between the electrodes 93 and 81 are prevented.
  • the p-side branch electrode 93 and the n-side branch electrode 81 as described above, it is possible to supply a current to the semiconductor layer region that is required without restriction in forming a flip chip.
  • the p-side electrode 92, the n-side electrode 80, the p-side branch electrode 93 and the n-side branch electrode 81 are composed of a plurality of metal layers.
  • the lowermost layer should have a high bonding strength with the transparent conductive film 60, and materials such as Cr and Ti may be mainly used. Ni, Ti, TiW, and the like may also be used.
  • Those skilled in the art should keep in mind that Al, Ag and the like having good reflectance can also be used for the p-side branch electrode 93 and the n-side branch electrode 81.
  • Au is used for wire bonding or connection with an external electrode.
  • Ni, Ti, TiW, W, or the like is used between the lowermost layer and the uppermost layer depending on the required specification, or when a high reflectance is required.
  • Al, Ag and the like are used.
  • Au since the p-side branch electrode 93 and the n-side branch electrode 81 must be electrically connected to the electrical connections 94 and 82, Au may be considered as the uppermost layer.
  • the inventors have found that it is inappropriate to use Au as the uppermost layer of the p-side branch electrode 93 and the n-side branch electrode 81.
  • the non-conductive reflective film 91 is deposited on Au, there is a problem in that the bonding force between the two is weak and easily peeled off.
  • the uppermost layer of the branch electrode is made of a material such as Ni, Ti, W, TiW, Cr, Pd, Mo instead of Au, the adhesion to the non-conductive reflective film 91 to be deposited thereon is maintained. Reliability can be improved.
  • the above metal serves as a diffusion barrier to help secure the stability of the subsequent processes and the electrical connections 94 and 82. Becomes
  • FIG. 17 is a view illustrating still another example of the semiconductor light emitting device according to the present disclosure
  • FIG. 18 is a cross-sectional view taken along the line D-D of FIG. 17
  • FIG. 19 is a cross-sectional view taken along the line E-E of FIG. 17.
  • the non-conductive reflecting film 91 is in addition to the dielectric film 91b and the distribution Bragg reflector 91a and the distribution Bragg reflector 91a. It further includes a clad film 91f formed thereon. A large portion of light generated in the active layer 40 is reflected by the dielectric film 91b and the distributed Bragg reflector 91a toward the n-type semiconductor layer 30, but the dielectric film 91b and the Distributed Bragg reflector 91a are also constant. Because of its thickness, some light is trapped therein or emitted through the side of the dielectric film 91b and the distributed Bragg reflector 91a.
  • the inventors have analyzed the relationship between the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91f from the viewpoint of an optical waveguide.
  • the optical waveguide is a structure that guides the light by using total reflection by surrounding the light propagation part with a material having a lower refractive index. From this point of view, when the distributed Bragg reflector 91a is viewed as the propagation section, the dielectric film 91b and the clad film 91f can be regarded as part of the configuration surrounding the propagation section.
  • the effective refractive index of the distribution Bragg reflector 91a (where the effective refractive indices are mutually It means having an equivalent refractive index of light which can proceed in a waveguide composed of materials having different refractive indices, and has a value of between 1,46 and 2.4.) a refractive index higher than that of the dielectric film (91b) to the SiO 2 Will have
  • the clad film 91f is also made of a material lower than the effective refractive index of the distributed Bragg reflector 91a.
  • the cladding film 91f has a thickness of ⁇ / 4n to 3.0um (where ⁇ is a wavelength of light generated in the active layer 40 and n is a material of the cladding film 91f). Refractive index).
  • the clad film 91f may be formed of SiO 2 , which is a dielectric having a refractive index of 1.46.
  • ⁇ is 450 nm (4500 A)
  • the uppermost layer of the distributed Bragg deflector 91a consisting of a plurality of pairs of SiO 2 / TiO 2 may be made of an SiO 2 layer having a thickness of ⁇ / 4n
  • the clad film 91f is positioned below It is preferable to be thicker than [lambda] / 4n so as to be differentiated from the top layer of the distribution Bragg deflector 91a, and not only burden the subsequent hole forming process, but also 3.0 because the increase in thickness does not contribute to the efficiency and only the material cost can be increased. It is not desirable to be too thick above um, but in some cases it is not impossible to form above 3.0 um.
  • part of the light traveling through the distribution Bragg reflector 91a is the p-side electrode 92 and the n-side electrode. Absorption may occur while being affected by 80, wherein a clad film having a refractive index lower than that of the distribution Bragg reflector 91a is formed between the p-side electrode 92 and the n-side electrode 80 and the distribution Bragg reflector 91a.
  • 91f By inserting 91f), it is possible to minimize the absorption of part of the light traveling through the distribution Bragg reflector 91a at the p-side electrode 92 and the n-side electrode 80, thereby increasing the efficiency of light.
  • the thickness of the clad film 91f is preferably ⁇ / 4n or more.
  • the difference in refractive index between the distributed Bragg reflector 91a and the clad film 91f is large, the light is more strongly constrained by the Distributed Bragg reflector 91a, but a thinner clad film 91f can be used. If the difference in refractive index is small, the thickness of the clad film 91f should be sufficiently thick to obtain the above-described effect.
  • the thickness of the clad film 91f needs to be sufficiently considered as the difference between the refractive index of the material constituting the clad film 91f and the effective refractive index of the distribution Bragg reflector 91a.
  • the clad film 91f is made of SiO 2 and the distribution Bragg reflector 91a is made of SiO 2 / TiO 2
  • the clad film can be distinguished from the top layer of the distribution Bragg reflector 91a made of SiO 2 .
  • the thickness of 91f is 0.3 um or more.
  • the maximum value of the clad film 91f be formed within 1 ⁇ m to 3 ⁇ m.
  • the clad film 91f is not particularly limited as long as the clad film 91f has a refractive index lower than the effective refractive index of the distribution Bragg reflector 91a, and may include a metal oxide such as Al 2 O 3 , a dielectric film such as SiO 2 , SiON, MgF, CaF, or the like. It may be made of. When the difference in refractive index is small, the thickness can be made thick to achieve the effect. In addition, it is possible to increase the efficiency in the case of using the SiO 2, using SiO 2 having a refractive index lower than 1.46.
  • the dielectric film 91b is omitted may be considered, it is not preferable from the viewpoint of the optical waveguide, but from the viewpoint of the overall technical idea of the present disclosure, it is composed of the distributed Bragg reflector 91a and the clad film 91f. There is no reason to rule out this.
  • a case may include a dielectric film made of TiO 2 , which is a dielectric material.
  • the distribution Bragg reflector 91a is provided with the SiO 2 layer on the uppermost layer, the case where the clad film 91f is omitted may also be considered.
  • the non-conductive reflecting film 91 consists of a low refractive index dielectric film 91b and a clad film 91f positioned above and below a high effective refractive index distributed Bragg reflector 91a and a distributed Bragg reflector 91a. It serves as a guide, it is preferred that the total thickness is 3 ⁇ 8um.
  • the nonconductive reflecting film 91 has an inclined surface 91m at its edge. The inclined surface 91m of the edge may be formed through, for example, a dry etching process.
  • the light incident on the non-conductive reflecting film 91 serving as the optical waveguide the light incident on the non-conductive reflecting film 91 at a vertical or near vertical angle is well reflected toward the substrate 10 side, but at an oblique angle. Some of the light including the light incident on the non-conductive reflecting layer 91 may not be reflected toward the substrate 10 and may be trapped in the distribution Bragg reflector 91a serving as the propagation unit and propagate to the side surface. As such, the light propagating to the side surface of the distribution Bragg reflector 91a is emitted to the outside from the inclined surface 91m at the edge of the non-conductive reflecting film 91 or is reflected to the substrate 10 side.
  • the inclined surface 91m at the edge of the non-conductive reflecting film 91 serves as a corner reflector and contributes to the improvement of luminance of the semiconductor light emitting device. It is preferable that the inclined surface 91m has an angle within a range of 50 ° to 70 ° for smooth reflection to the substrate 10 side.
  • the inclined surface 91m may be easily formed by wet etching or dry etching, or a combination thereof.
  • FIG. 20 is a view showing a state before two semiconductor light emitting devices are separated into independent semiconductor light emitting devices during a semiconductor light emitting device manufacturing process
  • FIG. 21 shows two semiconductor light emitting devices as separate semiconductor light emitting devices during a semiconductor light emitting device manufacturing process. It is a figure which shows the state.
  • FIGS. 20 and 21 illustrate a semiconductor light emitting device 3 in which a p-side electrode 92, an n-side electrode 80, and a bonding pad 97 are not formed to explain a manufacturing process.
  • the semiconductor light emitting device is manufactured in the form of a wafer including a plurality of semiconductor light emitting devices, and then separated into individual semiconductor light emitting devices by cutting by a method such as breaking, sawing, scribing and breaking.
  • a method such as breaking, sawing, scribing and breaking.
  • the scribing process uses a laser and can be performed by applying a laser focusing on the substrate side including the substrate surface and the inside of the substrate of the semiconductor light emitting device.
  • the semiconductor light emitting element is preliminarily along the edge boundary G of the semiconductor light emitting element 3, that is, the boundary G between the semiconductor light emitting element 3 and the semiconductor light emitting element 3. To be cut.
  • the pre-cut semiconductor light emitting device is completely separated into individual semiconductor light emitting devices through a breaking process performed following the scribing process.
  • the braking step is, for example, an external force along the boundary line G between the semiconductor light emitting element 3 and the semiconductor light emitting element 3 in the direction of the substrate 10 indicated by the arrow F in FIG. 20 or vice versa. This is done by adding.
  • the substrate 10 and the semiconductor layers 20, 30, 40, and 50 may be precisely cut along the boundary line G as the crystalline, but the ratio on the p-type semiconductor layer 50 Since the malleable reflecting film 91 is amorphous, the malleable reflecting film 91 is not accurately cut along the boundary line G, and cracks are likely to occur in the area around the edge of the nonconductive reflecting film 91. Such damage to the edge peripheral area of the non-conductive reflecting film 91 has a problem of yield decrease due to poor appearance.
  • the semiconductor light emitting device and the semiconductor light emitting device before the scribing process and the braking process using a laser for manufacturing a semiconductor light emitting device in the form of a wafer including a plurality of semiconductor light emitting devices and then separated into individual semiconductor light emitting devices
  • the partial region H of the non-conductive reflecting film 91 around the boundary line G between them is removed.
  • the partial region H of the nonconductive reflecting film 91 removed along the boundary line G of the semiconductor light emitting device 3 corresponds to the edge region of the nonconductive reflecting film 91 from the viewpoint of the individual semiconductor light emitting device.
  • the removal of the partial region H of the non-conductive reflective film 91 around the boundary line G is different from the non-conductive reflective film 91 provided in one semiconductor light emitting device before being separated into individual semiconductor light emitting devices. It also means that the non-conductive reflecting film 91 provided in the semiconductor light emitting device is separated from each other in the boundary line G region.
  • the removal of the partial region H of the non-conductive reflective film 91 may be performed by dry etching or the like, and may be performed before performing the braking process of the entire semiconductor manufacturing process. However, when forming a hole through the non-conductive reflective film 91 to form electrical connections 94 and 82 by a method such as dry etching, it is preferably formed together.
  • the inclined surface 91m which serves as a corner reflector, may be formed through a separate etching process, but in order to prevent damage, the non-conductive reflective film of the individual semiconductor light emitting device may be removed in a process of removing the edge region of the non-conductive reflective film 91. (91) It may be formed at the same time by etching so that the edge portion becomes the inclined surface 91m.
  • a bonding pad 97 may be provided as part of the p-side electrode 92 and the n-side electrode 80 on the p-side electrode 92 and the n-side electrode 80, respectively. Can be.
  • the upper surface of the bonding pad 97 on the p-side electrode 92 and the upper surface of the bonding pad 97 on the n-side electrode 80 have the same height. That is, the upper surface of the bonding pad 97 on the p-side electrode 92 and the upper surface of the bonding pad 97 on the n-side electrode 80 are on the same plane.
  • Such a bonding pad 97 is such that the p-side electrode 92 side and the n-side electrode 80 side have the same final height when the semiconductor light emitting device is coupled with an external device by, for example, a Jewish bonding method. By preventing the inclination on the mounting portion, to provide a wide and flat coupling surface to obtain a good coupling force, and performs the function of dissipating heat inside the semiconductor light emitting device to the outside.
  • a plurality of bonding pads 97 may be provided on the p-side electrode 92 and the n-side electrode 80, respectively, and the n-side branch electrode 81 and the p-side electrode 92 and the n-side electrode 80 may also be provided.
  • the bonding pad 97 is formed in a region except for the p-side branch electrode 93 portion that protrudes upward and the n-side branch electrode 81 portion that is recessed downward.
  • the bonding pad 97 may be formed in a multilayer structure including a spacer layer 97b below and a bonding layer 97a on the spacer layer 97b.
  • the bonding pad 97 may have a total thickness of 5 ⁇ m to 6 ⁇ m. .
  • the spacer layer 97b is made of a metal layer such as Ni, Cu, or a combination thereof, and the bonding layer 97a has Ni / Sn, Ag / Sn / Cu, Ag / Sn to have a thickness of about several um.
  • Cu / Sn, Au / Sn combination may be made of a eutectic bonding layer.
  • the spacer layer 97b functions as a diffusion barrier and a wetting layer for the solder used for the eutectic bonding, and the bonding pad 97 includes the eutectic bonding layer including the expensive Au as a whole. It also reduces the cost burden compared to forming with (97b).
  • the bonding pads 97 may protrude to the top of the p-side electrode 92 and the n-side electrode 80, that is, the p-side branches, in order to match the final height of the bonding surface at the time of bonding (eg, etchant bonding). It is preferable to form 1 to 3 um higher than the height of the portion above the electrode 93. Therefore, at the time of bonding, good coupling between the semiconductor light emitting element and the mounting portion can be obtained, which helps heat dissipation of the semiconductor light emitting element.
  • the spacer layer 97b and the bonding layer 97a may be formed by various methods such as plating, E-Beam evaporation, and thermal evaporation.
  • the region to be etched in the semiconductor light emitting device 100 is limited to the n-side contact region 31, and there is no other portion to be etched at the edge, and all the sides around the semiconductor light emitting device 100 are scribed and It consists of a cut surface by a braking process or the like. As a result, the area of the active layer 40 generating light is increased to improve light extraction efficiency.
  • the stepped surface generated in the etching process that is, the exposed side of the active layer 40 and the p-type semiconductor layer 50 connecting the top surface of the p-type semiconductor layer 50 and the top surface of the n-side contact region 31. Is minimized.
  • the exposed side surfaces of the active layer 40 and the p-type semiconductor layer 50 are difficult to deposit the distributed Bragg reflector 91a constituting the nonconductive reflecting film 91, particularly when forming the nonconductive reflecting film 91. to be. Accordingly, the distribution Bragg reflector 91a of the exposed side regions of the active layer 40 and the p-type semiconductor layer 50 may have a relatively low reflection efficiency. As the exposed side surfaces of the active layer 40 and the p-type semiconductor layer 50 are minimized, a region having low reflection efficiency in the distribution Bragg reflector 91a can be minimized, and the reflection efficiency can be improved as a whole.
  • FIG. 22 is a diagram illustrating still another example of the semiconductor light emitting device according to the present disclosure
  • FIG. 23 is a cross-sectional view taken along the line AA ′ of FIG. 22.
  • the first feature of this embodiment is that the branch electrodes 93 on the p-type semiconductor layer 50 are separated from each other, through each electrical connection 94, and then by electrode 92.
  • the electrode 92 has a function of supplying a current to the branch electrode 93, a function of reflecting light, a heat dissipation function, and / or a function of connecting the element and the outside.
  • branch electrode 93 extends along the direction of one side C of the device. For example, in FIG. 22, it extends long toward the electrode 80 from the electrode 92 side.
  • the branch electrodes 93 extends along the direction of one side C of the device. For example, in FIG. 22, it extends long toward the electrode 80 from the electrode 92 side.
  • a third feature of this embodiment is that the electrode 80 is positioned over the nonconductive reflecting film 91.
  • the electrode 80 is connected with the branch electrode 81 through an electrical connection 82.
  • the electrode 80 has the same function as the electrode 92.
  • the branch electrode 81 can be arranged in the same manner as the branch electrode 93.
  • a fifth feature of this embodiment is the provision of an auxiliary heat dissipation pad 97.
  • the auxiliary heat dissipation pad 97 has a function of emitting heat to the outside and / or a function of reflecting light, while being electrically separated from the electrode 92 and / or the electrode 80, thereby the electrode 92 and the electrode 80 to prevent electrical contact between.
  • the auxiliary heat dissipation pad 93 may be used for bonding.
  • the entire element Does not cause problems with the electrical operation.
  • auxiliary heat dissipation pads 121, 122, 123, and 124 are illustrated between the electrode 92 and the electrode 80.
  • the auxiliary heat dissipation pads 121, 122, 123, and 124 are positioned between the branch electrodes 92 or between the branch electrodes 92 and the branch electrodes 81.
  • the auxiliary heat dissipation pad 121 and the auxiliary heat dissipation pad 122 are separated from the electrode 92 and the electrode 80, and the auxiliary heat dissipation pad 123 is connected to the electrode 92 and the auxiliary heat dissipation pad 124. Is connected to the electrode 80.
  • FIG. 25 is a diagram illustrating still another example of the semiconductor light emitting device according to the present disclosure, wherein the branch electrode 93 extends below the electrode 80 (past the reference line B).
  • the branch electrodes 93 on the p-type semiconductor layer 50 it is possible to supply a current to an element region which is required without restriction in forming a flip chip.
  • Two electrical connections 94 and 94 are provided and the electrical connections 94 can be placed where needed depending on the conditions required for current spreading.
  • the electrical connection 94 on the left side may be omitted.
  • the electrode 92 also functions as an auxiliary heat radiation pad 97 (see FIG. 22).
  • the electrical connection 94 may be directly connected to the transparent conductive film 60 to supply current, but the current may be directly supplied to the p-type semiconductor 50 under the electrode 80.
  • the branch electrode 93 By introducing the branch electrode 93, the current can be supplied even below the electrode 80 which supplies the current to the n-type semiconductor layer 30. The same is true for the electrical connection 82.
  • FIG. 26 is a diagram illustrating still another example of the semiconductor light emitting device according to the present disclosure, wherein the non-conductive reflecting film 91 is formed of multilayer dielectric films 91c, 91d, and 91e.
  • the non-conductive reflecting film 91 may be composed of a dielectric film 91c made of SiO 2 , a dielectric film 91d made of TiO 2 , and a dielectric film 91e made of SiO 2 , which may serve as a reflecting film.
  • the non-conductive reflecting film 91 is formed to include a DBR structure.
  • the semiconductor light emitting device In forming the semiconductor light emitting device according to the present disclosure, a structure such as the branch electrode 93 or the branch electrode 81 is required, and even after the non-conductive reflecting film 91 is formed, the electrical connection 94 or the electrical connection ( 82). Since the process of forming the semiconductor light emitting device is required, it is possible to influence device reliability such as generation of a leakage current after the manufacture of the semiconductor light emitting device. Therefore, in the formation of the dielectric film 91c made of SiO 2 , special attention is required. Needs to be. For this purpose, first, it is necessary to form the thickness of the dielectric film 91c thicker than the thickness of the subsequent dielectric films 91d and 91e.
  • a dielectric film 91c made of SiO 2 is formed by Chemical Vapor Deposition (CVD), preferably (preferably) Plasma Enhanced CVD (PECVD), and TiO 2.
  • the dielectric layer 91d / dielectric layer 91e made of / SiO 2 DBR has a repeated structure of physical vapor deposition (PVD), and preferably (preferably) electron beam evaporation or sputtering. Or by thermal evaporation, it is possible to secure the function as the non-conductive reflective film 91 while ensuring the reliability of the semiconductor light emitting device according to the present disclosure.
  • Step coverage such as mesa-etched regions, is advantageous because chemical vapor deposition is advantageous over physical vapor deposition, in particular electron beam deposition.
  • FIG. 27 is a diagram illustrating still another example of a semiconductor light emitting device according to the present disclosure, and illustrates an example of an electrode part including an lower electrode, an upper electrode, and an electrical connection connecting the same through an opening.
  • At least one of the n-side electrode 80 (first electrode) and the p-side electrode 92 (second electrode) is preferably a soldering layer in which all are made of tin (Sn) or contain tin. .
  • FIG. 28 is a diagram illustrating an example in which the semiconductor light emitting device illustrated in FIG. 27 is fixed to an external electrode, and the n-side electrode 80 and p of the semiconductor light emitting device or the semiconductor light emitting device chip C illustrated in FIG. 27 are illustrated.
  • the side electrodes 92 are fixed to the external electrodes 1000 and 2000, respectively.
  • the external electrodes 1000 and 2000 may be a conductive part provided in the submount, a lead frame of the package, an electrical pattern formed on the PCB, and the like, provided that the conductive wires are provided independently of the semiconductor light emitting device C. It is not.
  • the external electrodes 1000 and 2000 are provided with solder materials 3000 and 4000, respectively, and the n-side electrode 80 and the p-side electrode 92 are fixed to the external electrodes 1000 and 2000 by soldering. do. In the example shown in FIG. 28, it is fixed to the external electrodes 1000 and 2000 through soldering.
  • the semiconductor light emitting device may be broken.
  • soldering soldering, Pb soldering, etc.
  • it is intended to provide a bonding solution in addition to the eutectic bonding.
  • Au gold
  • Au gold
  • Au gold
  • Au gold
  • the present inventors use the soldering layer of the semiconductor light emitting device side electrode 80 or 92 to be soldered with the solder materials 3000 and 4000 provided in the external electrodes 1000 and 2000.
  • soldering is performed according to the thickness of Au when soldering. It has been found that there is a difference in the bonding strength of, and the bonding strength is improved when tin (Sn) is used as the soldering layer than when Au is used as the soldering layer. This is further described below.
  • FIG. 29 is a photograph showing the degree of spreading of liquid tin on gold and tin, the left photograph showing the spread of liquid tin on gold, and the right photograph showing the spread of liquid tin on tin. As can be seen from both photographs, it can be seen that the spread between tin-tin is superior to the spread between tin-gold.
  • Reflow temperature process temperature for melting solder material
  • Reflow time within 3 seconds
  • solder material amount 1/3 of bump (electrode) area was used.
  • the solder material may be a lead-free solder paste.
  • the thickness of the soldering layers 80 and 92 is not particularly limited, it is preferable to have a thickness of 5000 kPa or more, and more preferably to a thickness of 1 ⁇ m or more, for firm bonding with the solder materials 3000 and 4000. .
  • a soldering layer with a thickness such as 1.8 ⁇ m and 2.4 ⁇ m.
  • DTS Die Shear Test
  • the bonding strength is increased compared to the case of using only gold as the soldering layer.
  • the gold thickness of the antioxidant layer is 100 kPa
  • the bonding strength is slightly reduced than the case of 500 kPa, but the change is gentle, and it can be seen that the change is more than that of the reference (Ref). Therefore, even when the anti-oxidation layer is removed from the data of FIG. 36 and a solder layer made of only tin or containing tin may be used, the bonding strength may be greater than that of the reference (Ref) using only gold as the solder layer.
  • Gold is well mixed with tin, the main component of the solder in this example, but it is not very favorable for bonding strength.
  • soldering layer By forming a soldering layer with a material similar to that of the main component of the solder, the solder can be formed well in a larger area as illustrated in FIG. 29, and spreads well even with a small amount of solder to help improve the bonding strength. By reducing the amount of solder, it is possible to reduce the possibility of cracking of the semiconductor light emitting device due to thermal expansion.
  • At least one of the n-side electrode 80 and the p-side electrode 92 is provided with a tinned or tin-containing soldering layer (e.g. 92a, 80a in FIG. 32) as a (thick) top layer, thereby providing a solder material.
  • a tinned or tin-containing soldering layer e.g. 92a, 80a in FIG. 32
  • the amount of solder material (3000,4000) protrudes between the n-side electrode 80 and the p-side electrode 92, or the side of the semiconductor light emitting device during soldering Has the advantage of reducing. From this point of view, the thicker the soldering layer is, the better, but too thick may increase the thermal resistance.
  • the soldering layer may be made of only tin (Sn), as the main component, the soldering layer may further include necessary materials that are generally considered in soldering in consideration of the solder materials 3000 and 4000.
  • the solder materials 3000 and 4000 include Sn, PbSn, PbSnAg, PbInAb, PbAg, SnPbAg, PbIn, and CdZn.
  • a solder material having a melting point of about 250 to 300 ° C. may be used.
  • the n-side electrode 80 and the p-side electrode 92 are formed on the non-conductive reflecting film 91.
  • the n-side electrode 80 and the p-side electrode 92 are It is preferable that it is formed to cover 50% or more of the area of the nonconductive reflecting film 91.
  • the n-side electrode 80 and the p-side electrode 92 having such a structure can be used as an upper layer structure of the electrodes of the conductive reflective films 901, 902 and 903 shown in FIG.
  • the n-side electrode 80 and the p-side electrode 92 of the electrode structure may be applied as an upper layer structure of all the semiconductor light emitting devices shown in FIGS. 1 to 26. Description of the same reference numerals will be omitted.
  • FIG 30 is a view illustrating another example of the semiconductor light emitting device according to the present disclosure, wherein the surfaces of the soldering layers 80 and 92 are rough surfaces (RSs) rather than flat surfaces.
  • the rough surface RS serves to speed up energy transfer to the soldering layers 80 and 92 by increasing the contact area with the solder materials 3000 and 4000 in the soldering process.
  • the rough surface RS may be formed in the process of forming the soldering layers 80 and 92 without a separate process. In this example, the soldering layers 80 and 92 were formed by E-beam Evaporation.
  • FIG. 31 is a photograph of a rough surface formed on an electrode according to the present disclosure, and shows a photograph seen from above to the right and a photograph from above on the left. It is a photograph of the surface when deposited to a thickness of about 4 ⁇ m, each projection has a size of about 15 ⁇ 25 ⁇ m.
  • the degree of roughness can be changed by adjusting the deposition conditions, such as deposition rate (eg, 10 ⁇ s / sec).
  • FIG 32 is a view illustrating still another example of the semiconductor light emitting device according to the present disclosure, in which at least one of the n-side electrode 80 and the p-side electrode 92 is formed of a solder material 3000 under the soldering layers 80a and 92a. And 4000 are provided with diffusion preventing layers 80c and 92c for preventing the semiconductor layer from penetrating into the plurality of semiconductor layers 30, 40 and 50.
  • the diffusion barrier layers 80c and 92c may be formed of Ti, Ni, Cr, W, TiW, or the like. If necessary, at least one of the n-side electrode 80 and the p-side electrode 92 may include additional layers 80d and 92d.
  • the n-side electrode 80 and the p-side electrode 92 may be formed simultaneously with the electrical connections 82 and 94, and the upper and electrical connections of the non-conductive reflecting film 91.
  • Additional layers 80d and 92d may be formed as light reflecting layers so as to reflect light generated in the active layer 40 at 82 and 94.
  • the additional layers 80d and 92d may be formed of Al, Ag, or the like.
  • the additional layers 80d and 92d may be provided with contact layers such as Cr and Ti to improve contact force as the lowermost layers of the n-side electrode 80 and the p-side electrode 92.
  • both the light reflection layer and the contact layer can be provided.
  • soldering layers 80a and 92a, the diffusion barrier layers 80c and 92c and the additional layers 80d and 92d may be stacked with the same area as in FIG. 32, but in the semiconductor light emitting device shown in FIGS. Of course, it can be laminated in the same form as. That is, it is also possible to form the diffusion barrier layers 80c and 92c and the additional layers 80d and 92d as a whole, and then partially form the soldering layers 80a and 92a.
  • the non-conductive reflecting film 91 and / or the plurality of semiconductor layers 30, 40, 50 can be prevented from breaking.
  • the light reflection layer such as Al or Ag
  • the light reflection layer such as Al or Ag
  • they may be repeatedly laminated (Al (5000A) -Ni (3000A) -Al (5000A) -Ni (3000A)) with a thickness of 1 ⁇ m or more. By repeating lamination with a thickness of 2 ⁇ m or more, it is possible to more surely prevent cracking.
  • FIG. 33 shows a modification of the semiconductor light emitting device shown in FIG. 27
  • FIG. 34 shows a modification of the semiconductor light emitting device shown in FIG. 30,
  • FIG. 35 shows a modification of the semiconductor light emitting device shown in FIG.
  • the oxide layers 80b and 92b are formed on the soldering layers 80a and 92a containing tin (Sn) to prevent the oxidation of the tin. May be considered.
  • the antioxidant layers 80b and 92b metals such as gold (Au) and platinum (Pt) having strong antioxidant properties and high conductivity may be used.
  • the soldering should be made between the solder materials 3000 and 4000 and the soldering layers 80a and 92a, the anti-oxidation layers 80b and 92b have a thickness sufficient to prevent oxidation of the soldering layers 80a and 92a. It should not be too thick. This may vary depending on the metal used. For example, when gold (Au) is used, gold (Au) functions as a soldering layer when the thickness is about 1 ⁇ m, which may cause the above-described problem. have. Therefore, it is preferable that the antioxidant layers 80b and 92b have a thickness of 5000 kPa or less.
  • the bonding strength of the gold increased from 100 kPa to around 500 kPa, showing the best bonding strength near 500 kPa, and the bond strength decreased as the thickness increased to 1000 kPa. have.
  • the bonding strength is increased compared to the case of using only gold as the soldering layer.
  • the anti-oxidation layers 80b and 92b are more preferably 1000 ⁇ or less thick.
  • FIG. 28 is a diagram illustrating an example in which a semiconductor light emitting device is fixed to an external electrode, wherein the n-side electrode 80 and the p-side electrode 92 of the semiconductor light emitting device C are respectively. It is fixed to the external electrodes 1000 and 2000.
  • the external electrodes 1000 and 2000 may be a conductive part provided in the submount, a lead frame of the package, an electrical pattern formed on the PCB, and the like, provided that the conductive wires are provided independently of the semiconductor light emitting device C. It is not.
  • Bonding using paste, bonding using anisotropic conductive film (ACF), eutectic bonding (e.g. AuSn, AnCu, CuSn), and soldering may be used to bond the electrodes 80,92 and the external electrodes 1000,2000.
  • Various methods known in the art such as conjugation used may be used.
  • conjugation used may be used.
  • gold (Au) is generally used as the uppermost layer of the electrodes 80 and 92. As shown on the left side of FIG.
  • the p-side electrode 92 (an example of the upper electrode of the second electrode portion) is provided on the non-conductive reflective film 91 It is.
  • the p-side electrode 92 includes a lower electrode layer 92-2 and an upper electrode layer 92-3.
  • the lower electrode layer 92-2 may be formed as a stress relaxation layer or a crack prevention layer that prevents cracking when the semiconductor light emitting device is fixed to the external electrode.
  • the upper electrode layer 92-3 may be a lower electrode layer 92-2. It may be formed of a burst prevention layer for preventing the burst of 2).
  • the lower electrode layer 92-2 may be formed as a reflective layer reflecting light passing through the non-conductive reflective film 91.
  • the upper electrode layer 92-3 may be formed as a barrier layer that prevents the solder material from penetrating into the semiconductor light emitting device during bonding such as soldering.
  • the lower electrode layer 92-2 and the upper electrode layer 92-3 may be formed by various combinations of these functions.
  • a metal having high reflectance such as Al or Ag may be used as the lower electrode layer 92-2, and a material such as Al or Ag having a high thermal expansion coefficient may be used in view of crack prevention function (linear thermal expansion coefficient).
  • Al is most preferred in many respects.
  • the upper electrode layer 92-3 may be formed of a material such as Ti, Ni, Cr, W, or TiW from the viewpoint of anti-burst and / or diffusion prevention, and is not particularly limited as long as the metal has such a function. Do not.
  • the electrode 92 may further include a contact layer 92-1.
  • the contact layer 92-1 may be formed of a metal such as Cr, Ti, Ni, or the like, and is not particularly limited as long as it has a higher bonding force than the lower electrode layer 92-2. Because it is necessary to reduce the absorption of light, it is generally formed thin (for example 20 Cr). In this case, the contact layer may be removed if the lower electrode layer may have a bonding force.
  • the contact layers 92-1 d may be omitted, and the non-conductive reflecting film 91 and the lower electrode layer 92-3 may be omitted by appropriately adjusting the deposition conditions (deposition method, deposition pressure, deposition temperature, etc.) of the electrode 92. ) Can increase the bond between. It is not preferable to provide it from a viewpoint of light reflection efficiency.
  • the p-side electrode 92 has a top layer 92-4.
  • the uppermost layer 92-4 is generally made of a metal having good adhesion, excellent electrical conductivity, and strong oxidation resistance.
  • Au, Sn, AuSn, Ag, Pt, and alloys thereof or combinations thereof may be used, and are not particularly limited as long as these conditions are satisfied.
  • the p-side electrode 92 introduces a lower electrode layer 92-2 which functions as a crack prevention layer of 1000 kPa or more, preferably 5000 kPa or more (by introducing a metal layer having a high thermal expansion coefficient (for example, Al)).
  • a metal layer having a high thermal expansion coefficient for example, Al
  • the thermal expansion coefficient is large, in order to prevent it from protruding or bursting.
  • an Al electrode formed thicker than 1000 kV (The arrow which popped out at the time of operation) was shown.) It has a structure which introduce
  • the upper electrode layer 92-3 also serves as a diffusion preventing function, and Ni and Ti are particularly suitable.
  • Ni and Ti are particularly suitable.
  • it is thinner than 1000 GPa the function as a crack prevention layer will fall.
  • the plurality of lower electrode layers 92-2 are provided on the p-side electrode 92, it is not bad to use a thickness thinner than this.
  • the thickness of the upper electrode layer 92-3 may be selected in consideration of the thickness of the lower electrode layer 92-2, and when the thickness of the upper electrode layer 92-3 is greater than 3 ⁇ m, it is unnecessary or may hinder the electrical characteristics of the semiconductor light emitting device. Meanwhile, when the uppermost layer 92-4 is provided, when the uppermost layer 92-4 is thick when the uppermost layer 92-4 is fixed to the external electrode by soldering, an excessive amount of voids may be formed to weaken the bonding force of the connection site. have. From this point of view, the top layer 92-4 preferably has a thickness of less than 5000 mm 3. 43 shows the DST results according to the thickness of the uppermost layer 92-4. Excellent performance was achieved in the thickness of 1000 ⁇ ⁇ 1500 ⁇ , and relatively poor at 8000 ⁇ . It is desirable to have a thickness of less than 5000 mm to maintain a value of 2500 to 3000 or more. On the other hand, it is good to have a thickness of 100 kPa or more in order to exhibit a function when provided.
  • FIG. 40 is a view showing a change in the production yield according to the thickness of the electrode or bump according to the present disclosure
  • the experiment is Cr (10 ⁇ )-n-pair (s) Al (5000 ⁇ ) / Ni (3000 ⁇ )-Au (8000 ⁇ )
  • Cr 10 ⁇ )-n-pair (s) Al (5000 ⁇ ) / Ni (3000 ⁇ )-Au (8000 ⁇ )
  • the electrodes 80 and 92 had a thickness of 2 ⁇ m
  • the production yield was 50%
  • the production yield reached almost 100% at the thickness of 2.5 ⁇ m.
  • the electrode 80 and 92 patterns of the shapes shown in FIGS. 13 and 35 were used, they have a valid meaning even when other types of patterns are used.
  • the electrodes 80 and 92 In view of the area occupied by the electrodes 80 and 92, the electrodes 80 and 92 must cover at least 50% of the area of the non-conductive reflecting film 91 so that the electrodes 80 and 92 can be more effectively coped with from the thermal shock generated during bonding. do.
  • 41 is a view showing another example of the n-side electrode and / or p-side electrode configuration according to the present disclosure, the opening 102 is filled by the p-side electrode 92, the electrical connection 94 is a p-side electrode ( 92).
  • the light passing through the non-conductive reflective film 91 may be reflected by the lower electrode layer 92-2, thereby reducing the absorption of light by the electrical connection 94.
  • the contact layer 92-1 when the contact layer 92-1 is provided, the thickness thereof is thin so that the lower electrode layer 92-2 can function as a reflective film.
  • the electrical connection 94 may be formed separately from the p-side electrode 92 through deposition, plating, and / or conductive paste.
  • FIG. 42 is a view showing still another example of the n-side electrode and / or p-side electrode configuration according to the present disclosure, in which the lower electrode layer 92-2 and the upper electrode layer 92-3 are each repeatedly stacked a plurality of times.
  • the p-side electrode 92 is a contact layer 92-1 (20 kPa thick Cr), four pairs of lower contact layers 92-2 (5000 k thick Al) / top contact layer 92-3 (3000 kPa). Ni) and the uppermost layer 92-4 (1 ⁇ m thick Au). Only one of the lower electrode layer 92-2 and the upper electrode layer 92-3 may be provided with a plurality of circuits. Further, not all lower electrode layers 92-2 and upper electrode layers 92-3 need to be made of the same material.
  • the lower electrode layer 92-2 may be formed of a combination of Al and Ag.
  • one lower electrode layer 92-2 may be formed of a plurality of metals.
  • a material layer may be provided in addition to the contact layer 92-1, the lower electrode layer 92-2, the upper electrode layer 92-3, and the uppermost layer 92-4.
  • it may have a structure shown in FIG. It is possible to more reliably prevent the lower electrode layer 92-2 from protruding or bursting through the repeating stacked structure.
  • 44, 45, and 46 illustrate still another example of the semiconductor light emitting device according to the present disclosure, in which at least one of the first electrode 80 and the second electrode 92 is the uppermost layer and substantially does not include gold. And a tinned and heat treated soldering layer.
  • 44 shows only soldering layers 80-T and 92-T
  • FIG. 45 shows soldering layers 80-T and 92-T as diffusion layers, diffusion preventing layers 80c and 92c and light reflection layers 80d and 92d as top layers.
  • An example is provided, and an example in which the surfaces of the soldering layers 80-T and 92-T are roughened is shown in FIG. 46.
  • the meaning of containing tin includes the case of only tin.
  • soldering layer is meant to be bonded to an external electrode (eg, 1000, 2000; see FIG. 28) by soldering.
  • the solder used for soldering is a lead-free solder paste, which contains grains and fluxes containing indium, tin, silver, copper, impurities, and the like. For example, about 97% tin, about 3% silver, and the like. Tin is the main component.
  • FIG. 47 is a view for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a light absorption preventing film 41 is formed on a second semiconductor layer 50, and a light-transmitting current diffusion electrode 60 is formed thereon; Example: ITO).
  • An ohmic contact electrode 52 is formed as an electrical contact enhancement layer on the current diffusion electrode 60 corresponding to the light absorption prevention film 41.
  • the non-conductive reflective film 91 is formed to cover the ohmic contact electrode 52.
  • An opening 65 is formed to expose the ohmic contact electrode 52 in a dry and / or wet etching process, and a first electrode and a second electrode 92 are formed in a deposition process, and the second electrode 92 is an opening.
  • the opening 65 is exposed around the ohmic contact electrode 52 so that the electrical connection surrounds the ohmic contact electrode 52 as shown in FIG. 47 so that the connection structure between the electrical connection and the ohmic contact electrode 52 becomes more stable. It is good to form.
  • the aforementioned heat treatment of the soldering layers 80-T and 92-T includes a case where both the intentional and unintentional heat treatment are performed, and means a process that is distinguished from simply being exposed to the temperature of the deposition process.
  • the heat treatment process may proceed. Since the first electrode 80 and / or the second electrode 92 extend to the opening 65 formed in the non-conductive reflecting film 91 to form an electrical connection, the first electrode 80 and / or during the heat treatment process.
  • the soldering layers 80 -T and 92 -T of the second electrode 92 are also heat treated.
  • the soldering layers 80-T and 92-T are made of tin, for example, and the melting point of tin is 220 ° C.
  • the soldering process may be performed at 230 ° C. to 267 ° C., at about 240 degrees.
  • the heat treatment temperature may be a temperature below and above the melting point of tin. For example, heat processing temperature is 100 degreeC-400 degreeC.
  • the heat treatment affecting the DST strength of the soldering is caused by the heat treatment when tin is used as the soldering layer (80-T, 92-T) and gold is used as the antioxidant layer thereon. It is assumed that there will be some interaction before soldering. Therefore, it is primarily a problem that the heat treatment temperature is performed above the melting point of tin. However, the heat treatment near or below the melting point may also sufficiently affect the bonding strength, and the heat treatment does not exclude this case.
  • the inventors have found that when the heat treatment is performed, forming the uppermost layers of the first electrode 80 and the second electrode 92 for soldering with gold greatly reduces the DST strength of the soldering. This is further described below.
  • the uppermost layers of the first electrode 80 and the second electrode 92 include soldering layers 80-T and 92-T which are substantially free of gold and contain tin and are heat treated.
  • the soldering layers 80-T and 92-T have a significantly higher DST strength of soldering than the case where the top layer is made of gold and the heat treatment. Further, the DST strength of the soldering layer is higher than that of the tin-containing top layer without heat treatment. I found an improvement. This will be further described later.
  • the second electrode 92 is connected to the ohmic contact electrode 52 to form an electrical connection.
  • the electrical connection can be made to contact only the edge of the ohmic contact electrode 52, as shown in FIG. 47 (see FIG. 48A).
  • the first semiconductor layer is further provided with an additional ohmic contact electrode on the first semiconductor layer exposed through the opening formed in the non-conductive reflective film 91, and the first electrode 80 extends through the opening to contact the additional ohmic contact electrode.
  • the opening It is also possible for the opening to be inclined, but the opening can also be vertical (see Figure 48B).
  • the light reflection layer made of Al, Ag, etc.
  • the non-conductive reflecting film may be in contact with the non-conductive reflecting film, it is also possible to further include a contact layer 92c as the lowermost layer of the electrode and the electrical connection to improve the bonding strength (see FIG. 49).
  • a configuration in which the light reflection layer 92-2 and the diffusion barrier layer 92-3 are repeatedly stacked may be considered in order to prevent a burst phenomenon (see FIG. 50). Due to such repeated lamination, for example, Al / Ni may be repeatedly laminated to form a thick layer.
  • a high quality oxide film may be formed on the side surfaces of the repeatedly stacked Al / Ni, such as an aluminum oxide film and a nickel oxide film, and the oxide may not adhere well to the solder to prevent the solder from rising and entering the plurality of semiconductor layers. It can help.
  • FIG. 51 shows the results of testing the soldering DST strength before and after heat treatment.
  • FIG. 51 is an electrode having a soldering layer (Sn) / antioxidation layer (Au) structure, and is heat-treated at 300 ° C. for Sn 20000 ⁇ s / Au 500 ⁇ s sample 1 for 5 minutes. Soldering DST strength was tested in one case and without heat treatment (see FIG. 51A).
  • the soldering DST strengths of the Sn 20000 ⁇ sample 2 when heat-treated at 300 ° C. for 5 minutes and unheated are measured. Was tested (see FIG. 51B).
  • soldering layer 80-T and 92-T containing tin are also advantageous.
  • the bonding force between the diffusion barrier layers 80c and 92c made of nickel (Ni) and the soldering layers 80-T and 92-T under the N is improved due to the heat treatment.
  • the present disclosure provides a solution of soldering different from the eutectic bonding, and discloses an electrode configuration for preventing defects such as cracks in a plurality of semiconductor layers of the semiconductor light emitting device.
  • heat treatment may be performed according to the process of forming the electrodes 80 and 92, or the electrode may be formed by simply being deposited.
  • heat treatment is not essential, but the electrode has to be designed in consideration of the effect of the heat treatment process on the soldering strength. In either case, it is necessary to find suitable conditions to meet the required soldering bond strength conditions, and it is not necessarily preferable to either case.
  • the soldering strength changes depending on the thickness of the gold (Au), if too thick, the bonding strength is reduced, Too thin can increase the probability of nickel being oxidized. Therefore, find a suitable thickness of gold (see Ref in FIG. 36).
  • the thickness of the Ref depends on the thickness of the antioxidant layer (Au).
  • the bonding strength is larger or smaller than in the case.
  • the thin gold layer is mixed with the soldering layer and the solder, and the gold reactant formed by the interaction between gold and tin appears to have brittleness, which affects the bonding strength depending on the thickness of the gold. Seems to be mad.
  • the thickness of the antioxidant layer may be optimized or optimized so as not to be too thick.
  • the anti-oxidation layer can be formed in the range of about 500 kPa to improve the bonding strength than in the case of Ref.
  • the bonding strength can be improved than in the case of Ref (see description of FIG. 36).
  • the method of optimally or optimally designing the thickness of gold as the anti-oxidation layer will be more suitable for use in an electrode structure that does not undergo heat treatment, as will be described later.
  • the bonding strength of the Al / Ni / Sn 20000 2000 / Au 500 ⁇ sample 1 described in FIG. 51A is significantly reduced by the heat treatment.
  • the heat treatment there is an interaction between the gold and the tin of the soldering layer before soldering.
  • the interaction between the solder-gold-soldering layer affects the distribution of the gold reactants and the degree of brittleness. Bonding strength appears to decrease further than otherwise.
  • solder-gold-soldering layer interactions clearly show that the gold mixes both the solder and the soldering layer and has a relatively high concentration of brittle material.
  • the heat treatment is performed in advance, an interaction between tin and gold is formed within a predetermined thickness section from the upper surface of the soldering layer, and thus, brittle material is not dispersed and spread well during soldering, or brittle It is thought that one material is attracted to the solder side, and a section with high concentration is generated, and the bonding strength is greatly reduced.
  • the electrode contains tin as the uppermost layer and contains tin and heat-treated solder layers 80-T and 92-T. Bonding strength can be improved by providing it. That is, in the case of Sample 2, the heat treatment prevents the adverse effects of gold on soldering, and the bonding strength between the diffusion barrier layer and the soldering layers 80-T and 92-T is improved, and thus the bonding strength is improved.
  • soldering strength is remarkably improved in the case of the heat treated tin layer, that is, the soldering layers 80 -T and 92 -T as shown in FIG. 51B.
  • the layer quality of tin oxide is lower than that of an oxide film such as aluminum oxide or nickel oxide, that is, it can be easily destroyed, and thus the tin oxide film is removed at the time of soldering so that it does not significantly affect the soldering strength.
  • the solder material is a lead-free solder paste, which contains grains and fluxes containing indium, tin, silver, copper, impurities, and the like. For example, about 97% tin, about 3% silver, and the like. Tin is the main component. During soldering, the flux evaporates, leaving only grains.
  • the soldering process temperature may be 230 ° C.
  • the flux prevents oxidation of metals such as silver, tin, and copper constituting the solder paste, and a soldering target (eg, 80-T, 92-T). It removes the oxide film or foreign substances on the surface of the film.
  • the tin oxide film slightly affects the soldering strength, it may be interpreted as being overwhelmed by the effect of improving the soldering strength by strengthening the bonding strength between the diffusion barrier layer and the soldering layer (80-T, 92-T) due to the heat treatment. have.
  • the characteristics (eg, morphology) of the tin may be changed to make the bonding more favorable with the solder.
  • the soldering layer should have a thickness of 1000 ⁇ or more to function as a solder layer.
  • the thickness of the soldering layer need not be particularly limited and may be 5 um or more.
  • the difference depending on the presence or absence of the antioxidant layer and the heat treatment may be determined by comparing FIGS. 51A and 51B tested under the same condition.
  • the heat treatment if the heat treatment is performed, it is preferable to configure the soldering layers 80-T and 92-T with the top layer made of gold and without tin. If the heat treatment is not performed, there is an antioxidant layer (Au) (left side in Fig. 51A; the vertical axis value shows a distribution of approximately 2200-2700) and there is no antioxidant layer (Au) (left side in Fig.
  • Forming the soldering layers 80-T and 92-T with tin helps spread the entire electrode well even with a small amount of solder, as described in FIG. It is good for improving bonding strength. It is also easy to design dispensing points when dispensing solder onto electrodes. In addition, it is possible to use a small amount of solder, it is possible to reduce the possibility of adverse effects (for example, cracks, cracks, etc.) on the plurality of semiconductor layers due to thermal expansion when the amount of solder is large. In addition, since the solder is less protruding sideways, the distance between the first electrode 80 and the second electrode 92 may be closer, the heat dissipation area can be increased.
  • the soldering layers 80-T and 92-T may be formed of other materials in addition to tin.
  • a heterogeneous substance such as gold is not mixed so that the solder is used as the soldering layer or the gold is included as the anti-oxidation layer.
  • Strength can be improved.
  • the solder may include Sn, PbSn, PbSnAg, PbInAb, PbAg, SnPbAg, PbIn, CdZn, or the like. Therefore, in addition to tin, the soldering layers 80-T and 92-T may be formed of Pb, Ag, In, Ab, Cd, Zn, or the like.
  • the soldering layer may be heat treated before soldering.
  • the meaning of the heat treatment is as described above, and in particular, when the heat treatment at a suitable temperature for the main component of the solder, if the solder layer is composed of the main component of the solder substantially without containing gold as the top layer, when the gold is the top layer.
  • the bonding strength can be improved as compared with the case where the heat treatment is not performed.
  • a semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer and having electrons and holes
  • a plurality of semiconductor layers having an active layer for generating light through recombination of and grown using a growth substrate;
  • a reflection film provided to reflect light generated in the active layer on the opposite side of the growth substrate;
  • a first electrode and a second electrode provided to supply electrons and holes to the plurality of semiconductor layers, wherein at least one of the first electrode and the second electrode is the uppermost layer and substantially does not contain gold (Au).
  • a first electrode and a second electrode having a soldering layer heat-treated.
  • soldering layer does not substantially contain gold
  • present disclosure does not exclude the case where the soldering layer contains some gold for the purpose of avoidance.
  • the soldering layer is a semiconductor light emitting device characterized in that the bonding (lead-free) with a solder material (lead-free).
  • a soldering layer is a semiconductor light emitting element, characterized in that bonded with a solder material mainly composed of tin.
  • the heat treatment temperature is a semiconductor light emitting device, characterized in that 100 °C ⁇ 400 °C.
  • the soldering layer has a thickness of 1000 kPa or more.
  • soldering layer has a rough surface.
  • a semiconductor light emitting element wherein the reflecting film is a non-conductive reflecting film.
  • At least one of the first electrode and the second electrode is: diffusion to prevent the solder material from penetrating into the plurality of semiconductor layers under the soldering layer. Barrier layer; And a light reflection layer reflecting light generated from the active layer under the diffusion barrier layer.
  • At least one of the first electrode and the second electrode (the electrode having the soldering layer among the first electrode and the second electrode) is provided on the nonconductive reflecting film, and the plurality of semiconductor layers, the first electrode and the second electrode And an electrical connecting part for electrically connecting at least one of the semiconductor light emitting devices.
  • An opening is formed in the non-conductive reflective film, and the electrical connection portion is provided with an electrical contact enhancement layer exposed through the opening and electrically connected to the plurality of semiconductor layers, wherein at least one electrode is connected to the opening to connect with the electrical contact enhancement layer.
  • a semiconductor light emitting device characterized in that the contact.
  • thermoelectric layer (11) The semiconductor light emitting element according to claim 1, wherein the temperature of the heat treatment is a temperature for improving the bonding between the electrode which leads to the electrical contact enhancement layer and the opening and is in contact with the electrical contact enhancement layer.
  • At least one of the first electrode and the second electrode is: a solder material penetrates into the plurality of semiconductor layers between the soldering layer and the non-conductive reflecting film. Diffusion barrier layer to prevent the; And a light reflection layer reflecting light generated in the active layer between the diffusion barrier layer and the non-conductive reflective film.
  • the semiconductor light emitting device is characterized in that the soldering layer is heat-treated at a heat treatment temperature for improving bonding strength of at least one of the first electrode and the second electrode (the electrode having the soldering layer among the first electrode and the second electrode). .
  • the semiconductor light emitting device according to claim 1, wherein the light reflection layer comprises at least one selected from Al and Ag.
  • the diffusion preventing layer includes at least one selected from Ni, Ti, Cr, W, and TiW.
  • a semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer and having electrons and holes
  • a plurality of semiconductor layers having an active layer for generating light through recombination of and grown using a growth substrate;
  • a reflection film provided to reflect light generated in the active layer on the opposite side of the growth substrate;
  • a first electrode and a second electrode provided to supply electrons and holes to the plurality of semiconductor layers, wherein at least one of the first electrode and the second electrode is substantially free of gold (Au) as a top layer for soldering.
  • a first electrode and a second electrode containing a main component of the solder material and having a heat treated soldering layer.
  • soldering layer contains at least one of Sn, Pb, Ag, In, Ab, Cd, and Zn.
  • At least one of the first electrode and the second electrode (the electrode having the soldering layer among the first electrode and the second electrode) is provided on the nonconductive reflecting film, and the plurality of semiconductor layers, the first electrode and the second electrode An electrical connection part electrically connected to at least one of the electrical connection parts, wherein the opening is formed in the non-conductive reflective film, and the electrical connection part is exposed to the opening and electrically connected to the plurality of semiconductor layers.
  • a contact enhancement layer wherein at least one electrode leads to the opening to contact the electrical contact enhancement layer, and the temperature of the heat treatment is a temperature for improving the junction between the electrical contact enhancement layer and the electrode to contact the electrical contact enhancement layer.
  • a semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer and having electrons and holes
  • a plurality of semiconductor layers having an active layer for generating light through recombination of and grown using a growth substrate;
  • a reflection film provided to reflect light generated in the active layer on the opposite side of the growth substrate;
  • a first electrode and a second electrode provided to supply electrons and holes to the plurality of semiconductor layers, wherein at least one of the first electrode and the second electrode contains tin (Sn) and an oxidation of the solder layer and the solder layer.
  • a first electrode and a second electrode having an anti-oxidation layer on the solder layer to prevent the semiconductor light emitting device.
  • a semiconductor light emitting element wherein at least one of the first electrode and the second electrode is formed on the nonconductive reflecting film, and at least 50% of the area of the nonconductive reflecting film is covered by the first electrode and the second electrode.
  • a semiconductor light emitting element wherein at least one of the first electrode and the second electrode is electrically connected to the plurality of semiconductor layers through the non-conductive reflective film.
  • At least one of the first electrode and the second electrode (-an electrode having a soldering layer and an anti-oxidation layer among the first electrode and the second electrode) prevents a solder material from penetrating into the plurality of semiconductor layers under the soldering layer.
  • a semiconductor light emitting device comprising a diffusion preventing layer for preventing.
  • At least one of the first electrode and the second electrode includes a light reflection layer reflecting light generated in the active layer under the soldering layer.
  • a semiconductor light emitting device comprising:
  • the reflecting film is a non-conductive reflecting film, and at least one of the first electrode and the second electrode (the electrode having the soldering layer and the antioxidant layer among the first electrode and the second electrode) is formed in the active layer under the diffusion preventing layer.
  • a semiconductor light emitting element comprising a light reflection layer for reflecting light.
  • At least one of the first electrode and the second electrode (-electrode having a soldering layer and an anti-oxidation layer among the first electrode and the second electrode) has a contact layer in contact with a plurality of semiconductor layer sides as a lowermost layer.
  • a semiconductor light emitting device characterized in that.
  • An anti-oxidation layer has a thickness of 5000 kPa or less.
  • a semiconductor light emitting device characterized in that the antioxidant layer has a thickness of 1000 mW or less.
  • a soldering layer has a thickness of 5000 kPa or more.
  • a semiconductor light emitting element characterized in that the solder layer has a thickness of 1 ⁇ m or more.
  • the reflecting film is a non-conductive reflecting film, and at least one of the first electrode and the second electrode (electrode having a soldering layer and an antioxidant layer among the first electrode and the second electrode) is formed on the non-conductive reflecting film, And a diffusion barrier layer penetrating the non-conductive reflecting film and electrically connected to the plurality of semiconductor layers, and preventing a solder material from penetrating into the plurality of semiconductor layers under the solder layer.
  • the reflecting film is a non-conductive reflecting film
  • the semiconductor light emitting device further comprises an etch stop layer between the non-conductive reflecting film and the plurality of semiconductor layers, wherein at least one of the first electrode and the second electrode (the first electrode and the first electrode) is formed.
  • An electrode having a soldering layer and an anti-oxidation layer among the two electrodes) is formed on the nonconductive reflecting film, and is electrically connected to the plurality of semiconductor layers through the nonconductive reflecting film and the etch stop layer.
  • a semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer and having electrons and holes
  • a plurality of semiconductor layers having an active layer for generating light through recombination of and grown using a growth substrate;
  • a nonconductive reflecting film bonded to the plurality of semiconductor layers on the opposite side of the growth substrate;
  • an electrical connecting part electrically connecting the plurality of semiconductor layers to the at least one electrode.
  • the electrical connection herein refers to an aggregate of one or more
  • each of the at least one electrode has a structure in which a lower electrode layer and an upper electrode layer are repeatedly stacked.
  • the electrical connection is formed through the non-conductive reflecting film, at least one electrode is formed on the non-conductive reflecting film and in the electrical connection, and at least a part of the lower electrode layer is formed in the electrical connection.
  • Semiconductor light emitting device is formed through the non-conductive reflecting film, at least one electrode is formed on the non-conductive reflecting film and in the electrical connection, and at least a part of the lower electrode layer is formed in the electrical connection.
  • At least one electrode has a first electrode for supplying one of electrons and holes to the first semiconductor layer and a second electrode for supplying the other of electrons and holes, wherein at least one electrode has a non-conductive reflecting film area 50% or more of the semiconductor light emitting device, characterized in that.
  • a semiconductor light emitting element characterized in that at least one electrode has a thickness of at least 2 ⁇ m.
  • a semiconductor light emitting element characterized in that the lower electrode layer has a thickness of at least 1000 mW.
  • the lower electrode layer may be provided a plurality of times in the electrode, and the lower electrode layer may be provided in a single layer of 1000 mV or more, but a plurality of layers may be provided in combination of 1000 mV or more.
  • a semiconductor light emitting element wherein the lower electrode layer has a thickness of 5000 kPa or more.
  • the lower electrode layer may be provided a plurality of times in the electrode, and the lower electrode layer may be provided in a single layer of 1000 mV or more, but a plurality of layers may be provided in combination of 1000 mV or more.
  • Each of the at least one electrode has at least one lower electrode layer and at least one upper electrode layer, and the sum of the thicknesses of the at least one lower electrode layer and the at least one upper electrode layer is 1 ⁇ m or more.
  • the lower electrode layer is a single layer or a plurality of layers, preferably has a thickness of 1000 mW or more, more preferably 5000 mW or more, and one or more top electrode layers must function to prevent the lower electrode layer from bursting and / or as a diffusion barrier layer. Therefore, in consideration of this, it is preferable that at least one electrode has a thickness of 1 ⁇ m or more as a whole, and more preferably has a thickness of 2 ⁇ m or more.
  • Each of the at least one electrode has at least one lower electrode layer and at least one upper electrode layer, and the sum of the thicknesses of the at least one lower electrode layer and the at least one upper electrode layer is 2 ⁇ m or more.
  • the sum of the thicknesses of the at least one lower electrode layer and the at least one upper electrode layer itself has a thickness of 2 ⁇ m or more, so that the semiconductor light emitting device can be protected from thermal shocks at the time of bonding, regardless of the thickness of the contact layer, the top layer and the other layers. Can be.
  • each of the at least one electrode has a top layer of less than 5000 mW.
  • the lower electrode layer includes at least one selected from Al and Ag.
  • a semiconductor semiconductor light emitting device according to claim 1, wherein the upper electrode layer includes at least one selected from Ti and Ni.
  • a semiconductor semiconductor light emitting device characterized in that the uppermost layer contains at least one selected from Au and Pt.
  • a semiconductor light emitting element wherein the nonconductive reflecting film includes a distributed Bragg reflector.
  • the at least one electrode includes a first electrode for supplying one of electrons and holes to the first semiconductor layer and a second electrode for supplying the other one of electrons and holes, wherein the electrical connection portion penetrates the non-conductive reflecting film. And at least one electrode is formed on the non-conductive reflecting film and in the electrical connection, and the lower electrode layer reflects light generated in the active layer in the electrical connection and passed through the non-conductive reflecting film.
  • At least one electrode has a thickness of at least 2 ⁇ m, and each of the at least one electrode has a top layer of less than 5000 ⁇ s, wherein the semiconductor light emitting element is characterized in that it is.
  • a semiconductor light emitting element wherein the plurality of semiconductor layers are made of a group III nitride semiconductor, and the nonconductive reflecting film includes a distributed Bragg reflector.
  • a semiconductor light emitting element wherein the lower electrode layer is the lowest layer of the electrode.
  • a semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer and having electrons and holes
  • a plurality of semiconductor layers having an active layer for generating light through recombination of and grown using a growth substrate;
  • a nonconductive reflecting film bonded to the plurality of semiconductor layers on the opposite side of the growth substrate;
  • At least one electrode electrically connected to the plurality of semiconductor layers and formed on the nonconductive reflecting layer, the lower electrode layer each of which is generated in the active layer to reflect light passing through the nonconductive reflecting layer, and an external material penetrates into the lower electrode layer
  • an electrical connecting part electrically connecting the plurality of semiconductor layers to the at least one electrode.
  • the electrical connection herein refers to an aggregate of one or more electrical connections.
  • the soldering strength is improved by providing a heat-treated soldering layer containing tin as substantially the uppermost layer of the electrode and containing tin.
  • tin is used as a soldering layer, and the soldering strength is improved by optimizing or matching the thickness of the antioxidant film.
  • the soldering strength is improved as compared with the case where the gold is a soldering layer.
  • the soldering strength is improved by forming the soldering layer of the electrode as the main component of the solder.
  • the solder by forming a soldering layer, the uppermost layer of the electrode as the main component of the solder, the solder spreads well to help improve the bonding strength, reducing the amount of solder to damage and swelling due to thermal expansion Defects such as coming out can be reduced.
  • a semiconductor light emitting device having an electrode structure having improved soldering strength while reducing light absorption by a metal reflective film using a nonconductive reflecting film is provided.
  • the semiconductor light emitting device According to another semiconductor light emitting device according to the present disclosure, it is possible to easily fix the semiconductor light emitting device to an external electrode such as a submount, lead frame, package, COB, etc. by soldering, instead of wire bonding and eutectic bonding. do.
  • an external electrode such as a submount, lead frame, package, COB, etc.
  • one semiconductor light emitting device According to one semiconductor light emitting device according to the present disclosure, it is possible to improve light extraction efficiency through light reflection.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 반도체 발광소자에 있어서, 복수의 반도체층; 성장 기판의 반대 측에서 활성층에서 생성된 빛을 반사하도록 구비되는 반사막; 그리고 복수의 반도체층에 전자 및 정공을 공급하도록 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 최상층으로서 금(Au)을 포함하지 않고 주석(Sn)을 함유하며 열처리된 솔더링층(soldering layer)을 구비하는 제1 전극 및 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 외부 전극과 솔더링 강도를 향상하는 전극 구조를 가지는 반도체 발광소자에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.
이러한 구조의 칩, 즉 기판(100)의 일측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.
도 2는 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수를 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활치 못한 단점이 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층; 성장 기판의 반대 측에서 활성층에서 생성된 빛을 반사하도록 구비되는 반사막; 그리고 복수의 반도체층에 전자 및 정공을 공급하도록 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 최상층으로서 금(Au)을 포함하지 않고 주석(Sn)을 함유하며 열처리된 솔더링층(soldering layer)을 구비하는 제1 전극 및 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 다른 하나의 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층; 성장 기판의 반대 측에서 활성층에서 생성된 빛을 반사하도록 구비되는 반사막; 그리고 복수의 반도체층에 전자 및 정공을 공급하도록 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는: 반사막 위에서 솔더링을 위해 최상층으로서 금(Au)을 포함하지 않고 주석(Sn)을 함유하는 솔더링층(soldering layer); 반사막과 솔더링층 사이에서 활성층에서 생성된 빛을 반사하는 광반사층; 그리고 광반사층과 솔더링층 사이에서 솔더 물질이 복수의 반도체층으로 침투하는 것을 방지하는 확산방지층;을 구비하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 하나의 태양에 의하면(According to still another aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층; 성장 기판의 반대 측에서 활성층에서 생성된 빛을 반사하도록 구비되는 반사막; 그리고 복수의 반도체층에 전자 및 정공을 공급하도록 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 솔더링을 위해 최상층으로서 금(Au)을 포함하지 않고 솔더 물질의 주성분을 함유하며 열처리된 솔더링층(soldering layer)을 구비하는 제1 전극 및 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2006-20913호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 일 예를 설명하는 도면,
도 4는 도 3에서 설명된 반도체 발광소자의 제조방법의 일 예를 설명하는 도면,
도 5는 건식 식각 공정에 의해 형성된 개구의 일부(R1)를 확대한 도면,
도 6은 습식 식각 공정이 수행된 전극의 상면을 설명하는 도면,
도 7은 개구에 형성된 전기적 연결을 설명하는 도면,
도 8은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 다른 예를 설명하는 도면,
도 9는 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 일 예를 설명하는 도면,
도 10은 도 9에서 A-A 선을 따라 절단한 단면의 일 예를 설명하는 도면,
도 11은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 일 예를 설명하는 도면,
도 12는 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 일 예를 설명하는 도면,
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 14는 도 13의 A-A 라인을 따라 취한 단면도,
도 15는 도 13의 B-B 라인을 따라 취한 단면도,
도 16은 도 13의 반도체 발광소자에서 p측 전극 및 n측 전극과 비도전성 반사막을 제거한 상태를 나타내는 도면,
도 17은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 18은 도 17의 D-D 라인을 따라 취한 단면도,
도 19는 도 17의 E-E 라인을 따라 취한 단면도,
도 20은 반도체 발광소자 제조 공정 도중에 두 개의 반도체 발광소자가 독립된 반도체 발광소자로 분리되기 이전 상태를 나타낸 도면,
도 21은 반도체 발광소자 제조 공정 도중에 두 개의 반도체 발광소자가 독립된 반도체 발광소자로 분리된 상태를 나타낸 도면,
도 22는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 23은 도 22의 A-A'라인을 따른 단면도,
도 24는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 25는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 26은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 27은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 28은 도 27에 제시된 반도체 발광소자가 외부 전극에 고정된 상태의 일 예를 나타내는 도면,
도 29는 액상 주석의 금 및 주석 위에서 퍼짐의 정도를 나타내는 사진,
도 30은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 31은 본 개시에 따른 전극에 형성된 거친 표면의 사진,
도 32는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 33은 도 27에 제시된 반도체 발광소자의 변형예를 나타내는 도면,
도 34는 도 30에 제시된 반도체 발광소자의 변형예를 나타내는 도면,
도 35는 도 32에 제시된 반도체 발광소자의 변형예를 나타내는 도면,
도 36은 산화방지층의 두께에 따른 결합력의 변화를 나타내는 그래프.
도 37은 외부 전극에 접합된 반도체 발광소자에 발생한 크랙을 보여주는 사진,
도 38은 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 일 예를 나타내는 도면,
도 39는 장시간 전류를 인가한 경우에 하부 전극층이 터져나와 있는 것을 나타내는 사진,
도 40은 본 개시에 따른 전극 또는 범프의 두께에 따른 생산 수율의 변화를 나타내는 도면,
도 41은 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 또 다른 예를 나타내는 도면,
도 42는 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 또 다른 예를 나타내는 도면,
도 43은 최상층의 두께에 따른 DST 결과를 나타내는 그래프,
도 44, 도 45 및 도 46은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면들,
도 47은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하는 도면,
도 48, 도 49 및 도 50은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면들,
도 51은 열처리 전후의 솔더링 DST 강도를 테스트한 결과를 나타내는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 일 예를 설명하는 도면이다.
반도체 발광소자의 제조방법에서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층이 기판 위에 형성된다(S11). 이후, 제1 반도체층 또는 제2 반도체층에 전기적으로 연결되는 전극이 형성된다(S21). 다음으로, 전극을 덮으며 복수의 반도체층과 마주하도록 위치하며, 활성층으로부터의 빛을 반사하는 비도전성 막이 형성된다(S31). 계속해서, 비도전성 막에 전극과의 전기적 연결 통로용 개구가 형성되는 과정으로서, 제1 식각 공정에 의해 전극을 노출하는 개구가 형성된다(S41). 이후, 제2 식각 공정에 의해 개구로 노출된 전극의 상면에 형성된 물질이 제거된다(S51). 전극과 접촉하는 전기적 연결이 개구에 형성된다(S61).
도 4는 도 3에서 설명된 반도체 발광소자의 제조방법의 일 예를 설명하는 도면이다.
반도체 발광소자의 제조방법에서, 먼저 기판(10) 위에 버퍼층(20)이 성장되며, 버퍼층(20)위에 n형 반도체층(30; 제1 반도체층), 활성층(40), p형 반도체층(50; 제2 반도체층)이 순차로 성장된다(도 3의 S11).
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있고, 버퍼층(20)은 생략될 수 있다.
p형 반도체층(50) 및 활성층(40)이 메사 식각되어 n형 반도체층이 일부 노출된다. 메사 식각의 순서는 변경될 수 있다.
이후 과정에서 형성될 전극(93)에 대응하는 p형 반도체층 위에 빛흡수 방지부(65)가 형성된다. 빛흡수 방지부(65)는 생략될 수 있다. 빛흡수 방지부(65)는 p형 반도체층(50)보다 굴절률이 낮은 투광성 물질로 된 단일층(예: SiO2), 다층막(예: Si02/TiO2/SiO2), 분포 브래그 리플렉터, 단일층과 분포 브래그 리플렉터의 결합 등으로 이루어질 수 있다. 또한, 빛흡수 방지부(65)는 비도전성 물질(예: SiOx, TiOx와 같은 유전체 막)로 이루어질 수 있다.
빛흡수 방지부(65)을 덮으며 p형 반도체층(50) 위에 p형 반도체층(50)으로 전류확산을 위한 투광성 도전막(60)이 형성되는 것이 바람직하다. 예를 들어, ITO, Ni/Au와 같은 물질로 투광성 도전막(60)이 형성될 수 있다.
이후, 투광성 도전막(60) 위에 전극(93)이 형성된다(도 3의 S21). 전극(93)은 투광성 도전막(60)에 의해 p형 반도체층(50)과 전기적으로 연결된다. 노출된 n형 반도체층(30) 위에 n형 반도체층(30)으로 전자를 공급하는 n측 본딩 패드(80)가 전극(93)의 형성과 함께 형성될 수 있다. n측 본딩패드(80)는 후술될 반사 전극(92)과 함께 형성될 수도 있다.
후술될 전기적 연결(94; 도 7 참조)이 투광성 도전막(60)에 직접 연결되면 후술될 반사 전극(92; 도 7 참조)과 투광성 도전막(60) 사이에 좋은 전기적 접촉을 형성하기가 쉽지 않을 수 있다. 본 예에서는 전극(93)이 투광성 도전막(60)과 전기적 연결(94) 사이에 개재되어 이들과 안정적이고 전기적 접촉을 하고 접촉 저항의 상승을 방지한다.
계속해서, 비도전성 막으로서, 전극(93)을 덮는 비도전성 반사막(91)이 형성된다(도 3의 S31). 비도전성 반사막(91)은 식각되어 노출된 n형 반도체층(30) 및 n측 본딩 패드(80) 일부의 위에도 형성될 수 있다. 비도전성 반사막(91)이 n형 반도체층(30) 및 p형 반도체층(50) 위의 모든 영역을 반드시 덮을 필요는 없다. 비도전성 반사막(91)은 반사막으로 기능하되, 빛의 흡수를 방지하도록 투광성 물질로 형성되는 것이 바람직하다. 비도전성 반사막(91)은 예를 들어, SiOx, TiOx, Ta2O5, MgF2와 같은 투광성 유전체 물질로 형성될 수 있다. 비도전성 반사막(91)이 SiOx로 이루어지는 경우에, p형 반도체층(50; 예: GaN)에 비해 낮은 굴절률을 가지므로, 임계각 이상의 입사각을 가진 빛을 복수의 반도체층(30, 40, 50) 측으로 일부 반사할 수 있게 된다.
한편, 비도전성 반사막(91)이 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector; 예: SiO2와 TiO2의 조합으로 된 DBR)로 이루어지면 더 많은 양의 빛을 복수의 반도체층(30, 40, 50) 측으로 반사할 수 있다.
도 5는 건식 식각 공정에 의해 형성된 개구의 일부(R2)를 확대한 도면이고, 도 6은 습식 식각 공정이 수행된 전극의 상면을 설명하는 도면이다.
계속해서, 건식 식각 공정(제1 식각 공정)에 의해 전극(93)의 일부를 노출하는 개구(102)가 비도전성 반사막(91)에 형성된다(도 3의 S41). 건식 식각 공정에는 식각 가스로 F기를 포함하는 할로겐 가스(예: CF4, C2F6, C3F8, SF6 등)가 사용될 수 있다. 전극(93)은 복수의 층을 포함할 수 있다. 예를 들어, 전극(93)은 p형 반도체층(50)과 전기적으로 연결되는 접촉층(95)과, 접촉층(95) 위에 형성되는 산화방지층(98) 및 산화방지층(98) 위에 형성되는 식각 방지층(99)을 포함한다. 본 예에서는 전극(93)은 투광성 도전막(60) 위에 순차로 형성된 접촉층(95), 반사층(96), 확산방지층(97), 산화방지층(98) 및 식각 방지층(99)을 포함한다.
접촉층(95)은 투광성 도전막(60)과의 좋은 전기적 접촉을 이루는 물질로 이루어지는 것이 바람직하다. 접촉층(95)으로는 Cr, Ti와 같은 물질이 주로 사용되며, Ni, TiW 등도 사용될 수 있으며, 반사율이 좋은 Al, Ag 등이 사용될 수 있다.
반사층(96)은 반사율이 우수한 금속(예: Ag, Al 또는 이들의 조합)으로 이루어질 수 있다. 반사층(96)은 활성층(40)에서 생성된 빛을 복수의 반도체층(30, 40, 50) 측으로 반사한다. 반사층(96)은 생략될 수 있다.
확산방지층(97)은 반사층(96)을 이루는 물질 또는 산화방지층(98)을 이루는 물질이 다른 층으로 확산되는 것을 방지한다. 확산방지층(97)은 Ti, Ni, Cr, W, TiW 등에서 선택된 적어도 하나로 이루질 수 있으며, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용될 수 있다.
산화방지층(98)은 Au, Pt 등으로 이루어질 수 있고, 외부로 노출되어 산소와 접촉하여 산화가 잘 되지 않는 물질이라면 어떠한 물질이라도 좋다. 산화방지층(98)으로는 전기 전도도가 좋은 Au가 주로 사용된다.
식각 방지층(99)은 개구(102) 형성을 위한 건식 식각 공정에서 노출되는 층으로서 본 예에서 식각 방지층(99)이 전극(93)의 최상층이다. 식각 방지층(99)으로 Au를 사용하는 경우 비도전성 반사막(91)과 접합력이 약할 뿐만아니라 식각시에 Au의 일부가 손상 또는 훼손될 수 있다. 따라서 식각 방지층(99)은 Au 대신에 Ni, W, TiW, Cr, Pd, Mo 등과 같은 물질로 이루어지면, 비도전성 반사막(91)과의 접합력이 유지되어 신뢰성이 향상될 수 있다.
한편, 건식 식각 공정에서 식각 방지층(99)은 전극(93)을 보호하며 특히, 산화방지층(98)의 손상을 방지한다. 건식 식각 공정에는 식각 가스로 F기를 포함하는 할로겐 가스(예: CF4, C2F6, C3F8, SF6)가 사용될 수 있다. 따라서, 산화방지층(98)의 손상을 방지하기 위해 식각 방지층(99)은 이러한 건식 식각 공정에서 식각 선택비가 우수한 재질로 이루어지는 것이 바람직하다. 식각 방지층(99)의 식각 선택비가 좋지 않은 경우 건식 식각 공정에서 산화방지층(98)이 손상 또는 훼손될 수 있다. 따라서 식각 선택비 관점에서 Cr 또는 Ni 등이 식각 방지층(99)의 재질로 적합하다. Ni 또는 Cr은 상기 건식 식각 공정의 식각 가스와 반응하지 않거나 미미하게 반응하며, 식각되지 않아서 전극(93)을 보호하는 역할을 하게 된다.
또 다른 한편, 개구(102) 형성을 위한 건식 식각 공정에서 식각 가스로 인해 전극(93)의 상층부에 절연 물질 또는 불순물과 같은 물질(107)이 형성될 수 있다. 예를 들어, F기를 포함하는 상기 할로겐 식각 가스와 전극의 상층 금속이 반응하여 물질(107)이 형성될 수 있다. 예를 들어, 식각 방지층(99)의 재질로서 Ni, W, TiW, Cr, Pd, Mo 등 중 적어도 일부는, 도 5에 도시된 것과 같이, 건식 식각 공정의 식각 가스와 반응하여 물질(107; 예: NiF)이 형성될 수 있다. 이와 같이 형성된 물질(107)은 반도체 발광소자의 전기적 특성의 저하(예: 동작전압의 상승)를 야기할 수 있다. 식각 방지층(99)의 재질로서 Ni, W, TiW, Cr, Pd, Mo 등 중 다른 일부는 식각 가스와 반응하여 물질을 형성하지 않거나 매우 적은 양의 물질을 형성한다. 물질 생성을 억제하거나 작은 양이 형성되는 것이 바람직하며, 이러한 관점에서 Ni보다 Cr이 식각 방지층(99)의 재질로 적합하다.
본 예에서는 물질이 형성되는 것을 고려하여 전극(93)의 상층, 즉 식각 방지층(99)의 개구(102)에 대응하는 부분을 습식 식각 공정(제2 식각 공정)으로 제거하여, 도 6에 도시된 것과 같이, 개구(102)에 대응하는 산화방지층(98)이 노출된다. 물질(107)은 식각 방지층(99)과 함께 식각되어 제거된다. 이와 같이, 물질(107)이 제거됨으로써 전극(93)과 전기적 연결(94; 도 7참조) 간의 전기적 접촉이 좋아지고, 반도체 발광소자의 전기적 특성이 저하되는 것이 방지된다.
한편, 개구(102) 형성을 위해 제1 식각공정이 습식 식각으로 수행될 수도 있다. 이 경우, 비도전성 반사막(91)의 식각액으로 HF, BOE, NHO3, HCl 등이 단독으로 또는 적절한 농도의 조합으로 사용될 수 있다. 전술된 건식 식각 공정에서와 마찬가지로, 비도전성 반사막(91)에 습식 식각 공정으로 개구(102)를 형성할 때, 산화방지층(98) 보호를 위해 식각 방지층(99)의 식각 선택비가 우수한 것이 바람직하다. 이러한 관점에서 Cr이 식각 방지층(99)의 재질로 적합하다. 이후, 후속되는 다른 습식 식각공정(제2 식각공정)에 의해 개구(102)에 대응하는 식각 방지층(99)이 제거될 수 있다.
상기 개구(102) 형성 공정과 개구(102)에 대응하는 식각 방지층(99)을 제거하는 공정에 의해, 개구(102) 이외의 부분에서는 비도전성 반사막(91)과 접합력이 좋은 식각 방지층(99)이 접하고, 일 예로, 전극(93)은 순차로 적층된 Cr(접촉층)/Al(반사층)/Ni(확산방지층)/Au(산화방지층)/Cr(식각 방지층)와 같은 구성을 가진다. 또한, 전극(93)은 개구(102)에서는 전기적 특성 저하 방지를 위해 식각 방지층(99)이 제거되고, 일 예로, 순차로 적층된 Cr(접촉층)/Al(반사층)/Ni(확산방지층)/Au(산화방지층)와 같은 구성을 가지며, 산화방지층(98)과 후술될 전기적 연결(94)이 접촉할 수 있다.
도 6에 도시된 것과 다르게, 개구(102)에 대응하는 부분에서 식각 방지층(99)의 일부 두께만 습식 식각되어 식각 방지층(99)이 일부 남는 것도 고려할 수 있으며, 식각 방지층의 상면에 집중된 물질이 제거될 수 있다.
도 7은 개구에 형성되는 전기적 연결을 설명하는 도면이다.
계속해서, 도 7에 도시되 것과 같이, 전극(93)과 접촉하는 전기적 연결(94)이 개구(102)에 형성된다(도 3의 S61). 전기적 연결(94)은 개구(102)로 노출된 산화방지층(98)에 전기적 연결(94)이 접하게 형성될 수 있다.
이후, 반사율이 높은 Al, Ag와 같은 금속을 사용하여 비도전성 반사막(91) 위에 전기적 연결(94)과 접촉하는 반사 전극(92)이 형성될 수 있다. 예를 들어, 반사 전극(92)을 형성하는 과정은 증착 또는 도금의 방법이 사용될 수 있다. 한편, 반사 전극(92)과 전기적 연결(94)은 별개의 것이 아니라 함께 형성되는 것일 수 있다. 예를 들어, 반사 전극(92)을 형성하는 과정에서 개구(102)가 채워져 전기적 연결(94)이 형성된다. 안정적 전기적 접촉을 위해 반사 전극(92)이 Cr, Ti, Ni 또는 이들의 합금을 사용하여 형성될 수도 있다. 반사 전극(92)은 외부와 전기적으로 연결되어 p형 반도체층(50)으로 정공을 공급할 수 있고, 비도전성 반사막(91)에 의해 반사되지 못한 빛을 반사한다.
기판(10)이 제거되거나 도전성을 가지는 경우에 n측 본딩 패드(80)는 기판(10)이 제거된 n형 반도체층(30)측 또는 도전성 기판측에 형성될 수 있다. n형 반도체층(30)과 p형 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다. 각각의 반도체층(20, 30, 40, 50)이 다층으로 구성될 수 있으며, 추가의 층이 구비될 수도 있다.
전극(93), n측 본딩 패드(80) 및 반사 전극(92)은 전류확산을 위해 가지(branch)를 가지도록 형성될 수 있다. n측 본딩 패드(80)는 별도의 범프를 이용하여 패키지와 결합할 정도의 높이를 가져도 좋고, 도 2에서와 같이 자체가 패키지와 결합될 정도의 높이로 증착되어도 좋다.
이와 같은 반도체 발광소자의 제조방법에 의하면, 전극(93)과 전기적 연결(94) 사이에 물질(199)이 제거되어 반도체 발광소자의 전기적 특성 저하가 방지된다.
또한, 비도전성 반사막(91)과의 접합력이 좋으면서 전기적 연결(94)과 좋은 전기적 접촉을 이루는 전극(93)을 구비하는 반도체 발광소자를 제조할 수 있다.
본 예에서, 전극(93), 전기적 연결(94) 및 반사 전극(92)은 제2 반도체층(50)에 정공을 공급하는 전극부를 구성한다. 전극부는 하부 전극으로서 전극(93)을 구비하고, 상부 전극으로서 반사 전극(92)을 구비하며, 전기적 연결은 개구에 형성되어 하부 전극과 상부 전극을 전기적으로 연결한다.
도 8은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 일 예를 설명하는 도면이다.
반도체 발광소자의 제조방법은 전극(93)이 교대로 반복 적층된 반사층(96) 및 확산방지층(97)을 구비하는 것을 제외하고는 도 3 내지 도 7에서 설명된 반도체 발광소자의 제조방법과 실질적으로 동일하므로 중복된 설명은 생략한다.
전극(93)은 투광성 도전막(60) 위에 형성된 접촉층(95), 접촉층(95) 위에 반복 적층된 반사층(96) 및 확산방지층(97), 확산방지층(97) 위에 형성된 산화방지층(98), 산화방지층(98) 위에 형성되며 비도전성 반사막(91)과 접촉하는 식각 방지층(99)을 포함한다. 개구에 대응하는 식각 방지층(99)이 제거되어 산화방지층(98)이 노출되고, 전기적 연결(94)이 산화방지층(98)과 접하도록 형성되어 있다.
예를 들어, 반사층(96)/확산방지층(97)은 Al/Ni/Al/Ni/Al/Ni와 같이 형성될 수 있다. 전극(93)과 p측 본딩 패드와의 전기적 연결(94)이 다수 형성되는 경우, 전극(94)의 면적이 증가할 수 있다. 이로 인해 전극(93)에 의한 빛흡수 방지가 더 중요해 질 수 있고, 반사층(96)이 중요해진다. Al과 같은 반사층(96)을 높은 두께로 형성하는 것이 Al층의 터짐 등 여러 문제를 야기할 수 있기 때문에 본 예와 같이 반사층(96)/확산방지층(97)의 반복 적층을 하면 절연 물질 또는 불순물과 같은 물질이 제거되어 좋은 전기적 접촉을 제공하면서 반사율도 향상하여 문제를 방지할 수 있다.
도 9는 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 일 예를 설명하는 도면이고, 도 10은 도 9에서 A-A 선을 따라 절단한 단면의 일 예를 설명하는 도면이다.
반도체 발광소자의 제조방법은 대면적 반도체 발광소자에도 적용될 수 있다. 반도체 발광소자의 제조방법은 전극(93)의 면적이 커지고 또는 가지 전극 형태로 뻗어 있고, 복수의 개구 및 복수의 전기적 연결(94)이 형성된 것과, 비도전성 반사막(91)이 유전체 막(91b)과 분포 브래그 리플렉터(91a; DBR : Distributed Bragg Reflector; 예: SiO2와 TiO2의 조합으로 된 DBR)로 이루어진 것을 제외하고는 도 3 내지 도 7에서 설명된 반도체 발광소자의 제조방법과 실질적으로 동일하므로 중복된 설명은 생략한다.
비도전성 반사막(91)이 분포 브래그 리플렉터를 포함하므로 더 많은 양의 빛을 복수의 반도체층(30, 40, 50) 측으로 반사할 수 있다.
유전체 막(91b)의 경우에 물질은 SiO2가 적당하며, 그 두께는 0.2um ~ 1.0um가 적당하다. SiO2로 된 유전체 막(91b)은 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도 플라스마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하는 것이 바람직하다.
분포 브래그 리플렉터(91a)의 경우에 TiO2/SiO2로 구성되는 경우 각 층은 주어진 파장의 1/4의 광학 두께를 가지도록 설계되며, 그 조합의 수는 4 ~ 20 페어(pairs)가 적합하다. 분포 브래그 리플렉터(91a)는, 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다.
반사 전극(92) 형성 전에 분포 브래그 리플렉터(91a) 위에 추가의 유전체 막이 형성될 수도 있다. 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 추가의 유전체 막은 광가이드 구조를 형성한다.
전류확산을 위해 전극(93)과 p측 반사전극(92) 간의 전기적 연결(94)을 복수개 형성한다. 따라서 비도전성 반사막(91)에 복수의 개구를 형성하기 위한 건식 식각 공정에서 복수의 개구로 노출된 전극(93)의 상면에 물질이 형성될 수 있다.
습식 식각 공정에 의해 물질이 전극(93)의 상층, 예를 들어, 식각 방지층과 함께 개구에 대응하는 부분이 제거된다. 이후 복수의 개구에 전기적 연결(94)이 형성된다. 따라서 대면적 반도체 발광소자의 전기적 특성의 저하가 방지된다.
도 11은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 일 예를 설명하는 도면이다.
반도체 발광소자의 제조방법은 n측 본딩 패드(80)가 비도전성 반사막(91) 위에 형성된 점, n측 본딩 패드(80)와 n측 가지 전극(81)의 전기적 연결(82)을 형성하기 위해 개구를 형성하는 공정과, 방열 및 반사 전극(108)이 구비된 점을 제외하고는 도 3 내지 도 7에서 설명된 반도체 발광소자의 제조방법과 실질적으로 동일하므로 중복된 설명은 생략한다.
개구 형성을 위한 건식 식각 공정에서 전극(93)과 n측 가지 전극(81)의 일부를 노출하는 개구가 각각 형성된다. 따라서 n측 가지 전극(81)도 전극(93)과 마찬가지로 상면에 절연 물질 또는 불순물과 같은 물질이 형성될 수 있다.
후속하는 습식 식각 공정에 의해 각각 개구로 노출된 전극(93)과 n측 가지 전극(81)의 상면의 물질이 식각 방지층과 함께 제거될 수 있다. 이후, 전기적 연결(94, 82)이 형성된다. 전기적 연결(94, 82)은 식각 방지층이 제거되어 노출된 전극(93)과 n측 가지 전극(81)의 산화방지층에 접하도록 형성될 수 있다. p측 본딩 패드(92)와, n측 본딩 패드(80)가 각각 전기적 연결(94, 82)을 통해 p형 반도체층(50) 및 n형 반도체층(30)에 전기적으로 연결된다.
도 12는 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 일 예를 설명하는 도면이다.
반도체 발광소자의 제조방법은 투광성 도전막 및 빛흡수 방지부가 생략되고 전극(93)이 반사막 및 전류확산 도전막으로 기능하도록 p형 반도체층(50) 위에 전면적으로 형성된 점, 2층 구조로 형성된 점, n측 가지 전극(81)을 더 구비하는 점을 제외하고는 도 3 내지 도 7에서 설명된 반도체 발광소자의 제조방법과 실질적으로 동일하므로 중복된 설명은 생략한다.
전극(93)은 Ag나 Al과 같은 반사율이 우수한 재질로 형성된 반사층(96)을 구비하며, 반사층(96)은 p형 반도체층(50)과 오믹 접촉층으로도 기능한다. 전극(93)은 반사층(96) 위에 비도전성 막(91)과 접합력이 좋은 물질로 형성된 식각 방지층(99)을 구비한다. 예를 들어, 전극(93)은 Ag층 또는 Al층과 같은 반사층 위에 Ni, W, TiW, Cr, Pd, Mo와 같은 물질로 이루어진 식각 방지층을 포함할 수 있다. 식각 방지층(99)은 Ag층 또는 Al층 위에 전면적으로 형성되거나 개구에 대응하는 부분에만 형성될 수도 있다. 식각 방지층(99)은 개구 형성을 위한 건식 식각 공정에서 식각 선택비가 좋아야 한다는 점과, 식각 가스와 반응하지 않거나 절연 물질 또는 불순물과 같은 물질의 형성이 작을수록 좋은 점을 고려하여 선택되는 것이 바람직하며, 이러한 관점에서 Cr 또는 Ni이 적당하다.
본 예에서는 비도전성 막으로서 유전체 막(91)이 형성된다. 유전체 막(91)은 예를 들어, SiOx, TiOx, Ta2O5, MgF2와 같은 투광성 유전체 물질로 형성될 수 있다.
유전체 막(91)에 건식 식각 공정에 의해 개구가 형성된다. 개구 형성을 위한 건식 식각 공정에서 전극(93)의 상면에 절연 물질 또는 불순물과 같은 물질이 형성될 수 있다. 이후 습식 식각 공정에 의해 물질이 제거된다. 습식 식각 공정에 의해 물질이 제거되는 과정에서 전극(93)의 일부, 예를 들어, 개구에 대응하는 식각 방지층(99)의 적어도 일부가 제거될 수 있다. 개구에는 전기적 연결(94)이 형성된다. 따라서 물질로 인한 반도체 발광소자의 동작전압 상승이 방지된다.
위에서 설명된 반도체 발광소자들은 제1 전극부(n측 전극부) 및 제2 전극부(p측 전극부)를 포함한다. 제1 전극부 및 제2 전극부 중 적어도 하나는 개구에 의해 적어도 일부가 노출되는 하부 전극(예: 93, 81), 비도전성 막 위에 상부 전극(예: 92, 80) 및 개구에 형성되어 하부 전극 및 상부 전극을 연결하는 전기적 연결(예: 94, 82)을 포함한다. 이하, 설명되는 반도체 발광소자에서도 마찬가지로 이러한 전극부가 구비된다.
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이고, 도 14는 도 13의 A-A 라인을 따라 취한 단면도이며, 도 15은 도 13의 B-B 라인을 따라 취한 단면도이며, 도 16은 도 13의 반도체 발광소자에서 p측 전극 및 n측 전극과 비도전성 반사막을 제거한 상태를 나타내는 도면이다.
반도체 발광소자(1)는 기판(10), 기판(10)에 성장되는 버퍼층(20), 버퍼층(20)위에 성장되는 n형 반도체층(30), n형 반도체층(30) 위에 성장되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 활성층(40) 위에 성장되는 p형 반도체층(50)을 구비한다.
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있고, 버퍼층(20)은 생략될 수 있다. 기판(10)이 제거되거나 도전성을 가지는 경우에 n측 전극(80)은 기판(10)이 제거된 n형 반도체층(30) 측 또는 도전성 기판(10) 측에 형성될 수 있다. n형 반도체층(30)과 p형 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다. 각각의 반도체층(20,30,40,50)이 다층으로 구성될 수 있으며, 추가의 층이 구비될 수도 있다.
메사식각 공정을 통해 p형 반도체층(50)과 활성층(40)이 부분적으로 제거되어 n형 반도체층(30)이 노출되는 2개의 n측 접촉영역(31)이 형성되며, 각 n측 접촉영역(31) 내의 n형 반도체층(30) 위에 n측 가지 전극(81)이 형성된다. n측 접촉영역(31)은 반도체 발광소자의 일 측면(C)과 나란하도록 길게 연장된다. n측 접촉영역(31)은 반도체 발광소자의 측면 방향으로 개방될 수도 있지만, 어느 한 측면으로도 개방되지 않고 그 둘레가 활성층(40)과 p형 반도체층(50)으로 둘러싸여 막혀 있는 것이 바람직하다. n측 접촉영역(31)의 수는 증가하거나 감소할 수 있으며, 배열 형태는 변경될 수 있다. n측 가지 전극(81)은 길게 연장되는 가지부(88)와 가지부(88)의 일측단부에 넓은 폭을 갖도록 형성되는 연결부(89)를 구비하는 것이 바람직하다. 이에 대응하여, n측 접촉영역(31)은 n측 가지 전극(81)의 가지부(88)가 위치하는 부분에서 좁은 폭으로 형성되고, n측 가지 전극(81)의 연결부(89)가 위치하는 부분에서 넓은 폭으로 형성된다.
p형 반도체층(50) 위에 3개의 p측 가지 전극(93)이 형성된다. p측 가지 전극(93)은 n측 가지 전극(81)과 나란하게 형성되며, 2개의 n측 가지 전극(81) 사이 및 양 측부에 각각 배열된다. 따라서, 3개의 p측 가지 전극(93) 사이사이에 각각 n측 가지 전극(81)이 위치하게 된다. p측 가지 전극(93) 또한 길쭉하게 연장되는 가지부(98)와 가지부(98)의 일측단부에 넓은 폭을 갖도록 형성되는 연결부(99)를 구비하는 것이 바람직하다. 다만, 도 13에 도시된 것과 같이, p측 가지 전극(93)의 연결부(99)는, 반도체 발광소자를 위에서 봤을 때, n측 가지 전극(81)의 연결부(89) 반대 측에 위치한다. 즉, p측 가지 전극(93)의 연결부(99)는 좌측에 위치하고, n측 가지 전극(81)의 연결부(89)는 우측에 위치한다. p측 가지 전극(93)은 반도체 발광소자의 일 측면(C) 방향을 따라 길게 뻗어 있다. 예를 들어, 도 13 및 도 16에서, 좌측에서 우측으로 길게 뻗어 있다. 이렇게 길게 뻗어 있는 복수의 p측 가지 전극(93)에 의해 소자가 뒤집혀 탑재부(예: 서브마운트, 패키지, COB(Chip on Board))에 놓였을 때, 기울어짐 없이 놓이게 할 수 있다. 이러한 관점에서, p측 가지 전극(93)은 가능한 한 길게 형성하는 것이 바람직하다.
p측 가지 전극(93)과 n측 가지 전극(81)의 높이는 2um ~ 3um가 적당하다. 너무 얇은 두께의 경우 동작전압의 상승을 야기하며, 너무 두꺼운 가지 전극은 공정의 안정성과 재료비 상승을 야기할 수 있기 때문이다.
바람직하게, p측 가지 전극(93)의 형성에 앞서, 광 흡수 방지막(95)이 p측 가지 전극(93) 아래에 해당하는 p형 반도체층(50) 위에 형성된다. 광 흡수 방지막(95)은 p측 가지 전극(93)보다 조금 넓은 폭으로 형성된다. 광 흡수 방지막(95)은 활성층(40)에서 생성된 빛이 p측 가지 전극(93)에 의해 흡수되는 것을 방지한다. 광 흡수 방지막(95)은 활성층(40)에서 발생한 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, p측 가지 전극(93)으로부터의 전류가 p측 가지 전극(93)의 바로 아래로 흐르지 못하도록 하는 기능만을 가져도 좋으며, 양자의 기능을 모두 가져도 좋다. 이들의 기능을 위해, 광 흡수 방지막(95)은 p형 반도체층(50)보다 굴절률이 낮은 투광성 물질로 된 단일층(예: SiO2) 또는 다층(예: Si02/TiO2/SiO2), 또는 분포 브래그 리플렉터, 또는 단일층과 분포 브래그 리플렉터의 결합 등으로 이루어질 수 있다. 또한, 광 흡수 방지막(95)은 비도전성 물질(예: SiOx, TiOx와 같은 유전물질)로 이루어질 수 있다. 광 흡수 방지막(95)의 두께는 구조에 따라 0.2um ~ 3.0um가 적당하다. 광 흡수 방지막(95)의 두께가 너무 얇으면 기능이 약하고, 너무 두꺼우면 광 흡수 방지막(95) 위에 형성되는 투광성 도전막(60)의 증착이 어려워질 수 있다. 광 흡수 방지막(95)이 반드시 투광성 물질로 구성될 필요는 없으며, 또한 반드시 비도전성 물질로 구성될 필요도 없다. 다만 투광성 유전체 물질을 이용함으로써, 보다 그 효과를 높일 수 있게 된다.
바람직하게, 광 흡수 방지막(95)의 형성에 이어 p측 가지 전극(93)을 형성하기 이전에, 투광성 도전막(60)이 p형 반도체층(50) 위에 형성된다. 투광성 도전막(60)은 메사식각 공정을 통해 형성되는 n측 접촉영역(31)을 제외한 p형 반도체층(50) 위의 거의 대부분을 덮도록 형성된다. 따라서, 투광성 도전막(60)과 p형 반도체층(50) 사이에 광 흡수 방지막(95)이 놓이게 된다. 특히 p형 GaN의 경우에 전류 확산 능력이 떨어지며, p형 반도체층(50)이 GaN으로 이루어지는 경우에, 대부분 투광성 도전막(60)의 도움을 받아야 한다. 예를 들어, ITO, Ni/Au와 같은 물질이 투광성 도전막(60)으로 사용될 수 있다. 투광성 도전막(60) 형성에 이어 광 흡수 방지막(95)이 위치하는 투광성 도전막(60) 위에 상기한 p측 가지 전극(93)이 형성된다.
n측 가지 전극(81)과 p측 가지 전극(93)이 형성된 후, n측 가지 전극(81)을 포함한 n측 접촉영역(31)과 p측 가지 전극(93)을 포함한 p형 반도체층(50)을 전체적으로 덮도록 비도전성 반사막(91)이 형성된다. 비도전성 반사막(91)은 활성층(40)으로부터의 빛을, 성장에 사용되는 기판(10) 측 또는 기판(10)이 제거된 경우에 n형 반도체층(30) 측으로 반사하는 역할을 수행한다. 비도전성 반사막(91)은 p형 반도체층(50)의 상면과 n측 접촉영역(31)의 상면을 연결하는 p형 반도체층(50)과 활성층(40)의 노출된 측면을 또한 덮는 것이 바람직하다. 그러나, 비도전성 반사막(91)이 반드시 기판(10) 반대 측의 식각으로 노출된 n형 반도체층(30)과 p형 반도체층(50) 위의 모든 영역을 덮어야 하는 것은 아니라는 점을 당업자는 염두에 두어야 한다.
비도전성 반사막(91)은 반사막으로 기능하되, 빛의 흡수를 방지하도록 투광성 물질로 구성되는 것이 바람직하며, 예를 들어, SiOx, TiOx, Ta2O5, MgF2와 같은 투광성 유전체 물질로 구성될 수 있다. 비도전성 반사막(91)은, 예를 들어 SiOx 등과 같은 투광성 유전체 물질로 구성되는 단일 유전체 막, 예를 들어 SiO2와 TiO2의 조합으로 된 단일의 분포 브래그 리플렉터, 이질적인 복수의 유전체 막 또는 유전체 막과 분포 브래그 리플렉터의 조합 등 다양한 구조로 이루어질 수 있으며, 예를 들어 3 ~ 8um의 두께로 형성될 수 있다. 유전체 막은 p형 반도체층(50; 예: GaN)에 비해 낮은 굴절률을 가지므로 임계각 이상의 빛을 기판(10) 측으로 일부 반사시킬 수 있게 되고, 분포 브래그 리플렉터는 보다 많은 양의 빛을 기판(10) 측으로 반사시킬 수 있으며 특정 파장에 대한 설계가 가능하여 발생되는 빛의 파장에 대응하여 효과적으로 반사시킬 수 있다.
바람직하게, 도 14 및 도 15에 도시된 것과 같이, 비도전성 반사막(91)은 분포 브래그 리플렉터(91a)와 유전체 막(91b)으로 된 이중 구조를 가진다. 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체 막(91b)을 형성함으로써, 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다.
본 개시에 따라 반도체 발광소자를 형성함에 있어서, n측 접촉영역(31)을 형성하기 위한 메사식각으로 단차가 존재하게 되고, p측 가지 전극(93) 또는 n측 가지 전극(81)과 같은 단차를 수반하는 구성요소가 필요하며, 비도전성 반사막(91)을 형성한 후에도 이하에 상세히 설명되는 것과 같이 비도전성 반사막(91)에 구멍을 뚫는 공정을 필요로 하므로, 유전체 막(91b)을 형성할 때 특히 주의를 할 필요가 있다.
유전체 막(91b)의 재질은 SiO2가 적당하며, 그 두께는 0.2um ~ 1.0um가 바람직하다. 유전체 막(91b)의 두께가 너무 얇은 경우에는 높이가 2um ~ 3um정도인 n측 가지 전극(81)과 p측 가지 전극(93)을 충분히 잘 덮기에 불충분할 수 있고, 너무 두꺼운 경우에는 후속하는 구멍 형성공정에 부담이 될 수 있다. 유전체 막(91b)의 두께는 그 뒤에 후속하는 분포 브래그 디플렉터(91a)의 두께보다 두꺼울 수도 있다. 또한, 유전체 막(91b)은 소자 신뢰성 확보에 보다 적합한 방법으로 형성할 필요가 있다. 예를 들어, SiO2로 된 유전체 막(91b)은 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도 플라스마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하는 것이 바람직하다. 메사식각으로 형성되는 n측 접촉영역(31), p측 가지 전극(93) 및 n측 가지 전극(81)을 형성함에 따라 단차가 존재하게 되고, 단차 영역을 덮는데(step coverage), 화학 기상 증착법이 전자선 증착법(E-Beam Evaporation) 등과 같은 물리 증착법(PVD; Physical Vapor Deposition)에 비해 유리하기 때문이다. 구체적으로, 전자선 증착법(E-Beam Evaporation)으로 유전체 막(91b)를 형성하면, 단차를 갖는 p측 가지 전극(93) 및 n측 가지 전극(81)의 측면이나 메사식각으로 인해 생성되는 경사진 단차면 등에서 유전체 막(91b)이 얇게 형성될 수 있고, 이와 같이 단차면에 유전체 막(91b)이 얇게 형성되면, 특히 p측 가지 전극(93)과 n측 가지 전극(81)이 이하에 설명되는 바와 같이 p측 전극(92)과 n측 전극(80) 아래에 놓이는 경우, 전극들 간에 단락(short)이 발생할 수 있기 때문에, 유전체 막(91b)은 확실한 절연을 위해 화학 기상 증착법으로 형성되는 것이 바람직하다. 따라서, 반도체 발광소자의 신뢰성을 확보하면서도 비도전성 반사막(91)으로서의 기능을 확보할 수 있게 된다.
분포 브래그 리플렉터(91a)는 유전체 막(91b) 위에 형성되어 유전체 막(91b)과 함께 비도전성 반사막(91)을 구성한다. 예를 들어, TiO2/SiO2의 조합으로 이루어지는 반복 적층 구조의 분포 브래그 리플렉터(91a)는, 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다. 분포 브래그 리플렉터(91a)가 TiO2/SiO2의 조합으로 구성되는 경우, 각 층은 주어진 파장의 1/4의 광학 두께를 가지도록 설계되며, 그 조합의 수는 4 ~ 20 페어(pairs)가 적합하다. 조합의 수가 너무 적으면 분포 브래그 리플렉터(91a)의 반사효율이 떨어지고, 조합의 수가 너무 많으면 두께가 과도하게 두꺼워지기 때문이다.
이와 같은 비도전성 반사막(91)의 형성으로 인해 p측 가지 전극(93)과 n측 가지 전극(81)은 비도전성 반사막(91)에 의해 완전히 덮이게 된다. p측 가지 전극(93) 및 n측 가지 전극(81)이 이하에 설명되는 p측 전극(92) 및 n측 전극(80)과 전기적으로 연통될 수 있도록 하기 위해, 비도전성 반사막(91)을 관통하는 형태의 구멍이 형성되고, 구멍 내에 전극 물질로 채워진 형태의 전기적 연결(94,82)이 형성된다. 이러한 구멍은 건식 식각 또는 혹은 습식 식각, 또는 이 둘을 병행하는 방법으로 형성되는 것이 바람직하다. p측 가지 전극(93) 및 n측 가지 전극(81) 각각의 가지부(98,88)는 좁은 폭으로 형성되기 때문에, 전기적 연결(94)은 p측 가지 전극(93) 및 n측 가지 전극(81) 각각의 연결부(99,89) 위에 위치하는 것이 바람직하다. p측 가지 전극(93)이 없다면 많은 수의 전기적 연결(94)을 형성하여 p형 반도체층(50)의 거의 전면에 마련된 투광성 도전막(60)에 직접 연결해야 하고, n측 가지 전극(81)이 없다면 많은 수의 전기적 연결(82)을 형성하여 n측 접촉영역(31)에 직접 연결해야 하지만, p측 전극(92)과 투광성 도전막(60) 사이 및 n측 전극(80)과 n형 반도체층(30) 사이에 좋은 전기적 접촉을 형성하기가 쉽지 않을 뿐만 아니라, 제조 공정상 많은 문제점을 야기한다. 본 개시는 비도전성 반사막(91) 형성에 앞서, n측 가지 전극(81)을 n측 접촉영역(31) 위에 형성하고, p측 가지 전극(93)을 p형 반도체층(50) 또는 바람직하게는 투광성 도전막(60) 위에 형성한 다음 열처리함으로써, 양자 간에 안정적인 전기적 접촉을 만들어낼 수 있게 된다.
전기적 연결(94, 82)의 형성에 이어, 비도전성 반사막(91) 위에 p측 전극(92)과 n측 전극(80)이 형성되는 것이 바람직하다. p측 전극(92)과 n측 전극(80)은, 활성층(40)으로부터의 빛을 기판(10) 측으로 반사하는데 일조한다는 관점에서, 비도전성 반사막(91) 위의 전부 또는 거의 대부분을 덮도록 넓은 면적에 걸쳐 형성되어, 도전성 반사막의 역할을 수행한다. 다만, p측 전극(92)과 n측 전극(80)은 단락을 방지하기 위해 비도전성 반사막(91) 위에서 서로 거리를 두고 떨어져 있는 것이 바람직하며, 따라서 비도전성 반사막(91) 위에 p측 전극(92) 또는 n측 전극(80)으로 덮이지 않는 부분이 존재하게 된다. p측 전극(92)과 n측 전극(80)의 재질은 반사율이 좋은 Al, Ag 등이 적합하지만, 안정적 전기적 접촉을 위해 Cr, Ti, Ni, Au 또는 이들의 합금 등의 물질들과 조합으로, Al, Ag 등과 같은 고반사 금속이 사용되는 것이 바람직하다. 이와 같은 p측 전극(92)과 n측 전극(80)은 p측 가지 전극(93) 및 n측 가지 전극(81)에 전류를 공급하는 역할, 반도체 발광소자를 외부 기기와 연결하는 기능, 넓은 면적에 걸쳐 형성되어, 활성층(40)으로부터의 빛을 반사하는 기능 및/또는 방열 기능을 수행한다. 이와 같이 p측 전극(92)과 n측 전극(80)이 모두 비도전성 반사막(91) 위에 형성됨에 따라, p측 전극(92) 측과 n측 전극(80) 측의 높이 차가 최소화되며, 따라서 본 개시에 따른 반도체 발광소자를 탑재부(예: 서브마운트, 패키지, COB)에 결합할 때 이점을 가지게 된다. 이러한 이점은 유테틱 본딩(eutectic bonding) 방식의 결합을 이용하는 경우에 특히 커진다.
이와 같이 p측 전극(92)과 n측 전극(80)이 비도전성 반사막(91) 위에 넓게 형성됨에 따라, p측 가지 전극(93)과 n측 가지 전극(81)은 모두 비도전성 반사막(91)의 아래에 놓이게 되며, p측 가지 전극(93)은 비도전성 반사막(91)의 위에 놓이는 n측 전극(80) 아래를 통과하여 길게 뻗게 되고, n측 가지 전극(81)은 비도전성 반사막(91)의 위에 놓이는 p측 전극(92) 아래를 통과하여 길게 뻗게 된다. p측 전극(92) 및 n측 전극(80)과 p측 가지 전극(93) 및 n측 가지 전극(81) 사이에 비도전성 반사막(91)이 존재함에 따라, 전극(92,80)과 가지 전극(93,81) 간의 단락이 방지된다. 또한 이상과 같은 p측 가지 전극(93)과 n측 가지 전극(81)을 도입함으로써, 플립 칩을 구성함에 있어서, 제약 없이 요구되는 반도체층 영역에 전류를 공급할 수 있게 된다.
일반적으로, p측 전극(92), n측 전극(80), p측 가지 전극(93) 및 n측 가지 전극(81)은 복수의 금속 층으로 구성된다. p측 가지 전극(93)의 경우 최하층은 투광성 도전막(60)과 결합력이 높아야 하며, Cr, Ti와 같은 물질이 주로 사용되며, Ni, Ti, TiW 등도 사용될 수 있으며, 특별히 제한되는 것은 아니다. 당업자는 p측 가지 전극(93)과 n측 가지 전극(81)에도 반사율이 좋은 Al, Ag 등을 사용할 수 있음을 염두에 두어야 한다. p측 전극(92)과 n측 전극(80)의 경우 최상층은 와이어 본딩 또는 외부 전극과 연결을 위해, Au이 사용된다. 그리고, Au의 양을 줄이고, 상대적으로 무른 Au의 특성을 보완하기 위해, 최하층과 최상층 사이에, 요구되는 사양에 따라, Ni, Ti, TiW, W 등이 사용되거나, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용된다. 본 개시에 있어서, p측 가지 전극(93) 및 n측 가지 전극(81)은 전기적 연결(94,82)과 전기적으로 연결되어야 하므로, 최상층으로 Au를 고려할 수 있을 것이다. 그러나 본 발명자들은 p측 가지 전극(93) 및 n측 가지 전극(81)의 최상층으로서 Au을 사용하는 것이 부적합하다는 것을 알게 되었다. Au 위에 비도전성 반사막(91) 증착시에 양자 간의 결합력이 약해서 쉽게 벗겨지는 문제가 있었다. 이러한 문제점을 해결하기 위해, Au 대신에 Ni, Ti, W, TiW, Cr, Pd, Mo와 같은 물질로 가지 전극의 최상층을 구성하게 되면 그 위에 증착될 비도전성 반사막(91)과의 접착력이 유지되어 신뢰성이 향상될 수 있다. 또한 비도전성 반사막(91)에 전기적 연결(94)을 위한 구멍을 형성하는 공정에서 위 금속이 디퓨전 장벽(diffusion barrier) 역할을 충분히 하여 후속공정 및 전기적 연결(94,82)의 안정성을 확보하는데 도움이 된다.
도 17은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이고, 도 18는 도 17의 D-D 라인을 따라 취한 단면도이며, 도 19은 도 17의 E-E 라인을 따라 취한 단면도이다.
본 개시에 따른 반도체 발광소자(2)에서, 도 18 및 도 19에 도시된 것과 같이, 비도전성 반사막(91)은 유전체 막(91b)과 분포 브래그 리플렉터(91a)에 더하여 분포 브래그 리플렉터(91a) 위에 형성되는 클래드 막(91f)을 더 포함한다. 활성층(40)에서 발생한 빛은 많은 부분이 유전체 막(91b)과 분포 브래그 리플렉터(91a)에서 의해 n형 반도체층(30) 측으로 반사되지만, 유전체 막(91b)과 분포 브래그 리플렉터(91a)도 일정한 두께를 가지므로, 일부의 빛이 그 내부에 갇히거나, 유전체 막(91b)과 분포 브래그 리플렉터(91a) 측면을 통해 방출된다. 본 발명자들은 유전체 막(91b), 분포 브래그 리플렉터(91a), 및 클래드 막(91f)의 관계를 광 웨이브가이드(optical waveguide)의 관점에서, 분석해 보았다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체 막(91b)과 클래드 막(91f)은 전파부를 둘러싸는 구성의 일부로 볼 수 있다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터(91a)의 유효 굴절률(여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미하며, 1,46과 2.4 사이의 값을 가진다.)이 SiO2로 된 유전체 막(91b)의 경우보다 높은 굴절률을 갖게 된다. 클래드 막(91f) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질로 구성된다. 바람직하게는, 클래드 막(91f)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다(여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드 막(91f)을 이루는 물질의 굴절률이다). 예를 들어, 클래드 막(91f)을 1.46의 굴절률을 가지는 유전체인 SiO2로 형성할 수 있다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성할 수 있다. 다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 디플랙터(91a)의 최상층이 λ/4n의 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려하여, 클래드 막(91f)은 아래에 위치하게 되는 분포 브래그 디플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하며, 후속하는 구멍 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않지만, 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다. 분포 브래그 리플렉터(91a)와 p측 전극(92) 및 n측 전극(80)이 바로 접촉하는 경우에는 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 p측 전극(92)과 n측 전극(80)에 영향을 받으면서 흡수가 일어날 수 있는데, 이때 p측 전극(92) 및 n측 전극(80)과 분포 브래그 리플렉터(91a) 사이에 분포 브래그 리플렉터(91a)보다 낮은 굴절율을 가지는 클래드 막(91f)을 삽입하게 되면, 분포 브래그 리플렉터(91a)를 통해 진행하는 빛의 일부가 p측 전극(92) 및 n측 전극(80)에서 흡수되는 것을 최소화할 수 있으므로, 빛의 효율을 증가시키는 장점이 있다. 따라서, 일반적으로 빛의 파장에 대응하는 두께 이상이 되어야 전술한 바와 같은 효과를 거둘 수가 있으므로, 클래드 막(91f)의 두께는 λ/4n이상인 것이 바람직한 것이다. 하지만, 분포 브래그 리플렉터(91a)와 클래드 막(91f) 간의 굴절률의 차이가 크면 빛이 분포 브래그 리플렉터(91a)에 의해 좀 더 강하게 구속되기 때문에 얇은 두께의 클래드 막(91f)을 사용할 수 있지만, 그 굴절률의 차이가 작으면 클래드 막(91f)의 두께는 충분히 두꺼워져야 전술한 효과를 얻을 수 있다. 따라서 클래드 막(91f)의 두께는 클래드 막(91f)을 이루는 물질의 굴절률 및 분포 브래그 리플렉터(91a)의 유효굴절률 간의 차이가 얼마인가를 충분히 고려를 해야 한다. 예를 들어, 클래드 막(91f)이 SiO2로 이루어지고 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 이루어져 있다면, SiO2로 이루어진 분포 브래그 리플렉터(91a)의 최상층과 구별될 수 있도록 클래드 막(91f)의 두께는 0.3um이상인 것이 적당할 것이다. 하지만 후속 구멍 형성공정에 부담을 주지 않기 위해, 클래드 막(91f) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다.
클래드 막(91f)은 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 굴절률을 가지면 특별히 제한되지 않으며, Al2O3와 같은 금속 산화물, SiO2, SiON 와 같은 유전체 막, MgF, CaF, 등의 물질로 이루어질 수 있다. 굴절률의 차이가 작은 경우에, 그 두께를 두껍게 하여 효과를 거둘 수 있다. 또한 SiO2를 사용하는 경우에, 1.46보다 낮은 굴절률을 가지는 SiO2를 사용함으로써 효율을 높일 수 있게 된다.
유전체 막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 분포 브래그 리플렉터(91a)와 클래드 막(91f)으로 된 구성을 배제할 이유는 없다. 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체 막을 포함하는 경우를 생각해 볼 수도 있을 것이다. 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드 막(91f)을 생략하는 경우 또한 생각해 볼 수 있을 것이다.
비도전성 반사막(91)은 높은 유효 굴절률의 분포 브래그 리플렉터(91a) 및 분포 브래그 리플렉터(91a)를 사이에 두고 위아래에 위치하는 낮은 굴절률의 유전체 막(91b)과 클래드 막(91f)으로 이루어져 광 웨이브가이드의 역할을 수행하며, 전체 두께가 3 ~ 8um인 것이 바람직하다. 또한, 비도전성 반사막(91)은 가장자리에 경사면(91m)을 갖는 것이 바람직하다. 이와 같은 가장자리의 경사면(91m)은 예를 들어 건식 식각 공정을 통해 형성될 수 있다. 광 웨이브가이드의 역할을 수행하는 비도전성 반사막(91)으로 입사하는 빛 중에서, 수직 또는 수직에 가까운 각도로 비도전성 반사막(91)으로 입사하는 빛은 기판(10) 측으로 잘 반사되지만, 비스듬한 각도로 비도전성 반사막(91)으로 입사하는 빛을 포함하는 일부의 빛은 기판(10) 측으로 반사되지 못하고 전파부 역할의 분포 브래그 리플렉터(91a) 내에 갇혀 측면으로 전파될 수 있다. 이와 같이, 분포 브래그 리플렉터(91a)의 측면으로 전파되는 빛은 비도전성 반사막(91) 가장자리의 경사면(91m)에서 외부로 방출되거나 기판(10) 측으로 반사된다. 즉, 비도전성 반사막(91) 가장자리의 경사면(91m)은 코너 리플렉터(corner reflector) 역할을 수행하며, 반도체 발광소자의 휘도 향상에 기여하게 된다. 경사면(91m)은 원활한 기판(10) 측으로의 반사를 위해 50°~ 70°범위 이내의 각도를 가지는 것이 적당하다. 경사면(91m)은 습식 식각 또는 건식 식각, 또는 이 둘을 병행한 방법에 의해서 용이하게 형성될 수 있다.
도 20은 반도체 발광소자 제조 공정 도중에 두 개의 반도체 발광소자가 독립된 반도체 발광소자로 분리되기 이전 상태를 나타낸 도면이고, 도 21는 반도체 발광소자 제조 공정 도중에 두 개의 반도체 발광소자가 독립된 반도체 발광소자로 분리된 상태를 나타낸 도면이다. 참고로, 도 20 및 도 21는 제조 공정을 설명하기 위해 p측 전극(92), n측 전극(80) 및 본딩 패드(97)가 형성되지 않은 상태의 반도체 발광소자(3)를 나타내고 있다.
반도체 발광소자는 다수의 반도체 발광소자를 포함하는 웨이퍼 형태로 제작된 다음, 브레이킹, 쏘잉, 또는 스크라이빙&브레이킹 등과 같은 방법으로 절단하여 개별적인 반도체 발광소자로 분리된다. 스크라이빙&브레이킹에서, 스크라이빙 공정은 레이저를 이용하며, 반도체 발광소자의 기판 표면과 기판 내부를 포함하는 기판측에 초점을 맞춰 레이저를 적용하는 방식으로 수행될 수 있다. 레이저를 이용한 스크라이빙 공정에서, 반도체 발광소자(3)의 가장자리 경계선(G), 즉 반도체 발광소자(3)와 반도체 발광소자(3) 사이의 경계선(G)을 따라 반도체 발광소자가 예비적으로 절단된다. 스크라이빙 공정에 이어 수행되는 브레이킹 공정을 통해 예비적으로 절단된 반도체 발광소자가 개별적인 반도체 발광소자로 완전히 분리된다. 브레이킹 공정은, 예를 들어 도 20에 화살표(F)로 지시되는 기판(10) 방향이나 그 반대 방향에서, 반도체 발광소자(3)와 반도체 발광소자(3) 사이의 경계선(G)을 따라 외력을 가하는 방식으로 수행된다. 이와 같은 브레이킹 공정에서, 기판(10)과 반도체층들(20,30,40,50)은 결정질임에 따라 경계선(G)을 따라 정확하게 절단될 수 있지만, p형 반도체층(50) 위의 비도전성 반사막(91)은 비정질임에 따라 경계선(G)을 따라 정확하게 절단되지 못하고, 비도전성 반사막(91)의 가장자리 주변 영역에 균열(crack)이 발생하는 등 손상되기 쉽다. 이와 같은 비도전성 반사막(91)의 가장자리 주변 영역의 손상은 외관불량에 따른 수율저하를 초래하는 문제가 있었다. 바람직하게, 반도체 발광소자 제조시 복수의 반도체 발광소자를 포함하는 웨이퍼 형태로 제작된 다음 개별적인 반도체 발광소자로 분리하기 위한 레이저를 이용한 스크라이빙 공정 및 브레이킹 공정 이전에, 반도체 발광소자와 반도체 발광소자 사이의 경계선(G) 주변의 비도전성 반사막(91)의 일부 영역(H)이 제거된다. 반도체 발광소자(3)의 경계선(G)을 따라 제거되는 비도전성 반사막(91)의 일부 영역(H)은 개별적인 반도체 발광소자의 관점에서는 비도전성 반사막(91)의 가장자리 영역에 대응한다. 경계선(G) 주변의 비도전성 반사막(91)의 일부 영역(H)이 제거된다는 것은 개별적인 반도체 발광소자로 분리되기 이전에, 하나의 반도체 발광소자에 구비되는 비도전성 반사막(91)과 인접한 다른 하나의 반도체 발광소자에 구비되는 비도전성 반사막(91)이 경계선(G) 영역에서 서로 떨어지게 된다는 것을 의미하기도 한다. 비도전성 반사막(91)의 가장자리 영역을 부분적으로 제거함으로써, 이후 레이저를 이용한 스크라이빙 공정 및 브레이킹 공정을 수행하더라도, 각 반도체 발광소자의 비도전성 반사막(91) 가장자리가 손상되어 외관이 불량해지는 것을 방지할 수 있으며, 따라서 수율 향상 효과를 얻을 수 있다. 비도전성 반사막(91)의 일부 영역(H)의 제거는 건식 식각 등의 방법으로 수행될 수 있으며, 전체 반도체 제조 공정 중 브레이킹 공정을 수행하기 이전에 수행되면 된다. 그러나, 전기적 연결(94,82)을 형성하기 위해 비도전성 반사막(91)을 관통하는 형태의 구멍을 건식 식각 등의 방법으로 형성할 때, 함께 형성되는 것이 바람직하다. 코너 리플렉터 역할을 수행하는 상기한 경사면(91m)은 별도의 식각 공정을 통해 형성될 수 있지만, 손상 방지를 위해 비도전성 반사막(91)의 가장자리 영역을 제거하는 공정에서 개별적인 반도체 발광소자의 비도전성 반사막(91) 가장자리 부분이 경사면(91m)이 되도록 식각함으로써 동시에 형성될 수도 있다.
도 17 및 도 19에 도시된 것과 같이, p측 전극(92) 및 n측 전극(80) 위에 각각 p측 전극(92)과 n측 전극(80)의 일부로서 본딩 패드(97)가 구비될 수 있다. p측 전극(92) 위의 본딩 패드(97)의 상면과 n측 전극(80) 위의 본딩 패드(97)의 상면은 동일한 높이를 가진다. 즉, p측 전극(92) 위의 본딩 패드(97)의 상면과 n측 전극(80) 위의 본딩 패드(97)의 상면은 동일한 평면상에 놓이게 된다. 이와 같은 본딩 패드(97)는, 반도체 발광소자를 예를 들어 유태틱 본딩 방식으로 외부기기와 결합할 때, p측 전극(92) 측 및 n측 전극(80) 측이 동일한 최종 높이를 가지도록 하여 탑재부 위에서의 기울어짐을 방지하고, 넓고 평평한 결합면을 제공하여 양호한 결합력을 얻을 수 있도록 하며, 반도체 발광소자 내부의 열을 외부로 방출하는 기능을 수행한다. 본딩 패드(97)는 p측 전극(92) 및 n측 전극(80) 위에 각각 복수개로 구비될 수 있으며, p측 전극(92) 및 n측 전극(80) 위에서도 n측 가지 전극(81) 및 p측 가지 전극(93)과 중첩되지 않는 위치, 즉 n측 가지 전극(81)과 p측 가지 전극(93) 사이사이의 위치에 형성되는 것이 바람직하다. 달리 표현하면, 본딩 패드(97)는 가장 위로 돌출하는 부분인 p측 가지 전극(93) 부분과 가장 아래로 움푹 들어가는 부분인 n측 가지 전극(81) 부분을 제외한 영역에 형성된다. 또한, 본딩 패드(97)는 아래의 스페이서층(97b)과 스페이서층(97b) 위의 접합층(97a)을 포함하는 복층 구조로 형성될 수 있으며, 예를 들어 5 ~ 6um의 전체 두께를 가진다. 예를 들어, 스페이서층(97b)은 Ni, Cu 및 이들의 조합 등과 같은 금속층으로 이루어지며, 접합층(97a)은 대략 수um 정도 두께를 갖도록 Ni/Sn, Ag/Sn/Cu, Ag/Sn, Cu/Sn, Au/Sn 조합 등으로 이루어지는 유테틱 본딩층으로 이루어질 수 있다. 스페이서층(97b)은 유테틱 본딩에 사용되는 솔더에 대한 디퓨전 배리어(Diffusion Barrier)및 왯팅(wetting)층으로서의 기능을 수행하며, 본딩 패드(97)를 전체적으로 고가의 Au를 포함하는 유태틱 본딩층(97b)으로 형성하는 것에 비해 원가부담을 줄여주기도 한다. 본딩 패드(97)는, 본딩(예: 유테틱 본딩) 시 접합면의 최종 높이를 맞추기 위해, p측 전극(92) 및 n측 전극(80) 중 가장 위로 돌출하게 되는 부분, 즉 p측 가지 전극(93) 위의 부분의 높이보다 1 ~ 3um 더 높게 형성되는 것이 바람직하다. 따라서, 본딩 시에, 반도체 발광소자와 탑재부 간의 양호한 결합을 얻을 수 있고, 반도체 발광소자의 열 방출을 돕게 된다. 이때 스페이서층(97b)과 접합층(97a)은 도금, 전자선 증착법(E-Beam Evaporation), 열 증착법(Thermal Evaporation) 등의 다양한 방법에 의해서 형성될 수 있다.
도 14 및 도 15에 나타낸 것과 같이, n형 반도체층(30)은 n측 접촉영역(31)을 제외한 모든 영역이 활성층(40)과 p형 반도체층(50)에 의해 덮여 있는 것이 바람직하다. 즉, 반도체 발광소자(100)에서 식각되는 영역은 n측 접촉영역(31)으로 제한되고, 가장자리 등에 식각되는 다른 부분이 존재하지 않으며, 반도체 발광소자(100) 둘레의 측면들은 모두 스크라이빙 및 브레이킹 공정 등에 의한 절단면으로 이루어진다. 이로 인해, 빛을 생성하는 활성층(40)의 면적이 증가하여 광 추출 효율이 향상된다. 또한, 식각 공정에서 생성되는 단차면은, 즉 p형 반도체층(50)의 상면과 n측 접촉영역(31)의 상면을 연결하는 활성층(40)과 p형 반도체층(50)의 노출된 측면으로 최소화된다. 활성층(40)과 p형 반도체층(50)의 노출된 측면은, 비도전성 반사막(91)을 형성할 때, 특히 비도전성 반사막(91)을 구성하는 분포 브래그 리플렉터(91a)의 증착이 어려운 부분이다. 따라서, 활성층(40)과 p형 반도체층(50)의 노출된 측면 영역의 분포 브래그 리플렉터(91a)는 반사효율이 상대적으로 낮을 수 있다. 활성층(40)과 p형 반도체층(50)의 노출된 측면이 최소화됨에 따라, 분포 브래그 리플렉터(91a) 중에서 반사효율이 낮은 영역이 최소화되어, 전체적으로 반사효율이 향상될 수 있다.
도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이고, 도 23은 도 22의 A-A'라인을 따른 단면도이다. 이 실시예의 첫 번째 특징은 p형 반도체층(50) 상의 가지 전극(93)이 서로 분리되어 있으며, 각각의 전기적 연결(94)을 통한 다음, 전극(92)에 의해 서로 연결되어 있다. 전극(92)은 가지 전극(93)에 전류를 공급하는 역할, 빛을 반사하는 기능, 방열 기능 및/또는 소자와 외부를 연결하는 기능을 가진다. 가지 전극(93) 모두가 분리되어 있는 것이 가장 바람직하지만, 둘 이상의 가지 전극(93)이 분리됨으로써, 가지 전극(93)을 서로 연결하는 가지 부분을 제거함으로써, 소자 상부에서 높이가 불균일하게 되는 것을 감소시킬 수 있게 된다. 이 실시예의 두 번째 특징은 가지 전극(93)이 소자의 일 측면(C) 방향을 따라 길게 뻗어 있다는 것이다. 예를 들어, 도 22에서, 전극(92) 측으로부터 전극(80)을 향하여 길게 뻗어 있다. 이렇게 길게 뻗어 있는 가지 전극(93)에 의해 소자가 뒤집혀 탑재부(예: 서브마운트, 패키지, COB(Chip on Board))에 놓였을 때, 기울어짐 없이 놓이게 할 수 있다. 이러한 관점에 소자의 구성이 허락하는 한 가지 전극(93)을 길게 하는 것이 바람직하다. 본 개시에서, 가지 전극(93)이 비도전성 반사막(91)의 아래 놓이므로, 전극(80)을 지나서 길게 뻗는 것도 가능하다. 이 실시예의 세 번째 특징은 전극(80)이 비도전성 반사막(91) 위에 위치하는 것이다. 전극(80)은 전기적 연결(82)을 통해 가지 전극(81)과 연결된다. 전극(80)은 전극(92)과 동일한 기능을 가진다. 이러한 구성을 통해, 도 3과 비교할 때, 전극(80)이 위치하는 측의 높이가 높아져, 소자를 탑재부와 결합 때, 전극(92) 측과 전극(80) 측의 높이 차가 감소하여, 결합에 이점을 가지게 되며, 이러한 이점은 유테틱 본딩을 이용하는 경우에, 특히 커진다. 이 실시예의 네 번째 특징은 가지 전극(81)을 가지 전극(93)과 마찬가지의 방식으로 배치할 수 있다는 것이다. 이 실시예의 다섯 번째 특징은 보조 방열 패드(97)를 구비하는 것이다. 보조 방열 패드(97)는 소자 내의 열을 외부로 방출하는 기능 및/또는 빛의 반사 기능을 가지는 한편, 전극(92) 및/또는 전극(80)과 전기적으로 분리됨으로써, 전극(92)과 전극(80) 간의 전기적 접촉을 방지하는 기능을 한다. 보조 방열 패드(93)가 본딩에 이용되어도 좋다. 특히, 전극(92) 및 전극(80) 모두와 전기적으로 분리되어 있는 경우에, 전극(92) 및 전극(80) 중 어느 한쪽과 보조 방열 패드(93)가 우발적으로 전기적으로 접촉되더라도, 소자 전체의 전기적 동작에는 문제를 야기하기 않는다. 이 실시예가 위 다섯 특징 모두를 구비해야 하는 것은 아님을 당업자는 염두에 두어야 한다.
도 24는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 전극(92)과 전극(80) 사이에, 보조 방열 패드(121,122,123,124)의 예들이 도시되어 있다. 바람직하게는 보조 방열 패드(121,122,123,124)가 가지 전극(92) 사이 또는 가지 전극(92)과 가지 전극(81) 사이에 위치한다. 보조 방열 패드(121,122,123,124)를 가지 전극(92) 위에 형성하지 않음으로써, 본딩(예: 유테틱 본딩) 시에, 소자 전면이 탑재부와 잘 붙을 수 있게 되어, 소자의 열방출을 돕게 된다. 보조 방열 패드(121)와 보조 방열 패드(122)는 전극(92)과 전극(80)으로부터 분리되어 있고, 보조 방열 패드(123)는 전극(92)과 연결되어 있으며, 보조 방열 패드(124)는 전극(80)과 연결되어 있다.
도 25는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 가지 전극(93)이 전극(80)의 아래에 까지(참고선(B)를 지나서) 뻗어 있다. p형 반도체층(50) 상에 가지 전극(93)을 도입함으로써, 플립 칩을 구성함에 있어서, 제약 없이 요구되는 소자 영역에 전류를 공급할 수 있게 된다. 두 개의 전기적 연결이(94,94)이 구비되어 있으며, 전류 확산에 요구되는 조건에 따라 필요한 곳에 전기적 연결(94)을 위치시킬 수 있다. 좌측의 전기적 연결(94)이 생략되어도 좋다. 전극(92)이 보조 방열 패드(97; 도 22 참조)의 기능을 겸하고 있다. 가지 전극(93)이 없는 경우에라도, 투광성 도전막(60)에 전기적 연결(94)을 직접 연결하여, 전류를 공급할 수 있으나, 전극(80) 아래의 p형 반도체(50)에는 직접 전류를 공급할 수 없으며, 가지 전극(93)을 도입함으로써, n형 반도체층(30)에 전류를 공급하는 전극(80) 아래로도 전류를 공급할 수 있게 된다. 전기적 연결(82)의 경우에도 마찬가지다.
도 26은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 비도전성 반사막(91)이 다층의 유전체 막(91c,91d,91e)으로 되어 있다. 예를 들어, 비도전성 반사막(91)을 SiO2로 된 유전체 막(91c), TiO2로 된 유전체 막(91d) 및 SiO2로 된 유전체 막(91e)으로 구성하여 반사막의 역할을 할 수 있다. 바람직하게는 비도전성 반사막(91)이 DBR 구조를 포함하도록 형성된다. 본 개시에 따라 반도체 발광소자를 형성함에 있어서, 가지 전극(93) 또는 가지 전극(81)과 같은 구조물을 필요로 하고, 비도전성 반사막(91)을 형성한 후에도 전기적 연결(94) 또는 전기적 연결(82)을 형성하는 공정을 필요로 하므로, 반도체 발광소자의 제조 후에, 누설 전류의 발생 등, 소자 신뢰성에 영향을 줄 수 있으므로, SiO2로 된 유전체 막(91c)을 형성함에 있어서, 특히 주의를 할 필요가 있다. 이를 위해, 첫째로, 유전체 막(91c)의 두께를 그 뒤에 후속하는 유전체 막(91d,91e)의 두께보다 두껍게 형성할 필요가 있다. 둘째로, 유전체 막(91c)을 소자 신뢰성 확보에 보다 적합한 방법으로 형성할 필요가 있다. 예를 들어, SiO2로 된 유전체 막(91c)을 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도(바람직하게는) 플라스마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하고, TiO2/SiO2 DBR로 된 유전체 막(91d)/유전체 막(91e) 반복 적층 구조를 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도(바람직하게는) 전자선 증착법(Electron Beam Evaporation) 또는 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성함으로써, 본 개시에 따른 반도체 발광소자의 신뢰성을 확보하면서도 비도전성 반사막(91)으로서의 기능을 확보할 수 있게 된다. 메사식각된 영역 등의 단차 영역을 덮는데(step coverage), 화학 기상 증착법이 물리 증착법, 특히 전자선 증착법에 비해 유리하기 때문이다.
도 27은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 하부 전극, 상부 전극 및 개구를 통해 이들을 연결하는 전기적 연결을 구비하는 전극부의 일 예가 나타나 있다. n측 전극(80; 제1 전극) 및 p측 전극(92; 제2 전극) 중의 적어도 하나가, 바람직하게는 모두가 주석(Sn)으로 된 또는 주석을 함유하는 솔더링층(soldering layer)이 된다.
도 28은 도 27에 제시된 반도체 발광소자가 외부 전극에 고정된 상태의 일 예를 나타내는 도면으로서, 도 27에 도시된 반도체 발광소자 또는 반도체 발광소자 칩(C)의 n측 전극(80) 및 p측 전극(92)이 각각 외부 전극(1000,2000)에 고정되어 있다. 외부 전극(1000,2000)은 서브마운트에 구비된 도통부, 패키지의 리드 프레임, PCB에 형성된 전기 패턴 등일 수 있으며, 반도체 발광소자(C)와 독립적으로 구비된 도선이라면 그 형태에 특별한 제한이 있는 것은 아니다. 외부 전극(1000,2000)에는 각각 솔더 물질(3000,4000)이 구비되어 있으며, 솔더링(soldering)을 통해 외부 전극(1000,2000)에 n측 전극(80) 및 p측 전극(92)이 고정된다. 도 28에 제시된 예에서, 솔더링을 통해서 외부 전극(1000,2000)에 고정된다.
유테틱 본딩의 과정에서 반도체 발광소자가 깨지는 등의 문제점을 야기할 수 있다. 본 실시예에서 솔더링(Sn 솔더링, Pb 솔더링 등)을 이용함으로써, 유테틱 본딩 이외에 본딩 솔류션을 제공하고자 한다. 그러나 반도체 발광소자를 구현함에 있어서, n측 전극(80) 및 p측 전극(92)의 최상층을 금(Au)으로 구현하는 것이 일반적이다. 도전성의 측면에서, Au, Ag 등을 고려할 수 있으나, Ag는 산화가 잘 되므로, Au가 주로 사용된다. 본 발명자는 외부 전극(1000,2000)에 마련된 솔더 물질(3000,4000)과 솔더링되는 반도체 발광소자 측 전극(80 또는 92)의 솔더링층으로, Au를 사용할 때, 솔더링시 Au의 두께에 따라 솔더링의 본딩 강도에 차이가 있다는 점을 알게 되었으며, 주석(Sn)을 솔더링층으로 하는 경우, Au를 솔더링층으로 사용하는 경우보다 본딩 강도가 더 향상되는 것을 알게 되었다. 이에 대해서는 더 후술된다.
도 29는 액상 주석이 금 및 주석 위에서 퍼짐의 정도를 나타내는 사진으로서, 좌측 사진은 금 위에 놓인 액상 주석의 퍼짐을 나타내고, 우측 사진은 주석 위에 놓인 액상 주석의 퍼짐을 나타낸다. 양 사진에서 잘 알 수 있듯이, 주석-주석 간의 퍼짐이 주석-금 간의 퍼짐보다 우수하다는 것을 알 수 있다. 실험에는, Reflow 온도(솔더 물질을 용융시키는 공정온도): 275℃, Reflow 시간: 3초 이내, 솔더 물질 양: 범프(전극) 면적의 1/3,의 조건이 사용되었다. 예를 들어, 솔더 물질은 납이 없는(lead-free) 솔더 페이스트가 사용될 수 있다.
솔더링층(80,92)의 두께에 특별한 제한이 있는 것은 아니지만, 솔더 물질(3000,4000)과의 견고한 결합을 위해, 5000Å이상의 두께를 가지는 것이 바람직하며, 1㎛ 이상의 두께를 가지는 것이 더욱 바람직하다. 예를 들어, 1.8㎛, 2.4㎛와 같은 두께로 솔더링층을 형성하는 것이 가능하다.
도 36에 솔더링의 본딩 강도의 변화가 나타나 있다. 칩을 솔더로 본딩 후 밀어서 강도를 측정하는 DTS(Die Shear Test)가 사용되었다. 주석(Sn)없이 금(Au)만을 솔더링층으로 사용할 때의 값을 기준(Ref)으로 하고, 주석으로된 솔더링층 위에 형성된 얇은 산화방지층인 금(Au)의 두께 변화(가로축)에 따른 본딩 강도(세로축)의 변화를 시험하였다. 금의 두께가 100Å에서 500Å 부근까지 본딩 강도가 증가하다가 1000Å으로 더 두꺼워지면 본딩 강도가 감소함을 알 수 있다. 이와 같이, 주석을 솔더링층으로 하고 산화방지층인 금의 두께를 너무 두껍지 않게 잘 선택하면 솔더링층으로 금만 사용하는 경우보다 본딩 강도가 증가함을 알 수 있다. 특히, 산화방지층인 금 두께가 100Å인 경우 본딩 강도가 500Å인 경우보다 약간 감소하지만 그 변화가 완만한 것을 알 수 있고 기준(Ref)의 경우보다 대부분 그 이상임을 알 수 있다. 따라서 도 36의 데이터로부터 산화방지층을 제거하고 주석만으로된 또는 주석을 함유하는 솔더링층을 사용하는 경우에도 금만을 솔더링층으로 사용한 기준(Ref)의 경우보다 본딩 강도가 클 수 있음을 알 수 있다. 금은 본 예의 솔더의 주 성분인 주석과 잘 섞이지만 본딩 강도에 그다지 유리한 재질이 아님을 알 수 있다.
솔더의 주성분과 동일 유사한 재질로 솔더링층을 형성함으로써 솔더가 도 29에 설명된 바와 같이 더 넓은 면적으로 잘 형성될 수 있고, 솔더의 양을 적게 해도 잘 퍼져서 본딩 강도 향상에 도움을 준다. 솔더의 양을 줄임으로서 열팽창에 의한 반도체 발광소자의 깨짐 등의 가능성을 감소시킬 수 있다.
한편, n측 전극(80) 및 p측 전극(92) 중의 적어도 하나에 (두꺼운) 최상층으로서 주석으로된 또는 주석을 함유하는 솔더링층(예: 도 32의 92a, 80a)을 구비함으로써, 솔더 물질(3000,4000)의 양을 줄일 수 있게 되며, 솔더링시 솔더 물질(3000,4000)이 n측 전극(80)과 p측 전극(92)의 사이, 또는 반도체 발광소자의 측면으로 삐져 나오는 양을 감소시키는 이점을 가지게 된다. 이러한 관점에서 솔더링층은 두꺼울수록 좋지만, 너무 두꺼우면 열저항이 증가할 수 있다. 따라서 반도체 공정에서 수용가능한 범위인 1~5㎛정도가 적합하다. 솔더링층이 주석(Sn)만으로 이루어질 수 있지만, 이를 주성분으로 하여, 솔더 물질(3000,4000)을 고려하여 솔더링에서 일반적으로 고려되는 필요한 물질을 추가로 구비할 수 있다. 솔더 물질(3000,4000)로는 Sn, PbSn, PbSnAg, PbInAb, PbAg, SnPbAg, PbIn, CdZn 등을 예로 들 수 있다. 녹는점의 관점에서, 녹는점이 250~300℃ 정도인 솔더 물질이 사용될 수 있다.
도 27에서, n측 전극(80) 및 p측 전극(92)은 비도전성 반사막(91) 위에 형성되어 있으며, 솔더링의 효율을 높이기 위해, n측 전극(80) 및 p측 전극(92)은 비도전성 반사막(91) 면적의 50% 이상을 덮도록 형성되는 것이 바람직하다. 이러한 구조의 n측 전극(80) 및 p측 전극(92)이 도 1에 도시된 도전성 반사막(901,902,903)의 전극의 상층 구조로 이용될 수 있음은 물론이다. 나아가, 이러한 전극 구조의 n측 전극(80) 및 p측 전극(92)은 도 1 내지 도 26에 도시된 반도체 발광소자 모두의 상층 구조로 적용될 수 있다. 미설명 동일 부호에 대한 설명은 생략한다.
도 30은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 솔더링층(80,92)의 표면이 평탄한 면이 아니라 거친 표면(RS; Rough Surface)으로 되어 있다. 거친 표면(RS)은 솔더링의 과정에서 솔더 물질(3000,4000)과 접촉 면적을 넓혀 솔더링층(80,92)으로 에너지 전달을 빠르게 하는 역할을 하게 된다. 거친 표면(RS)은 별도의 공정 없이 솔더링층(80,92)을 형성하는 과정에서 형성될 수 있다. 본 예에서, 솔더링층(80,92)은 전자선 증착법(E-beam Evaporation)에 의해 형성되었다.
도 31은 본 개시에 따른 전극에 형성된 거친 표면의 사진으로서, 좌측에 위에서 사진을 우측에 옆에서 본 사진을 나타내었다. 대략 4㎛ 정도의 두께로 증착했을 때의 표면 사진이며, 각각의 돌기들이 15~25㎛ 정도의 크기를 가지고 있다. 거칠기의 정도는 증착 속도(예: 10Å/sec)와 같은 증착 조건을 조절함으로써 변경될 수 있다.
도 32는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, n측 전극(80) 및 p측 전극(92) 중의 적어도 하나가 솔더링층(80a,92a) 아래에 솔더 물질(3000,4000)이 복수의 반도체층(30,40,50) 측으로 침투하는 것을 방지하는 확산방지층(80c,92c)을 구비하고 있다. 확산방지층(80c,92c)은 Ti, Ni, Cr, W, TiW 등으로 형성될 수 있다. 필요에 따라 n측 전극(80) 및 p측 전극(92) 중의 적어도 하나는 추가의 층(80d,92d)을 구비할 수 있다. 비도전성 반사막(91) 위에 형성될 때, n측 전극(80) 및 p측 전극(92)은 전기적 연결(82,94)과 동시에 형성될 수 있으며, 비도전성 반사막(91)의 상부 및 전기적 연결(82,94)에서 활성층(40)에서 생성된 빛을 반사하도록 추가의 층(80d,92d)은 광반사층으로 형성될 수 있다. 이때, 추가의 층(80d,92d)은 Al, Ag 등으로 형성될 수 있다. 또한, 추가의 층(80d,92d)은 n측 전극(80) 및 p측 전극(92)의 최하부층으로서 접촉력을 향상시키기 위해, Cr, Ti와 같은 접촉층을 구비할 수 있다. 광 반사층과 접촉층을 모두 구비할 수 있음은 물론이다.
솔더링층(80a,92a), 확산방지층(80c,92c) 및 추가의 층(80d,92d)이 도 32에서와 같이 동일한 면적을 가지고 적층되어도 좋지만, 도 19 및 도 24에 도시된 반도체 발광소자에서와 같은 형태로 적층될 수 있음은 물론이다. 즉, 확산방지층(80c,92c) 및 추가의 층(80d,92d)을 전체적으로 형성한 다음, 솔더링층(80a,92a)을 부분적으로 형성하는 것도 가능하다. 확산방지층(80c,92c) 및/또는 추가의 층(80d,92d; 광반사층인 경우)의 두께를 일정 이상으로 함으로써, 솔더링 과정에서 비도전성 반사막(91) 및/또는 복수의 반도체층(30,40,50)이 깨지는 것을 방지할 수 있다. 그러나 Al, Ag와 같은 광반사층은 너무 두꺼운 경우에, 자체가 퍼지는 경향이 있으며, 따라서, 광반사층과 확산방지층(80c,92c)을 교대로 반복 적층함으로써, 비도전성 반사막(91) 및/또는 복수의 반도체층(30,40,50)이 깨지는 것을 방지할 수 있게 된다. 예를 들어, 1um이상의 두께로 이들을 반복 적층(Al(5000A)-Ni(3000A)-Al(5000A)-Ni(3000A))할 수 있다. 2um이상의 두께로 반복 적층함으로써, 더욱 확실히 깨짐을 방지할 수 있게 된다.
도 33은 도 27에 제시된 반도체 발광소자의 변형예를 나타내고, 도 34는 도 30에 제시된 반도체 발광소자의 변형예를 나타내며, 도 35는 도 32에 제시된 반도체 발광소자의 변형예를 나타낸다. 전술한 바와 같이, 반도체 발광소자 전극의 최상층으로서 주석으로 솔더링층을 구성하여도 금만으로 솔더링층을 구성하는 경우보다 본딩 강도가 증가 된다는 것을 알 수 있었지만, 주석에 산화 등을 통해 불순물이 형성되어 솔더링 및 전기 전도도에 문제점을 야기할 가능성이 있다. 이를 해결하기 위해 도 33, 도 34 및 도 35에 도시된 바와 같이, 주석(Sn)을 함유하는 솔더링층(80a, 92a) 위에 얇게 산화방지층(80b,92b)을 형성하여 주석의 산화를 방지하는 것을 고려할 수 있다.
산화방지층(80b,92b)으로는 항산화성이 강하고, 전도도가 높은 금(Au), 백금(Pt)과 같은 금속을 이용할 수 있다. 그러나 솔더링은 솔더 물질(3000,4000)과 솔더링층(80a,92a) 사이에서 이루어져야 하므로, 산화방지층(80b,92b)은 솔더링층(80a,92a)의 산화를 방지할 수 있는 정도의 두께를 가지는 것으로 족하고, 지나치게 두껍게 형성되어서는 안 된다. 이는 사용되는 금속에 따라 달라질 수 있으나, 예를 들어 금(Au)을 이용하는 경우에, 1㎛ 정도의 두께를 가지는 경우에 금(Au)이 솔더링층으로 기능하게 되며, 전술한 문제점을 야기할 수 있다. 따라서 산화방지층(80b,92b)은 5000Å이하의 두께를 가지는 것이 바람직하다.
다시 도 36을 참조하면, 전술한 바와 같이, 금의 두께가 100Å에서 500Å 부근까지 본딩 강도가 증가하다가 두께가 500Å 부근에서 가장 우수한 결합력을 나타내었고 1000Å으로 더 두꺼워지면 본딩 강도가 감소함을 알 수 있다. 이와 같이, 주석을 솔더링층으로 하고 산화방지층인 금 또는 백금의 두께를 너무 두껍지 않게 잘 선택하면 솔더링층으로 금만 사용하는 경우보다 본딩 강도가 증가함을 알 수 있다. 이러한 실험과 산화방지층을 구성하는 물질(예: Au, Pt 등), 사용되는 솔더 물질 등을 고려할 때, 산화방지층(80b,92b)은 1000Å이하의 두께를 가지는 것이 더욱 바람직하다.
다시 도 28을 참조하면, 도 28은 반도체 발광소자가 외부 전극에 고정된 상태의 일 예를 나타내는 도면으로서, 반도체 발광소자(C)의 n측 전극(80) 및 p측 전극(92)이 각각 외부 전극(1000,2000)에 고정되어 있다. 외부 전극(1000,2000)은 서브마운트에 구비된 도통부, 패키지의 리드 프레임, PCB에 형성된 전기 패턴 등일 수 있으며, 반도체 발광소자(C)와 독립적으로 구비된 도선이라면 그 형태에 특별한 제한이 있는 것은 아니다.
전극(80,92)과 외부 전극(1000,2000)의 결합에는 페이스트를 이용한 접합, ACF(Anisotropic Conductive Film)를 이용한 접합, 유테틱 본딩(예: AuSn, AnCu, CuSn), 솔더링(soldering)을 이용한 접합 등 당업계에 알려진 다양한 방법이 사용될 수 있다. 그러나 도 37에 도시된 바와 같이, 고정 내지 접합의 과정에서, 열 충격 등에 의해 반도체 발광소자에 크랙(화살표로 표시)이 발생할 가능성이 있다. 한편, 전극(80,92)의 최상층으로 금(Au)이 사용되는 것이 일반적인데, 도 29의 좌측에 도시된 바와 같이, 솔더링시 솔더 물질로 주로 사용되는 주석(Sn)과 금(Au)간의 퍼짐이 좋지 않아, 금(Au)이 전극(80,92)의 최상층으로 사용되는 경우에, 솔더링의 수율이 좋지 않을 수 있다(실험에는, Reflow 온도(솔더를 용융시키는 공정온도): 275℃, Reflow 시간: 3초 이내, 솔더 물질 양: 범프(전극) 면적의 1/3의 조건이 사용되었다.).
도 38은 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 일 예를 나타내는 도면으로서, 비도전성 반사막(91) 위에 p측 전극(92; 제2 전극부의 상부 전극의 일 예)이 구비되어 있다. p측 전극(92)은 하부 전극층(92-2)과 상부 전극층(92-3)을 구비한다. 하부 전극층(92-2)은 반도체 발광소자가 외부 전극에 고정될 때, 크랙을 방지하기 하는 응력 완화층 또는 크랙 방지층으로 형성될 수 있으며, 이때 상부 전극층(92-3)은 하부 전극층(92-2)의 터짐을 방지하는 터짐 방지층으로 형성될 수 있다. 또한, 하부 전극층(92-2)은 비도전성 반사막(91)을 지나온 빛을 반사시키는 반사층으로 형성될 수 있다. 또한, 상부 전극층(92-3)은 솔더링과 같은 접합시 솔더 물질이 반도체 발광소자 측으로 침투하는 것을 방지하는 확산방지층(Barrier Layer)으로 형성될 수 있다. 하부 전극층(92-2)과 상부 전극층(92-3)은 이 기능들의 다양한 조합으로 형성될 수 있다.
예를 들어, 하부 전극층(92-2)으로 Al, Ag과 같이 반사율이 높은 금속을 사용될 수 있으며, 크랙 방지 기능의 관점에서 열팽창계수가 큰 Al, Ag와 같은 물질이 사용될 수 있다(선형 열팽창계수: Al: 22.2, Ag: 19.5, Ni: 13, Ti: 8.6, 단위 10-6 m/mK). 여러 관점에서 Al이 가장 바람직하다.
예를 들어, 상부 전극층(92-3)은 터짐 방지의 관점 및/또는 확산 방지의 관점에서 Ti, Ni, Cr, W, TiW와 같은 물질이 사용될 수 있으며, 이러한 기능을 하는 금속이라면 특별히 제한되지 않는다.
바람직하게는, 전극(92)은 접촉층(92-1)을 더 구비할 수도 있다. 접촉층(92-1)을 구비함으로써, 비도전성 반사막(91)과의 결합력을 향상시킬 수 있다. 접촉층(92-1)은 Cr, Ti, Ni 등과 같은 금속으로 형성될 수 있으며, 하부 전극층(92-2)보다 높은 결합력을 가진다면 특별히 제한되지 않는다, 다만, 접촉층(92-1)에 의한 광 흡수를 줄여야 하므로, 얇게 형성되는 것이 일반적이다(예: 20Å의 Cr). 이때, 하부 전극층이 결합력을 가질 수 있다면 접촉층은 제거될 수 있다. 접촉층(92-1)d은 생략될 수 있으며, 전극(92)의 증착 조건(증착방식, 증착압력, 증착온도 등)을 적절히 조절함으로써, 비도전성 반사막(91)과 하부 전극층(92-3) 간의 결합력을 높일 수 있다. 광 반사 효율의 관점에서는 구비되지 않는 것이 좋다.
바람직하게는, 그리고 일반적으로, p측 전극(92)은 최상층(92-4)을 구비한다. 최상층(92-4)은 접착력이 좋고, 전기 전도도가 우수하며, 산화에 강한 금속으로 이루어지는 것이 일반적이다. 예를 들어, Au, Sn, AuSn, Ag, Pt 및 이들의 합금 또는 이들의 조합(예: Au/Sn, Au/AuSn)으로 이루어질 수 있으며, 이러한 조건을 만족하는 한 특별히 제한되는 것은 아니다.
바람직한 실시예로서, p측 전극(92)은 1000Å 이상, 바람직하게는 5000Å 이상의 크랙 방지층으로 기능하는 하부 전극층(92-2)을 도입하여(열팽창계수가 큰 금속층(예: Al)을 도입하여), 솔더링과 같은 외부 전극과의 결합에서 반도체 발광소자의 크랙을 방지하는 한편, 열팽창계수가 커 이것이 삐져 나오는 것 또는 터져나오는 것을 방지하기 위하여(도 39에, 1000Å 이상으로 두껍게 형성한 Al 전극이 소자 작동시에 터져 나와 있는 모습(화살표)을 나타내었다.), 이보다 열팽창계수가 작은 상부 전극층(92-3)을 도입한 구조를 가진다. 이때 상부 전극층(92-3)은 확산 방지 기능을 겸하는 것이 더욱 바람직하며, Ni, Ti가 특히 적합하다. 예를 들어, 1㎛의 Al과 2㎛의 Ni을 사용하는 것이 가능하다. 하부 전극층(92-2)의 상한에 특별히 제한이 있는 것은 아니지만, 너무 두꺼워지면 상부 전극층(92-3)으로 제어하는 것이 어려지므로, 1㎛ 정도까지를 사용하는 것이 바람직하다. 한편, 1000Å이하로 얇아지면 크랙 방지층으로서의 기능이 낮아진다. 후술하는 바와 같이, p측 전극(92)에 복수의 하부 전극층(92-2)이 구비되는 경우에는 이보다 얇은 두께를 사용하는 것도 나쁘지 않다. 상부 전극층(92-3)의 두께는 하부 전극층(92-2)의 두께를 고려하여 선택될 수 있으며, 3㎛를 초과하면 불필요하거나 반도체 발광소자의 전기적 특성을 저해할 우려가 있다. 한편, 최상층(92-4)이 구비될 때, 솔더링으로 외부 전극에 고정되는 경우에, 최상층(92-4)이 두꺼우면, 보이드(Void)가 과다하게 형성되어 연결 부위의 결합력이 약해질 수 있다. 이러한 관점에서 최상층(92-4)은 5000Å미만의 두께를 가지는 것이 바람직하다. 도 43에 최상층(92-4)의 두께에 따른 DST 결과를 나타내었다. 1000Å~1500Å의 두께에서 우수한 성능을 나타내었으며, 8000Å에서 상대적으로 좋지 못한 결과를 보였다. 2500 내지 3000 이상의 값을 유지하기 위해 5000Å미만의 두께를 가지는 것이 바람직하다. 한편, 구비되는 경우에 기능을 발휘하기 위해서 100Å이상의 두께는 가지는 것이 좋다.
도 40은 본 개시에 따른 전극 또는 범프의 두께에 따른 생산 수율의 변화를 나타내는 도면으로서, 실험은 Cr(10Å) - n-pair(s) Al(5000Å)/Ni(3000Å) - Au(8000Å)의 구조를 기본으로 서브-층들의 두께를 변경하면서 이루어졌으며, 솔더링(무연납; lead-free)에 대해 테스트되었다. 전극(80,92)이 2㎛의 두께를 가질 때 50%의 생산 수율을 보였으며, 2.5㎛의 두께에서 거의 100%에 이르는 생산 수율을 보였다. 테스트에는 도 13 및 도 35에 도시된 것과 같은 형태의 전극(80,92) 패턴이 사용되었으나, 다른 형태의 패턴이 사용되는 경우에도 유효한 의미를 가진다. 전극(80,92)이 차지하는 면적의 관점에서, 전극(80,92)이 비도전성 반사막(91) 면적의 50%의 이상을 덮고 있어야 접합시 발생하는 열 충격 등으로부터 보다 효과적으로 대응을 할 수 있게 된다.
도 41은 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 또 다른 예를 나타내는 도면으로서, p측 전극(92)에 의해 개구(102)가 메워져 전기적 연결(94)이 p측 전극(92)에 의해 형성되어 있다.
이러한 구성을 통해, 비도전성 반사막(91)을 지나온 빛을 하부 전극층(92-2)에 의해 반사시켜, 전기적 연결(94)에 의한 빛의 흡수를 줄일 수 있게 된다. 참고로, 접촉층(92-1)은 구비되는 경우에는 그 두께가 얇아 하부 전극층(92-2)이 반사막으로 기능하는 것이 가능하다. 한편, 전기적 연결(94)은 증착, 도금, 및/또는 도전성 페이스트 등을 통해 p측 전극(92)과 별도로 형성하는 것이 가능하다.
도 42는 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 또 다른 예를 나타내는 도면으로서, 하부 전극층(92-2)과 상부 전극층(92-3)이 각각 복수 회 반복 적층되어 있다. 예를 들어, p측 전극(92)은 접촉층(92-1; 20Å 두께의 Cr), 4쌍의 하부 접촉층(92-2; 5000Å 두께의 Al)/상부 접촉층(92-3; 3000Å 두께의 Ni) 그리고 최상층(92-4; 1㎛ 두께의 Au)으로 이루어질 수 있다. 하부 전극층(92-2)과 상부 전극층(92-3) 중 하나만 복수 회로 구비될 수 있다. 또한, 모든 하부 전극층(92-2)과 상부 전극층(92-3)이 동일한 물질로 구성될 필요는 없다. 예를 들어, 하부 전극층(92-2)이 Al과 Ag의 조합으로 구성될 수 있다. 또한, 하나의 하부 전극층(92-2)이 복수의 금속으로 구성될 수 있다. 또한, 접촉층(92-1), 하부 전극층(92-2), 상부 전극층(92-3) 그리고 최상층(92-4) 이외에 추가로 물질 층이 구비될 수 있음은 물론이다. 또한, 도 41에 도시된 구조를 가질 수 있음은 물론이다. 반복 적층 구조를 통해 하부 전극층(92-2)이 삐져나오는 것 내지 터져나오는 것을 더욱 확실히 방지할 수 있게 된다.
도 44, 도 45 및 도 46은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면들로서, 제1 전극(80) 및 제2 전극(92) 중 적어도 하나는 최상층으로서 실질적으로 금을 포함하지 않고 주석을 함유하며 열처리된 솔더링층(soldering layer)을 구비한다. 도 44에는 솔더링층(80-T,92-T)만을 도시하였고, 도 45에는 최상층으로서 솔더링층(80-T,92-T), 확산방지층(80c,92c), 광반사층(80d,92d)을 구비하는 예가 제시되어 있으며, 도 46에는 솔더링층(80-T,92-T)의 표면이 거칠게 형성된 예가 제시되어 있다. 여기서, 주석을 함유한다는 의미는 주석만으로된 경우를 포함한다.
또한, 솔더링층은 솔더링에 의해 외부 전극(예: 1000,2000; 도 28 참조)에 접합되는 것을 의미한다. 예를 들어, 솔더링에 사용되는 솔더는 납이 없는(lead-free) 솔더 페이스트로서, 인듐, 주석, 은, 구리, 불순물 등을 포함하는 알갱이와 플럭스를 포함한다. 예를 들어, 주석 약 97%, 은 약 3%, 등을 포함할 수 있다. 즉 주석이 주성분이다.
도 47은 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하는 도면으로서, 제2 반도체층(50) 위에 빛흡수 방지막(41)을 형성하고, 그 위에 투광성의 전류확산 전극(60; 예: ITO)을 형성한다. 빛흡수 방지막(41)에 대응하는 전류 확산 전극(60) 위에 전기적 접촉 향상층으로서 오믹 접촉 전극(52)을 형성한다. 이후, 오믹 접촉 전극(52)을 덮도록 비도전성 반사막(91)을 형성한다. 건식 및/또는 습식 식각 공정으로 오믹 접촉 전극(52)을 노출하는 개구(65)를 형성하고, 증착 공정으로 제1 전극 및 제2 전극(92)을 형성하며, 제2 전극(92)이 개구(65)로 이어져 전기적 연결이 된다. 전기적 연결과 오믹 접촉 전극(52) 간의 연결 구조가 더 안정적으로 되도록 도 47에 도시된 바와 같이 전기적 연결이 오믹 접촉 전극(52)을 감싸도록 개구(65)를 오믹 접촉 전극(52) 주변을 노출하도록 형성하는 것이 좋다.
전술된 솔더링층(80-T,92-T)이 열처리 된다는 의미는 의도적 및 비의도적으로 열처리되는 경우를 모두 포함하며, 단순히 증착 공정의 온도에 노출되는 것과는 구분되는 과정을 의미한다. 예를 들어, 전극(80, 92) 형성 과정에서 전기적 연결(예: 도 47, 도 7의 94)과 오믹 접촉 전극(예: 도 47의 52, 도 7의 93) 간의 인터커넥션을 향상하기 위해 열처리 공정이 진행될 수 있다. 제1 전극(80) 및/또는 제2 전극(92)이 비도전성 반사막(91)에 형성된 개구(65)로 연장되어 전기적 연결이 형성되므로, 상기 열처리 과정에서 제1 전극(80) 및/또는 제2 전극(92)의 솔더링층(80-T,92-T)도 열처리된다. 솔더링층(80-T,92-T)은 일예로 주석으로 이루어지며, 주석의 융점은 220℃이다. 또한, 일 예로 솔더링 공정은 230℃ 내지 267℃에서, 좁게는 240도 정도에서 수행될 수 있다. 상기 열처리 온도는 주석의 융점 이하 및 이상의 온도일 수 있다. 예를 들어, 열처리 온도는 100℃~400℃이다.
후술되는 바와 같이, 솔더링의 DST 강도에 영향을 주는 열처리는 주석을 솔더링층(80-T,92-T)으로 사용하고 그 위에 산화방지층으로 금을 사용하는 경우에, 열처리로 인해서 주석과 금이 솔더링 전에 어느 정도 상호 작용할 것이라는 판단을 전제한다. 따라서, 열처리 온도는 주석의 융점 이상에서 수행되는 것이 일차적으로 문제가 된다. 다만, 융점 근처나 그 이하에서의 열처리도 충분히 본딩 강도에 영향을 줄 수 있으며, 상기 열처리는 이러한 경우를 배제하는 것은 아니다.
본 발명자들은 열처리가 행해지는 경우 솔더링을 위한 제1 전극(80) 및 제2 전극(92)의 최상층을 금으로 형성하면 솔더링의 DST 강도가 많이 감소됨을 발견하였다. 이에 대해서는 더 후술된다. 본 예에서는 제1 전극(80) 및 제2 전극(92)의 최상층으로서 실질적으로 금을 포함하지 않고 주석을 함유하며 열처리된 솔더링층(80-T,92-T)을 구비한다. 이러한 솔더링층(80-T,92-T)은 최상층을 금으로 하고 열처리되는 경우보다 솔더링의 DST 강도가 현저히 상승하며, 또한, 주석을 함유하는 최상층을 열처리하지 않은 경우보다 솔더링의 DST 강도가 더 향상됨을 알아내었다. 이에 대해서도 더 후술된다.
도 48, 도 49 및 도 50은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면들로서, 제2 전극(92)이 개구로 이어져 오믹 접촉 전극(52)과 연결되는 전기적 연결을 형성하며, 전기적 연결은 도 47에 제시된 것과 다르게 오믹 접촉 전극(52)의 에지까지만 접하도록 형성할 수 있다(도 48a 참조). 제1 반도체층 측도 마찬가지로 비도전성 반사막(91)에 형성된 개구로 노출된 제1 반도체층 위에 추가의 오믹 접촉 전극이 구비되고, 제1 전극(80)이 개구로 이어져 추가의 오믹 접촉 전극과 접하게 된다. 또한, 개구가 경사면을 이루는 것도 가능하지만 개구가 수직형으로 이루어질 수도 있다(도 48b 참조). 또한, Al, Ag 등으로 이루어진 광반사층이 비도전성 반사막에 접하는 구성도 가능하지만 접합력 향상을 위해 전극 및 전기적 연결이 최하층으로 접촉층(92c)을 추가로 구비하는 구성도 가능하다(도 49 참조). 또한, 광반사층을 두껍게 하는 경우 터짐 현상을 방지하기 위해 광반사층(92-2)과 확산방지층(92-3)을 반복 적층하는 구성도 고려할 수 있다(도 50 참조). 이러한 반복 적층으로 인해 예를 들어, Al/Ni을 반복 적층하여 두껍게 형성할 수 있다. 이때 반복 적층된 Al/Ni의 측면은 산화알루미늄막, 산화니켈막과 같이 고품질의 산화막이 형성될 수 있는데, 이 산화막에는 솔더가 잘 붙지 못하여 솔더가 복수의 반도체층 측으로 타고 올라와 침입하는 것을 억제하는 데 도움이 될 수 있다.
도 51은 열처리 전후의 솔더링 DST 강도를 테스트한 결과를 나타내는 도면으로서, 솔더링층(Sn)/산화방지층(Au) 구조를 가지는 전극으로서, Sn 20000Å/Au 500Å 시료1에 대해 300℃에서 5분간 열처리한 경우와 열처리하지 않은 경우의 솔더링 DST 강도를 시험하였다(도 51a 참조). 또한, 최상층으로 실질적으로 금을 포함하지 않고 주석을 최상층의 솔더링층(솔더링층)으로 하는 전극으로서, Sn 20000Å 시료2에 대해 300℃에서 5분간 열처리한 경우와 열처리하지 않은 경우의 솔더링 DST 강도를 시험하였다(도 51b 참조).
먼저, Sn 20000Å/Au 500Å 시료1의 경우 열처리하면 솔더링 강도가 현저히 저하되는 것을 알 수 있다. 이는 열처리 하지 않고 얇은 금층이 산화방지층으로 기능하며 주석층이 솔더링층으로 기능할 때는 어느 정도 본딩 강도가 나오지만, 열처리가 수행되면 어떤 이유로 금이 솔더링 강도에 좋지 않은 영향을 미침을 알 수 있다. 한편, Sn 20000Å 시료2의 경우 오히려, 열처리한 경우에 솔더링 강도가 현저하게 향상됨을 알 수 있다. 이는 주석을 함유하는 솔더링층(80-T,92-T)과 솔더 사이에 금이 포함되지 않아서 일정 부분 솔더링 강도 향상에 유리하게 된 것으로 추정되며, 또한, 솔더링층(80-T,92-T) 아래의 니켈(Ni)로 이루어진 확산방지층(80c,92c)과 솔더링층(80-T,92-T) 간의 접합력이 열처리로 인해 향상된 것으로 추정된다.
전술한 바와 같이 본 개시는 유테틱 본딩과는 다른 솔더링의 솔루션을 제공하며, 반도체 발광소자의 복수의 반도체층에 크랙 등의 불량을 방지하는 전극 구성을 개시한다. 특히, 전극(80, 92)이 형성되는 과정에 따라서 열처리가 수행되기도 하고 단순히 증착되는 것으로 전극이 형성되기도 한다. 즉 열처리는 필수적인 것은 아니지만 열처리가 수행된 전극은 솔더링 강도에 열처리 공정이 미치는 영향을 고려하여 전극이 설계될 필요가 있다. 어느 경우이든지 요구되는 솔더링 본딩 강도 조건을 충족하도록 적합한 조건을 찾으면 되며 반드시 어느 경우가 바람직하다고는 볼 수 없다.
예를 들어, 광반사층(Al)/확산방지층(Ni)/솔더링층(Au)으로 구성된 전극을 테스트하면, 금(Au)의 두께에 따라 솔더링 강도가 변하며, 너무 두꺼우면 본딩 강도가 감소하고, 너무 얇아도 니켈이 산화될 확률을 증가시켜 좋지 않다. 따라서 적합한 금의 두께를 찾는다(도 36의 Ref 참조).
그런데 도 36에서 전술한 바와 같이, 광반사층(Al)/확산방지층(Ni)/솔더링층(Sn)/산화방지층(Au)으로 구성된 전극을 테스트하면, 산화방지층(Au)의 두께에 따라 Ref의 경우보다 본딩 강도가 크거나 작게 된다. 솔더링시에는 얇은 금층은 솔더링층 및 솔더와 섞이게 되는데, 금과 주석 간의 상호 작용에 의해 형성되는 금 반응물의 특성이 취성(brittle)을 가지는 것으로 보이며, 이로 인해 금의 두께에 따라 본딩 강도에 영향을 미치는 것으로 보인다. 따라서 광반사층(Al)/확산방지층(Ni)/솔더링층(Sn)/산화방지층(Au)와 같이 전극을 구성하는 경우 산화방지층의 두께를 최적화 내지 호적화하여 너무 두껍지 않게, 예를 들어, 도 36에 제시된 예에서는 산화방지층을 500Å 내외의 범위로 형성하여 Ref의 경우보다 본딩 강도를 향상할 수 있다. 또한, 산화방지층을 제거하고 최상층을 주석만으로 구성하여도 Ref의 경우보다 본딩 강도가 향상될 수 있음을 알 수 있다(도 36 설명 부분 참조). 이와 같이, 산화방지층으로서 금의 두께를 최적 또는 호적으로 설계하는 방법은 후술하는 것과 같이, 열처리를 행하지 않는 전극 구조에 사용되는 것이 더 적합할 것이다.
한편, 전극(80, 92) 형성 과정에서 의도적 및 비의도적으로 열처리가 행해지는 경우 도 51a에서 설명된 Al/Ni/Sn 20000Å/Au 500Å 시료1은 열처리에 의해 본딩 강도가 현저히 감소한다. 열처리를 행함으로써 솔더링 전에 미리 금과 솔더링층의 주석 간의 상호 작용이 있게 되고, 이로 인해 이후 솔더링시에 솔더-금-솔더링층 간의 상호 작용에서 금 반응물의 분포나 취성의 정도 등에 영향에 미쳐서 열처리하지 않은 경우보다 본딩 강도가 더 감소하는 것으로 보인다. 이에 대한 하나의 추정으로서, 열처리를 미리 하지 않고 솔더링하면 솔더-금-솔더링층의 상호 작용에서 금이 솔더와 솔더링층으로 모두 섞이며 브리틀한(brittle) 물질의 농도가 상대적으로 높은 구간이 뚜렷하게 생성되지는 않는 반면, 열처리를 미리 행하면 솔더링층의 상면으로부터 일정 두께 구간 내에 주석과 금과의 상호 작용물이 형성되고, 이로 인해 솔더링시에 브리틀한 물질이 잘 분산되어 퍼지지 못하고, 또는, 브리틀한 물질이 솔더 측으로 몰리게 되어 농도가 높은 구간이 발생하여 본딩 강도가 많이 감소되는 것이 아닌가 생각된다.
그런데 열처리를 하게 되면, 확산방지층(Ni)과 솔더링층(Sn; 80-T,92-T) 간의 결합력이 증가되는 것으로 판단되는데, 그럼에도 시료1을 열처리하면 본딩 강도가 현저히 저하되는 것으로 미루어 판단하면, 그만큼 금이 최상층인 경우 열처리하는 것은 솔더링 강도에 매우 안 좋은 것을 알 수 있다.
따라서, 열처리가 행해지는 경우에는 도 51b에서 설명된 Al/Ni/Sn 20000Å 시료2와 같이 전극이 최상층으로서 금을 포함하지 않고 주석을 함유하며 열처리된 솔더링층(80-T,92-T)을 구비하도록 함으로써 본딩 강도를 향상할 수 있다. 즉 시료2의 경우에는 열처리로 인해 금이 솔더링에 주는 악영향을 방지하며, 확산방지층과 솔더링층(80-T,92-T) 간의 결합력이 향상되어 본딩 강도가 향상되는 것으로 보인다.
그런데 최상층으로 주석이 솔더링층이 되는 경우, 주석의 표면에 산화막이 형성되어 솔더링 강도를 저하하지 않는지 점검할 필요가 있다. 산화막은 주석을 열처리하거나 않거나 형성될 수 있으며, 열처리 과정에서도 주석의 표면이 산화되는 요인들이 더 있을 수도 있다. 그럼에도, 도 51b와 같이 열처리된 주석층, 즉 솔더링층(80-T,92-T)의 경우 솔더링 강도가 현저히 향상되는 것을 알 수 있다. 이는, 산화주석의 막질(layer quality)이 산화알루미늄이나, 산화니켈과 같은 산화물막의 막질보다 질이 떨어져서, 즉 쉽게 파괴될 수 있어서 솔더링시에 산화주석막이 제거되므로 솔더링 강도에 큰 영향을 주지 못하는 것으로 판단된다. 예를 들어, 솔더 물질은 납이 없는(lead-free) 솔더 페이스트로서, 인듐, 주석, 은, 구리, 불순물 등을 포함하는 알갱이와 플럭스를 포함한다. 예를 들어, 주석 약 97%, 은 약 3%, 등을 포함할 수 있다. 즉 주석이 주성분이다. 솔더링하면서 플럭스가 증발하고 알갱이만 남게 된다. 솔더링 공정 온도는 230℃ 내지 267℃가 될 수 있는데, 플럭스는 상기 솔더 페이스트를 구성하는 은, 주석, 구리와 같은 금속이 산화되는 것을 방지하며, 솔더링 대상물(예: 80-T,92-T)의 표면에 있는 산화막이나 이물질을 제거하는 기능을 한다. 또는, 산화주석막이 솔더링 강도에 영향을 약간 주더라도 열처리로 인한 확산방지층과 솔더링층(80-T,92-T) 간의 결합력 강화에 의한 솔더링 강도 향상 효과에 압도되어 그 영향이 미미한 것으로 해석할 수도 있다. 또 다른 한편으로는, 추즉이지만, 주석을 함유하는 솔더링층(80-T,92-T)을 열처리함으로써, 주석의 특성(예: morphology)이 솔더와 더욱 결합력이 좋도록 변경되는 것일 수도 있다.
솔더링층은 솔더층으로 기능할 수 있도록 1000Å 이상의 두께를 가지는 것이 좋다. 솔더링층의 두께는 특히 한정될 필요는 없으며 5um 이상이 될 수도 있다.
한편, 산화방지층의 유무 및 열처리 유무에 따른 차이는 동일 조건하에 테스트된 도 51a 및 도 51b를 비교하여 판단할 수 있다. 도 51의 데이터를 참조하면, 열처리를 한다면, 금이 없고 주석으로된 최상층으로 솔더링층(80-T,92-T)을 구성하는 것이 좋다. 열처리가 행해지지 않는다면, 산화방지층(Au)이 있는 경우(도 51a의 좌측 경우; 세로축 값이 대략 2200~2700의 분포를 보임)와 산화방지층(Au)이 없는 경우(도 51b의 좌측 경우; 세로축 값이 대략 1500~2700의 분포를 보임)의 본딩 강도에 큰 차이는 없으나 산화방지층이 있는 경우가 본딩 강도가 더 높게 나오는 결과들이 좀더 많음을 알 수 있다. 다만, 산화방지층의 두께를 최적 또는 호적으로 형성하였을 때를 전제로 함은 물론이다. 또한, 최상층으로서 금이 없고 주석을 함유하는 열처리된 솔더링층(80-T,92-T)의 경우가 열처리하지 않고 산화방지층의 두께를 잘 선택한 경우보다 DST 강도가 더 높게 나오는 경우가 더 많음을 알 수 있다.
솔더링층(80-T,92-T)을 주석으로 형성하면, 솔더가 주석이 주성분인 경우 도 29에서 설명한 바와 같이, 적은 양의 솔더로도 전극 전체적으로 잘 퍼져서 실질적인 접합 면적이 증가되는 데 도움이 되어 본딩 강도 향상에 좋다. 또한, 솔더를 전극 상에 디스펜싱할 때도 디스펜싱 포인트를 설계하기가 용이하다. 또한, 솔더의 양을 적게 사용할 수 있어서 솔더 양이 많을 때 열팽창에 의해 복수의 반도체층에 악영향(예: 깨짐, 크랙 등) 가능성을 감소시킬 수 있다. 또한, 솔더가 옆으로 삐져 나오는 것이 감소되므로 제1 전극(80) 및 제2 전극(92)의 간격을 더 가깝게 해도 되며, 그만큼 방열 면적이 넓어질 수 있다.
한편, 솔더링층(80-T,92-T)을 주석 이외에 다른 재질로도 형성할 수 있다. 특히, 솔더의 성분, 바람직하게는 주성분으로 솔더링층(80-T,92-T)을 형성하면 금과 같이 이질적 물질이 섞이지 않아서 금을 솔더링층으로 하거나 산화방지층으로 금을 포함하는 경우에 비하여 솔더링 강도가 향상될 수 있다. 예를 들어, 솔더는 Sn, PbSn, PbSnAg, PbInAb, PbAg, SnPbAg, PbIn, CdZn 등을 예로 들 수 있다. 따라서 솔더링층(80-T,92-T)을 주석 외에도 Pb, Ag, In, Ab, Cd, Zn 등으로 형성하는 것도 고려할 수 있다.
이 경우, 솔더링층은 솔더링 전에 열처리될 수 있다. 열처리의 의미는 전술한 바와 같으며, 특히 솔더의 주성분에 대한 적합한 온도에서 열처리되는 경우, 최상층으로서 실질적으로 금을 포함하지 않고 솔더의 주성분으로 솔더링층을 구성하면, 금을 최상층으로 하고 열처리하는 경우나 열처리하지 않는 경우에 비해 본딩 강도를 향상할 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층; 성장 기판의 반대 측에서 활성층에서 생성된 빛을 반사하도록 구비되는 반사막; 그리고 복수의 반도체층에 전자 및 정공을 공급하도록 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 최상층으로서 실질적으로 금(Au)을 포함하지 않고 주석(Sn)을 함유하며 열처리된 솔더링층(soldering layer)을 구비하는 제1 전극 및 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
여기서, 솔더링층이 실질적으로 금을 포함하지 않으므로, 본 개시는 회피의 목적으로 솔더링층이 약간의 금을 함유하는 경우를 배제하는 것은 아니다.
(2) 솔더링층은 납이 없는(lead-free) 솔더 물질과 접합(bonding)되는 것을 특징으로 하는 반도체 발광소자.
(3) 솔더링층은 주석을 주성분으로 하는 솔더 물질과 접합되는 것을 특징으로 하는 반도체 발광소자.
(4) 열처리 온도는 100℃~400℃ 인 것을 특징으로 하는 반도체 발광소자.
(5) 솔더링층은 1000Å 이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.
(6) 솔더링층은 거친 표면을 가지는 것을 특징으로 하는 반도체 발광소자.
(7) 반사막은 비도전성 반사막인 것을 특징으로 하는 반도체 발광소자.
(8) 제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 솔더링층을 구비하는 전극)는: 솔더링층 아래에서 솔더 물질이 복수의 반도체층으로 침투하는 것을 방지하는 확산방지층; 그리고 확산방지층 아래에서 활성층에서 생성된 빛을 반사하는 광반사층을 구비하는 것을 특징으로 하는 반도체 발광소자.
(9) 제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 솔더링층을 구비하는 전극)는 비도전성 반사막 위에 구비되며, 복수의 반도체층과 제1 전극 및 제2 전극 중의 적어도 하나를 전기적으로 연결하는 전기적 연결부(Electrical Connecting Part);를 포함하는 것을 특징으로 하는 반도체 발광소자.
(10) 비도전성 반사막에는 개구가 형성되어 있고, 전기적 연결부는 개구로 노출되며 복수의 반도체층과 전기적으로 연결되는 전기적 접촉 향상층을 구비하며, 적어도 하나의 전극이 개구로 이어져 전기적 접촉 향상층과 접하는 것을 특징으로 하는 반도체 발광소자.
(11) 열처리의 온도는 전기적 접촉 향상층과 개구로 이어져 전기적 접촉 향상층과 접하는 전극 간의 접합 향상을 위한 온도인 것을 특징으로 하는 반도체 발광소자.
(12) 제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 솔더링층을 구비하는 전극)는: 솔더링층과 비도전성 반사막 사이에 솔더 물질이 복수의 반도체층으로 침투하는 것을 방지하는 확산방지층; 그리고 확산방지층과 비도전성 반사막 사이에 활성층에서 생성된 빛을 반사하는 광반사층을 구비하는 것을 특징으로 하는 반도체 발광소자.
(13) 광반사층과 확산방지층이 반복 적층된 것을 특징으로 하는 반도체 발광소자.
(14) 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층; 성장 기판의 반대 측에서 활성층에서 생성된 빛을 반사하도록 구비되는 반사막; 그리고 복수의 반도체층에 전자 및 정공을 공급하도록 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는: 반사막 위에서 솔더링을 위해 최상층으로서 실질적으로 금(Au)을 포함하지 않고 주석(Sn)을 함유하는 솔더링층(soldering layer); 반사막과 솔더링층 사이에서 활성층에서 생성된 빛을 반사하는 광반사층; 그리고 광반사층과 솔더링층 사이에서 솔더 물질이 복수의 반도체층으로 침투하는 것을 방지하는 확산방지층;을 구비하는 것을 특징으로 하는 반도체 발광소자.
(15) 솔더링층은 제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 솔더링층을 구비하는 전극)의 접합력 향상을 위한 열처리 온도에서 열처리된 것을 특징으로 하는 반도체 발광소자.
(16) 광반사층은 Al, Ag 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
(17) 확산방지층은 Ni, Ti, Cr, W, TiW 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
(18) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층; 성장 기판의 반대 측에서 활성층에서 생성된 빛을 반사하도록 구비되는 반사막; 그리고 복수의 반도체층에 전자 및 정공을 공급하도록 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 솔더링을 위해 최상층으로서 실질적으로 금(Au)을 포함하지 않고 솔더 물질의 주성분을 함유하며 열처리된 솔더링층(soldering layer)을 구비하는 제1 전극 및 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(19) 솔더링층은 Sn, Pb, Ag, In, Ab, Cd, Zn 중 적어도 하나를 함유하는 것을 특징으로 하는 반도체 발광소자.
(20) 제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 솔더링층을 구비하는 전극)는 비도전성 반사막 위에 구비되며, 복수의 반도체층과 제1 전극 및 제2 전극 중의 적어도 하나를 전기적으로 연결하는 전기적 연결부(Electrical Connecting Part);를 포함하고, 비도전성 반사막에는 개구가 형성되어 있고, 전기적 연결부는 적어도 일부가 개구로 노출되며 복수의 반도체층과 전기적으로 연결되는 전기적 접촉 향상층을 구비하며, 적어도 하나의 전극이 개구로 이어져 전기적 접촉 향상층과 접하며, 열처리의 온도는 전기적 접촉 향상층과 개구로 이어져 전기적 접촉 향상층과 접하는 전극 간의 접합 향상을 위한 온도인 것을 특징으로 하는 반도체 발광소자.
(21) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층; 성장 기판의 반대 측에서 활성층에서 생성된 빛을 반사하도록 구비되는 반사막; 그리고, 복수의 반도체층에 전자 및 정공을 공급하도록 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 주석(Sn)을 함유하는 납땜층과 납땜층의 산화를 방지하도록 납땜층 위에 산화방지층을 구비하는 제1 전극 및 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(22) 반사막은 비도전성 반사막인 것을 특징으로 하는 반도체 발광소자.
(23) 제1 전극 및 제2 전극 중의 적어도 하나는 비도전성 반사막 위에 형성되어 있으며, 제1 전극과 제2 전극에 의해 비도전성 반사막 면적의 50% 이상이 덮혀 있는 것을 특징으로 하는 반도체 발광소자.
(24) 제1 전극 및 제2 전극 중의 적어도 하나는 비도전성 반사막을 관통하여 복수의 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자.
(25) 상기 제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 납땜층과 산화방지층이 구비된 전극)는 납땜층 아래에 솔더 물질이 복수의 반도체층으로 침투하는 것을 방지하는 확산방지층을 구비하는 것을 특징으로 하는 반도체 발광소자.
(26) 상기 제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 납땜층과 산화방지층이 구비된 전극)는 납땜층 아래에 활성층에서 생성된 빛을 반사하는 광반사층을 구비하는 것을 특징으로 하는 반도체 발광소자.
(27) 반사막은 비도전성 반사막이며, 상기 제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 납땜층과 산화방지층이 구비된 전극)는 확산방지층 아래에 활성층에서 생성된 빛을 반사하는 광반사층을 구비하는 것을 특징으로 하는 반도체 발광소자.
(28) 상기 제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 납땜층과 산화방지층이 구비된 전극)는 최하층으로서 복수의 반도체층 측과의 접촉하는 접촉층을 구비하는 것을 특징으로 하는 반도체 발광소자.
(29) 상기 제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 납땜층과 산화방지층이 구비된 전극)는 거친 표면을 가지는 것을 특징으로 하는 반도체 발광소자.
(30) 산화방지층은 5000Å이하의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.
(31) 산화방지층은 1000Å이하의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.
(32) 납땜층은 5000Å이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.
(33) 납땜층은 1㎛이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.
(34) 반사막은 비도전성 반사막이며, 상기 제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 납땜층과 산화방지층이 구비된 전극)는 비도전성 반사막 위에 형성되어 있고, 비도전성 반사막을 관통하여 복수의 반도체층에 전기적으로 연결되어 있으며, 납땜층 아래에 솔더 물질이 복수의 반도체층으로 침투하는 것을 방지하는 확산방지층을 구비하는 것을 특징으로 하는 반도체 발광소자.
(35) 반사막은 비도전성 반사막이며, 반도체 발광소자는 비도전성 반사막과 복수의 반도체층 사이에 식각 방지층;을 더 포함하며, 상기 제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 납땜층과 산화방지층이 구비된 전극)는 비도전성 반사막 위에 형성되어 있고, 비도전성 반사막과 식각 방지층을 관통하여 복수의 반도체층과 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자.
(36) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층; 성장 기판의 반대 측에서 복수의 반도체층에 결합되는 비도전성 반사막; 복수의 반도체층과 전기적으로 연결되며, 비도전성 반사막 위에 형성되는 적어도 하나의 전극;으로서, 각각이 접합(bonding)시 반도체 발광소자의 크랙을 방지하도록 제1 열팽창계수를 가지는 하부 전극층과, 하부 전극층의 터짐을 방지하도록 제1 열팽창계수보다 큰 제2 열팽창계수를 가지는 상부 전극층을 구비하는 적어도 하나의 전극; 그리고, 복수의 반도체층과 적어도 하나의 전극을 전기적으로 연결하는 전기적 연결부(Electrical Connecting Part);를 포함하는 것을 특징으로 하는 반도체 발광소자. 여기서 전기적 연결부는 하나 이상의 전기적 연결을 집합체를 일컫는다.
(37) 적어도 하나의 전극 각각은 하부 전극층과 상부 전극층이 반복 적층된 구조를 가지는 것을 특징으로 하는 반도체 발광소자.
(38) 전기적 연결부는 비도전성 반사막을 관통하여 형성되어 있으며, 적어도 하나의 전극이 비도전성 반사막 위 및 전기적 연결부내에 형성되어 있고, 하부 전극층의 적어도 일부가 전기적 연결부 내에서 형성되어 있는 것을 특징으로 하는 반도체 발광소자.
(39) 적어도 하나의 전극은 제1 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극과 전자와 정공 중의 나머지 하나를 공급하는 제2 전극을 구비하며, 적어도 하나의 전극은 비도전성 반사막 면적의 50% 이상을 덮고 있는 것을 특징으로 하는 반도체 발광소자.
(40) 적어도 하나의 전극은 2㎛이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.
(41) 하부 전극층은 1000Å이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자. 전극 내에서 하부 전극층이 복수 회 구비될 수 있으며, 하부 전극층은 단일의 층으로 1000Å이상으로 구비될 수 있지만, 복수회 층이 합쳐서 1000Å이상으로 구비될 수 있다.
(42) 하부 전극층은 5000Å이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자. 전극 내에서 하부 전극층이 복수 회 구비될 수 있으며, 하부 전극층은 단일의 층으로 1000Å이상으로 구비될 수 있지만, 복수회 층이 합쳐서 1000Å이상으로 구비될 수 있다.
(43) 적어도 하나의 전극 각각은 하나 이상의 하부 전극층과 하나 이상의 상부 전극층을 가지며, 하나 이상의 하부 전극층과 하나 이상의 상부 전극층의 두께의 합이 1㎛이상인 것을 특징으로 하는 반도체 발광소자. 하부 전극층은 단일의 층 또는 복수의 층으로서 바람직하게는 1000Å이상, 더욱 바람직하게는 5000Å이상의 두께를 가지며, 하나의 이상의 상부 전극층은 하부 전극층의 터짐을 방지하는 기능 및/또는 확산 방지층으로서의 기능을 해야 하므로, 이를 고려할 때, 적어도 하나의 전극은 전체로서 1㎛이상의 두께를 가지는 것이 바람직하며, 2㎛이상의 두께를 가지는 것이 더욱 바람직하다.
(44) 적어도 하나의 전극 각각은 하나 이상의 하부 전극층과 하나 이상의 상부 전극층을 가지며, 하나 이상의 하부 전극층과 하나 이상의 상부 전극층의 두께의 합이 2㎛이상인 것을 특징으로 하는 반도체 발광소자. 하나의 이상의 하부 전극층과 하나 이상의 상부 전극층의 두께의 합 자체가 2㎛이상의 두께를 가짐으로써, 접촉층, 최상층 및 기타의 층의 두께에 관계없이, 반도체 발광소자가 접합시 열 충격 등으로부터 보호될 수 있다.
(45) 적어도 하나의 전극 각각은 5000Å미만의 최상층을 구비하는 것을 특징으로 하는 반도체 발광소자.
(46) 하부 전극층은 Al, Ag 중에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 반도체 반도체 발광소자.
(47) 상부 전극층은 Ti, Ni 중에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 반도체 반도체 발광소자.
(48) 최상층은 Au, Pt 중에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 반도체 반도체 발광소자.
(49) 비도전성 반사막은 분포 브래그 리플렉터를 포함하는 것을 특징으로 하는 반도체 발광소자.
(50) 적어도 하나의 전극은 제1 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극과 전자와 정공 중의 나머지 하나를 공급하는 제2 전극을 구비하며, 전기적 연결부는 비도전성 반사막을 관통하여 형성되어 있고, 적어도 하나의 전극이 비도전성 반사막 위 및 전기적 연결부내에 형성되어 있으며, 하부 전극층은 전기적 연결부 내에서 활성층에서 생성되어 비도전성 반사막을 지나온 빛을 반사하는 것을 특징으로 하는 반도체 발광소자.
(51) 적어도 하나의 전극은 2㎛이상의 두께를 가지며, 적어도 하나의 전극 각각은 5000Å미만의 최상층을 구비하는 것을 특징으로 하는 반도체 발광소자.
(52) 복수의 반도체층은 3족 질화물 반도체로 이루어지며, 비도전성 반사막은 분포 브래그 리플렉터를 포함하는 것을 특징으로 하는 반도체 발광소자.
(53) 하부 전극층은 전극의 최하층인 것을 특징으로 하는 반도체 발광소자.
(54) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층; 성장 기판의 반대 측에서 복수의 반도체층에 결합되는 비도전성 반사막; 복수의 반도체층과 전기적으로 연결되며, 비도전성 반사막 위에 형성되는 적어도 하나의 전극;으로서, 각각이 활성층에서 생성되어 비도전성 반사막을 지나온 빛을 반사하는 하부 전극층과, 외부 물질이 하부 전극층으로 침투하는 것을 방지하도록 하부 전극층 위에 형성되는 상부 전극층을 구비하는 적어도 하나의 전극; 그리고, 복수의 반도체층과 적어도 하나의 전극을 전기적으로 연결하는 전기적 연결부(Electrical Connecting Part);를 포함하는 것을 특징으로 하는 반도체 발광소자. 여기서 전기적 연결부는 하나 이상의 전기적 연결을 집합체를 일컫는다.
(54) 위에서 도시된 전극 구조와 위에서 도시된 반도체 발광소자의 다양한 조합.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 전극의 최상층으로서 실질적으로 금을 포함하지 않고 주석을 함유하는 열처리된 솔더링층을 구비하여 솔더링 강도가 향상된다.
본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, 열처리를 하지 않는 전극의 경우 주석을 솔더링층으로 하고, 산화 방지막의 두께를 최적 또는 호적화하여 솔더링 강도가 향상된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 열처리를 하지 않는 전극의 경우 최상층을 주석을 함유하는 솔더링층으로 하면, 금을 솔더링층으로 하는 경우에 비하여 솔더링 강도가 향상된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 솔더의 주성분으로 전극의 솔더링층을 구성함으로써, 솔더링 강도가 향상된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 솔더의 주성분으로 전극의 최상층인 솔더링층을 구성함으로써, 솔더가 잘 퍼져 본딩 강도 향상에 도움이 되고, 솔더 양을 줄여서 열팽창으로 인한 손상 및 삐져나옴 등의 불량을 줄일 수 있다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 비도전성 반사막을 사용하여 금속 반사막에 의한 빛흡수를 감소하면서, 솔더링 강도가 향상된 전극 구조를 가지는 반도체 발광소자가 제공된다.
본 개시에 또 따른 하나의 반도체 발광소자에 의하면, 솔더링이 용이한 반도체 발광소자 칩을 제공할 수 있게 된다.
본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, 솔더링이 용이한 반도체 발광소자 플립 칩을 제공할 수 있게 된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 플립 칩 본딩을 용이하게 할 수 있게 된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 와이어 본딩 및 유테틱 본딩에 의하지 않고, 납땜에 의해 반도체 발광소자를 서브마운트, 리드 프레임, 패키지, COB 등의 외부 전극에 쉽게 고정할 수 있게 된다.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 광 반사를 통해 광취출효율을 향상할 수 있게 된다.
본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, 접합시 반도체 발광소자의 깨짐을 방지할 수 있게 된다.

Claims (20)

  1. 반도체 발광소자에 있어서,
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층;
    성장 기판의 반대 측에서 활성층에서 생성된 빛을 반사하도록 구비되는 반사막; 그리고
    복수의 반도체층에 전자 및 정공을 공급하도록 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 최상층으로서 실질적으로 금(Au)을 포함하지 않고 주석(Sn)을 함유하며 열처리된 솔더링층(soldering layer)을 구비하는 제1 전극 및 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  2. 청구항 1에 있어서,
    솔더링층은 납이 없는(lead-free) 솔더 물질과 접합(bonding)되는 것을 특징으로 하는 반도체 발광소자.
  3. 청구항 1에 있어서,
    솔더링층은 주석을 주성분으로 하는 솔더 물질과 접합되는 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 1에 있어서,
    열처리 온도는 100℃~400℃인 것을 특징으로 하는 반도체 발광소자.
  5. 청구항 1에 있어서,
    솔더링층은 1000Å 이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 1에 있어서,
    솔더링층은 거친 표면을 가지는 것을 특징으로 하는 반도체 발광소자.
  7. 청구항 1에 있어서,
    반사막은 비도전성 반사막인 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 1에 있어서,
    제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 솔더링층을 구비하는 전극)는:
    솔더링층 아래에서 솔더 물질이 복수의 반도체층으로 침투하는 것을 방지하는 확산방지층; 그리고
    확산방지층 아래에서 활성층에서 생성된 빛을 반사하는 광반사층을 구비하는 것을 특징으로 하는 반도체 발광소자.
  9. 청구항 7에 있어서,
    제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 솔더링층을 구비하는 전극)는 비도전성 반사막 위에 구비되며,
    복수의 반도체층과 제1 전극 및 제2 전극 중의 적어도 하나를 전기적으로 연결하는 전기적 연결부(Electrical Connecting Part);를 포함하는 것을 특징으로 하는 반도체 발광소자.
  10. 청구항 9에 있어서,
    비도전성 반사막에는 개구가 형성되어 있고,
    전기적 연결부는 적어도 일부가 개구로 노출되며 복수의 반도체층과 전기적으로 연결되는 전기적 접촉 향상층을 구비하며,
    적어도 하나의 전극이 개구로 이어져 전기적 접촉 향상층과 접하는 것을 특징으로 하는 반도체 발광소자.
  11. 청구항 10에 있어서,
    열처리의 온도는 전기적 접촉 향상층과 개구로 이어져 전기적 접촉 향상층과 접하는 전극 간의 접합 향상을 위한 온도인 것을 특징으로 하는 반도체 발광소자.
  12. 청구항 10에 있어서,
    제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 솔더링층을 구비하는 전극)는:
    솔더링층과 비도전성 반사막 사이에 솔더 물질이 복수의 반도체층으로 침투하는 것을 방지하는 확산방지층; 그리고
    확산방지층과 비도전성 반사막 사이에 활성층에서 생성된 빛을 반사하는 광반사층을 구비하는 것을 특징으로 하는 반도체 발광소자.
  13. 청구항 12에 있어서,
    광반사층과 확산방지층이 반복 적층된 것을 특징으로 하는 반도체 발광소자.
  14. 반도체 발광소자에 있어서,
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층;
    성장 기판의 반대 측에서 활성층에서 생성된 빛을 반사하도록 구비되는 반사막; 그리고
    복수의 반도체층에 전자 및 정공을 공급하도록 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는:
    반사막 위에서 솔더링을 위해 최상층으로서 실질적으로 금(Au)을 포함하지 않고 주석(Sn)을 함유하는 솔더링층(soldering layer);
    반사막과 솔더링층 사이에서 활성층에서 생성된 빛을 반사하는 광반사층; 그리고
    광반사층과 솔더링층 사이에서 솔더 물질이 복수의 반도체층으로 침투하는 것을 방지하는 확산방지층;을 구비하는 것을 특징으로 하는 반도체 발광소자.
  15. 청구항 14에 있어서,
    솔더링층은 제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 솔더링층을 구비하는 전극)의 접합력 향상을 위한 열처리 온도에서 열처리된 것을 특징으로 하는 반도체 발광소자.
  16. 청구항 14에 있어서,
    광반사층은 Al, Ag 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
  17. 청구항 14에 있어서,
    확산방지층은 Ni, Ti, Cr, W, TiW 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
  18. 반도체 발광소자에 있어서,
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층;
    성장 기판의 반대 측에서 활성층에서 생성된 빛을 반사하도록 구비되는 비도전성 반사막; 그리고
    복수의 반도체층에 전자 및 정공을 공급하도록 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 솔더링을 위해 최상층으로서 실질적으로 금(Au)을 포함하지 않고 솔더 물질의 주성분을 함유하며 열처리된 솔더링층(soldering layer)을 구비하는 제1 전극 및 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  19. 청구항 18에 있어서,
    솔더링층은 Sn, Pb, Ag, In, Ab, Cd, Zn 중 적어도 하나를 함유하는 것을 특징으로 하는 반도체 발광소자.
  20. 청구항 18에 있어서,
    제1 전극 및 제2 전극 중의 적어도 하나(-제1 전극 및 제2 전극 중에서 솔더링층을 구비하는 전극)는 비도전성 반사막 위에 구비되며,
    복수의 반도체층과 제1 전극 및 제2 전극 중의 적어도 하나를 전기적으로 연결하는 전기적 연결부(Electrical Connecting Part);를 포함하고,
    비도전성 반사막에는 개구가 형성되어 있고,
    전기적 연결부는 적어도 일부가 개구로 노출되며 복수의 반도체층과 전기적으로 연결되는 전기적 접촉 향상층을 구비하며,
    적어도 하나의 전극이 개구로 이어져 전기적 접촉 향상층과 접하며,
    열처리의 온도는 전기적 접촉 향상층과 개구로 이어져 전기적 접촉 향상층과 접하는 전극 간의 접합 향상을 위한 온도인 것을 특징으로 하는 반도체 발광소자.
PCT/KR2015/001394 2014-02-11 2015-02-11 반도체 발광소자 WO2015122694A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/118,235 US10205060B2 (en) 2014-02-11 2015-02-11 Semiconductor light emitting device
CN201580007808.5A CN105981185A (zh) 2014-02-11 2015-02-11 半导体发光元件

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020140015459A KR101628244B1 (ko) 2014-02-11 2014-02-11 반도체 발광소자
KR10-2014-0015456 2014-02-11
KR10-2014-0015459 2014-02-11
KR1020140015456A KR101611481B1 (ko) 2014-02-11 2014-02-11 반도체 발광소자
KR10-2014-0049304 2014-04-24
KR1020140049304A KR101578485B1 (ko) 2014-04-24 2014-04-24 반도체 발광소자

Publications (1)

Publication Number Publication Date
WO2015122694A1 true WO2015122694A1 (ko) 2015-08-20

Family

ID=53800368

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/001394 WO2015122694A1 (ko) 2014-02-11 2015-02-11 반도체 발광소자

Country Status (3)

Country Link
US (1) US10205060B2 (ko)
CN (1) CN105981185A (ko)
WO (1) WO2015122694A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367807B2 (en) 2017-12-28 2022-06-21 Nikkiso Co., Ltd. Nitride semiconductor light-emitting element

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018092319A1 (ja) * 2016-11-21 2018-05-24 三菱電機株式会社 半導体装置
US11233176B2 (en) * 2017-03-08 2022-01-25 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device and semiconductor device package
US10396248B2 (en) * 2017-04-17 2019-08-27 Lumens Co., Ltd. Semiconductor light emitting diode
CN108110115A (zh) * 2017-10-20 2018-06-01 华灿光电（浙江）有限公司 一种发光二极管芯片及其制作方法
CN108110126A (zh) * 2017-12-26 2018-06-01 杭州士兰明芯科技有限公司 焊盘结构的制作方法及倒装led芯片的制作方法
US11355549B2 (en) 2017-12-29 2022-06-07 Lumileds Llc High density interconnect for segmented LEDs
US10862002B2 (en) * 2018-04-27 2020-12-08 Facebook Technologies, Llc LED surface modification with ultraviolet laser

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027505A (ko) * 1998-10-28 2000-05-15 김영환 스택 패키지의 리드 프레임 접합 방법
KR20070104402A (ko) * 2005-01-31 2007-10-25 신에쯔 한도타이 가부시키가이샤 발광 소자 및 발광 소자의 제조방법
KR20140012002A (ko) * 2013-11-27 2014-01-29 주식회사 세미콘라이트 반도체 발광소자

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0926744B8 (en) 1997-12-15 2008-05-21 Philips Lumileds Lighting Company, LLC. Light emitting device
JP2006020913A (ja) 2004-07-09 2006-01-26 Tt Corporation:Kk 室内用吊下げ具
KR100891833B1 (ko) * 2006-10-18 2009-04-07 삼성전기주식회사 다층 전극 및 이를 구비한 화합물 반도체 발광소자
KR101300263B1 (ko) 2011-12-21 2013-08-23 주식회사 세미콘라이트 반도체 발광소자
TWI606618B (zh) * 2012-01-03 2017-11-21 Ｌｇ伊諾特股份有限公司 發光裝置
WO2013105834A1 (ko) * 2012-01-13 2013-07-18 주식회사 세미콘라이트 반도체 발광소자
CN102544295B (zh) * 2012-02-01 2012-11-28 俞国宏 一种高光效白光led倒装芯片
JP5919968B2 (ja) 2012-04-03 2016-05-18 日本電気硝子株式会社 波長変換部材及び発光デバイス
CN103988322B (zh) 2012-07-18 2016-10-12 世迈克琉明有限公司 半导体发光器件
CN108365074A (zh) 2012-07-18 2018-08-03 世迈克琉明有限公司 半导体发光器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027505A (ko) * 1998-10-28 2000-05-15 김영환 스택 패키지의 리드 프레임 접합 방법
KR20070104402A (ko) * 2005-01-31 2007-10-25 신에쯔 한도타이 가부시키가이샤 발광 소자 및 발광 소자의 제조방법
KR20140012002A (ko) * 2013-11-27 2014-01-29 주식회사 세미콘라이트 반도체 발광소자

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C.W. CHANG ET AL.: "Kinetics of AuSn4 Migration in Lead-Free Solders", JOURNAL OF ELECTRONIC MATERIALS, vol. 35, no. 11, 2006 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367807B2 (en) 2017-12-28 2022-06-21 Nikkiso Co., Ltd. Nitride semiconductor light-emitting element

Also Published As

Publication number Publication date
US20170170364A1 (en) 2017-06-15
CN105981185A (zh) 2016-09-28
US10205060B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
WO2015122694A1 (ko) 반도체 발광소자
WO2015053595A1 (ko) 반도체 발광소자
WO2015186972A1 (ko) 반도체 발광소자 및 이의 제조방법
WO2015190817A1 (ko) 반도체 발광소자
WO2014014298A1 (ko) 반도체 발광소자의 제조 방법
WO2014014299A2 (ko) 반도체 발광소자
WO2016076637A1 (en) Light emitting device
WO2017191923A1 (ko) 발광 다이오드
WO2017119743A1 (ko) 반도체 발광소자
WO2014014300A2 (ko) 반도체 발광소자
WO2016182248A1 (ko) 발광 소자
WO2015065071A1 (ko) 나노구조 반도체 발광소자
WO2014003346A1 (en) Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module
WO2016159744A1 (ko) 반도체 발광소자
WO2019124843A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2014088322A1 (ko) 반도체 발광소자 및 이를 제조하는 방법
WO2017155282A1 (ko) 반도체 발광소자 및 이의 제조방법
WO2018106030A9 (ko) 발광소자
WO2016047950A1 (en) Light emitting device and method of fabricating the same
WO2020159068A1 (ko) 발광 다이오드
WO2018139770A1 (ko) 반도체 소자 및 반도체 소자 패키지
WO2017034356A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2020013563A1 (ko) 발광 소자 및 이의 제조 방법
WO2021133124A1 (ko) Led 디스플레이 장치
WO2021112648A1 (ko) 반도체 발광소자를 제조하는 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15749505

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 15118235

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 15749505

Country of ref document: EP

Kind code of ref document: A1