KR20070104402A - 발광 소자 및 발광 소자의 제조방법 - Google Patents

발광 소자 및 발광 소자의 제조방법 Download PDF

Info

Publication number
KR20070104402A
KR20070104402A KR1020077018306A KR20077018306A KR20070104402A KR 20070104402 A KR20070104402 A KR 20070104402A KR 1020077018306 A KR1020077018306 A KR 1020077018306A KR 20077018306 A KR20077018306 A KR 20077018306A KR 20070104402 A KR20070104402 A KR 20070104402A
Authority
KR
South Korea
Prior art keywords
layer
solder layer
based solder
alloying
junction
Prior art date
Application number
KR1020077018306A
Other languages
English (en)
Other versions
KR101192229B1 (ko
Inventor
히토시 이케다
마사요시 오바라
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20070104402A publication Critical patent/KR20070104402A/ko
Application granted granted Critical
Publication of KR101192229B1 publication Critical patent/KR101192229B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3013—Au as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

발광 소자(1)의 화합물 반도체층(100)의 제 2 주표면에 형성되는 제 2 전극(16)이 화합물 반도체층(100)의 제 2 주표면과 접하여 으로 접해서 배치됨과 아울러 이 화합물 반도체층(100)과의 접합 저항을 줄이기 위한 접합 합금화 층(31)과, 이 접합 금속층을 통전 지지체(52)에 접속하기 위한 솔더층(34)을 구비한다. 이 솔더층(34)에는 접합 합금화 층(31)측에 배치됨과 아울러, Sn을 주성분으로 하여 접합 합금화 층(31)보다도 저융점의 Sn계 금속으로 이루어지는 Sn계 솔더층(34s)과, 이 Sn계 솔더층(34s)에 대하여 접합 합금화 층(31)과는 반대측으로 이것과 접하여 배치됨과 아울러, 30질량% 이상 90질량% 이하의 Au와, 10질량% 이상 70질량% 이하의 Sn을 함유하고, Au와 Sn과의 합계 함유량이 80질량% 이상이고, 또한 융점이 Sn계 솔더층(34s)보다도 높은 Au-Sn계 솔더층(34m)이 형성되어서 이루어진다. 이것에 의해, Au-Sn계 솔더층에 의한 마운트가 전제가 되는 발광 소자에 있어서, Au-Sn계 솔더층과 접합 합금화 층과의 사이의 접합의 신뢰성이 보다 우수하고, 나아가서는 Au-Sn계 솔더층의 박리 등을 발생하기 어렵게 하는 소자 구조를 제공한다.
발광층부, 화합물 반도체층, 광취출면, 주표면, 제 1 전극, 제 2 전극, 통전 지지체, 발광 소자, 접합 합금화 층, 솔더층, Sn계 솔더층, Au, Sn, Au-Sn계 솔더층

Description

발광 소자 및 발광 소자의 제조방법{LIGHT­EMITTING ELEMENT AND METHOD FOR MANUFACTURING LIGHT­EMITTING ELEMENT}
본 발명은 발광 소자 및 발광 소자의 제조방법에 관한 것이다.
특허문헌 1: 일본 특개 평2-260671호 공보
특허문헌 2: 일본 특개 평9-27498호 공보
특허문헌 3: 일본 특개 2003-142731호 공보
비특허문헌 1: 「고신뢰성 Sn-Ag계 무연 솔더의 개발」 도요다 중앙연구소 R&D 리뷰 Vol. 35 No.2(2000) 39쪽
화합물 반도체로 구성되는 발광 소자는 광취출면측에 위치하는 주표면을 제 1 주표면, 이것과 반대측의 주표면을 제 2 주표면으로 하여, 소자 칩 이면이 되는 제2 주표면측의 전극을 Ag 페이스트를 사용하여 금속 스테이지에 접착한 구조가 오랫동안 채용되어 왔지만(특허문헌 1), 칩 마운트 공정의 효율화를 도모하기 위하여, 소위 플립칩법과 유사한 솔더 리플로우를 사용한 마운트 공정으로의 전환이 검토되었다(특허문헌 2). 전자 디바이스의 실장 공정에서 통상 「솔더」라고 하는 경우에는 Pb-Sn계 솔더를 의미하며, 특히 저융점의 Pb-38질량%Sn 합금으로 이루어지는 공정(共晶) 솔더가 널리 사용되어 왔다(융점 183℃). 그러나, 최근에는, 환 경오염의 문제 때문에, 종래의 Sn-Pb 공정 솔더 대신에, Pb를 함유하지 않는(또는, 소위 Pb 함유량이 상기 공정 솔더보다도 적은) 저Pb 솔더를 사용하는 요구가 높아지고 있다.
종래의 Pb계 솔더의 대체가 되는 저Pb 솔더로서는, 종래, Sn을 주성분으로 하는 솔더가 검토되어 왔지만(비특허문헌 1), Sn이 주성분이 되는 솔더는 산화에 대한 염려 때문에, 발광 소자 칩 마운트용으로서의 채용은 그다지 검토되어 오지 않았다. 구체적으로는, Au-Sn계 솔더가 내식성도 양호하므로, 발광 소자 칩 마운트용에 바람직한 솔더로서 제안되었다(특허문헌 3).
특허문헌 3의 마운트 구조에서는, 발광 소자 칩의 제 2 주표면측에 옴 접촉 형성용의 Au계의 접합 합금화 층(앨로이 층)이 형성되고, 이 접합 합금화 층과의 사이의 확산방지층으로서 Mo층이 배치되고, 또한, Au-Sn계 솔더보다도 고융점의 금속막으로서 AuGe 합금층이 배치되고, 이 AuGe 합금층 상에 리플로우용의 Au-Sn계 솔더층을 형성한 구조가 배치되어 있다. 특허문헌 3의 기재에 의하면, 종래는 Mo층을 Au층으로 씌우고, 그 Au층 상에 Au-Sn계 솔더층을 형성하고 있었던 것이지만, 리플로우 시에 Au층이 Au-Sn계 솔더층에 잠식되어, Au-Sn계 솔더층과 Mo층이 직접 접촉하기 때문에 밀착성이 저하되어, Au-Sn계 솔더층과 Mo층과의 사이에서의 벗겨짐이 발생하기 쉬운 문제가 있다. 그래서, Au층 대신에 Au-Sn계 솔더보다도 고융점의(즉, 리플로우 시에 용융되지 않는) AuGe 합금층을 배치함으로써, Au-Sn계 솔더층과 Mo층과의 직접 접촉이 회피되어, 밀착성이 향상된다고 하는 것이다.
그러나, 본 발명자가 검토한 바, 상기 특허문헌 3의 구성을 채용해도 Au-Sn 계 솔더층의 벗겨짐의 문제는 용이하게는 해결되지 않는 것이 밝혀졌다. 특허문헌 3에서는, Au-Sn계 솔더층과 Mo층과의 밀착 불량이 박리의 원인으로서 거론되었지만, 실제로는 Au-Sn계 솔더층 자체가 경질이며 연성이 낮고, 밀착 대상이 되는 AuGe 합금의 연성도 그다지 높지 않으므로, 충격이나 열 이력이 가해졌을 때의 응력을 재료의 소성 변형으로 흡수할 수 없어, 박리로 이어지는 것으로 생각된다.
본 발명의 과제는 Au-Sn계 솔더층에 의한 마운트가 전제가 되는 발광 소자에 있어서, Au-Sn계 솔더층과 접합 합금화 층과의 사이의 접합의 신뢰성이 보다 우수하고, 나아가서는 Au-Sn계 솔더층의 박리 등을 발생하기 어렵게 하는 소자 구조(및 그것을 사용한 발광 소자 모듈)와, 그 제조방법을 제공하는 것에 있다.
본 발명의 발광 소자는 발광층부를 가진 화합물 반도체층의 광취출면측에 위치하는 주표면을 제 1 주표면, 이것과 반대측의 주표면을 제 2 주표면으로 하여, 화합물 반도체층의 제 1 주표면에 제 1 전극이, 제 2 주표면에 제 2 전극이 각각 형성되고, 제 2 전극으로 소자 부착 대상이 되는 통전 지지체에 도통 접속하여 사용되는 발광 소자로서, 상기 과제를 해결하기 위해서,
제 2 전극은 화합물 반도체층의 제 2 주표면과 접하여 배치됨과 아울러 이 화합물 반도체층과의 접합 저항을 줄이기 위한 접합 합금화 층과, 이 접합 합금화 층을 통전 지지체(예를 들면 프레임 등)에 접속하기 위한 솔더층을 구비하고, 이 솔더층에는 접합 합금화 층측에 배치됨과 아울러, Sn을 주성분으로 하여 접합 합금화 층보다도 저융점의 Sn계 금속으로 이루어지는 Sn계 솔더층과, 이 Sn계 솔더층에 대하여 접합 합금화 층과는 반대측에 이것과 접하여 배치됨과 아울러, 30질량% 이상 90질량% 이하의 Au와, 10질량% 이상 70질량% 이하의 Sn를 함유하고, Au와 Sn과의 합계 함유량이 80질량% 이상이며, Au-Sn계 솔더층이 형성되어서 이루어지는 것을 특징으로 한다. 또한, Sn계 솔더에서의 「Sn을 주성분으로 하는」이란 Sn의 함유량이 50질량% 이상인 것을 말한다.
상기 본 발명의 발광 소자에 의하면, 화합물 반도체층의 마운트측에 위치하는 제 2 전극에, 그 마운트용의 솔더재로서, Au를 주성분으로 하여 융점이 Sn계 솔더층보다도 높고, 또한 500℃ 이하로 되도록 Sn 함유량이 정해진 Au-Sn계 솔더층을 채용한다. 이 Au-Sn계 솔더층을 제 2 전극 내에서 접합 저항 저감용의 접합 합금화 층(후술의 Au-Ge 합금이나 Au-Be 합금 등, 경질인 것이 일반적임)과 직접 접촉시키는 것은 아니고, 양자 간에 Sn을 주성분으로 하여 접합 합금화 층보다도 저융점의 Sn계 금속으로 이루어지는 Sn계 솔더층을 개재시키는 점에 본 발명의 특징이 있다. Sn을 주성분으로 하는 솔더층은 Au-Sn계 솔더층과의 밀착성이 양호할 뿐만 아니라, Au-Sn계 솔더층과 비교하면 훨씬 연질이어서, 충격이나 열 이력에 의한 응력을 받은 경우에 소성 변형하여 응력을 흡수·완화하는, 소위 완충층으로서의 기능을 한다. 그 결과, Au-Sn계 솔더층의 박리 등을 대폭 발생하기 어렵게 할 수 있다.
또, 본 발명의 발광 소자 모듈은 상기 본 발명의 발광 소자와, 이 발광 소자의 화합물 반도체층이 제 2 전극의 솔더층으로 접합되는 통전 지지체와, 이 통전 지지체 상에서 발광 소자를 피복하는 에폭시 수지 몰드를 가지고 이루어지는 것을 특징으로 한다. 에폭시 수지 몰드는 미경화의 에폭시 수지에 의해 발광 소자를 씌우고, 그 후 이것을 경화시켜서 형성한다. 에폭시 수지는 비교적 고굴절율이어서, 발광 소자를 이루는 화합물 반도체(보다 상세하게는 III-V족 화합물 반도체나 II-VI족 화합물 반도체)와의 굴절율차를 작게 억제할 수 있으므로, 몰드 계면에서의 전반사가 일어나기 어려워 광 취출 효율의 향상에 기여한다. 그러나, 경화 중합 시에 산성 유리물을 발생하기 쉽고, Sn계 솔더 단독으로 솔더층을 구성하면, 이 산성 유리물의 부식 공격에 의해 솔더층의 열화가 진행되기 쉬운 문제가 있다. 그러나, 본 발명에서는, 솔더층 중, 통전 지지체와의 접합 주체가 되는 부분을 Au-Sn계 솔더층에 의해 구성하므로, 상기 부식 공격에 의한 솔더층의 열화를 진행하기 어렵게 할 수 있다.
다음에 본 발명의 발광 소자의 제조방법은 상기 본 발명의 발광 소자를 제조하기 위한 방법으로서,
화합물 반도체층의 제 2 주표면에 접합 합금화 층의 원료 금속층을 형성하는 원료 금속층 형성 공정과,
원료 금속층을 화합물 반도체층과 합금화하여 접합 합금화 층이라고 하기 위한 합금화 열처리 공정과,
접합 합금화 층 상에 Sn계 솔더층을 성막하는 Sn계 솔더층 성막 공정과,
Sn계 솔더층 상에 Au-Sn계 솔더층을 성막하는 Au-Sn계 솔더층 성막 공정과,
Sn계 솔더층의 융점 이상이고 접합 합금화 층 및 Au-Sn계 솔더층의 융점 미만으로 가열함으로써, 접합 합금화 층, Sn계 솔더층 및 Au-Sn계 솔더층이 이 순서로 적층된 전극 적층구조에 있어서, Sn계 솔더층을 선택적으로 용융하는 Sn계 솔더층 용융 열처리 공정을 이 순서로 실시하는 것을 특징으로 한다.
상기 방법에 의하면, 비교적 고융점의 접합 합금화 층의 형성처리를 먼저 행해 두고, 그 후에 Sn계 솔더층 및 Au-Sn계 솔더층을 성막한다. Sn계 솔더층은 접합 합금화 층 및 Au-Sn계 솔더층의 어느 것보다도 융점이 낮으므로, Sn계 솔더층을 선택적으로 용융하는 열처리가 가능하고, 이 Sn계 솔더층의 용융→재응고의 과정을 거침으로써 Sn계 솔더층과 Au-Sn계 솔더층과를 견고하게 밀착시킬 수 있다. 또, Sn계 솔더층과 Au-Sn계 솔더층과는 Au 및 Sn의 함유량이 당연히 상이하기 때문에, 상기 용융 열처리 시에 양쪽 성분이 층간에서 확산되고, 이것도 밀착강도 향상에 기여한다.
Sn계 솔더층의 Sn 함유량은 75질량% 이상(100질량%를 포함함)으로 하는 것이 바람직하다. Sn 함유량이 75질량% 미만이 되면 Sn계 솔더층의 연성이 저하되어, Au-Sn계 솔더층의 박리 방지 효과가 불충분하게 된다. Sn계 솔더층의 Sn 성분을 제외한 잔여 성분은 Au-Sn계 솔더층과 접한 상태에서 상기의 용융 열처리 공정이 실시되는 것을 고려하면, 그 주요부가 Au에 의해 점유되게 된다(구체적으로는, Sn계 솔더층의 Sn 성분을 제외한 잔부의 80질량% 이상이 Au가 됨). 이 경우, Sn계 솔더층의 Sn 함유량이 75질량% 미만이 되면, 잔여 성분인 Au의 함유량이 상승하게 되어, 연성이 부족한 Au-Sn계 화합물(AuSn4, AuSn2, AuSn)의 생성량이 증가하여, Sn계 솔더층(42)의 연성이 특히 손상받기 쉬워진다.
다른 한편, Au-Sn계 솔더층은 30질량% 이상 90질량% 이하의 Au와, 10질량% 이상 70질량% 이하의 Sn을 함유하고, Au와 Sn의 합계 함유량이 80질량% 이상이고, 또한 융점이 상기 Sn계 솔더층보다도 높아지도록 조성이 조정된다. Au 함유량이 30질량% 미만(또는 Sn 함유량이 70질량% 초과)에서는 솔더층의 내식성이 불충분하게 되고, Au 함유량이 90질량% 초과(또는 Sn 함유량이 10질량% 미만)로 되면 솔더층의 융점이 지나치게 높아져, 소자 칩을 마운트 할 때의 리플로우 온도가 지나치게 높아지는 문제가 있다. 또, 솔더의 융점을 더욱 내리기 위하여, 다른 부성분(예를 들면, Zn, Ge, Bi, Te, Si, Sb)을 솔더 전체의 조성의 20질량% 이하이면, 첨가하는 것도 가능하다. 따라서, Au와 Sn과의 합계 함유량은 80질량% 이상(100질량% 이하)으로 한다.
솔더층 전체의 내식성을 높이기 위해서는, Au-Sn계 솔더층을 그것보다도 내식성이 뒤떨어지는 Sn계 솔더층보다도 두껍게 형성해 두는 것이 바람직하다. 특히, 발광 소자 칩을 상기와 같이 에폭시 수지 몰드로 피복하는 경우에는, 이 구성을 채용하는 것의 효과가 현저하다.
다음에 화합물 반도체층은 발광층부의 제 2 주표면측에 제 2 전극을 분산 형성한 구성으로 할 수 있다. 제 2 전극의 접합 합금화 층의 영역은 반사율이 낮고, 발광층부로부터의 직접 광속을 제 1 주표면측(또는 칩측면측)으로 반사하는 효과는 작다. 그러나, 제 2 전극을 분산 형성해 두면, 화합물 반도체층의 제 2 주표면측에서의 제 2 전극의 비형성영역을 반사영역으로서 활용할 수 있어, 직접 광속을 제 1 주표면측으로 반사하여 광취출 효율을 향상시키는 효과를 기대할 수 있다. 이 효과는 발광층부에서의 발광 광속에 대하여 투광성을 갖는 화합물 반도체로 이루어지는 투광성 화합물 반도체층이 설치되어, 이 투광성 화합물 반도체층의 제 2 주표면에 제 2 전극을 분산 형성한 경우에 특히 현저하다. 발광층부가 AlGalnP 발광층부로 이루어지는 경우, 투광성 화합물 반도체층은 예를 들면 GaP 층으로 구성할 수 있다.
이 경우, 화합물 반도체층의 제 2 주표면에 제 2 전극이 미리 정해진 형상으로 패터닝된 형태로 분산 형성되어 있고, 또한, 이 제 2 전극에서 솔더층은 둘레측면 위치를 접합 합금화 층과 일치시킨 형태로 형성하는 것이 바람직하다. 이 구성에 의하면, 리플로우 시에 접합 합금화 층 외측으로 비어져 나오는 용융 솔더층의 면적을 작게 되도록 할 수 있어, 인접하는 제 2 전극 사이에 반사면으로서 활용할 수 있는 영역을 보다 많이 확보할 수 있다. 본 발명의 제조방법을 채용하면, 이러한 제 2 전극의 구조를 아래와 같이 극히 간단하게 얻을 수 있다.
즉, 화합물 반도체층의 제 2 주표면에 접합 합금화 층을 분산 형성하는 한편, Sn계 솔더층을 접합 합금화 층과 그 배경을 이루는 화합물 반도체층의 노출 영역을 일괄하여 씌우는 형태로 형성한다. 그리고, 또한 Au-Sn계 솔더층을 형성한 후, Sn계 솔더층 용융 열처리 공정을 실시하고, 그 후에 Sn계 솔더층과 Au-Sn계 솔더층과의 적층막을 접합 합금화 층의 피복 부분에 대해서는 이 접합 합금화 층 상에 밀착 잔류시키면서, 이 접합 합금화 층의 배경 영역의 피복 부분을 선택적으로 박리하는 리프트 오프 공정을 실시한다. Sn계 솔더층 용융 열처리 공정에서, Sn계 솔더층의 화합물 반도체층의 노출 영역과 직접 접하고 있는 부분의 당해 화합물 반도체층과의 밀착력은 마찬가지로 접합 합금화 층의 형성 영역에서의 하지 금속과의 밀착력보다도 훨씬 작고, 접합 합금화 층의 배경 영역의 피복 부분은, 예를 들면 점착 시트의 점착 및 박리에 의해 극히 간단하게 리프트 오프 할 수 있다. 결과로서 얻어지는 솔더층의 구조는 그 둘레 측면이 접합 합금화 층과의 접합 경계면의 바깥 둘레를 파단 기점으로 한 층 두께 방향의 기계적 파단면으로서 형성된다.
도 1은 본 발명의 적용 대상이 되는 발광 소자의 1 예를 도시하는 단면 모식도,
도 2는 도 1의 발광 소자를 사용한 본 발명의 발광 소자 모듈의 1 예를 도시하는 단면 모식도,
도 3은 본 발명의 발광 소자에 따른 제조 공정의 1 예를 도시하는 제 1 설명도,
도 4는 본 발명의 발광 소자에 따른 제조 공정의 1 예를 도시하는 제 2 설명도,
도 5는 본 발명의 발광 소자에 따른 제조 공정의 1 예를 도시하는 제 3 설명도,
도 6은 Au-Sn계 2원계 상태도,
도 7은 도 6의 Sn측을 확대하여 도시하는 상태도,
도 8은 리프트 오프 공정의 설명도,
도 9는 리프트 오프 공정 후의 제 2 전극의 단면 모식도,
도 10은 배리어 금속층을 설치하는 경우의 공정 설명도,
도 11은 배리어 금속층을 설치하는 경우에서의 제 2 전극 구조의 제 1 예를 도시하는 단면 모식도,
도 12는 배리어 금속층을 설치하는 경우에서의 제 2 전극 구조의 제 2 예를 도시하는 단면 모식도,
도 13은 본 발명의 효과를 확인하기 위한 시험 결과를 도시하는 제 1 화상,
도 14는 본 발명의 효과를 확인하기 위한 시험 결과를 도시하는 제 2 화상,
도 15는 본 발명의 효과를 확인하기 위한 시험 결과를 도시하는 제 3 화상이다.
이하, 본 발명에 따른 발광 소자의 제조방법의 실시형태를 도면을 참조하여 설명한다. 도 1은 본 발명의 적용 대상이 되는 발광 소자의 개념도이다. 발광 소자(1)는 발광층부(24)를 가진 화합물 반도체층(100)의 광취출면측에 위치하는 주표면을 제 1 주표면, 이것과 반대측의 주표면을 제 2 주표면으로 하고, 제 1 주표면에 제 1 전극(9)이, 제 2 주표면에 제 2 전극(16)이 각각 형성된다. 제 2 전극(16)은 화합물 반도체층(100)의 제 2 주표면과 접하여 배치됨과 아울러 이 화합물 반도체층(100)과의 접합 저항을 줄이기 위한 접합 합금화 층(31)과, 이 접합 금속층을 통전 지지체(52)(도 2 참조)에 접속하기 위한 솔더층(34)을 구비하고, 이 솔더층(34)에는, 접합 합금화 층(31)측에 배치됨과 아울러, Sn을 주성분으로 하여 접합 합금화 층(31)보다도 저융점의 Sn계 금속으로 이루어지는 Sn계 솔더층(34s) 과, 이 Sn계 솔더층(34s)에 대하여 접합 합금화 층(31)과는 반대측에 이것과 접하여 배치됨과 아울러, 30질량% 이상 90질량% 이하의 Au와, 10질량% 이상 70질량% 이하의 Sn을 함유하고, Au와 Sn과의 합계 함유량이 80질량% 이상이고, 또한 융점이 Sn계 솔더층(34s)보다도 높은 Au-Sn계 솔더층(34m)이 형성되어서 이루어진다.
본 실시형태의 발광 소자(1)는 발광층부(24)가 도핑되지 않은 AlGalnP로 이루어지는 활성층(5)을 p형 AlGaInP로 이루어지는 p형 클래드층(6)과, n형 AlGaInP로 이루어지는 n형 클래드층(4)에 의해 사이에 끼운 구조를 가지고, 활성층(5)의 조성에 따라, 발광 파장을 녹색에서부터 적색 영역(발광 파장(피크 발광 파장)이 550nm 이상 670nm 이하)으로 조정할 수 있다. 본 실시형태에서는, 화합물 반도체층(100)의 제 1 주표면측(제 1 전극(9)측)이 n형이고, 제 2 주표면측(제 2 전극(16)측)이 p형으로 되어 있다. 제 2 전극(16)을 구성하는 접합 합금화 층(31)은 본 실시형태에서는 Au-Be 합금(예를 들면 조성: Au-1질량%Be)으로 형성되어 있다. 다른 한편, 화합물 반도체층(100)의 제 2 주표면측이 n형으로 되는 경우에는, 접합 합금화 층(31)을 AuSi 합금 또는 AuGeNi 합금으로 구성한다.
발광층부(24)의 제 1 주표면 상에는 n형 GaP로 이루어지는 전류 확산층(20)이 형성되고, 제 2 주표면 상에는 p형 GaP로 이루어지는 투광성 화합물 반도체층(70)이 형성되어 있다. 제 1 전극(9)은 전류 확산층(20)의 제 1 주표면의 대략 중앙에 형성되고, GaP 전류 확산층(20)과의 사이에 옴 접촉을 형성하는 AuSi 합금(또는 AuGeNi 합금)으로 이루어지는 접합 합금화 층(41)이 배치되고, 그 위에 Au로 이루어지는 전극 본체(43)가 배치되어 있다. 또, 전극 본체(43)와 접합 합금화 층(41) 사이에는, 전극 본체(43)측으로의 Si 등의 확산을 방지하는 배리어 금속층(42)(예를 들면 Ti, Ni 또는 Mo 중 어느 하나를 주성분(50질량% 이상)으로 하는 금속: 본 실시형태에서는 Ti)이 배치되어 있다. 그리고, 전류 확산층(20)의 제 1 주표면에서의 광취출면측 전극(9)의 주위의 영역이 발광층부(24)로부터의 광취출 영역(PF)을 형성하고 있다. 또, 본 실시형태에서는, n형 클래드층(4)이 광취출면측에 위치하는 적층형태로 하고 있지만, p형 클래드층(6)이 광취출면측에 위치하는 적층형태로 해도 된다(이 경우, 전류 확산층(20)은 p형으로 할 필요가 있고, 또, 접합 합금화 층(41)은 AuBe 합금 등으로 구성함).
도 2는 상기 발광 소자(1)을 사용한 발광 소자 모듈의 예를 도시하는 것이다. 이 발광 소자 모듈(50)은 상기 발광 소자(1)와 이 발광 소자(1)의 화합물 반도체층(100)을 제 2 전극(16)의 솔더층에서 접합되는 통전 지지체(52)와, 이 통전 지지체(52) 상에서 발광 소자(1)를 피복하는 에폭시 수지 몰드(50m)를 가지고 이루어진다. 통전 지지체(52)는 판 형상의 금속 스테이지로서 구성되고, 그 제 1 주표면은 Ag 등으로 이루어지는 반사 금속층(52g)으로 덮여 있고, 발광 소자(1)는 그 제 2 전극(16)의 솔더층(34)에 의해 접합되는 형태로 마운트 되어 있다. 한편, 발광 소자(1)의 제 1 전극(9)은 도체 금구(51A)에 Au 와이어 등으로 구성된 본딩 와이어(9w)를 통하여 전기적으로 접속된다. 도체 금구(51A)는 금속 스테이지(52)를 관통하여 이면측으로 뻗어 있다. 다른 한편, 금속 스테이지(52)의 이면측에는 통전 단자(52a)가 돌출 형성되어 있다. 도체 금구(51A)와 금속 스테이지(52) 사이에는 절연 링(51s)이 배치되어 있다. 발광층부(24)에는 도체 금구(51A) 및 통전 단 자(52a)를 통하여 발광 구동 전압이 인가된다. 금속 스테이지(52) 상에서 발광 소자(1)는 전술한 에폭시 수지 몰드부(50m)에 덮여 있다. 에폭시 수지는 경화 중합 시에 산성 유리물을 발생하기 쉽지만, 솔더층(34)의 주요부가 Au-Sn계 솔더층(34m)(도 1 참조)에 의해 구성되어 있음으로써 상기 산성 유리물에 의한 부식 공격을 받아도 열화되기 어려운 이점이 있다.
통전 지지체(52) 상에 발광 소자(1)를 실장할 때는 다음과 같이 한다. 즉, 제 2 주표면측을 아래로 하고 발광 소자(1)를 통전 지지체(52) 상에 재치한다. 그 상태에서 전체를 리플로우 로에 삽입하고, 소정의 리플로우 온도로 승온함으로써, 제 2 전극(16)의 솔더층(34)을 용융시킨다. 그 후 냉각함으로써 제 2 전극(16)은 통전 지지체(52) 상에 솔더링 접합된다. 도 1에 도시하는 바와 같이, 제 2 전극(16)은 그 마운트용의 솔더재로서 Au를 주성분으로 하고 융점이 Sn계 솔더층(34s)보다도 높고, 또한 500℃ 이하로 되도록 Sn 함유량이 정해진 Au-Sn계 솔더층(34m)을 사용하고 있다. Au-Sn계 솔더층(34m)은 제 2 전극(16) 내에서 접합저항 저감용의 접합 합금화 층(31)과 직접 접촉하는 것이 아니고, 양자 간에 Sn을 주성분으로 하여 접합 합금화 층(31)보다도 저융점의 Sn계 금속으로 이루어지는 Sn계 솔더층(34s)이 개재되어 있다. Sn계 솔더층(34s)은 Au-Sn계 솔더층(34m)과의 밀착성이 양호하다. 또, Sn계 솔더층(34s)은 Au-Sn계 솔더층(34m)과 비교하면 훨씬 연질이며, 충격이나 열 이력에 의한 응력을 받은 경우에 소성 변형하여 응력을 흡수·완화하는, 소위 완충층으로서의 기능을 한다. 그 결과, Au-Sn계 솔더층(34m)의 박리 등이 대폭 발생하기 어렵게 된다.
이하, 상기 발광 소자(1)의 제조방법의 구체적인 예에 대해 설명한다.
우선, 도 3의 공정 1에 도시하는 바와 같이, GaAs 단결정 기판(101)의 주표면에 n형 GaAs 버퍼층(102) 및 AlAs로 이루어지는 박리층(103)을 이 순서로 에피택셜 성장시킨다. 그 후에 발광층부(24)로서 n형 클래드층(4), 활성층(5) 및 p형 클래드층(6)을 이 순서로 에피택셜 성장시킨다. 또, 더욱더 p형 GaP로 이루어지는 투광성 화합물 반도체층(70)을 에피택셜 성장시킨다. 상기 각 층의 에피택셜 성장은 공지의 MOVPE법에 의해 행할 수 있다(투광성 화합물 반도체층(70)에 대해서는, 하이드라이드 기상성장법을 사용해도 됨).
다음에 공정 2에 나타내는 바와 같이 GaAs 단결정 기판(101)을 제거한다. 이 제거는 버퍼층(102)과 발광층부(24) 사이에 형성한 AlAs 박리층(103)을 적당한 에칭액(예를 들면 10% 불산 수용액)에 의해 선택 에칭하고, 이 GaAs 단결정 기판(101)을 박리하는 형태로 실시할 수 있다. 또한, AlAs 박리층(103) 대신에 AlInP로 이루어지는 에치스톱층을 형성해 두고, GaAs에 대하여 선택 에칭성을 갖는 에칭액(예를 들면 암모니아/과산화 수소 혼합액)을 사용하여 GaAs 단결정 기판(101)의 전체를 에치 오프해도 된다. 또, 에칭 공정 전에 GaAs 단결정 기판(101)의 일부를 기계연마에 의해 제거해도 된다.
이렇게 하여 GaAs 단결정 기판(101)이 제거된 화합물 반도체의 성장층을 상하반전하고, 공정 3에 나타내는 바와 같이, 발광층부(24)의 제 2 주표면상에 n형 GaP로 이루어지는 전류 확산층(20)을 하이드라이드 기상성장법 또는 MOVPE법 등의 주지의 기상성장법에 의해 에피택셜 성장한다. 이상으로 화합물 반도체층(100)의 제조공정이 종료된다. 또한, 전류 확산층(20) 및 투광성 화합물 반도체층(70)의 일방 또는 쌍방에 대하여, 이것을 별도 준비한 GaP 기판의 첩부에 의해 형성해도 된다.
그 후에 공정 4에 나타내는 바와 같이, 화합물 반도체층(100)의 제 1 주표면에 제 1 전극(9)을, 마찬가지로 제 2 주표면에 제 2 전극(16)을 형성한다. 또한, 이해를 쉽게 하는 편의상, 공정을 소자 단체의 적층 형태로 도시하면서 설명하고 있지만, 실제는 복수의 소자 칩이 매트릭스 모양으로 배열한 형태로 일괄 형성된 웨이퍼가 제작된다. 그리고, 이 웨이퍼를 통상의 방법에 의해 다이싱하여 소자 칩으로 하고, 이것을 지지체에 접합하여 리드선의 와이어 본딩 등을 행한 후, 수지 몰딩을 함으로써 최종적인 발광 소자가 얻어진다.
제 1 전극(9)측의 제조공정은 주지이므로, 본 발명의 주요부인 제 2 전극(16)의 제조공정에 대하여 더욱 자세하게 설명한다. 우선, 도 4의 공정 5에 나타내는 바와 같이, 화합물 반도체층(100)의 제 2 주표면에 접합 합금화 층(31)의 원료 금속층(31)을 형성한다(원료 금속층 형성 공정). 본 실시형태에서, 원료 금속층(31')은 Au-Be 합금으로 이루어지는 본체층(31b)과 이것을 상하에서 끼우는 Au층(31a)으로 이루어진다. 다음에, 공정 6에 나타내는 바와 같이, 원료 금속층(31')을 화합물 반도체층(100)과 합금화하여 접합 합금화 층(31)으로 하기 위한 합금화 열처리를 행한다(합금화 열처리 공정). 이것에 의해, 원료 금속층(31b, 31a)은 접합 합금화 층(31)이 된다. 합금화 열처리는 예를 들면 350℃ 이상 60O℃ 이하에서 실시할 수 있다.
그리고, 공정 7에 나타내는 바와 같이, 접합 합금화 층(31) 상에 Sn계 솔더층(34s')(솔더층의 구성 요소에 대하여, 「'」 부착한 부호는 용융 열처리 전의 상태인 것을 나타내고, 「' 」이 없는 부호는 용융 열처리 후인 것을 나타냄)을 성막한다(Sn계 솔더층 성막 공정). 또, 그 Sn계 솔더층(34s') 상에 Au-Sn계 솔더층(34m')을 성막한다(Au-Sn계 솔더층 성막 공정). 이들 금속층의 성막은 진공증착이나 스퍼터링 등의 기상성막법에 의해 행할 수 있지만, 화학도금법을 채용하는 것도 가능하다.
다음에, 도 5의 공정 8∼공정 9에 나타내는 바와 같이, 상기와 같이 접합 합금화 층(31), Sn계 솔더층(34s') 및 Au-Sn계 솔더층(34m')이 이 순서로 적층된 전극 적층구조를 Sn계 솔더층(34s')의 융점 이상이고 접합 합금화 층(31) 및 Au-Sn계 솔더층(34m')의 융점 미만으로 가열하는 열처리를 행한다(Sn계 솔더층 용융 열처리 공정). 이것에 의해, Sn계 솔더층(34s)이 선택적으로 용융된다. 이 용융 상태의 Sn계 솔더층(34s")(「"」은 용융 열처리중인 것을 나타냄)을 공정 10에 나타내는 바와 같이 재차 응고시키면 이 공정은 완료된다. 본 실시형태에서는, Sn계 솔더층 용융 열처리를 전용의 분위기 열처리로(F) 중에서 행하고 있지만, 예를 들면 Sn계 솔더층(34s') 및 Au-Sn계 솔더층(34m')의 성막을 진공증착으로 행하는 경우에는, Sn계 솔더층 용융 열처리의 가열을 증착 장치 내의 증착 열원으로부터의 방열을 사용하여 행하는 것도 가능하다.
상기 방법에 의하면, 비교적 고융점의 접합 합금화 층(31)의 형성 처리(합금화 열처리)를 먼저 행해 두고, 그 후에 Sn계 솔더층(34s') 및 Au-Sn계 솔더 층(34m')을 성막한다. Sn계 솔더층(34s')은 접합 합금화 층(31) 및 Au-Sn계 솔더층(34m')의 어느 것보다도 융점이 낮으므로, Sn계 솔더층(34s')을 선택적으로 용융하는 열처리가 가능하다. 이 Sn계 솔더층(34s')의 용융→재응고의 과정을 거침으로써, 응고 후에 있어서 Sn계 솔더층(34s)과 Au-Sn계 솔더층(34m)을 견고하게 밀착시킬 수 있다. 또, Sn계 솔더층(34s')과 Au-Sn계 솔더층(34m')과는 Au 및 Sn의 함유량이 당연히 상이하기 때문에, 상기 용융 열처리 시에 양 성분이 층 사이에서 확산되고, 이것도 밀착강도 향상에 기여한다.
Sn계 솔더층 용융 열처리 공정(도 5: 공정 9)에서는, Au-Sn계 솔더층(34m") 또는 접합 합금화 층(31)으로부터의 Au 성분 확산에 의해, 용융된 Sn계 솔더층(34s")의 Au 농도를 향상시켜 액상선 온도를 상승시키고, 그것에 의해 Sn계 솔더층 용융 열처리 시에 이 Sn계 솔더층(34s")을 재응고시키는 공정을 채용할 수 있다. 용융된 Sn계 솔더층(34s")에는, 이것과 접하는 고상 상태의 Au-Sn계 솔더층(34m")으로부터 Au성분이 확산에 의해 흘러들어 오기 쉽게 된다. 이 경우, 용융된 Sn계 솔더층(34s")으로의 Au 성분의 확산량이 무제한으로 커지면, 응고 후의 Sn계 솔더층(34s)의 Au 농도가 과도하게 높아져 연성이 저하되어, 박리방지 효과가 불충분하게 되는 것도 생각할 수 있다. 그러나, Sn계 솔더층 용융 열처리의 온도가 Au-Sn계 솔더층(34m')의 융점보다도 저온에 머무는 한, 용융된 Sn계 솔더층(34s")의 Au 농도가 일정 이상으로 향상되면, 도 6에 도시하는 Au-Sn계 2원계 상태도의 Sn측 조성의 액상선 형상을 보고 알 수 있는 바와 같이, Sn계 솔더층(34s")의 액상선(융점) 온도가 상승하여, 일단 용융된 Sn계 솔더층(34s")이 재응고된다. 그 결과, 이후는 Sn계 솔더층(34s")(재응고후)으로의 Au의 고상 확산으로 되어 확산 속도가 저하되고, 열처리 시간을 연장하지 않는 한, 최종적인 Sn계 솔더층(34s)의 Au 농도가 과잉으로 되는 문제를 효과적으로 회피할 수 있다.
도 1에서, 최종적인 Sn계 솔더층(34s)의 Sn 함유량은 75질량% 이상(100질량%를 포함함)으로 하는 것이 바람직하다. Sn 함유량이 75질량% 미만이 되면 Sn계 솔더층(34s)의 연성이 저하되어, Au-Sn계 솔더층(34m)의 박리방지 효과가 불충분하게 된다. Sn계 솔더층(34s)의 Sn 성분을 제외한 잔여 성분은 도 5의 공정 9에서, Sn계 솔더층(34s')이 Au-Sn계 솔더층(34m')과 접한 상태에서 용융 열처리 공정이 실시되는 것을 고려하면, 그 주요부가 Au에 의해 점유되게 된다(예를 들면, Sn계 솔더층(34s)의 Sn 성분을 제외한 잔부의 80질량% 이상이 Au가 됨). 이 경우, 도 1에서, Sn계 솔더층(34s)의 Sn 함유량이 75질량% 미만이 되면, 잔여 성분의 Au의 함유량이 상승하게 되어, 연성이 부족한 Au-Sn계 화합물(AuSn4, AuSn2, AuSn)의 생성량이 증가하여, Sn계 솔더층(34s)의 연성이 특별히 손상되기 쉬워진다.
AuSn 화합물의 형성량을 최대한 저감하고, 열처리 후의 Sn계 솔더층(34s)의 연성을 높게 하여 Au-Sn계 솔더층(34m)의 박리방지 효과를 높이기 위해서는, 용융 열처리 실시 전에서의 Sn계 솔더층(34s')의 조성으로서, Sn 함유량이 될 수 있는 한 높은 것을 채용하는 것이 바람직하다고 할 수 있고, 예를 들면 Sn의 융점 232℃ 이하에 머물게 하는 관점에서는, Sn계 솔더층(34s') 중의 Sn 함유량(용융 열처리 전)을 85질량% 이상 100질량% 이하로 설정하는 것이 바람직하다고 할 수 있다(용융 열처리 종료 후의 상태에서의 조성은 Au의 확산을 고려하면, 85질량% 이상 93질량% 이하 정도로 하는 것이 타당함).
도 7(부호에 대하여 도 5을 참조)에 도시하는 바와 같이, 공정 조성(10질량% Au)보다도 Sn이 풍부한 Sn계 솔더층(34s')을 용융시킨 경우, 조성은 Au-Sn계 솔더층(34m")으로부터의 Au 용해에 의해 공정측으로 이동하고, 융점(액상선 온도)은 일단 저하된다. 용융 중의 Sn계 솔더층(34s")의 Au 농도가 공정 조성보다도 증가하면 융점은 다시 상승으로 전환된다. 그리고, 액상 중의 Au 농도는 2원 상태도의 액상선 상에서 용융 열처리 온도에 대응하는 Au 조성까지 상승하고, 이후는 액상의 Au 농도가 일정하게 유지되면서 AuSn4가 정출되게 된다. 이 정출 반응은 Au 농도가 낮은 액상측에서 Au 농도가 높은 AuSn4 고상측으로의, Au 농도구배를 거스른 Au 성분 이동을 따르므로 진행은 비교적 둔하고, AuSn4의 정출량이 과잉으로 되기 전에(즉, 용융 열처리 후의 Sn계 솔더층(34s)의 Sn 함유량이 75질량% 미만으로 되기 전에), 용융 열처리를 중단하여 냉각하는 것이 바람직하다.
공정 조성보다도 Sn이 풍부한 Sn계 솔더층(34s')을 채용한 경우, Sn계 솔더층(34s')을 용융시키기 위한 초기 온도를 공정점 이상으로 향상시킬 필요가 있고, 용융 열처리 온도가 일정하게 유지되는 경우, Au-Sn계 솔더층(34m")으로부터의 Au 확산이 개시되면, Sn계 솔더층(34s") 중의 Au 농도는 공정 조성보다도 Au가 풍부한 액상선에 대응한 조성(도면 중 Q점)까지 증가할 수밖에 없고, 결과적으로 응고 후의 Sn계 솔더층(34s) 중의 AuSn4량이 증가하는 것으로 이어진다. 그러나, 공정 조 성 부근(예를 들면 Au 17질량% 이상 13질량% 이하)의 SnAu 합금으로 이루어지는 솔더층을 사용하고, 용융 열처리 온도를 공정점 바로 위 온도(예를 들면 217℃ 이상 225℃ 이하)로 설정하면, AuSn4의 생성량을 공정 조성 부근의 대응량에 머물게 할 수 있게 되어, 보다 연성이고 풍부한(즉, 박리방지 효과가 높은) Sn계 솔더층(34s)이 얻어진다.
다음에 도 1에서, Au-Sn계 솔더층(34m)은 30질량% 이상 90질량% 이하의 Au와, 10질량% 이상 70질량% 이하의 Sn을 함유하고, Au와 Sn과의 합계 함유량이 80질량% 이상이고, 또한 융점이 상기 Sn계 솔더층(34s)보다도 높아지도록 조성이 조정된다. Au 함유량이 30질량% 미만(또는 Sn 함유량이 70질량% 초과)에서는 솔더층의 내식성이 불충분하게 되고, Au 함유량이 90질량% 초과(또는 Sn 함유량이 10질량% 미만)로 되면 솔더층의 융점이 지나치게 높아져, 소자 칩을 마운트 할 때의 리플로우 온도가 지나치게 높아지는 문제가 있다. 또, 솔더의 융점을 더욱 내리기 위해서, 다른 부성분(예를 들면, Zn, Ge, Bi, Te, Si, Sb)을 솔더 전체의 조성의 20질량% 이하이면, 첨가하는 것도 가능하다. 따라서, Au와 Sn과의 합계 함유량은 80질량% 이상(100질량% 이하)으로 한다. Au-Sn계 솔더층(34m)은, 후술하는 바와 같이, 그 두께가 Sn계 솔더층(34s)보다도 충분히 크게 설정되는 한, 용융 열처리의 전후에서 조성은 그다지 변화되지 않는다.
발광 소자 칩을 통전 지지체(52)에 마운트 할 때의 Au-Sn계 솔더층(34m)의 리플로우는 Au-Sn계 솔더층(34m)과 Sn계 솔더층(34s)이 완전히 융합되는 온도에서 행한 것에서는, 완충층으로서 기능하는 Sn계 솔더층(34s)이 소실되므로, Au-Sn계 솔더층(34m)에 대한 박리방지 효과는 전혀 발휘되지 못하게 된다. 이 경우, Au-Sn계 솔더층(34m)의 전체와 Sn계 솔더층(34s)의 전체를 완전히 융합시켰다고 가정했을 때의 평균적인 솔더 조성을 생각하고, 그 가상 평균 솔더 조성의 융점보다도 낮은 리플로우 온도를 채용할 필요가 있다. 예를 들면, Au-Sn 2원계로 생각한 경우, 도 6의 상태도로부터 명확한 바와 같이, AuSn 화합물의 공융 온도(congruent temperature: 418℃)보다도 저온에서 리플로우 처리를 행하지 않으면 안 된다.
도 6에 도시하는 바와 같이, AuSn 화합물의 공융점에서는, Sn이 풍부한 쪽의 액상선과 Au가 풍부한 쪽의 액상선이 임계 온도를 형성하면서 접속하고 있다. 따라서, 공융 온도보다도 저온에서는, Sn이 풍부한 쪽의 액상과 Au가 풍부한 쪽의 액상이 서로 분리되어 공존하는 형태로 된다. 따라서, Au-Sn계 솔더층(34m)을 AuSn 화합물(38질량% Sn)보다도 Au가 풍부한 조성으로 구성하면, 리플로우 처리 시에 Au-Sn계 솔더층(34m)측의 액상과 Sn계 솔더층(34s)측의 액상이 서로 섞이지 않아, 리플로우 후에도 Sn계 솔더층(34s)측의 Sn 함유량을 높게 유지할 수 있고, Sn계 솔더층(34s)의 완충층으로서의 기능을 손상시키기 힘든 이점이 있다. 이 관점에서, Au-Sn계 솔더층(34m)은 Au를 주성분(60질량% 이상)으로 하여, Sn 함유량을 15질량% 이상 35질량% 이하의 조성을 채용함으로써, 400℃ 이하의 비교적 저온에서 리플로우가 가능하게 되고, 또한, Sn계 솔더층(34s)과의 사이에서의 성분 혼합도 효과적으로 억제할 수 있다. 이 조성역에서는, Au가 풍부한 쪽의 상(중간층
Figure 112007057832477-PCT00001
나, 또는 준안정의 Au-Sn 고용체)과, AuSn 화합물이 공정을 형성하므로, 특히 그 공정 조 성(20질량% Sn) 부근의 Sn 함유량(예를 들면 Sn: 17질량% 이상 23질량% 이하)을 채용할 때, 리플로우 온도 저하의 효과가 현저하다.
솔더층 전체의 내식성을 높이기 위해서는, Au-Sn계 솔더층(34m)을 그것보다도 내식성이 뒤떨어지는 Sn계 솔더층(34s)보다도 두껍게 형성해 두는 것이 바람직하다. 특히, 발광 소자 칩을 상기와 같이 에폭시 수지 몰드(50m)로 피복하는 경우에는, 이 구성을 채용하는 것의 효과가 현저하다. 이 경우, Au-Sn계 솔더층(34m)은 Sn계 솔더층(34s)의 5배 이상 20배 이하의 두께로 조정하는 것이 바람직하다. Au-Sn계 솔더층(34m)의 두께가 Sn계 솔더층(34s)의 5배 미만에서는, Sn계 솔더층(34s)의 상대 두께가 지나치게 커져서, 솔더층 전체의 내식성을 높이는 효과가 불충분하게 되는 경우가 있다. 다른 한편, Au-Sn계 솔더층(34m)의 두께가 Sn계 솔더층(34s)의 20배를 초과하면, Sn계 솔더층(34s)의 상대 두께가 지나치게 작아져, Sn계 솔더층(34s)의 기계적 완충층으로서의 기능이 불충분하게 되어, 박리 등의 문제를 일으키기 쉬워지는 경우가 있다. Sn계 솔더층(34s)의 두께는 100nm 이상 1㎛ 이하(본 실시형태에서는 200nm)인 것이 바람직하고, Au-Sn계 솔더층(34m)의 두께는 500nm 이상 10㎛ 이하(본 실시형태에서는 3㎛)인 것이 바람직하다.
다음에, 제 2 전극(16)은 도 1에 도시하는 바와 같이, 화합물 반도체층(100)에 대하여 발광층부(24)의 제 2 주표면측에 분산 형성할 수 있다. 제 2 전극(16)의 접합 합금화 층(31)의 영역은 반사율이 낮아, 발광층부(24)로부터의 직접 광속을 제 1 주표면측(또는 칩측면측)으로 반사하는 효과는 작다. 그러나, 제 2 전극(16)을 분산 형성해 두면, 화합물 반도체층(100)의 제 2 주표면측에서의 제 2 전 극(16)의 비형성 영역을 반사 영역(본 실시형태에서는, 도 2에 도시하는 바와 같이, 반사층(52g)에 의해 발광 광속이 반사됨)으로서 활용할 수 있어, 직접 광속을 제 1 주표면측으로 반사하여 광취출 효율을 향상시키는 효과를 기대할 수 있다. 이 효과는, 본 실시형태와 같이, 발광층부(24)로부터의 발광 광속에 대하여 투광성을 갖는 화합물 반도체로 이루어지는 투광성 화합물 반도체층(70)이 설치되고, 이 투광성 화합물 반도체층(70)의 제 2 주표면에 제 2 전극(16)을 분산 형성한 경우에 특히 현저하다.
도 1의 구성에서는, 화합물 반도체층(100)의 제 2 주표면에 제 2 전극(16)을 미리 정해진 형상으로 패터닝 된 형태로 분산 형성되어 이루어지고, 또한 이 제 2 전극(16)에서 솔더층은 둘레 측면 위치를 접합 합금화 층(31)과 일치시킨 형태로 형성되어 있다. 이 구성에 의하면, 리플로우 시에 접합 합금화 층(31)의 외측으로 비어져 나오는 용융 솔더층의 면적을 작아지게 할 수 있고, 인접하는 제 2 전극(16) 사이에, 반사면으로서 활용할 수 있는 영역을 보다 많이 확보할 수 있다. 본 발명의 제조방법을 채용하면, 이러한 제 2 전극(16)의 구조를 이하와 같이 극히 간단하게 얻을 수 있다.
즉, 도 4의 공정 7에 나타내는 바와 같이, 화합물 반도체층(100)의 제 2 주표면에 접합 합금화 층(31)을 분산 형성하는 한편, Sn계 솔더층(34s')을 접합 합금화 층(31)과 그 배경을 이루는 화합물 반도체층(100)(투광성 화합물 반도체층(70))의 노출영역을 일괄하여 덮는 형태로 형성한다. 그리고, 또는 Au-Sn계 솔더층(34m')을 형성한다. 그 후에 도 5의 공정 9, 10과 같이, Sn계 솔더층 용융 열처 리 공정을 실시한다.
다음에, 도 8의 공정 11 및 공정 12에 나타내는 바와 같이, Sn계 솔더층(34s)과 Au-Sn계 솔더층(34m)과의 적층막을 접합 합금화 층(31)의 피복 부분에 대해서는 이 접합 합금화 층(31) 상에 밀착 잔류시키면서, 이 접합 합금화 층(31)의 배경영역의 피복 부분(34y)에 대해서는, 이것을 선택적으로 박리하는 리프트 오프 공정을 실시한다. Sn계 솔더층 용융 열처리 공정에서, Sn계 솔더층(34s)의 화합물 반도체층(100)의 노출영역과 직접 접하고 있는 부분의 당해 화합물 반도체층(100)과의 밀착력은 마찬가지로 접합 합금화 층(31)의 형성 영역에서의 하지 금속과의 밀착력보다도 훨씬 작고, 접합 합금화 층(31)의 배경영역의 피복 부분은, 예를 들면 점착 시트(60)의 점착 및 박리에 의해 극히 간단하게 리프트 오프 할 수 있다. 결과적으로 얻어지는 솔더층의 구조는, 도 9에 도시하는 바와 같이, 그 둘레 측면(34p)이 접합 합금화 층(31)과의 접합 경계면의 바깥 둘레(EG)를 파단 기점으로 한 층 두께 방향의 기계적 파단면으로서 형성된다.
도 13∼도 15에, 상기의 효과를 확인하기 위해서 행한 실험 결과를 도시하는 확대 화상을 도시한다. 도 13은 솔더층(34)을 형성 후, 용융 열처리를 행한 후의 제 2 주표면측을 도시하는 확대 화상이며, 도면 중, 지그재그 모양으로 배열되는 원지름의 영역이 제 2 전극(16)의 형성 영역이며, 그 배경은 솔더층(34)으로 덮여진 상태로 되어 있다. 좌상의 반달 모양의 제 2 전극과, 그 바로 아래의 제 2 전극 사이의 배경 영역에는, 양 전극 영역을 연결하는 형태로 솔더층(34)에 크랙(화상에서는 흰 선 모양으로 표시되어 있음)이 생성되어 있다. 이것은, 이 배경 영역 에서 솔더층(34)의 밀착력이 낮아, 솔더층(34)이 떠올라 있는 것을 보여주는 것이다. 도 14는 리프트 오프 후의 화상이며, 솔더층은 제 2 전극과의 원 모양의 경계 위치를 따라 파단되고, 배경 영역의 솔더층은 리프트 오프에 의해 거의 완전하게 박리 제거됨과 아울러, 제 2 전극상의 솔더층에는 그 박리의 영향이 전혀 미치지 않고 있다. 도 15는 리프트 오프 후의 제 2 전극표면을 금속제의 핀의 선단으로 긁은 후의 상태를 가리키지만, 이러한 긁은 상처를 내도 솔더층의 벗겨짐은 생기지 않아, 솔더층이 접합 합금화 층과 견고하게 밀착하고 있는 것을 확인할 수 있었다.
또한, 도 11에 도시하는 바와 같이, 본 발명의 발광 소자(1)에서는, 제 2 전극(16)에서 접합 합금화 층(31)과 솔더층과의 사이에는, 그것들 접합 합금화 층(31)과 솔더층 사이에서의 합금성분 확산을 억제하는 배리어 금속층(32)을 배치할 수 있다. 이것에 의해, 예를 들면 솔더층의 리플로우 공정 등에서, 성분 확산에 의해 접합 합금화 층(31) 또는 솔더층이 변질되는 문제를 효과적으로 억제할 수 있다. 특히, 솔더층측에서 접합 합금화 층(31)측으로 Sn이 다량으로 확산하면, 접합 합금화 층(31)과 화합물 반도체층(100) 사이의 옴 접합 특성에 악영향을 미치는 일도 있을 수 있고, 이 관점에서 배리어 금속층(32)은 Ti, Pt 및 Mo 중 어느 하나를 주성분(50질량% 이상)으로 하는 1층 또는 2층 이상으로 이루어지는 것으로서 구성하는 것이 바람직하다. 도 11의 구성에서는, 배리어 금속층(32)을 Ti로 구성하고 있다. 또, 도 12는 2층으로 이루어지는 배리어 금속층(32A, 32B)을 설치한 예이며, 접합 합금화 층(31)측에 Ti층(32A), Sn계 솔더층(34s)측에 Pt층(32B)을 형성 하고 있다. 배리어 금속층을 3층 또는 그 이상의 층수로 형성하는 것도 가능하다.
배리어 금속층(32)을 설치하는 경우, 본 발명의 제조방법은 다음과 같이 하여 실시 가능하다. 즉, 도 10의 공정 13에 도시하는 바와 같이, 접합 합금화 층(31) 상에 접합 합금화 층(31)과 솔더층 사이에서의 합금성분 확산을 억제하는 배리어 금속층(32)을 형성한다. 그리고, 이 배리어 금속층(32) 상에 Au를 주성분(50질량% 이상)으로 하는 Au계 보조 금속층(33)을 형성한다(본 실시형태에서는, Au계 보조 금속층(33)은 Au 층이다). 다음에 공정 14에 나타내는 바와 같이, 이 Au계 보조 금속층(33) 상에 Sn계 솔더층(34s) 및 Au-Sn계 솔더층(34m)을 형성하고, 공정 15에 도시하는 바와 같이, Sn계 솔더층 용융 열처리 공정을 실시한다. 배리어 금속층(32) 상에 미리 Au계 보조 금속층(33)을 형성해 둠으로써 Sn계 솔더층(34s)과 배리어 금속층(32)과의 밀착력를 높일 수 있다. 이 경우, Sn계 솔더층 용융 열처리 공정에서, Au계 보조 금속층(33)은 Sn계 솔더층(34s") 중에 용해시킬 수 있다. 이렇게 하면, Au 용해에 수반되는 융점 상승에 의해, Sn계 솔더층(34s)을 재응고시키는 공정을 용이하게 실시할 수 있다.

Claims (13)

  1. 발광층부를 갖는 화합물 반도체층의 광취출면측에 위치하는 주표면을 제 1 주표면, 이것과 반대측의 주표면을 제 2 주표면으로 하여, 상기 화합물 반도체층의 제 1 주표면에 제 1 전극이, 제 2 주표면에 제 2 전극이 각각 형성되고, 상기 제 2 전극으로 소자 부착 대상이 되는 통전 지지체에 도통 접속하여 사용되는 발광 소자에 있어서,
    상기 제 2 전극은 상기 화합물 반도체층의 제 2 주표면과 접하여 배치됨과 아울러 이 화합물 반도체층과의 접합 저항을 줄이기 위한 접합 합금화 층과, 이 접합 합금화 층을 상기 통전 지지체에 접속하기 위한 솔더층을 구비하고, 이 솔더층에는 상기 접합 합금화 층측에 배치됨과 아울러, Sn을 주성분으로 하여 상기 접합 합금화 층보다도 저융점의 Sn계 금속으로 이루어지는 Sn계 솔더층과, 이 Sn계 솔더층에 대하여 상기 접합 합금화 층과는 반대측에 이것과 접하여 배치됨과 아울러, 30질량% 이상 90질량% 이하의 Au와, 10질량% 이상 70질량% 이하의 Sn을 함유하고, Au와 Sn과의 합계 함유량이 80질량% 이상이고, 또한 융점이 상기 Sn계 솔더층보다도 높은 Au-Sn계 솔더층이 형성되어 이루어지는 것을 특징으로 하는 발광 소자.
  2. 제 1 항에 있어서, 상기 Sn계 솔더층의 Sn 함유량이 75질량% 이상인 것을 특징으로 하는 발광 소자.
  3. 제 1 항 또는 제 2 항에 있어서, Au-Sn계 솔더층은 Au를 주성분으로 하고, Sn 함유량이 15질량% 이상 35질량% 이하인 것을 특징으로 하는 발광 소자.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 Au-Sn계 솔더층이 상기 Sn계 솔더층보다도 두껍게 형성되어서 이루어지는 것을 특징으로 하는 발광 소자.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 화합물 반도체층의 제 2 주표면에 상기 제 2 전극이 분산 형성되어 있는 것을 특징으로 하는 발광 소자.
  6. 제 5 항에 있어서, 상기 화합물 반도체층의 상기 제 2 주표면에는 상기 제 2 전극이 미리 정해진 형상으로 패터닝 된 형태로 분산 형성되어 이루어지고, 또한, 이 제 2 전극에서 상기 솔더층은 둘레 측면 위치를 상기 접합 합금화 층과 일치시킨 형태로 형성되어 이루어지는 것을 특징으로 하는 발광 소자.
  7. 제 6 항에 있어서, 상기 솔더층의 둘레 측면은 상기 접합 합금화 층과의 접합 경계면의 바깥 둘레를 파단 기점으로 한 층 두께방향의 기계적 파단면으로서 형성되어 있는 것을 특징으로 하는 발광 소자.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 제 2 전극에서 상기 접합 합금화 층과 상기 솔더층 사이에, 그것들 접합 합금화 층과 솔더층 사이에서의 합금성분 확산을 억제하는 배리어 금속층이 배치되어 있는 것을 특징으로 하는 발광 소자.
  9. 제 8 항에 있어서, 상기 배리어 금속층은 Ti, Pt 및 Mo 중 어느 하나를 주성분으로 하는 1층 또는 2층 이상으로 이루어지는 발광 소자.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 발광 소자와, 이 발광 소자의 상기 화합물 반도체층이 상기 제 2 전극의 상기 솔더층으로 접합되는 통전 지지체와, 이 통전 지지체 상에서 상기 발광 소자를 피복하는 에폭시 수지 몰드를 가지고 이루어지는 것을 특징으로 하는 발광 소자 모듈.
  11. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 발광소자의 제조방법에 있어서,
    상기 화합물 반도체층의 제 2 주표면에 상기 접합 합금화 층의 원료 금속층을 형성하는 원료 금속층 형성 공정과,
    상기 원료 금속층을 상기 화합물 반도체층과 합금화하여 상기 접합 합금화 층으로 하기 위한 합금화 열처리 공정과,
    상기 접합 합금화 층 상에 상기 Sn계 솔더층을 성막하는 Sn계 솔더층 성막 공정과,
    상기 Sn계 솔더층 상에 상기 Au-Sn계 솔더층을 성막하는 Au-Sn계 솔더층 성 막 공정과,
    상기 Sn계 솔더층의 융점 이상이고 상기 접합 합금화 층 및 상기 Au-Sn계 솔더층의 융점 미만으로 가열함으로써, 상기 접합 합금화 층, 상기 Sn계 솔더층 및 상기 Au-Sn계 솔더층이 이 순서로 적층된 전극 적층 구조에 있어서, 상기 Sn계 솔더층을 선택적으로 용융하는 Sn계 솔더층 용융 열처리 공정을
    이 순서로 실시하는 것을 특징으로 하는 발광 소자의 제조방법.
  12. 제 11 항에 있어서, Sn계 솔더층 용융 열처리 공정에서, 상기 Au-Sn계 솔더층 또는 상기 접합 합금화 층으로부터의 Au 성분 확산에 의해, 용융된 Sn계 솔더층의 Au 농도를 높여 액상선 온도를 상승시켜서 상기 Sn계 솔더층 용융 열처리 시에 이 Sn계 솔더층을 재응고시키는 것을 특징으로 하는 발광 소자의 제조방법.
  13. 제 11 항 또는 제 12 항에 있어서, 상기 화합물 반도체층의 제 2 주표면에 상기 접합 합금화 층을 분산 형성하는 한편, 상기 Sn계 솔더층을 상기 접합 합금화 층과 그 배경을 이루는 화합물 반도체층의 노출 영역을 일괄하여 씌우는 형태로 형성하고, 또한 상기 Au-Sn계 솔더층을 형성한 후, 상기 Sn계 솔더층 용융 열처리 공정을 실시하고, 그 후에 상기 Sn계 솔더층과 상기 Au-Sn계 솔더층과의 적층막을 상기 접합 합금화 층의 피복 부분에 대해서는 이 접합 합금화 층 상에 밀착 잔류시키면서, 이 접합 합금화 층의 배경 영역의 피복 부분을 선택적으로 박리하는 리프트 오프 공정을 실시하는 것을 특징으로 하는 발광 소자의 제조방법.
KR1020077018306A 2005-01-31 2006-01-26 발광 소자 및 발광 소자의 제조방법 KR101192229B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00023988 2005-01-31
JP2005023988A JP4617902B2 (ja) 2005-01-31 2005-01-31 発光素子及び発光素子の製造方法
PCT/JP2006/301250 WO2006080408A1 (ja) 2005-01-31 2006-01-26 発光素子及び発光素子の製造方法

Publications (2)

Publication Number Publication Date
KR20070104402A true KR20070104402A (ko) 2007-10-25
KR101192229B1 KR101192229B1 (ko) 2012-10-17

Family

ID=36740434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077018306A KR101192229B1 (ko) 2005-01-31 2006-01-26 발광 소자 및 발광 소자의 제조방법

Country Status (8)

Country Link
US (1) US7829910B2 (ko)
EP (1) EP1850400B1 (ko)
JP (1) JP4617902B2 (ko)
KR (1) KR101192229B1 (ko)
CN (1) CN100530723C (ko)
DE (1) DE602006014937D1 (ko)
TW (1) TWI389336B (ko)
WO (1) WO2006080408A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015122694A1 (ko) * 2014-02-11 2015-08-20 주식회사 세미콘라이트 반도체 발광소자
KR20150123380A (ko) * 2014-04-24 2015-11-04 주식회사 세미콘라이트 반도체 발광소자

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698184B2 (en) * 2011-01-21 2014-04-15 Cree, Inc. Light emitting diodes with low junction temperature and solid state backlight components including light emitting diodes with low junction temperature
CN101361203B (zh) * 2006-10-13 2012-05-02 三洋电机株式会社 半导体发光元件、照明装置和半导体发光元件的制造方法
US7929587B2 (en) 2007-04-27 2011-04-19 Sanyo Electric Co., Ltd. Semiconductor laser diode element and method of manufacturing the same
JP5251185B2 (ja) * 2008-03-17 2013-07-31 信越半導体株式会社 化合物半導体基板及びそれを用いた発光素子並びに化合物半導体基板の製造方法
DE102008035254A1 (de) * 2008-07-29 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Bauteil
US8129888B2 (en) 2008-08-05 2012-03-06 Daishinku Corporation Sealing member of piezoelectric resonator device and manufacturing method therefor
KR101062754B1 (ko) * 2008-12-04 2011-09-06 주식회사 에피밸리 반도체 발광소자
JP2010186808A (ja) * 2009-02-10 2010-08-26 Showa Denko Kk 発光ダイオード及び発光ダイオードランプ
US8128868B2 (en) * 2009-02-12 2012-03-06 International Business Machines Corporation Grain refinement by precipitate formation in PB-free alloys of tin
US8493746B2 (en) 2009-02-12 2013-07-23 International Business Machines Corporation Additives for grain fragmentation in Pb-free Sn-based solder
TW201110275A (en) * 2009-05-13 2011-03-16 Seiko Instr Inc Electronic component, manufacturing method for electronic component, and electronic device
DE102009044086A1 (de) 2009-09-23 2011-03-24 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Bauteils und nach diesem Verfahren hergestelltes elektronisches Bauteil
CN102115833B (zh) * 2009-12-30 2013-11-27 北京有色金属与稀土应用研究所 半导体器件用金铍中间合金材料的制备方法和应用
US8348139B2 (en) * 2010-03-09 2013-01-08 Indium Corporation Composite solder alloy preform
JP5777481B2 (ja) * 2010-10-18 2015-09-09 京セラ株式会社 発光素子実装用基体および発光装置
JP5281122B2 (ja) * 2011-06-16 2013-09-04 株式会社フジクラ 接合方法、及び、製造方法
CN103811607A (zh) * 2012-11-12 2014-05-21 天津中环新光科技有限公司 高亮度发光二极管及制备方法
US9691959B2 (en) 2013-12-19 2017-06-27 Koninklijke Philips N.V. Light emitting device package
JP2017501577A (ja) * 2014-01-07 2017-01-12 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 発光デバイスパッケージ
FR3033272B1 (fr) * 2015-03-04 2017-03-24 Labinal Power Systems Procede de brasage pour assembler deux elements via un compose intermetallique
CN105489732B (zh) * 2015-12-08 2017-12-22 天津三安光电有限公司 垂直发光二极管的制作方法
CN105870265A (zh) * 2016-04-19 2016-08-17 京东方科技集团股份有限公司 发光二极管基板及其制备方法、显示装置
US20220069185A1 (en) * 2018-12-26 2022-03-03 Kyocera Corporation Electronic component joining method and joined structure
CN110739376B (zh) * 2019-10-23 2021-06-18 东莞市中晶半导体科技有限公司 一种led芯片、显示屏模组及其制作方法
US11605608B2 (en) 2019-11-11 2023-03-14 Infineon Technologies Austria Ag Preform diffusion soldering
US11158602B2 (en) 2019-11-11 2021-10-26 Infineon Technologies Austria Ag Batch diffusion soldering and electronic devices produced by batch diffusion soldering
CN111373553B (zh) * 2019-12-30 2022-01-07 重庆康佳光电技术研究院有限公司 一种发光器件及其制备方法、显示装置
US11798924B2 (en) 2020-06-16 2023-10-24 Infineon Technologies Ag Batch soldering of different elements in power module

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260671A (ja) 1989-03-31 1990-10-23 Nec Corp 光半導体装置
JP2797958B2 (ja) 1993-04-27 1998-09-17 日本電気株式会社 光半導体素子接合構造と接合方法
JP3755166B2 (ja) 1995-07-11 2006-03-15 昭和電工株式会社 半導体装置の製造方法
JP3719624B2 (ja) * 1997-06-07 2005-11-24 内橋エステック株式会社 電子部品実装用はんだ及び電子部品の実装方法
JP2000208822A (ja) * 1999-01-11 2000-07-28 Matsushita Electronics Industry Corp 半導体発光装置
JP2000307190A (ja) * 1999-04-23 2000-11-02 Furukawa Electric Co Ltd:The 面発光型半導体レーザの作製方法
JP3718380B2 (ja) * 1999-08-18 2005-11-24 株式会社日立製作所 はんだ接続構造を有する回路装置およびその製造方法
JP2002016311A (ja) * 2000-06-27 2002-01-18 Sharp Corp 窒化ガリウム系発光素子
JP4363761B2 (ja) * 2000-08-28 2009-11-11 京セラ株式会社 配線基板
JP2002359328A (ja) * 2001-03-29 2002-12-13 Hitachi Ltd 半導体装置
JP4131623B2 (ja) * 2001-09-12 2008-08-13 三洋電機株式会社 電極構造およびその製造方法
JP2003142731A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 発光ダイオード素子及び発光ダイオード装置
US6660548B2 (en) * 2002-03-27 2003-12-09 Intel Corporation Packaging of multiple active optical devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015122694A1 (ko) * 2014-02-11 2015-08-20 주식회사 세미콘라이트 반도체 발광소자
US10205060B2 (en) 2014-02-11 2019-02-12 Semicon Light Co., Ltd. Semiconductor light emitting device
KR20150123380A (ko) * 2014-04-24 2015-11-04 주식회사 세미콘라이트 반도체 발광소자

Also Published As

Publication number Publication date
CN101111946A (zh) 2008-01-23
JP2006210829A (ja) 2006-08-10
EP1850400A1 (en) 2007-10-31
EP1850400A4 (en) 2009-06-03
DE602006014937D1 (de) 2010-07-29
KR101192229B1 (ko) 2012-10-17
WO2006080408A1 (ja) 2006-08-03
US20080164488A1 (en) 2008-07-10
EP1850400B1 (en) 2010-06-16
CN100530723C (zh) 2009-08-19
TWI389336B (zh) 2013-03-11
US7829910B2 (en) 2010-11-09
TW200629610A (en) 2006-08-16
JP4617902B2 (ja) 2011-01-26

Similar Documents

Publication Publication Date Title
KR101192229B1 (ko) 발광 소자 및 발광 소자의 제조방법
JP2006287226A (ja) はんだ結合を形成するために規定された層列を有する半導体チップ及び支持体と半導体チップとの間にはんだ結合を形成するための方法
US20040104395A1 (en) Light-emitting device, method of fabricating the same, and OHMIC electrode structure for semiconductor device
JP2004260178A (ja) 光電子半導体チップに用いられる電気的なコンタクトならびに該電気的なコンタクトを製造するための方法
TWI440068B (zh) 基材接合方法以及半導體元件
US7247514B2 (en) Semiconductor device and method for producing the same
US20110053308A1 (en) Method for the Production of an Optoelectronic Component using Thin-Film Technology
WO2006082687A1 (ja) GaN系発光ダイオードおよび発光装置
JPH08181392A (ja) 電気素子の接合材料および接合方法
US8232120B2 (en) Manufacturing method of semiconductor light-emitting apparatus and semiconductor light-emitting apparatus
JP2004006498A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP4159865B2 (ja) 窒化物系化合物半導体発光素子の製造方法
JP2000332343A (ja) 半導体発光装置およびその製造方法
JP3997523B2 (ja) 発光素子
JP4935136B2 (ja) 発光素子
JP2012069545A (ja) 発光素子の搭載方法
JP2002118294A (ja) フリップチップ型発光ダイオード及び製造方法
JP5196288B2 (ja) 発光素子の製造方法及び発光素子
JP4451683B2 (ja) 半導体発光素子、その製造方法および発光ダイオード
JP2007317913A (ja) 半導体発光素子およびその製造方法
JP4985930B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
US20130193580A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP2013080863A (ja) 接続材料付き半導体素子およびその製造方法
TWI447933B (zh) 具有共熔層之立式發光二極體
KR20220128745A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 8