JP3755166B2

JP3755166B2 - 半導体装置の製造方法

Info

Publication number: JP3755166B2
Application number: JP17507295A
Authority: JP
Inventors: 良一竹内; 和弘三谷; 敦吉岡
Original assignee: Showa Denko KK
Current assignee: Showa Denko KK
Priority date: 1995-07-11
Filing date: 1995-07-11
Publication date: 2006-03-15
Anticipated expiration: 2015-07-11
Also published as: JPH0927498A

Description

【０００１】
【産業上の利用分野】
本発明は、はんだ電極を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置をリードフレームや回路基板に実装する方法としては、接着剤、導電性接着剤（例えば、Ａｇペースト）を用いたり、ＡｕＳｎなどの低融点金属を裏面電極として形成し、加熱溶融させ半導体装置を固定し（特開平２−２６０６７１）、次に、金、アルミ等を利用したワイヤボンディング法により配線が行われるのが一般的である。
一方、近年、ワイヤボンディング法より信頼性が高く、工程も簡単で生産性に優れる方法として、半導体装置と回路基板（例えば、プリント基板）をはんだを用いて接合する方法も開発されている。この方法は、半導体装置に形成された電極上にはんだバンプを形成する。半導体装置ははんだバンプと、回路基板上に形成されたはんだで表面を覆った配線電極とが接触するように回路基板上に設置される。その後、約２００℃程度で熱処理（リフロー工程）を行って、はんだ付けし、半導体と回路基板を電気的、物理的に接合する。
【０００３】
これらのはんだバンプは、半導体表面に形成された下地金属電極（例えば、Ａｕ／Ｃｕ／Ｃｒ構造など）の表面に、蒸着法、ディップ法などを用いてはんだ層を形成し、熱処理を行ってはんだを一旦溶解させ、はんだバンプを得る方法が知られている（特開平２−２７８７４３、特開昭６１−１４１１５５）。
これらの方法は、電極ピッチが０．２ｍｍ、電極径は０．１ｍｍ程度のパターンが形成できるが、それより微細なパターン形成は困難である。メッキ法は比較的パターン精度が良いが、はんだ層厚を厚くできない、層厚がばらつく、組成がずれる等の欠点がある。また、電解メッキ法は、電気的導通が必要で島状の電極には適用できない。
従って、集積回路（ＬＳＩ）などの半導体装置では比較的チップサイズが大きく、電極間隔を大きく取れる半導体装置に適用されている。チップサイズが小さい発光ダイオードやホール素子の様な磁電変換素子には、前記したワイヤボンディング法を用いるのが一般的である。この理由は、チップサイズの小さい半導体装置はチップに分離する前のウェーハ状態では、一つの素子内の電極および隣の素子の電極との間隔もしくは電極面積が小さいため、前記のようなはんだ電極形成方法でははんだブリッジなどの短絡や接合不良が多発するためである。
【０００４】
また、電極間隔を大きくすると必要なチップ面積が大きくなり、ウェーハ１枚から得られる素子の数が減少し生産性を著しく低下させる。また、チップに分離し、チップ間隔を拡大した後すなわち電極間隔を拡大した後、はんだ電極を形成する方法はチップを個別に取り扱うためハンドリングが非常に困難であり、実用化されていない。
【０００５】
【発明が解決しようする課題】
従来のワイヤボンディング法は、ボンディング時に超音波や機械的圧力を加えるため半導体を損傷し劣化させる事や、ボンディング面での剥離、ワイヤの断線が生じることがあり信頼性が低い。
一方、従来のはんだ電極製造方法では、電極サイズを小さくして電極間隔を狭くすると、はんだの層厚分布が大きくなったり、隣接する電極同士の短絡（ブリッジ）が発生する。はんだの層厚分布は接合強度のばらつきを増大させる問題点があった。従来技術ではチップサイズの小さい半導体装置を製造する場合、ウェーハ状態でのはんだ電極の形成が困難であり、素子に分離した後はんだ電極を形成しなければならない。この場合、チップ側面を保護する工程等が必要となり、工程が複雑化し、チップの取扱いが困難で著しく生産性を低下させる。
【０００６】
これらの問題は、電極が光を吸収するため電極面積を極力小さくする事が特性向上において必要である発光ダイオード、受光素子などの光素子や、小さいチップの中に４つの電極があり、電極間隔が狭いホール素子などの磁電変換素子のような半導体装置に於いて特に重大である。
本発明の目的は、チップサイズが小さい素子に於いても信頼性が高く、生産性の良いはんだ電極を有する半導体装置を再現性よく製造することである。
【０００７】
【課題を解決するための手段】
本発明者らは、前述の課題を解決するため、鋭意研究した結果、半導体ウェーハ上に形成した微細な金属電極パターン表面にのみ選択的にはんだ粉末を付着させ得ることに着目し、本発明に到った。
本発明は複数個の素子を形成した半導体ウェーハを、個々の素子に分離することなくウェーハのまま処理してはんだ電極を形成し、しかる後個々の素子に分離するものである。
本発明で用いる半導体は、Ｓｉ、Ｇｅや化合物半導体に適用できる。化合物半導体は、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＡｌＡｓ、ＧａＮなどの III−Ｖ族半導体やＺｎＳｅなどのII−VI族半導体が使用できる。半導体装置としては、電極面積が特性に大きな影響を与える発光ダイオード、レーザーダイオード、受光素子や、電極の間隔が狭いホール素子が最適であるが、トランジスタ、ダイオードアレイ、ＬＳＩ等にも適用できる。
【０００８】
半導体装置本体は、通常の方法で製造された半導体単結晶ウェーハ（例えばＳｉ、ＧａＡｓなど）に公知のイオン注入法やエピタキシャル成長法などを用いて、機能を発生させる活性層を形成した後、電気的接触を確保するための電極を形成したものである。半導体の主機能面と接触する金属電極材質は、半導体に適したものを選択すれば良い。例えば、「最新化合物半導体ハンドブック」（（株）サイエンスフォーラム発行）に記載されている様な公知の技術が利用できる。金属電極形成方法も公知の蒸着、スパッタ法などを利用できる。但し、はんだとの濡れ性の悪い材質（例えば、Ｔｉ、Ｗ）や、はんだに食われる材質（例えば、Ａｕ）の場合は、その上にはんだとの濡れ性が良好ではんだ食われの小さいＣｕ、Ｎｉなどのはんだ下地金属を形成すれば良い。また、これらのはんだ下地金属と半導体と接触する金属とが、合金化し特性上問題がある場合は、半導体と接触する金属と下地電極との間に高融点のバリア金属層（例えばＴｉ、Ｃｒ、Ｗ、Ｍｏなど）を形成すれば良い。金属電極のパターン形成方法は、公知のフォトリソグラフィー法を用いれば良い。半導体表面に形成する保護膜は、酸化珪素、窒化珪素などの無機膜、ポリイミドなどの有機膜もしくは半導体の酸化膜など一般に知られている物を利用すれば良い。このようにして半導体ウェーハ上に金属電極を備えた複数個の素子を形成する。
【０００９】
次に、金属電極表面の特定の部分に粘着性を付与する方法は、表面の金属と作用して粘着性を発現する化合物で処理すれば特に限定はない。その化合物としては、例えば、特開平７−３０２４３等に開示されているＣｕ電極に対して強い粘着性を発現するベンゾトリアゾール系誘導体、ナフトトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体、ベンゾチアゾール脂肪酸系誘導体等を含む水溶液を用いる。
前記水溶液の濃度は酸性、好ましくはｐＨ３〜５程度の微酸性に調整し、濃度は０．０５〜２０重量％が好ましい。さらに銅イオンを１００〜１０００ｐｐｍ程度共存させると、粘着性膜の生成速度、生成量などの生成効率が高まるので好ましい。金属電極の処理方法は前記のように調整した水溶液を、浸漬法、塗布法、スプレー法などの手段を用いて金属露出部に接触させる。金属電極上でもはんだの不要な部分はレジスト膜等で覆って、金属面を露出させないようにしておく。処理温度は室温乃至６０℃位の範囲が良い。接触時間は５秒乃至５分間位の範囲で適宜選択する。次に適宜溶媒による洗浄、乾燥を経れば金属露出部にのみ粘着性が付与される。
粘着性を付与された金属電極表面にはんだ粉末を振りかけ付着させ、余分なはんだを圧力空気で吹き飛ばしたり湿式洗浄などにより取り除けば、金属電極表面の必要な部分だけにはんだ粉末が残る。はんだ粉末は、一般的に使用されている共晶はんだ、銀入りはんだ、ビスマス入りはんだ等で構わない。はんだ粉末の粒度も目的とするはんだ電極のはんだ層厚に応じて１０μｍ〜数百μｍの間で適宜選択すれば良い。その後、はんだを電極表面に加熱定着させて、微量なはんだ粉末を取り除き、市販のフラックスを塗布後加熱してはんだを溶解させれば金属電極部のみにはんだが付いたはんだ電極が形成される。電極パターンが微細でない場合は、加熱定着の工程を除いても良い。次に、通常のダイシングソーやスクライブ法などによりウェーハを切断し個別の素子に分離する。半導体素子は分離後回路基板やリードフレームにダイボンドし、加熱してはんだを溶解し接合する。
【００１０】
【作用】
本発明において、半導体ウェーハの金属電極表面の所定の部分のみに粘着性を付与し、はんだ粉末を付着させる事により、はんだの付着位置と付着量を高精度に制御できる作用がある。
【００１１】
【実施例】
以下、本発明の内容を実施例を挙げて具体的に説明する。
（実施例１）
実施例としてＧａＡｌＡｓ発光ダイオード用エピタキシャルウェーハに複数個のＬＥＤ素子を作った例を示す。図１に本ウェーハの平面図の一部を、図２に図１のＡ−Ａ’に沿った断面構造を示す。
エピタキシャルウェーハは面方位（１００）のｐ型半絶縁性ＧａＡｓ基板に、液相エピタキシャル法にてＺｎドープのｐ型ＧａＡｌＡｓクラッド層４を厚さ５μｍに成長させ、その上に活性層としてＺｎドープｐ型ＧａＡｌＡｓ層２を厚さ１μｍに成長させ、Ｔｅドープのｎ型ＧａＡｌＡｓクラッド層３を厚さ１５０μｍに成長させて作成した。その活性層２のＡｌ混晶比は発光波長が６６０ｎｍとなるようＡｌ_0.35Ｇａ_0.65Ａｓに調整した。ｐ、ｎのクラッド層３、４のＡｌ混晶比は、この発光波長に対して透明なＡｌ混晶比としてある。
【００１２】
次にｐ型ＧａＡｓ基板を、公知のアンモニア−過酸化水素系エッチング液によりエッチング除去した。
その後、ｐ型ＧａＡｌＡｓクラッド層４の表面の、ｎ型電極形成部分である７０μｍ×１５０μｍ、ピッチ３００μｍの大きさの部分およびダイシングラインとなる部分を残して、その他の部分をフォトリソグラフィーによるレジスト材で保護した。また、裏面のｎ型クラッド層３もレジスト材で保護した。
次いでリン酸−過酸化水素系エッチング液によりｎ型電極形成部分及びダイシングライン部分のｐ型ＧａＡｌＡｓクラッド層４をエッチング除去した。次に、ｐ型ＧａＡｌＡｓクラッド層４の表面の３００μｍピッチで７０μｍ×１５０μｍの大きさのｎ型電極形成領域以外の部分をフォトリソグラフィーによるレジスト材で保護した。ウェーハを真空蒸着装置にセットし、ＡｕＧｅ／Ｔｉ／Ｃｕ（厚さはそれぞれ、１０００Å／１０００Å／６０００Å）からなるｎ型電極材料を真空蒸着した。レジストを剥離し、リフトオフ法でｎ型電極パタ−ン５ａを形成した。再び、ｐ型ＧａＡｌＡｓクラッド層４の表面に３００μｍピッチで７０μｍ×１５０μｍのｐ型電極領域以外をフォトリソグラフィーによるレジスト材で保護した。ｐ型ＧａＡｌＡｓクラッド層４の表面にＡｕＢｅ／Ｔｉ／Ｃｕ（厚さはそれぞれ、１０００Å／１０００Å／６０００Å）からなるｐ型電極材料を真空蒸着した。レジストを剥離し、リフトオフ法でｐ型電極パタ−ン５ｂを形成した。次に、窒素雰囲気下４２０℃で５分間アロイングをしてｎ型、ｐ型ともオーミック電極を形成した。その上に感光性ポリイミド樹脂７（旭化成工業（株）製ＰＩＭＥＬシリ−ズ、ガラス転移点３５５℃）をスピンコーターで均一に塗布した。フォトリソグラフィー法により電極領域５ａ，５ｂとダイシングストリート部８以外の領域を保護するようにパターンを形成した。樹脂を硬化させるために、窒素雰囲気で３５０℃、６０分熱処理を行った。ポリイミド樹脂の膜厚は、２μｍであった。
【００１３】
次に、ウェーハを酢酸によりｐＨを約４に調整した２−ドデシルイミダゾ−ル（１ｗｔ％）水溶液に４５℃で５分間秒浸漬させ、その後、水洗、乾燥を行い、Ｃｕ電極５ａ，５ｂの表面に粘着性を付与した。平均粒径２５μｍの共晶はんだ粉末を振りかけ、余分なはんだを圧力空気で吹き飛ばした。その後、１４０℃で２０分間はんだを電極表面に加熱定着させた。微量なはんだ粉末をブラシで取り除き、市販の水溶性フラックスを塗布後、２３０℃で１分間リフロー炉に入れはんだ粉末を溶融した。Ｃｕ電極５ａ，５ｂの表面に厚さ約３０μｍの微細なはんだ電極パターン６ａ，６ｂが形成された。ウェーハを粘着シートに貼り付け、ダイシングソーにより３００μｍピッチで切断し発光半導体装置２０とした。分離後、発光半導体装置２０を回路基板（プリント基板）９の導電回路１０の電極と発光半導体装置のはんだ電極（６ａ，６ｂ）とが接触するようにダイボンドし、リフロ−炉で２３０℃で１分間加熱しはんだを溶融し回路基板に接合した。この状態を図３に示す。
【００１４】
この試料２００個について通電試験を実施した。本方法で得られた発光半導体表示装置では短絡または断線の不良率は０％であった。
本実施例では、ＡｌＧａＡｓ／ＧａＡｓ系発光半導体装置を用いたが、他の発光半導体装置でも同様な効果が得られた。
【００１５】
（比較例１）
はんだ電極形成方法以外は、実施例１と同じＧａＡｌＡｓ発光半導体装置を作った例を示す。
オーミック電極形成、ポリイミド保護膜形成までは、実施例１と同じである。ウェーハをはんだメッキ浴に浸漬（ディップ法）し、Ｃｕ表面にはんだ層を形成した。はんだ層厚は、約３０μｍであった。はんだ層形成後、はんだブリッジが多数発生していた。以下実施例１と同じ方法で回路基板に組み込んだ。
この試料２００個について通電試験を実施した。本方法で得られた発光半導体表示装置では短絡不良率は、１６％、断線の不良率は２％であった。
【００１６】
（実施例２）
以下、本発明をホール素子に適用した例を挙げて説明する。
１枚の基板に複数個のホール素子を作った。この平面配置図を図４に示す。また図４のＢ−Ｂ’に沿った断面構造図を図５に示す。素子形成後、単一素子に切断して使用する。
【００１７】
比抵抗が約１０⁷ Ω・ｃｍ、面方位（１００）の半絶縁性ＧａＡｓ基板１２上に、７０×１４０μｍの十字型感磁部並びに入出力用電極６ａ，６ｂとなる領域以外の領域をフォトリソグラフィーによるレジスト材で保護し、エネルギー；１８０ＫｅＶ、ドーズ量；３×１０¹²ｃｍ^-2の条件でイオン注入法により²⁹Ｓｉ⁺ を選択注入した後、レジスト材を除去後、ヒ素圧雰囲気下で８００℃、３０分間アニール処理を実施し、ｎ型導電層１４を形成した。プラズマＣＶＤ法によりウェーハ表面に反応温度３００℃で酸化珪素膜１３を０．１５μｍの厚さに形成した。
電極領域以外をレジスト材で覆い、酸化珪素膜をフッ酸でエッチング後、金属電極材料としてＡｕＧｅ（Ｇｅ：７．５％）／Ｔｉ／Ｃｕ（それぞれの厚さは、１０００Å／１０００Å／６０００Å）を真空蒸着した。リフトオフ法により電極パターン５ａ，５ｂを形成した。この時のパターンは、４００μｍ□内に８０×８０μｍの４つの金属電極が存在する。
【０００１８】
窒素雰囲気下４２０℃で５分間アロイングをし、オーミック電極を形成した。その上に感光性ポリイミド（旭化成工業（株）製ＰＩＭＥＬシリーズ、ガラス転移点３５５℃）をスピンコーターで均一に塗布した。フォトリソグラフィー法により電極領域６ａ，６ｂとダイシングストリート部８以外の領域を保護するようにパターンを形成した。樹脂を硬化させるために、窒素雰囲気で３５０℃、６０分熱処理を行った。ポリイミドの膜厚は２μｍであった。フッ酸により、ダイシングストリート８の酸化珪素膜１３をエッチングした。
【００１９】
次に、ウェーハを酢酸によりｐＨを約４に調整した２−ドデシルイミダゾール（１ｗｔ％）水溶液に４０℃で３０秒浸漬させ、その後、水洗、乾燥を行い、露出しているＣｕ電極５ａ，５ｂの表面のみに粘着性を付与した。次いで平均粒径５０μｍの共晶はんだ粉末を振りかけ、余分なはんだを圧力空気で吹き飛ばした。その後、１７０℃で３０秒間加熱しはんだを電極表面に定着させた。微量なはんだ粉末をブラシで取り除き、市販の水溶性フラックスを塗布後、２３０℃で１分間リフロー炉に入れはんだ粉末を溶融した。Ｃｕ電極５ａ，５ｂの表面に厚さ約３０μｍの微細なはんだ電極パターン６ａ，６ｂが形成された。
このように処理したウェーハを粘着シートに貼り付け、ダイシングソーにより、ウェーハを４００μｍピッチで切断しホール素子１５とした。分離後、ホール素子を回路基板（プリント基板）９の電極と前記ホール素子のはんだ電極（６ａ，６ｂ）とが接触するようにダイボンドし、リフロー炉で２３０℃で１分間加熱しはんだを溶融し回路基板に接合した。この状態は図３と同様である。
【００２０】
この試料２００個について通電試験を実施した。本方法で得られたホール素子では短絡または断線の不良率は０％であった。
本実施例では、ＧａＡｓホール素子を用いたが、ＩｎＳｂ、ＩｎＡｓを用いたホール素子でも同様な効果が得られる。
【００２１】
（比較例２）
はんだ電極形成方法以外は、実施例２と同じＧａＡｓホール素子を作った例を示す。
オーミック電極形成、ポリイミド保護膜形成までは、実施例２と同じである。ウェーハをはんだメッキ浴に浸漬（ディップ法）し、Ｃｕ表面にはんだ層を形成した。はんだ層厚は、約３０μｍであった。はんだ層形成後、はんだブリッジが多数発生していた。以下実施例２と同じ方法で半導体装置を組み立てた。
この試料２００個について通電試験を実施した。本方法で得られたホール素子では短絡不良率は、２１％、断線の不良率は８％であった。
【００２２】
【発明の効果】
本発明により、半導体ウェーハ表面の微細なパタ−ンにおいてもはんだ電極の形成が可能となった。特に、小サイズの素子に対する効果が大きく、信頼性、生産性を大幅に向上させた。
【図面の簡単な説明】
【図１】実施例１のウェーハの平面配置の一部分を例示した図である。
【図２】図１のウェーハのＡ−Ａ’に沿った断面構造を説明する図である。
【図３】本発明の半導体装置をプリント基板に組込んだ状態を示す図である。
【図４】実施例２のウェーハの平面配置の一部分を示す図である。
【図５】図２のウェーハのＢ−Ｂ’に沿った断面構造を説明する図である。
【符号の説明】
１エピタキシャルウェーハ
２活性層
３ｎ−クラッド層
４ｐ−クラッド層
５ａ金属電極
５ｂ金属電極
６ａはんだ電極
６ｂはんだ電極
７ポリイミド樹脂
８ダイシングストリート
９プリント基板
１０導電回路
１１感磁部
１２半絶縁性ＧａＡｓ基板
１３酸化珪素膜
１４ｎ型導電層
２０半導体装置

Claims

発光ダイオード用エピタキシャルウェーハの同一表面にｐ型およびｎ型の金属電極を形成した後、該金属電極表面の所定の部分と粘着性付与化合物を含む組成物とを反応させることにより金属電極表面の所定の部分に粘着性を付与し、粘着性付与部分にのみはんだ粉末を付着させた後、加熱してはんだ粉末を溶融させ、金属電極表面にはんだ層を形成した後、ウェーハを切断して発光ダイオードを分離し、導電回路の電極とはんだ層を形成した金属電極とが接するように発光ダイオードを実装することを特徴とするはんだ電極を有する発光ダイオードの実装方法。
発光ダイオードのｐ型およびｎ型の金属電極の間隔が、１６０μｍ以下であることを特徴とする請求項１に記載の発光ダイオードの実装方法。
発光ダイオード用エピタキシャルウェーハの同一表面にｐ型およびｎ型の金属電極を形成した後、該金属電極表面の所定の部分と粘着性付与化合物を含む組成物とを反応させることにより金属電極表面の所定の部分に粘着性を付与し、粘着性付与部分にのみはんだ粉末を付着させた後、加熱してはんだ粉末を溶融させ、金属電極表面にはんだ層を形成した後、ウェーハを切断して発光ダイオードを分離し、導電回路の電極とはんだ層を形成した金属電極とが接するように発光ダイオードを実装することを特徴とする発光半導体表示装置の製造方法。
発光ダイオードのｐ型およびｎ型の金属電極の間隔が、１６０μｍ以下であることを特徴とする請求項３に記載の発光半導体表示装置の製造方法。