JPH11191640A - 半導体受発光素子用の電極 - Google Patents
半導体受発光素子用の電極Info
- Publication number
- JPH11191640A JPH11191640A JP35967497A JP35967497A JPH11191640A JP H11191640 A JPH11191640 A JP H11191640A JP 35967497 A JP35967497 A JP 35967497A JP 35967497 A JP35967497 A JP 35967497A JP H11191640 A JPH11191640 A JP H11191640A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- thickness
- electrode
- solder
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 半田ディップ法により半導体受発光素子を配
線基板に実装するための電極において、電極剥がれが起
こらずかつ半田耐性が実装条件に十分耐えうる半導体受
発光素子用の電極を提供する。 【解決手段】 半導体表面上に順に積層された、半導体
とオーミック接合を形成する第一の金属層と半田などの
ろう材に浸食されにくくかつ比較的半田濡れ性が良好な
第二の金属層と半田濡れ性が良好な第三の金属層とから
なる半導体受発光素子用の電極において、第一の金属層
の厚み、第二の金属層の厚み、第三の金属層および第二
の金属層と第一の金属層の厚みの比率、第二の金属層と
第三の金属層の厚みの比率を最適化する。
線基板に実装するための電極において、電極剥がれが起
こらずかつ半田耐性が実装条件に十分耐えうる半導体受
発光素子用の電極を提供する。 【解決手段】 半導体表面上に順に積層された、半導体
とオーミック接合を形成する第一の金属層と半田などの
ろう材に浸食されにくくかつ比較的半田濡れ性が良好な
第二の金属層と半田濡れ性が良好な第三の金属層とから
なる半導体受発光素子用の電極において、第一の金属層
の厚み、第二の金属層の厚み、第三の金属層および第二
の金属層と第一の金属層の厚みの比率、第二の金属層と
第三の金属層の厚みの比率を最適化する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体受発光素子用
の電極に係わり、特に半田などのろう材を用いて直接配
線基板に接続および実装することにより、製品を小型化
できる半導体受発光素子に用いられる半導体受発光素子
用の電極に関する。
の電極に係わり、特に半田などのろう材を用いて直接配
線基板に接続および実装することにより、製品を小型化
できる半導体受発光素子に用いられる半導体受発光素子
用の電極に関する。
【０００２】
【従来の技術】半導体発光素子の代表的な利用分野は、
表示パネルの光源や携帯機器のインジケーター、照明ス
イッチ、ＯＡ機器の光源などが挙げられる。一方、受光
素子の利用分野としては光学センサーなどが挙げられ
る。また、受光素子と発光素子を組み合わせるとフォト
カプラー、フォトインタラプターなどのデバイスとして
使用される。なお本明細書では、半導体発光素子あるい
は半導体受光素子をまとめて半導体受発光素子と呼ぶこ
ととする。
表示パネルの光源や携帯機器のインジケーター、照明ス
イッチ、ＯＡ機器の光源などが挙げられる。一方、受光
素子の利用分野としては光学センサーなどが挙げられ
る。また、受光素子と発光素子を組み合わせるとフォト
カプラー、フォトインタラプターなどのデバイスとして
使用される。なお本明細書では、半導体発光素子あるい
は半導体受光素子をまとめて半導体受発光素子と呼ぶこ
ととする。
【０００３】従来の技術においては、半導体発光素子あ
るいは半導体受光素子を用いた製品を作製する際に、受
光素子および発光素子はランプ状あるいは用途に合わせ
た形状に樹脂モールドした状態で配線基板に実装される
のが通常であった。例えば図２に示すように、発光素子
１３は対向する１対のリード端子１２、１９の一方１２
に通じている半導体接続部１１に発光素子１３の下面電
極を導電性ペーストで接続し、上面電極１６と他方のリ
ード端子１９に通じている台１８とを金線１７でワイヤ
ーボンディングすることにより接続させ、その後樹脂２
０でモールドすることによりランプ状の形状に加工し
た。受光素子についても同様である。このようにして作
製された部品型受光素子あるいは発光素子はリード端子
を半田などのろう材などにより配線基板に固着し実装し
ていた。
るいは半導体受光素子を用いた製品を作製する際に、受
光素子および発光素子はランプ状あるいは用途に合わせ
た形状に樹脂モールドした状態で配線基板に実装される
のが通常であった。例えば図２に示すように、発光素子
１３は対向する１対のリード端子１２、１９の一方１２
に通じている半導体接続部１１に発光素子１３の下面電
極を導電性ペーストで接続し、上面電極１６と他方のリ
ード端子１９に通じている台１８とを金線１７でワイヤ
ーボンディングすることにより接続させ、その後樹脂２
０でモールドすることによりランプ状の形状に加工し
た。受光素子についても同様である。このようにして作
製された部品型受光素子あるいは発光素子はリード端子
を半田などのろう材などにより配線基板に固着し実装し
ていた。
【０００４】上記の技術ではボンディングワイヤーであ
る金線を保護するため、受光素子あるいは発光素子は、
ステムなどの台の上に銀ペーストなどで固定し金線をボ
ンディングした後に、樹脂などによりモールドしなけれ
ばならないため、素子自体の大きさよりもはるかに大き
くなってしまう。その結果、配線基板上に占める受光素
子あるいは発光素子の面積の割合が大きくなり、高密度
実装を行う上で不利になるばかりでなく、その構成部材
の材料費が増大し、製品に余計なコストがかかってしま
うことになっていた。
る金線を保護するため、受光素子あるいは発光素子は、
ステムなどの台の上に銀ペーストなどで固定し金線をボ
ンディングした後に、樹脂などによりモールドしなけれ
ばならないため、素子自体の大きさよりもはるかに大き
くなってしまう。その結果、配線基板上に占める受光素
子あるいは発光素子の面積の割合が大きくなり、高密度
実装を行う上で不利になるばかりでなく、その構成部材
の材料費が増大し、製品に余計なコストがかかってしま
うことになっていた。
【０００５】そこで、最近では半導体受発光素子を配線
基板に直接実装する技術が開発されている。半導体受発
光素子を配線基板に直接実装するとき、電気的接続する
方法には半田プリコート電極を用いる方法と半田耐性電
極を用いる方法がある。半田プリコート電極とは、電極
をあらかじめ半田などのろう材でコーティングした構造
の電極である。半田プリコート電極を有する半導体受発
光素子を実装する方法においては半田リフロー法が用い
られる。半田リフロー法は、半田プリコート電極を数秒
間温風あるいは赤外線で熱処理を施すことによって電極
を溶融し配線と接続させる方法である。半田耐性電極と
は、半田に浸食されない構造の電極である。半田耐性電
極を有する半導体受発光素子を実装する方法においては
半田ディップ法が用いられる。半田ディップ法は、配線
基板に仮止めされた素子を半田浴槽に数秒間浸漬するこ
とにより接続させる方法である。この方法は半田浴槽の
形式と浸漬方法が重要な因子になっており、目的に応じ
てフラット法やフロー法などの様々な形式のものが用い
られる。これらの方法は短時間で大量のチップを配線基
板上に電気的接続できる点でコスト的に非常に有利であ
る。
基板に直接実装する技術が開発されている。半導体受発
光素子を配線基板に直接実装するとき、電気的接続する
方法には半田プリコート電極を用いる方法と半田耐性電
極を用いる方法がある。半田プリコート電極とは、電極
をあらかじめ半田などのろう材でコーティングした構造
の電極である。半田プリコート電極を有する半導体受発
光素子を実装する方法においては半田リフロー法が用い
られる。半田リフロー法は、半田プリコート電極を数秒
間温風あるいは赤外線で熱処理を施すことによって電極
を溶融し配線と接続させる方法である。半田耐性電極と
は、半田に浸食されない構造の電極である。半田耐性電
極を有する半導体受発光素子を実装する方法においては
半田ディップ法が用いられる。半田ディップ法は、配線
基板に仮止めされた素子を半田浴槽に数秒間浸漬するこ
とにより接続させる方法である。この方法は半田浴槽の
形式と浸漬方法が重要な因子になっており、目的に応じ
てフラット法やフロー法などの様々な形式のものが用い
られる。これらの方法は短時間で大量のチップを配線基
板上に電気的接続できる点でコスト的に非常に有利であ
る。
【０００６】例えば特開平６−３２６３６５号公報に
は、半田プリコート電極構造が記載されている。しかし
この技術の問題点としては、電極を半田などのろう材で
コーティングすると一般的に素子分離などの工程を安定
化させることが難しく、歩留まり低下などの不都合を生
じる点がある。
は、半田プリコート電極構造が記載されている。しかし
この技術の問題点としては、電極を半田などのろう材で
コーティングすると一般的に素子分離などの工程を安定
化させることが難しく、歩留まり低下などの不都合を生
じる点がある。
【０００７】一方、本発明者は先に特願平８−２００３
５０で半田に浸食されない電極構造、すなわち第一の金
属層であるオーミック電極を半田耐性のある第二の金属
層で覆い、その上に半田濡れ性の良い第三の金属層を形
成した半田耐性の高い電極を提案した。特願平８−２０
０３５０に記載の半導体受光素子あるいは発光素子は、
図３に示したように配線基板２７にボンディングワイヤ
ーを介さずにろう材（半田）２５により直接実装できる
ものであって、ｐｎ接合部と平行をなして互いに対向す
るチップの両端面に設けられた正の電極部と負の電極部
が、オーミック接合を形成する第一の金属層２２とその
外側に第一の金属層を覆って第一の金属層よりも半田に
浸食されにくくかつ半田濡れ性が比較的良好な第二の金
属層２３を有し、さらにその上に第二の金属層よりも半
田濡れ性の良好な第三の金属層２４が形成されている構
造を有するものである。
５０で半田に浸食されない電極構造、すなわち第一の金
属層であるオーミック電極を半田耐性のある第二の金属
層で覆い、その上に半田濡れ性の良い第三の金属層を形
成した半田耐性の高い電極を提案した。特願平８−２０
０３５０に記載の半導体受光素子あるいは発光素子は、
図３に示したように配線基板２７にボンディングワイヤ
ーを介さずにろう材（半田）２５により直接実装できる
ものであって、ｐｎ接合部と平行をなして互いに対向す
るチップの両端面に設けられた正の電極部と負の電極部
が、オーミック接合を形成する第一の金属層２２とその
外側に第一の金属層を覆って第一の金属層よりも半田に
浸食されにくくかつ半田濡れ性が比較的良好な第二の金
属層２３を有し、さらにその上に第二の金属層よりも半
田濡れ性の良好な第三の金属層２４が形成されている構
造を有するものである。
【０００８】特願平８−２００３５０に記載の半導体受
光素子あるいは発光素子では、受光素子あるいは発光素
子に使用される半導体の種類は、Ｓｉ、ＧａＡｓ、Ｇａ
ＡｌＡｓ系化合物半導体、ＩｎＰ、ＡｌＩｎＧａＰ系半
導体などが挙げられる。また、第一の金属層はこれらの
半導体とオーミック接合を形成する金属を選定しなけれ
ばならない。例えばＳｉではＡｕ、Ａｌなどを熱処理す
ることによってオーミック接合を形成させる。ＧａＡ
ｓ、ＧａＡｌＡｓ系では、ｐ型側の面ではＡｕ−Ｂｅ系
合金でオーミック接合を形成し、ｎ型側の面ではＡｕ−
Ｇｅ系合金でオーミック接合を形成することが多い。第
二の金属層を形成する金属において有さなければならな
い特性は、耐半田浸食性に優れていてかつ半田濡れ性が
比較的良好なことである。また、第一の金属層と密着性
が良いことも重要な条件である。第二金属層として使用
される金属としてはＰｄ、Ａｕ−Ｐｄ合金、その他には
Ｎｉなどがある。第二の金属層を選定する際には、実装
時に使用する半田などのろう材の種類と第一の金属層と
の密着性の是非により決定される。第三の金属層を形成
する金属において有さなければならない特性は半田など
のろう材との濡れ性が高いことである。また、第二の金
属層との密着性も重要な因子である。第三の金属層の役
割は実装する際に非常に重要な役割を持つ。すなわち配
線基板と半導体素子の接続不良の低減および実装速度の
向上、歩留まりの向上という役割である。第三の金属層
として使用される金属としては、Ａｇ、ＣｕおよびＡｕ
などが挙げられる。以上、第一の金属層、第二の金属層
および第三の金属層に使用される金属を表１に示す。
光素子あるいは発光素子では、受光素子あるいは発光素
子に使用される半導体の種類は、Ｓｉ、ＧａＡｓ、Ｇａ
ＡｌＡｓ系化合物半導体、ＩｎＰ、ＡｌＩｎＧａＰ系半
導体などが挙げられる。また、第一の金属層はこれらの
半導体とオーミック接合を形成する金属を選定しなけれ
ばならない。例えばＳｉではＡｕ、Ａｌなどを熱処理す
ることによってオーミック接合を形成させる。ＧａＡ
ｓ、ＧａＡｌＡｓ系では、ｐ型側の面ではＡｕ−Ｂｅ系
合金でオーミック接合を形成し、ｎ型側の面ではＡｕ−
Ｇｅ系合金でオーミック接合を形成することが多い。第
二の金属層を形成する金属において有さなければならな
い特性は、耐半田浸食性に優れていてかつ半田濡れ性が
比較的良好なことである。また、第一の金属層と密着性
が良いことも重要な条件である。第二金属層として使用
される金属としてはＰｄ、Ａｕ−Ｐｄ合金、その他には
Ｎｉなどがある。第二の金属層を選定する際には、実装
時に使用する半田などのろう材の種類と第一の金属層と
の密着性の是非により決定される。第三の金属層を形成
する金属において有さなければならない特性は半田など
のろう材との濡れ性が高いことである。また、第二の金
属層との密着性も重要な因子である。第三の金属層の役
割は実装する際に非常に重要な役割を持つ。すなわち配
線基板と半導体素子の接続不良の低減および実装速度の
向上、歩留まりの向上という役割である。第三の金属層
として使用される金属としては、Ａｇ、ＣｕおよびＡｕ
などが挙げられる。以上、第一の金属層、第二の金属層
および第三の金属層に使用される金属を表１に示す。
【０００９】
【表１】
【００１０】しかし特願平８−２００３５０に記載の半
導体受発光素子用の電極は、以下に述べるように、一般
の電極形成工程と比較すると、工程が複雑かつ高度な技
術を要するために、工程の安定化に余計な労力がかか
り、また時間および余分な材料なども消費してしまう問
題点があった。そのため、製造コストが余分にかかって
しまう可能性が高かった。
導体受発光素子用の電極は、以下に述べるように、一般
の電極形成工程と比較すると、工程が複雑かつ高度な技
術を要するために、工程の安定化に余計な労力がかか
り、また時間および余分な材料なども消費してしまう問
題点があった。そのため、製造コストが余分にかかって
しまう可能性が高かった。
【００１１】
【発明が解決しようとする課題】すなわち、特願平８−
２００３５０において開発した電極を有する素子によ
り、配線基板に直接実装することが可能になり、さら
に、半田ディップ法などによって受発光素子を用いたデ
バイスを大量にかつ安定に生産できるようになったが、
特願平８−２００３５０が示す電極構造は、オーミック
電極である第一金属層を第二および第三金属層で覆う構
造であることにより、次の問題点が生じた。一つは、オ
ーミック電極を第二および第三金属層で覆う構造にする
には、電極形成工程におけるフォトリソグラフィー工程
を二回行わなければならないことである。そのうちの一
回は、第一金属層を第二および第三金属層で覆うように
マスク合わせという方法を採らなければならない。この
マスク合わせはウェーハ表面および裏面の二回行わなけ
ればならない。
２００３５０において開発した電極を有する素子によ
り、配線基板に直接実装することが可能になり、さら
に、半田ディップ法などによって受発光素子を用いたデ
バイスを大量にかつ安定に生産できるようになったが、
特願平８−２００３５０が示す電極構造は、オーミック
電極である第一金属層を第二および第三金属層で覆う構
造であることにより、次の問題点が生じた。一つは、オ
ーミック電極を第二および第三金属層で覆う構造にする
には、電極形成工程におけるフォトリソグラフィー工程
を二回行わなければならないことである。そのうちの一
回は、第一金属層を第二および第三金属層で覆うように
マスク合わせという方法を採らなければならない。この
マスク合わせはウェーハ表面および裏面の二回行わなけ
ればならない。
【００１２】もう一つの問題点としては、第二金属層と
半導体との界面の密着性の問題がある。通常、第一金属
層であるオーミック電極の電極パターンの形成、オーミ
ック接触を形成する熱処理（以下アロイングと称する）
工程を経た後、第二および第三金属層を真空蒸着法によ
って形成する。オーミック電極形成後の基板表面は、フ
ォトリソグラフィー工程で使用したレジストなどの有機
物や、それ以外のものによって汚染されていることが多
い。したがって、第二および第三の金属層を蒸着する前
に、基板の汚染を除去する工程（通常は酸や有機溶媒な
どによる洗浄）を入れるのが一般的である。しかし、基
板の汚染が除去されずに残っている場合があり、この部
分から電極剥がれが生じることがある。また、第一金属
層と第二および第三金属層の境界は、段差が生じやす
く、その部分から電極剥がれが生じることもある。
半導体との界面の密着性の問題がある。通常、第一金属
層であるオーミック電極の電極パターンの形成、オーミ
ック接触を形成する熱処理（以下アロイングと称する）
工程を経た後、第二および第三金属層を真空蒸着法によ
って形成する。オーミック電極形成後の基板表面は、フ
ォトリソグラフィー工程で使用したレジストなどの有機
物や、それ以外のものによって汚染されていることが多
い。したがって、第二および第三の金属層を蒸着する前
に、基板の汚染を除去する工程（通常は酸や有機溶媒な
どによる洗浄）を入れるのが一般的である。しかし、基
板の汚染が除去されずに残っている場合があり、この部
分から電極剥がれが生じることがある。また、第一金属
層と第二および第三金属層の境界は、段差が生じやす
く、その部分から電極剥がれが生じることもある。
【００１３】そこで本発明は、受発光素子を使用するデ
バイスの小型化、実装材料の低減によるコストダウンに
有利な、配線基板に直接実装できる半導体受発光素子を
製造することを目的として、上記の課題を解決した、電
極構造を特願平８−２００３５０に記載の構造より簡素
化し、電極剥がれが起こらずかつ半田耐性が実装条件に
十分耐えうる半導体受発光素子用の電極を提供するもの
である。
バイスの小型化、実装材料の低減によるコストダウンに
有利な、配線基板に直接実装できる半導体受発光素子を
製造することを目的として、上記の課題を解決した、電
極構造を特願平８−２００３５０に記載の構造より簡素
化し、電極剥がれが起こらずかつ半田耐性が実装条件に
十分耐えうる半導体受発光素子用の電極を提供するもの
である。
【００１４】
【課題を解決するための手段】本発明は、半導体表面上
に順に積層された、半導体とオーミック接合を形成する
第一の金属層と半田などのろう材に浸食されにくくかつ
比較的半田濡れ性が良好な第二の金属層と半田濡れ性が
良好な第三の金属層とからなる半導体受発光素子用の電
極において、前記第一の金属層の厚みが０．３μｍ以上
１．０μｍ以下であることを特徴とする。本発明におい
ては、特に前記第二の金属層が少なくとも０．３μｍ以
上の厚みを有することが好ましい。また本発明において
は、前記第三の金属層の厚みが０．５μｍ以上１．５μ
ｍ以下であることが好ましい。また本発明においては、
前記第二の金属層と第一の金属層の厚みの比率（第二の
金属層の厚み／第一の金属層の厚み）が１．２以上であ
ることが好ましい。また本発明においては、前記第二の
金属層と第三の金属層の厚みの比率（第二の金属層の厚
み／第三の金属層の厚み）が０．３以上１．５以下であ
ることが好ましい。
に順に積層された、半導体とオーミック接合を形成する
第一の金属層と半田などのろう材に浸食されにくくかつ
比較的半田濡れ性が良好な第二の金属層と半田濡れ性が
良好な第三の金属層とからなる半導体受発光素子用の電
極において、前記第一の金属層の厚みが０．３μｍ以上
１．０μｍ以下であることを特徴とする。本発明におい
ては、特に前記第二の金属層が少なくとも０．３μｍ以
上の厚みを有することが好ましい。また本発明において
は、前記第三の金属層の厚みが０．５μｍ以上１．５μ
ｍ以下であることが好ましい。また本発明においては、
前記第二の金属層と第一の金属層の厚みの比率（第二の
金属層の厚み／第一の金属層の厚み）が１．２以上であ
ることが好ましい。また本発明においては、前記第二の
金属層と第三の金属層の厚みの比率（第二の金属層の厚
み／第三の金属層の厚み）が０．３以上１．５以下であ
ることが好ましい。
【００１５】また本発明においては、第一の金属層がＡ
ｕ−Ｂｅ合金、Ａｕ−Ｇｅ合金、Ａｕ−Ｎｉ合金、Ａｕ
−Ｇｅ−Ｎｉ合金あるいはＡｕ、Ａｌ、Ｉｎから選ばれ
た少なくとも一種類の金属であり、第二の金属層がＡｕ
−Ｐｄ合金あるいはＰｄ、Ｎｉから選ばれた少なくとも
一種類の金属であり、第三の金属層がＡｇ、Ａｕ、Ｃｕ
から選ばれた少なくとも一種類の金属であることが好ま
しい。また本発明は、半導体がＳｉ、ＧａＡｓ、ＧａＡ
ｌＡｓ、ＧａＰ、ＩｎＰから選ばれた少なくとも一種類
の半導体であることが好ましい。
ｕ−Ｂｅ合金、Ａｕ−Ｇｅ合金、Ａｕ−Ｎｉ合金、Ａｕ
−Ｇｅ−Ｎｉ合金あるいはＡｕ、Ａｌ、Ｉｎから選ばれ
た少なくとも一種類の金属であり、第二の金属層がＡｕ
−Ｐｄ合金あるいはＰｄ、Ｎｉから選ばれた少なくとも
一種類の金属であり、第三の金属層がＡｇ、Ａｕ、Ｃｕ
から選ばれた少なくとも一種類の金属であることが好ま
しい。また本発明は、半導体がＳｉ、ＧａＡｓ、ＧａＡ
ｌＡｓ、ＧａＰ、ＩｎＰから選ばれた少なくとも一種類
の半導体であることが好ましい。
【００１６】
【発明の実施の形態】本発明は、半導体表面上に順に積
層された、半導体とオーミック接合を形成する第一の金
属層と半田などのろう材に浸食されにくくかつ比較的半
田濡れ性が良好な第二の金属層と半田濡れ性が良好な第
三の金属層とからなる半導体受発光素子用の電極におい
て、前記第一の金属層の厚みが０．３μｍ以上１．０μ
ｍ以下であることを特徴とする。第一の金属層として使
用される金属は、表１に示した金属のうちＡｌ以外は半
田に浸食されやすい金属である。従って第一の金属層は
側面部より半田喰われを起こす可能性がある。この現象
を確かめるために第一の金属層の厚みを変化させ、半田
耐性の評価を行った。
層された、半導体とオーミック接合を形成する第一の金
属層と半田などのろう材に浸食されにくくかつ比較的半
田濡れ性が良好な第二の金属層と半田濡れ性が良好な第
三の金属層とからなる半導体受発光素子用の電極におい
て、前記第一の金属層の厚みが０．３μｍ以上１．０μ
ｍ以下であることを特徴とする。第一の金属層として使
用される金属は、表１に示した金属のうちＡｌ以外は半
田に浸食されやすい金属である。従って第一の金属層は
側面部より半田喰われを起こす可能性がある。この現象
を確かめるために第一の金属層の厚みを変化させ、半田
耐性の評価を行った。
【００１７】なお、これ以後の試験においては、半導体
にはｐ型ＧａＡｓを、第一の金属層にはＡｕ−Ｂｅ系合
金を、第二金属層にはＮｉを、また第三の金属層にはＡ
ｕを使用した。また、第一金属層の厚さは、それを変数
とする場合以外は層厚を０．６μｍに固定した。第二金
属層の厚さは、それを変数とする場合以外は層厚を１．
０μｍに固定した。第三金属層の厚さは、それを変数と
する場合以外は０．８μｍに固定した。ただし、半導体
にｎ型ＧａＡｓを用いた場合にも、第一の金属層として
Ａｕ−Ｇｅ系合金を使用しそれ以外は上記と同様の試験
条件において、以下と同様の試験結果が得られた。
にはｐ型ＧａＡｓを、第一の金属層にはＡｕ−Ｂｅ系合
金を、第二金属層にはＮｉを、また第三の金属層にはＡ
ｕを使用した。また、第一金属層の厚さは、それを変数
とする場合以外は層厚を０．６μｍに固定した。第二金
属層の厚さは、それを変数とする場合以外は層厚を１．
０μｍに固定した。第三金属層の厚さは、それを変数と
する場合以外は０．８μｍに固定した。ただし、半導体
にｎ型ＧａＡｓを用いた場合にも、第一の金属層として
Ａｕ−Ｇｅ系合金を使用しそれ以外は上記と同様の試験
条件において、以下と同様の試験結果が得られた。
【００１８】半田耐性の評価として電極残存率というパ
ラメータを導入する。電極残存率は以下に示す式で定義
される。 電極残存率（％）＝半田ディップ後の電極面積／元の電
極面積×１００ 電極残存率は最低６０％以上必要であり、信頼性を考慮
すると７０％以上が望ましい。半田耐性の評価は半田デ
ィップ条件を２４０℃、１０秒とした。実際の実装条件
としては２３０℃で１０秒を越えない範囲であるので、
上記評価条件において電極残存率が７０％以上であれば
問題ない。
ラメータを導入する。電極残存率は以下に示す式で定義
される。 電極残存率（％）＝半田ディップ後の電極面積／元の電
極面積×１００ 電極残存率は最低６０％以上必要であり、信頼性を考慮
すると７０％以上が望ましい。半田耐性の評価は半田デ
ィップ条件を２４０℃、１０秒とした。実際の実装条件
としては２３０℃で１０秒を越えない範囲であるので、
上記評価条件において電極残存率が７０％以上であれば
問題ない。
【００１９】図４に半田耐性評価結果を示す。横軸は第
一金属層の厚み、縦軸は電極残存率である。図４が示す
ように第一金属層の厚みが１．０μｍ以上になると急激
に電極残存率が低下することが確認された。この結果よ
り第一の金属層の厚みは薄い方が良いといえる。
一金属層の厚み、縦軸は電極残存率である。図４が示す
ように第一金属層の厚みが１．０μｍ以上になると急激
に電極残存率が低下することが確認された。この結果よ
り第一の金属層の厚みは薄い方が良いといえる。
【００２０】しかし、逆にオーミック電極である第一の
金属層が薄くなりすぎると、半導体と第一金属層との界
面の密着性が悪化することが実験的に明らかとなった。
この原因を以下に考察する。半導体と第一金属層をオー
ミック接合させるためには通常熱処理を行う。オーミッ
ク接合は半導体を構成する原子と第一金属層を構成する
原子が相互の領域に拡散する現象でもあるので、半導体
と第一金属層の境界界面は乱れた状態になると考えられ
る。このような界面状態においては、相互拡散した中間
層の性質により、金属−半導体界面が強化される場合も
あるが、中間層が不安定な性質を持つとすればそれに伴
って金属−半導体界面は脆弱化する。本発明の条件にお
いては、後者の脆弱な中間層が形成されていると推測す
る。
金属層が薄くなりすぎると、半導体と第一金属層との界
面の密着性が悪化することが実験的に明らかとなった。
この原因を以下に考察する。半導体と第一金属層をオー
ミック接合させるためには通常熱処理を行う。オーミッ
ク接合は半導体を構成する原子と第一金属層を構成する
原子が相互の領域に拡散する現象でもあるので、半導体
と第一金属層の境界界面は乱れた状態になると考えられ
る。このような界面状態においては、相互拡散した中間
層の性質により、金属−半導体界面が強化される場合も
あるが、中間層が不安定な性質を持つとすればそれに伴
って金属−半導体界面は脆弱化する。本発明の条件にお
いては、後者の脆弱な中間層が形成されていると推測す
る。
【００２１】また、半導体を構成する原子の拡散が第一
金属層上部にまで達し、第一金属層表面の不純物濃度が
高くなることによって、表面の状態を悪化させる可能性
がある。また、その不純物が酸化物になり表面状態を悪
化させる可能性もある。このような現象が生じると、第
一金属層−第二金属層間の密着性も低下する。
金属層上部にまで達し、第一金属層表面の不純物濃度が
高くなることによって、表面の状態を悪化させる可能性
がある。また、その不純物が酸化物になり表面状態を悪
化させる可能性もある。このような現象が生じると、第
一金属層−第二金属層間の密着性も低下する。
【００２２】そこで、第一金属層の厚みをパラメータと
して、電極剥がれとの関係を調べる試験を行った。電極
剥がれの計測は、素子化工程終了時点で剥がれが発生し
ているものとした。電極剥がれの状態を比較するパラメ
ータを歩留まり率とした。すなわち、 歩留まり率（％）＝電極剥がれのないチップ／全チップ
数×１００ として評価した。その結果を図５に示す。第一金属層の
厚みを横軸に、歩留まり率を縦軸に示した。図５より第
一金属層の厚みが０．３μｍ以下になると急激に歩留ま
り率が低下することがわかった。以上の二つの結果を合
わせると、第一金属層の厚みは０．３μｍ以上１．０μ
ｍ以下であることが望ましい。
して、電極剥がれとの関係を調べる試験を行った。電極
剥がれの計測は、素子化工程終了時点で剥がれが発生し
ているものとした。電極剥がれの状態を比較するパラメ
ータを歩留まり率とした。すなわち、 歩留まり率（％）＝電極剥がれのないチップ／全チップ
数×１００ として評価した。その結果を図５に示す。第一金属層の
厚みを横軸に、歩留まり率を縦軸に示した。図５より第
一金属層の厚みが０．３μｍ以下になると急激に歩留ま
り率が低下することがわかった。以上の二つの結果を合
わせると、第一金属層の厚みは０．３μｍ以上１．０μ
ｍ以下であることが望ましい。
【００２３】また本発明は、前記第二の金属層が少なく
とも０．３μｍ以上の厚みを有することが好ましい。第
二金属層は半田耐性を決定する重要な因子である。図６
に第二金属層の厚みと電極残存率の関係を示す。電極残
存率の定義は前述と同様である。この図より第二金属層
であるＮｉの厚みは０．３μｍ付近から満足できる電極
残存率（７０％）になることが確認できる。第一金属層
が１．０μｍの場合も、０．６μｍの場合と比較すると
少しばかり電極残存率が上昇する第二金属層厚の値が上
昇するが、やはり０．３μｍ近傍の値をとる。以上より
第二金属層は、０．３μｍ以上の厚みを有すれば、通常
の実装条件を満足する半田耐性を有すると思われる。さ
らに、信頼性の向上を考慮した場合、０．３μｍ以上の
厚みがあるのが望ましいと考えられる。
とも０．３μｍ以上の厚みを有することが好ましい。第
二金属層は半田耐性を決定する重要な因子である。図６
に第二金属層の厚みと電極残存率の関係を示す。電極残
存率の定義は前述と同様である。この図より第二金属層
であるＮｉの厚みは０．３μｍ付近から満足できる電極
残存率（７０％）になることが確認できる。第一金属層
が１．０μｍの場合も、０．６μｍの場合と比較すると
少しばかり電極残存率が上昇する第二金属層厚の値が上
昇するが、やはり０．３μｍ近傍の値をとる。以上より
第二金属層は、０．３μｍ以上の厚みを有すれば、通常
の実装条件を満足する半田耐性を有すると思われる。さ
らに、信頼性の向上を考慮した場合、０．３μｍ以上の
厚みがあるのが望ましいと考えられる。
【００２４】また本発明は、前記第三の金属層の厚みが
０．５μｍ以上１．５μｍ以下であることが好ましい。
第三の金属層は、本来の役割のみを考えれば必要最小限
の厚みを有すれば良いと考えられる。しかし、本構造を
有する電極においては第三金属層の厚みと電極剥がれに
相関があることを発見した。図７に第三金属層の厚みと
電極剥がれの歩留まり率の関係を示す。図７より、第三
金属層は厚みが０．５μｍ以下あるいは１．５μｍ以上
では歩留まりが低下していることがわかる。この結果の
根本的原因は異種金属間、金属と半導体界面に生じる内
部応力の効果の可能性が強いと考えられる。
０．５μｍ以上１．５μｍ以下であることが好ましい。
第三の金属層は、本来の役割のみを考えれば必要最小限
の厚みを有すれば良いと考えられる。しかし、本構造を
有する電極においては第三金属層の厚みと電極剥がれに
相関があることを発見した。図７に第三金属層の厚みと
電極剥がれの歩留まり率の関係を示す。図７より、第三
金属層は厚みが０．５μｍ以下あるいは１．５μｍ以上
では歩留まりが低下していることがわかる。この結果の
根本的原因は異種金属間、金属と半導体界面に生じる内
部応力の効果の可能性が強いと考えられる。
【００２５】また本発明は、前記第二の金属層と第一の
金属層の厚みの比率（第二の金属層の厚み／第一の金属
層の厚み）が１．２以上であることが好ましい。これ
は、第二金属層と第一金属層の厚みの比率と半田耐性の
相関を調査したことによりわかったことである。図８に
半田耐性と第二金属層と第一金属層の厚みの比率の関係
を示す。半田耐性評価方法は前述した方法と同様であ
る。図８より第二金属層と第一金属層の比率が１．２以
上で電極残存率が高くなる傾向がみられた。この結果
は、第二金属層の厚みは第一金属層の厚みより厚くなけ
れば、実用上の半田耐性が得られないことを表している
と考えられる。
金属層の厚みの比率（第二の金属層の厚み／第一の金属
層の厚み）が１．２以上であることが好ましい。これ
は、第二金属層と第一金属層の厚みの比率と半田耐性の
相関を調査したことによりわかったことである。図８に
半田耐性と第二金属層と第一金属層の厚みの比率の関係
を示す。半田耐性評価方法は前述した方法と同様であ
る。図８より第二金属層と第一金属層の比率が１．２以
上で電極残存率が高くなる傾向がみられた。この結果
は、第二金属層の厚みは第一金属層の厚みより厚くなけ
れば、実用上の半田耐性が得られないことを表している
と考えられる。
【００２６】また本発明は、前記第二の金属層と第三の
金属層の厚みの比率（第二の金属層の厚み／第三の金属
層の厚み）が０．３以上１．５以下であることが好まし
い。上記のような構造を有する半導体受発光素子を作製
する際に、電極剥がれ不良が発生した。この原因を追究
していく段階において電極剥がれが第二金属層と第三金
属層界面での発生率が高いことを確認した。そこで第二
金属層と第三金属層の厚みの比率をパラメータとした試
験を行った。その結果を図９に示す。縦軸に電極剥がれ
による歩留まり率をとり、横軸には第二金属層と第三金
属層の比率をとっている。図９に示した結果より第二金
属層と第三金属層の比率は０．３以上であれば満足でき
る歩留まり率になるが、比率が１．５以上と大きすぎて
も電極剥がれの発生率が高くなった。
金属層の厚みの比率（第二の金属層の厚み／第三の金属
層の厚み）が０．３以上１．５以下であることが好まし
い。上記のような構造を有する半導体受発光素子を作製
する際に、電極剥がれ不良が発生した。この原因を追究
していく段階において電極剥がれが第二金属層と第三金
属層界面での発生率が高いことを確認した。そこで第二
金属層と第三金属層の厚みの比率をパラメータとした試
験を行った。その結果を図９に示す。縦軸に電極剥がれ
による歩留まり率をとり、横軸には第二金属層と第三金
属層の比率をとっている。図９に示した結果より第二金
属層と第三金属層の比率は０．３以上であれば満足でき
る歩留まり率になるが、比率が１．５以上と大きすぎて
も電極剥がれの発生率が高くなった。
【００２７】なお、本発明においては、先に表１に示し
たように、第一の金属層がＡｕ−Ｂｅ合金、Ａｕ−Ｇｅ
合金、Ａｕ−Ｎｉ合金、Ａｕ−Ｇｅ−Ｎｉ合金あるいは
Ａｕ、Ａｌ、Ｉｎから選ばれた少なくとも一種類の金属
であり、第二の金属層がＡｕ−Ｐｄ合金あるいはＰｄ、
Ｎｉから選ばれた少なくとも一種類の金属であり、第三
の金属層がＡｇ、Ａｕ、Ｃｕから選ばれた少なくとも一
種類の金属であることが好ましい。また本発明は、半導
体がＳｉ、ＧａＡｓ、ＧａＡｌＡｓ、ＧａＰ、ＩｎＰか
ら選ばれた少なくとも一種類の半導体である場合に好適
に用いることができる。これらにより、赤外系発光ダイ
オードまたは可視系発光ダイオードのような発光素子あ
るいは受光素子を、直接配線基板に実装することが可能
となった。
たように、第一の金属層がＡｕ−Ｂｅ合金、Ａｕ−Ｇｅ
合金、Ａｕ−Ｎｉ合金、Ａｕ−Ｇｅ−Ｎｉ合金あるいは
Ａｕ、Ａｌ、Ｉｎから選ばれた少なくとも一種類の金属
であり、第二の金属層がＡｕ−Ｐｄ合金あるいはＰｄ、
Ｎｉから選ばれた少なくとも一種類の金属であり、第三
の金属層がＡｇ、Ａｕ、Ｃｕから選ばれた少なくとも一
種類の金属であることが好ましい。また本発明は、半導
体がＳｉ、ＧａＡｓ、ＧａＡｌＡｓ、ＧａＰ、ＩｎＰか
ら選ばれた少なくとも一種類の半導体である場合に好適
に用いることができる。これらにより、赤外系発光ダイ
オードまたは可視系発光ダイオードのような発光素子あ
るいは受光素子を、直接配線基板に実装することが可能
となった。
【００２８】
【実施例】（実施例１）以下、本発明を赤外発光ダイオ
ードに用いた実施例により詳細に説明する。ｎ型ＧａＡ
ｓ基板の上に液相エピタキシャル成長法で順次ｎ型およ
びｐ型のＧａＡｓエピタキシャル層を成長させた基板の
上に、第一の金属層としてｐ型エピタキシャル層表面
（ｐ面）にＡｕ−Ｂｅ系合金を、またｎ型ＧａＡｓ基板
表面（ｎ面）にはＡｕ−Ｇｅ系合金を真空蒸着法により
形成した。この第一の金属層の厚みは各々約０．６μｍ
とした。次に窒素雰囲気中で４５０℃、１０分の条件で
熱処理を行い上記第一の金属層をオーミック接合させ
た。次に真空蒸着法にてｐ面およびｎ面それぞれに第二
金属層としてＮｉ層を、第三金属層としてＡｕ層を形成
した。ここで、第二金属層であるＮｉ層の厚みを約１．
０μｍ、第三金属層であるＡｕ層厚を０．８μｍとし
た。次にフォトリソグラフィー工程により、電極パター
ンを形成した。電極パターンのピッチは３００μｍであ
り、電極形状は２００μｍの正方形状に加工した。な
お、この工程では両面同時にマスクアライメントが行え
る装置を使用した。また、ｐ面側とｎ面側の電極を同一
形状とし、そのパターンを重ね合わせ、最大１０μｍ以
内の精度で両面の電極を合わせた。
ードに用いた実施例により詳細に説明する。ｎ型ＧａＡ
ｓ基板の上に液相エピタキシャル成長法で順次ｎ型およ
びｐ型のＧａＡｓエピタキシャル層を成長させた基板の
上に、第一の金属層としてｐ型エピタキシャル層表面
（ｐ面）にＡｕ−Ｂｅ系合金を、またｎ型ＧａＡｓ基板
表面（ｎ面）にはＡｕ−Ｇｅ系合金を真空蒸着法により
形成した。この第一の金属層の厚みは各々約０．６μｍ
とした。次に窒素雰囲気中で４５０℃、１０分の条件で
熱処理を行い上記第一の金属層をオーミック接合させ
た。次に真空蒸着法にてｐ面およびｎ面それぞれに第二
金属層としてＮｉ層を、第三金属層としてＡｕ層を形成
した。ここで、第二金属層であるＮｉ層の厚みを約１．
０μｍ、第三金属層であるＡｕ層厚を０．８μｍとし
た。次にフォトリソグラフィー工程により、電極パター
ンを形成した。電極パターンのピッチは３００μｍであ
り、電極形状は２００μｍの正方形状に加工した。な
お、この工程では両面同時にマスクアライメントが行え
る装置を使用した。また、ｐ面側とｎ面側の電極を同一
形状とし、そのパターンを重ね合わせ、最大１０μｍ以
内の精度で両面の電極を合わせた。
【００２９】次にこのようにして加工した基板を金属層
のパターンに沿ってダイシングすることにより素子分離
を行った。その後、ダイシングによって生じる素子に残
留したダメージを除去するため、主に電極形成面以外の
側面に湿式エッチングを施した。このようにして得られ
た素子を配線基板上の所定の位置に接着剤などで仮止め
を行った。次に配線基板に仮止めされた素子を半田ディ
ップ法によりろう材によって力学的かつ電気的に接続さ
せた。このときの半田ディップ条件は２３０℃、１０秒
である。このようにして配線基板上に実装した発光素子
を図１に示した。図１で２１は半導体発光素子であり、
２２は第一金属層、２３は第二金属層、２４は第三金属
層、２５は半田などのろう材、２６は配線パターン、２
７は配線基板である。このようにして実装した素子の組
立工程における歩留まり率は９８．５％であった。
のパターンに沿ってダイシングすることにより素子分離
を行った。その後、ダイシングによって生じる素子に残
留したダメージを除去するため、主に電極形成面以外の
側面に湿式エッチングを施した。このようにして得られ
た素子を配線基板上の所定の位置に接着剤などで仮止め
を行った。次に配線基板に仮止めされた素子を半田ディ
ップ法によりろう材によって力学的かつ電気的に接続さ
せた。このときの半田ディップ条件は２３０℃、１０秒
である。このようにして配線基板上に実装した発光素子
を図１に示した。図１で２１は半導体発光素子であり、
２２は第一金属層、２３は第二金属層、２４は第三金属
層、２５は半田などのろう材、２６は配線パターン、２
７は配線基板である。このようにして実装した素子の組
立工程における歩留まり率は９８．５％であった。
【００３０】（比較例１）比較例として、実施例１と同
様に赤外発光ダイオードの素子製造を行った場合につい
て述べる。ただし、実施例１と違う点は第二金属層であ
るＮｉ層厚を０．２μｍとした点である。この素子を半
田ディップ法により配線基板と電気的接続させた。この
ときの組立工程における歩留まり率は４５％であった。
歩留まり率低下の原因は主に電極の半田耐性の不良によ
るものであった。すなわち、半田ディップ時に電極が半
田に浸食され、接続不良が多発したことが原因であっ
た。
様に赤外発光ダイオードの素子製造を行った場合につい
て述べる。ただし、実施例１と違う点は第二金属層であ
るＮｉ層厚を０．２μｍとした点である。この素子を半
田ディップ法により配線基板と電気的接続させた。この
ときの組立工程における歩留まり率は４５％であった。
歩留まり率低下の原因は主に電極の半田耐性の不良によ
るものであった。すなわち、半田ディップ時に電極が半
田に浸食され、接続不良が多発したことが原因であっ
た。
【００３１】（比較例２）別の比較例として、実施例１
と同様に赤外発光ダイオードの素子製造を行った場合
で、金属層厚の条件において、第三金属層厚を０．４μ
ｍとした。この条件ではダイシングダメージを除去する
湿式エッチング工程において、電極剥がれ不良が多発し
た。このときの最終歩留まりは、６５％であった。
と同様に赤外発光ダイオードの素子製造を行った場合
で、金属層厚の条件において、第三金属層厚を０．４μ
ｍとした。この条件ではダイシングダメージを除去する
湿式エッチング工程において、電極剥がれ不良が多発し
た。このときの最終歩留まりは、６５％であった。
【００３２】（比較例３）第一金属層をＧａＡｓ系半導
体とオーミック接合する工程までは、実施例１と同様と
した。次に、第一金属層を第二および第三金属層で側面
まで被覆する構造とするために、該第一金属層をフォト
リソグラフィー工程によりパターン形成した。このと
き、第一金属層のパターンは素子ピッチ３００μｍで、
１４０μｍφの丸形とした。パターン形成に使用した装
置は、実施例１で使用した両面同時にマスクアライメン
トが行える装置である。次に、第二金属層であるＮｉお
よび第三金属層であるＡｕを真空蒸着を行うために基板
の前処理（基板の洗浄）を実施した。この工程の目的
は、主にフォトリソグラフィー工程で使用したレジスト
の残滓物を除去することを目的としている。引き続き第
二金属層および第三金属層を蒸着した後、２００μｍの
正方形のパターンを形成した。このとき、第一金属層で
ある１４０μｍφの丸形パターンが２００μｍの正方形
の中心にくるようにマスク合わせを行った。マスク合わ
せは表裏２回行った。マスク合わせ工程以後の工程は、
実施例１と同様とした。完成された素子における歩留ま
り率は９８．８％であり、実施例１とほぼ同等であっ
た。しかしマスク合わせは、あるレベルの技能が必要で
あり、そのことより人的な制約を受ける。また、作業自
体にもかなりの時間を要するため、他の素子よりも時間
を消費する。実施例１と本比較例３との工程時間数を比
較した場合、本比較例３では１．５倍の時間を要すると
いう結果を得た。
体とオーミック接合する工程までは、実施例１と同様と
した。次に、第一金属層を第二および第三金属層で側面
まで被覆する構造とするために、該第一金属層をフォト
リソグラフィー工程によりパターン形成した。このと
き、第一金属層のパターンは素子ピッチ３００μｍで、
１４０μｍφの丸形とした。パターン形成に使用した装
置は、実施例１で使用した両面同時にマスクアライメン
トが行える装置である。次に、第二金属層であるＮｉお
よび第三金属層であるＡｕを真空蒸着を行うために基板
の前処理（基板の洗浄）を実施した。この工程の目的
は、主にフォトリソグラフィー工程で使用したレジスト
の残滓物を除去することを目的としている。引き続き第
二金属層および第三金属層を蒸着した後、２００μｍの
正方形のパターンを形成した。このとき、第一金属層で
ある１４０μｍφの丸形パターンが２００μｍの正方形
の中心にくるようにマスク合わせを行った。マスク合わ
せは表裏２回行った。マスク合わせ工程以後の工程は、
実施例１と同様とした。完成された素子における歩留ま
り率は９８．８％であり、実施例１とほぼ同等であっ
た。しかしマスク合わせは、あるレベルの技能が必要で
あり、そのことより人的な制約を受ける。また、作業自
体にもかなりの時間を要するため、他の素子よりも時間
を消費する。実施例１と本比較例３との工程時間数を比
較した場合、本比較例３では１．５倍の時間を要すると
いう結果を得た。
【００３３】
【発明の効果】本発明は、半導体受光素子あるいは発光
素子に対してオーミック電極である第一の金属層を形成
し、その上に半田喰われに強くかつ比較的半田濡れ性の
良い第二の金属層を形成し、さらにその上に半田濡れ性
の良い第三の金属層を形成した電極において、電極剥が
れが起こらずかつ半田耐性が実装条件に十分耐えうる電
極構造の条件を明らかにした。また、本発明の電極構造
により、電極形成工程も簡略になり、工程内の処理歩留
まりの向上が達成された。このような電極構造を有する
半導体発光素子あるいは受光素子は配線基板に直接実装
することが可能となり、その結果このような素子を用い
る半導体デバイスの小型化および高密度化が実現でき
た。
素子に対してオーミック電極である第一の金属層を形成
し、その上に半田喰われに強くかつ比較的半田濡れ性の
良い第二の金属層を形成し、さらにその上に半田濡れ性
の良い第三の金属層を形成した電極において、電極剥が
れが起こらずかつ半田耐性が実装条件に十分耐えうる電
極構造の条件を明らかにした。また、本発明の電極構造
により、電極形成工程も簡略になり、工程内の処理歩留
まりの向上が達成された。このような電極構造を有する
半導体発光素子あるいは受光素子は配線基板に直接実装
することが可能となり、その結果このような素子を用い
る半導体デバイスの小型化および高密度化が実現でき
た。
【図１】本発明の半田耐性電極を有する実施例１に係わ
る半導体発光素子の実装例を示す断面図。
る半導体発光素子の実装例を示す断面図。
【図２】（ａ）従来の樹脂モールド型の半導体発光素子
を示す側面図。 （ｂ）従来の樹脂モールド型の半導体発光素子を示す平
面図。
を示す側面図。 （ｂ）従来の樹脂モールド型の半導体発光素子を示す平
面図。
【図３】従来の半田耐性電極を有する半導体受発光素子
の実装例を示す断面図。
の実装例を示す断面図。
【図４】第一の金属層厚と半田耐性の関係を示す図。
【図５】第一の金属層厚と電極剥がれの関係を示す図。
【図６】第二の金属層厚と半田耐性の関係を示す図。
【図７】第三の金属層厚と電極剥がれの関係を示す図。
【図８】第二の金属層と第一の金属層の厚みの比率と半
田耐性の関係を示す図。
田耐性の関係を示す図。
【図９】第二の金属層と第三の金属層の厚みの比率と電
極剥がれの関係を示す図。
極剥がれの関係を示す図。
１１ 半導体接続部 １２ リード端子 １３ 発光素子 １６ 上面電極 １７ 金線 １８ 台 １９ リード端子 ２０ 樹脂 ２１ 半導体発光素子 ２２ 第一金属層 ２３ 第二金属層 ２４ 第三金属層 ２５ ろう材（半田） ２６ 配線パターン ２７ 配線基板
Claims (7)
- 【請求項１】 半導体表面上に順に積層された、半導体
とオーミック接合を形成する第一の金属層と半田などの
ろう材に浸食されにくくかつ比較的半田濡れ性が良好な
第二の金属層と半田濡れ性が良好な第三の金属層とから
なる半導体受発光素子用の電極において、前記第一の金
属層の厚みが０．３μｍ以上１．０μｍ以下であること
を特徴とする半導体受発光素子用の電極。 - 【請求項２】 前記第二の金属層が少なくとも０．３μ
ｍ以上の厚みを有することを特徴とする請求項１記載の
半導体受発光素子用の電極。 - 【請求項３】 前記第三の金属層の厚みが０．５μｍ以
上１．５μｍ以下であることを特徴とする請求項１乃至
２記載の半導体受発光素子用の電極。 - 【請求項４】 前記第二の金属層と第一の金属層の厚み
の比率（第二の金属層の厚み／第一の金属層の厚み）が
１．２以上であることを特徴とする請求項１乃至３記載
の半導体受発光素子用の電極。 - 【請求項５】 前記第二の金属層と第三の金属層の厚み
の比率（第二の金属層の厚み／第三の金属層の厚み）が
０．３以上１．５以下であることを特徴とする請求項１
乃至４記載の半導体受発光素子用の電極。 - 【請求項６】 第一の金属層がＡｕ−Ｂｅ合金、Ａｕ−
Ｇｅ合金、Ａｕ−Ｎｉ合金、Ａｕ−Ｇｅ−Ｎｉ合金ある
いはＡｕ、Ａｌ、Ｉｎから選ばれた少なくとも一種類の
金属であり、第二の金属層がＡｕ−Ｐｄ合金あるいはＰ
ｄ、Ｎｉから選ばれた少なくとも一種類の金属であり、
第三の金属層がＡｇ、Ａｕ、Ｃｕから選ばれた少なくと
も一種類の金属であることを特徴とする請求項１乃至５
記載の半導体受発光素子用の電極。 - 【請求項７】 半導体がＳｉ、ＧａＡｓ、ＧａＡｌＡ
ｓ、ＧａＰ、ＩｎＰから選ばれた少なくとも一種類の半
導体であることを特徴とする請求項１乃至６記載の半導
体受発光素子用の電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35967497A JPH11191640A (ja) | 1997-12-26 | 1997-12-26 | 半導体受発光素子用の電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35967497A JPH11191640A (ja) | 1997-12-26 | 1997-12-26 | 半導体受発光素子用の電極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11191640A true JPH11191640A (ja) | 1999-07-13 |
Family
ID=18465716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35967497A Pending JPH11191640A (ja) | 1997-12-26 | 1997-12-26 | 半導体受発光素子用の電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11191640A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7679091B2 (en) | 2007-04-18 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion element having a semiconductor and semiconductor device using the same |
| US9095066B2 (en) | 2008-06-18 | 2015-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Printed board |
-
1997
- 1997-12-26 JP JP35967497A patent/JPH11191640A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7679091B2 (en) | 2007-04-18 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion element having a semiconductor and semiconductor device using the same |
| US9095066B2 (en) | 2008-06-18 | 2015-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Printed board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10825755B2 (en) | Method of forming a packaged semiconductor device having enhanced wettable flank and structure | |
| JP4020977B2 (ja) | 光放射デバイスの製造方法 | |
| US10431560B2 (en) | Molded semiconductor package having an optical inspection feature | |
| EP0606522B1 (en) | Semiconductor device and methods for producing and mounting the semiconductor device | |
| US5675177A (en) | Ultra-thin noble metal coatings for electronic packaging | |
| US3760238A (en) | Fabrication of beam leads | |
| US8309377B2 (en) | Fabrication of reflective layer on semiconductor light emitting devices | |
| US5907786A (en) | Process for manufacturing a flip-chip integrated circuit | |
| JP2001185670A (ja) | リードフレームとその製法 | |
| US6706561B2 (en) | Method for fabricating preplated nickel/palladium and tin leadframes | |
| JPH06291079A (ja) | 半導体装置及びその製造方法 | |
| US4187599A (en) | Semiconductor device having a tin metallization system and package containing same | |
| JP3755166B2 (ja) | 半導体装置の製造方法 | |
| JPH11191640A (ja) | 半導体受発光素子用の電極 | |
| US5473192A (en) | Unitary silicon die module | |
| US5236873A (en) | Method for contacting a semiconductor component | |
| JPS6395661A (ja) | 半導体素子電極 | |
| JPH1051033A (ja) | 半導体受発光素子 | |
| US6531715B1 (en) | Multilayer contact electrode for compound semiconductors and production method thereof | |
| JP4011257B2 (ja) | 発光素子およびその製造方法 | |
| JPH11204828A (ja) | 発光ダイオードの製造方法 | |
| JPH07130790A (ja) | 半導体装置の電極構造 | |
| JPS61231760A (ja) | 化合物半導体素子 | |
| CN1319129C (zh) | 焊锡凸块的形成方法 | |
| JP2001077049A (ja) | 半導体素子、半導体装置、及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060808 |