JP2001185670A - リードフレームとその製法 - Google Patents

リードフレームとその製法

Info

Publication number
JP2001185670A
JP2001185670A JP2000374547A JP2000374547A JP2001185670A JP 2001185670 A JP2001185670 A JP 2001185670A JP 2000374547 A JP2000374547 A JP 2000374547A JP 2000374547 A JP2000374547 A JP 2000374547A JP 2001185670 A JP2001185670 A JP 2001185670A
Authority
JP
Japan
Prior art keywords
palladium
layer
lead frame
nickel
segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000374547A
Other languages
English (en)
Inventor
Donald C Abbott
シー、アボット ドナルド
E Mitchell Michael
イー、ミッチェル マイケル
R Mall Paul
アール、モール ポール
W Lom Douglas
ダブリュ、ロム ダグラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2001185670A publication Critical patent/JP2001185670A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C30/00—Coating with metallic material characterised only by the composition of the metallic material, i.e. not characterised by the coating process
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C25D5/14—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium two or more layers being of nickel or chromium, e.g. duplex or triplex layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48764—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48864—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【課題】 低コストで、結合能力の高いリードフレー
ム。 【解決手段】 集積回路チップ組立てに使われるリード
フレームが、ベース金属を覆うニッケルの接着層を持つ
ベース金属構造と、このニッケル層の上にあるパラジウ
ムの接着被膜と、このパラジウム被膜の上にあるパラジ
ウムの接着層とを有し、これがボンディング・ワイヤ取
付け及びはんだ取付けに適したリードフレームの区域を
選択的に覆っている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は全体的に半導体デ
バイス及びプロセスの分野、更に具体的に言えば、集積
回路デバイスに対するリードフレームの材料と製造に関
する。
【０００２】
【従来の技術及び課題】半導体デバイスに対するリード
フレームは、半導体デバイス並びにその作用の幾つかの
必要に同時に役立つように発明された（米国特許＃３，
７１６，７６４号及び＃４，０３４，０２７）。第１
に、リードフレームは、半導体チップ、普通は集積回路
（ＩＣ）チップをしっかりと位置ぎめする安定な支持パ
ッドになる。パッドを含むリードフレームが導電材料で
作られているから、パッドは、必要なとき、半導体デバ
イスを含む回路が必要とする任意の電位、特にアース電
位にバイアスすることが出来る。第２に、リードフレー
ムは種々の電気導体をチップのごく近くに持ってくる為
の複数個の導電セグメントを持っている。セグメントの
（「内側」）先端とＩＣ面上の導体パッドの間に残って
いる隙間が、典型的には、ＩＣ接点パッドとリードフレ
ームのセグメントに個別に結合された細い金属ワイヤに
よって架橋される。勿論、ワイヤ・ボンディング技術
は、（内側の）セグメント先端で確実な溶着部が形成出
来ることを意味している。第３に、リード・セグメント
のＩＣチップから離れた端（「外側」先端）は、例え
ば、印刷回路基板を組立てる為に、「他の部分」又は
「外界」に電気的及び機械的に接続する必要がある。圧
倒的な多数の電子的な用途では、この取付けははんだ付
けによって行われる。勿論、はんだ付け技術は、（外
側）セグメント先端で確実なぬれ及びはんだ接触を実施
することが出来ることを意味している。普通は、薄い
（約１２０乃至２５０ μｍ）板金から、単体のリード
フレームを製造する。製造し易さの為に、普通に選ばれ
る出発材料は、銅、銅合金、鉄−ニッケル合金（例えば
所謂「合金４２」）、及びインバールである。リードフ
レームの所望の形がエッチングで作られるか、又はもと
の板金から打ち抜かれる。こうすることにより、リード
フレームの個別のセグメントは、細い金属ストリップの
形をしており、その特定の幾何学的な形は設計によって
決定される。大抵の目的では、典型的なセグメントの長
さは、その幅よりずっと長い。
【０００３】１９９５年６月１４日に発行されたヨーロ
ッパ特許＃０ ３３５ ６０８ Ｂ１（アボット、「腐
食を少なくしたリードフレーム」）には、ガルバニック
電位の力が、ベース金属のイオンが上面に移動するのを
助け、そこでイオンが腐食生成物を形成することによる
腐食を受けないパラジウムめっきのリードフレームが紹
介されている。この特許は、（ベース金属の上の）ニッ
ケル、パラジウム／ニッケル合金、ニッケル及びパラジ
ウム（一番外側）で構成された一連の層を記載してい
る。この技術は半導体業界で広く受け容れられている。
リードフレームに組立てた後、大抵のＩＣは、普通は成
形プロセスでプラスチック材料によって、カプセル封じ
される。成形コンパウンドは、エポキシをベースとした
熱硬化コンパウンドであるのが普通であるが、リードフ
レームと、それがカプセル封じするデバイスの部分とに
対して良好な接着力を持つことが重要である。リードフ
レームの一番外側の層として上に述べたパラジウムは、
成形コンパウンドに対する接着力が優れている。都合の
悪いことに、パラジウムは高価である。その価格は、こ
こ１０年に、金の価格の約１／３から金より約２０％高
いところまで上昇した。半導体製造に於けるコスト切下
げ圧力により、使われるパラジウム層の厚さをそれまで
の厚さの約１／３に薄くする努力が開始された。こうい
う薄さでは、パラジウムはその下にあるニッケルの酸化
を防止することが出来ず、その為にそのはんだ付け能力
が抑制される。半導体の製造に導入された方法は、酸化
を防ぐ為に、パラジウムの表面の上に薄い金層を用い
る。関連する一例が、１９９９年１月１２日に発行され
た米国特許＃５，８５９，４７１号（クライシ他、「補
強外側リードを持つＴＡＢテープ・リードフレームを有
する半導体デバイス」）に記載されている。しかし、こ
ういう方法も高価につき、成形コンパウンドに対するリ
ードフレームのセグメントの接着力が著しく抑制され、
その為熱機械的な応力試験で剥離する惧れがある。更
に、リードフレーム全体をめっきすれば、リードフレー
ムがニッケルと異なる面を持っているかどうかを可視的
な検査で決定することが困難になる。ところが、このよ
うな標準的な簡単な検査は、製造上の実務では非常に望
ましい。最後に挙げるからといって、その影響が小さい
わけではないが、めっき又はリードフレームの表面処理
は、リード・セグメントの外側先端のはんだ付け能力を
保つか或いは促進するものでなければならない。
【０００４】この発明が関係を持つ、１９９９年６月８
日に出願された米国特許出願＃ ６０／１３８，０７０
には、（はんだ層をめっきする方法と組合わせる）厚さ
を薄くしたパラジウム層の製造方法が記載されている。
しかし、この方法でも、消費するパラジウムが依然とし
て多すぎる為、十分なコスト切下げが達成されない。そ
こで、パラジウム層の厚さを薄くすることと併せて、は
んだ付け能力、結合能力、成形コンパウンドに対する接
着能力及び可視検査によるコントラストを持つリードフ
レームに対する低コストの信頼性のある大量生産方法に
対する緊急の必要が生じた。リードフレーム及びその製
造方法は、異なる半導体製品系列並びに広い範囲の設計
及び組立ての変動に対して用いることが出来る位に融通
性があると共に、プロセスの歩留まり及びデバイスの信
頼性を改善するという目標に向かって改善を達成するも
のでなければならない。こういう技術革新が、新しい製
造機械の投資を必要としないように、既に取付けられて
いる設備に基づいて達成されることが好ましい。
【０００５】
【課題を解決する為の手段及び作用】この発明では、半
導体集積回路（ＩＣ）のリードフレームに対し、ベース
金属を完全に覆うニッケルのめっき層を持つベース金属
が、ニッケル層の上に、ボンディング・ワイヤの取付け
及びはんだの取付けに適したリードフレームの区域を選
択的に覆うパラジウムのめっき層を持っている。更に、
パラジウムのめっきした薄膜が、カプセル封じの成形コ
ンパウンドに対するリードフレームの優れた接着力を保
証する。この発明は高密度ＩＣ、特に入力／出力又は接
点パッドの数が多いこのようなＩＣ、並びに印刷回路基
板アセンブリで表面実装を必要とするパッケージ内のデ
バイスに関係する。このようなＩＣは、標準形のリニア
及びロジック製品、ディジタル信号プロセッサ、マイク
ロプロセッサ、ディジタル及びアナログ・デバイス、高
周波及び大電力装置及び大面積及び小面積の両方のチッ
プの分野のような多くの半導体デバイスの系列に見られ
る。この発明は、従来の銅をベースとしたパラジウムめ
っきのリードフレームに比較して、半導体パッケージ、
特にプラスチック成形パッケージのコストをかなり切下
げる。この発明の一面は、リードフレームの結合能力及
びはんだ付け能力を保つと同時にプラスチック成形コン
パウンドに対する確実な接着力を改善しながら、コスト
の高い貴金属、特にパラジウムの量を減らす技術を提供
することである。この発明の別の一面は、既に取付けら
れている製造設備を基本とすることにより、設備変更の
コスト及び新しい資本投下をせずに、こういう目標を達
成することである。この発明の別の一面は、既に確立さ
れているワイヤ・ボンディング方法を変えないままに続
けることが出来、且つ確立されているボード取付け方法
を変えずに続けることが出来るように、リードフレーム
を作ることである。この発明の別の一面は、簡単な低コ
ストの可視的な検査に基づく製造の品質検査を導入する
ことである。この検査は、リードフレームを組立てプロ
セスの流れに送り出す前に、正しいリードフレームを選
択して、それを適切に準備することを保証する。
【０００６】この発明の別の一面は、スポット境界に対
する許容公差を弛くするパラジウム・スポットめっき技
術を導入して、リードフレームの製造を単純にすると共
に、製造コストを切下げることである。これらの面が、
大量生産に適したマスク及びデポジッション方法に関す
るこの発明の教示によって達成された。リードフレーム
の準備の種々の変形も採用して成功を収めた。スルーホ
ール・リードフレームに特に用いられるこの発明の第１
の実施例では、リード・セグメントの外側の端の上面及
び下面（並びに、勿論、リードの内側の端のワイヤ・ボ
ンディング区域）の上にスポットめっきのパラジウムが
デポジットされる。表面実装リードフレームに特に用い
られるこの発明の第２の実施例では、マザーボードに対
するはんだ取付けに関係するリード・セグメントの外側
の端の下面（並びにリードの内側の端のワイヤ・ボンデ
ィング区域）の上にだけ、スポットめっきのパラジウム
がデポジットされる。全ての実施例で、はんだ付け能
力、結合能力、プラスチックに対する接着力及び耐食性
が実証されている。この発明では、リードフレームの表
面はニッケル、ニッケル酸化物及びパラジウムの性格を
持つ。この組合せが、純粋なパラジウムを持つ表面と比
べて、銅のクリープ腐食を妨げる。この発明に従って準
備されたリードフレームは、パッケージのリード・セグ
メントを曲げることに基づいて、表面実装技術に首尾よ
く使うことが出来る。この発明が表す技術的な進歩並び
にその色々な面は、添付の図面並びに特許請求の範囲に
記載された新規な特徴と共に考慮するとき、この発明の
好ましい実施例について以下説明するところから明らか
になろう。
【０００７】
【実施例】この発明は、ワイヤ・ボンディングによる相
互接続及びその最終的なカプセル封じを含めて、そのリ
ードフレームの連続的な構成には、種々の金属のデポジ
ットした層を使うが、半導体ＩＣをリードフレームの上
に組立てること、並びにリードフレームが品質に関係す
る可視検査及び基板に対する確実なはんだ取付けが出来
るようにするように、これらのリードフレームを製造す
る方法に関係する。この発明はリードフレームの機能を
最大にしながら、リードフレームのコストを切下げる。
この発明は、次に述べるような設計の特徴を持つ半導体
技術に使われる任意のリードフレーム及び任意の基板に
最もよく使われる。通常、ＩＣチップを支持する為のチ
ップ取付けパッドはリード・セグメントによって取り囲
まれており、各々のリード・セグメントがチップ・パッ
ドの近くにある第１の端及びチップ・パッドから離れた
ところにある第２の端を持っている。この為、この発明
は、ＰＤＩＰ、ＳＯＩＣ、ＱＦＰ、ＳＳＯＰ、ＴＱＦ
Ｐ、ＴＳＳＯＰ及びＴＶＳＯＰのような種類の半導体パ
ッケージに用いられる。この明細書の定義として、リー
ドフレームの出発材料が「ベース金属」と呼ばれ、これ
は金属の種類を表す。この為、「ベース金属」という言
葉は、（貴金属に対して対照的に）電気化学的な意味又
は構造的な意味に解釈してはならない。リードフレーム
のベース金属は、典型的には銅又は銅合金である。この
他の選択としては、真鍮、アルミニウム、鉄−ニッケル
合金（「合金４２」）及びインバールがある。
【０００８】リードフレーム・セグメントは半導体の組
立てに於ける５つの要求を満たさなければならない。 １）リードフレームは、他の部分に対するはんだ取付け
の為、チップ取付けパッドから離れたセグメントの端
（「外側セグメント」）を持っていなければならない。 ２）リードフレームは、ワイヤによる相互接続の為のボ
ンド取付けの為、チップ取付けパッドの近くにあるセグ
メントの端（「内側セグメント」）を持っていなければ
ならない。 ３）リードフレームはセグメントを形成及び曲げる為の
延性を持つ外側セグメントを持っていなければならな
い。 ４）リードフレームの表面は、成形コンパウンドに対す
る接着力を持っていなければならない。 ５）リードフレーム・セグメントは耐食性を持っていな
ければならない。この発明の教示するところとして、要
求１）は、リードフレームのベース金属を完全に覆うニ
ッケル層をデポジットし、次に、はんだ継手を作らなけ
ればならない場所で、パラジウム層を選択的にめっきす
ることによって、満たされる。特に（デバイスのスルー
ホール・アセンブリの為の）ピン形の外側セグメントの
端を持つリードフレームに用いられるこの発明の第１の
実施例では、セグメントの端の両面にパラジウムがめっ
きされる。特に、（デバイスの表面実装アセンブリの為
の）ガルウィング形又はＪ字形のセグメントの外側端を
持つリードフレームに用いられるこの発明の第２の実施
例では、アセンブリ・ボードの方を向いたセグメントの
端の面の上にだけ、パラジウムがめっきされる。
【０００９】この発明は、最初にニッケル層をめっきし
て、上に述べたようにリードフレームのベース金属を全
面的に覆い、次にニッケル層の上に薄いパラジウム層を
めっきして、リードフレームの内、ボンディング・ワイ
ヤの取付け（及びチップの取付け）用の区域を選択的に
覆うことにより、要求２）を満たす。パラジウムの場
合、確実なボンディング・ワイヤの取付け（ステッチ・
ボンド、ボール・ボンド又はくさびボンド）の為には、
薄い層で十分である。この発明は、要求１）を満たす為
に用いられるニッケル層の厚さ及び構造を選択すること
によって、要求３）を満たす。ニッケル層の厚さ及びデ
ポジッション方法は、この層が延性を保証して、外側リ
ード・セグメントの曲げ及び形成を出来るように選ばな
ければならない。この発明は、要求２）を満たす為に用
いられるめっき過程と同時に、リードフレームのニッケ
ル面全体の上にパラジウムの薄膜をデポジットすること
によって、要求４）を満たす。この為、この面は、熱硬
化成形コンパウンド及びその他のカプセル封じ材料に対
するリードフレームの接着力を最大にすることを狙った
量のニッケル酸化物を形成する。この発明は、銅ベース
の上にデポジットされる一連の層により、要求５）を満
たす。混合流れガス腐食試験に於ける改良された耐食性
は、ニッケル、ニッケル酸化物及びパラジウムの性格を
持つこの発明によって達成されたリードフレームの表面
に由るものである。この表面が、（純粋なパラジウムを
持つ面と比較して）銅のクリープ腐食を妨げるが、これ
が露出面の貴性（nobility）の作用である。この発明で
は、要求１）及び２）を満たす為に必要なパラジウム層
が、選択的なめっき過程によってデポジットされる。パ
ラジウムのデポジッションのこの選択的な特性は、一時
的なマスク工程によって達成される。この工程は、リー
ドフレームの内、パラジウム層を受けるようにした部分
だけを、露出したままに残す。このようなマスクの範囲
の一例が図１に示されており、この図は、典型的な半導
体デュアル・イン・ライン・デバイスに対する、連続的
なストリップから取り出した１個の（くし形）リードフ
レーム単位を示している。リードフレーム単位の一時的
にマスクされた部分は陰影線が施されており、露出部分
は陰影線を施していない。マスクされていない部分は、
リードフレームの外側リード・セグメント１１１、内側
リード・セグメント１１２の別の部分１１２ａ及びチッ
プ取付けパッド１３０を含む。
【００１０】この明細書で定義したように、各々のリー
ド・セグメント１１０は、チップ取付けパッド１１３の
近くにある第１の端１１２ａ、及びチップ取付けパッド
１１３から離れた第２の端１１１を持っている。図１の
デュアル・イン・ライン形リードフレームでは、第２の
セグメントの端１１１は、外側リードを表す（しかし、
ある表面実装リードフレームでは、セグメントの機能は
２つの別々の部分として設計することが出来る）。図１
の例では、リードフレーム単位が、１６ピンのデュアル
・イン・ライン形プラスチック・パッケージ（ＰＤＩ
Ｐ）用に設計されているので、１６個のリード・セグメ
ント１１０を有する。要約すれば、パラジウムめっきを
受ける露出部分は、リード・セグメント１１０の第１の
端１１２ａ、リード・セグメントの第２の端１１１及び
チップ取付けパッド１３０を含む。パラジウム層の選択
的なめっきの後、図１の線‘Ａ−Ａ’で切った断面は、
図２の２００で全体を示した略図のようになるが、この
図は見易くする為に、垂直方向に拡大してある。銅又は
銅合金のベース・シート２０１は、１００乃至３００
μｍの範囲内の好ましい厚さを持つが、これより薄いシ
ートにすることも可能である。こういう厚さ範囲での延
性により、任意のセグメントを曲げて形成する作業に要
求される５乃至１５％の伸びが得られる。リードフレー
ムが出発材料の板金から打ち抜かれ、又はエッチングさ
れる。打ち抜いた又はエッチングされたリードフレーム
を最初に２０乃至９０℃で、アルカリ性予備洗浄溶液内
に数秒乃至３分までの間、浸漬する。これによって油、
グリス、泥、汚れ及びその他の汚染物が除かれる。洗浄
の後、リードフレームを次に酸活性化浴に室温で数秒乃
至５分までの間、浸漬する。この浴は、好ましくは約３
０乃至６０ ｇ／ｌの濃度で、硫酸溶液、塩酸溶液又は
その他の酸溶液で構成される。この溶液が、銅酸化物を
取り除き、金属銅酸化物の表面を、金属ニッケルのデポ
ジッションを受ける用意が出来た活性化状態に残す。ニ
ッケル層２０２が、約５０乃至１５０ ｎｍの範囲内の
厚さで電気めっきされる。次にデポジットされる層２０
３は、ニッケルと、パラジウム、ロジウム、金銀及び白
金から成る群から選ばれた貴金属との間の合金である。
好ましい選択はパラジウムであり、６０乃至８０％のパ
ラジウムにする。合金層は電気めっきにより、約２５及
び１５０ ｎｍの厚さにデポジットされる。その主な目
的が、腐食に対する保護であるから、凝集性であるべき
である。重要な層２０４は、好ましくは約０．５乃至３
μｍの厚さにデポジットされた電気めっきニッケルで
ある。このニッケル層は、どのリードフレーム・セグメ
ントの曲げ及び形成過程でも展性があるようにする為
に、延性がなければならない。更に、ニッケル表面は、
はんだ付け過程でぬれることが出来るようになってい
て、はんだ合金又は導電性接着剤を首尾よく使うことが
出来るようにしなければならない。２つのニッケル層及
びニッケル合金層の合計の厚さは、約６５０乃至４００
０ｎｍの範囲内である。
【００１１】図２の実施例の次にデポジットされる層
は、パラジウム、ロジウム、金及び銀から成る群から選
ばれた電気めっきされた貴金属で構成される層２０５及
び２０６である。層２０５及び２０６は、プロセスの同
じ工程でデポジットされるので（後述の「ホイール・シ
ステム」参照）同じ材料で作られる。好ましい実施例は
パラジウムである。この発明では、層１０５は、パラジ
ウムが選ばれるとき、厚さが約１乃至５ ｎｍの薄膜で
ある。こういう薄さでは、消費されるパラジウム材料は
ごくわずかであり、その下にある層２０４からの若干の
ニッケルが、パラジウムを通って拡散し、表面でニッケ
ル酸化物に酸化することが出来る。この結果、表面は、
ニッケル／ニッケル酸化物／パラジウムを組合わせた性
格を持ち、露出面の貴性が低下する。この事実が、露出
面の貴性の作用である、リードフレームの銅のクリープ
腐食を少なくする。更に、この発明にとって、上に述べ
たパラジウム被膜が、熱可塑性成形コンパウンドに対し
て優れた接着力を持つことが枢要であり、これはパッケ
ージの剥離並びに評判の悪い「ポップコーン効果」のよ
うな関連する劣化を避ける為に不可欠の属性である。層
２０６は、厚さ約７０乃至９０ ｎｍである。この発明
では、これらの層は、上に述べたマスク工程でマスクさ
れていないリードフレームの表面の上にデポジットされ
る。図２では、パラジウム層の部分が、「離れた」セグ
メントの端の区域で、リードフレームの第１の面２２０
の上にデポジットされ、層２０６ａを形成すると共に、
リードフレームの第２の面２３０にデポジットされて、
層２０６ｂを形成する。パラジウム層の両方の部分が、
はんだ取付けがうまくいくようにする為の予備的条件と
なる。更に、パラジウム層の部分が、「近い」セグメン
トの端の区域で、リードフレームの第１の面２２０にデ
ポジットされて、層２０６ｃを形成する。これらのパラ
ジウム部分は、首尾よいボンド・ワイヤの取付け（ステ
ッチ・ボンド、ボール・ボンド及びくさびボンド）が出
来るようにする為の予備的条件となる。
【００１２】７０乃至９０ ｎｍの厚さ範囲では、パラ
ジウムは、めっきされた区域とそれに隣接する薄いパラ
ジウム被膜の面との間の可視的な区別がつくようにす
る。覆われている区域及び覆われていない区域の間のこ
のコントラストは、肉眼でも容易に認めることが出来、
従って、製造プロセスの制御に於ける自動化した可視検
査によく適しており、製品の品質の保証に寄与する。溶
液から連続的なストリップに金属を選択的にデポジット
する方法は幾つかある。リードフレームの大量生産で
は、連続的なストリップ又はリール・ツー・リールのめ
っきが有利であり、それが普通のやり方である。リード
・セグメントの第１の端の上のパラジウムめっきの境界
に対して許される弛い許容公差に基づき、この発明の好
ましいデポジッション方法は、所謂「ホイール・システ
ム」である。プロセスの工程は次の通りである。 ＊＊ホイール・システム ＊開口を設けた大きな直径のホイールの上に材料を動か
して、溶液が材料に流れるようにする。 ＊開口がめっきの場所を定める。割出しピンがリードフ
レームにあるパイロット孔（図３に３７と記す）に係合
する。 ＊支持ベルトを使って、材料をホイールの上に保持し、
材料の裏側をマスクする。 ＊陽極がホイールの内側で不動である。利点 ：速い。選択的なめっきの間、材料は決して止まら
ない。タイミングの問題がない。ポンプ、整流器及び駆
動装置が連続的にオンである。装置が機械的に複雑では
ないから、低コストである。欠点 ：めっきの境界がばらばらであり、スポットの位置
ぎめが不良で、洩れ出す惧れがあることは、この発明に
とって重大な問題ではない。
【００１３】図３Ａ及び３Ｂは、この発明によるリード
フレームを製造する為に使われる「ホイール・システ
ム」装置の重要な部分を略図で示す。図３Ａは、前に述
べたニッケル予備めっきステーションから到着する連続
的なリードフレーム・ストリップ３０１を示しており、
それが入口区域３０２から装置のホイール及びマスク部
分を連続的に進んで出口区域３０４に進む。ホイール及
びマスク部分は、プラスチック・ホイール３０３とゴム
・マスク・ベルト３０５とで構成されている。ベルトの
張力は、精密なマスク作用が行われるように、調節可能
である。図３Ｂに更に詳しく示したプラスチック・ホイ
ール３０３は、スポット開口３０３ａ及び割出しピン３
０３ｃを持っている。めっき溶液がホイール・システム
の中心領域から陽極及びスパージャ３０７を通って圧送
され、溶液を吹付ける（陰極３１０は入口区域３０２の
前にある）。比較的厚いパラジウム層がホイール及びマ
スク部分の中でめっきされる。図３Ａに示す１つのめっ
き部分が、リードフレームの第１の面に作用し、図３Ａ
には示していない同じような部分が第２の面に作用す
る。これと対照的に、この発明にとって非常に重要な薄
いパラジウム被膜は、入口区域３０２及び出口区域３０
４でめっきされる。リードフレーム・ストリップが、こ
れらの区域を高速で通過し、周囲のめっき溶液の濃度は
低い。区域３０４を出た後、リードフレーム・ストリッ
プ３０１が洗浄及び乾燥ステーションと一層の処理工程
に進む。これよりもっと精密であるが、同時に更にコス
トがかかって一層遅い選択的なめっき方法は、歩進及び
繰返し方法である。 ＊＊歩進及び繰返し ＊選択的めっきヘッド内でリードフレーム材料を停止さ
せる。 ＊ゴム・マスク・システムが材料をクランプする。 ＊めっき溶液を材料に噴射する。 ＊電流を加える。 ＊電流を切る。 ＊溶液を遮断する。 ＊ヘッドを開く。 ＊材料を移動させる。利点 ：縁の明確さが優れた非常に鮮鋭なめっきスポット
になる。割出し孔、ピン及びフィードバック観察装置と
共に使うとき、スポットの位置ぎめ能力が非常によい。欠点 ：遅い。選択的めっきの間、材料は停止しなければ
ならない。高価な装置を購入して保守をしなければなら
ない。タイミングの問題がある。可動部分がたくさんあ
る。
【００１４】図１及び２はこの発明の第１の実施例を示
しており、これはスルーホール・リードフレームに特に
用いられる。スポットめっきしたパラジウムが、リード
・セグメントの外側の端の第１（上側）及び第２（下
側）の面にデポジットされる。図４には、この発明の第
２の実施例が示されており、これは表面実装リードフレ
ームに特に用いられる。この場合、スポットめっきされ
たパラジウムが、相互接続ボード又はマザーボードに対
する半導体デバイスのはんだ取付け過程に関係する、リ
ード・セグメントの外側の端の下面にだけデポジットさ
れる。勿論、パラジウムは、内側のリードの端のワイヤ
・ボンディング区域の上にもめっきされる。典型的に
は、こういう外側のデバイスのリードは、普通はガルウ
ィング形又はＪ字形に形成されている。ガルウィング形
装置の一例が図４に示されている。図４の簡略断面図
で、この発明の銅又は銅合金のリードフレーム４０１
が、全体を４００で示した半導体パッケージの組立てに
用いられる場合が示されている。リードフレーム４０１
がチップ取付けパッド４０２を持ち、この上に接着剤材
料４０４（典型的にはエポキシ又はポリイミドである
が、これは重合させなければならない）を用いて、ＩＣ
チップ４０３が取付けられる。更にリードフレーム４０
１が複数個のリード・セグメント４０５を持っている。
これらのリード・セグメントは、チップ取付けパッド４
０２の近くにある第１の端４０５ａ及び取付けパッド４
０２から離れた第２の端４０５ｂを持っている。
【００１５】図４に図式的に示すように、リードフレー
ム４０１が、銅又は銅合金で作られたベース４０６を有
する。この銅の表面に、図２に詳しく示した一連の層が
ある。銅に一番近いのがニッケルの第１の層４０７であ
る。この層が実際には、層の積重ねの後にパラジウムの
スポットめっきした層４０８及び４０９が続くものであ
る。パラジウム層４０９が、デバイス４００を基板又は
ボード４２０に表面実装する過程で、バルクはんだ４１
０のメニスカスの中に取り入れられる。図４で、ボンデ
ィング・ワイヤ４１１が、リードフレーム・セグメント
４０５の第１の端４０５ａのパラジウム面４０８に溶接
されたステッチ４１２を持っている。ボンディング・ワ
イヤは、金、銅、アルミニウム及びその合金から成る群
から選ばれている。これらの内の任意の金属が、この発
明の層状リードフレームに対する確実な溶着部を作る。
図４に示すように、セグメント４０５の第２の端４０５
ｂは、銅ベース及びめっきしたニッケル層の延性の為
に、曲げ及び形成に適している。この展性の特性を利用
して、セグメント４０５は、半導体デバイスの表面実装
又はその他の任意のボード取付け方法に必要な任意の形
に形成することが出来る。セグメントの曲げは、セグメ
ントの第２の端４０５ｂの腐食に対する保護作用を減ず
ることがない。例えば、図４は所謂「ガルウィング形」
のセグメント４０５を示している。この形は、図４に示
すような所謂「小形輪郭」形式のＩＣパッケージに広く
用いられている。この発明のパラジウムをスポットめっ
きした銅のリードフレームは、ボード又は形成されたリ
ード・セグメントの他の部分に容易に且つ確実にはんだ
取付けが出来るようにする。図４で、はんだ取付け材料
４１０は、錫／鉛混合物、錫／インジウム、錫／銀、錫
／ビスマス及び導電性接着剤コンパウンドから成る群か
ら選ばれた材料で構成される。これらの全ての材料は、
銅リードフレームのめっきされたニッケル表面に対して
良好なぬれ特性を持っている。図４で、成形コンパウン
ド４１３が、取付けられたチップ４０３、ボンディング
・ワイヤ４１１及びリード・セグメント４０５の第１の
端４０５ａをカプセル封じする。セグメントの第２の端
又は離れた端４０５ｂは、成形パッケージ内に含まれて
いない。それらは、はんだ取付けの為に露出したままで
ある。典型的には、カプセル封じ材料４１３は、リード
フレームの表面に接着するのに適したエポキシをベース
とする成形コンパウンドで構成された群から選ばれる。
この発明のパラジウム薄膜では、成形コンパウンドに対
する優れた接着特性を達成することが出来、パッケージ
の剥離、湿気の侵入及び腐食を防止する。この発明を実
施例について説明したが、この説明はこの発明を何ら制
限する意味に解してはならない。図示の実施例の種々の
変更及び組合せ、この発明のその他の実施例は、以上の
説明から当業者に明らかであろう。一例として、半導体
チップの材料はシリコン、シリコン・ゲルマニウム、砒
化ガリウム又は製造に使われるその他の任意の半導体材
料であってよい。別の一例として、パラジウム層の設
計、カバー範囲及び製造方法は、特定のリードフレーム
又は基板の必要に合うように変更することが出来る。従
って、特許請求の範囲は、このようなあらゆる変更及び
実施例を含むことを承知されたい。
【００１６】以上の説明に関し、更に以下の項目を開示
する。 （１） 集積回路チップを組立てるのに使うリードフレ
ームに於て、ベース金属を覆うニッケルの接着層を持つ
ベース金属構造と、前記ニッケル層の上にあるパラジウ
ムの接着被膜と、前記パラジウム被膜の上にあって、前
記リードフレームの内、ボンディング・ワイヤの取付け
及びはんだの取付けに適した区域を選択的に覆っている
パラジウムの接着層とを含むリードフレーム。 （２） 第１項に記載のリードフレームに於て、前記ベ
ース金属が、銅、銅合金、アルミニウム、鉄−ニッケル
合金、真鍮又はインバールから成る群から選ばれている
リードフレーム。 （３） 第１項に記載のリードフレームに於て、前記ニ
ッケル層が約１乃至３ μｍの範囲内の厚さを持ってい
るリードフレーム。 （４） 第１項に記載のリードフレームに於て、前記ニ
ッケル層が、前記ベース金属にめっきした、約３０乃至
５０ ｎｍの範囲内の厚さを持つニッケル層と、それに
続く約３０乃至５０ ｎｍの厚さの範囲内のパラジウム
／ニッケル層と、それに続く約１．０乃至３．０ μｍ
の厚さの範囲内のニッケル層とから成る積重ねであるリ
ードフレーム。 （５） 第１項に記載のリードフレームに於て、前記パ
ラジウム被膜が約１乃至５ ｎｍの厚さを持っているリ
ードフレーム。 （６） 第１項に記載のリードフレームに於て、前記パ
ラジウム層が約７０乃至９０ ｎｍの厚さを持っている
リードフレーム。 （７） 第１項に記載のリードフレームに於て、前記パ
ラジウム層が許容公差が弛い境界を持つ選択的な区域を
覆っているリードフレーム。 （８） 第１項に記載のリードフレームに於て、前記パ
ラジウム層が前記層によって覆われる区域が可視的に区
別できるようにしているリードフレーム。 （９） 第１項に記載のリードフレームに於て、前記ベ
ース金属が約１００乃至２５０ μｍの厚さを持ってい
るリードフレーム。 （１０） 第１項に記載のリードフレームに於て、前記
はんだ取付け部分が、錫／鉛、錫／インジウム、錫／
銀、錫／ビスマス及び導電性接着剤コンパウンドから成
る群から選ばれた材料を含むリードフレーム。 （１１） 第１０項に記載のリードフレームに於て、前
記はんだ層がワイヤ・ボンディング温度及び成形温度と
両立し得るリフロー温度を持っているリードフレーム。
【００１７】（１２） 集積回路チップに対するチップ
取付けパッド及び複数個のリード・セグメントを有し、
各セグメントが前記取付けパッドの近くにある第１の端
及び前記取付けパッドから離れた第２の端を持つような
リードフレームを有し、前記リードフレームはニッケル
の接着層を持ち、更に前記リードフレームは前記ニッケ
ル層の上にあるパラジウムの接着被膜を持ち、更に前記
リードフレームは、前記パラジウム被膜の上にあって、
前記リード・セグメントの第２の端を、はんだ取付けに
適した厚さで選択的に覆うと共に、前記リード・セグメ
ントの第１の端にあるボンディング・ワイヤ取付け区域
をボンディング・ワイヤの取付けに適した厚さで選択的
に覆うパラジウムの接着層を持ち、更に、前記取付けパ
ッドに取付けられた集積回路チップと、前記チップ及び
前記リード・セグメントの第１の端を相互接続するボン
ディング・ワイヤと、前記チップ、前記ボンディング・
ワイヤ及び前記リード・セグメントの第１の端を取り囲
むと共に、前記リード・セグメントの第２の端を露出し
たままにするカプセル封じ材料とを含む半導体デバイ
ス。 （１３） 第１２項に記載の半導体デバイスに於て、前
記ボンディング・ワイヤが、金、銅、アルミニウム及び
その合金から成る群から選ばれている半導体デバイス。 （１４） 第１２項に記載の半導体デバイスに於て、前
記リード・セグメントの第１の端に対する前記ボンディ
ング・ワイヤ接点が、ステッチ・ボンド、ボール・ボン
ド又はくさびボンドによって作られた溶着部を含む半導
体デバイス。 （１５） 第１２項に記載の半導体デバイスに於て、前
記カプセル封じ材料が、前記リードフレームに接着する
のに適したエポキシをベースとする成形コンパウンドで
構成された群から選ばれている半導体デバイス。 （１６） 第１２項に記載の半導体デバイスに於て、更
に、前記第２の端を曲げたリード・セグメントを有し、
これによって前記セグメントがはんだ取付けに適した形
が得られるようにした半導体デバイス。
【００１８】（１７） 第１及び第２の面、チップ取付
けパッド、及び複数個のリード・セグメントを持ち、各
セグメントが前記取付けパッドの近くにある第１の端及
び前記取付けパッドから離れた第２の端を持つようなリ
ードフレームを製造する方法に於て、前記リードフレー
ムの上にニッケル層をめっきし、前記第１の面をマスク
して前記第１及び第２のセグメントの端を選択的に露出
し、前記ニッケル層の上にパラジウムの厚い層をめっき
して、前記露出した第１及び第２のセグメントの端をボ
ンド・ワイヤの取付け及びはんだの取付けに適した厚さ
まで選択的に覆い、前記ニッケル層の上にパラジウムの
薄い膜をめっきして、前記第１の面を全面的に覆い、前
記第２の面をマスクして前記第２のセグメントの端を選
択的に露出させ、前記露出した第２のセグメントの端の
上にある前記ニッケル層の上に、はんだの取付けに適し
た厚さで、パラジウム層をめっきすると共に、前記ニッ
ケル層の上にパラジウムの薄膜をめっきして、前記第２
の面を全面的に覆う工程を含む方法。
【００１９】（１８） 第１及び第２の面、集積回路チ
ップに対する取付けパッド及び前記取付けパッドの近く
にある第１の端及び及び前記取付けパッドから離れた第
２の端を持つ複数個のリード・セグメントを持つ銅又は
銅合金のリードフレームを製造する方法に於て、前記リ
ードフレームをアルカリ性浸漬洗浄及びアルカリ性電解
洗浄で洗浄し、前記リードフレームを酸溶液に浸漬し
て、銅酸化物があればそれを溶解することによって、前
記リードフレームを活性化し、前記リードフレームを第
１の電解ニッケルめっき溶液に浸漬して前記銅の上にニ
ッケルの第１の層をデポジットして、前記銅を完全に包
み込み、前記リードフレームをパラジウム／ニッケルめ
っき溶液の中に浸漬して前記第１のニッケル層の上にパ
ラジウム／ニッケル合金層をデポジットし、前記リード
フレームを第２の電解ニッケルめっき溶液の中に浸漬し
て前記パラジウム／ニッケル層の上にニッケルの第２の
層をデポジットして、前記リード・セグメントの第２の
端を機械的な曲げに適応させ、前記第１の面をマスクし
て前記第１及び第２のセグメントの端を選択的に露出
し、前記リードフレームに電解パラジウムめっき溶液を
吹付けて、ボンド・ワイヤの取付け及びはんだの取付け
に適した厚さまで、前記露出した第１及び第２のセグメ
ントの端を選択的に覆うと共に、前記ニッケル層の上に
パラジウムの薄膜をデポジットして、前記第１の面を完
全に覆い、前記第２の面をマスクして前記第２のセグメ
ントの端を選択的に露出し、前記リードフレームに電解
パラジウムめっき溶液を吹付けて、はんだの取付けに適
した厚さまで、前記露出した第２のセグメントの端を選
択的に覆うと共に、前記ニッケル層の上にパラジウムの
薄膜をデポジットして、前記第２の面を完全に覆う工程
を含む方法。 （１９） 第１８項に記載の方法に於て、方法の工程
が、中間の洗浄工程を含めながらも、時間的な遅延を置
かずに順次実行される方法。 （２０） 第１８項に記載の方法に於て、前記酸溶液が
硫酸、塩酸又はその他の任意の酸であってよい方法。
【００２０】（２１） 集積回路チップ組立てに使われ
るリードフレームが、ベース金属を覆うニッケルの接着
層を持つベース金属構造と、このニッケル層の上にある
パラジウムの接着被膜と、このパラジウム被膜の上にあ
るパラジウムの接着層とを有し、これがボンディング・
ワイヤ取付け及びはんだ取付けに適したリードフレーム
の区域を選択的に覆っている。
【図面の簡単な説明】
【図１】この発明の第１の実施例の製造方法に必要なマ
スク動作の境界を示す、スルーホール半導体デバイスに
対するリードフレーム単位の簡略平面図。
【図２】この発明の第１の実施例に従って作られた（図
１に示すような）リードフレームの一部分の簡略断面
図。
【図３】Ａは、この発明によるリードフレームを製造す
る際に使われるめっき装置の一部分を示す図。Ｂは、図
３Ａのめっき装置に使われるホイールの簡略詳細図。
【図４】この発明の第２の実施例によるリードフレーム
を持つパッケージされた、表面実装形半導体デバイスの
簡略断面図。
【符号の説明】
２０１ ベース・シート ２０２ ニッケル層 ２０３ ニッケル合金層 ２０４ ニッケル層 ２０５ 金属被膜 ２０６ 金属層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル イー、ミッチェル アメリカ合衆国 ニュー ハンプシャー、 プレイストウ、 リッジウッド ロード 14 (72)発明者 ポール アール、モール アメリカ合衆国 マサチューセッツ、シー コンク、 ウォーカー ストリート 221 (72)発明者 ダグラス ダブリュ、ロム アメリカ合衆国 テキサス、シャーマン、 モントクレアー 354

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 集積回路チップを組立てるのに使うリー
    ドフレームに於て、ベース金属を覆うニッケルの接着層
    を持つベース金属構造と、 前記ニッケル層の上にあるパラジウムの接着被膜と、 前記パラジウム被膜の上にあって、前記リードフレーム
    の内、ボンディング・ワイヤの取付け及びはんだの取付
    けに適した区域を選択的に覆っているパラジウムの接着
    層とを含むリードフレーム。
  2. 【請求項２】 集積回路チップに対するチップ取付けパ
    ッド及び複数個のリード・セグメントを有し、各セグメ
    ントが前記取付けパッドの近くにある第１の端及び前記
    取付けパッドから離れた第２の端を持つようなリードフ
    レームを有し、 前記リードフレームはニッケルの接着層を持ち、 更に前記リードフレームは前記ニッケル層の上にあるパ
    ラジウムの接着被膜を持ち、 更に前記リードフレームは、前記パラジウム被膜の上に
    あって、前記リード・セグメントの第２の端を、はんだ
    取付けに適した厚さで選択的に覆うと共に、前記リード
    ・セグメントの第１の端にあるボンディング・ワイヤ取
    付け区域をボンディング・ワイヤの取付けに適した厚さ
    で選択的に覆うパラジウムの接着層を持ち、 更に、前記取付けパッドに取付けられた集積回路チップ
    と、 前記チップ及び前記リード・セグメントの第１の端を相
    互接続するボンディング・ワイヤと、 前記チップ、前記ボンディング・ワイヤ及び前記リード
    ・セグメントの第１の端を取り囲むと共に、前記リード
    ・セグメントの第２の端を露出したままにするカプセル
    封じ材料とを含む半導体デバイス。
  3. 【請求項３】 第１及び第２の面、チップ取付けパッ
    ド、及び複数個のリード・セグメントを持ち、各セグメ
    ントが前記取付けパッドの近くにある第１の端及び前記
    取付けパッドから離れた第２の端を持つようなリードフ
    レームを製造する方法に於て、 前記リードフレームの上にニッケル層をめっきし、 前記第１の面をマスクして前記第１及び第２のセグメン
    トの端を選択的に露出し、 前記ニッケル層の上にパラジウムの厚い層をめっきし
    て、前記露出した第１及び第２のセグメントの端をボン
    ド・ワイヤの取付け及びはんだの取付けに適した厚さま
    で選択的に覆い、前記ニッケル層の上にパラジウムの薄
    い膜をめっきして、前記第１の面を全面的に覆い、 前記第２の面をマスクして前記第２のセグメントの端を
    選択的に露出させ、 前記露出した第２のセグメントの端の上にある前記ニッ
    ケル層の上に、はんだの取付けに適した厚さで、パラジ
    ウム層をめっきすると共に、前記ニッケル層の上にパラ
    ジウムの薄膜をめっきして、前記第２の面を全面的に覆
    う工程を含む方法。
JP2000374547A 1999-12-10 2000-12-08 リードフレームとその製法 Pending JP2001185670A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US170248 1980-07-18
US17024899P 1999-12-10 1999-12-10

Publications (1)

Publication Number Publication Date
JP2001185670A true JP2001185670A (ja) 2001-07-06

Family

ID=22619151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000374547A Pending JP2001185670A (ja) 1999-12-10 2000-12-08 リードフレームとその製法

Country Status (2)

Country Link
US (3) US6953986B2 (ja)
JP (1) JP2001185670A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012097322A (ja) * 2010-11-02 2012-05-24 Dowa Metaltech Kk 部分めっき方法および部分めっき装置
CN103985644A (zh) * 2013-02-13 2014-08-13 精工电子有限公司 树脂密封型半导体装置的制造方法以及引脚架
JP2020017692A (ja) * 2018-07-27 2020-01-30 Tdk株式会社 電子部品パッケージ

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185670A (ja) * 1999-12-10 2001-07-06 Texas Instr Inc <Ti> リードフレームとその製法
EP2312630A1 (en) * 2001-07-09 2011-04-20 Sumitomo Metal Mining Company Limited Leadframe and method of manufacturing the same
US6713852B2 (en) * 2002-02-01 2004-03-30 Texas Instruments Incorporated Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
US8105932B2 (en) * 2004-08-19 2012-01-31 Infineon Technologies Ag Mixed wire semiconductor lead frame package
US7268415B2 (en) * 2004-11-09 2007-09-11 Texas Instruments Incorporated Semiconductor device having post-mold nickel/palladium/gold plated leads
US7256481B2 (en) * 2005-11-30 2007-08-14 Texas Instruments Incorporated Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
US7656045B2 (en) * 2006-02-23 2010-02-02 Freescale Semiconductor, Inc. Cap layer for an aluminum copper bond pad
US20070287022A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Intumescent paint coatings for inhibiting tin whisker growth and methods of making and using the same
US7691679B2 (en) * 2007-03-23 2010-04-06 Asm Assembly Materials Ltd. Pre-plated leadframe having enhanced encapsulation adhesion
US8129229B1 (en) 2007-11-10 2012-03-06 Utac Thai Limited Method of manufacturing semiconductor package containing flip-chip arrangement
KR101004063B1 (ko) * 2008-09-05 2010-12-24 삼성엘이디 주식회사 니켈-금 도금방법 및 인쇄회로기판
US9035440B2 (en) 2011-06-23 2015-05-19 Stats Chippac Ltd. Integrated circuit packaging system with a lead and method of manufacture thereof
US8716069B2 (en) * 2012-09-28 2014-05-06 Alpha & Omega Semiconductor, Inc. Semiconductor device employing aluminum alloy lead-frame with anodized aluminum
US20160056098A9 (en) * 2012-09-28 2016-02-25 Yan Xun Xue Semiconductor device employing aluminum alloy lead-frame with anodized aluminum
EP2740818B1 (en) * 2012-12-05 2016-03-30 ATOTECH Deutschland GmbH Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
US9607933B2 (en) * 2014-02-07 2017-03-28 Dawning Leading Technology Inc. Lead frame structure for quad flat no-lead package, quad flat no-lead package and method for forming the lead frame structure
US9070392B1 (en) 2014-12-16 2015-06-30 Hutchinson Technology Incorporated Piezoelectric disk drive suspension motors having plated stiffeners
WO2017003782A1 (en) 2015-06-30 2017-01-05 Hutchinson Technology Incorporated Disk drive head suspension structures having improved gold-dielectric joint reliability
CN115418689B (zh) * 2022-11-04 2023-04-07 新恒汇电子股份有限公司 智能卡载带覆膜镀钯工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03237750A (ja) * 1990-02-15 1991-10-23 Hitachi Cable Ltd 半導体集積回路用リードフレーム
JPH03283556A (ja) * 1990-03-30 1991-12-13 Hitachi Cable Ltd １ｃ用リードフレーム
JPH0474453U (ja) * 1990-11-09 1992-06-30

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6060742A (ja) * 1983-09-14 1985-04-08 Matsushita Electronics Corp リ−ドフレ−ム
US4800178A (en) * 1987-09-16 1989-01-24 National Semiconductor Corporation Method of electroplating a copper lead frame with copper
EP0335608B1 (en) * 1988-03-28 1995-06-14 Texas Instruments Incorporated Lead frame with reduced corrosion
EP0537982A2 (en) * 1991-10-14 1993-04-21 Fujitsu Limited Semiconductor device having improved leads
US5360991A (en) * 1993-07-29 1994-11-01 At&T Bell Laboratories Integrated circuit devices with solderable lead frame
US5540378A (en) * 1993-09-27 1996-07-30 Olin Corporation Method for the assembly of an electronic package
US5454929A (en) * 1994-06-16 1995-10-03 National Semiconductor Corporation Process for preparing solderable integrated circuit lead frames by plating with tin and palladium
US5660708A (en) * 1994-11-21 1997-08-26 Sumitomo Metal Mining Company, Limited Process for manufacturing a lead frame
US5675177A (en) * 1995-06-26 1997-10-07 Lucent Technologies Inc. Ultra-thin noble metal coatings for electronic packaging
US5854511A (en) * 1995-11-17 1998-12-29 Anam Semiconductor, Inc. Semiconductor package including heat sink with layered conductive plate and non-conductive tape bonding to leads
KR0183645B1 (ko) * 1996-03-26 1999-03-20 이대원 다층 구조의 도금층을 구비한 반도체 리드 프레임
KR100231828B1 (ko) * 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US6521358B1 (en) * 1997-03-04 2003-02-18 Matsushita Electric Industrial Co., Ltd. Lead frame for semiconductor device and method of producing same
TW448204B (en) * 1997-04-09 2001-08-01 Jeng Wu Shuen A method for catalytic depolymerization of polyethylene terephthalate
KR100231838B1 (ko) * 1997-05-20 1999-12-01 유무성 집적회로용 리드프레임 및 그 제조방법
TW331662B (en) * 1997-09-15 1998-05-11 Winbond Electronics Corp Anti-peeling IC bonding pad structure
JPH11111909A (ja) * 1997-10-07 1999-04-23 Seiichi Serizawa 半導体装置用リードフレーム
CN1134839C (zh) * 1997-12-26 2004-01-14 三星航空产业株式会社 引线框架及涂敷引线框架的方法
US6139977A (en) * 1998-06-10 2000-10-31 Lucent Technologies Inc. Palladium surface coating suitable for wirebonding and process for forming palladium surface coatings
JP2000003988A (ja) * 1998-06-15 2000-01-07 Sony Corp リードフレームおよび半導体装置
US6232651B1 (en) * 1999-05-21 2001-05-15 Samsung Aerospace Industries, Ltd. Lead frame for semiconductor device
JP2001185670A (ja) * 1999-12-10 2001-07-06 Texas Instr Inc <Ti> リードフレームとその製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03237750A (ja) * 1990-02-15 1991-10-23 Hitachi Cable Ltd 半導体集積回路用リードフレーム
JPH03283556A (ja) * 1990-03-30 1991-12-13 Hitachi Cable Ltd １ｃ用リードフレーム
JPH0474453U (ja) * 1990-11-09 1992-06-30

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012097322A (ja) * 2010-11-02 2012-05-24 Dowa Metaltech Kk 部分めっき方法および部分めっき装置
CN103985644A (zh) * 2013-02-13 2014-08-13 精工电子有限公司 树脂密封型半导体装置的制造方法以及引脚架
KR20140102137A (ko) * 2013-02-13 2014-08-21 세이코 인스트루 가부시키가이샤 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
JP2014154848A (ja) * 2013-02-13 2014-08-25 Seiko Instruments Inc 樹脂封止型半導体装置の製造方法およびリードフレーム
KR102139034B1 (ko) * 2013-02-13 2020-07-29 에이블릭 가부시키가이샤 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
JP2020017692A (ja) * 2018-07-27 2020-01-30 Tdk株式会社 電子部品パッケージ
CN110767644A (zh) * 2018-07-27 2020-02-07 Tdk株式会社 电子元器件封装件
US11569143B2 (en) 2018-07-27 2023-01-31 Tdk Corporation Electronic component package

Also Published As

Publication number Publication date
US7245006B2 (en) 2007-07-17
US6953986B2 (en) 2005-10-11
US20070243665A1 (en) 2007-10-18
US20020070434A1 (en) 2002-06-13
US7939378B2 (en) 2011-05-10
US20060001132A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
US7939378B2 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
US7064008B2 (en) Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
US7148085B2 (en) Gold spot plated leadframes for semiconductor devices and method of fabrication
US6194777B1 (en) Leadframes with selective palladium plating
US6583500B1 (en) Thin tin preplated semiconductor leadframes
US7368328B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
US6828660B2 (en) Semiconductor device with double nickel-plated leadframe
US6376901B1 (en) Palladium-spot leadframes for solder plated semiconductor devices and method of fabrication
JP2009517869A (ja) 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム
US6706561B2 (en) Method for fabricating preplated nickel/palladium and tin leadframes
US6545344B2 (en) Semiconductor leadframes plated with lead-free solder and minimum palladium
US20020047186A1 (en) Semiconductor leadframes comprising silver plating
US20230402364A1 (en) Leadframe with a metal oxide coating and method of forming the same
US20040183166A1 (en) Preplated leadframe without precious metal
US6545342B1 (en) Pre-finished leadframe for semiconductor devices and method of fabrication
US20030137032A1 (en) Pre-finished leadframe for semiconductor devices and method fo fabrication
US8124462B2 (en) Enhanced integrated circuit package
JP2002064173A (ja) 半導体の外形の小さなノーリード・リードフレームの予備めっき
US20040012077A1 (en) Semiconductor leadframes having dual surface finish for varied molding compound adhesion
JP2553264B2 (ja) Ｔａｂ用テープキャリア

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615