JP2014154848A - 樹脂封止型半導体装置の製造方法およびリードフレーム - Google Patents

樹脂封止型半導体装置の製造方法およびリードフレーム Download PDF

Info

Publication number
JP2014154848A
JP2014154848A JP2013025966A JP2013025966A JP2014154848A JP 2014154848 A JP2014154848 A JP 2014154848A JP 2013025966 A JP2013025966 A JP 2013025966A JP 2013025966 A JP2013025966 A JP 2013025966A JP 2014154848 A JP2014154848 A JP 2014154848A
Authority
JP
Japan
Prior art keywords
lead
plating layer
metal plating
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013025966A
Other languages
English (en)
Other versions
JP6095997B2 (ja
Inventor
Shinya Kubota
晋也 窪田
Masaru Akino
勝 秋野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2013025966A priority Critical patent/JP6095997B2/ja
Priority to TW103102120A priority patent/TWI624883B/zh
Priority to KR1020140012987A priority patent/KR102139034B1/ko
Priority to US14/174,722 priority patent/US9184116B2/en
Priority to CN201410048546.4A priority patent/CN103985644B/zh
Publication of JP2014154848A publication Critical patent/JP2014154848A/ja
Priority to US14/741,827 priority patent/US9679835B2/en
Application granted granted Critical
Publication of JP6095997B2 publication Critical patent/JP6095997B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】狭ピッチ化に対応できる樹脂封止型半導体装置の製造方法を提供する。
【解決手段】リード２のインナーリード３とアウターリード４のそれぞれに金属メッキ層８，９を設け、ダイパッド１上に半導体チップを搭載し、半導体チップ表面の電極とインナーリード３とを金属細線で接続し、アウターリード４が露出するように半導体チップ６や金属細線７などを封止樹脂１１で封止した後、デフォーカスしたレーザーにて樹脂バリを除去し、リードに付着した金属をリフトオフする。
【選択図】図３

Description

本発明は、樹脂封止型半導体装置の製造方法およびリードフレームに関する、特に、樹脂封止型半導体装置の樹脂バリおよび付着金属除去方法に関するものである。
近年、電子機器の小型化に対応するために、電子機器内に装着される電子デバイスの高密度実装が要求されている。電子デバイスの中には、トランジスタ等の素子を搭載したチップをリードなどの配線用部材とともに封止樹脂内に封止した樹脂封止型デバイスがあるが、この樹脂封止型デバイスの小型、薄型化も進んでいる。それに伴って、樹脂封止型デバイスにおけるリードのピッチの縮小化が進められており、ついには、リードレスデバイスの出現など、電子デバイスの実装方法にも多様化が進みつつある。そこで、電子デバイスの実装を含めた新たな製造方法が求められている。
以下、従来の封止型半導体装置の構造および製造方法について説明する。
図７は、従来の樹脂封止型半導体装置を製造するために用いられるリードフレームの平面図である。従来のリードフレーム４０は、四角形の外枠と、外枠で囲まれる領域のほぼ中央部に設けられ半導体チップが載置される四角形のダイパッド２１と、外枠とダイパッド１とを接続する吊りリード２５と、半導体チップが載置された状態で金属細線等の接続手段により半導体チップと電気的に接続されるインナーリード２３と、インナーリード２３に連続して設けられ、外部端子との接続のためのアウターリード２４とにより構成されている。複数のリード２２は、タイバー３２によって互いに連結されている。銀などからなる金属メッキ層２８はダイパッド２１およびリード２２のインナーリード２３に選択的に被覆されている。また、点線で囲った部分は封止樹脂３１によって封止される領域となる。なお、リードフレーム４０は、図６に示した構成よりなるパターンが１つだけ独立してあるわけではなく、大量生産のため複数個が図で左右、上下に連続して配列されたものである。
図８は、従来の樹脂封止型半導体装置の平面透視図であって、図７に示したリードフレーム４０のダイパッド２１上に半導体チップ２６を搭載し、半導体チップ２６表面の電極（図示しない）とインナーリード２３とを金属細線２７で接続し、アウターリード２４が露出するように半導体チップ２６や金属細線２７などを封止樹脂３１で封止したものである。この図では封止樹脂３１は透明である。アウターリード２４の間にあるのは、タイバー３２や樹脂封止の際にハミ出した樹脂を除去するときにレーザーを利用した場合に、リードフレームが発熱・溶融して飛散した金属の一部が付着金属３４として付着したものである。このような付着金属は電気特性不良の原因となる可能性が高い。これを回避するために、レーザーカット工程では切断部分にテープ部材を密着させ、溶融金属の一部をテープ部材に転写させ、製品部位に付着させない方法などが提案されている。（例えば、特許文献１参照）
特開平１１−２６０９８２号公報
しかしながら、上記製法方法では、テープ部材および貼り付け・剥がし工程追加により製造コストが上昇するという懸念がある。
本発明は、上記製造方法に代えて、被加工部へのレーザーの照射により発熱・溶融した金属の一部が他の部位に付着しやすいという上記課題を解決することを目的とするものである。
上記目的を達成するために、本発明では以下のような手段を用いた。
まず、ダイパッドと複数のリードからなるリードフレームと、半導体チップと、封止樹脂とからなる樹脂封止型半導体装置の製造方法であって、前記リードフレームおよび前記リードのインナーリードとアウターリードの表面に金属メッキ層を形成する工程と、前記ダイパッド上に前記半導体チップを搭載する工程と、前記半導体チップと前記インナーリードとを金属細線で接続する工程と、前記ダイパッド上の前記半導体チップと前記金属細線と前記リードとを樹脂封止して前記アウターリードを露出する工程と、隣合う前記アウターリード間に形成された樹脂バリをレーザー照射にて除去する樹脂バリ除去工程と、前記封止樹脂から露出した前記金属メッキ層を除去工程と、前記アウターリードにはんだメッキ層を形成する工程と、からなることを特徴とする樹脂封止型半導体装置の製造方法を用いた。
また、前記レーザー照射工程は、前記リードからデフォーカスすることを特徴とする樹脂封止型半導体装置の製造方法を用いた。
また、前記金属メッキ層に続いて、ライトエッチング工程を施すことを特徴とする樹脂封止型半導体装置の製造方法を用いた。
また、前記リードのインナーリードとアウターリードの表面に金属メッキ層を形成する工程において、前記金属メッキ層を前記リードの上面のみに被覆することを特徴とする樹脂封止型半導体装置の製造方法を用いた。
また、前記リードのインナーリードとアウターリードの表面に金属メッキ層を形成する工程において、前記金属メッキ層を前記リードの上面と側面に被覆することを特徴とする樹脂封止型半導体装置の製造方法を用いた。
また、前記リードのインナーリードとアウターリードの表面に金属メッキ層を形成する工程において、前記金属メッキ層を前記リードの上面と側面と底面に被覆することを特徴とする樹脂封止型半導体装置の製造方法を用いた。
また、前記リードのインナーリードとアウターリードの表面に金属メッキ層を形成する工程において、前記インナーリード表面の金属メッキ層と前記アウターリード表面の金属メッキ層は離間していることを特徴とする樹脂封止型半導体装置の製造方法を用いた。
また、ダイパッドと、複数のリードとからなるリードフレームであって、少なくとも前記リードのインナーリードとアウターリードの表面に金属メッキ層が形成されていることを特徴とするリードフレームとした。
また、前記金属メッキ層が、前記リードの上面のみに被覆されていることを特徴とするリードフレームとした。
また、前記金属メッキ層が、前記リードの上面と側面に被覆されていることを特徴とするリードフレームとした。
また、前記金属メッキ層が、前記リードの上面と側面と底面に被覆されていることを特徴とするリードフレームとした。
そして、前記インナーリード表面の金属メッキ層と前記アウターリード表面の金属メッキ層が離間していることを特徴とするリードフレームとした。
本発明の第１の実施形態に係る樹脂封止型半導体装置を製造するために用いられるリードフレームの平面図である。 本発明の第１の実施形態に係る樹脂封止型半導体装置の製造工程を示す断面図である。 図２に続く、本発明の第１の実施形態に係る樹脂封止型半導体装置の製造工程を示す断面図である。 本発明の第１の実施形態に係る樹脂封止型半導体装置の平面透視図である。 本発明の第２の実施形態に係る樹脂封止型半導体装置を製造するために用いられるリードフレームの平面図である。 本発明の第２の実施形態に係る樹脂封止型半導体装置の平面透視図である。 従来の樹脂封止型半導体装置を製造するために用いられるリードフレームの平面図である。 従来の樹脂封止型半導体装置の平面透視図である。 本発明の第３の実施形態に係る樹脂封止型半導体装置を製造するために用いられるリードフレームの断面図である。 本発明の第４の実施形態に係る樹脂封止型半導体装置を製造するために用いられるリードフレームの断面図である。
本発明の樹脂封止型デバイスの製造方法の第１の実施形態について、図面を参照しながら説明する。
図１は、本発明の第１の実施形態に係る樹脂封止型半導体装置を製造するために用いられるリードフレームの平面図である。リードフレーム２０は、四角形の外枠と、外枠で囲まれる領域のほぼ中央部に設けられ半導体チップが載置される四角形のダイパッド１と、外枠とダイパッド１とを接続する吊りリード５と、半導体チップが載置された状態で金属細線等の接続手段により半導体チップと電気的に接続されるインナーリード３と、インナーリード３に連続して設けられ、外部端子との接続のためのアウターリード４とにより構成されている。複数のリード２は、タイバー１２によって互いに連結されている。銀などからなる金属メッキ層８はダイパッド１の全領域およびリード２の全領域、すなわちインナーリード３からアウターリード４にかけ、タイバー１２の近傍まで連続的に被覆している。この時、金属メッキ層８はタイバー１２に達しても良い。また、点線で囲った部分は封止樹脂１１によって封止される領域となる。なお、リードフレーム２０は、図１に示した構成よりなるパターンが１つではなく、複数個、左右、上下に連続して配列されたものである。
図２および図３は、本発明の第１の実施形態に係る樹脂封止型半導体装置の製造工程を示す断面図であって、図１のＡ−Ａにおける断面を示したものである。
図２（ａ）は、本発明の第１の実施形態に係る樹脂封止型半導体装置を製造するために用いられるリードフレームの断面図である。ダイパッド１とリード２は離間して配置され、その表面は金属メッキ層８によって被覆されている。
図２（ｂ）は、ダイパッド１の表面に接着剤（図示しない）を介して半導体チップ６を搭載し、半導体チップ６表面の電極（図示しない）とリード２とを金属細線７を用いて電気的に接続している。
図３（ｃ）は、ダイパッド１上の半導体チップ６やリード２と接続する金属細線７を封止樹脂１１によって封止された工程後の断面図である。ダイパッド１の底面やリード２の一部が封止樹脂２から露出する構成となっている。また、リード２上の金属メッキ層８の一部も封止樹脂１１から露出している。従来の封止樹脂型半導体装置では金属メッキ層が封止樹脂によって完全に封止されていたが、本発明では金属メッキ層８領域が従来の封止樹脂型半導体装置より広く、封止樹脂からハミ出す構成となっている。
図３（ｄ）は、樹脂封止工程において、上金型と下金型の隙間からハミ出し、隣り合うアウターリード間に形成された樹脂バリをレーザー照射１３によって除去する工程を示す断面図である。レーザーがリード２で焦点を結ばないようにデフォーカスさせる。リード上面よりも高い位置にレーザー焦点を有することが望ましい。このようにすることで、レーザーエネルギーの一点への集中が防止され、エネルギー密度の減衰したレーザーが広範囲に照射されることになり、レーザー照射１３によって効率の良い樹脂バリ除去がされるとともにリードフレームの一部が溶融して飛散することを抑制できる。このときに、僅かながら飛散した付着金属１４は金属メッキ層８の上に付着することになる。樹脂バリが完全でない場合はレーザー照射の後にアルカリ処理やウォータージェット処理などを追加することで完全なものとなる。
図３（ｅ）は、前工程で発生した金属メッキ層８上の付着金属を除去し、新たにはんだメッキ層１０を被覆形成した後の断面図である。封止樹脂１１がマスクとなりリード上の封止樹脂１１から露出した金属メッキ層８は完全に除去されることになるが、このときに付着金属がリード上からリフトオフされる。なお、金属除去工程は、金属メッキ層をエッチングするための脱メッキ層工程、ライトエッチング工程からなり、脱メッキ層工程でリフトされなかった僅かな残渣は、後のライトエッチング工程で除去されることになる。なお、金属メッキ層が銀メッキである場合には脱メッキ層工程には硝酸第二鉄溶液やトップリップ（奥野製薬工業社製）などが用いられ、フレームが銅の場合はライトエッチング工程には塩化第二鉄溶液やメルポリッシュ（メルテック社製）などが用いられる。はんだメッキ層の成膜工程では、スズを主成分としビスマスや銀を添加した被膜が形成される。
図３（ｆ）は、タイバーを含むリードフレーム外枠をカットして樹脂型半導体装置をリードフレームの外枠から分離した状態を示す断面図である。図に示すように、はんだメッキ層１０がリード２の底面とアウターリード４の上面に被覆され、個片化したときのカット面であるアウターリード４の側端面は覆われていない。
図４は、本発明の第１の実施形態に係る樹脂封止型半導体装置の平面透視図である。
ダイパッド１上に半導体チップ６を搭載し、半導体チップ６表面の電極（図示しない）とインナーリード３とを金属細線７で接続し、アウターリード４が露出するように半導体チップ６や金属細線７などを封止樹脂１１で封止したものである。アウターリード４の上面には、はんだメッキ層１０が被覆されている。
以上の工程を経ることで、被加工部へのレーザーの照射により発熱・溶融した金属の一部が他の部位に付着しやすいという課題を解決する、本発明の樹脂封止型半導体装置が完成する。
図５は、本発明の第２の実施形態に係る樹脂封止型半導体装置を製造するために用いられるリードフレームの平面図である。図１に示すリードフレームとの違いはリード上面の金属メッキ層である。本実施形態ではインナーリード上の金属メッキ層である第１の金属メッキ層８とアウターリード上の第２の金属メッキ層９を離間して配置した点である。このようなリードフレームを用いることで、封止樹脂端から金属メッキ層が露出することがなくなり、信頼性の良好な樹脂封止型半導体装置となる。
図６は、本発明の第２の実施形態に係る樹脂封止型半導体装置の平面透視図である。
ダイパッド１上に半導体チップ６を搭載し、半導体チップ６表面の電極（図示しない）とインナーリード３とを金属細線７で接続し、アウターリード４が露出するように半導体チップ６や金属細線７などを封止樹脂１１で封止したものである。アウターリード４の上面には、はんだメッキ層１０が被覆されているが、インナーリード３上の第１の金属メッキ層８とアウターリード４上のはんだメッキ層１０は離間して、第１の金属メッキ層８は封止樹脂１１によって完全に封止され、その端面から露出することはないため、信頼性が向上する。
これまでの説明は。金属メッキ層をリードの上面に被覆するという実施例について行ったが、金属メッキ層を上面だけではなく、リードの側面にも被覆したり、さらにリード底面にも被覆したりすることで、付着金属の除去をより確実なものとすることができる。
図９は、本発明の第３の実施形態に係る樹脂封止型半導体装置を製造するために用いられるリードフレームの断面図であり、リードの上面だけでなく、リード２側面および底面にも金属メッキ層８を被覆している。図９（ａ）ではダイパッド１の上面だけに金属メッキ層８を被覆し、図９（ｂ）ではリード２同様、側面および底面にも金属メッキ層８を設けている。
図１０は、本発明の第４の実施形態に係る樹脂封止型半導体装置を製造するために用いられるリードフレームの断面図であり、第２の実施形態の変形例である。リードの上面だけでなく、リード２側面および底面にも金属メッキ層８を被覆している。図１０（ａ）ではダイパッド１の上面だけに第１の金属メッキ層８と第２の金属メッキ層９とを離間して配置し、図１０（ｂ）ではリード２同様、側面および底面にも金属メッキ層８を設けている。
１、２１ ダイパッド
２、２２ リード
３、２３ インナーリード
４、２４ アウターリード
５、２５ 吊りリード
６、２６ 半導体チップ
７、２７ 金属細線
８ 第１の金属メッキ層
９ 第２の金属メッキ層
１０、３０ はんだメッキ層
１１、３１ 封止樹脂
１２、３２ タイバー
１３ レーザー照射
１４、３４ 付着金属
２０、４０ リードフレーム
２８ 金属メッキ層

Claims (12)

  1. インナーリードとアウターリードをそれぞれ有する複数のリードおよびダイパッドを有するリードフレームを用意する工程と、
    前記ダイパッドおよび前記複数のリードの前記インナーリードとアウターリードの表面に金属メッキ層を形成する工程と、
    前記金属メッキ層が形成された前記ダイパッド上に前記半導体チップを搭載する工程と、
    前記半導体チップと前記インナーリードとを金属細線で接続する工程と、
    前記ダイパッド上の前記半導体チップと前記金属細線と前記インナーリードとを封止樹脂により樹脂封止して前記アウターリードを露出する工程と、
    隣り合う前記アウターリード間に形成された樹脂バリをレーザー照射にて除去する樹脂バリ除去工程と、
    前記封止樹脂から露出した前記金属メッキ層を除去する金属メッキ層除去工程と、
    前記金属メッキ層が除去された前記アウターリードにはんだメッキ層を形成する工程と、
    からなることを特徴とする樹脂封止型半導体装置の製造方法。
  2. 前記樹脂バリ除去工程は、前記リードからデフォーカスすることを特徴とする請求項１記載の樹脂封止型半導体装置の製造方法。
  3. 前記金属メッキ層に続いて、ライトエッチング工程を施すことを特徴とする請求項１または請求項２記載の樹脂封止型半導体装置の製造方法。
  4. 前記インナーリードとアウターリードの表面に金属メッキ層を形成する工程において、前記金属メッキ層を前記リードの上面のみに被覆することを特徴とする請求項１乃至３のいずれか１項記載の樹脂封止型半導体装置の製造方法。
  5. 前記インナーリードとアウターリードの表面に金属メッキ層を形成する工程において、前記金属メッキ層を前記リードの上面と側面に被覆することを特徴とする請求項１乃至３のいずれか１項記載の樹脂封止型半導体装置の製造方法。
  6. 前記インナーリードとアウターリードの表面に金属メッキ層を形成する工程において、前記金属メッキ層を前記リードの上面と側面と底面に被覆することを特徴とする請求項１乃至３のいずれか１項記載の樹脂封止型半導体装置の製造方法。
  7. 前記インナーリードとアウターリードの表面に金属メッキ層を形成する工程において、前記インナーリード表面の金属メッキ層と前記アウターリード表面の金属メッキ層は離間していることを特徴とする請求項４乃至６のいずれか１項記載の樹脂封止型半導体装置の製造方法。
  8. インナーリードとアウターリードをそれぞれ有する複数のリードおよびダイパッドを有するリードフレームであって、前記インナーリードとアウターリードの表面に同一の金属メッキ層が形成されていることを特徴とするリードフレーム。
  9. 前記金属メッキ層が、前記リードの上面のみに被覆されていることを特徴とする請求項８記載のリードフレーム。
  10. 前記金属メッキ層が、前記リードの上面と側面に被覆されていることを特徴とする請求項８記載のリードフレーム。
  11. 前記金属メッキ層が、前記リードの上面と側面と底面に被覆されていることを特徴とする請求項８記載のリードフレーム。
  12. 前記インナーリード表面の金属メッキ層と前記アウターリード表面の金属メッキ層が離間していることを特徴とする請求項９乃至１１のいずれか１項記載のリードフレーム。
JP2013025966A 2013-02-13 2013-02-13 樹脂封止型半導体装置の製造方法 Expired - Fee Related JP6095997B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013025966A JP6095997B2 (ja) 2013-02-13 2013-02-13 樹脂封止型半導体装置の製造方法
TW103102120A TWI624883B (zh) 2013-02-13 2014-01-21 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置
KR1020140012987A KR102139034B1 (ko) 2013-02-13 2014-02-05 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
US14/174,722 US9184116B2 (en) 2013-02-13 2014-02-06 Method of manufacturing resin-encapsulated semiconductor device, and lead frame
CN201410048546.4A CN103985644B (zh) 2013-02-13 2014-02-12 树脂密封型半导体装置的制造方法以及引脚架
US14/741,827 US9679835B2 (en) 2013-02-13 2015-06-17 Method of manufacturing resin-encapsulated semiconductor device, and lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013025966A JP6095997B2 (ja) 2013-02-13 2013-02-13 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014154848A true JP2014154848A (ja) 2014-08-25
JP6095997B2 JP6095997B2 (ja) 2017-03-15

Family

ID=51277562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013025966A Expired - Fee Related JP6095997B2 (ja) 2013-02-13 2013-02-13 樹脂封止型半導体装置の製造方法

Country Status (5)

Country Link
US (2) US9184116B2 (ja)
JP (1) JP6095997B2 (ja)
KR (1) KR102139034B1 (ja)
CN (1) CN103985644B (ja)
TW (1) TWI624883B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478544A (zh) * 2015-07-10 2019-03-15 创研腾科技有限公司 通用表面粘着半导体封装

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9607933B2 (en) * 2014-02-07 2017-03-28 Dawning Leading Technology Inc. Lead frame structure for quad flat no-lead package, quad flat no-lead package and method for forming the lead frame structure
US9640620B2 (en) * 2014-11-03 2017-05-02 Texas Instruments Incorporated High power transistor with oxide gate barriers
JP6653139B2 (ja) * 2015-07-24 2020-02-26 株式会社三井ハイテック リードフレーム及びその製造方法
CN105269730A (zh) * 2015-09-02 2016-01-27 成都莱普科技有限公司 一种半导体封装体激光去溢料的新工艺
KR102673478B1 (ko) 2016-11-25 2024-06-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109967872B (zh) * 2019-04-23 2021-05-07 苏州福唐智能科技有限公司 一种半导体激光焊接方法及其焊接结构
CN116895726B (zh) * 2023-09-11 2023-12-22 深圳明阳电路科技股份有限公司 一种micro-led芯片及其集成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6396947A (ja) * 1986-10-13 1988-04-27 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
JPS63111655A (ja) * 1986-10-30 1988-05-16 Toshiba Corp 半導体素子用フレ−ムの表面処理方法
JP2001185670A (ja) * 1999-12-10 2001-07-06 Texas Instr Inc <Ti> リードフレームとその製法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612796B2 (ja) * 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
US5134459A (en) * 1989-05-01 1992-07-28 Sumitomo Electric Industries, Ltd. Lead frame for semiconductor device
EP0537982A2 (en) * 1991-10-14 1993-04-21 Fujitsu Limited Semiconductor device having improved leads
JP2989406B2 (ja) * 1993-01-29 1999-12-13 シャープ株式会社 半導体装置用プリプレーテッドフレーム及びその製造方法
JP3515141B2 (ja) * 1993-05-18 2004-04-05 株式会社東芝 半導体パッケージ
US5329159A (en) * 1993-08-03 1994-07-12 Motorola, Inc. Semiconductor device employing an aluminum clad leadframe
KR970010678B1 (ko) * 1994-03-30 1997-06-30 엘지반도체 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
JPH11260982A (ja) 1998-03-11 1999-09-24 Matsushita Electron Corp 樹脂封止型デバイスの製造方法
JP2000003988A (ja) * 1998-06-15 2000-01-07 Sony Corp リードフレームおよび半導体装置
US6593643B1 (en) * 1999-04-08 2003-07-15 Shinko Electric Industries Co., Ltd. Semiconductor device lead frame
US6376901B1 (en) * 1999-06-08 2002-04-23 Texas Instruments Incorporated Palladium-spot leadframes for solder plated semiconductor devices and method of fabrication
JP3417395B2 (ja) * 2000-09-21 2003-06-16 松下電器産業株式会社 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
KR101010114B1 (ko) * 2003-08-29 2011-01-24 르네사스 일렉트로닉스 가부시키가이샤 리드 프레임의 제조 방법
JP2008098478A (ja) * 2006-10-13 2008-04-24 Renesas Technology Corp 半導体装置及びその製造方法
JP5098899B2 (ja) 2008-08-28 2012-12-12 サンケン電気株式会社 半導体装置の製造方法
JP5762081B2 (ja) * 2011-03-29 2015-08-12 新光電気工業株式会社 リードフレーム及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6396947A (ja) * 1986-10-13 1988-04-27 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
JPS63111655A (ja) * 1986-10-30 1988-05-16 Toshiba Corp 半導体素子用フレ−ムの表面処理方法
JP2001185670A (ja) * 1999-12-10 2001-07-06 Texas Instr Inc <Ti> リードフレームとその製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478544A (zh) * 2015-07-10 2019-03-15 创研腾科技有限公司 通用表面粘着半导体封装

Also Published As

Publication number Publication date
KR102139034B1 (ko) 2020-07-29
CN103985644A (zh) 2014-08-13
CN103985644B (zh) 2018-01-02
US20140224534A1 (en) 2014-08-14
US9184116B2 (en) 2015-11-10
US9679835B2 (en) 2017-06-13
JP6095997B2 (ja) 2017-03-15
KR20140102137A (ko) 2014-08-21
US20150287669A1 (en) 2015-10-08
TW201448059A (zh) 2014-12-16
TWI624883B (zh) 2018-05-21

Similar Documents

Publication Publication Date Title
JP6095997B2 (ja) 樹脂封止型半導体装置の製造方法
TWI591775B (zh) 樹脂密封型半導體裝置及其製造方法
KR102452097B1 (ko) 리드 프레임 및 반도체 장치
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
JP2011077519A (ja) リードフレーム及びその製造方法
CN110473853A (zh) 一种dfn器件的封装结构、无引线框架载体及dfn器件的封装方法
KR102397616B1 (ko) 반도체 장치의 제조 방법
JP7545957B2 (ja) 導電性膜を備えた側壁メッキ用パッケージ方法
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
CN102354689A (zh) 一种面阵引脚排列四边扁平无引脚封装及制造方法
JP2006165411A (ja) 半導体装置およびその製造方法
JP4614818B2 (ja) 半導体装置およびその製造方法
CN108074903B (zh) 引线框架和电子元件装置
JP2017152588A (ja) 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
JP2006278914A (ja) 半導体装置の製造方法、半導体装置および樹脂封止体
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
CN202940226U (zh) 封装基板
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP2017038051A (ja) 半導体パッケージ及びその製造方法
JP6299004B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
CN108155170A (zh) 引线框
JP2017162946A (ja) リードフレーム集合基板及び半導体装置集合体
JP2018018864A (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6380805B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151204

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170215

R150 Certificate of patent or registration of utility model

Ref document number: 6095997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees