JP2017152588A - 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 - Google Patents
半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 Download PDFInfo
- Publication number
- JP2017152588A JP2017152588A JP2016034913A JP2016034913A JP2017152588A JP 2017152588 A JP2017152588 A JP 2017152588A JP 2016034913 A JP2016034913 A JP 2016034913A JP 2016034913 A JP2016034913 A JP 2016034913A JP 2017152588 A JP2017152588 A JP 2017152588A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead portion
- lead
- die pad
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 243
- 230000003287 optical effect Effects 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 154
- 238000007747 plating Methods 0.000 claims abstract description 107
- 239000011347 resin Substances 0.000 claims abstract description 92
- 229920005989 resin Polymers 0.000 claims abstract description 92
- 238000007789 sealing Methods 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims description 51
- 238000011161 development Methods 0.000 claims description 20
- 230000008569 process Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 22
- 230000000052 comparative effect Effects 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000001154 acute effect Effects 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
該導電性基板の表面上に設けられた半導体素子搭載領域と、
該半導体素子搭載領域の周囲の前記導電性基板の前記表面上の所定領域に設けられためっき層からなるリード部と、を有し、
該リード部は、前記導電性基板の前記表面と略垂直な側面を有して前記表面から柱状に上方に延びる下段部と、
該下段部の上面上に底面を有し、該底面からテーパー状に上方及び側方に広がる側面を有する上段部と、を有する。
該半導体素子の周囲の所定領域に設けられ、形状の異なる上段部と下段部とを有するめっき層からなるリード部と、
前記半導体素子の電極と前記リード部の前記上段部の上面とを電気的に接続する接続手段と、
少なくとも前記リード部の前記下段部の底面が露出するように前記半導体素子、前記リード部及び前記接続手段を封止する樹脂と、を有し、
前記リード部の前記下段部は、前記底面から上方に垂直に延びる側面を有する柱状形状を有し、
前記リード部の前記上段部は、前記下段部の上面上に底面を有し、該底面からテーパー状に上方及び側方に側面が広がるテーパー形状を有する。
前記ダイパッド部と対に設けられ、形状の異なる上段部と下段部とを有するめっき層からなるリード部と、
前記ダイパッド部に搭載された光半導体素子と、
該光半導体素子の電極と前記リード部の前記上段部の上面とを電気的に接続する接続手段と、
前記光半導体素子及び前記接続手段を含む前記ダイパッド部上及び前記リード部上の所定の中央領域を封止する透明樹脂と、
前記ダイパッド部及び前記リード部の底面が露出するように、前記ダイパッド部及び前記リード部の底面以外の前記ダイパッド部と前記リード部との間の領域と、前記ダイパッド部及び前記リード部の所定の外側領域とを封止する外部樹脂と、を有し、
前記リード部の前記下段部は、前記底面から上方に垂直に延びる側面を有する柱状形状を有し、前記リード部の前記上段部は、前記下段部の上面上に底面を有し、該底面からテーパー状に上方及び側方に側面が広がるテーパー形状を有する。
第1の露光により、前記第1及び第3のレジスト層を硬化させるとともに、前記第2のレジスト層を硬化させていない状態で現像を行い、前記第2のレジスト層の上部が前記第1及び第3のレジスト層よりも内側に削れ、テーパー状の形状を有するパターンを形成する工程と、
第2の露光により、第2のレジスト層を硬化させる工程と、
前記第1乃至第3のレジスト層からなるパターンをめっきマスクとしてめっきを行い、前記第1のレジスト層により形成された部分が柱状形状を有し、前記第2のレジスト層により形成された部分がテーパー形状を有するめっき層を形成する工程と、
前記めっきマスクを除去する工程と、を有する。
図1は、本発明の実施形態に係る半導体素子搭載用基板の一例を示す断面図である。本実施形態に係る半導体素子搭載用基板50は、導電性基板10と、その表面11上に配置された半導体素子搭載用のダイパッド部21と外部機器と接続するためのリード部22とで構成されている。リード部22は、半導体素子搭載領域であるダイパッド部21の周囲に配置される。
次に、図6を参照して本発明の実施形態に係る半導体素子搭載用基板の製造方法について説明する。図6は、本発明の実施形態に係る半導体素子搭載用基板の製造方法の一例の一連の工程を示した図である。
次に、図7を用いて、上述の製造方法によって作製された半導体素子搭載用基板50を用いて半導体装置100を製造する半導体装置100の製造方法の一例について説明する。図7は、本発明の実施形態に係る半導体装置の製造方法の一例の一連の工程を示した図である。
本発明は、半導体装置に限らず、光半導体装置にも適用することができる。以下、図8、図9も用いて説明する。
次に、光半導体素子搭載用基板51の製造方法および光半導体装置101の製造方法について説明する。光半導体素子搭載用基板51の製造方法は、半導体素子搭載用基板50の製造方法と同一である。なお、ダイパッド部21及びリード部22のめっき層20のめっきの種類については、光半導体装置101の場合、発光素子(光半導体素子)からの光を効率的に反射させるため、反射率の高い貴金属めっきが最外層に施される。最外層のめっき層は、AgまたはAg合金めっきが光反射率の点から好適である。例えば、導電性基板10の表面上に、Auめっき層、Pdめっき層、Niめっき層、Auめっき層、Agめっき層を順に層状に積み重ねる5層めっき等を行うことができる。
導電性基材10として板厚0.2mmのSUS板(SUS430)を幅140mmの長尺板状に加工し、次に導電性基板10の表面に厚み0.015mm感光性ドライフィルムレジスト(旭化成イーマテリアルズ社製ADH)を、ラミネートロールを用いて貼り付けた。引き続き、その上に、厚み0.05mmの感光性ドライフィルムレジスト(旭化成イーマテリアルズ社製AQ)、厚み0.025mm感光性ドライフィルムレジスト(旭化成イーマテリアルズ社製ADH)を順に貼り付けた。裏面には、厚み0.040mm感光性ドライフィルムレジスト(旭化成イーマテリアルズ社製AQ)をラミネートロールで貼り付けた。
実施例2は、実施例1においてパターンをリード部26及びダイパッド部21の矩形の各辺にジグザグ(又は波型)の凹凸形状を付加した。また、ジグザグの各頂点はR形状とした。凹部27cの長さは、0.03mmとした。また、現像工程では、現像時間、現像液の吐出圧力等適宜調整することで、凹部27cに該当する上段部26aと下段部26bの境界(上段部26aの底面)に水平部を設けるようにした。なお、現像時間は、実施例1より長くした。その他の条件は、実施例1と同様である。
実施例3は、光半導体素子搭載用基板51を作製した例である。実施例3では、実施例1におけるパターンを光半導体装置101用のダイパッド部21とリード部22が対になった形状に設定した。めっき層20は、実施例1のめっき層の最表層にAgめっき1μmを追加した。その他は、実施例1と同じである。
比較例1では、レジスト被覆工程で、導電性基板の両面に厚み0.025mm感光性ドライフィルムレジスト(旭化成イーマテリアルズ社製AQ−4096)をラミネートロール貼り付け、露光現像をおこなった。めっき工程では、レジスト層を超えてめっき層を形成した。その他条件は、実施例1と同様である。
比較例2では、レジスト被覆工程で導電性基板の表面に厚み0.05mmの感光性ドライフィルムレジスト(旭化成イーマテリアルズ社製AQ−4096)を貼り付けた。裏面には、厚み0.025mm感光性ドライフィルムレジスト(旭化成イーマテリアルズ社製AQ−4096)をラミネートロールで貼り付け、露光工程では散乱紫外光用いて露光を行った。その後、現像を行った。散乱紫外光で露光することで、レジスト層は半露光状態となり、テーパー形状のレジストが形成される。めっき工程では、形成されたテーパー形状のレジストマスクの開口部にめっきを行い、逆台形形状のリード部を作製した。その他の条件は実施例1と同じである。
実施例1、実施例2、実施例3及び比較例1、比較例2については、以下の方法で評価を行った。
20 めっき層
21 ダイパッド部
22、26 リード部
22a、26a 上段部
22b、26b 下段部
23 上面
24、24a、24b、27、27a、27b 側面
25 裏面
26c 上段部の上面
26d 上段部の底面
26e 水平部
27c 凹部
31 第1のレジスト層
32 第2のレジスト層
33 第3のレジスト層
34 開口部
35 めっき用レジストマスク
50 半導体素子搭載用基板
51 光半導体素子搭載用基板
60 半導体素子
61、63 電極
62 光半導体素子
70 ボンディングワイヤー
80 樹脂
81 外部樹脂
90 透明樹脂
100 半導体装置
101 光半導体装置
Claims (18)
- 半導体素子搭載後に除去可能な導電性基板と、
該導電性基板の表面上に設けられた半導体素子搭載領域と、
該半導体素子搭載領域の周囲の前記導電性基板の前記表面上の所定領域に設けられためっき層からなるリード部と、を有し、
該リード部は、前記導電性基板の前記表面と略垂直な側面を有して前記表面から柱状に上方に延びる下段部と、
該下段部の上面上に底面を有し、該底面からテーパー状に上方及び側方に広がる側面を有する上段部と、を有する半導体素子搭載用基板。 - 前記リード部の前記上段部の前記側面のテーパー角度は、30°〜85°の範囲である請求項1に記載の半導体素子搭載用基板。
- 前記リード部の前記下段部の前記側面は凹凸を有する平面形状を有し、
前記リード部の前記上段部の前記底面は、前記下段部の上面を包含する平面形状を有し、前記凹凸の凹部を覆う領域が露出した平坦面を有する請求項1又は2に記載の半導体素子搭載用基板。 - 前記リード部の前記上段部の上面及び水平断面は、前記下段部の平面形状と類似した平面形状を有する請求項1乃至3のいずれか一項に記載の半導体素子搭載用基板。
- 前記半導体素子搭載領域には、前記リード部と同様の形状を有するめっき層からなるダイパッド部が設けられている請求項1乃至4のいずれか一項に記載の半導体素子搭載用基板。
- 前記リード部は、前記半導体素子搭載領域の周囲に複数個設けられている請求項1乃至5のいずれか一項に記載の半導体素子搭載用基板。
- 前記リード部は、前記半導体素子搭載領域に対応して1個だけ対になるように設けられている請求項1乃至5のいずれか一項に記載の半導体素子搭載用基板。
- 半導体素子と、
該半導体素子の周囲の所定領域に設けられ、形状の異なる上段部と下段部とを有するめっき層からなるリード部と、
前記半導体素子の電極と前記リード部の前記上段部の上面とを電気的に接続する接続手段と、
少なくとも前記リード部の前記下段部の底面が露出するように前記半導体素子、前記リード部及び前記接続手段を封止する樹脂と、を有し、
前記リード部の前記下段部は、前記底面から上方に垂直に延びる側面を有する柱状形状を有し、
前記リード部の前記上段部は、前記下段部の上面上に底面を有し、該底面からテーパー状に上方及び側方に側面が広がるテーパー形状を有する半導体装置。 - 前記リード部の前記上段部の前記テーパー形状のテーパー角度は、30°〜85°の範囲である請求項8に記載の半導体装置。
- 前記リード部の前記下段部の前記側面は波型の凹凸を有する平面形状を有し、
前記リード部の前記上段部の前記底面は、前記下段部の上面を包含する平面形状を有し、前記波型の凹部を覆う領域が露出した平坦面を有する請求項8又は9に記載の半導体装置。 - 前記半導体素子は、めっき層からなるダイパッド部上に搭載されて設けられ、
該ダイパッド部は、前記リード部と同様の形状を有している請求項8乃至10のいずれか一項に記載の半導体装置。 - 光半導体素子を搭載する領域を有するダイパッド部と、
前記ダイパッド部と対に設けられ、形状の異なる上段部と下段部とを有するめっき層からなるリード部と、
前記ダイパッド部に搭載された光半導体素子と、
該光半導体素子の電極と前記リード部の前記上段部の上面とを電気的に接続する接続手段と、
前記光半導体素子及び前記接続手段を含む前記ダイパッド部上及び前記リード部上の所定の中央領域を封止する透明樹脂と、
前記ダイパッド部及び前記リード部の底面が露出するように、前記ダイパッド部及び前記リード部の底面以外の前記ダイパッド部と前記リード部との間の領域と、前記ダイパッド部及び前記リード部の所定の外側領域とを封止する外部樹脂と、を有し、
前記リード部の前記下段部は、前記底面から上方に垂直に延びる側面を有する柱状形状を有し、
前記リード部の前記上段部は、前記下段部の上面上に底面を有し、該底面からテーパー状に上方及び側方に側面が広がるテーパー形状を有する光半導体装置。 - 前記リード部の前記上段部の前記テーパー形状のテーパー角度は、30°〜85°の範囲である請求項12に記載の光半導体装置。
- 前記リード部の前記下段部の前記側面は凹凸を有する平面形状を有し、
前記リード部の前記上段部の前記底面は、前記下段部の上面を包含する平面形状を有し、前記凹凸の凹部を覆う領域が露出した平坦面を有する請求項12又は13に記載の光半導体装置。 - 導電性基板の表面上に、第1の感光波長を有する第1のレジストで被覆した第1のレジスト層、該第1のレジスト層上に第2の感光波長を有する第2のレジストで被覆した第2のレジスト層、該第2のレジスト層上に前記第1のレジストで被覆した第3のレジスト層を順次形成する工程と、
第1の露光により、前記第1及び第3のレジスト層を硬化させるとともに、前記第2のレジスト層を硬化させていない状態で現像を行い、前記第2のレジスト層の上部が前記第1及び第3のレジスト層よりも内側に削れ、テーパー状の形状を有するパターンを形成する工程と、
第2の露光により、第2のレジスト層を硬化させる工程と、
前記第1乃至第3のレジスト層からなるパターンをめっきマスクとしてめっきを行い、前記第1のレジスト層により形成された部分が柱状形状を有し、前記第2のレジスト層により形成された部分がテーパー形状を有するめっき層を形成する工程と、
前記めっきマスクを除去する工程と、を有する半導体素子搭載用基板の製造方法。 - 請求項15に記載の半導体素子搭載用基板の製造方法により製造された半導体素子搭載用基板の所定の半導体素子搭載領域に、半導体素子を搭載する工程と、
該半導体素子の電極と前記リード部の上面とを接続手段により電気的に接続する工程と、
前記リード部の底面及び前記半導体素子の前記電極が設けられていない面のみが露出するように、前記半導体素子、前記リード部及び前記接続手段を樹脂で封止する工程と、を有する半導体装置の製造方法。 - 請求項15に記載の半導体素子搭載用基板の製造方法により製造された半導体素子搭載用基板の前記めっき層は、ダイパッド部とリード部であり、
ダイパッド部に、半導体素子を搭載する工程と、
該半導体素子の電極と前記リード部の上面とを接続手段により電気的に接続する工程と、
前記リード部及び前記ダイパッド部の底面のみが露出するように、前記半導体素子、前記リード部及び前記接続手段を樹脂で封止する工程と、を有する半導体装置の製造方法。 - 請求項15に記載の半導体素子搭載用基板の製造方法により製造された半導体素子搭載用基板の前記めっき層は、ダイパッド部とリード部であり、
ダイパッド部に、光半導体素子を搭載する工程と、
該光半導体素子の電極と前記リード部の上面とを接続手段により電気的に接続する工程と、
前記リード部及び前記ダイパッド部の底面のみが露出するように、前記光半導体素子及び前記接続手段が設けられた所定の中央領域よりも外側の領域及び前記リード部と前記ダイパッド部との間の領域を外部樹脂で封止する工程と、
前記所定の中央領域を透明樹脂で封止する工程と、を有する光半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016034913A JP6524533B2 (ja) | 2016-02-25 | 2016-02-25 | 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 |
MYPI2018001471A MY188860A (en) | 2016-02-25 | 2017-02-17 | Substrate for mounting semiconductor element, semiconductor device and optical semiconductor device, and method for manufacturing same |
CN201780012202.XA CN108701658B (zh) | 2016-02-25 | 2017-02-17 | 半导体元件承载用基板、半导体装置及光半导体装置及其制造方法 |
PCT/JP2017/005832 WO2017145923A1 (ja) | 2016-02-25 | 2017-02-17 | 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 |
TW106105521A TWI636541B (zh) | 2016-02-25 | 2017-02-20 | 半導體元件搭載用基板、半導體裝置及光半導體裝置、以及該等之製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016034913A JP6524533B2 (ja) | 2016-02-25 | 2016-02-25 | 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017152588A true JP2017152588A (ja) | 2017-08-31 |
JP6524533B2 JP6524533B2 (ja) | 2019-06-05 |
Family
ID=59686215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016034913A Active JP6524533B2 (ja) | 2016-02-25 | 2016-02-25 | 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP6524533B2 (ja) |
CN (1) | CN108701658B (ja) |
MY (1) | MY188860A (ja) |
TW (1) | TWI636541B (ja) |
WO (1) | WO2017145923A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019095469A (ja) * | 2017-11-17 | 2019-06-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
US10906304B2 (en) | 2018-06-29 | 2021-02-02 | Canon Kabushiki Kaisha | Semiconductor element, recording element substrate, and liquid discharge head |
US11251110B2 (en) | 2018-03-08 | 2022-02-15 | Ablic Inc. | Semiconductor device and method of manufacturing the semiconductor device |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024112A (ja) * | 1999-06-14 | 2001-01-26 | Advanced Technology Interconnect Inc | シール・リングを有する露出放熱体 |
JP2001274290A (ja) * | 2000-03-28 | 2001-10-05 | Sanyo Electric Co Ltd | 回路装置 |
JP2004119728A (ja) * | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP2009290180A (ja) * | 2008-05-29 | 2009-12-10 | Samsung Electro Mech Co Ltd | Ledパッケージ及びその製造方法 |
JP2010219497A (ja) * | 2009-02-20 | 2010-09-30 | Sumitomo Metal Mining Co Ltd | 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置 |
JP2011086811A (ja) * | 2009-10-16 | 2011-04-28 | Apic Yamada Corp | リードフレーム、電子部品用基板及び電子部品 |
JP2011205153A (ja) * | 2011-07-20 | 2011-10-13 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置および半導体装置用回路部材 |
US20140167236A1 (en) * | 2012-12-14 | 2014-06-19 | Byung Tai Do | Integrated circuit packaging system with transferable trace lead frame |
JP2014522130A (ja) * | 2011-08-11 | 2014-08-28 | エオプレックス リミテッド | 複数材料の印刷により形成されたパッケージ構成要素を伴うリードキャリア |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3626075B2 (ja) * | 2000-06-20 | 2005-03-02 | 九州日立マクセル株式会社 | 半導体装置の製造方法 |
JP4508064B2 (ja) * | 2005-09-30 | 2010-07-21 | 住友金属鉱山株式会社 | 半導体装置用配線基板の製造方法 |
TWI387080B (zh) * | 2007-04-13 | 2013-02-21 | Chipmos Technologies Inc | 四方扁平無引腳之半導體封裝結構及封裝方法 |
CN102324412B (zh) * | 2011-09-13 | 2013-03-06 | 江苏长电科技股份有限公司 | 无基岛预填塑封料先镀后刻引线框结构及其生产方法 |
CN103137570B (zh) * | 2011-11-29 | 2016-02-10 | 先进封装技术私人有限公司 | 基板结构、半导体封装元件及基板结构的制造方法 |
-
2016
- 2016-02-25 JP JP2016034913A patent/JP6524533B2/ja active Active
-
2017
- 2017-02-17 MY MYPI2018001471A patent/MY188860A/en unknown
- 2017-02-17 CN CN201780012202.XA patent/CN108701658B/zh active Active
- 2017-02-17 WO PCT/JP2017/005832 patent/WO2017145923A1/ja active Application Filing
- 2017-02-20 TW TW106105521A patent/TWI636541B/zh active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024112A (ja) * | 1999-06-14 | 2001-01-26 | Advanced Technology Interconnect Inc | シール・リングを有する露出放熱体 |
JP2001274290A (ja) * | 2000-03-28 | 2001-10-05 | Sanyo Electric Co Ltd | 回路装置 |
JP2004119728A (ja) * | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP2009290180A (ja) * | 2008-05-29 | 2009-12-10 | Samsung Electro Mech Co Ltd | Ledパッケージ及びその製造方法 |
JP2010219497A (ja) * | 2009-02-20 | 2010-09-30 | Sumitomo Metal Mining Co Ltd | 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置 |
JP2011086811A (ja) * | 2009-10-16 | 2011-04-28 | Apic Yamada Corp | リードフレーム、電子部品用基板及び電子部品 |
JP2011205153A (ja) * | 2011-07-20 | 2011-10-13 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置および半導体装置用回路部材 |
JP2014522130A (ja) * | 2011-08-11 | 2014-08-28 | エオプレックス リミテッド | 複数材料の印刷により形成されたパッケージ構成要素を伴うリードキャリア |
US20140167236A1 (en) * | 2012-12-14 | 2014-06-19 | Byung Tai Do | Integrated circuit packaging system with transferable trace lead frame |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019095469A (ja) * | 2017-11-17 | 2019-06-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
US11251110B2 (en) | 2018-03-08 | 2022-02-15 | Ablic Inc. | Semiconductor device and method of manufacturing the semiconductor device |
US10906304B2 (en) | 2018-06-29 | 2021-02-02 | Canon Kabushiki Kaisha | Semiconductor element, recording element substrate, and liquid discharge head |
Also Published As
Publication number | Publication date |
---|---|
TW201742218A (zh) | 2017-12-01 |
CN108701658B (zh) | 2021-07-27 |
MY188860A (en) | 2022-01-10 |
JP6524533B2 (ja) | 2019-06-05 |
TWI636541B (zh) | 2018-09-21 |
WO2017145923A1 (ja) | 2017-08-31 |
CN108701658A (zh) | 2018-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102339809B (zh) | 一种多圈引脚排列四边扁平无引脚封装及制造方法 | |
KR102139034B1 (ko) | 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임 | |
WO2017145923A1 (ja) | 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 | |
JP2017212290A (ja) | 光半導体装置用リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法 | |
JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
JP6610927B2 (ja) | 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法 | |
JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
JP2008103550A (ja) | 半導体装置 | |
JP2019009238A (ja) | 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法 | |
JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
JP6299004B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
JP6615654B2 (ja) | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 | |
JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP6485777B2 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
JP2017162946A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
JP6476494B2 (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
JP6901201B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP6460407B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP6476492B2 (ja) | リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法 | |
JP6641807B2 (ja) | 光半導体装置及びその製造方法 | |
JP6562493B2 (ja) | 半導体装置用基板及びその製造方法 | |
JP6562494B2 (ja) | 半導体装置の製造方法 | |
JP2020080396A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP5943386B2 (ja) | リードフレーム及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180426 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190417 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6524533 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |