JP2017152588A - 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 - Google Patents

半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 Download PDF

Info

Publication number
JP2017152588A
JP2017152588A JP2016034913A JP2016034913A JP2017152588A JP 2017152588 A JP2017152588 A JP 2017152588A JP 2016034913 A JP2016034913 A JP 2016034913A JP 2016034913 A JP2016034913 A JP 2016034913A JP 2017152588 A JP2017152588 A JP 2017152588A
Authority
JP
Japan
Prior art keywords
semiconductor element
lead portion
lead
die pad
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016034913A
Other languages
English (en)
Other versions
JP6524533B2 (ja
Inventor
博幸 有馬
Hiroyuki Arima
博幸 有馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SH Materials Co Ltd
Original Assignee
SH Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SH Materials Co Ltd filed Critical SH Materials Co Ltd
Priority to JP2016034913A priority Critical patent/JP6524533B2/ja
Priority to PCT/JP2017/005832 priority patent/WO2017145923A1/ja
Priority to MYPI2018001471A priority patent/MY188860A/en
Priority to CN201780012202.XA priority patent/CN108701658B/zh
Priority to TW106105521A priority patent/TWI636541B/zh
Publication of JP2017152588A publication Critical patent/JP2017152588A/ja
Application granted granted Critical
Publication of JP6524533B2 publication Critical patent/JP6524533B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体素子を搭載後、樹脂封止し導電性基板を除去して完成する際、封止樹脂とリード部等の密着度が適切であり、樹脂封止後、導電性基板の除去時等に封止樹脂からリード部等が脱落したり剥離したりする不具合がなく、かつ、リード底面の寸法精度が良好な半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法を提供する。【解決手段】半導体素子搭載後に除去可能な導電性基板１０と、該導電性基板の表面１１上に設けられた半導体素子搭載領域と、該半導体素子搭載領域の周囲の導電性基板の表面上の所定領域に設けられためっき層２０からなるリード部２２と、を有する。該リード部は、導電性基板の表面と略垂直な側面を有して表面から柱状に上方に延びる下段部２２ｂと、該下段部の上面上に底面を有し、該底面からテーパー状に上方及び側方に広がる側面を有する上段部２２ａと、を有する。【選択図】図１

Description

本発明は、半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法に関する。
近年、携帯電話に代表されるように、電子機器の小型化・軽量化が急速に進み、それら電子機器に用いられる半導体装置も小型化・軽量化・高機能化が要求されている。特に、半導体装置の厚みについて、薄型化が要求されている。かかる要求に応えるため、ＱＦＮ（Quad Flat No-Lead）等の金属材料を加工したリードフレームを用いた半導体装置から、導電性基板を最終的に除去する態様の半導体装置が開発されてきている。
具体的には、導電性を有する基板の一面側に、所定のパターニングを施したレジストマスクを形成する。レジストマスクから露出した導電性基板に金属をめっきし、半導体素子搭載用のダイパッド部と、半導体素子と接続する内部端子及び外部機器と接続するための外部端子として機能するリード部とを形成した後、レジストマスクを除去することにより、半導体素子搭載用基板を形成する。形成した半導体素子搭載用基板に半導体素子を搭載し、ワイヤーボンディングした後に樹脂封止を行い、導電性基板を除去してダイパッド部やリード部を露出させ、半導体装置を完成させている（例えば、特許文献１、２参照）。
特開２００２−９１９６号公報 特開２００７−１０３４５０号公報
しかしながら、これらの半導体装置は、封止樹脂との密着度が低いため、封止樹脂から端子部が脱落したり、脱落しないものの剥離し、半導体装置の信頼性が低下したりするという問題があり、種々の改善がなされてきた。
例えば、特許文献１には、形成したレジストマスクを超えて導電性金属を電着させることで、半導体素子搭載用の金属層と、外部接続用の電極層の上端部周縁に張り出し部を有する半導体素子搭載用基板を得て、樹脂封止の際に金属層と電極層の張り出し部が樹脂に食い込む形となり、確実に樹脂側に残るようにする方法が記載されている。
特許文献１に記載されたレジストマスクを超えて導電性金属を電着させる方法においては、レジストマスクをオーバーハングさせてめっき層を形成するが、オーバーハング量をコントロールすることは難しく、形成するめっき層の全てが同じ張り出し長さにならない問題や、張り出し部が大きくなると隣のめっき層と繋がってしまう問題が発生している。また、めっき層が薄くなると、張り出し部の幅も厚みも小さくなることから、封止樹脂との密着性が低下する問題も抱えている。さらに、オーバーハングさせためっき層の上面は、めっきの縦方向と横方向の成長比率の関係で球状となるため、ボンディングの信頼性を低下させる要因ともなる。
また、特許文献２には、レジストマスクを形成する際に、散乱紫外光を用いてレジストマスクを台形に形成することで、金属層あるいは電極層を逆台形の形状に形成する方法が記載されている。
特許文献２に記載された、散乱紫外光を用いてレジスト層の開口部の断面形状を台形に形成する方法は、電極層の断面形状が逆台形に形成されているため、封止樹脂との密着度は向上し、封止樹脂から金属層や電極層の脱落や剥離の発生はなく、効果はあった。
しかしながら、電極層の断面形状を逆台形にしたことで、半導体素子を搭載し、ワイヤーボンディングした後に樹脂封止する際、電極層の側面部が導電性基板に対して鋭角になり、封止樹脂が回り込みづらくなった。このため、場合によっては、ボイド等封止樹脂の未充填が発生する場合があった。また、電極層基部付近の封止樹脂は、当然、この角度に倣い形成されるため、先端が鋭角な形状となり強度的にも弱く、封止樹脂部の先端の欠けや剥がれが発生し易いという問題があった。
また、散乱光を使用するため、レジスト層は半露光状態になりテーパー形状を形成するが、半露光状態のため、底面の寸法精度は、平行光を用いてレジストを露光・現像して作製した寸法精度よりもばらつきが大きく、寸法精度が劣るという問題もあった。特に、半導体装置の小型化、薄型化により、リード形状が小さくなる傾向ある中では、底面寸法精度の向上は重要であり、特許文献２に記載の構成では、この要請に十分応えることが困難であった。
そこで、本発明は、半導体素子を搭載後、樹脂封止し導電性基板を除去して完成する半導体装置において、封止樹脂とリード部等の密着度が適切であり、樹脂封止後、導電性基板の除去時等に封止樹脂からリード部等が脱落したり剥離したりする不具合がなく、かつ、リード底面の寸法精度が良好な半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法を提供することを目的とする。
上記目的を達成するため、本発明の一態様に係る半導体素子搭載用基板は、半導体素子搭載後に除去可能な導電性基板と、
該導電性基板の表面上に設けられた半導体素子搭載領域と、
該半導体素子搭載領域の周囲の前記導電性基板の前記表面上の所定領域に設けられためっき層からなるリード部と、を有し、
該リード部は、前記導電性基板の前記表面と略垂直な側面を有して前記表面から柱状に上方に延びる下段部と、
該下段部の上面上に底面を有し、該底面からテーパー状に上方及び側方に広がる側面を有する上段部と、を有する。
本発明の他の態様に係る半導体装置は、半導体素子と、
該半導体素子の周囲の所定領域に設けられ、形状の異なる上段部と下段部とを有するめっき層からなるリード部と、
前記半導体素子の電極と前記リード部の前記上段部の上面とを電気的に接続する接続手段と、
少なくとも前記リード部の前記下段部の底面が露出するように前記半導体素子、前記リード部及び前記接続手段を封止する樹脂と、を有し、
前記リード部の前記下段部は、前記底面から上方に垂直に延びる側面を有する柱状形状を有し、
前記リード部の前記上段部は、前記下段部の上面上に底面を有し、該底面からテーパー状に上方及び側方に側面が広がるテーパー形状を有する。
本発明の他の態様に係る光半導体装置は、光半導体素子を搭載する領域を有するダイパッド部と、
前記ダイパッド部と対に設けられ、形状の異なる上段部と下段部とを有するめっき層からなるリード部と、
前記ダイパッド部に搭載された光半導体素子と、
該光半導体素子の電極と前記リード部の前記上段部の上面とを電気的に接続する接続手段と、
前記光半導体素子及び前記接続手段を含む前記ダイパッド部上及び前記リード部上の所定の中央領域を封止する透明樹脂と、
前記ダイパッド部及び前記リード部の底面が露出するように、前記ダイパッド部及び前記リード部の底面以外の前記ダイパッド部と前記リード部との間の領域と、前記ダイパッド部及び前記リード部の所定の外側領域とを封止する外部樹脂と、を有し、
前記リード部の前記下段部は、前記底面から上方に垂直に延びる側面を有する柱状形状を有し、前記リード部の前記上段部は、前記下段部の上面上に底面を有し、該底面からテーパー状に上方及び側方に側面が広がるテーパー形状を有する。
本発明の他の態様に係る半導体素子搭載用基板の製造方法は、導電性基板の表面上に、第１の感光波長を有する第１のレジストで被覆した第１のレジスト層、該第１のレジスト層上に第２の感光波長を有する第２のレジストで被覆した第２のレジスト層、該第２のレジスト層上に前記第１のレジストで被覆した第３のレジスト層を順次形成する工程と、
第１の露光により、前記第１及び第３のレジスト層を硬化させるとともに、前記第２のレジスト層を硬化させていない状態で現像を行い、前記第２のレジスト層の上部が前記第１及び第３のレジスト層よりも内側に削れ、テーパー状の形状を有するパターンを形成する工程と、
第２の露光により、第２のレジスト層を硬化させる工程と、
前記第１乃至第３のレジスト層からなるパターンをめっきマスクとしてめっきを行い、前記第１のレジスト層により形成された部分が柱状形状を有し、前記第２のレジスト層により形成された部分がテーパー形状を有するめっき層を形成する工程と、
前記めっきマスクを除去する工程と、を有する。
本発明によれば、導電性基板の除去時におけるリード部の脱落及び剥離を防止できるとともに、リード部底面の寸法精度を向上させることができる。
本発明の実施形態に係る半導体素子搭載用基板の一例を示す断面図である。 本発明の実施形態に係る半導体装置の一例の断面図である。 本発明の実施形態に係る半導体素子搭載用基板のリード部の一例を示した図である。図３（ａ）は、リード部の一例を示した平面図である。図３（ｂ）は、図３（ａ）に示したリード部のｘ−ｘ断面図である。 リード部の形成方法を説明するための図である。図４（ａ）は、めっき用レジストマスクの一例を示した図である。図４（ｂ）は、めっき用レジストマスクを用いためっき加工の一例を示した図である。 図３と異なる形状を有するリード部を説明するための図である。図５（ａ）は、図３と異なる形状を有するリード部の一例を示した平面図である。図５（ｂ）は、図５（ａ）に示したリード部ｙ−ｙ断面図である。図５（ｃ）は、図５（ａ）に示したリード部のｚ−ｚ断面図である。 本発明の実施形態に係る半導体素子搭載用基板の製造方法の一例の一連の工程を示した図である。図６（ａ）は、基板用意工程の一例を示した図である。図６（ｂ）は、レジスト被覆工程の一例を示した図である。図６（ｃ）は、レジストマスク形成工程の一例を示した図である。図６（ｄ）は、めっき工程の一例を示した図である。図６（ｅ）は、レジスト剥離工程の一例を示した図である。 本発明の実施形態に係る半導体装置の製造方法の一例の一連の工程を示した図である。図７（ａ）は、半導体素子搭載工程の一例を示した図である。図７（ｂ）は、ワイヤーボンディング工程の一例を示した図である。図７（ｃ）は、樹脂封止工程の一例を示した図である。図７（ｄ）は、導電性基板除去工程の一例を示した図である。図７（ｅ）は、切断工程の一例を示した図である。 本発明の実施形態に係る光半導体素子搭載用基板の一例を示す断面図である。 本発明の実施形態に係る光半導体装置の一例の断面図である。 実施例２に係る半導体素子搭載用基板のリード部の上面からの拡大図で、リード部の側面の一部の拡大図である。 実施例２に係る半導体素子搭載用基板のリード部の裏面からの拡大図で、リード部の裏面側における側面の一部の拡大図である。
以下、図面を参照して、本発明を実施するための形態の説明を行う。
［半導体素子搭載用基板及び半導体装置］
図１は、本発明の実施形態に係る半導体素子搭載用基板の一例を示す断面図である。本実施形態に係る半導体素子搭載用基板５０は、導電性基板１０と、その表面１１上に配置された半導体素子搭載用のダイパッド部２１と外部機器と接続するためのリード部２２とで構成されている。リード部２２は、半導体素子搭載領域であるダイパッド部２１の周囲に配置される。
また、パターンによっては、半導体素子搭載領域を確保した上で、ダイパッド部２１を作製しないパターンもある。例えば、導電性基板１０に半導体素子を直接搭載するもの、あるいは、半導体素子の電極をリード部に直接接合するフリップチップ接続タイプ等がある。つまり、本実施形態において、ダイパッド部２１を設けることは必須ではなく、半導体素子を搭載可能な半導体素子搭載領域が確保されていればよい。但し、以下の説明においては、半導体素子搭載領域として、ダイパッド部２１が設けられている例について説明する。なお、ダイパッド部２１が設けられる場合、ダイパッド部２１とリード部２２は、同一のめっき層２０で構成されてもよい。なお、ダイパッド部２１及びリード部２２とめっき層２０とは、符号が重複するが、半導体素子搭載用基板５０の構成要素の観点から説明する場合にはダイパッド部２１、リード部２２と呼び、製造上の観点及び構成材料の観点から説明する場合には、めっき層２０と呼んでもよいこととする。
導電性基板１０は、表面１１上にめっき層２０が形成される基板であり、電気めっきによりめっき層２０を形成することが可能なように、導電性を有する材料から構成される。使用する導電性基板１０の材質は、導電性が得られれば特に限定はないが、一般的には金属材料が用いられ、例えば、ＣｕまたはＣｕ合金等が使用される。導電性基板を引き剥がし除去する場合は、ＳＵＳ材が使用されることもある。
ダイパッド部２１やリード部２２は、導電性基板１０の片面（表面１１）にめっき加工により形成されためっき層２０から構成される。本発明の実施形態に係る半導体素子搭載用基板５０は、リード部２２の形状に特徴がある。具体的には、リード部２２は、柱状の下段部２２ｂと、テーパー状の上段部２２ａとを有する。また、同様に、ダイパッド部２１も、柱状の下段部２１ｂと、テーパー状の上段部２１ａとを有してもよい。なお、ダイパッド部２１及びリード部２２の構成の詳細については、後述する。
次に、図２を用いて、本発明の実施形態に係る半導体素子搭載用基板５０を用いた半導体装置１００の一例について説明する。図２は、本発明の実施形態に係る半導体装置１００の一例の断面図である。
図２に示すように、本発明の実施形態に係る半導体装置１００は、ダイパッド部２１に半導体素子６０が搭載され、半導体素子６０の電極６１とリード部２２とがボンディングワイヤー７０等を介して接続されている。また、半導体素子６０及びボンディングワイヤー７０等の接続手段を含めて全体が樹脂８０により封止されている。ダイパッド部２１及びリード部２２は、上面２３及び側面２４は樹脂８０により覆われているが、底面２５は露出している。また、図１で存在していた導電性基板１０は存在しない。導電性基板１０は、樹脂８０により封止が行われた後、除去されている。つまり、図１で示した半導体素子搭載用基板５０のダイパッド部２１上に半導体素子６０が搭載され、半導体素子６０の電極６１とリード部２２とがワイヤーボンディングによりボンディングワイヤー７０を介して接続された後、半導体素子搭載用基板５０上で樹脂８０により封止が行われる。樹脂封止の後、導電性基板１０が除去されることにより、図２に示すような半導体装置１００が作製される。導電性基板１０の除去により露出したリード部２２の底面２５は、外部機器とのはんだ接合するための外部端子となる。
次に、図３を用いて、本発明の実施形態に係る半導体素子搭載用基板５０及び半導体装置１００の特徴であるリード部２２の形状について説明する。
図３は、本発明の実施形態に係る半導体素子搭載用基板１００のリード部２２の一例を示した図である。図３（ａ）は、リード部２２の一例を示した平面図である。図３（ｂ）は、図３（ａ）に示したリード部２２のｘ−ｘ断面図である。
図３に示されるように、本発明の実施形態に係る半導体素子搭載用基板５０の第１の特徴は、リード部２２の断面形状である。図３（ａ）、（ｂ）で示すように、リード部２２は、形状の異なる上段部２２ａと下段部２２ｂとを有する。下段部２２ｂの断面は、垂直方向に直線部を有する形状となっている。上段部２２ａの断面は、リード部周縁に沿い上部が広がるテーパー形状を有する。
より詳細に説明すると、下段部２２ｂは、導電性基板１０の表面１１から、表面１１に垂直に上方に延びる柱状の形状を有する。図３（ａ）、（ｂ）に示されるように、下段部２２ｂは、略長方形の平面形状又は水平断面形状を有し、略四角柱の形状を有する。下段部２２ｂの側面２４ｂは、鉛直方向に沿って延びているので、下段部２２ｂにおける平面形状及び水平断面形状は、底面、上面、底面と上面の中間で切ったいずれの場合も総て同じである。このように、下段部２２ｂは、平面形状及び水平断面形状が一定な柱状の形状を有する。
上段部２２ａは、下段部２２ｂの上面上に、下段部２２ｂと連続的かつ一体的に設けられる。即ち、上段部２２ａの底面（下面）は、下段部２２ｂの上面と同一水平面上に設けられる。しかしながら、上段部２２ａの底面は、下段部２２ｂの上面と必ずしも合同である必要は無く、例えば、上段部２２ａの底面が、下段部２２ｂよりも広く形成され、上段部２２ａの底面が下段部２２ｂの上面を包含するように形成されてもよい。但し、図３（ａ）、（ｂ）の例においては、上段部２２ａの底面は、下段部２２ｂの上面と略同一の形状を有し、角が丸い長方形の形状となっている。
上段部２２ａの側面２４ａは、その底面からテーパー状に上方及び側方に広がるような形状を有する。図３（ａ）に示されるように、上段部２２ａの上面は、下段部２２ｂと類似した形状を有し、略長方形に構成されている。これは、図３の構成においては、上段部２２ａの底面から側面２４ａが全体にテーパー状に略同じ割合で広がり、上段部２２ａの上面の平面形状は下段部２２ｂの上面よりも大きくなったことを意味する。上段部２２ａの側面２４ａがこのようなテーパー形状を有することにより、樹脂８０への食い付き、引っ掛かりができ、導電性基板１０を樹脂８０から剥離する際等に、リード部２２の樹脂８０からの脱落等を防止することができる。
なお、図１、２に示すように、リード部２２のみならず、ダイパッド部２１も上段部２１ａ及び下段部２１ｂを有する構成としてもよい。これにより、ダイパッド部２１についても、樹脂８０からの脱落等を防止することができる。
次に、図４を用いて、リード部２２の形成方法について説明する。図４は、リード部２２の形成方法を説明するための図である。図４（ａ）は、めっき用レジストマスク３５の一例を示した図である。図４（ｂ）は、めっき用レジストマスク３５を用いためっき加工の一例を示した図である。
リード部２２は、図４（ａ）に示すように、導電性基板１０の上に３枚のレジスト層３１、３２、３３を被覆し、露光、現像してめっき用レジストマスク３５を作製し、これを用いてめっき加工を行い形成している。導電性基板１０に接触するレジスト層から第１のレジスト層３１とし、最上位のレジストを第３のレジスト層３３とする。中間のレジスト層は第２のレジスト層３２となる。第１のレジスト層３１と第３のレジスト層３３のパターンは、リード部２２の底面形状のパターンとする。また、第１のレジスト層３１と第３のレジスト層３３には、感光する波長が略同一な同種のレジストを使用し、第２のレジスト層３２には、第１及び第３のレジスト層３１、３３と感光する波長が異なる種類のレジストを使用する。これらのレジスト層３１〜３３を露光する際、第１及び第３のレジスト層３１、３３は感光し、第２のレジスト層３２は感光しない波長にて露光することにより、第１と第３のレジスト層３１、３３を硬化させ、第２のレジスト層３２を未露光状態にする。これを現像することにより、第１のレジスト層３１と第３のレジスト層３３は、リード部２２の底面形状と略同一で、垂直方向断面の垂直方向の辺（側面２４ｂ）は直線となる。第２のレジスト層３２は、第３のレジスト層３３の開口部３４から第１のレジスト３１の方向に現像されるため、図４（ａ）に示されるように、垂直方向断面の垂直方向の辺は上面側が狭くなる様な（開口部３４の形状は上面側が広がる）テーパー形状になる。第２のレジスト層３２は、未露光状態であり、現像後、露光により硬化処理を行う。このようにして、第２のレジスト層３２がテーパー形状を有するめっき用レジストマスク３５を作製する。
次に、図４（ｂ）に示されるように、作製されためっき用レジストマスク３５を用いてめっき層２０を形成する。めっき層２０の厚さは、めっき層２０の上面が第３のレジスト層３３に至る前であって、第２のレジスト層３２の間になるように設定する。めっき層２０が第３レジスト層３３までめっきされると、第２のレジスト層３２で上面側が広がるテーパー形状を形成したのに、第３のレジスト層３３でテーパー形状が小さくなってしまう。逆に、第１のレジスト層３１までのめっき層２０では、張り出し形状が形成されず、樹脂８０との密着性を向上させることができない。好ましくは、第２のレジスト層３２の１／２から４／５までにめっき層２０の上面が来るようにめっき厚さを設定する。
第２のレジスト層３２のテーパー形状は、第２のレジスト層３２の厚みや現像工程での現像時間、現像液の吐出圧力等によりテーパーの角度を調整することができる。テーパー角度は、水平方向を基準に任意に設定することができるが、樹脂８０との密着性を考慮すると、３０°〜８０°に設定することが好ましく、３０°〜６０°に設定することがより好ましい。
リード部２２は、上述の３層のレジストマスク３５を使用し、レジストマスク３５の開口部３４にめっきを行い、めっき層２０を形成することにより形成される。めっき層２０は、レジストマスク３５の形状に倣い形成されるので、めっき層２０の側面は、上段部２０ａ（第２レジスト層部）と下段部２０ｂ（第１レジスト層部）に分かれ、下段部２０ｂの側面は垂直方向に直線部を有し、上段部２０ａの側面は、めっき層２０の周縁に沿い上部が広がるテーパー形状となる。
リード部２２のめっき層２０の下段部２０ｂの厚みは、第１のレジスト層３１の厚みとなる。めっき層２０の下段部２０ｂの厚みは特に限定はないが、第１のレジスト層３１の厚みを考慮すると、１０μｍ〜２５μｍが好ましい。上段部２０ａの厚みは、特に限定はないが、上述のように、めっき層２０は、第２のレジスト層３２の２／５から４／５までの厚さとすることが好ましいことや、このテーパー部が樹脂８０との密着性を向上させることから、２０μｍ〜５０μｍに設定することが好ましい。
これにより、リード部２２の断面形状が上段部２２ａ（第２レジスト層部）と下段部２２ｂ（第１レジスト層部）に分かれ、下段部２２ｂの側面２４ｂは垂直方向に直線部を有し、上段部２２ａの側面２４ａは、めっき層周縁に沿い上部が広がるテーパー形状となるリード部２２を形成できる。
本発明の実施形態に係る半導体素子搭載用基板５０及び半導体装置１００のリード部２０の形状は、例えば、特許文献１に記載された発明と比較して以下の利点がある。特許文献１では、形成したレジストマスクを超えて導電性金属を電着させることで、リード部の上端部周縁に張り出し部を有する形状が記載されている。この方法では、オーバーハング量をコントロールすることは難しく、形成するめっき層の全てが同じ張り出し長さにならない問題や、張り出し部が大きくなると隣のめっき層と繋がってしまう問題が発生している。
本発明の実施形態に係る半導体素子搭載用基板５０及び半導体装置１００では、リード部２２が上段部２２ａと下段部２２ｂに分かれ、上段部２２ａはテーパー形状になっている。上段部２２ａのテーパー形状は、第２のレジスト層３２で形成されるので、形状を制御することが可能であり、張り出し部の厚さ、長さ、テーパー角度を任意に設定できる。また、内部端子として機能する上段部２２ａの上面は、ほぼフラットな面を得ることができる。また、特許文献１の形状においては、張り出し部が大きくなると、めっき後にレジスト層を除去する際、張り出し部の根元部にレジストが残りやすいが、本発明の実施形態に係る半導体素子搭載用基板５０及び半導体装置１００のリード部２０の形状であれば、張り出し部は上側部が上方及び側方に広がる様なテーパー形状であり、レジストマスク３５は除去されやすい。
特許文献２では、リード部の断面形状をテーパー形状にする記載がある。この場合、リード部の断面形状を逆台形にしたことで、半導体素子を搭載し、ワイヤーボンディングした後に樹脂封止する際、電極層の側面部は導電性基板に対して鋭角になり、封止樹脂が回り込みづらくなり、場合によっては、ボイド等未充填が発生する場合があった。また、リード部基部付近の封止樹脂は、当然、この角度に倣い形成されるため、先端が鋭角な形状となり強度的にも弱く、この封止樹脂部の先端の欠けや剥がれが発生し易いという問題があった。また、レジスト層はテーパー形状を形成するため、底面の寸法精度は劣っていた。
本発明の実施形態に係る半導体素子搭載用基板５０及び半導体装置１００では、リード部２２が上段部２２ａと下段部２２ｂとに分かれ、下段部２２ｂの側面は、垂直方向に直線部を有しており、リード部２２の底面において導電性基板１０と鋭角になることはなく、樹脂８０の回り込み不具合等の発生を防止できる。また、下段部２２ｂの底面の寸法精度は、第１のレジスト層で露光、現像するため上記テーパー形状に比べて向上する。
図５は、図３と異なる形状を有するリード部２６を説明するための図である。図５（ａ）は、リード部２６の一例を示した平面図である。図５（ｂ）は、図５（ａ）に示したリード部２６のｙ−ｙ断面図である。図５（ｃ）は、図５（ａ）に示したリード部２６のｚ−ｚ断面図である。
リード部の底面形状は、一般的には、図３（ａ）に示すように略矩形である。しかしながら、図５（ａ）、（ｃ）に示すように、リード部２６の側面２７を構成する各辺に凹凸形状を付加してもよい。凹凸形状を付加することで、樹脂８０との密着性をより向上させることができる。凹凸形状は、例えば、波型、山形形状を連続させたジグザク形状、のこぎり形状等を含む。なお、ジグザク形状の各頂点は丸みを帯びた曲線形状とする。
また、図５（ａ）に示すように、上段部２６ａの底面２６ｄ及び上面２６ｃの形状は、底面２６ｄが略長方形の形状であり、上面２６ｃは凹凸形状を有している。上段部２６ａの底面２６ｄは、下段部２６ｂの上面の凹凸形状を包含する長方形状となっている。
また、リード部２６の断面形状は、図５（ａ）、（ｂ）で示したように、リード部２６は、上段部２６ａと下段部２６ｂに分かれ、下段部２６ｂの側面２７ｂは垂直方向に直線部を有し、上段部２６ａの側面２７ａは、リード部周縁に沿い上部が広がるテーパー形状を有すると同時に、図５（ａ）、（ｃ）に示すように、上段部２６ａの底面２６ｄの一部には、上段部２６ａと下段部２６ｂの境界に水平部２６ｅを有してもよい。上段部２６ａの底面２６ｄ（上段部と下段部の境界）の一部に水平部２６ｅを有する箇所は、前述のリード部２６の底面形状の各辺に凹凸形状を付加した場合の凹部２７ｃに形成することができる。この凹部２７ｃに形成することで、凹部２７ｃの下面にも樹脂８０を充填することができ、より樹脂８０との密着性を向上させることができる。この凹凸部の凹部の凹み量、つまり凹凸の波の上端と下端の間の振幅の大きさ（長さ）は、下段部２６ｂの厚さ１／２〜下段部２６ｂの厚さの３倍程度が好ましい。下段部２６ｂの厚さ１／２未満だと密着性の効果が小さく、３倍を超えると、第１のレジスト層３１を剥離する時、レジスト残りが発生する可能性が高くなる。好ましくは、下段部２６ｂの厚さ程度である。なお、水平部２６ｅは、平坦面を有するので、平坦面２６ｅと呼んでもよいこととする。
本発明の実施形態に係る半導体装置１００は、上で説明したように、ダイパッド部２１及びリード部２２、２６を上述の形状にすることで、樹脂８０とダイパッド部２１及びリード部２２、２６との密着性を向上することが可能であり、従来の半導体装置に比べ、より小型化、薄型化を図ることが可能となる。
［半導体素子搭載用基板の製造方法］
次に、図６を参照して本発明の実施形態に係る半導体素子搭載用基板の製造方法について説明する。図６は、本発明の実施形態に係る半導体素子搭載用基板の製造方法の一例の一連の工程を示した図である。
図６（ａ）は、基板用意工程の一例を示した図である。図６（ａ）に示されるように、本発明の実施形態に係る半導体素子搭載用基板５０を製造するに当たり、まずは導電性基板１０を用意する。使用する導電性基板１０の材質は、導電性が得られるものであれば特に限定はないが、一般的には金属材料が用いられ、例えば、ＳＵＳ材またはＣｕあるいはＣｕ合金等が使用される。
図６（ｂ）は、レジスト被覆工程の一例を示した図である。レジスト被覆工程では、導電性基板１０の表・裏面全体を、レジストで被う。なお、表面側は、３枚のレジスト層３１〜３３を被覆する。裏面は１枚のレジスト層３０を被覆する。表面側は３枚のレジスト層３１〜３３は、導電性基板１０側より、第１のレジスト層３１、第２のレジスト層３２、第３のレジスト層３３とする。第１のレジスト層３１、第３のレジスト層３３は、感光する波長が略同一の同種のレジスト層とする。第２のレジスト層３２は感光する波長が第１及び第３のレジスト層３１、３３と異なる種類のレジスト層を使用する。使用するレジストとしては、ドライフィルムレジストのラミネート、又は液状レジストの塗布及び乾燥によるレジスト層の被覆等、従来からの公知の方法を用いて行うことができる。
図６（ｃ）は、レジストマスク形成工程の一例を示した図である。詳細には、レジストマスク形成工程は、露光工程、現像工程及び硬化処理工程を有する。露光工程では、前のレジスト被覆工程で導電性基板１０の表・裏面にレジストを被覆した後、表面側は第１のレジスト層３１、第３のレジスト層３３が感光し、第２のレジスト層３２が感光しない波長で、及び裏面側は、裏面のレジスト層３０が感光する波長で露光する。この時、そのレジスト上に表面は所望のダイパッド部２１やリード部２２を組とした複数の組を配置したパターン、裏面は全面を覆うパターンが形成されたマスク（紫外光遮蔽ガラスマスク）を被せ、露光を行う。
なお、第２のレジスト層３２は、第１のレジスト層３１と感光の波長が違うため未露光状態となる。現像工程では、マスクを除去してレジスト層３０〜３３を現像する。まず第３レジスト層３３の開口部３４より未露光が除去され、次に第２のレジスト層３２、第１にレジスト層３１と現像されるため、第２のレジスト層３２は、未露光部であるため第３レジスト層３３側（上部側）から水平方向にも除去されていく。開口部３４の形状は、上面側が広がるテーパー形状になる。第２のレジスト層３２のテーパー形状については、第２のレジスト層３２の厚みや現像工程での現像時間、現像液の吐出圧力等により、現像速度を制御することによりテーパーの角度を調整することができる。その後、第２レジスト層の硬化処理を行う。第２のレジスト層３２の未露光状態であり、露光により硬化させる。このようにして、第２のレジスト層３２にテーパー形状を有するめっき用レジストマスク３５を作製する。
なお、図５で説明したように、リード部２６の底面形状の各辺を凹凸形状にする場合には、露光工程で、リード形状がその旨のパターンになるようにマスクを（紫外光遮蔽ガラスマスク）を被せ、露光を行う。また、各辺の凹凸部の凹部２７ｃの箇所の上段部２６ａの底面２６ｄに水平部２６ｅを有してもよい。この場合は、現像工程において、第２レジスト層３２を現像する際、テーパー形状より現像時間を長くすることで、凹部２７ｃに該当する上段部２６ａと下段部２６ｂの境界である上段部２６ａの底面２６ｄに水平部２６ｅを設けることが可能である。現像時間を調整することで、水平部２６ｅの長さを調整することができる。パターン形状にもよるので状況により都度調整する。
図６（ｄ）は、めっき工程の一例を示した図である。めっき工程では、図６（ｂ）で形成したレジストマスク３５を用い、開口部３４が形成された導電性基板１０の露出部分にめっきを施して、めっき層２０を形成する。めっきは、第２のレジスト層３２の４／５程度の高さまで行う。これにより、めっき層２０は、第１にレジスト層３１と第２のレジスト層３２の形状に沿って形成されることになる。リード部２２の側面は、上段部２２ａと下段部２２ｂに分かれ、下段部２２ｂの側面２４ｂは垂直方向に直線部を有し、上段部２２ａの側面２４ａは、リード部２２の周縁に沿い上部が広がるテーパー形状を有する形状に形成することができる。
めっきの種類は、特に限定は無い。例えば、導電性基板１０の表面上に、Ａｕめっき層、第２のＰｄめっき層、Ｎｉめっき層、Ｐｄめっきを順に層状に積み重ねる４層めっき、あるいは、更にＡｕめっきを行う５層めっき等を行う。ダイパッド部２１やリード部２２のめっき厚さも、特に限定は無いが、封止樹脂との密着性を考慮すれば、比較的硬度があり安価であるＮｉめっきを下段側から上段側をまたぐように厚さを設定することが好ましい。また、最表面には、ボンディング性の良いめっき層を必要最低限形成する。
図６（ｅ）は、レジスト剥離工程の一例を示した図である。レジスト剥離工程では、硬化しているレジストマスク３５及びレジスト層３０を剥離する。これにより、めっき層２０からなるダイパッド部２１、リード部２２が形成される。
ダイパッド部２１、リード部２２が形成された導電性基板１０を、必要に応じて所望の寸法に切断することにより、本発明の実施形態に係る半導体素子搭載用基板５０が得られる。
このように、上述の各工程を順に経ることにより、本発明の実施形態に係る半導体素子搭載用基板５０が作製される。
［半導体装置の製造方法］
次に、図７を用いて、上述の製造方法によって作製された半導体素子搭載用基板５０を用いて半導体装置１００を製造する半導体装置１００の製造方法の一例について説明する。図７は、本発明の実施形態に係る半導体装置の製造方法の一例の一連の工程を示した図である。
図７（ａ）は、半導体素子搭載工程の一例を示した図である。半導体素子搭載工程においては、半導体素子搭載用基板５０のダイパッド部２１上に半導体素子６０を搭載する。その際、半導体素子６０は、ダイパッド部２１上に、例えば、銀ペーストや接着剤等を用いて接着固定されてもよい。
図７（ｂ）は、ワイヤーボンディング工程の一例を示した図である。ワイヤーボンディング工程では、ワイヤーボンディングにより、ボンディングワイヤー７０を用いて半導体素子６０の電極６１とリード部２２とを電気的に接続して配線を形成する。
図７（ｃ）は、樹脂封止工程の一例を示した図である。樹脂封止工程では、半導体素子搭載用基板５０の半導体素子６０を搭載した面全体を樹脂８０により封止する。
図７（ｄ）は、導電性基板除去工程の一例を示した図である。導電性基板除去工程では、樹脂封止部分から、導電性基板１０を除去する。導電性基板１０の除去方法は、溶解液を用いて、導電性基板１０を溶解除去する。あるいは、引き剥がし除去する方法もある。
図７（ｅ）は、切断工程の一例を示した図である。最後に、所定の半導体装置１００の寸法になるように切断し、半導体装置１００を完成させる。
［光半導体素子搭載用基板および光半導体装置］
本発明は、半導体装置に限らず、光半導体装置にも適用することができる。以下、図８、図９も用いて説明する。
図８は、本発明の実施形態に係る光半導体素子搭載用基板の一例を示す断面図である。光半導体素子搭載用基板５１は、半導体素子搭載用基板５０と構成は変わらない。図８に示されるように、導電性基板１０と、その表面１１上に配置された光半導体素子搭載用のダイパッド部２１と光半導体素子とワイヤボンディン等により接続するためのリード部２２とで構成されている。ダイパッド部２１とリード部２２は、対をなして形成され、それを一組として複数配置される。導電性基板１０は、表面１１上にめっき層２０が形成される基板であり、電気めっきによりめっき層２０を形成することが可能なように、導電性を有する材料から構成される。使用する導電性基板１０の材質は、導電性が得られれば特に限定はないが、一般的には金属材料が用いられ、例えば、ＣｕまたはＣｕ合金等が使用される。ダイパッド部２１やリード部２２は、導電性基板１０の片面（表面１１）にめっき加工により形成されためっき層２０である。ダイパッド部２１及びリード部２２の本発明の実施形態に係る光半導体素子搭載用基板５１の特徴については、半導体素子搭載用基板５０と同一である。
次に、図９を用いて、光半導体装置について説明する。図９は、本発明の実施形態に係る光半導体装置１０１の一例の断面図である。
図９に示すように、本発明の実施形態に係る光半導体装置１０１は、ダイパッド部２１に光半導体素子６２が搭載され、光半導体素子６２の電極６３とリード部２２とをボンディングワイヤー７０等を介して接続されている。また、光半導体素子６２及びボンディングワイヤー７０等の接続部を含む周辺部を取り囲む形で、ダイパッド部２１とリード部２２の上に外部樹脂８１が形成されている。また、ダイパッド部２１とリード部２２が対向する間の空間部分にも同時に外部樹脂８１が充填される。外部樹脂８１が取り囲んだ光半導体素子６２と電気的接続部周辺は、透明樹脂９０で充填されている。ダイパッド部２１及びリード部２２は、上面２３及び側面２４は外部樹脂８１及び透明樹脂９０により覆われているが、底面２５は露出している。また、図８で存在していた導電性基板１０は存在しない。導電性基板１０は、外部樹脂８１及び透明樹脂９０により封止が行われた後、除去されている。つまり、図８で示した光半導体素子搭載用基板５１は、まず、外部樹脂８１を封止後、ダイパッド部２１上に光半導体素子６２が搭載され、半導体素子６２の電極６３とリード部２２とがワイヤーボンディングによりボンディングワイヤー７０を介して接続された後、外部樹脂８１に開口された光半導体素子６２及びボンディングワイヤー７０等の接続部を含む周辺部を透明樹脂９０により封止が行われる。樹脂封止の後、導電性基板１０が除去されることにより、図９に示すような光半導体装置１０１が作製される。導電性基板１０の除去により露出したダイパッド部２１やリード部２２の底面２５は、外部機器とのはんだ接合するための外部端子となる。
光半導体装置１０１は、ダイパッド部２１とリード部２２が対に配置されている。光半導体装置１０１の形状は小さいため、外部樹脂８１とダイパッド部２１及びリード部２２との密着性は重要である。本発明の実施形態に係る光半導体装置１０１のダイパッド部２１及びリード部２２のように、上側にテーパー形状を有することで外部樹脂８１との密着性を向上させることが可能である。
更に、図５で説明したように、リード部２２をリード部２６に置き換え、ダイパッド部２１とリード部２６の外形形状の各辺に凹凸を形成し、かつ、リード部２６の側面は、上段部２６ａと下段部２６ｂに分かれ、下段部２６ｂの側面２７ｂは垂直方向に直線部を有し、上段部２６ａの側面２７ａは、リード部周縁に沿い上部が広がるテーパー形状を有するとともに、その側面２７の一部には、上段部２６ａと下段部２６ｂの境界（上段部２６ａの底面２６ｄ）に水平部２６ｅを有してもよい。この上段部２６ａの底面２６ｄの一部に水平部２６ｅを有する箇所は、前述のリード部２６の下端部２６ｂの底面形状の各辺に凹凸形状を付加した凹部２７ｃに形成することができる。この凹部２７ｃに形成することで、凹部２７ｃの下面にも外部樹脂８１を充填することができ、より外部樹脂８１との密着性を向上させることができる。これにより、光半導体装置１０１は、より小型化、薄型化を図ることが可能となる。
［光半導体素子搭載用基板の製造方法および光半導体装置の製造方法］
次に、光半導体素子搭載用基板５１の製造方法および光半導体装置１０１の製造方法について説明する。光半導体素子搭載用基板５１の製造方法は、半導体素子搭載用基板５０の製造方法と同一である。なお、ダイパッド部２１及びリード部２２のめっき層２０のめっきの種類については、光半導体装置１０１の場合、発光素子（光半導体素子）からの光を効率的に反射させるため、反射率の高い貴金属めっきが最外層に施される。最外層のめっき層は、ＡｇまたはＡｇ合金めっきが光反射率の点から好適である。例えば、導電性基板１０の表面上に、Ａｕめっき層、Ｐｄめっき層、Ｎｉめっき層、Ａｕめっき層、Ａｇめっき層を順に層状に積み重ねる５層めっき等を行うことができる。
光半導体装置１０１の製造方法については、上述した光半導体素子搭載用基板５１を使用し、外部樹脂８１を樹脂封止する。外部樹脂８１は、光半導体素子６２及びボンディングワイヤー７０等の接続部を含む周辺部を取り囲む形で、ダイパッド部２１とリード部２２の上に充填されている。また、ダイパッド部２１とリード部２２が対向する両者の間の空間部分にも同時に外部樹脂８１が充填される。その後、ダイパッド部２１上に光半導体素子６２が搭載され、光半導体素子６２の電極６３とリード部２２とがワイヤーボンディングによりボンディングワイヤー７０を介して接続される。次に、外部樹脂８１に開口された所定の中央領域に設けられた、光半導体素子６２及びボンディングワイヤー７０等の接続部を含む周辺部を、透明樹脂９０により封止する。樹脂封止の後、導電性基板１０が除去される。最後に所定の寸法になるように切断する。これにより光半導体装置１０１が作製される。
以下、本発明の実施形態に係る半導体素子搭載用基板５０、５１及び半導体装置１００、１０１を作製して実施した実施例について説明する。なお、理解の容易のため、上述の実施形態の構成要素に対応する構成要素については、実施形態と同一の参照符号を付すこととする。
［実施例１］
導電性基材１０として板厚０．２ｍｍのＳＵＳ板（ＳＵＳ４３０）を幅１４０ｍｍの長尺板状に加工し、次に導電性基板１０の表面に厚み０．０１５ｍｍ感光性ドライフィルムレジスト（旭化成イーマテリアルズ社製ＡＤＨ）を、ラミネートロールを用いて貼り付けた。引き続き、その上に、厚み０．０５ｍｍの感光性ドライフィルムレジスト（旭化成イーマテリアルズ社製ＡＱ）、厚み０．０２５ｍｍ感光性ドライフィルムレジスト（旭化成イーマテリアルズ社製ＡＤＨ）を順に貼り付けた。裏面には、厚み０．０４０ｍｍ感光性ドライフィルムレジスト（旭化成イーマテリアルズ社製ＡＱ）をラミネートロールで貼り付けた。
次に、表面側に半導体素子搭載用のダイパッド部２１と外部と接続するためのリード部２２の所望のパターン、裏面側には裏面全面を覆うパターンを形成すべく、パターンを形成したガラスマスクをドライフィルムレジストの上に被せ、紫外光で露光した。表面側の露光は、第１のレジスト層３１、第３のレジスト層３３が感光し、第２のレジスト層３２が感光しない波長で行った。このため、表面側の第２のレジスト層３２である厚み０．０５ｍｍのドライフィルムは未露光状態になった。裏面側の露光は裏面のレジストが感光する波長で行った。
なお、リード部２２及びダイパッド部２１の底面形状は矩形で、角部はＲ形状（丸め形状）とした。
その後、炭酸ナトリウム溶液を用いて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行った。現像時間、現像液の吐出圧力等適宜調整することで、第２のレジスト層３２のテーパーの角度が約４５°になるように設定した。その後、露光により第２のレジスト層を硬化処理した。
次に、レジスト層が除去されて開口部３４が形成された導電性基材１０の露出部表面に、電気めっきを行った。ダイパッド部２１及びリード部２２を形成するため、Ａｕめっきを約０．０２μｍ、第Ｐｄめっきを０．０２μｍ、Ｎｉめっきを４０μｍ、Ｐｄめっきを０．０５μｍ順次施した。めっき層の厚さは、第２のレジスト層３２の２／３を目安に設定した。
最後に、水酸化ナトリウム溶液でドライフィルムレジスト３０〜３３を剥離して、導電性基板上１０にダイパッド部２１及びリード部２２を形成した。
その後、所定寸法に切断することにより、本発明の実施例１に係る半導体素子搭載用基板５０を得た。
次いで、作製した半導体素子搭載用基板５０に半導体素子６０を搭載し、半導体素子６０とリード部２２をワイヤーボンディング７０で接続し、半導体素子６０が搭載されている面を樹脂８０で封止した後、樹脂封止部分から導電性基材１０を引き剥がし除去した。最後に、所定の半導体装置１００の寸法になるように切断し、実施例１に係る半導体装置１００を完成させた。
［実施例２］
実施例２は、実施例１においてパターンをリード部２６及びダイパッド部２１の矩形の各辺にジグザグ（又は波型）の凹凸形状を付加した。また、ジグザグの各頂点はＲ形状とした。凹部２７ｃの長さは、０．０３ｍｍとした。また、現像工程では、現像時間、現像液の吐出圧力等適宜調整することで、凹部２７ｃに該当する上段部２６ａと下段部２６ｂの境界（上段部２６ａの底面）に水平部を設けるようにした。なお、現像時間は、実施例１より長くした。その他の条件は、実施例１と同様である。
図１０は、実施例２に係る半導体素子搭載用基板５１のリード部２６の上面からの拡大図で、リード部の側面の一部の拡大図である。図１０に示されるように、波型の側面を有する柱状の下段部２６ｂの上面上にやはり波型の側面を有する上段部２６ａが設けられ、上段部２６ａの側面が側方及び上方に張り出してテーパー状に形成されていることが分かる。かかる構成により、上段部２６ａの樹脂８０への引っ掛かりが良好となり、樹脂８０とリード部２６との密着性を向上させ、リード部２６の脱落及び剥離を防止することができる。
図１１は、実施例２に係る半導体素子搭載用基板５１のリード部２６の裏面からの拡大図で、リード部の裏面側における側面の一部の拡大図である。即ち、リード部２６を導電性基板１０から剥離し、リード部２６のみを裏面から示した図である。図１１に示されるように、柱状の下段部２６ｂの上面上（図１１では下方）に設けられた上段部２６ａの底面２６ｄが下段部２６ｂの上面を包含しており、波型の凹部において平坦面（水平面）２６ｅが形成されている。かかる平坦面２６ｅを上端部２６ａの底面２６ｄに設けることにより、樹脂８０の引っ掛かりが良好になり、樹脂８０とリード部２６との密着性が大幅に向上する。また、上段部２６ａの側面２７ａもテーパー状となっており、樹脂８０とリード部２６との密着性を向上させることができる。
［実施例３］
実施例３は、光半導体素子搭載用基板５１を作製した例である。実施例３では、実施例１におけるパターンを光半導体装置１０１用のダイパッド部２１とリード部２２が対になった形状に設定した。めっき層２０は、実施例１のめっき層の最表層にＡｇめっき１μｍを追加した。その他は、実施例１と同じである。
実施例３の光半導体装置１０１を作製すべく、上で作製した光半導体素子搭載用基板５１を用いて、光半導体素子６２及びボンディングワイヤー７０等の接続部を含む周辺部を取り囲む形で、ダイパッド部２１とリード部２２の外側の表面上に外部樹脂８１を形成した。また、ダイパッド部２１とリード部２２とが対向する間隔をなす空間部分にも同時に外部樹脂８１を形成した。その後、ダイパッド部２１上に光半導体素子６２を搭載し、光半導体素子６２の電極６３とリード部２２とをワイヤーボンディングによりボンディングワイヤー７０を介して接続した。次に、外部樹脂８１に開口された光半導体素子６２及びボンディングワイヤー７０等の接続部を含む周辺部（所定の中央領域）を、透明樹脂９０により封止した。樹脂封止の後、導電性基板１０を除去した。最後に所定の寸法に切断した。これにより光半導体装置１０１を完成させた。
［比較例１］
比較例１では、レジスト被覆工程で、導電性基板の両面に厚み０．０２５ｍｍ感光性ドライフィルムレジスト（旭化成イーマテリアルズ社製ＡＱ−４０９６）をラミネートロール貼り付け、露光現像をおこなった。めっき工程では、レジスト層を超えてめっき層を形成した。その他条件は、実施例１と同様である。
［比較例２］
比較例２では、レジスト被覆工程で導電性基板の表面に厚み０．０５ｍｍの感光性ドライフィルムレジスト（旭化成イーマテリアルズ社製ＡＱ−４０９６）を貼り付けた。裏面には、厚み０．０２５ｍｍ感光性ドライフィルムレジスト（旭化成イーマテリアルズ社製ＡＱ−４０９６）をラミネートロールで貼り付け、露光工程では散乱紫外光用いて露光を行った。その後、現像を行った。散乱紫外光で露光することで、レジスト層は半露光状態となり、テーパー形状のレジストが形成される。めっき工程では、形成されたテーパー形状のレジストマスクの開口部にめっきを行い、逆台形形状のリード部を作製した。その他の条件は実施例１と同じである。
［評価］
実施例１、実施例２、実施例３及び比較例１、比較例２については、以下の方法で評価を行った。
半導体素子搭載用基板において、リード部の底面形状寸法を各２０リード測定し、そのばらつきを確認した。
実施例１、比較例１においては、設定値±０．００３ｍｍ以内、実施例２及び実施例３は設定値±０．００４ｍｍと良好であったが、比較例２では、設定値±０．０１ｍｍとばらつきが大きかった。
また、半導体素子搭載用基板の製作工程のレジスト剥離工程で、レジスト残り不具合があるか顕微鏡で１００枚観察した。その結果、実施例１及び実施例２、実施例３、比較例２に関してはレジスト残りの発生が無かったが、比較例１では、一部リード部に発生が見られた。
また、この半導体素子搭載用基板を使用して半導体素子を搭載し樹脂封止後、導電性基板を引き剥がし除去工程で、リード部が導電性基板に残る不具合があるか観察を行った。この結果、実施例１、実施例２、実施例３、比較例１、比較例２では封止樹脂と導電性基板との間でリード部が導電性基板に残る不具合はなく良好であった。実施例１、実施例２及び実施例３においても十分封止樹脂と密着性を確保していることが確認できた。
以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。
１０ 導電性基板
２０ めっき層
２１ ダイパッド部
２２、２６ リード部
２２ａ、２６ａ 上段部
２２ｂ、２６ｂ 下段部
２３ 上面
２４、２４ａ、２４ｂ、２７、２７ａ、２７ｂ 側面
２５ 裏面
２６ｃ 上段部の上面
２６ｄ 上段部の底面
２６ｅ 水平部
２７ｃ 凹部
３１ 第１のレジスト層
３２ 第２のレジスト層
３３ 第３のレジスト層
３４ 開口部
３５ めっき用レジストマスク
５０ 半導体素子搭載用基板
５１ 光半導体素子搭載用基板
６０ 半導体素子
６１、６３ 電極
６２ 光半導体素子
７０ ボンディングワイヤー
８０ 樹脂
８１ 外部樹脂
９０ 透明樹脂
１００ 半導体装置
１０１ 光半導体装置

Claims (18)

  1. 半導体素子搭載後に除去可能な導電性基板と、
    該導電性基板の表面上に設けられた半導体素子搭載領域と、
    該半導体素子搭載領域の周囲の前記導電性基板の前記表面上の所定領域に設けられためっき層からなるリード部と、を有し、
    該リード部は、前記導電性基板の前記表面と略垂直な側面を有して前記表面から柱状に上方に延びる下段部と、
    該下段部の上面上に底面を有し、該底面からテーパー状に上方及び側方に広がる側面を有する上段部と、を有する半導体素子搭載用基板。
  2. 前記リード部の前記上段部の前記側面のテーパー角度は、３０°〜８５°の範囲である請求項１に記載の半導体素子搭載用基板。
  3. 前記リード部の前記下段部の前記側面は凹凸を有する平面形状を有し、
    前記リード部の前記上段部の前記底面は、前記下段部の上面を包含する平面形状を有し、前記凹凸の凹部を覆う領域が露出した平坦面を有する請求項１又は２に記載の半導体素子搭載用基板。
  4. 前記リード部の前記上段部の上面及び水平断面は、前記下段部の平面形状と類似した平面形状を有する請求項１乃至３のいずれか一項に記載の半導体素子搭載用基板。
  5. 前記半導体素子搭載領域には、前記リード部と同様の形状を有するめっき層からなるダイパッド部が設けられている請求項１乃至４のいずれか一項に記載の半導体素子搭載用基板。
  6. 前記リード部は、前記半導体素子搭載領域の周囲に複数個設けられている請求項１乃至５のいずれか一項に記載の半導体素子搭載用基板。
  7. 前記リード部は、前記半導体素子搭載領域に対応して１個だけ対になるように設けられている請求項１乃至５のいずれか一項に記載の半導体素子搭載用基板。
  8. 半導体素子と、
    該半導体素子の周囲の所定領域に設けられ、形状の異なる上段部と下段部とを有するめっき層からなるリード部と、
    前記半導体素子の電極と前記リード部の前記上段部の上面とを電気的に接続する接続手段と、
    少なくとも前記リード部の前記下段部の底面が露出するように前記半導体素子、前記リード部及び前記接続手段を封止する樹脂と、を有し、
    前記リード部の前記下段部は、前記底面から上方に垂直に延びる側面を有する柱状形状を有し、
    前記リード部の前記上段部は、前記下段部の上面上に底面を有し、該底面からテーパー状に上方及び側方に側面が広がるテーパー形状を有する半導体装置。
  9. 前記リード部の前記上段部の前記テーパー形状のテーパー角度は、３０°〜８５°の範囲である請求項８に記載の半導体装置。
  10. 前記リード部の前記下段部の前記側面は波型の凹凸を有する平面形状を有し、
    前記リード部の前記上段部の前記底面は、前記下段部の上面を包含する平面形状を有し、前記波型の凹部を覆う領域が露出した平坦面を有する請求項８又は９に記載の半導体装置。
  11. 前記半導体素子は、めっき層からなるダイパッド部上に搭載されて設けられ、
    該ダイパッド部は、前記リード部と同様の形状を有している請求項８乃至１０のいずれか一項に記載の半導体装置。
  12. 光半導体素子を搭載する領域を有するダイパッド部と、
    前記ダイパッド部と対に設けられ、形状の異なる上段部と下段部とを有するめっき層からなるリード部と、
    前記ダイパッド部に搭載された光半導体素子と、
    該光半導体素子の電極と前記リード部の前記上段部の上面とを電気的に接続する接続手段と、
    前記光半導体素子及び前記接続手段を含む前記ダイパッド部上及び前記リード部上の所定の中央領域を封止する透明樹脂と、
    前記ダイパッド部及び前記リード部の底面が露出するように、前記ダイパッド部及び前記リード部の底面以外の前記ダイパッド部と前記リード部との間の領域と、前記ダイパッド部及び前記リード部の所定の外側領域とを封止する外部樹脂と、を有し、
    前記リード部の前記下段部は、前記底面から上方に垂直に延びる側面を有する柱状形状を有し、
    前記リード部の前記上段部は、前記下段部の上面上に底面を有し、該底面からテーパー状に上方及び側方に側面が広がるテーパー形状を有する光半導体装置。
  13. 前記リード部の前記上段部の前記テーパー形状のテーパー角度は、３０°〜８５°の範囲である請求項１２に記載の光半導体装置。
  14. 前記リード部の前記下段部の前記側面は凹凸を有する平面形状を有し、
    前記リード部の前記上段部の前記底面は、前記下段部の上面を包含する平面形状を有し、前記凹凸の凹部を覆う領域が露出した平坦面を有する請求項１２又は１３に記載の光半導体装置。
  15. 導電性基板の表面上に、第１の感光波長を有する第１のレジストで被覆した第１のレジスト層、該第１のレジスト層上に第２の感光波長を有する第２のレジストで被覆した第２のレジスト層、該第２のレジスト層上に前記第１のレジストで被覆した第３のレジスト層を順次形成する工程と、
    第１の露光により、前記第１及び第３のレジスト層を硬化させるとともに、前記第２のレジスト層を硬化させていない状態で現像を行い、前記第２のレジスト層の上部が前記第１及び第３のレジスト層よりも内側に削れ、テーパー状の形状を有するパターンを形成する工程と、
    第２の露光により、第２のレジスト層を硬化させる工程と、
    前記第１乃至第３のレジスト層からなるパターンをめっきマスクとしてめっきを行い、前記第１のレジスト層により形成された部分が柱状形状を有し、前記第２のレジスト層により形成された部分がテーパー形状を有するめっき層を形成する工程と、
    前記めっきマスクを除去する工程と、を有する半導体素子搭載用基板の製造方法。
  16. 請求項１５に記載の半導体素子搭載用基板の製造方法により製造された半導体素子搭載用基板の所定の半導体素子搭載領域に、半導体素子を搭載する工程と、
    該半導体素子の電極と前記リード部の上面とを接続手段により電気的に接続する工程と、
    前記リード部の底面及び前記半導体素子の前記電極が設けられていない面のみが露出するように、前記半導体素子、前記リード部及び前記接続手段を樹脂で封止する工程と、を有する半導体装置の製造方法。
  17. 請求項１５に記載の半導体素子搭載用基板の製造方法により製造された半導体素子搭載用基板の前記めっき層は、ダイパッド部とリード部であり、
    ダイパッド部に、半導体素子を搭載する工程と、
    該半導体素子の電極と前記リード部の上面とを接続手段により電気的に接続する工程と、
    前記リード部及び前記ダイパッド部の底面のみが露出するように、前記半導体素子、前記リード部及び前記接続手段を樹脂で封止する工程と、を有する半導体装置の製造方法。
  18. 請求項１５に記載の半導体素子搭載用基板の製造方法により製造された半導体素子搭載用基板の前記めっき層は、ダイパッド部とリード部であり、
    ダイパッド部に、光半導体素子を搭載する工程と、
    該光半導体素子の電極と前記リード部の上面とを接続手段により電気的に接続する工程と、
    前記リード部及び前記ダイパッド部の底面のみが露出するように、前記光半導体素子及び前記接続手段が設けられた所定の中央領域よりも外側の領域及び前記リード部と前記ダイパッド部との間の領域を外部樹脂で封止する工程と、
    前記所定の中央領域を透明樹脂で封止する工程と、を有する光半導体装置の製造方法。
JP2016034913A 2016-02-25 2016-02-25 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 Active JP6524533B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016034913A JP6524533B2 (ja) 2016-02-25 2016-02-25 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
PCT/JP2017/005832 WO2017145923A1 (ja) 2016-02-25 2017-02-17 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
MYPI2018001471A MY188860A (en) 2016-02-25 2017-02-17 Substrate for mounting semiconductor element, semiconductor device and optical semiconductor device, and method for manufacturing same
CN201780012202.XA CN108701658B (zh) 2016-02-25 2017-02-17 半导体元件承载用基板、半导体装置及光半导体装置及其制造方法
TW106105521A TWI636541B (zh) 2016-02-25 2017-02-20 半導體元件搭載用基板、半導體裝置及光半導體裝置、以及該等之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016034913A JP6524533B2 (ja) 2016-02-25 2016-02-25 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2017152588A true JP2017152588A (ja) 2017-08-31
JP6524533B2 JP6524533B2 (ja) 2019-06-05

Family

ID=59686215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016034913A Active JP6524533B2 (ja) 2016-02-25 2016-02-25 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法

Country Status (5)

Country Link
JP (1) JP6524533B2 (ja)
CN (1) CN108701658B (ja)
MY (1) MY188860A (ja)
TW (1) TWI636541B (ja)
WO (1) WO2017145923A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019095469A (ja) * 2017-11-17 2019-06-20 株式会社東芝 半導体装置及びその製造方法
US10906304B2 (en) 2018-06-29 2021-02-02 Canon Kabushiki Kaisha Semiconductor element, recording element substrate, and liquid discharge head
US11251110B2 (en) 2018-03-08 2022-02-15 Ablic Inc. Semiconductor device and method of manufacturing the semiconductor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024112A (ja) * 1999-06-14 2001-01-26 Advanced Technology Interconnect Inc シール・リングを有する露出放熱体
JP2001274290A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 回路装置
JP2004119728A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP2009290180A (ja) * 2008-05-29 2009-12-10 Samsung Electro Mech Co Ltd Ｌｅｄパッケージ及びその製造方法
JP2010219497A (ja) * 2009-02-20 2010-09-30 Sumitomo Metal Mining Co Ltd 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
JP2011086811A (ja) * 2009-10-16 2011-04-28 Apic Yamada Corp リードフレーム、電子部品用基板及び電子部品
JP2011205153A (ja) * 2011-07-20 2011-10-13 Dainippon Printing Co Ltd 樹脂封止型半導体装置および半導体装置用回路部材
US20140167236A1 (en) * 2012-12-14 2014-06-19 Byung Tai Do Integrated circuit packaging system with transferable trace lead frame
JP2014522130A (ja) * 2011-08-11 2014-08-28 エオプレックス リミテッド 複数材料の印刷により形成されたパッケージ構成要素を伴うリードキャリア

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3626075B2 (ja) * 2000-06-20 2005-03-02 九州日立マクセル株式会社 半導体装置の製造方法
JP4508064B2 (ja) * 2005-09-30 2010-07-21 住友金属鉱山株式会社 半導体装置用配線基板の製造方法
TWI387080B (zh) * 2007-04-13 2013-02-21 Chipmos Technologies Inc 四方扁平無引腳之半導體封裝結構及封裝方法
CN102324412B (zh) * 2011-09-13 2013-03-06 江苏长电科技股份有限公司 无基岛预填塑封料先镀后刻引线框结构及其生产方法
US9301391B2 (en) * 2011-11-29 2016-03-29 Advanpack Solutions Pte Ltd. Substrate structure, semiconductor package device, and manufacturing method of substrate structure

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024112A (ja) * 1999-06-14 2001-01-26 Advanced Technology Interconnect Inc シール・リングを有する露出放熱体
JP2001274290A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 回路装置
JP2004119728A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP2009290180A (ja) * 2008-05-29 2009-12-10 Samsung Electro Mech Co Ltd Ｌｅｄパッケージ及びその製造方法
JP2010219497A (ja) * 2009-02-20 2010-09-30 Sumitomo Metal Mining Co Ltd 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
JP2011086811A (ja) * 2009-10-16 2011-04-28 Apic Yamada Corp リードフレーム、電子部品用基板及び電子部品
JP2011205153A (ja) * 2011-07-20 2011-10-13 Dainippon Printing Co Ltd 樹脂封止型半導体装置および半導体装置用回路部材
JP2014522130A (ja) * 2011-08-11 2014-08-28 エオプレックス リミテッド 複数材料の印刷により形成されたパッケージ構成要素を伴うリードキャリア
US20140167236A1 (en) * 2012-12-14 2014-06-19 Byung Tai Do Integrated circuit packaging system with transferable trace lead frame

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019095469A (ja) * 2017-11-17 2019-06-20 株式会社東芝 半導体装置及びその製造方法
US11251110B2 (en) 2018-03-08 2022-02-15 Ablic Inc. Semiconductor device and method of manufacturing the semiconductor device
US10906304B2 (en) 2018-06-29 2021-02-02 Canon Kabushiki Kaisha Semiconductor element, recording element substrate, and liquid discharge head

Also Published As

Publication number Publication date
CN108701658B (zh) 2021-07-27
JP6524533B2 (ja) 2019-06-05
TWI636541B (zh) 2018-09-21
CN108701658A (zh) 2018-10-23
MY188860A (en) 2022-01-10
WO2017145923A1 (ja) 2017-08-31
TW201742218A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
CN102339809B (zh) 一种多圈引脚排列四边扁平无引脚封装及制造方法
KR102139034B1 (ko) 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
WO2017145923A1 (ja) 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
JP2017212290A (ja) 光半導体装置用リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP6610927B2 (ja) 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP6676854B2 (ja) リードフレーム、並びにリードフレーム及び半導体装置の製造方法
JP2008103550A (ja) 半導体装置
JP2019009238A (ja) 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6299004B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6615654B2 (ja) 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6485777B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP2017162946A (ja) リードフレーム集合基板及び半導体装置集合体
JP6476494B2 (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JP6901201B2 (ja) 半導体素子搭載用基板及びその製造方法
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6476492B2 (ja) リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法
JP6641807B2 (ja) 光半導体装置及びその製造方法
JP6562493B2 (ja) 半導体装置用基板及びその製造方法
JP6562494B2 (ja) 半導体装置の製造方法
JP2020080396A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP5943386B2 (ja) リードフレーム及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180315

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190417

R150 Certificate of patent or registration of utility model

Ref document number: 6524533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250