TWI636541B - 半導體元件搭載用基板、半導體裝置及光半導體裝置、以及該等之製造方法 - Google Patents

半導體元件搭載用基板、半導體裝置及光半導體裝置、以及該等之製造方法 Download PDF

Info

Publication number
TWI636541B
TWI636541B TW106105521A TW106105521A TWI636541B TW I636541 B TWI636541 B TW I636541B TW 106105521 A TW106105521 A TW 106105521A TW 106105521 A TW106105521 A TW 106105521A TW I636541 B TWI636541 B TW I636541B
Authority
TW
Taiwan
Prior art keywords
semiconductor element
lead portion
lead
resist layer
die pad
Prior art date
Application number
TW106105521A
Other languages
English (en)
Other versions
TW201742218A (zh
Inventor
有馬博幸
Original Assignee
友立材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友立材料股份有限公司 filed Critical 友立材料股份有限公司
Publication of TW201742218A publication Critical patent/TW201742218A/zh
Application granted granted Critical
Publication of TWI636541B publication Critical patent/TWI636541B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一種半導體元件搭載用基板，其包括：搭載半導體元件後能夠除去的導電性基板、設在該導電性基板的表面上的半導體元件搭載區域、由設在該半導體元件搭載區域的周圍的該導電性基板的該表面上的規定區域的鍍層構成的引線部。該引線部包括：具有相對於該導電性基板的該表面大致垂直的側面，而從該表面向上方呈柱狀延伸的下段部；底面在該下段部的上面上，且呈側面從該底面向上方及側方擴展的錐形的上段部。

Description

半導體元件搭載用基板、半導體裝置及光半導體裝置、以及該等之製造方法
本發明係關於一種半導體元件搭載用基板、半導體裝置及光半導體裝置、以及該等之製造方法。
近年，以手機為代表的電子機器的小型化、輕量化發展急劇，用於這些電子機器的半導體裝置也隨之被要求小型化、輕量化、高功能化。尤其關於半導體裝置的厚度，被要求薄型化。為了應答該需求，已開發出從具有對QFN(Quad Flat No-Lead)等金屬材料進行加工而成的引線框架的半導體裝置中，最終除去導電性基板的形態的半導體裝置。
具體而言，在導電性基板的一面側，形成具有規定圖案的阻劑掩膜(resist mask)。在露出於阻劑掩膜之外的導電性基板上進行金屬鍍層，形成具有連接半導體元件搭載用晶粒墊片(die pad)部及半導體元件的內部端子、用於連接外部機器的外部端子之功能的引線部，然後除去阻劑掩膜，從而形成半導體元件搭載用基板。在形成的半導體元件搭載用基板上搭載半導體元件，進行線結合(wire bonding)之後進行樹脂密封，除去導電性基板而使晶粒墊片部及引線部露出，從而完成半導體裝置(例如，參照專利文獻1、2)。
<先前技術文獻>
<專利文獻>
專利文獻1：日本特開2002-9196號公報
專利文獻2：日本特開2007-103450號公報
然而，在這些半導體裝置中，端子與密封樹脂的密接度低，因此會導致端子從密封樹脂脫落、即使不脫落也會發生剝離、半導體裝置的可靠性降低等問題，對此已進行各種改善。
例如，專利文獻1中記載了一種藉由以超出所形成的阻劑掩膜之方式進行電沉積來形成導電性金屬，從而獲得在半導體元件搭載用金屬層、及外部連接用電極層的上端部周緣具有突出部的半導體元件搭載用基板的方法。由此，進行樹脂密封時金屬層及電極層的突出部會深入樹脂，能夠保證其留在樹脂側。
專利文獻1記載的以超出阻劑掩膜的方式進行電沉積來形成導電性金屬的方法中，藉由相對於阻劑掩膜外伸的方式形成鍍層，但難以控制外伸量。因此會發生無法使形成的鍍層全都具有相同的突出長度的問題、突出部增大時相鄰的鍍層彼此連接的問題。另外，鍍層變薄時突出部的寬度及厚度也會減小，因此還會造成與密封樹脂的密接性降低的問題。並且，外伸的鍍層上面，因鍍層的縱方向及橫方向的成長比率關係而成為球狀，也構成接合可靠性降低的要因。
另外，專利文獻2中記載了一種在形成阻劑掩膜時，利用散射紫外光形成梯形阻劑掩膜，從而形成逆梯形的金屬層或電極層的方法。
根據專利文獻2記載的利用散射紫外光形成開口部剖面形狀為梯形的阻劑(resist)層的方法，電極層的剖面形狀成為逆梯形。因此其效果在於，可提高與密封樹脂的密接度，防止金屬層或電極層從密封樹脂脫落或剝離。
然而，由於電極層的剖面形狀為逆梯形，因此在搭載半導體元件及線結合之後進行樹脂密封時，電極層的側面部相對於導電性基板成為銳角，導致密封樹脂難以迴繞進入。因此，有時會發生孔洞等未充填密封樹脂的情況。另外，電極層基部附近的密封樹脂當然會取形於該角度形成，存在前端呈銳角形狀而強度也較弱，密封樹脂部的前端容易發生缺損或剝離的問題。
另外，藉由利用散射光，阻劑層成為半曝光狀態形成錐形，但由於是半曝光狀態，與利用平行光對阻劑層進行曝光、顯影來製作時的尺寸精度相比，底面的尺寸精度的偏差較大，而存在尺寸精度低的問題。尤其是，隨著半導體裝置的小型化、薄型化，引線形狀也變小的趨勢中，提高底面尺寸精度乃重要事項，而根據專利文獻2記載的構成，難以充分滿足該需求。
對此，本發明的目的在於提供一種在搭載半導體元件後進行樹脂密封及除去導電性基板而完成的半導體裝置中，密封樹脂與引線部等具有適當的密接度，樹脂密封後除去導電性基板時等不會發生引線部等從密封樹脂脫落、剝離的不良問題，且引線底面的尺寸精度良好的半導體元件搭載用基板、半導體裝置及光半導體裝置、以及該等之製造方法。
為了達成上述目的，本發明一形態的半導體元件搭載用基板包括：導電性基板，搭載半導體元件之後可除去該導電性基板；半導體元件搭載區域，設在該導電性基板的表面上；引線部，由設在該半導體元件搭載區域的周圍的該導電性基板的該表面上的規定區域的鍍層構成。該引線部包括：下段部，其具有相對於該導電性基板的該表面大致垂直的側面，而從該表面向上方呈柱狀延伸：上段部，其底部在該下段部的上面上，且具有從該底面向上方及側方錐狀擴展的側面。
本發明的其他形態的半導體裝置包括：半導體元件；引線部，設在該半導體元件的周圍的規定區域，且由具有形狀不同的上段部及下段部的鍍層構成；連接手段，使該半導體元件的電極及該引線部的該上段部的上面電連接；樹脂，以至少使該引線部的該下段部的底面露出的方式，對該半導體元件、該引線部及該連接手段進行密封，該引線部的該下段部呈具有從該底面向上方垂直延伸的側面的柱狀形狀，該引線部的該上段部其底面在該下段部的上面上，且該上段部呈側面從該底面向上方及側方錐狀擴展的錐形。
本發明的其他形態的光半導體裝置包括：具有用於搭載光半導體元件的區域的晶粒墊片部；與該晶粒墊片部成對設置，且由具有形狀不同的上段部及下段部的鍍層構成的引線部；搭載於該晶粒墊片部的光半導體元件；用於使該光半導體元件的電極及該引線部的該上段部的上面電連接的連接手段；對包含該光半導體元件及該連接手段在內的該晶粒墊片部上及該引線部上的規定的中央區域進行密封的透明樹脂；以使該晶粒墊片部及該引線部的底面露出的方式，對該晶粒墊片部及該引線部的底面之 外的該晶粒墊片部及該引線部之間的區域、該晶粒墊片部及該引線部的規定的外側區域進行密封的部樹脂，該引線部的該下段部具有從該底面向上方垂直延伸的側面而呈柱狀形狀，該引線部的該上段部其底面在該下段部的上面上，且呈具有從該底面向上方及側方錐狀擴展的側面的錐形。
本發明的其他形態的半導體元件搭載用基板的製造方法包括：在導電性基板的表面上依序形成由具有第1感光波長的第1阻劑覆蓋的第1阻劑層、在該第1阻劑層上由具有第2感光波長的第2阻劑覆蓋的第2阻劑層、在該第2阻劑層上由該第1阻劑覆蓋的第3阻劑層的步驟；藉由第1曝光，使該第1阻劑層及該第3阻劑層硬化，並在該第2阻劑層未硬化狀態下進行顯影，將該第2阻劑層的上部削減至比該第1阻劑層及該第3阻劑層更為內側處，形成具有錐狀形狀的圖案的步驟；藉由第2曝光，使第2阻劑層硬化的步驟；以由該第1阻劑層至該第3阻劑層構成的圖案作為鍍層掩膜來進行鍍層，以形成由該第1阻劑層形成的部分具有柱狀形狀、由該第2阻劑層形成的部分具有錐形的鍍層的步驟：除去該鍍層掩膜步驟。
根據本發明，能夠防止除去導電性基板時的引線部脫落及剝離，並能夠提高引線部底面的尺寸精度。
10‧‧‧導電性基板
20‧‧‧鍍層
21‧‧‧晶粒墊片部
22、26‧‧‧引線部
22a、26a‧‧‧上段部
22b、26b‧‧‧下段部
23‧‧‧上面
24、24a、24b、27、27a、27b‧‧‧側面
25‧‧‧底面
26c‧‧‧上段部的上面
26d‧‧‧上段部的底面
26e‧‧‧水平部
27c‧‧‧凹部
31‧‧‧第1阻劑層
32‧‧‧第2阻劑層
33‧‧‧第3阻劑層
34‧‧‧開口部
35‧‧‧鍍層用阻劑掩膜
50‧‧‧半導體元件搭載用基板
51‧‧‧光半導體元件搭載用基板
60‧‧‧半導體元件
61、63‧‧‧電極
62‧‧‧光半導體元件
70‧‧‧接合線
80‧‧‧樹脂
81‧‧‧外部樹脂
90‧‧‧透明樹脂
100‧‧‧半導體裝置
101‧‧‧光半導體裝置
圖1是表示本發明的實施形態的半導體元件搭載用基板之一例的剖面圖。
圖2是表示本發明的實施形態的半導體裝置之一例的剖面圖。
圖3是表示本發明的實施形態的半導體元件搭載用基板的引線部之一例的圖。圖3(a)是表示引線部之一例的平面圖。圖3(b)是圖3(a)所示引線部的x-x剖面圖。
圖4是用於說明引線部的形成方法的圖。圖4(a)是表示鍍層用阻劑掩膜之一例的圖。圖4(b)是表示利用鍍層用阻劑掩膜進行鍍層加工的一例的圖。
圖5是用於說明具有與圖3不同形狀的引線部的圖。圖5(a)是表示具有與圖3不同形狀的引線部之一例的平面圖。圖5(b)是圖5(a)所示引線部的y-y剖面圖。圖5(c)是圖5(a)所示引線部的z-z剖面圖。
圖6是表示本發明的實施形態的半導體元件搭載用基板的製造方法之一例的一系列步驟的圖。圖6(a)是表示基板準備步驟之一例的圖。圖6(b)是表示阻劑覆蓋步驟之一例的圖。圖6(c)是表示阻劑掩膜形成步驟之一例的圖。圖6(d)是表示鍍層步驟之一例的圖。圖6(e)是表示阻劑剝離步驟之一例的圖。
圖7是表示本發明的實施形態的半導體裝置的製造方法之一例的一系列步驟的圖。圖7(a)是表示半導體元件搭載步驟之一例的圖。圖7(b)是表示線結合步驟之一例的圖。圖7(c)是表示樹脂密封步驟之一例的圖。圖7(d)是表示導電性基板去除步驟之一例的圖。圖7(e)是表示切斷步驟之一例的圖。
圖8是表示本發明的實施形態的光半導體元件搭載用基板之一例的剖面圖。
圖9是本發明的實施形態的光半導體裝置之一例的剖面圖。
圖10是從上面觀測實施例2的半導體元件搭載用基板的引線部的擴大圖，是引線部的側面局部擴大圖。
圖11是從背面觀測實施例2的半導體元件搭載用基板的引線部的擴大圖，是引線部的背面側的側面局部擴大圖。
以下，參照圖式來說明用於實施本發明的形態。
[半導體元件搭載用基板及半導體裝置]
圖1是表示本發明的實施形態的半導體元件搭載用基板之一例的剖面圖。本實施形態的半導體元件搭載用基板50由導電性基板10、配置在其表面11上的半導體元件搭載用晶粒墊片部21、用於連接外部機器的引線部22構成。引線部22被配置在作為半導體元件搭載區域的晶粒墊片部21之周圍。
另外，根據不同模式，在確保半導體元件搭載區域之後，亦可不製作晶粒墊片部21。例如有，將半導體元件直搭載於導電性基板10，或將半導體元件之電極直接接合於引線部的倒裝晶片連接型等。即，在本實施形態中，無需設置晶粒墊片部21，能夠確保可搭載半導體元件的半導體元件搭載區域即可。然而，以下說明中，作為半導體元件搭載區域，關於設有晶粒墊片部21之例進行說明。並且，在設有晶粒墊片部21的情況下，晶粒墊片部21及引線部22可由同一鍍層20構成。在此，晶粒墊片部21、引線部22及鍍層20的符號雖有重複，從半導體元件搭載用基板50的構成要素之觀點進行說明時可以稱之為晶粒墊片部21、引線部22，而從製造的觀點及構成材料的觀點進行說明時可以稱之為鍍層20。
導電性基板10是表面11上形成鍍層20的基板，為了能夠 藉由電鍍形成鍍層20，由具有導電性的材料構成。用於導電性基板10的材質，只要具有導電性對此並無特別限定，可以使用一般的金屬材料，例如Cu或Cu合金等。剝離除去導電性基板的情況下，有時也使用SUS材。
晶粒墊片部21及引線部22由在導電性基板10的單側面(表面11)上進行鍍層加工而形成的鍍層20構成。本發明的實施形態的半導體元件搭載用基板50，其特徵在於引線部22之形狀。具體而言，引線部22具有柱狀的下段部22b及錐狀的上段部22a。另外，晶粒墊片部21也同樣可以具有柱狀的下段部21b及錐狀的上段部21a。關於晶粒墊片部21及引線部22之構成詳見下文。
以下，根據圖2來說明採用本發明的實施形態的半導體元件搭載用基板50的半導體裝置100之一例。圖2是表示本發明的實施形態的半導體裝置100之一例的剖面圖。
如圖2所示，本發明的實施形態的半導體裝置100中，晶粒墊片部21上搭載有半導體元件60，半導體元件60之電極61及引線部22藉由接合線70等連接。另外，包括半導體元件60及接合線70等的連接手段在內的整體被樹脂80密封。晶粒墊片部21及引線部22的上面23及側面24被樹脂80覆蓋，但底面25被露出。另外，圖1中存在的導電性基板10在此已不存在。由樹脂80密封導電性基板10之後，除去了該導電性基板10。即，在圖1所示的半導體元件搭載用基板50的晶粒墊片部21上搭載半導體元件60，並利用接合線70以線結合方式使半導體元件60之電極61及引線部22連接之後，由樹脂80在半導體元件搭載用基板50上進行密封。樹脂密封之後，藉由除去導電性基板10，製作成如圖2所示的半導體裝置 100。除去導電性基板10之後被露出的引線部22之底面25構成用於與外部機器進行焊接的外部端子。
接下來，根據圖3來說明引線部22的形狀，該形狀為本發明的實施形態的半導體元件搭載用基板50及半導體裝置100之特徵所在。
圖3是表示本發明的實施形態的半導體元件搭載用基板100的引線部22之一例的圖。圖3(a)是表示引線部22之一例的平面圖。圖3(b)是圖3(a)所示引線部22的x-x剖面圖。
如圖3所示，本發明的實施形態的半導體元件搭載用基板50的第1特徴在於其引線部22的剖面形狀。如圖3(a)、(b)所示，引線部22具有形狀不同的上段部22a及下段部22b。下段部22b的剖面是沿著垂直方向具有直線部的形狀。上段部22a的剖面具有上部沿著引線部周緣擴展的錐形。
更詳細而言，下段部22b具有從導電性基板10的表面11向上方相對於表面11垂直延伸的柱狀形狀。如圖3(a)、(b)所示，下段部22b具有大致長方形的平面形狀或水平剖面形狀，具有大致角柱的形狀。下段部22b的側面24b沿著鉛直方向延伸，因此下段部22b的平面形狀及水平剖面形狀，無論在底面、上面、及底面與上面之間的任一處切開，均為相同形狀。如上所述，下段部22b具有平面形狀及水平剖面形狀不變的柱狀形狀。
上段部22a以與下段部22b一體連接之方式被形成在下段部22b的上面上。即，上段部22a的底面(下面)與下段部22b的上面被設在同一水平面上。然而，上段部22a的底面與下段部22b的上面並非一定要構 成共同面，例如，上段部22a的底面可以比下段部22b大，以上段部22a的底面包含下段部22b的上面的方式形成。但在圖3(a)及(b)的例子中，上段部22a的底面與下段部22b的上面具有大致相同的形狀，是角部圓弧的長方形。
上段部22a的側面24a具有從其底面向上方及側方擴展的錐形。如圖3(a)所示，上段部22a的上面具有與下段部22b類似的形狀，構成大致長方形。其意味著，在圖3的構成中，從上段部22a的底面開始，側面24a整體呈錐狀以大致相同的比率擴展，從而上段部22a的上面的平面形狀比下段部22b的上面大。由於上段部22a的側面24a具有這種錐形，因此能夠嵌入樹脂80中形成牽拉結構，而從樹脂80剝離導電性基板10等時，能夠防止引線部22從樹脂80脫落等。
在此，如圖1、2所示，不僅是引線部22，晶粒墊片部21也可以是具有上段部21a及下段部21b的構成。由此，還能夠防止晶粒墊片部21從樹脂80脫落等。
以下，根據圖4來說明引線部22的形成方法。圖4是用於說明引線部22的形成方法的圖。圖4(a)是表示鍍層用阻劑掩膜35之一例的圖。圖4(b)是表示利用鍍層用阻劑掩膜35進行鍍層加工的一例的圖。
如圖4(a)所示，在導電性基板10上覆蓋3片阻劑層31、32、33，並進行曝光、顯影來製作成鍍層用阻劑掩膜35，然後利用該鍍層用阻劑掩膜35進行鍍層加工，從而形成引線部22。與導電性基板10接觸的阻劑層為第1阻劑層31，最上位的阻劑層為第3阻劑層33。中間的阻劑層是第2阻劑層32。第1阻劑層31及第3阻劑層33的圖案是引線部22的 底面形狀的圖案。另外，在第1阻劑層31及第3阻劑層33使用感光波長大致相同的同類阻劑，第2阻劑層32使用感光波長與第1及第3阻劑層31、33不同的種類的阻劑。對這些阻劑層31~33進行曝光時，藉由以第1及第3阻劑層31、33可感光、第2阻劑層32不感光的波長進行曝光，能夠使第1及第3阻劑層31、33硬化，而使第2阻劑層32成為未曝光狀態。藉由對此進行顯影，第1阻劑層31及第3阻劑層33成為與引線部22的底面形狀大致相同的形狀，其垂直方向剖面的垂直方向的邊(側面24b)成為直線。由於從第3阻劑層33的開口部34向第1阻劑層31的方向進行顯影，因此，如圖4(a)所示，第2阻劑層32成為垂直方向剖面的垂直方向的邊成為上面側變窄的(開口部34是上面側擴張的形狀)錐形。第2阻劑層32為未曝光狀態，顯影後，藉由曝光進行硬化處理。由此，製作成第2阻劑層32為錐形的鍍層用阻劑掩膜35。
然後，如圖4(b)所示，使用該製作的鍍層用阻劑掩膜35形成鍍層20。以使鍍層20的上面不至於達到第3阻劑層33但介於第2阻劑層32之間的方式，設定鍍層20的厚度。若鍍層20達到第3阻劑層33，即使在第2阻劑層32形成了上面側擴展的錐形，在第3阻劑層33處錐形會縮小。相對而言，若鍍層20僅達到第1阻劑層31，則無法形成突出的形狀，也無法提高與樹脂80的密接性。較佳設定成可使鍍層20的上面介於第2阻劑層32的1/2至4/5之間的厚度。
關於第2阻劑層32的錐形，能夠根據第2阻劑層32的厚度或顯影步驟的顯影時間、顯影液的吐出壓力等，來調整錐角。能夠以水平方向為基準設定任意的錐角，但考慮到與樹脂80的密接性，較佳設定為30 °~80°，更佳設定為30°~60°。
使用上述3層的阻劑掩膜35，並在阻劑掩膜35之開口部34進行鍍層來形成鍍層20，從而能夠形成引線部22。鍍層20取形於阻劑掩膜35的形狀，因此鍍層20的側面被分為上段部20a(第2阻劑層部)及下段部20b(第1阻劑層部)。下段部20b的側面具有沿著垂直方向的直線部，上段部20a的側面具有上部沿著鍍層20的周緣擴展的錐形。
引線部22的鍍層20的下段部20b的厚度即為第1阻劑層31的厚度。關於鍍層20的下段部20b的厚度並無特別限定，但考慮到第1阻劑層31的厚度，較佳為10μm~25μm。關於上段部20a的厚度並無特別限定，如上所述，考慮到鍍層20的厚度較佳介於第2阻劑層32的2/5至4/5之間，以及提高該錐形部與樹脂80的密接性，較佳將上段部20a的厚度設定在20μm~50μm。
由此，引線部22的剖面形狀被分為上段部22a(第2阻劑層部)及下段部22b(第1阻劑層部)。從而能夠形成下段部22b的側面24b具有沿著垂直方向的直線部、上段部22a的側面24a呈上部沿著鍍層周緣擴展的錐形的引線部22。
本發明的實施形態的半導體元件搭載用基板50及半導體裝置100的引線部20的形狀，例如與專利文獻1所述的發明相比，具有以下優點。專利文獻1中記載了，以超出形成的阻劑掩膜的方式進行導電性金屬的電沉積，從而在引線部的上端部周緣具有突出部的形狀。然而該方法中會發生難以控制突出量從而無法使形成的鍍層全都具有相同突出長度的問題、突出部增大時會與相鄰鍍層彼此連接的問題。
本發明的實施形態的半導體元件搭載用基板50及半導體裝置100中，引線部22被分為上段部22a及下段部22b，上段部22a為錐形。上段部22a的錐形由第2阻劑層32形成，因此能夠控制其形狀，能夠任意設定突出部的厚度、長度、錐角。另外，作為內部端子發揮功能的上段部22a的上面，可形成大致平面。此外，在專利文獻1的形狀中，突出部增大的情況下，進行鍍層後除去阻劑層時，在突出部的根部容易殘留阻劑。然而，根據本發明的實施形態的半導體元件搭載用基板50及半導體裝置100的引線部20的形狀，突出部是上側部向上方及側方擴展的錐形，因此容易除去阻劑掩膜35。
專利文獻2中，記載了引線部的剖面形狀為錐形。在此情況下，藉由將引線部的剖面形狀設成逆梯形，搭載半導體元件並進行線結合之後進行樹脂密封時，電極層的側面部相對於導電性基板成銳角。由此，密封樹脂不易迴繞進入，有時還會發生孔洞等充填不足的問題。另外，引線部基部附近的密封樹脂自然會沿著該角度而形成，因此成為前端銳角的形狀，強度較弱，造成該密封樹脂部的前端容易發生欠缺或剝離的問題。另外，由於阻劑層形成錐形，因此底面的尺寸精度較差。
本發明的實施形態的半導體元件搭載用基板50及半導體裝置100中，引線部22被分為上段部22a及下段部22b，下段部22b的側面具有沿著垂直方向的直線部，引線部22的底面不會相對於導電性基板10成為銳角。因此，能夠防止發生樹脂80的迴繞進入不良等。另外，由於是在第1阻劑層進行曝光、顯影，因此與上述錐形相比，下段部22b的底面的尺寸精度更高。
圖5是用於說明具有與圖3不同形狀的引線部26的圖。圖5(a)是表示引線部26之一例的平面圖。圖5(b)是圖5(a)所示引線部26的y-y剖面圖。圖5(c)是圖5(a)所示引線部26的z-z剖面圖。
引線部的底面形狀，一般而言具有如圖3(a)所示的大致矩形。然而，如圖5(a)、(c)所示，也可以在構成引線部26的側面27的各邊附加凹凸形狀。藉由附加凹凸形狀，能夠進一步提高與樹脂80的密接性。凹凸形狀例如包括由波形、山形形狀連續而成的之字形狀、鋸齒型狀等。在此是之字形狀的各頂點帶有圓弧的曲線形狀。
另外，如圖5(a)所示，關於上段部26a的底面26d及上面26c的形狀，底面26d為大致長方形的形狀，上面26c具有凹凸形狀。上段部26a的底面26d是包含下段部26b的上面的凹凸形狀的長方形狀。
另外，引線部26的剖面形狀如圖5(a)、(b)所示，引線部26被分成上段部26a及下段部26b，下段部26b的側面27b具有沿著垂直方向的直線部，上段部26a的側面27a具有上部沿著引線部周緣擴展的錐形。與此同時，如圖5(a)、(c)所示，在上段部26a的底面26d的局部，在上段部26a與下段部26b之分界處可具有水平部26e。在上段部26a的底面26d(上段部與下段部之分界)的局部具有水平部26e之處，在上述引線部26的底面形狀的各邊附加凹凸形狀的情況下可以形成凹部27c。藉由形成該凹部27c，能夠在凹部27c的下面也充填樹脂80，從而能夠進一步提高與樹脂80的密接性。該凹凸部的凹部的凹陷量，即凹凸波的上端與下段之間的振幅之大小(長度)較佳為下段部26b的厚度1/2~下段部26b的厚度的3倍程度。小於下段部26b的厚度1/2時密接性效果會小，而超過3倍的情 況下，當剝離第1阻劑層31時發生阻劑殘留的可能性會提高。因此較佳設為下段部26b的厚度程度。在此，水平部26e具有平坦面，因此亦可稱之為平坦面26e。
本發明的實施形態的半導體裝置100，如上所述，藉由將晶粒墊片部21及引線部22、26設成上述形狀，能夠提高樹脂80與晶粒墊片部21及引線部22、26的密接性，與歷來的半導體裝置相比，能夠實現進一步的小型化、薄型化。
[半導體元件搭載用基板的製造方法]
以下，參照圖6來說明本發明的實施形態的半導體元件搭載用基板的製造方法。圖6是表示本發明的實施形態的半導體元件搭載用基板的製造方法之一例的一系列步驟的圖。
圖6(a)是表示基板準備步驟之一例的圖。如圖6(a)所示，製造本發明的實施形態的半導體元件搭載用基板50時，首先準備導電性基板10。關於使用的導電性基板10的材質，只要具備導電性，並無特別限定，可以使用一般的金屬材料，例如SUS材或Cu或Cu合金等。
圖6(b)是表示阻劑覆蓋步驟之一例的圖。阻劑覆蓋步驟中，在導電性基板10的表、背面整體都覆蓋阻劑。在此，表面側覆蓋有3片阻劑層31~33。背面覆蓋有1片阻劑層30。表面側的3片阻劑層31~33，從導電性基板10側開始依序為第1阻劑層31、第2阻劑層32及第3阻劑層33。第1阻劑層31、第3阻劑層33是感光波長大致相同的同種類阻劑層。第2阻劑層32採用感光波長與第1及第3阻劑層31、33不同的阻劑層。作為在此使用的阻劑層材，可以採用對乾膜阻劑進行疊層，或覆蓋液體狀阻 劑經塗布及乾燥而成的阻劑層等，歷來公知的方法來形成。
圖6(c)是表示阻劑掩膜形成步驟之一例的圖。詳細而言，阻劑掩膜形成步驟包括曝光步驟、顯影步驟及硬化處理步驟。曝光步驟中，藉由此前的阻劑覆蓋步驟在導電性基板10的表、背面覆蓋阻劑層。然後，在表面側，以第1阻劑層31及第3阻劑層33可感光、第2阻劑層32不感光的波長的光進行曝光。在背面側，以背面的阻劑層30可感光的波長的光進行曝光。此時，在該阻劑層上罩上表面配置有由所希望的晶粒墊片部21及引線部22為組的複數組圖案、背面形成有覆蓋整面的圖案的掩膜(紫外光遮蔽玻璃掩膜)，進行曝光。
並且，第2阻劑層32因其感光波長與第1阻劑層31不同，因此成為未曝光狀態。在顯影步驟中，除去掩膜並對阻劑層30~33進行顯影。首先，從第3阻劑層33的開口部34除去未曝光部分，然後對第2阻劑層32、第1阻劑層31進行顯影。在此，第2阻劑層32是未曝光部，因此從第3阻劑層33側(上部側)向水平方向被除去。開口部34的形狀成為向上面側擴展的錐形。關於第2阻劑層32的錐形，根據第2阻劑層32的厚度或顯影步驟中的顯影時間、顯影液的吐出壓力等來控制顯影速度，從而能夠調整錐角。然後，對第2阻劑層進行硬化處理。第2阻劑層32為未曝光狀態，藉由曝光使其硬化。由此，製作成第2阻劑層32具有錐形的鍍層用阻劑掩膜35。
在此，如圖5中說明的那樣，在引線部26的底面形狀的各邊具有凹凸形狀的情況下，曝光步驟中設置可使引線形狀成為相應圖案的掩膜(紫外光遮蔽玻璃掩膜)，進行曝光。另外，各邊凹凸部的凹部27c部 分的上段部26a的底面26d可以具有水平部26e。在此情況下，在顯影步驟中，對第2阻劑層32進行顯影時，藉由設定比錐形更長的顯影時間，能夠在相當於凹部27c的上段部26a及下段部26b的分界即上段部26a的底面26d設置水平部26e。藉由調整顯影時間，能夠調整水平部26e的長度。還要依據圖案形狀而定，因此可根據情況隨時調整。
圖6(d)是表示鍍層步驟之一例的圖。在鍍層步驟中，使用在圖6(c)形成的阻劑掩膜35，對形成有開口部34的導電性基板10的露出部分進行鍍層，形成鍍層20。鍍層達到第2阻劑層32的4/5程度的高度。由此，將沿著第1阻劑層31及第2阻劑層32的形狀形成鍍層20。引線部22的側面被分為上段部22a及下段部22b。從而能夠形成下段部22b的側面24b具有沿著垂直方向的直線部、上段部22a的側面24a具有上部沿著引線部22的周緣錐形擴展的形狀。
關於鍍層的種類並無特別限定。例如，在導電性基板10的表面上設置依序疊層Au鍍層、第2Pd鍍層、Ni鍍層、Pd鍍層的4層鍍層，或另加Au鍍層的5層鍍層等。關於晶粒墊片部21及引線部22的鍍層厚度也無特別限定，但考慮到與密封樹脂的密接性，較佳使用硬度較高且低價的Ni鍍層，並設定成橫跨下段側至上段側的厚度。另外，在最表面形成必要最低限度的、接合性良好的鍍層。
圖6(e)是表示阻劑層剝離步驟之一例的圖。在阻劑層剝離步驟中，使硬化的阻劑掩膜35及阻劑層30剝離。由此，形成由鍍層20構成的晶粒墊片部21、引線部22。
將形成有晶粒墊片部21、引線部22的導電性基板10，根據 需要切斷成所希望的尺寸，從而可獲得本發明的實施形態的半導體元件搭載用基板50。
如上所述，藉由依序經過上述各步驟，製作本發明的實施形態的半導體元件搭載用基板50。
[半導體裝置的製造方法]
其次，根據圖7來說明半導體裝置100的製造方法之一例，使用藉由上述製造方法製作成的半導體元件搭載用基板50來製造半導體裝置100。圖7是表示本發明的實施形態的半導體裝置的製造方法之一例的一系列步驟的圖。
圖7(a)是表示半導體元件搭載步驟之一例的圖。在半導體元件搭載步驟中，在半導體元件搭載用基板50的晶粒墊片部21上搭載半導體元件60。此時，例如可以使用銀膏體或接著劑等將半導體元件60接著固定在晶粒墊片部21上。
圖7(b)是表示線結合步驟之一例的圖。在線結合步驟中，藉由線結合，藉由接合線70使半導體元件60的電極61及引線部22電連接，形成配線。
圖7(c)是表示樹脂密封步驟之一例的圖。在樹脂密封步驟中，由樹脂80對半導體元件搭載用基板50的搭載有半導體元件60之面整體進行密封。
圖7(d)是表示導電性基板去除步驟之一例的圖。在導電性基板去除步驟中，從樹脂密封部分除去導電性基板10。作為導電性基板10的除去方法，使用溶解液對導電性基板10進行溶解除去。或，可以採用 剝離除去的方法。
圖7(e)是表示切斷步驟之一例的圖。最後，切斷成規定尺寸的半導體裝置100，完成半導體裝置100。
[光半導體元件搭載用基板及光半導體裝置]
本發明並不限定於半導體裝置，還可應用於光半導體裝置。以下，參照圖8、圖9進行說明。
圖8是表示本發明的實施形態的光半導體元件搭載用基板之一例的剖面圖。光半導體元件搭載用基板51的構成與半導體元件搭載用基板50並無不同。如圖8所示，光半導體元件搭載用基板51由導電性基板10、配置在導電性基板10的表面11上的光半導體元件搭載用的晶粒墊片部21、及用於藉由線結合等與光半導體元件進行連接的引線部22構成。晶粒墊片部21與引線部22成對形成，以一對作為一組，配置有複數組。導電性基板10是表面11上形成鍍層20的基板，為了能夠藉由電鍍形成鍍層20，導電性基板10由具有導電性的材料構成。關於使用的導電性基板10的材質，只要具備導電性並無特別限定，可以使用一般的金屬材料，例如Cu或Cu合金等。晶粒墊片部21及引線部22是藉由鍍層加工在導電性基板10的單側面(表面11)上形成的鍍層20。關於具有晶粒墊片部21及引線部22的本發明的實施形態的光半導體元件搭載用基板51的特徴，與半導體元件搭載用基板50相同。
其次，使用圖9來說明光半導體裝置。圖9是表示本發明的實施形態的光半導體裝置101之一例的剖面圖。
如圖9所示，本發明的實施形態的光半導體裝置101中，晶 粒墊片部21上搭載有光半導體元件62，光半導體元件62的電極63與引線部22通過接合線70等連接。另外，以包圍包含光半導體元件62及接合線70等的連接部在內的周邊部的方式，在晶粒墊片部21及引線部22之上形成有外部樹脂81。另外，在相對而置的晶粒墊片部21及引線部22之間的空間部分也同時充填外部樹脂81。在被外部樹脂81包圍的光半導體元件62及電連接部周邊，填充有透明樹脂90。晶粒墊片部21及引線部22的上面23及側面24被外部樹脂81及透明樹脂90覆蓋，但底面25被露出。另外，圖8中的導電性基板10在此已不存在。用外部樹脂81及透明樹脂90進行密封之後，除去了導電性基板10。即，圖8所示的光半導體元件搭載用基板51，首先，以外部樹脂81密封之後，在晶粒墊片部21上搭載光半導體元件62，半導體元件62的電極63及引線部22藉由接合線70的線結合彼此連接。然後，對在外部樹脂81具有開口且包括半導體元件62及接合線70等的連接部在內的周邊部，由透明樹脂90進行密封。樹脂密封之後，藉由除去導電性基板10，製作成如圖9所示的光半導體裝置101。除去導電性基板10之後被露出的晶粒墊片部21及引線部22的底面25，構成用於與外部機器進行焊接的外部端子。
光半導體裝置101中，晶粒墊片部21與引線部22成對配置。光半導體裝置101的形狀較小，因此外部樹脂81與晶粒墊片部21及引線部22的密接性較重要。本發明的實施形態的光半導體裝置101的晶粒墊片部21及引線部22，由於在其上側具有錐形，因此能夠提高與外部樹脂81的密接性。
另外，如圖5中說明的那樣，將引線部22換成引線部26， 在晶粒墊片部21與引線部26的外形形狀的各邊形成凹凸，且，引線部26的側面被分成上段部26a及下段部26b。下段部26b的側面27b具有沿著垂直方向的直線部，上段部26a的側面27a具有上部沿著引線部周緣擴展的錐形。與此同時，在其側面27的一部分，上段部26a及下段部26b之分界(上段部26a的底面26d)處可具有水平部26e。在該上段部26a的底面26d的一部分的具有水平部26e之處，能夠形成在上述引線部26的下端部26b的底面形狀的各邊附加凹凸形狀而成的凹部27c。藉由形成該凹部27c，能夠在凹部27c的下面也充填外部樹脂81，從而能夠進一步提高與外部樹脂81的密接性。由此，能夠實現光半導體裝置101的進一步小型化、薄型化。
[光半導體元件搭載用基板的製造方法及光半導體裝置的製造方法]
以下，關於光半導體元件搭載用基板51的製造方法及光半導體裝置101的製造方法進行說明。光半導體元件搭載用基板51的製造方法與半導體元件搭載用基板50的製造方法相同。在此，關於晶粒墊片部21及引線部22的鍍層20的鍍層種類，光半導體裝置101的情況，為了對來自發光元件(光半導體元件)的光進行高效率反射，在最外層配置反射率高的貴金屬鍍層。從光反射率的觀點而言，最外層的鍍層較佳是Ag或Ag合金鍍層。例如，在導電性基板10的表面上，可以形成依序疊層Au鍍層、Pd鍍層、Ni鍍層、Au鍍層、Ag鍍層的5層鍍層等。
關於光半導體裝置101的製造方法，使用光半導體元件搭載用基板51，以外部樹脂81進行樹脂密封。外部樹脂81，以包圍包括光半導體元件62及接合線70等的連接部在內的周邊部的方式，被充填在晶粒墊片 部21及引線部22之上。另外，在相對而置的晶粒墊片部21與引線部22兩者之間的空間部分也同時充填外部樹脂81。然後，在晶粒墊片部21上搭載光半導體元件62，光半導體元件62的電極63及引線部22藉由接合線70以線結合方式彼此連接。其次，對設在外部樹脂81有開口的規定中央區域的、包括光半導體元件62及接合線70等的連接部在內的周邊部，用透明樹脂90進行密封。樹脂密封之後，除去導電性基板10。最後切斷成規定尺寸。由此製作成光半導體裝置101。
【實施例】
以下，關於製作本發明的實施形態的半導體元件搭載用基板50、51及半導體裝置100、101的實施例進行說明。在此，為便於理解，關於與上述實施形態的構成要素對應的構成要素，採用與實施形態相同的參照符號。
[實施例1]
作為導電性基材10，將板厚0.2mm的SUS板(SUS430)加工成寬度140mm的長條板狀，其次，使用積層輥在導電性基板10的表面貼附了厚度0.015mm的感光性乾膜阻劑層(旭化成E-materials公司製造ADH)。接下來，在其上，依序貼附了厚度0.05mm的感光性乾膜阻劑層(旭化成E-materials公司製造AQ)、厚度0.025mm的感光性乾膜阻劑層(旭化成E-materials公司製造ADH)。在背面，使用積層輥貼附了厚度0.040mm的感光性乾膜阻劑層(旭化成E-materials公司製造AQ)。
然後，為了在表面側形成用於使半導體元件搭載用的晶粒墊片部21與外部進行連接的引線部22的所希望的圖案、及在背面側形成覆蓋 背面整體的圖案，在乾膜阻劑層上蓋上形成有圖案的玻璃掩膜，並利用紫外光進行了曝光。表面側的曝光採用了第1阻劑層31、第3阻劑層33可感光而第2阻劑層32不感光的波長。因此，作為表面側的第2阻劑層32的厚度0.05mm的乾膜成為未曝光狀態。背面側的曝光採用了背面的阻劑層可感光的波長。
在此，引線部22及晶粒墊片部21的底面形狀為矩形，角部為R形狀(圓角形狀)。
然後，使用碳酸鈉溶液實施了顯影處理，對於因紫外光照射被遮斷而未感光的未硬化乾膜阻劑層進行了溶解。藉由適宜調整顯影時間、顯影液的吐出壓力等，將第2阻劑層32的錐角設定為大致45°。然後，藉由曝光對第2阻劑層進行了硬化處理。
接下來，在除去阻劑層之後形成有開口部34的導電性基材10的露出部表面上，進行了電鍍。為了形成晶粒墊片部21及引線部22，按照Au鍍層大致0.02μm、第2 Pd鍍層0.02μm、Ni鍍層40μm、Pd鍍層0.05μm的順序進行了鍍層。將鍍層的厚度設定為第2阻劑層32的2/3程度。
最後，使用氫氧化鈉溶液剝離了乾膜阻劑層30~33，在導電性基板10上形成了晶粒墊片部21及引線部22。
然後，切斷成規定尺寸，獲得了本發明的實施例1的半導體元件搭載用基板50。
其次，在製作成的半導體元件搭載用基板50上搭載半導體元件60，並由接合線70連接半導體元件60及引線部22，用樹脂80密封了搭載有半導體元件60的面。然後，從樹脂密封部分剝離除去了導電性基材 10。最後，切斷成規定尺寸的半導體裝置100，完成了實施例1的半導體裝置100。
[實施例2]
實施例2中，在實施例1的圖案的基礎上，在引線部26及晶粒墊片部21的矩形的各邊附加了之字形(或波形)的凹凸形狀。另外，之字形的各頂點為R形狀。凹部27c的長度為0.03mm。另外，在顯影步驟中，藉由適宜調整顯影時間、顯影液的吐出壓力等，在相當於凹部27c的上段部26a與下段部26b的分界(上段部26a的底面)設置了水平部。在此，顯影時間比實施例1長。其他條件與實施例1相同。
圖10是實施例2的半導體元件搭載用基板51的引線部26的上面的擴大圖，是引線部的側面的局部擴大圖。如圖10所示，可看出在具有波形側面的柱狀下段部26b的上面上設有同樣具有波形側面的上段部26a，上段部26a的側面向側方及上方突出形成錐狀。根據該構成，上段部26a與樹脂80的牽拉變得良好，從而可提高樹脂80與引線部26的密接性，防止引線部26的脫落及剝離。
圖11是表示實施例2的半導體元件搭載用基板51的引線部26的背面擴大圖，是引線部的背面側的側面局部擴大圖。即，從導電性基板10上剝離引線部26之後，僅顯示引線部26的背面的圖。如圖11所示，設在柱狀的下段部26b的上面上(圖11的下方)的上段部26a的底面26d包含下段部26b的上面，在波形凹部形成有平坦面(水平面)26e。藉由將該平坦面26e設在上端部26a的底面26d，樹脂80的牽拉變得良好，從而可大幅提高樹脂80與引線部26的密接性。另外，上段部26a的側面27a也呈 錐狀，能夠提高樹脂80與引線部26的密接性。
[實施例3]
實施例3是製作光半導體元件搭載用基板51的例。實施例3中，在實施例1的圖案基礎上，將用於光半導體裝置101的晶粒墊片部21及引線部22設定為成對形狀。鍍層20中，在實施例1的鍍層的最表層追加了Ag鍍層1μm。其他與實施例1相同。
製作實施例3的光半導體裝置101時，使用上述製作的光半導體元件搭載用基板51，以包圍包括光半導體元件62及接合線70等的連接部在內的周邊部的方式，在晶粒墊片部21與引線部22的外側的表面上形成了外部樹脂81。另外，在相對而置的晶粒墊片部21與引線部22之間構成間隔的空間部分也同時形成了外部樹脂81。然後，在晶粒墊片部21上搭載光半導體元件62，藉由接合線70使光半導體元件62的電極63與引線部22線結合而彼此連接。其次，在外部樹脂81上形成開口的包括光半導體元件62及接合線70等的連接部在內的周邊部(規定的中央區域)，由透明樹脂90進行了密封。樹脂密封之後，除去了導電性基板10。最後切斷成規定的尺寸。由此完成了光半導體裝置101。
[比較例1]
比較例1中，在阻劑覆蓋步驟中，使用積層輥在導電性基板的兩面貼附了厚度0.025mm的感光性乾膜阻劑層(旭化成E-materials公司製造AQ-4096)，進行了曝光顯影。在鍍層步驟中，以超出阻劑層的方式形成了鍍層。其他條件與實施例1相同。
[比較例2]
比較例2中，在阻劑覆蓋步驟中，在導電性基板的表面貼附了厚度0.05mm的感光性乾膜阻劑層(旭化成E-materials公司製造AQ-4096)。在背面，使用積層輥貼附了厚度0.025mm的感光性乾膜阻劑層(旭化成E-materials公司製造AQ-4096)，曝光步驟中利用散射紫外光進行了曝光。然後進行了顯影。藉由以散射紫外光進行曝光，阻劑層成為半曝光狀態，形成錐形的阻劑層。在鍍層步驟中，在形成的錐形阻劑掩膜的開口部進行鍍層，製作了逆梯形形狀的引線部。其他條件與實施例1相同。
[評價]
對實施例1、實施例2、實施例3及比較例1、比較例2，按照以下方法進行了評價。
在半導體元件搭載用基板中，對引線部的底面形狀尺寸，分別測定了20引線，並確認了其偏差。
實施例1、比較例1中設定值±0.003mm以內，實施例2及實施例3中設定值±0.004mm，為良好，而比較例2中設定值±0.01mm，偏差較大。
另外，在半導體元件搭載用基板的製作步驟的阻劑層剝離步驟中，使用顯微鏡觀察100片，確認有無阻劑殘留不良。其結果，關於實施例1及實施例2、實施例3、比較例2，未發生阻劑殘留，但比較例1中發現在一部分引線部發生阻劑殘留。
另外，使用該半導體元件搭載用基板搭載半導體元件並進行樹脂密封之後，在剝離導電性基板的去除步驟中，觀察了有無引線部殘留於導電性基板的不良。其結果，實施例1、實施例2、實施例3、比較例1、 比較例2中未見在密封樹脂與導電性基板之間有引線部殘留於導電性基板的不良，結果良好。確認到實施例1、實施例2及實施例3中，也能夠確保充分與密封樹脂的密接性。
以上，詳細說明了本發明之較佳實施形態及實施例，但本發明並不限定於上述實施形態及實施例，只要不超出本發明之範圍，可對上述實施形態及實施例進行各種變形及置換。
本申請主張2016年2月25日向日本特許廳提交之基礎申請案2016-34913號的優先權，並參照其全部內容而援用於此。

Claims (15)

  1. 一種半導體元件搭載用基板，其包括：導電性基板，搭載半導體元件之後能夠除去該導電性基板；半導體元件搭載區域，設在該導電性基板的表面上，及引線部，由設在該半導體元件搭載區域的周圍的該導電性基板的該表面上的規定區域的鍍層構成，該引線部包括：下段部，其具有相對於該導電性基板的該表面大致垂直的側面，而從該表面向上方呈柱狀延伸，及上段部，其底面在該下段部的上面上，並具有從該底面向上方及側方呈錐狀擴展的側面；該引線部的該下段部的該側面呈具有凹凸的平面形狀，該引線部的該上段部的該底面具有包含該下段部的上面的平面形狀，且具有使覆蓋該凹凸的凹部的區域露出的平坦面。
  2. 如申請專利範圍第1項之半導體元件搭載用基板，其中，該引線部的該上段部的該側面的錐角在30°~85°之範圍。
  3. 如申請專利範圍第1項之半導體元件搭載用基板，其中，該引線部的該上段部之上面及水平剖面具有與該下段部的平面形狀類似的平面形狀。
  4. 如申請專利範圍第1項之半導體元件搭載用基板，其中，在該半導體元件搭載區域設有由形狀與該引線部相同的鍍層構成的晶粒墊片(die pad)部。
  5. 如申請專利範圍第1項之半導體元件搭載用基板，其中，在該半導體元件搭載區域的周圍設有複數個該引線部。
  6. 如申請專利範圍第1項之半導體元件搭載用基板，其中，對應於該半導體元件搭載區域，僅有1個該引線部與其成對設置。
  7. 一種半導體裝置，其包括：半導體元件；引線部，由設在該半導體元件的周圍的規定區域的、且具有形狀不同的上段部及下段部的鍍層構成；連接手段，使該半導體元件的電極及該引線部的該上段部的上面電連接，及樹脂，以至少露出該引線部的該下段部的底面的方式對該半導體元件、該引線部及該連接手段進行密封，該引線部的該下段部呈具有從該底面向上方垂直延伸的側面的柱狀形狀，該引線部的該上段部，其底面在該下段部的上面上，且呈側面從該底面向上方及側方錐狀擴展的錐形；該引線部的該下段部的該側面呈具有波形的凹凸的平面形狀，該引線部的該上段部的該底面具有包含該下段部的上面的平面形狀，且具有使覆蓋該波形的凹部的區域露出的平坦面。
  8. 如申請專利範圍第7項之半導體裝置，其中，該引線部的該上段部的該錐形的錐角在30°~85°之範圍。
  9. 如申請專利範圍第7項之半導體裝置，其中，該半導體元件被搭載設置在由鍍層構成的晶粒墊片部上，該晶粒墊片部具有與該引線部相同的形狀。
  10. 一種光半導體裝置，其包括：晶粒墊片部，具有搭載光半導體元件的區域；引線部，與該晶粒墊片部成對設置，且由具有形狀不同的上段部及下段部的鍍層構成；光半導體元件，被搭載於該晶粒墊片部；連接手段，使該光半導體元件的電極及該引線部的該上段部的上面電連接；透明樹脂，對包含該光半導體元件及該連接手段的該晶粒墊片部上及該引線部上的規定中央區域進行密封，及外部樹脂，以露出該晶粒墊片部及該引線部的底面的方式，對該晶粒墊片部及該引線部的底面之外的該晶粒墊片部與該引線部之間的區域、該晶粒墊片部及該引線部的規定的外側區域進行密封，該引線部的該下段部，呈具有從該底面向上方垂直延伸的側面的柱狀形狀，該引線部的該上段部，其底面在該下段部的上面上，且呈側面從該底面向上方及側方錐狀擴展的錐形；該引線部的該下段部的該側面呈具有凹凸的平面形狀，該引線部的該上段部的該底面具有包含該下段部的上面的平面形狀，且具有使覆蓋該凹凸的凹部的區域露出的平坦面。
  11. 如申請專利範圍第10項之光半導體裝置，其中，該引線部的該上段部的該錐形的錐角在30°~85°之範圍。
  12. 一種半導體元件搭載用基板的製造方法，其包括；在導電性基板的表面上依序形成由具有第1感光波長的第1阻劑(resist)覆蓋的第1阻劑層、在該第1阻劑層上由具有第2感光波長的第2阻劑覆蓋的第2阻劑層、在該第2阻劑層上由該第1阻劑覆蓋的第3阻劑層的步驟；藉由第1曝光，使該第1阻劑層及該第3阻劑層硬化，並在該第2阻劑層未硬化的狀態下進行顯影，將該第2阻劑層的上部削減至比該第1阻劑層及該第3阻劑層更為內側處，形成具有錐狀形狀的圖案的步驟；藉由第2曝光，使第2阻劑層硬化的步驟；以由該第1阻劑層至該第3阻劑層構成的圖案作為鍍層掩膜進行鍍層，形成由該第1阻劑層形成的部分具有柱狀形狀、由該第2阻劑層形成的部分具有錐形的鍍層的步驟，及除去該鍍層掩膜的步驟。
  13. 一種半導體裝置的製造方法，其包括：在藉由申請專利範圍第12項之半導體元件搭載用基板的製造方法製造的半導體元件搭載用基板的規定的半導體元件搭載區域搭載半導體元件的步驟；由連接手段使該半導體元件的電極及該鍍層的上面電連接的步驟，及以僅露出該鍍層的底面及該半導體元件的未設該電極的面的方式，由樹脂密封該半導體元件、該鍍層及該連接手段的步驟。
  14. 一種半導體裝置的製造方法，其中，藉由申請專利範圍第12項之半導體元件搭載用基板的製造方法製造的半導體元件搭載用基板的該鍍層為晶粒墊片部及引線部，該半導體裝置的製造方法包括：在該晶粒墊片部搭載半導體元件的步驟；由連接手段使該半導體元件的電極及該引線部的上面電連接的步驟，及以僅使該引線部及該晶粒墊片部的底面露出的方式，由樹脂對該半導體元件、該引線部及該連接手段進行密封的步驟。
  15. 一種光半導體裝置的製造方法，其中，藉由申請專利範圍第12項之半導體元件搭載用基板的製造方法製造的半導體元件搭載用基板的該鍍層為晶粒墊片部及引線部，該光半導體裝置的製造方法包括：在晶粒墊片部搭載光半導體元件的步驟；由連接手段使該光半導體元件的電極及該引線部的上面電連接的步驟；以僅露出該引線部及該晶粒墊片部的底面的方式，由外部樹脂對比設有該光半導體元件及該連接手段的規定的中央區域更為外側的區域、該引線部與該晶粒墊片部之間的區域進行密封的步驟，及由透明樹脂對該規定的中央區域進行密封的步驟。
TW106105521A 2016-02-25 2017-02-20 半導體元件搭載用基板、半導體裝置及光半導體裝置、以及該等之製造方法 TWI636541B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP2016-034913 2016-02-25
JP2016034913A JP6524533B2 (ja) 2016-02-25 2016-02-25 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法

Publications (2)

Publication Number Publication Date
TW201742218A TW201742218A (zh) 2017-12-01
TWI636541B true TWI636541B (zh) 2018-09-21

Family

ID=59686215

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106105521A TWI636541B (zh) 2016-02-25 2017-02-20 半導體元件搭載用基板、半導體裝置及光半導體裝置、以及該等之製造方法

Country Status (5)

Country Link
JP (1) JP6524533B2 (zh)
CN (1) CN108701658B (zh)
MY (1) MY188860A (zh)
TW (1) TWI636541B (zh)
WO (1) WO2017145923A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6581641B2 (ja) * 2017-11-17 2019-09-25 株式会社東芝 半導体装置の製造方法
JP7144157B2 (ja) 2018-03-08 2022-09-29 エイブリック株式会社 半導体装置およびその製造方法
US10906304B2 (en) 2018-06-29 2021-02-02 Canon Kabushiki Kaisha Semiconductor element, recording element substrate, and liquid discharge head
JP7365871B2 (ja) 2019-11-26 2023-10-20 エイブリック株式会社 半導体装置とその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009196A (ja) * 2000-06-20 2002-01-11 Kyushu Hitachi Maxell Ltd 半導体装置の製造方法
JP2007103450A (ja) * 2005-09-30 2007-04-19 Sumitomo Metal Mining Package Materials Co Ltd 配線基板およびその製造方法
TW200841446A (en) * 2007-04-13 2008-10-16 Chipmos Technologies Inc QFN package structure with leadframe having pattern
JP2009290180A (ja) * 2008-05-29 2009-12-10 Samsung Electro Mech Co Ltd Ｌｅｄパッケージ及びその製造方法
JP2010219497A (ja) * 2009-02-20 2010-09-30 Sumitomo Metal Mining Co Ltd 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
US20140167236A1 (en) * 2012-12-14 2014-06-19 Byung Tai Do Integrated circuit packaging system with transferable trace lead frame

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188130B1 (en) * 1999-06-14 2001-02-13 Advanced Technology Interconnect Incorporated Exposed heat spreader with seal ring
JP2001274290A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 回路装置
JP4052915B2 (ja) * 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
JP5544583B2 (ja) * 2009-10-16 2014-07-09 アピックヤマダ株式会社 リードフレーム、電子部品用基板及び電子部品
JP5500130B2 (ja) * 2011-07-20 2014-05-21 大日本印刷株式会社 樹脂封止型半導体装置および半導体装置用回路部材
WO2013022477A2 (en) * 2011-08-11 2013-02-14 Eoplex Limited Lead carrier with multi-material print formed package components
CN102324412B (zh) * 2011-09-13 2013-03-06 江苏长电科技股份有限公司 无基岛预填塑封料先镀后刻引线框结构及其生产方法
CN103137570B (zh) * 2011-11-29 2016-02-10 先进封装技术私人有限公司 基板结构、半导体封装元件及基板结构的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009196A (ja) * 2000-06-20 2002-01-11 Kyushu Hitachi Maxell Ltd 半導体装置の製造方法
JP2007103450A (ja) * 2005-09-30 2007-04-19 Sumitomo Metal Mining Package Materials Co Ltd 配線基板およびその製造方法
TW200841446A (en) * 2007-04-13 2008-10-16 Chipmos Technologies Inc QFN package structure with leadframe having pattern
JP2009290180A (ja) * 2008-05-29 2009-12-10 Samsung Electro Mech Co Ltd Ｌｅｄパッケージ及びその製造方法
JP2010219497A (ja) * 2009-02-20 2010-09-30 Sumitomo Metal Mining Co Ltd 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
US20140167236A1 (en) * 2012-12-14 2014-06-19 Byung Tai Do Integrated circuit packaging system with transferable trace lead frame

Also Published As

Publication number Publication date
WO2017145923A1 (ja) 2017-08-31
JP2017152588A (ja) 2017-08-31
TW201742218A (zh) 2017-12-01
MY188860A (en) 2022-01-10
CN108701658B (zh) 2021-07-27
CN108701658A (zh) 2018-10-23
JP6524533B2 (ja) 2019-06-05

Similar Documents

Publication Publication Date Title
TWI636541B (zh) 半導體元件搭載用基板、半導體裝置及光半導體裝置、以及該等之製造方法
JP2007103450A (ja) 配線基板およびその製造方法
TW201732959A (zh) 導線架、電子零件裝置及其製造方法
KR20140102137A (ko) 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
TWI469291B (zh) Semiconductor substrate mounting substrate and manufacturing method thereof
TWI787343B (zh) 半導體元件搭載用基板及其製造方法
JP2017212290A (ja) 光半導体装置用リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
TWI483367B (zh) 導線框及半導體裝置之中間產物
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP4288277B2 (ja) 半導体装置
JP6610927B2 (ja) 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法
WO2017199473A1 (ja) 多列型半導体装置用配線部材及びその製造方法
TWI631671B (zh) 半導體元件安裝用基板、半導體裝置及其製造方法
JP5565819B2 (ja) 半導体装置用基板及び半導体装置
JP2008263018A (ja) 半導体装置用基板及び半導体装置
JP6485777B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6901201B2 (ja) 半導体素子搭載用基板及びその製造方法
WO2017199472A1 (ja) 多列型半導体装置用配線部材及びその製造方法
JP6562493B2 (ja) 半導体装置用基板及びその製造方法
JP2017162946A (ja) リードフレーム集合基板及び半導体装置集合体
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6641807B2 (ja) 光半導体装置及びその製造方法
JP2016122808A (ja) 半導体装置用基板及びその製造方法