KR100233866B1 - 풀립칩용 반도체 칩의 구조와 그 제조 방법 - Google Patents
풀립칩용 반도체 칩의 구조와 그 제조 방법 Download PDFInfo
- Publication number
- KR100233866B1 KR100233866B1 KR1019970004652A KR19970004652A KR100233866B1 KR 100233866 B1 KR100233866 B1 KR 100233866B1 KR 1019970004652 A KR1019970004652 A KR 1019970004652A KR 19970004652 A KR19970004652 A KR 19970004652A KR 100233866 B1 KR100233866 B1 KR 100233866B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- semiconductor chip
- flip chip
- photoresist
- electronic circuit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 235000012431 wafers Nutrition 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims abstract description 11
- 238000007747 plating Methods 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 플립칩용 반도체 칩의 구조와 그 제조 방법에 관한 것으로, 각종 전자 회로 소자 및 배선이 반도체 칩 가공에 의해 형성되고 표면에는 보호막이 형성된 웨이퍼1과, 상기 전자 회로 소자의 각 입/출력 단자가 연결되도록 상기 웨이퍼1의 표면에 돌출되어 부착된 다수의 웨이퍼2와, 상기 웨이퍼2의 표면에 전도성 물질을 도금하여 형성된 범프를 포함하여 이루어 짐으로서,낮은 난이도의 공정으로 플립칩용 반도체 칩을 용이하게 구현할 수 있고, 또한 높은 수율로 인한 플립칩의 생산비를 절감할 수 있는 플립칩용 반도체 칩의 구조와 그 제조 방법.
Description
본 발명은 플립칩용 반도체 칩의 구조와 그 제조 방법에 관한 것으로, 보다 상세하게 설명하면 낮은 난이도의 공정으로 플립칩용 반도체 칩을 용이하게 구현할 수 있고, 또한 높은 수율로 인한 플립칩의 생산비를 절감할 수 있는 플립칩용 반도체 칩의 구조와 그 제조 방법에 관한 것이다.
반도체 칩의 설계 기술 향상으로 인해 같은 크기의 반도체 칩에 들어갈 수 있는 전자 회로가 고집적화되고 있으며, 또한 그 크기가 점차 소형화됨에 따라 그 반도체 칩을 감싸는 패키지의 크기도 점차 고밀도화 및 소형화의 추세에 있다. 반도체 칩 등을 외부의 환경으로부터 보호하는 동시에 메인 보드에 안정적으로 실장 하기 위한 패키징의 초기 단계에서는 상기 반도체 칩으로부터의 신호를 인출하기 위해 그 반도체 칩의 표면에 형성된 입/출력 패드에 전도성 와이어를 연결하여 사용하였지만 최근에는 더욱더 작고 전기적 성능을 대폭 향상시키기 위해 전도성 와이어 대신 반도체 칩의 입/출력 패드에 범프를 형성하여 직접 신호 인출 수단으로 사용하는 플립칩의 형태가 개발되고 있는 실정이다.
이러한 플립칩용 반도체 칩의 종래 일반적인 구조가 도 1 에 도시되어 있다. 도시된 바와 같이 종래의 일반적인 플립칩용 반도체 칩(100')의 구조는 실리콘의 웨이퍼 상에 일반적인 반도체 칩(100') 가공(Fab)에 의해 다수의 전자 회로 소자가 형성되어 있고, 그 표면에는 다수의 입/출력 패드(110')가 형성되어 있으며, 또한 상기 각각의 입/출력 패드(110')에는 소정 크기의 범프(120')가 각각 형성되어 있는데 이러한 범프(120')는 주로 전기 저항 값이 작은 금(Au)을 녹여 융착시키거나 또는 낮은 녹는점을 갖는 주석(Sn) 및 납(Pb)의 합금체(Alloy)인 솔더(Solder) 등을 융착시킴으로서 실시하고 있다. 여기서 상기 반도체 칩(100')의 입/출력 패드(110')는 반도체 칩(100') 가공에서 미리 알루미늄(Al)을 증착함으로서 형성되어 있는 것이고, 미설명 부호 130'는 완성된 전자 회로 소자를 외부의 오염 등으로부터 보호하기 위한 보호막이다.
상기한 플립칩용 반도체 칩(100')을 제조하기 위한 방법으로서는 도 2A 및 도 2B 에 도시한 바와 같이 종래의 반도체 칩(100') 가공에서 이미 다수의 입/출력 패드(110')를 갖도록 제조된 반도체 칩(100')을 준비하여 범프(120')를 형성하게 된다. 즉, 상기 반도체 칩(100')의 입/출력 패드(110') 상에 페이스트 범핑 장비(Paste Bumping Machine)를 이용하여 금 또는 솔더 등을 녹여서 소정의 모양으로 융착시키게 되는 것이다.
그러나 이러한 구조 및 제조 방법은 반도체 칩(100')에 형성된 다수의 입/출력 패드(110') 상에 물리적인 접촉으로서 범프(120')를 형성하여야 함으로 그 정밀도를 보증하기 어렵고 또한 범프(120')의 접착력에 대한 신뢰성도 저하되는 문제점이 있다. 한편 상기와 같이 고정밀도를 구현하기 위해서는 페이스트 범핑 장비의 가격이 고가로 되어 결국 플립칩의 가격을 상승시키는 요인이 되고 또한 상기 범프(120')와 입/출력 패드(110')와의 얼라인먼트에 약간의 오차가 발생하여도 불량 처리하여야 함으로서 플립칩의 수율을 저하시키는 원인이 되고 있는 것이다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 낮은 난이도의 공정으로 플립칩용 반도체 칩을 용이하게 구현할 수 있고, 또한 높은 수율로 인한 플립칩의 생산비를 절감할 수 있는 플립칩용 반도체 칩의 구조와 그 제조 방법을 제공하는데 있다.
도 1 은 종래의 일반적인 플립칩용 반도체 칩의 구조를 도시한 단면도이다.
도 2A 내지 도 2B 는 종래의 일반적인 플립칩용 반도체 칩의 범프 형성 과정을 도시한 상태도이다.
도 3 은 본 발명에 의한 플립칩용 반도체 칩의 구조를 도시한 단면도이다.
도 4A 내지 도 4I 는 본 발명에 의한 플립칩용 반도체 칩의 제조 방법을 도시한 상태도이다.
- 도면중 주요 부분에 대한 부호의 설명 -
100 ; 웨이퍼(Wafer)1200 ; 범프(Bump)
210 ; 웨이퍼2220 ; 전도성 물질
300 ; 보호막(Passivation Layer)400 ; 전자 회로 소자 및 금속 배선
500 ; 포토 레지스트(Photo Resist)
600 ; 포토 마스크(Photo Mask)
상기한 목적을 달성하기 위해 본 발명에 의한 플립칩용 반도체 칩의 구조는, 각종 전자 회로 소자 및 배선이 반도체 칩 가공에 의해 형성되고 표면에는 보호막이 형성된 웨이퍼1과; 상기 전자 회로 소자의 각 입/출력 단자가 연결되도록 상기 웨이퍼1의 표면에 돌출되어 부착된 다수의 웨이퍼2와; 상기 웨이퍼2의 표면에 전도성 물질을 도금하여 형성된 범프를 포함하여 이루어진 것을 특징으로 한다.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 플립칩용 반도체 칩의 제조 방법은, 서로 두께가 다른 가공하지 않은 웨이퍼1과 웨이퍼2를 접착시키는 단계와; 상기 웨이퍼2의 표면에 포토 레지스트 층을 코팅하는 단계와; 상기 웨이퍼2의 포토 레지스트 층에 범프 모양의 패턴이 형성된 마스크를 정렬하고 빛을 쬐어 노광함으로서 패턴 영역 외의 포토 레지스트를 다중화 시키는 정렬 및 노광 단계와; 상기 다중화 된 포토 레지스트를 제거하는 현상 단계와; 상기 포토 레지스트가 제거된 영역의 웨이퍼2를 에칭하여 웨이퍼 1상에 웨이퍼2가 소정의 형태로 돌출되도록 하는 하는 에칭 단계와; 상기 돌출된 웨이퍼2상의 포토 레지스트를 제거하는 단계와; 상기 웨이퍼1상에 각종 전자 회로 소자 및 배선 등을 형성시키는 일반 반도체 칩 가공 단계와; 상기 웨이퍼1상의 돌출 형성된 웨이퍼2 부분에 전도성 물질을 증착하여 범프를 형성시키는 증착 단계와; 상기 증착된 웨이퍼2 부분을 제외한 나머지 부분을 보호하기 위해 보호막을 코팅하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 첨부된 도면을 참조하여 본 발명에 의한 플립칩용 반도체 칩의 구조와 그 제조 방법을 상세하게 설명하면 다음과 같다.
도 3 은 본 발명에 의한 플립칩용 반도체 칩의 구조를 도시한 단면도이다.
도시된 바와 같이 본 발명에 의한 플립칩용 반도체 칩의 구조는 웨이퍼1(100)에 각종 전자 회로 소자 및 배선이 종래와 같은 반도체 칩 가공에 의해 형성되어 있고, 상기 웨이퍼1(100) 상에는 소정의 형태 즉, 그 단면이 사다리꼴 형태이거나 사각의 형태로 돌출되어 부착된 웨이퍼2(210)가 형성되어 있다. 한편 상기 웨이퍼2(210)는 웨이퍼1(100)의 전자 회로 소자 및 배선의 입/출력 단자에 연결되도록 형성되어 있으며 상기 웨이퍼2(210)의 표면에는 소정 두께로 전도성 물질(220)이 증착되어 범프(200)를 형성하고 있는 것이다. 이렇게 범프(200)를 감싸고 있는 전도성 물질로서는 은(Ag), 금(Au), 알루미늄(Al), 얼로이(Alloy)가 가장 적당하다. 한편 상기 범프(200)를 제외한 나머지 영역의 웨이퍼1(100) 표면은 외부의 먼지 등으로부터의 오염을 방지하기 위해 보호막(300)이 도포되어 있다. 상기 보호막(300)으로서는 SiO2및 Si3N4등이 적당하다.
이와 같은 플립칩용 반도체 칩은 종래와 같이 특별한 페이스트 범핑 장비를 이용함으로서 별도의 범프(200)가 형성된 것이 아니라 반도체 칩 자체가 이미 웨이퍼1(100)과 소정의 형태로 돌출된 웨이퍼2(210)로 이루어지고 상기 웨이퍼2(210)의 표면에 전도성 물질(220)이 증착되어 범프(200)가 미리 형성되어 있음으로서 플립칩으로 곧바로 사용되어 질 수 있도록 도모하고 있는 것이다.
도 4A 내지 도 4I 는 본 발명에 의한 플립칩용 반도체 칩의 제조 방법을 도시한 상태도이다.
본 발명에 의한 플립칩용 반도체 칩의 제조 방법은 먼저 도 4A 에서처럼 세척 및 건조되어 있으며 두께가 서로 다른 2장의 웨이퍼 원자재를 진공의 상태에서 접착시킨다. 이와 같이 진공의 상태에서 상기 가공하지 않은 2장의 웨이퍼를 접착시키면 일반적인 대기압의 상태에서도 상기 웨이퍼들의 결정 구조로 인해 서로 분리되지 않는다. 여기서 저면의 웨이퍼를 웨이퍼1(100) 및 상부의 웨이퍼를 웨이퍼2(210)로 정한다.
그런 후 도 4B에서 처럼 상기 웨이퍼2(210)의 표면에 빛이나 방사, 열 등 여러 형태의 에너지에 노출되었을 때 내부 구조가 바뀌는 특성을 가진 양성 또는 음성의 포토 레지스트(500)층을 0.5∼1.5μm로 코팅한다. 여기서 상기 빛은 자외선, X 선등이 적당하다. 그후 상기 포토 레지스트(500)와 웨이퍼2(210)의 부착력이 더욱 향상되도록 오븐내에서 상기 웨이퍼1(100) 및 웨이퍼2(210)를 가열된 질소 가스를 이용하여 50∼90℃의 온도로 굽는 소프트 베이킹을 실시하고, 도 4C 에서처럼 상기 웨이퍼2(210)의 포토 레지스트(500)층상에 범프(200) 모양의 패턴이 형성된 포토 마스크(600)를 정렬한 후 빛을 쬐어 노광함으로서 소정의 포토 레지스트 영역이 다중화 되도록 정렬 및 노광을 실시한다. 상기의 정렬 및 노광이 끝난 후에는 도 4D 에서처럼 상기의 자재를 자일렌 용액, 수산화칼륨 및 수산화나트륨으로서 현상을 하고 즉시 세척한다.
상기와 같이 세척이 끝난 후에는 도 4E 에서처럼 포토 레지스트(500)층이 없는 웨이퍼2(210)를 산이나 산성 용액을 이용하여 에칭을 실시함으로서 포토 레지스트(500)층이 없는 웨이퍼1(100)을 완전히 제거하고 곧바로 물로 세척 및 린스를 실시한다. 이와 같이 에칭이 완료되고 나면 상기 웨이퍼1(100)의 표면을 덮고 있는 포토 레지스트(500)를 제거하기 위해 산이 함유된 크롬 황산이나 수성 아민 같은 스트리퍼(Stripper)를 이용하여 상기 포토 레지스트(500)를 제거하고 세척한다.
다음으로는 도 4G 에서와 같이 종래의 일반적인 반도체 칩 가공 공정을 거치게 되며 상기 웨이퍼1(100)에는 각종 전자 회로 소자 및 배선이 형성된다. 이때 상기 전자 회로 소자 및 배선 등의 입/출력 단자가 상기 웨이퍼1(100)의 표면에 접착된 웨이퍼2(210)에 연결되도록 전자 회로 소자 및 배선을 디자인하여 제작한다.
상기와 같이 웨이퍼1(100)에 각종 전자 회로 소자 및 배선이 형성되고 난후에는 도 4H 에 도시된 바와 같이 상기 웨이퍼2(210)의 표면에 전도성 물질(220) 구체적으로는 알루미늄을 진공의 상태에서 열을 가하여 증착을 하게 됨으로서 소정의 범프(200)를 형성시킨다.
마지막으로 도 I 에서 처럼 상기 웨이퍼1(100) 표면의 각종 전자 회로 소작 및 금속 배선(400)등이 화학 작용이나 부식 및 전기적으로 퇴화되는 것을 방지하고 또한 습기나 오염을 방지하기 위해 보호막(300)을 코팅함으로서 플립칩용 반도체 칩이 제조된다.
본 발명은 비록 이상에서와 같은 예에 한하여 설명하였지만 여기에만 한정되지 않으며 본 발명의 범주와 사상을 벗어나지 않는 범위 내에서 다양하게 변형된 실시예가 가능할 것이다.
따라서 본 발명에 의한 플립칩용 반도체 칩의 구조와 그 제조 방법은 각종 전자 회로 소자 및 배선이 반도체 칩 가공에 의해 형성되고 표면에는 보호막이 형성된 웨이퍼1과, 상기 전자 회로 소자의 각 입/출력 단자가 연결되도록 상기 웨이퍼1의 표면에 돌출되어 부착된 다수의 웨이퍼2와, 상기 웨이퍼2의 표면에 전도성 물질을 도금하여 형성된 범프를 포함하여 이루어 짐으로서,낮은 난이도의 공정으로 플립칩용 반도체 칩을 용이하게 구현할 수 있고, 또한 높은 수율로 인한 플립칩의 생산비를 절감할 수 있는 플립칩용 반도체 칩의 구조와 그 제조 방법을 제공하는 것이다.
Claims (7)
- 각종 전자 회로 소자 및 배선이 반도체 칩 가공에 의해 형성되고 표면에는 보호막이 형성된 웨이퍼1과; 상기 전자 회로 소자의 각 입/출력 단자가 연결되도록 상기 웨이퍼1의 표면에 돌출되어 부착된 다수의 웨이퍼2와; 상기 웨이퍼2의 표면에 전도성 물질을 도금하여 형성된 범프를 포함하여 이루어진 것을 특징으로 하는 플립칩용 반도체 칩의 구조.
- 청구항 1 에 있어서, 상기 웨이퍼2는 상기 웨이퍼1 보다 그 두께가 작게 형성된 것을 특징으로 하는 플립칩용 반도체 칩의 구조.
- 청구항 1 에 있어서, 상기 전도성 물질은 은, 금, 알루미늄, 얼로이인 것을 특징으로 하는 플립칩용 반도체 칩의 구조.
- 청구항 1 에 있어서, 상기 보호막은 범프를 제외한 영역에 코팅되어 있는 것을 특징으로 하는 플립칩용 반도체 칩의 구조.
- 서로 두께가 다른 가공하지 않은 웨이퍼1과 웨이퍼2를 접착시키는 단계와; 상기 웨이퍼2의 표면에 포토 레지스트 층을 코팅하는 단계와; 상기 웨이퍼2의 포토 레지스트 층에 범프 모양의 패턴이 형성된 마스크를 정렬하고 빛을 쬐어 노광함으로서 패턴 영역 외의 포토 레지스트를 다중화 시키는 정렬 및 노광 단계와; 상기 다중화 된 포토 레지스트를 제거하는 현상 단계와; 상기 포토 레지스트가 제거된 영역의 웨이퍼2를 에칭하여 웨이퍼 1상에 웨이퍼2가 소정의 형태로 돌출되도록 하는 하는 에칭 단계와; 상기 돌출된 웨이퍼2상의 포토 레지스트를 제거하는 단계와; 상기 웨이퍼1상에 각종 전자 회로 소자 및 배선 등을 형성시키는 일반 반도체 칩 가공 단계와; 상기 웨이퍼1상의 돌출 형성된 웨이퍼2 부분에 전도성 물질을 증착하여 범프를 형성시키는 증착 단계와; 상기 증착된 웨이퍼2 부분을 제외한 나머지 부분을 보호하기 위해 보호막을 코팅하는 단계를 포함하여 이루어진 것을 특징으로 하는 플립칩용 반도체 칩의 제조 방법.
- 청구항 5 에 있어서, 상기 웨이퍼 1과 웨이퍼2는 진공 상태에서 접착시키는 것을 특징으로 하는 플립칩용 반도체 칩의 제조 방법.
- 청구항 5 에 있어서, 상기 웨이퍼2의 표면에 포토 레지스트 층을 코팅하는 단계 후에는 그 포토 레지스트와 웨이퍼2의 부착력이 더욱 향상되도록 오븐 내에서 상기 웨이퍼1 및 웨이퍼2를 굽는 소프트 베이킹 단계를 더 포함하여 이루어진 것을 특징으로 하는 플립칩용 반도체 칩의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970004652A KR100233866B1 (ko) | 1997-02-17 | 1997-02-17 | 풀립칩용 반도체 칩의 구조와 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970004652A KR100233866B1 (ko) | 1997-02-17 | 1997-02-17 | 풀립칩용 반도체 칩의 구조와 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980068168A KR19980068168A (ko) | 1998-10-15 |
| KR100233866B1 true KR100233866B1 (ko) | 1999-12-01 |
Family
ID=19497156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970004652A KR100233866B1 (ko) | 1997-02-17 | 1997-02-17 | 풀립칩용 반도체 칩의 구조와 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100233866B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101594495B1 (ko) | 2014-03-21 | 2016-02-17 | 앰코 테크놀로지 코리아 주식회사 | 볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법 |
-
1997
- 1997-02-17 KR KR1019970004652A patent/KR100233866B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980068168A (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100543481B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR940008327B1 (ko) | 반도체 패키지 및 그 실장방법 | |
| US7338890B2 (en) | Low fabrication cost, high performance, high reliability chip scale package | |
| US4494688A (en) | Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore | |
| EP0411165B1 (en) | Method of forming of an integrated circuit chip packaging structure | |
| KR100425559B1 (ko) | 열경화성 수지로 제조된 스트레스 흡수층을 구비하는플립칩형 반도체 장치 및 그 제조방법 | |
| US20020180064A1 (en) | Metallized surface wafer level package structure | |
| JP4739292B2 (ja) | イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法 | |
| US6639314B2 (en) | Solder bump structure and a method of forming the same | |
| JP2001144125A (ja) | 半導体装置および半導体装置の形成方法 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| US6919264B2 (en) | Method for the solder-stop structuring of elevations on wafers | |
| KR100233866B1 (ko) | 풀립칩용 반도체 칩의 구조와 그 제조 방법 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| KR101457883B1 (ko) | 플립 칩 구조물 및 그 제조방법 | |
| JPH06268098A (ja) | 半導体集積回路装置の製造方法 | |
| KR100691000B1 (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
| KR100556351B1 (ko) | 반도체 소자의 금속 패드 및 금속 패드 본딩 방법 | |
| JP2005294875A (ja) | 半導体装置及びその製造方法 | |
| KR0134647B1 (ko) | 멀티 칩 패키지 및 그 제조방법 | |
| JP4562371B2 (ja) | 半導体装置の製造方法 | |
| KR20000011643A (ko) | 두개의전자부품을접속하는장치와방법 | |
| JPH10209154A (ja) | 半導体装置 | |
| JP2005039170A (ja) | 半導体装置及びその製造方法 | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120911 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130910 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140904 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150911 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20160908 Year of fee payment: 18 |
|
| EXPY | Expiration of term |